JP2967014B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2967014B2 JP2967014B2 JP5121204A JP12120493A JP2967014B2 JP 2967014 B2 JP2967014 B2 JP 2967014B2 JP 5121204 A JP5121204 A JP 5121204A JP 12120493 A JP12120493 A JP 12120493A JP 2967014 B2 JP2967014 B2 JP 2967014B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- interpolation
- pixel
- value
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformation in the plane of the image
- G06T3/40—Scaling the whole image or part thereof
- G06T3/403—Edge-driven scaling
Description
【０００１】
【産業上の利用分野】本発明は、多値画像データを補間
する画像処理装置に関するものである。
する画像処理装置に関するものである。
【０００２】
【従来の技術】近年、プリンタ等の画像出力装置の高解
像度化が進み、高品位な画像を印刷或いは表示すること
が可能になってきた。このような高解像度の画像出力装
置の性能を充分に生かすには、この解像度に適合した画
像データを作成する必要がある。一般に良く知られたPo
st Script 等の頁記述言語は、このような高解像度の画
像データを表現する１つの記述方法として知られてい
る。このような記述言語では、１ページ内のテキスト情
報やグラフィック情報等を、画像出力装置の解像度に依
存しない形式で記述している。そして画像出力装置に出
力する際に、その記述言語に基づいて、使用する画像出
力装置の解像度に適合した解像度のビットマップデータ
を生成している。
像度化が進み、高品位な画像を印刷或いは表示すること
が可能になってきた。このような高解像度の画像出力装
置の性能を充分に生かすには、この解像度に適合した画
像データを作成する必要がある。一般に良く知られたPo
st Script 等の頁記述言語は、このような高解像度の画
像データを表現する１つの記述方法として知られてい
る。このような記述言語では、１ページ内のテキスト情
報やグラフィック情報等を、画像出力装置の解像度に依
存しない形式で記述している。そして画像出力装置に出
力する際に、その記述言語に基づいて、使用する画像出
力装置の解像度に適合した解像度のビットマップデータ
を生成している。
【０００３】これに対し、元々ビットマップデータの形
で形成されている画像データ（例えば、スキャナ等から
読み込まれた画像データ）の場合には、その解像度の変
換は複雑になる。例えば、２００ｄｐｉ（ドット／イン
チ）の解像度の画像データを解像度が４００ｄｐｉのプ
リンタに出力して同じサイズの画像を得るためには、そ
の画像データを補間処理して縦横それぞれを２倍の画素
数の画像データに変換して出力する必要がある。このよ
うな補間処理は、画像データが２値の場合か、多値の場
合かで大きく異なる。
で形成されている画像データ（例えば、スキャナ等から
読み込まれた画像データ）の場合には、その解像度の変
換は複雑になる。例えば、２００ｄｐｉ（ドット／イン
チ）の解像度の画像データを解像度が４００ｄｐｉのプ
リンタに出力して同じサイズの画像を得るためには、そ
の画像データを補間処理して縦横それぞれを２倍の画素
数の画像データに変換して出力する必要がある。このよ
うな補間処理は、画像データが２値の場合か、多値の場
合かで大きく異なる。
【０００４】以下、２値或いは多値の画像データに対す
る従来の補間処理方法に付いて説明する。
る従来の補間処理方法に付いて説明する。
【０００５】図９は２値データの補間例を説明するため
の図である。
の図である。
【０００６】図９（Ａ）において、Ｘ1 ，Ｘ2 ，…Ｘ6
が補間処理で求めたい画素データで、上下のラインの２
値データは補間処理する前から存在している画素データ
である。ここで、画素Ｘ1 ，Ｘ2 及びＸ5 ，Ｘ6 は上下
の画素データが同一であるため、補間すべき画素データ
を容易に判定出来る。即ち、この場合にはＸ1 ＝Ｘ2＝
０，Ｘ5 ＝Ｘ6 ＝１となる。これに対し、画素Ｘ3 ，Ｘ
4 の場合は、上下の画素データが異なった値であるた
め、単に上下の画素データより補間値を決定することが
できない。そこで、補間すべき画素データ（以下、着目
画素と呼ぶ）を中心として、上のライン５画素と下のラ
イン５画素を参照画素とする。いま例えば、着目画素が
Ｘ3 の場合を考えると、上のラインの５画素の内、左か
ら４番目の画素から５番目の画素にかけて画素データが
“０”から“１”へ変化しているのに対し、下のライン
の５画素では、左から２番目の画素から３番目の画素に
かけて“０”から“１”へ変化しているので補間値は
“０”と判定できる。
が補間処理で求めたい画素データで、上下のラインの２
値データは補間処理する前から存在している画素データ
である。ここで、画素Ｘ1 ，Ｘ2 及びＸ5 ，Ｘ6 は上下
の画素データが同一であるため、補間すべき画素データ
を容易に判定出来る。即ち、この場合にはＸ1 ＝Ｘ2＝
０，Ｘ5 ＝Ｘ6 ＝１となる。これに対し、画素Ｘ3 ，Ｘ
4 の場合は、上下の画素データが異なった値であるた
め、単に上下の画素データより補間値を決定することが
できない。そこで、補間すべき画素データ（以下、着目
画素と呼ぶ）を中心として、上のライン５画素と下のラ
イン５画素を参照画素とする。いま例えば、着目画素が
Ｘ3 の場合を考えると、上のラインの５画素の内、左か
ら４番目の画素から５番目の画素にかけて画素データが
“０”から“１”へ変化しているのに対し、下のライン
の５画素では、左から２番目の画素から３番目の画素に
かけて“０”から“１”へ変化しているので補間値は
“０”と判定できる。
【０００７】次に着目画素がＸ4 の場合を考えると、上
下のラインの５画素における０→１への変化点が、着目
画素Ｘ3 の場合に比べて相対的に左へ１画素だけずれる
ため、この場合の補間値Ｘ4 は“１”と判定できる。よ
って、補間処理後の画素データは図９（Ｂ）のようにな
り、斜め方向のエッジが解像度に対応して画像が滑らか
になっているのがわかる。
下のラインの５画素における０→１への変化点が、着目
画素Ｘ3 の場合に比べて相対的に左へ１画素だけずれる
ため、この場合の補間値Ｘ4 は“１”と判定できる。よ
って、補間処理後の画素データは図９（Ｂ）のようにな
り、斜め方向のエッジが解像度に対応して画像が滑らか
になっているのがわかる。
【０００８】次に、多値画像データの場合の補間処理を
説明する。図１０は補間すべき着目画素Ｘの求め方を示
す図で、図１０（Ａ）は、補間値として垂直方向に同じ
位置にある前のラインの画素値を用いる場合を示してい
る。同図（Ｂ）は、補間値として上下ラインで垂直方向
に同じ位置にある２画素の平均を用いる場合を示し、同
図（ｃ）は、補間値として上下ラインの６画素の重み付
きの平均を取って求める場合を示している。
説明する。図１０は補間すべき着目画素Ｘの求め方を示
す図で、図１０（Ａ）は、補間値として垂直方向に同じ
位置にある前のラインの画素値を用いる場合を示してい
る。同図（Ｂ）は、補間値として上下ラインで垂直方向
に同じ位置にある２画素の平均を用いる場合を示し、同
図（ｃ）は、補間値として上下ラインの６画素の重み付
きの平均を取って求める場合を示している。
【０００９】図１２は、図１１に示す補間画素データＸ
1 ，Ｘ2 を、図１０（Ａ）〜（ｃ）のそれぞれに従って
求めた場合を示している。即ち、図１０（Ａ）の場合
は、画素データＸ1 ，Ｘ2 のそれぞれは前のラインの同
じ垂直位置にあるデータで決定され、それぞれＸ1 ＝７
０，Ｘ2 ＝８０となる。また図１０（Ｂ）の場合には、
Ｘ1 ＝（７０＋１７０）／２＝１２０，Ｘ2 ＝（８０＋
１８０）／２＝１３０となる。更に図１０（ｃ）の場合
は、Ｘ1 ＝（７０＋８０＋８０＋１８０）／８＋（７０
＋１７０）／４＝５１＋６０＝１１１，Ｘ2 ＝（７０＋
１７０＋１７０＋１８０）／８＋（８０＋１８０）／４
＝７４＋６５＝１３９となる。
1 ，Ｘ2 を、図１０（Ａ）〜（ｃ）のそれぞれに従って
求めた場合を示している。即ち、図１０（Ａ）の場合
は、画素データＸ1 ，Ｘ2 のそれぞれは前のラインの同
じ垂直位置にあるデータで決定され、それぞれＸ1 ＝７
０，Ｘ2 ＝８０となる。また図１０（Ｂ）の場合には、
Ｘ1 ＝（７０＋１７０）／２＝１２０，Ｘ2 ＝（８０＋
１８０）／２＝１３０となる。更に図１０（ｃ）の場合
は、Ｘ1 ＝（７０＋８０＋８０＋１８０）／８＋（７０
＋１７０）／４＝５１＋６０＝１１１，Ｘ2 ＝（７０＋
１７０＋１７０＋１８０）／８＋（８０＋１８０）／４
＝７４＋６５＝１３９となる。
【００１０】前述の２値画像データの場合の補間処理の
内容から類推すると、多値データの補間値Ｘ1 ，Ｘ2 の
間には大きなエッジが存在してもよさそうだが、どの方
式で得られた結果にもエッジが存在しなくなる。
内容から類推すると、多値データの補間値Ｘ1 ，Ｘ2 の
間には大きなエッジが存在してもよさそうだが、どの方
式で得られた結果にもエッジが存在しなくなる。
【００１１】
【発明が解決使用としている課題】このように従来の多
値画像データの補間処理では、参照画素に画像エッジ部
分が存在しても、それを補間画素に反映することができ
ないため、補間後の多値データはエッジのなまった、ぼ
けた画像になってしまう。また、従来の２値画像データ
の補間処理に用いられていた手法をそのまま多値画像デ
ータの補間処理に適用した場合は、ハードウェアの規模
が極めて大きくなり、装置の大型化、及びコスト高を招
く虞があった。
値画像データの補間処理では、参照画素に画像エッジ部
分が存在しても、それを補間画素に反映することができ
ないため、補間後の多値データはエッジのなまった、ぼ
けた画像になってしまう。また、従来の２値画像データ
の補間処理に用いられていた手法をそのまま多値画像デ
ータの補間処理に適用した場合は、ハードウェアの規模
が極めて大きくなり、装置の大型化、及びコスト高を招
く虞があった。
【００１２】本発明は上記従来例に鑑みてなされたもの
で、多値の画像データ中に存在するエッジを反映した補
間画素データを発生することができる画像処理装置を提
供することを目的とする。
で、多値の画像データ中に存在するエッジを反映した補
間画素データを発生することができる画像処理装置を提
供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下の様な構成を備える。即
ち、多値画像データの補間画素データを、該補間画素の
周辺の複数の参照画素に基づいて求める画像処理装置で
あって、前記複数の参照画素のそれぞれを閾値と比較し
て２値データに変換する２値化手段と、前記閾値を生成
する手段と、前記２値化手段により作成された複数の２
値データから前記補間画素の位置における２値の補間デ
ータを生成する生成手段と、前記閾値と前記補間データ
とに基づいて前記補間画素を表す多値補間データを求め
る多値補間手段とを有する。
に本発明の画像処理装置は以下の様な構成を備える。即
ち、多値画像データの補間画素データを、該補間画素の
周辺の複数の参照画素に基づいて求める画像処理装置で
あって、前記複数の参照画素のそれぞれを閾値と比較し
て２値データに変換する２値化手段と、前記閾値を生成
する手段と、前記２値化手段により作成された複数の２
値データから前記補間画素の位置における２値の補間デ
ータを生成する生成手段と、前記閾値と前記補間データ
とに基づいて前記補間画素を表す多値補間データを求め
る多値補間手段とを有する。
【００１４】
【作用】以上の構成において、複数の参照画素のそれぞ
れを閾値と比較して２値データに変換し、その２値化手
段により作成された複数の２値データから前記補間画素
の位置における２値の補間データを生成する。そして、
これら閾値と補間データとに基づいて補間画素を表す多
値補間データを求める。
れを閾値と比較して２値データに変換し、その２値化手
段により作成された複数の２値データから前記補間画素
の位置における２値の補間データを生成する。そして、
これら閾値と補間データとに基づいて補間画素を表す多
値補間データを求める。
【００１５】
【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。
施例を詳細に説明する。
【００１６】本実施例の第１の実施例の補間回路例を第
１図に示す。
１図に示す。
【００１７】図１において、１０１は複数の多値の参照
画素データ（この例では８ビット）を入力する入力端
子、１０２は２値化回路で、複数の多値の参照画素デー
タのそれぞれを同じ閾値で各々に２値化している。１０
３は補間データ生成回路で、２値の補間データ１２２を
発生しており、この回路は論理回路で構成されていても
良く、或いはテーブルを用いた回路であっても良い。前
者の論理回路で構成する方式では、参照画素データの中
からいくつかの特徴的なパターンを検出し、それらの検
出結果に基づき補間値を決定する。一方、後者のテーブ
ルを用いる方式では、参照画素データの全ての組合わせ
のパターンの各々に対して予め補間値を定めておき、そ
れをテーブルとして持つもので、いずれの方式のもので
あっても良い。１０４はセレクタで、複数の多値データ
の中から２値化回路１０２への閾値１２１として出力す
る画素データを選択するセレクタである。１０５は最大
値ホールド回路で、２値化回路１０２への閾値１２１と
補間データ１２２とに基づいて多値の補間値を生成す
る。
画素データ（この例では８ビット）を入力する入力端
子、１０２は２値化回路で、複数の多値の参照画素デー
タのそれぞれを同じ閾値で各々に２値化している。１０
３は補間データ生成回路で、２値の補間データ１２２を
発生しており、この回路は論理回路で構成されていても
良く、或いはテーブルを用いた回路であっても良い。前
者の論理回路で構成する方式では、参照画素データの中
からいくつかの特徴的なパターンを検出し、それらの検
出結果に基づき補間値を決定する。一方、後者のテーブ
ルを用いる方式では、参照画素データの全ての組合わせ
のパターンの各々に対して予め補間値を定めておき、そ
れをテーブルとして持つもので、いずれの方式のもので
あっても良い。１０４はセレクタで、複数の多値データ
の中から２値化回路１０２への閾値１２１として出力す
る画素データを選択するセレクタである。１０５は最大
値ホールド回路で、２値化回路１０２への閾値１２１と
補間データ１２２とに基づいて多値の補間値を生成す
る。
【００１８】以下、図２〜図６及び図１１を参照して、
図１の回路の動作を説明する。
図１の回路の動作を説明する。
【００１９】まず、図１１における画素Ｘ1 の値（補間
値）を上下各ラインの５画素を用いて求める場合につい
て考えてみる。
値）を上下各ラインの５画素を用いて求める場合につい
て考えてみる。
【００２０】この場合の参照画素データは、図２（Ａ）
で示された合計１０画素となり、Ｘが補間画素となる。
図１の入力端子１０１の端子Ａ1 〜Ａ10にこれら１０画
素データが入力される。ここで一番左上の画素（７０）
はＡ1 端子より、そのすぐ右隣の画素（７０）はＡ2 端
子より、以下同様にして順次各端子より入力され、一番
右下の画素（１８０）はＡ10端子より入力されるものと
する。尚、ここで各画素データは８ビットで構成されて
いるものとする。
で示された合計１０画素となり、Ｘが補間画素となる。
図１の入力端子１０１の端子Ａ1 〜Ａ10にこれら１０画
素データが入力される。ここで一番左上の画素（７０）
はＡ1 端子より、そのすぐ右隣の画素（７０）はＡ2 端
子より、以下同様にして順次各端子より入力され、一番
右下の画素（１８０）はＡ10端子より入力されるものと
する。尚、ここで各画素データは８ビットで構成されて
いるものとする。
【００２１】この入力端子１０１に入力された各画素デ
ータは、各々２値化回路１０２に送られると共に、セレ
クタ１０４へも送られる。このセレクタ１０４は、入力
された画素データの１つを選択し、それを２値化回路１
０２の閾値１２１として、２値化回路１０２及び最大値
ホールド回路１０５に出力する。
ータは、各々２値化回路１０２に送られると共に、セレ
クタ１０４へも送られる。このセレクタ１０４は、入力
された画素データの１つを選択し、それを２値化回路１
０２の閾値１２１として、２値化回路１０２及び最大値
ホールド回路１０５に出力する。
【００２２】２値化回路１０２は、入力した１０個の画
素データをセレクタ１０４から送られた閾値１２１に従
ってそれぞれ２値化し、その結果を補間データ生成回路
１０３に出力している。ここでセレクタ１０４が入力画
素データを選択する順序はどのような順序であってもよ
いが、ここではＡ1 ，Ａ2 ，…Ａ10という順序で選択す
るものとする。図２の例では、参照画素の数は１０個で
あるが、画素データの種類は７０，８０，１７０，１８
０の４種類しかないため、その４種類の閾値に対して２
値化結果と２値の補間データが分かれば充分である。そ
こで、これら４種類の閾値に対する２値化結果と２値の
補間データを図３〜図６の各（Ａ）に示す。
素データをセレクタ１０４から送られた閾値１２１に従
ってそれぞれ２値化し、その結果を補間データ生成回路
１０３に出力している。ここでセレクタ１０４が入力画
素データを選択する順序はどのような順序であってもよ
いが、ここではＡ1 ，Ａ2 ，…Ａ10という順序で選択す
るものとする。図２の例では、参照画素の数は１０個で
あるが、画素データの種類は７０，８０，１７０，１８
０の４種類しかないため、その４種類の閾値に対して２
値化結果と２値の補間データが分かれば充分である。そ
こで、これら４種類の閾値に対する２値化結果と２値の
補間データを図３〜図６の各（Ａ）に示す。
【００２３】２値化回路１０２は、入力端子１０１より
入力された画素データがセレクタ１０４よりの閾値１２
１以上の時は“１”を出力し、そうでない時には“０”
を出力するものとする。又、２値の補間データの生成方
法は、従来の２値画像データの補間データ生成処理と同
様にして作成される。ここでは、上下の参照画素の値が
同じ値であれば、無条件にその値を補間データとし、上
下の参照画素が異なる値であれば、上下各ラインの値が
変化する変化点を検出し、その変化点が補間ライン上で
真ん中にくるように補間データを決定するものとする。
（その他のルールは未定とする。）図３〜図６の各
（Ａ）から明らかなように、閾値１２１が“７０”また
は“８０”の場合には２値の補間データ１２２は“１”
であり、閾値１２１が“１７０”または“１８０”の場
合には、補間データ１２２は“０”となっている。
入力された画素データがセレクタ１０４よりの閾値１２
１以上の時は“１”を出力し、そうでない時には“０”
を出力するものとする。又、２値の補間データの生成方
法は、従来の２値画像データの補間データ生成処理と同
様にして作成される。ここでは、上下の参照画素の値が
同じ値であれば、無条件にその値を補間データとし、上
下の参照画素が異なる値であれば、上下各ラインの値が
変化する変化点を検出し、その変化点が補間ライン上で
真ん中にくるように補間データを決定するものとする。
（その他のルールは未定とする。）図３〜図６の各
（Ａ）から明らかなように、閾値１２１が“７０”また
は“８０”の場合には２値の補間データ１２２は“１”
であり、閾値１２１が“１７０”または“１８０”の場
合には、補間データ１２２は“０”となっている。
【００２４】これら閾値１２１と、この閾値１２１に対
する２値の補間データ１２２が最大値ホールド回路１０
５に送られる。この最大値ホールド回路１０５は、各補
間画素に対して行う前述の一連の処理に先行して、不図
示のクリア信号によりホールド値が“０”にクリアされ
る。その後、１つの補間画素（Ｘ）に対して１０個の参
照画素に対する閾値１２１と、その閾値１２１に対する
２値の補間データ１２２が入力され、この補間データ１
２２が“１”のときに、その閾値１２１の中で最大のも
のを保持する。
する２値の補間データ１２２が最大値ホールド回路１０
５に送られる。この最大値ホールド回路１０５は、各補
間画素に対して行う前述の一連の処理に先行して、不図
示のクリア信号によりホールド値が“０”にクリアされ
る。その後、１つの補間画素（Ｘ）に対して１０個の参
照画素に対する閾値１２１と、その閾値１２１に対する
２値の補間データ１２２が入力され、この補間データ１
２２が“１”のときに、その閾値１２１の中で最大のも
のを保持する。
【００２５】この最大値ホールド回路１０５の構成例を
図１３に示す。図１３では、入力された８ビットの閾値
１２１を２値の補間データ１２２でゲートするゲート回
路１３０（８個の２入力ＡＮＤ回路を有する）と、この
ゲート回路１３０の出力値の内の最大値を保持するピー
クホールド回路１３１を備えている。このピークホール
ド回路１３１としては汎用の回路を用いれば良い。
図１３に示す。図１３では、入力された８ビットの閾値
１２１を２値の補間データ１２２でゲートするゲート回
路１３０（８個の２入力ＡＮＤ回路を有する）と、この
ゲート回路１３０の出力値の内の最大値を保持するピー
クホールド回路１３１を備えている。このピークホール
ド回路１３１としては汎用の回路を用いれば良い。
【００２６】前述の図２〜図６の場合には、補間画素に
対しては、２値の補間データが“１”となる最大の閾値
１２１は“８０”（図４の場合）であり、この値が多値
の補間データとしてピークホールド回路１３１に保持さ
れ、出力端子１０６に出力される。
対しては、２値の補間データが“１”となる最大の閾値
１２１は“８０”（図４の場合）であり、この値が多値
の補間データとしてピークホールド回路１３１に保持さ
れ、出力端子１０６に出力される。
【００２７】同様にして、図１１における補間画素Ｘ2
の補間データについて考える。この場合の参照画素デー
タは、図２（Ｂ）に示すように１０個の画素データとな
り、Ｘが補間画素となる。前述の場合と同様に、この場
合も画素レベルは“７０”，“８０”，“１７０”，
“１８０”の４種類しかなく、合計４種類の閾値に対す
る２値化値と、２値の補間データが決まれば多値の補間
データも定まる。それらの値は図３〜図６の各（Ｂ）に
示してある。
の補間データについて考える。この場合の参照画素デー
タは、図２（Ｂ）に示すように１０個の画素データとな
り、Ｘが補間画素となる。前述の場合と同様に、この場
合も画素レベルは“７０”，“８０”，“１７０”，
“１８０”の４種類しかなく、合計４種類の閾値に対す
る２値化値と、２値の補間データが決まれば多値の補間
データも定まる。それらの値は図３〜図６の各（Ｂ）に
示してある。
【００２８】この場合、２値の補間データが“１”とな
る最大の閾値は“１７０”であるため、最大値ホールド
回路１０５内のピークホールド回路１３１には“１７
０”が保持され、その値が端子１０６に出力される。
る最大の閾値は“１７０”であるため、最大値ホールド
回路１０５内のピークホールド回路１３１には“１７
０”が保持され、その値が端子１０６に出力される。
【００２９】以上説明したように、図１１における補間
画素Ｘ1 ，Ｘ2 の値は、本実施例の回路構成を用いた場
合にはそれぞれ“８０”，“１７０”となり、参照画素
中に存在していたエッジがそのまま補間画素データにも
反映されることが分かる。
画素Ｘ1 ，Ｘ2 の値は、本実施例の回路構成を用いた場
合にはそれぞれ“８０”，“１７０”となり、参照画素
中に存在していたエッジがそのまま補間画素データにも
反映されることが分かる。
【００３０】次に本発明の第２の実施例を図７を参照し
て説明する。
て説明する。
【００３１】図７において、１０１，１０２，１０３，
１０６は、図１における同一部番と同じ機能のものであ
る。３０１は閾値を生成する閾値発生回路である。
１０６は、図１における同一部番と同じ機能のものであ
る。３０１は閾値を生成する閾値発生回路である。
【００３２】この閾値発生回路３０１より出力される２
値化用の閾値３１０は、前述の実施例のように、入力し
た参照画素データの値をそのまま用いるわけではなく、
入力される画素データがｎビットの場合には、２値化用
の閾値３１０の初期値として“２n-1 ”を用いる。
値化用の閾値３１０は、前述の実施例のように、入力し
た参照画素データの値をそのまま用いるわけではなく、
入力される画素データがｎビットの場合には、２値化用
の閾値３１０の初期値として“２n-1 ”を用いる。
【００３３】この閾値３１０に基づき、入力端子１０１
から入力された各参照画素データを２値化回路１０２に
て２値化し、補間データ生成回路１０３により２値の補
間データ３１１を得る。次の画素データの２値化に用い
る閾値３１０は直前に得られた２値の補間データ３１１
に依存し、この補間データ３１１が“１”の場合には、
この２値化用の閾値３１０は“２n-1 ＋２n-2 ”とな
り，補間データ３１１が“０”の場合は“２n-2 ”にす
る。
から入力された各参照画素データを２値化回路１０２に
て２値化し、補間データ生成回路１０３により２値の補
間データ３１１を得る。次の画素データの２値化に用い
る閾値３１０は直前に得られた２値の補間データ３１１
に依存し、この補間データ３１１が“１”の場合には、
この２値化用の閾値３１０は“２n-1 ＋２n-2 ”とな
り，補間データ３１１が“０”の場合は“２n-2 ”にす
る。
【００３４】このような、ｎビットの閾値３１０の推移
を各ビットに着目して、厳密に表現し直すと、次の〜
のようになる。 初期設定でｎビットの閾値３１０を“０”にクリアす
る。 ｉ＝０，１…，ｎ−１に対して〜の処理を繰り返
し行う。 閾値３１０のｉビット目を“１”にセットする。 この閾値３１０に基づき、入力参照画素データを各々
２値化する。 この２値化結果から、２値の補間データ３１１を求め
る。 この２値の補間データ３１１を、閾値３１０のｉビッ
ト目の最終的な値とする。
を各ビットに着目して、厳密に表現し直すと、次の〜
のようになる。 初期設定でｎビットの閾値３１０を“０”にクリアす
る。 ｉ＝０，１…，ｎ−１に対して〜の処理を繰り返
し行う。 閾値３１０のｉビット目を“１”にセットする。 この閾値３１０に基づき、入力参照画素データを各々
２値化する。 この２値化結果から、２値の補間データ３１１を求め
る。 この２値の補間データ３１１を、閾値３１０のｉビッ
ト目の最終的な値とする。
【００３５】以上の処理が終了した後、２値の補間デー
タ３１１が“１”となり得る最大の閾値３１０を求め
る。この閾値が多値の補間データとなる。そして出力端
子１０６には、この多値の補間データである閾値が出力
される。
タ３１１が“１”となり得る最大の閾値３１０を求め
る。この閾値が多値の補間データとなる。そして出力端
子１０６には、この多値の補間データである閾値が出力
される。
【００３６】参照画素データの数が、閾値のビット数
“ｎ”より多い場合には、第１の実施例を用いるより本
実施例を用いた方が早く、結果（多値の補間データ）を
求めることができる。
“ｎ”より多い場合には、第１の実施例を用いるより本
実施例を用いた方が早く、結果（多値の補間データ）を
求めることができる。
【００３７】次に、上記〜の処理を行う閾値発生回
路３０１の詳細を図８に示す。図８では、ｎ＝４ビット
の場合について示してある。
路３０１の詳細を図８に示す。図８では、ｎ＝４ビット
の場合について示してある。
【００３８】図８において、４０１はビット位置を指定
する２ビットの信号を入力する端子、４０２は、この２
ビットの信号を４つの信号にデコードするデコーダで、
この２ビット信号が“００”の時は信号４３１がハイレ
ベルになり、“０１”の時は信号４３２が、“１０”の
時は信号４３３が、そして“１１”の時は信号４４４４
がそれぞれハイレベルになる。４０３はディセーブル信
号で、この信号４０３がロウレベルの時にデコーダ４０
２から出力される４つの信号は全て“０”になる。２値
の補間データ３１１は端子４０４から入力され、ラッチ
回路４１１〜４１４のそれぞれは、各ＡＮＤ回路より出
力されるラッチ信号に応じて、この２値の補間データ３
１１をラッチする。４０５は、これらラッチ回路４１１
〜４１４へのラッチ信号を入力する入力端子である。Ａ
ＮＤ回路４２１〜４２４は、これらラッチ回路へのラッ
チ信号をゲートしている。４４１〜４４４は、デコーダ
４０２の各出力信号とラッチ回路４１１〜４１４のそれ
ぞれの出力信号との論理和を取るＯＲ回路で、ＯＲ回路
４４１の出力は閾値３１０（４ビット）の最上位ビッ
ト、以下順次ＯＲ回路４４２，４４３の順にビットに対
応して配置され、ＯＲ回路４４４の出力が閾値３１０の
最下位ビットとなり、これら４つのＯＲ回路４４１〜４
４４の出力が４ビットの閾値データとして出力端子４５
１より出力されている。
する２ビットの信号を入力する端子、４０２は、この２
ビットの信号を４つの信号にデコードするデコーダで、
この２ビット信号が“００”の時は信号４３１がハイレ
ベルになり、“０１”の時は信号４３２が、“１０”の
時は信号４３３が、そして“１１”の時は信号４４４４
がそれぞれハイレベルになる。４０３はディセーブル信
号で、この信号４０３がロウレベルの時にデコーダ４０
２から出力される４つの信号は全て“０”になる。２値
の補間データ３１１は端子４０４から入力され、ラッチ
回路４１１〜４１４のそれぞれは、各ＡＮＤ回路より出
力されるラッチ信号に応じて、この２値の補間データ３
１１をラッチする。４０５は、これらラッチ回路４１１
〜４１４へのラッチ信号を入力する入力端子である。Ａ
ＮＤ回路４２１〜４２４は、これらラッチ回路へのラッ
チ信号をゲートしている。４４１〜４４４は、デコーダ
４０２の各出力信号とラッチ回路４１１〜４１４のそれ
ぞれの出力信号との論理和を取るＯＲ回路で、ＯＲ回路
４４１の出力は閾値３１０（４ビット）の最上位ビッ
ト、以下順次ＯＲ回路４４２，４４３の順にビットに対
応して配置され、ＯＲ回路４４４の出力が閾値３１０の
最下位ビットとなり、これら４つのＯＲ回路４４１〜４
４４の出力が４ビットの閾値データとして出力端子４５
１より出力されている。
【００３９】次に、この閾値発生回路３０１の動作を説
明する。
明する。
【００４０】まず、不図示のクリア信号により４つのラ
ッチ回路４１１〜４１４は全て“０”にクリアされる。
次に、入力端子４０１に４ビット信号の最上位ビットを
指定するための２ビット信号“００”が入力されると、
デコーダ４０２より信号４３１だけがハイレベルで出力
される。この結果、ラッチするのが早すぎる。閾値３１
０として２進数の“１０００”が端子４５１から出力さ
れる。この閾値３１０は、図７における２値化回路１０
２に送られ、この閾値３１０に基づいて入力された参照
画素データが２値化される。
ッチ回路４１１〜４１４は全て“０”にクリアされる。
次に、入力端子４０１に４ビット信号の最上位ビットを
指定するための２ビット信号“００”が入力されると、
デコーダ４０２より信号４３１だけがハイレベルで出力
される。この結果、ラッチするのが早すぎる。閾値３１
０として２進数の“１０００”が端子４５１から出力さ
れる。この閾値３１０は、図７における２値化回路１０
２に送られ、この閾値３１０に基づいて入力された参照
画素データが２値化される。
【００４１】こうして２値化された結果は、２値の補間
データ生成回路１０３に送られ、そこで２値の補間デー
タ３１１が生成される。この時の補間データ３１１は図
８の端子４０４に入力されて、４つのラッチ回路４１１
〜４４４に送られる。そして、端子４０５よりラッチ信
号が入力されると、ＡＮＤ回路４２１を通してラッチ回
路４１１だけにラッチ信号が到達し、他の３つのラッチ
回路４１２〜４１４には、このラッチ信号が入力されな
い。こうして２値の補間データ３１１はラッチ回路４１
１だけに保持される。
データ生成回路１０３に送られ、そこで２値の補間デー
タ３１１が生成される。この時の補間データ３１１は図
８の端子４０４に入力されて、４つのラッチ回路４１１
〜４４４に送られる。そして、端子４０５よりラッチ信
号が入力されると、ＡＮＤ回路４２１を通してラッチ回
路４１１だけにラッチ信号が到達し、他の３つのラッチ
回路４１２〜４１４には、このラッチ信号が入力されな
い。こうして２値の補間データ３１１はラッチ回路４１
１だけに保持される。
【００４２】次に、入力端子４０１に４ビット信号の最
上位から２番目のビットを指定するために“０１”が入
力されると、前述と同様の処理が行われ、ラッチ回路４
１２に新たな２値の補間データ３１１がラッチされる。
この時、補間データ３１１が“１”であればラッチ回路
４１２に“１”がセットされて閾値３１０は２進数の
“１１００”となり、一方、補間データ３１１が“０”
であればラッチ回路４１２に“０”がセットされて閾値
３１０は“１０００”のままとなる。
上位から２番目のビットを指定するために“０１”が入
力されると、前述と同様の処理が行われ、ラッチ回路４
１２に新たな２値の補間データ３１１がラッチされる。
この時、補間データ３１１が“１”であればラッチ回路
４１２に“１”がセットされて閾値３１０は２進数の
“１１００”となり、一方、補間データ３１１が“０”
であればラッチ回路４１２に“０”がセットされて閾値
３１０は“１０００”のままとなる。
【００４３】以下同様にして、ラッチ回路４１３，４１
４に、各閾値３１０に応じた２値の補間データ３１１が
順次保持され、これらラッチ回路４１１〜４１４に最終
的にセットされた値が、補間データ３１１が“１”とな
る最大の閾値３１０となる。そして最後に、入力端子４
０３にデコーダ４０２の出力信号を全て“０”にするデ
ィセーブル信号が入力される。これにより、４つのラッ
チ回路４１１〜４１４に保持された４ビットの値がその
まま最終的な補間データ３１０として出力端子４１５を
通して出力される。
４に、各閾値３１０に応じた２値の補間データ３１１が
順次保持され、これらラッチ回路４１１〜４１４に最終
的にセットされた値が、補間データ３１１が“１”とな
る最大の閾値３１０となる。そして最後に、入力端子４
０３にデコーダ４０２の出力信号を全て“０”にするデ
ィセーブル信号が入力される。これにより、４つのラッ
チ回路４１１〜４１４に保持された４ビットの値がその
まま最終的な補間データ３１０として出力端子４１５を
通して出力される。
【００４４】本実施例ではＯＲ回路４４１〜４４４を通
して、多値の補間データを求める構成になっている。こ
の多値の補間データはラッチ回路４１１〜４１４に保持
されるので、これらラッチ回路の出力信号を直接外部へ
取り出すことにより、多値の補間データを得ることがで
きる。また、閾値データの出力端子４５１とは別に多値
の補間データを出力するための出力端子を設けても良
い。
して、多値の補間データを求める構成になっている。こ
の多値の補間データはラッチ回路４１１〜４１４に保持
されるので、これらラッチ回路の出力信号を直接外部へ
取り出すことにより、多値の補間データを得ることがで
きる。また、閾値データの出力端子４５１とは別に多値
の補間データを出力するための出力端子を設けても良
い。
【００４５】尚、本発明は複数の機器から構成されるシ
ステムに適用しても、１つの機器からなる装置に適用し
ても良い。また、本発明はシステム或は装置に、本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できることはいうまでもない。
ステムに適用しても、１つの機器からなる装置に適用し
ても良い。また、本発明はシステム或は装置に、本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できることはいうまでもない。
【００４６】以上説明したように本実施例によれば、従
来は大規模のハードウェアでなければ実現できなかった
多値画像の補間処理が、実用的なハードウェア規模で行
えるようになった。また、この補間回路によれば、参照
画素データ中に存在するエッジを補間データにそのまま
反映させることができるため、補間処理後の画像の品位
が従来より大幅に良くなった。
来は大規模のハードウェアでなければ実現できなかった
多値画像の補間処理が、実用的なハードウェア規模で行
えるようになった。また、この補間回路によれば、参照
画素データ中に存在するエッジを補間データにそのまま
反映させることができるため、補間処理後の画像の品位
が従来より大幅に良くなった。
【００４７】
【発明の効果】以上説明したように本発明によれば、多
値の画像データ中に存在するエッジを反映した補間画素
データを発生することができる効果がある。
値の画像データ中に存在するエッジを反映した補間画素
データを発生することができる効果がある。
【図１】本発明の第１の実施例の多値補間回路の構成を
示すブロック図である。
示すブロック図である。
【図２】参照画素データと補間画素との関係を示す図で
ある。
ある。
【図３】閾値データが“７０”の時の、参照画素の２値
データと補間データとの関係を示す図である。
データと補間データとの関係を示す図である。
【図４】閾値データが“８０”の時の、参照画素の２値
データと補間データとの関係を示す図である。
データと補間データとの関係を示す図である。
【図５】閾値データが“１７０”の時の、参照画素の２
値データと補間データとの関係を示す図である。
値データと補間データとの関係を示す図である。
【図６】閾値データが“１８０”の時の、参照画素の２
値データと補間データとの関係を示す図である。
値データと補間データとの関係を示す図である。
【図７】本発明の第２実施例の多値補間回路の構成を示
すブロック図である。
すブロック図である。
【図８】第２実施例における閾値発生回路の回路例を示
す回路図である。
す回路図である。
【図９】従来の２値画像データの補間処理の例を示す図
である。
である。
【図１０】従来の多値画像データの補間処理例を示す図
である。
である。
【図１１】参照画素と補間画素との関係を示す図であ
る。
る。
【図１２】図１０の補間係数に従って、図１１の補間画
素の値を求めた例を示す図である。
素の値を求めた例を示す図である。
【図１３】最大値ホールド回路の具体例を示す図であ
る。
る。
１０１ 多値画像データの入力端子 １０２ ２値化回路 １０３ 補間データ生成回路 １０４ セレクタ １０５ 最大値ホールド回路 １２２，３１１ 補間データ（２値） ３０１ 閾値発生回路 １２１，３１０ 閾値
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06T 3/40 H04N 1/387 101
Claims (4)
- 【請求項１】 多値画像データの補間画素データを、該
補間画素の周辺の複数の参照画素に基づいて求める画像
処理装置であって、 前記複数の参照画素のそれぞれを閾値と比較して２値デ
ータに変換する２値化手段と、 前記閾値を生成する手段と、 前記２値化手段により作成された複数の２値データから
前記補間画素の位置における２値の補間データを生成す
る生成手段と、 前記閾値と前記補間データとに基づいて前記補間画素を
表す多値補間データを求める多値補間手段と、 を有することを特徴とする画像処理装置。 - 【請求項２】 前記多値補間手段は、前記補間データが
１となる最大の閾値を前記多値補間データとすることを
特徴とする請求項１に記載の画像処理装置。 - 【請求項３】 前記２値化手段は前記閾値を前記複数の
参照画素の各画素データと比較して２値データを求め、
前記多値補間手段は前記２値データのそれぞれと各補間
データとにより、前記補間データが１となる最大の閾値
を前記多値補間データとすることを特徴とする請求項２
に記載の画像処理装置。 - 【請求項４】 前記閾値生成手段は前記閾値を前記参照
画素のビット数に応じて、最上位ビットから順次設定
し、前記多値補間手段は前記２値の補間データが１とな
る最大の閾値を多値補間データとすることを特徴とする
請求項１に記載の画像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5121204A JP2967014B2 (ja) | 1993-05-24 | 1993-05-24 | 画像処理装置 |
| US08/246,506 US5568597A (en) | 1993-05-24 | 1994-05-20 | Adapting image data resolution to match resolution of an output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5121204A JP2967014B2 (ja) | 1993-05-24 | 1993-05-24 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333035A JPH06333035A (ja) | 1994-12-02 |
| JP2967014B2 true JP2967014B2 (ja) | 1999-10-25 |
Family
ID=14805447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5121204A Expired - Fee Related JP2967014B2 (ja) | 1993-05-24 | 1993-05-24 | 画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5568597A (ja) |
| JP (1) | JP2967014B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0879516A (ja) * | 1994-09-01 | 1996-03-22 | Fuji Xerox Co Ltd | 画像処理装置 |
| US5751929A (en) * | 1995-02-01 | 1998-05-12 | Canon Kabushiki Kaisha | Image processing apparatus |
| JP3747108B2 (ja) * | 1996-02-02 | 2006-02-22 | キヤノン株式会社 | デジタル撮像装置及びその制御方法 |
| KR100205009B1 (ko) | 1996-04-17 | 1999-06-15 | 윤종용 | 비디오신호 변환장치 및 그 장치를 구비한 표시장치 |
| KR100204334B1 (ko) * | 1996-07-05 | 1999-06-15 | 윤종용 | 표시모드 변환기능을 갖는 비디오신호 변환장치 및 그 장치를 구비한 표시장치 |
| KR100314098B1 (ko) * | 1997-05-29 | 2001-12-12 | 윤종용 | 주위화소값의적응임계치를이용한이진영상보간방법 |
| US6002812A (en) * | 1997-07-10 | 1999-12-14 | Samsung Electronics Co., Ltd. | Interpolation method for binary image |
| JP3787823B2 (ja) | 1997-07-31 | 2006-06-21 | ソニー株式会社 | 画像処理装置および画像処理方法 |
| US6563502B1 (en) | 1999-08-19 | 2003-05-13 | Adobe Systems Incorporated | Device dependent rendering |
| US6950469B2 (en) * | 2001-09-17 | 2005-09-27 | Nokia Corporation | Method for sub-pixel value interpolation |
| AU2007237319B2 (en) * | 2001-09-17 | 2011-01-20 | Nokia Technologies Oy | Method for sub-pixel value interpolation |
| JP3767513B2 (ja) * | 2002-04-26 | 2006-04-19 | 三菱電機株式会社 | 画素補間回路、走査線補間回路、画素補間方法、走査線補間方法、および応用装置 |
| US7006107B2 (en) * | 2003-05-16 | 2006-02-28 | Adobe Systems Incorporated | Anisotropic anti-aliasing |
| US7002597B2 (en) * | 2003-05-16 | 2006-02-21 | Adobe Systems Incorporated | Dynamic selection of anti-aliasing procedures |
| US7719536B2 (en) * | 2004-03-31 | 2010-05-18 | Adobe Systems Incorporated | Glyph adjustment in high resolution raster while rendering |
| US7602390B2 (en) * | 2004-03-31 | 2009-10-13 | Adobe Systems Incorporated | Edge detection based stroke adjustment |
| US7639258B1 (en) | 2004-03-31 | 2009-12-29 | Adobe Systems Incorporated | Winding order test for digital fonts |
| US7333110B2 (en) | 2004-03-31 | 2008-02-19 | Adobe Systems Incorporated | Adjusted stroke rendering |
| US7580039B2 (en) * | 2004-03-31 | 2009-08-25 | Adobe Systems Incorporated | Glyph outline adjustment while rendering |
| DE102004016350A1 (de) * | 2004-04-02 | 2005-10-27 | Micronas Gmbh | Verfahren und Vorrichtung zur Interpolation eines Bildpunktes einer Zwischenzeile eines Halbbildes |
| US20080068383A1 (en) * | 2006-09-20 | 2008-03-20 | Adobe Systems Incorporated | Rendering and encoding glyphs |
| JP4977672B2 (ja) * | 2008-09-25 | 2012-07-18 | 京セラドキュメントソリューションズ株式会社 | 網点検出回路、及びこれを備えた画像処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4723163A (en) * | 1985-12-26 | 1988-02-02 | North American Philips Consumer Electronics Corp. | Adaptive line interpolation for progressive scan displays |
| US5282256A (en) * | 1988-05-13 | 1994-01-25 | Canon Kabushiki Kaisha | Binary image data coding method having the function of correcting errors derived from coding |
| JPH02177683A (ja) * | 1988-09-29 | 1990-07-10 | Toshiba Corp | 画素信号の相関判定および補間データ作成装置 |
| US5289293A (en) * | 1989-03-14 | 1994-02-22 | Canon Kabushiki Kaisha | Pixel density conversion and processing |
| US5031042A (en) * | 1990-07-09 | 1991-07-09 | Zenith Electronics Corporation | Noise coring and peaking circuit |
| US5093721A (en) * | 1990-07-10 | 1992-03-03 | Zenith Electronics Corporation | Line interpolator with preservation of diagonal resolution |
| US5381522A (en) * | 1991-03-28 | 1995-01-10 | Canon Kabushiki Kaisha | Image processing apparatus and method |
| US5430811A (en) * | 1991-12-25 | 1995-07-04 | Matsushita Electric Industrial Co., Ltd. | Method for interpolating missing pixels and an apparatus employing the method |
-
1993
- 1993-05-24 JP JP5121204A patent/JP2967014B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-20 US US08/246,506 patent/US5568597A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06333035A (ja) | 1994-12-02 |
| US5568597A (en) | 1996-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2967014B2 (ja) | 画像処理装置 | |
| US6389163B1 (en) | Method and apparatus for automatic image segmentation using template matching filters | |
| JPH0567105B2 (ja) | ||
| JPH0865508A (ja) | 誤差拡散方法、誤差拡散システム及び誤差生成方法 | |
| US5294996A (en) | Image processing apparatus adaptable for use at variable resolution | |
| US5539866A (en) | Method and apparatus for accurately rendering half-bitted image pixels | |
| JPH0326947B2 (ja) | ||
| JPH0314266B2 (ja) | ||
| JP2659198B2 (ja) | 画像２値化装置 | |
| US5140441A (en) | Multilevel-coding apparatus and multilevel-coding method using an optimal sized window beginning from the smallest to a larger size | |
| JP2874592B2 (ja) | 文字・写真・網点領域を判別する画像処理装置 | |
| JP3539552B2 (ja) | 画像処理装置 | |
| JP3073381B2 (ja) | 画像処理方法及び装置 | |
| JP3358133B2 (ja) | 画像処理装置 | |
| JP3466655B2 (ja) | 画像処理装置 | |
| JP2853140B2 (ja) | 画像領域識別装置 | |
| JP2878695B2 (ja) | 画像処理装置および多値画像推定方法 | |
| JPH0413882Y2 (ja) | ||
| JP3061830B2 (ja) | 画像処理装置 | |
| JPH08214156A (ja) | 画像処理装置 | |
| JPH06276385A (ja) | 画像処理装置 | |
| JP2757868B2 (ja) | 画像情報の２値化処理回路 | |
| JPS61123272A (ja) | 中間調画像デ−タ変換方式 | |
| JPS62108380A (ja) | ２値化処理装置 | |
| JPS6032475A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990719 |
|
| LAPS | Cancellation because of no payment of annual fees |