JP3061830B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP3061830B2 JP3061830B2 JP2048226A JP4822690A JP3061830B2 JP 3061830 B2 JP3061830 B2 JP 3061830B2 JP 2048226 A JP2048226 A JP 2048226A JP 4822690 A JP4822690 A JP 4822690A JP 3061830 B2 JP3061830 B2 JP 3061830B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- result
- image processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字に対して模様画像などの特殊処理をデ
ジタルで行うための画像処理装置に関するものである。
ジタルで行うための画像処理装置に関するものである。
従来、複写機などの画像処理装置は、原画像に対し1:
1、あるいは縮小／拡大などの加工を施すのみであった
が、デジタル処理技術の採用に伴って、画像などに対す
る加工が考えられている。この加工として、例えば、縁
取りなどの処理がある。
1、あるいは縮小／拡大などの加工を施すのみであった
が、デジタル処理技術の採用に伴って、画像などに対す
る加工が考えられている。この加工として、例えば、縁
取りなどの処理がある。
従来、縁取り画像などの模様画像を形成するには、原
画像を細らせたり、太らせたりして処理を行っている
が、具体的には、フレームメモリに対して必要な画像デ
ータを毎回読み込み、CPU（中央処理装置）を用いて演
算処理することにより行っている。
画像を細らせたり、太らせたりして処理を行っている
が、具体的には、フレームメモリに対して必要な画像デ
ータを毎回読み込み、CPU（中央処理装置）を用いて演
算処理することにより行っている。
しかしながら、上記した従来技術にあっては、装置の
構成が大規模になって回路構成が複雑化すると共に、リ
アルタイムに画像処理を行うことはできなかった。
構成が大規模になって回路構成が複雑化すると共に、リ
アルタイムに画像処理を行うことはできなかった。
また、白黒のディジタル複写機におけるリアルタイム
処理では、従来、縁取り画像や影付け処理程度しか行わ
れていなかった。
処理では、従来、縁取り画像や影付け処理程度しか行わ
れていなかった。
本発明は、上記に鑑みてなされたものであって、フレ
ームメモリを用いることなく簡単な構成により模様画像
処理をリアルタイムに行うことを目的とする。
ームメモリを用いることなく簡単な構成により模様画像
処理をリアルタイムに行うことを目的とする。
本発明は上記の目的を達成するために、入力画像デー
タを２値化する２値化処理手段と、前記２値化処理手段
で２値化したデータのうち、常に最新の複数ライン分の
データを記憶するラインメモリと、前記ラインメモリに
記憶されている複数ライン分のデータを、ライン先頭か
ら順に１ビットずつ、かつ、複数ライン分読み出して論
理和を求め、当該論理和の結果を複数データ分保持し
て、複数データ分の論理和を求めることにより太らせ処
理を行い、前記ラインメモリからファースト・イン・フ
ァースト・アウトで１ビットずつ出力されたデータを所
定のビット数シフトさせてシフトデータを生成し、当該
シフトデータを反転させた反転データと前記太らせ処理
結果との論理積を求めることにより中ヌキ処理を行い、
同時に前記ラインメモリに記憶されている複数ライン分
のデータを、ライン先頭から順に１ビットずつ、かつ、
複数ライン分読み出して論理積を求め、当該論理積の結
果を複数データ分保持して、複数データ分の論理積を求
めることにより細らせ処理を行う画像加工部と、前記画
像加工部による中ヌキ処理結果と細らせ処理結果を入力
し、前記中ヌキ処理結果で得られた画像データと前記細
らせ処理結果で得られた画像データとの論理和を求める
ことにより画像データを合成する合成処理部と、を具備
することを特徴とする画像処理装置を提供するものであ
る。
タを２値化する２値化処理手段と、前記２値化処理手段
で２値化したデータのうち、常に最新の複数ライン分の
データを記憶するラインメモリと、前記ラインメモリに
記憶されている複数ライン分のデータを、ライン先頭か
ら順に１ビットずつ、かつ、複数ライン分読み出して論
理和を求め、当該論理和の結果を複数データ分保持し
て、複数データ分の論理和を求めることにより太らせ処
理を行い、前記ラインメモリからファースト・イン・フ
ァースト・アウトで１ビットずつ出力されたデータを所
定のビット数シフトさせてシフトデータを生成し、当該
シフトデータを反転させた反転データと前記太らせ処理
結果との論理積を求めることにより中ヌキ処理を行い、
同時に前記ラインメモリに記憶されている複数ライン分
のデータを、ライン先頭から順に１ビットずつ、かつ、
複数ライン分読み出して論理積を求め、当該論理積の結
果を複数データ分保持して、複数データ分の論理積を求
めることにより細らせ処理を行う画像加工部と、前記画
像加工部による中ヌキ処理結果と細らせ処理結果を入力
し、前記中ヌキ処理結果で得られた画像データと前記細
らせ処理結果で得られた画像データとの論理和を求める
ことにより画像データを合成する合成処理部と、を具備
することを特徴とする画像処理装置を提供するものであ
る。
また、前記合成処理部は、予め指定された前記中ヌキ
処理結果の画像データに対する指定色及び前記細らせ処
理結果の画像データに対する指定色を用いて、前記合成
した画像データに対して色付け処理を実行するものであ
る。
処理結果の画像データに対する指定色及び前記細らせ処
理結果の画像データに対する指定色を用いて、前記合成
した画像データに対して色付け処理を実行するものであ
る。
本発明による画像処理装置にあっては、原画データを
２値化したのち、これに対する太らせ処理後の中ヌキ処
理及び細らせ処理が行われ、この２つの処理の合成処理
を行うことにより模様画像（縁取り文字＋細らせ文字）
が得られる。これにより、フレームメモリを用いること
なく、リアルタイムに模様画像を作成することが可能と
なる。
２値化したのち、これに対する太らせ処理後の中ヌキ処
理及び細らせ処理が行われ、この２つの処理の合成処理
を行うことにより模様画像（縁取り文字＋細らせ文字）
が得られる。これにより、フレームメモリを用いること
なく、リアルタイムに模様画像を作成することが可能と
なる。
以下、本発明の実施例について図面を参照しながら説
明する。
明する。
第１図は本発明による画像処理装置の概略構成を示す
ブロック図であり、第２図は第１図の画像処理部102の
詳細を示すブロック図である。
ブロック図であり、第２図は第１図の画像処理部102の
詳細を示すブロック図である。
第１図において、画像処理装置は、光学的に原稿など
の画像を読み取って電気信号として出力する画像読み取
り部101、この画像読み取り部101からのディジタル信号
により加工処理する画像処理部102、及び画像処理部102
によって得られた信号をハードコピーし或いは磁気ディ
スクなどの記録媒体に保存する画像記録部103から成
る。
の画像を読み取って電気信号として出力する画像読み取
り部101、この画像読み取り部101からのディジタル信号
により加工処理する画像処理部102、及び画像処理部102
によって得られた信号をハードコピーし或いは磁気ディ
スクなどの記録媒体に保存する画像記録部103から成
る。
画像処理部102は、第２図に示すように、カラー原稿
を色分解した多値データに対し色範囲を２値化する２値
化処理部201、この２値化処理部201による処理結果のｎ
ライン分を記憶するラインメモリ部202、このラインメ
モリ部202より読み出したｎライン分のライン方向のデ
ータに対し縁取り処理を行う画像加工部203、及び画像
加工部203の出力データ及び入力画像データに基づい
て、模様画像（縁取り文字＋細らせ文字）を形成して出
力画像データを出力する色付け処理部204の各々を備え
て構成される。
を色分解した多値データに対し色範囲を２値化する２値
化処理部201、この２値化処理部201による処理結果のｎ
ライン分を記憶するラインメモリ部202、このラインメ
モリ部202より読み出したｎライン分のライン方向のデ
ータに対し縁取り処理を行う画像加工部203、及び画像
加工部203の出力データ及び入力画像データに基づい
て、模様画像（縁取り文字＋細らせ文字）を形成して出
力画像データを出力する色付け処理部204の各々を備え
て構成される。
第３図はラインメモリ部202の詳細を示し、データ入
力端子D0in〜D(n-1)in、データ出力端子D0out〜D
(n-1)out、読み出しクロック端子RDCLK、書き込みクロ
ック端子WRCLK、ライトイネーブル入力端子WE、リード
イネーブル入力端子RE、リセットライト入力端子RSTW、
及びリセットリード入力端子RSTRを備えた１チップのIC
である。
力端子D0in〜D(n-1)in、データ出力端子D0out〜D
(n-1)out、読み出しクロック端子RDCLK、書き込みクロ
ック端子WRCLK、ライトイネーブル入力端子WE、リード
イネーブル入力端子RE、リセットライト入力端子RSTW、
及びリセットリード入力端子RSTRを備えた１チップのIC
である。
なお、図中、CLKはデータクロックであり、LSYNCはラ
イン同期信号である。
イン同期信号である。
第３図の構成においては、１ビットのDATAをデータ入
力D0ixとして、データ出力D0outを入力データD1inとし
ている。同様な操作を入力データD(n-1)inまで繰り返す
ことにより、ラインメモリ部202の出力はｎライン分持
ったことになる。D0out〜D(n-1)outのｎビットのデータ
を加えて、ｎ＋１ビット分のデータをFIFO（ファースト
・イン・ファースト・アウト）outとして出力する。
力D0ixとして、データ出力D0outを入力データD1inとし
ている。同様な操作を入力データD(n-1)inまで繰り返す
ことにより、ラインメモリ部202の出力はｎライン分持
ったことになる。D0out〜D(n-1)outのｎビットのデータ
を加えて、ｎ＋１ビット分のデータをFIFO（ファースト
・イン・ファースト・アウト）outとして出力する。
第４図は画像加工部203の詳細を示す回路図である。
第３図に示したFIFO出力には、オアゲート401、アン
ドゲート402及びシフトレジスタ403が接続されている。
オアゲート401には、シフトレジスタ404が接続され、こ
のシフトレジスタ404にはオアゲート405が接続されてい
る。
ドゲート402及びシフトレジスタ403が接続されている。
オアゲート401には、シフトレジスタ404が接続され、こ
のシフトレジスタ404にはオアゲート405が接続されてい
る。
また、シフトレジスタ403の出力にはインバータ406が
接続され、このインバータ406の出力とオアゲート405の
出力には２入力のアンドゲート407が接続され、処理結
果（Ｉ）を出力する。
接続され、このインバータ406の出力とオアゲート405の
出力には２入力のアンドゲート407が接続され、処理結
果（Ｉ）を出力する。
さらに、アンドゲート402には、シフトレジスタ408が
接続され、このシフトレジスタ408にはアンドゲート409
が接続され、処理結果（II）を出力する。
接続され、このシフトレジスタ408にはアンドゲート409
が接続され、処理結果（II）を出力する。
なお、前記各シフトレジスタには、例えば、テキサス
インストルメンツ社製、８ビット、パラレルアウト／シ
リアルシフトレジスタのSN54164、SN74164、SN74LS164
を用いることができる。
インストルメンツ社製、８ビット、パラレルアウト／シ
リアルシフトレジスタのSN54164、SN74164、SN74LS164
を用いることができる。
第４図の構成においては、オアゲート401、シフトレ
ジスタ404及びオアゲート405によって第５図の（ｃ）の
ような「太らせ処理」を行う。また、シフトレジスタ40
3では、（ｂ）に示すように、原稿（ａ）に対して「太
らせ処理」で生じたずれのシフト操作を行う。
ジスタ404及びオアゲート405によって第５図の（ｃ）の
ような「太らせ処理」を行う。また、シフトレジスタ40
3では、（ｂ）に示すように、原稿（ａ）に対して「太
らせ処理」で生じたずれのシフト操作を行う。
さらに、アンドゲート402、シフトレジスタ408及びア
ンドゲート409によって、原稿（ａ）に対し、（ｄ）の
ように「細らせ処理」を行う。ついで、シフトレジスタ
403によるシフトデータをインバータ406で反転させた信
号と、オアゲート405による「太らせ処理」との論理積
をアンドゲート407でとり、（ｅ）のような「中ヌキ処
理」を行って処理結果（Ｉ）を得る。
ンドゲート409によって、原稿（ａ）に対し、（ｄ）の
ように「細らせ処理」を行う。ついで、シフトレジスタ
403によるシフトデータをインバータ406で反転させた信
号と、オアゲート405による「太らせ処理」との論理積
をアンドゲート407でとり、（ｅ）のような「中ヌキ処
理」を行って処理結果（Ｉ）を得る。
次に、アンドゲート409により得られた（ｄ）のよう
な「細らせ処理（すなわち、処理結果（Ｉ））」結果
と、アンドゲート407によって得られた（ｅ）の「中ヌ
キ処理（すなわち、処理結果（II））」結果とを色付け
処理部204によって合成し、（ｆ）の合成画像を得る。
な「細らせ処理（すなわち、処理結果（Ｉ））」結果
と、アンドゲート407によって得られた（ｅ）の「中ヌ
キ処理（すなわち、処理結果（II））」結果とを色付け
処理部204によって合成し、（ｆ）の合成画像を得る。
なお、第５図の点線枠はオリジナルデータの位置を示
し、右下がり斜線は色データ（Ｉ）、左下がり斜線は色
データ（II）または画像データを示している。また、空
白部分は、イレース処理される部分を示している。
し、右下がり斜線は色データ（Ｉ）、左下がり斜線は色
データ（II）または画像データを示している。また、空
白部分は、イレース処理される部分を示している。
さらに、第４図においては、各ゲートに９本の信号を
入力させて、９×９の正方形のパターンで「細らせ処
理」及び「太らせ処理」を行うものとしたが、これは任
意にすることが可能である。
入力させて、９×９の正方形のパターンで「細らせ処
理」及び「太らせ処理」を行うものとしたが、これは任
意にすることが可能である。
第６図は色付け処理部204の詳細を示す回路図であ
る。
る。
CPU（図示せず）のバスには、イレーズ用のレジスタ6
01、第１の指定色用のレジスタ602、第２の指定色用の
レジスタ603及びモード切換用のレジスタ604が接続され
ている。入力画像データを入力端子Ａとするデータセレ
クタ605の入力端子Ｂが、レジスタ602の出力端子に接続
されている。更に、データセレクタ605のセレクト端子
Ｓには、レジスタ604の出力が接続されている。
01、第１の指定色用のレジスタ602、第２の指定色用の
レジスタ603及びモード切換用のレジスタ604が接続され
ている。入力画像データを入力端子Ａとするデータセレ
クタ605の入力端子Ｂが、レジスタ602の出力端子に接続
されている。更に、データセレクタ605のセレクト端子
Ｓには、レジスタ604の出力が接続されている。
データセレクタ605の出力端子Ｙには、データセレク
タ606の入力端子Ａが接続され、その入力端子Ｂは指定
色用のレジスタ603の出力端子に接続されている。ま
た、データセレクタ606のセレクト端子Ｓには、アンド
ゲート407の出力信号が印加される。
タ606の入力端子Ａが接続され、その入力端子Ｂは指定
色用のレジスタ603の出力端子に接続されている。ま
た、データセレクタ606のセレクト端子Ｓには、アンド
ゲート407の出力信号が印加される。
レジスタ601の出力端子には、データセレクタ607の入
力端子Ａが接続され、その入力端子Ｂはデータセレクタ
606の出力端子Ｙに接続され、そのセレクト端子Ｓには
オアゲート608の出力が接続されている。オアゲート608
は、一方の入力端子には処理結果（Ｉ）が入力され、他
方の入力端子には処理結果（II）が入力される。
力端子Ａが接続され、その入力端子Ｂはデータセレクタ
606の出力端子Ｙに接続され、そのセレクト端子Ｓには
オアゲート608の出力が接続されている。オアゲート608
は、一方の入力端子には処理結果（Ｉ）が入力され、他
方の入力端子には処理結果（II）が入力される。
さらに、データセレクタ607の出力端子Ｙにはデータ
セレクタ609の入力端子Ｂが接続され、その入力端子Ａ
には入力画像データが印加される。また、データセレク
タ609のセレクト端子には、レジスタ604の出力信号が印
加され、さらにデータ出力端子Ｙから出力画像データが
出力される。
セレクタ609の入力端子Ｂが接続され、その入力端子Ａ
には入力画像データが印加される。また、データセレク
タ609のセレクト端子には、レジスタ604の出力信号が印
加され、さらにデータ出力端子Ｙから出力画像データが
出力される。
なお、第６図の各データセレクタは、例えば、テキサ
スインストルメンツ社製IC、SN54157、SN54LS157、SN74
157、SN74LS157などを用いることができる。
スインストルメンツ社製IC、SN54157、SN54LS157、SN74
157、SN74LS157などを用いることができる。
第６図の構成では、CPUによって、レジスタ601、レジ
スタ602、レジスタ603及びレジスタ604の各々のセット
が行われる。モード切換用レジスタ604は、色情報を用
いて細らせデータを、指定色にするか入力画像データす
るかの選択を行うほか、処理を実行するか否かの選択も
行う。
スタ602、レジスタ603及びレジスタ604の各々のセット
が行われる。モード切換用レジスタ604は、色情報を用
いて細らせデータを、指定色にするか入力画像データす
るかの選択を行うほか、処理を実行するか否かの選択も
行う。
処理の実行が選択された場合、選択内容に応じて次の
ような処理が行われる。
ような処理が行われる。
イレースデータ アンドゲート407の出力：オフ （Ｌレベル） アンドゲート409の出力：オフ （Ｌレベル） 第２の指定色 アンドゲート407の出力：オン （Ｈレベル） 第１の指定色 アンドゲート407の出力：オフ （Ｌレベル） アンドゲート409の出力：オン （Ｈレベル） モード切換用レジスタ604の出力（605の入力） ：指定色データ 画像データ アンドゲート407の出力：オフ （Ｌレベル） アンドゲート409の出力：オン （Ｈレベル） モード切換用レジスタ604の出力（605の入力） ：画像データ また、処理を行わない場合、データセレクタ609は常
に画像データを選択する。以上の動作により、第５図の
（ｆ）に示す合成画像を得ることができる。
に画像データを選択する。以上の動作により、第５図の
（ｆ）に示す合成画像を得ることができる。
以上より明らかなように、本発明によれば、入力画像
データを２値化する２値化処理手段と、前記２値化処理
手段で２値化したデータのうち、常に最新の複数ライン
分のデータを記憶するラインメモリと、前記ラインメモ
リに記憶されている複数ライン分のデータを、ライン先
頭から順に１ビットずつ、かつ、複数ライン分読み出し
て論理和を求め、当該論理和の結果を複数データ分保持
して、複数データ分の論理和を求めることにより太らせ
処理を行い、前記ラインメモリからファースト・イン・
ファースト・アウトで１ビットずつ出力されたデータを
所定のビット数シフトさせてシフトデータを生成し、当
該シフトデータを反転させた反転データと前記太らせ処
理結果との論理積を求めることにより中ヌキ処理を行
い、同時に前記ラインメモリに記憶されている複数ライ
ン分のデータを、ライン先頭から順に１ビットずつ、か
つ、複数ライン分読み出して論理積を求め、当該論理積
の結果を複数データ分保持して、複数データ分の論理積
を求めることにより細らせ処理を行う画像加工部と、前
記画像加工部による中ヌキ処理結果と細らせ処理結果を
入力し、前記中ヌキ処理結果で得られた画像データと前
記細らせ処理結果で得られた画像データとの論理和を求
めることにより画像データを合成する合成処理部と、を
具備するため、フレームメモリを用いることなく、簡単
な構成により、リアルタイムに模様画像を作成すること
が可能になる。
データを２値化する２値化処理手段と、前記２値化処理
手段で２値化したデータのうち、常に最新の複数ライン
分のデータを記憶するラインメモリと、前記ラインメモ
リに記憶されている複数ライン分のデータを、ライン先
頭から順に１ビットずつ、かつ、複数ライン分読み出し
て論理和を求め、当該論理和の結果を複数データ分保持
して、複数データ分の論理和を求めることにより太らせ
処理を行い、前記ラインメモリからファースト・イン・
ファースト・アウトで１ビットずつ出力されたデータを
所定のビット数シフトさせてシフトデータを生成し、当
該シフトデータを反転させた反転データと前記太らせ処
理結果との論理積を求めることにより中ヌキ処理を行
い、同時に前記ラインメモリに記憶されている複数ライ
ン分のデータを、ライン先頭から順に１ビットずつ、か
つ、複数ライン分読み出して論理積を求め、当該論理積
の結果を複数データ分保持して、複数データ分の論理積
を求めることにより細らせ処理を行う画像加工部と、前
記画像加工部による中ヌキ処理結果と細らせ処理結果を
入力し、前記中ヌキ処理結果で得られた画像データと前
記細らせ処理結果で得られた画像データとの論理和を求
めることにより画像データを合成する合成処理部と、を
具備するため、フレームメモリを用いることなく、簡単
な構成により、リアルタイムに模様画像を作成すること
が可能になる。
第１図は本発明による画像処理装置の概略構成を示すブ
ロック図、第２図は第１図の画像処理部の詳細を示すブ
ロック図、第３図はラインメモリ部の詳細を示す回路
図、第４図は画像加工部の詳細を示す回路図、第５図は
本発明による画像処理内容を示す説明図、第６図は色付
け処理部の詳細を示す回路図である。 符号の説明 101……画像読み取り部、102……画像処理部 103……画像記録部、201……２値化処理部 202……ラインメモリ部、203……画像加工部 204……色付け処理部 401,405,608……オアゲート 402,407,409……アンドゲート 403,404,408……シフトレジスタ 406……インバータ 601,602,603,604……レジスタ 605,606,607,609……データセレクタ
ロック図、第２図は第１図の画像処理部の詳細を示すブ
ロック図、第３図はラインメモリ部の詳細を示す回路
図、第４図は画像加工部の詳細を示す回路図、第５図は
本発明による画像処理内容を示す説明図、第６図は色付
け処理部の詳細を示す回路図である。 符号の説明 101……画像読み取り部、102……画像処理部 103……画像記録部、201……２値化処理部 202……ラインメモリ部、203……画像加工部 204……色付け処理部 401,405,608……オアゲート 402,407,409……アンドゲート 403,404,408……シフトレジスタ 406……インバータ 601,602,603,604……レジスタ 605,606,607,609……データセレクタ
Claims (2)
- 【請求項１】入力画像データを２値化する２値化処理手
段と、 前記２値化処理手段で２値化したデータのうち、常に最
新の複数ライン分のデータを記憶するラインメモリと、 前記ラインメモリに記憶されている複数ライン分のデー
タを、ライン先頭から順に１ビットずつ、かつ、複数ラ
イン分読み出して論理和を求め、当該論理和の結果を複
数データ分保持して、複数データ分の論理和を求めるこ
とにより太らせ処理を行い、前記ラインメモリからファ
ースト・イン・ファースト・アウトで１ビットずつ出力
されたデータを所定のビット数シフトさせてシフトデー
タを生成し、当該シフトデータを反転させた反転データ
と前記太らせ処理結果との論理積を求めることにより中
ヌキ処理を行い、同時に前記ラインメモリに記憶されて
いる複数ライン分のデータを、ライン先頭から順に１ビ
ットずつ、かつ、複数ライン分読み出して論理積を求
め、当該論理積の結果を複数データ分保持して、複数デ
ータ分の論理積を求めることにより細らせ処理を行う画
像加工部と、 前記画像加工部による中ヌキ処理結果と細らせ処理結果
を入力し、前記中ヌキ処理結果で得られた画像データと
前記細らせ処理結果で得られた画像データとの論理和を
求めることにより画像データを合成する合成処理部と、 を具備することを特徴とする画像処理装置。 - 【請求項２】前記合成処理部は、予め指定された前記中
ヌキ処理結果の画像データに対する指定色及び前記細ら
せ処理結果の画像データに対する指定色を用いて、前記
合成した画像データに対して色付け処理を実行すること
を特徴とする特許請求の範囲第１項に記載の画像処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048226A JP3061830B2 (ja) | 1990-02-28 | 1990-02-28 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048226A JP3061830B2 (ja) | 1990-02-28 | 1990-02-28 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250971A JPH03250971A (ja) | 1991-11-08 |
| JP3061830B2 true JP3061830B2 (ja) | 2000-07-10 |
Family
ID=12797514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2048226A Expired - Fee Related JP3061830B2 (ja) | 1990-02-28 | 1990-02-28 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061830B2 (ja) |
-
1990
- 1990-02-28 JP JP2048226A patent/JP3061830B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03250971A (ja) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2967014B2 (ja) | 画像処理装置 | |
| US4574357A (en) | Real time character thinning system | |
| JPH1084475A (ja) | 画像領域判別方法および画像処理装置 | |
| JP3061830B2 (ja) | 画像処理装置 | |
| JP2831390B2 (ja) | 画像処理装置 | |
| JP2709356B2 (ja) | 画像処理方法 | |
| JPS6337481A (ja) | グレイスケ−ル画像処理において変換を行なうための装置及び方法 | |
| JPH07118002B2 (ja) | 画像処理装置 | |
| JP2993007B2 (ja) | 画像領域識別装置 | |
| JP3009483B2 (ja) | 画像処理装置 | |
| JP2825927B2 (ja) | 画像処理装置 | |
| JP2853140B2 (ja) | 画像領域識別装置 | |
| JPS58169681A (ja) | 画像処理回路 | |
| JPH0571990B2 (ja) | ||
| JP2938122B2 (ja) | 画像処理装置 | |
| JPH01302475A (ja) | 画像データのラベリング方式 | |
| JP2838556B2 (ja) | 画像処理装置 | |
| JPS6125285A (ja) | 文字認識装置 | |
| JP2969930B2 (ja) | 画像処理装置のラインメモリ | |
| JP2688666B2 (ja) | 図形のベクトル化方法 | |
| JPS62108380A (ja) | ２値化処理装置 | |
| JPS6346473B2 (ja) | ||
| JPS62108381A (ja) | 濃度ヒストグラム検出装置 | |
| JPS6382581A (ja) | ２値画像の処理方法及び２値画像の処理装置 | |
| JPH0140545B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |