JPS6337481A - グレイスケ−ル画像処理において変換を行なうための装置及び方法 - Google Patents

グレイスケ−ル画像処理において変換を行なうための装置及び方法

Info

Publication number
JPS6337481A
JPS6337481A JP62192552A JP19255287A JPS6337481A JP S6337481 A JPS6337481 A JP S6337481A JP 62192552 A JP62192552 A JP 62192552A JP 19255287 A JP19255287 A JP 19255287A JP S6337481 A JPS6337481 A JP S6337481A
Authority
JP
Japan
Prior art keywords
word
signal
output
image processing
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62192552A
Other languages
English (en)
Inventor
スタンレイ アール スターンバーグ
グレン ハーテク
マーチン ピイ コスケーラ
ロバート エス ロー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Machine Vision International Corp
Original Assignee
Machine Vision International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Machine Vision International Corp filed Critical Machine Vision International Corp
Publication of JPS6337481A publication Critical patent/JPS6337481A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は画イ象旭堆システム及び方法、特にグレイスケ
ール画像を処理するデジタルシステム及び方法に関する
(従来の技術) いろいろな、1111類の画遣処堆システムが開発され
、デジタルコンピュータが幽1象を“見たり”′″読ん
だり″することができるよ5になった。これらの画像処
理装置は一般的にビデオカメラと、カメラによって発生
されたビデオ信号をデジタル化するアナログ/デジタル
変換器と、デジタル化された清報を処理するデジタルシ
ステムとで構成されている。画素はマトリクス状もしく
は格子状に形成される画素にデジタル化され、512本
のビデオ走査融のそれぞれが512画素に分4すされる
。非グレイスケールもしくは2値画像においては、各画
素が1ビツトで符号化されこの1ビツトのキャラクタは
11i1i素が暗ければゼロに、また画素が明るければ
イチに設定される。
一方グレイスケール111j像では、各画素がマルチビ
ットの語に符号化され、このマルチビットの語は画素の
光量に相当する値に設定される。グレイスケール画像の
方が非グレイスケール画像よりも実際に即しており詳し
いといえる。画像処理装置はデジタル画像を走査し、デ
ジタル情報を処理して画像を解読する。
非グレイスケール画象処理妓ばで非常に効率のよいもの
が1987年5月12日付で付与された1デジタル画l
処理において変換を行なうための装置及び方法m(以下
1スタンバーグ2進プロセツサ”という)と称される米
国特許第4.565.551号に開示されている9(日
本特許出願第257710/84号に相当)このプロセ
ッサには非グレイスケール画像を表わす直列化した1ビ
ツトのストリームを拡大もしくは他の方法で変換するデ
ジタル回路が含まれている。すなわち、このプロセッサ
には順次接続された複数の論理装置が含まれ、各論理装
置は直列化されたストリームを遅延する遅延装置と遅延
されたストリームと遅延されないストリームにビット単
位で複数の論理演算のいずれかを行なう機能装置とで構
成されている。しかしながらスタンバークの2進プロセ
ツサは1ビツトもしくは2Mのデータストリームのみ処
理することができる。
グレイスケール画像処理装置で非常に効率のよいものが
1987年2月3日付で付与された1グレイスケ一ル画
蹟処理装置における拡大及び浸食&換を行なうための装
置及び方法″(以下1初期のスタンバークグレイスケー
ルプロセッサ1 という) と称される米国特許第4.
641.356号に開示されている。(日本特許出願第
183163/85号に相当)。このプロセッサにはグ
レイスケール画像を表わす直列化されたマルチビットの
ストリームを拡大したり浸食したりするためのデジタル
回路が含まれている。すなわちこのプロセッサにはI1
g久接続されたn塊装置が少なくとも1つ賞まれており
、各論理装置が直列化されたストリームを遅延する遅延
装置と、この遅延ストリームの各語に定値を1iJJす
る加算器と、遅延されたス) IJ−ムと、I!!延さ
れないストリームのうち大きい方をワード単位で選択す
る比較装置とで4!I成されている。
スタンバークの初期のグレイスケールブロセツサを更K
IJ発するうちKこのプロセッサには2つの限界がある
ことが認められた。まず、論理装置の演算が制限されて
いないということである。このためグレイスクールの画
像を操作していると時々プロセッサのマルチビットのフ
ォーマットの範囲を超えるデータが作り出きれ【、解読
がむずかしいかもしくは不能の仮想−津が発生してしま
う。第2に1機能装置が遅延されたストリームと遅延さ
れないストリームのうち大きい方をワード単位で選択す
ることができるだけであり、このためこのプロセッサで
は拡大と浸食の変換が可能であるにすぎない。スタンバ
ーブの初期のダレイスケールプロセラtではいろいろな
種類の@捷変供を行なうことが不可能である。
上述した2つのスタンバーグズロセッ丈ホトは効率的で
はない別の画1泉処理装置ではブレ・fスケールの直列
信号かい(つかの近隣の変換を介して順次処理され、制
限された1潅特徴が検出されている。この種のプロセッ
サは 1パターン認織及び検出の方法及び装置”と称さ
れ、1983年7月26日付でスタンバーブに付与され
た米国特許第4.39 s、699号と、′パターン認
識及び検出の方法及び装置” と称され、1982年3
月30日付でスタンバーブに付与された米国特許第4.
322.716号とに開示されている。それぞれの近隣
の変換ステージでは、ある画像におけるある画素を取り
囲む画素の”近隣″が調べられて、新しい画像の対応す
る画素に古いl!ljnの近′1iliFiJJ素の関
数である値が与えられる。ある画像における近隣画素は
1つもしくはそれ以上の固定長のシフトレジスタを通し
てデジタルm像を直列的に処理することによって得られ
て処理される。画像がレジスタをシストされる間、適切
なレジスタロケーションが同時にアクセスされ特定の近
隣が処理される。しかしながらこの近隣プロセッサには
下記の欠点がある。tglは、新しい画像の対応する画
素にある値を与えるために古いIi!j像の画素の全部
の近隣域を得て調べなければならないということである
。このために近隣画素を同時に得て近隣機能発生器を原
動するため、非常に複雑な回路が貴求される。
第2は、近隣処ai!II論は多くのIL!]iマ変換
を行な5のに非能率的なやっかいな方法である。jK3
は・近隣の大きさや広さが限られているため、この近隣
理論では実行できる演算がかなり限られてしまう。
(発明の要約) 上記の問題を解決するため、本発明は簡単な回路網を使
ってより速く、正確にかつ効率よくグレイスケール画像
をいろいろに画は変保するグレイスケール!ll1画像
処理装置及び方法を設けることを目的とする。すなわち
、この画像錫埋装はには少なくとも1つの入力画像を受
けかつ少なくとも1つの出力自律を出力する幾何崩埋装
[(GLU)が含まれる。このGI、Uは少なくとも1
つのGLUステージを含み、このGLUステージは遅延
素子と、機能装置とを含む。機能装置は演算![(AL
U) と、ALUコン)o−ラを含む。受信した画像の
1つをマルチプレクサ手段で選択し、直列信号を遅延す
る遅延素子に入力する。GLUステージの機能装置がそ
の後遅延されない直列のストリームと遅延すれた直列の
ストリームをワード単位で演算する。まず、遅延された
データに所足の定値が加算されて直列の1強問″データ
ストリームが作り出され、ALU:1ントローラがこの
m4時;オーバフローが発生したかど5かを表わすml
のフラグを設定する。
次に、強調されたデータが遅延されないデータから減算
され、ALU  コントローラがこの減算時にアンダー
7日−が発生したかどうかを表わす第2のフラグを設定
する。第3に、これらの加算及び/もしくは減算のとき
にオーバフロー及び/もしくはアンダーフローがそれぞ
れ発生したかどうかに応じてワード単位で l) リミット値と、2)遅延されないデータ語と、 
 3)強、14されたデータ語を選択することによつ?
 ALU  の出力が形成される。
上述の機能装置は迅速に、正確に、かつ効率よく動作す
ることができる。機能装置は出力データを 1クリツプ
” して、オーバフローしたデータが出力ストリームに
出力されないようにする。言い換えると、機能装置の演
算結果がマルチビットのフォーマットで表わすのに大き
過ぎる場合、この機能装置がフォーマットで表わし得る
最大値でこの情報をクリップする。これにより画壇解読
をはるかに簡単に行なうことができる。第2に、上記の
システムでは従来のALUと、特定のALUコントロー
ラを使ってGLUを実行することができる。これにより
システムのコストを減少し、信頼性を高めることができ
る。
本発明の他の目的、利点及び%徴は添付の図面と好適な
実施例の詳述によりより完全に理解し認識されるであろ
う。
(実施例) 埋装置の概要 本発明の好適な実施例によるグレイスケール画像処理装
置10を第1図に示す。第1図においては実線がデータ
ラインを示し、点綴が制御ラインを示している。画像処
理装置10には処理装置12と、カメラ14と、モニタ
16と、制御用コンピュータ18とが含まれる。
カメラ14は実際のIIJII鷹を処理装置12と、モ
ニタ16との両方に供給することができる。処理装置1
2はカメラ14によって入力された実際の画像を操作し
て、冥際の画像を分析するのに使われる各種の仮想画像
を作り出す、すなわち画像変換を行なうことができる。
モニタ16はカメラ14が見た実際のl1Ili像か、
処理装!112が作り出した仮想画像のどちらかを選択
的に表示することができる。制御用コンピュータ18は
グレイスケール111iI像をアルゴリズムに応じて操
作すなわち変換し、特徴抽出、もしくは他の1儂情報に
使うための所望の仮想画像を作り出すため、制御信号を
処理装[12の櫨々の素子に供給する。
カメラ14は憚準gA工R8170信号を出カライン田
に送り出す。この合成アナログビデオ信号はライン20
上を1フレームにつキ480 モしくは512水平走査
線のフレームが1秒につき(資)フレームの速さで転送
される。アナログ1デジタル変換器nはライン(至)で
受けた直列アナログ信号を直列のデジタル膚号に変換し
、ノ(ススにより処理装置12に出力する。変&L器2
2はバスあで処理装置12から受けたデジタル11号を
ライン四を介してモニタ16に表示するためのアナログ
信号に変換することもできる。カメラ14によりフィン
田土に出力されたアナログ信号はライン四を通りモニタ
16に直接送られることもできる。
8ラインのバスムに出力されるデジタル信号はビデオ画
像の1画素が8ビツトで成り立つ語である。アナログ信
号は480もしくは512の走f#Ijのそれぞれにつ
いて、1ラインあたり512の画素にデジタル化される
。このため処理された画像はマトリクス状、もしくは格
子状の点、もしくは画素ででき上がっている。1画素に
相当する8ビツトの語にはLi!ii:Aのアナログ信
号の強度(光量)に応じて、ゼロと255も含めゼロか
ら255までの値が与えられる。ゼロは光強度が全くな
い場合(すなわち真暗)に相当し、255という値は最
大の光強度に相当する。
処理装置12には演算装置(ALU)30と、幾何論理
装置(GLU)32と、カウント/ロケート装置(CL
U)34と、フレームバファ記憶装置36とが含まれる
。処理装置12の各要素を接続しているバスは全部が少
なくとも8ビツトの巾をもち、どのデータバス上でもグ
レイスケールの直列信号を転送することができる。−組
の8ビツトバスおと40がALUとGLUとを接続し、
−組の8ビツトバス42と44がGLU32とCLU3
4とを接続し、24ビツトバス46がCLU34と7レ
ームバソフア36とを接続し、 24ビツトバス48が
フレームバッファ36をALU30と、GLU32とに
それぞれ接続している。フレームバッファあの中のデジ
タル化された画像が少なくとも1つ処理されるときは、
直列イぎ号のストリームはそれぞれバス48上をALU
30か、GLU32のどちらかに出力される。一度に処
理される直列信号ストリームが1つ以上の場合は、それ
らの信号ストリームはバス48上を並列に転送される。
ALU田からは信号は順次GLU 32とCLU34と
を通りフレームバッファあにもどる。GLUからは、信
号はCLUB4を通って、フレームバッファあにもどる
フレームバッファメモリ36は1つが512X512x
8ビツトの記憶装置が3つ集まってできた記憶装置であ
り、3つのデジタルのグレイスケール画像を別々にかつ
同時に記1意することができる。本実施クリはこのフレ
ームバッファあトじ【はマサチューセラツウオルバーン
のイメージングテクノロジー社製 FE512型記憶装置を採用している。フレームバッフ
ァあに記憶された少なくとも1つの画像の内容は制御用
コンピュータ18のff1lJ 11の下バス化上に出
力される。
演算装置(ALU)30は、入力された1つもしくは2
つの画像について画素単位で演算を行なうとい5意味で
点もしくは画素プロセッサである。ALU30にはデー
タバス48によりフレーム/< ツ7アあから1つもし
くは2つの処理用デジタル画像が送られてくる。ALU
30で作られた1つもしくはそれ以上のデジタル画像は
バス関か40のどちらかにより、もしくは両バス上をC
LU冨に出力される。
本実施例においては、ALU32はマチ≧−セッツ、ウ
オルバ−7のイメージングテクノロジー社製のALU5
12]演算装置である。ALU30にはその正面端に適
当なマルチプレクサ手段が設けられ、ALUにより逃理
されかつバス関もしくは40、もしくはバスあと切上に
出される1つもしくはそれ以上の画像をバス48からセ
レクトしている。ALU3Qが行なうことができる算術
機能としては、画像バス、2つの画像の加算、2つの画
像の減算、2つの画像の掛は算、2つの画像の論理積演
算、2つの画像の論理和演算と画像の補数演算が含まれ
る。
幾何輪理装@(GLu)32はALtJ30にはバスあ
と40で、CLU34にはバス42と44で、かつフレ
ームバッファあにはバス48に、よって接続されている
。GLU32は下記に記載される第2図及び乃至第4図
において詳しく述べられる。この時点では、C)LU3
2はALU 30及び/もしくはフレームバッファ36
かも1つもしくはそれ以上の処理用直列デジタル信号を
受は取ると述べるだけで十分であろう。G L U 3
2により作り出された1つもしくはそれ以上のデジタル
画像はバス42と44上で、CLU34に出力される。
カウント/ローゲイト装置(CLU)34は()LU3
2 K ババス42と44により、またフレームバッフ
ァ36にはバス46によって接@されている・直列信号
のストリームがCLU34を通るときC’LUの2つの
機能のうち1つが夷行される。どちらの機能を行な5場
合でもCLU34は直列信号ストリームの(ilには影
響を与えることがない。第1は、CLU34はマルチパ
ス(資)上に所定のグレイスケール範囲内の画素の座標
を出力することができる。第2には、CLU34はマル
チパス父上に所定のグレイスケール範囲内の1.1j索
の周波数カウント、もしくはヒスドグジムを出力するこ
とができる。出力された座標及びヒストグラム清報は処
理袋af12を制御するためにコンピュータ18によっ
て使用される。CLU34からバス4G上に出て(る1
つもしくはそれ以上のデジタルN像は、バス42と44
上でCLU34に入−ってくる1つもしくはそn以上の
画像と同一である。
全体のシステム?ti制御は、変換器aと、ALU(資
)と、C)LU32と、CLU34と、フレームバッフ
ァあとにマルチパス父で接貌している制御用コンピュー
タ18によってとり行われている。制御信号はカメラ1
4の各垂直1線期間中にコンピュータ18によりマルチ
パス父上に出力され゛〔、欠のカメラフレーム勘1rJ
の画像化作業に対してプロセッサ12を準備させる。デ
ジタル画像が地塊されるときは、直列信号は 1)  ALU30と、GLU32と、CLU34のル
ートか2)  GLU32と、CLU34 U)ルート
のどちらかを通って須次処坦′されてフレームバッファ
あにモトされる。処理A眩12内の谷ループ、もしくは
各処畑パスは各フレーム期tQjに1にだけ実行されて
、フレームバッファ26にa己1.櫨される1つもしく
はそれ以上のデジタル画像が作り出される。
(250,000)の画素を含んでいる。ALU30と
、G L U32と、CLU34 とは約10メガヘル
ク(”’2)の速度で動作してだいたい1つのフレーム
サイクルに1つのデジタル画像を処理するので、制御用
コンピュータ18が次のフレームサイクルの動作に備え
てプロセッサ12を再プログラムする時間を十分残すこ
とができる。本実施例においては、コンピュータ18は
最低でも512キロバイク(2)の記憶装置を有するI
N置 80286マイク党コンピュータである。
コンピュータの2次的記憶装置として従来通りディスク
52がバス8を通してコンピュータ18に接続されてい
る。キーボードを含む端末間が+ill 11Lu用コ
ンピユータにコマンド信号を通信する手段として、従来
通りコンピュータ18にパス羽が接続されている。
以上述べてきた処理システム1oは、′グレイスケール
画像処理における拡張及び浸食変換な行なう装置及び方
法”と称し、1987年2月3日付で付与され、かつ日
本特許出願第183163/85号に対応する米国籍許
第4.f541.356号開示されている画像処理シス
テムに多少似たものである。
ここでは参考のため特許その出願発明の記載を行なった
。本出龜のシステムは主KGLU32の構成において参
照したシステムと異なるものである。
幾何論理装置 幾何輪理装置心は第2図に8いて詳しく図示されている
。基本的にはGLUには入力マルチプレクサ手段印と、
順次接続された複数のステージ62とが含まれる。入力
には、マルチプレクサ手段ωがバスあ、40.48に接
続されている(第1図も参照)。入力マルチプレクサ手
段印と、Mlステージ困とは2つの出力バス4、圀によ
つ’1:mfiされている。入力マルチプレクサ手段ω
はバス−もしくは圀に出力される画像を5つの入力画像
から選択することができる。本実施例においては、常に
2つの出力画像がバス礪と66上に出力され−〔ステー
ジ心へ運ばれる。
入力マルチプレクサ手段ωの制御は制御用コンピュータ
]8によりマルチパス圓を通して選択される(第1図も
参照せよ)。マルチプレクサωは参照用テーブル(L 
U T9 )とし・て実行されるのが迩ましい。
本実施例においては、GLU32には8個のステージ6
2が順次接続されて含まれている(第2図)。
オプションで1つ以上のGLUをプロセッサ12に遅就
して挿入して、8個で−まとまりのステージを俵数個に
することができる(例えば16.24.32等々)。そ
の場合、すべてのGLUはALU 30とCL U 3
4との間に接続される。
−V的にステージ62リステージはそれぞれ互いに同一
であり、各ステージには2つの8ビツト入力ポートと、
次のステージに通じる2つの8ビツト出力ポートとを含
まれている。最後のステージ70の出力は、本実施例に
おいてはGLU父に接モタするバス・ム2.44の出力
として作用する。
プロセッサ12に第20GLU が含まれる場合は、バ
ス42、Iは次のGLU(図示せず)に接続される。
各ステージ62は制御用コンピュータ18からマルチパ
ス(資)を通して制御信号を受け、1III像処理パス
として記載されるように形成される。
幾何論理装置ステージ 幾何論理装置(GLU)ステージ絽(第3図)はi、g
2図に示した8個のステージ62のいずれとも同一であ
る。記載の都合上、第3図に示したステージ絽を第1の
ステージと仮定する。基本的にはステージ田にはプログ
ラム可能なデジタル可変遅延器72と、機能装置アセン
ブリ74とが含まれる。可変遅延器72はバス40上に
受は取られる8ピット信号を時間的に遅延させ、後の機
能装置アセンブリ74の使用に供する。可変遅延器はシ
フトレジスタとして実行されてもよいしまたは ゛デジ
タル画像処理における変換を行なうための装置及び方法
”と称し、日本特許用l11第257710/84号に
相半し、かつ1987年5月12日付で付与された米国
苔許第4.665.551号において開示されている2
値の遅延器を論理的にマルチビットに延長したものとし
て実行されてもよく、この米国!許を参考のためここに
記載した。それぞれの画像バスに対して、遅延器72は
制御用コンピュータ18 (第11Qも参照)によりマ
ルチパス(資)を通してダイナミックにプログラムする
ことができ、所定の数の画素分の遅延(向えば511画
素)を行な5ことができる。
機能装置アセンブリ74は第3図において概念的に示さ
れており、実際的には帛4図において示されている。第
3図を参照するに、機能装置アセンブリ74は加算器7
6と、論理装ft78とで構成されている。加算器76
はバス75から8ピツドの直列信号ストリームを受は取
り、この直列ストリームの中の各8ビツト語に定値を加
える。
加3’E 器76から8ビツトバス(資)上に出力され
る信号を1強調1もしくは@強調遅延”信号とする。
論理装置78は8ビツトバス38を介して受は取られる
連部されない信号と、バス(資)を通して受は取られる
強調゛された信号とに対して演算を行なう。論理装置は
2つの8ビツト直列信号をバス82とU上に出力し、上
述したように第2のステージである直列に接続された次
のステージ軸に出力する0第3図に概念的に示した機能
装置アセンブリ74の動作は、米国特許第4.641.
356号に記載されているスタンベルブの初期のグレイ
スケールプロセッサのそれと同じである。
機能装置アセンブリ74を実際に実行したものを第4図
に示す。基本的に、機能装置アセ/プリ74は従来の8
ビツトの演算装置(ALU)アセンブリ86と、ALU
  のコントローラ圀とで構成される。ALUアセンブ
リ86は第1図のAn、U30と混同されてはならない
・上記したように、AL U30はマナチューセクク、
ウオルパーンのイメージングテクノロジー社製の、1儂
処理用に特別に採用された精巧なALUである。第4図
のALU86は従来の8ピクトALυであり、本実施例
ではカリフォルニア、サニーペールのアドバンストマイ
クロデバイス社によりAM 29501聾として市販さ
れているものを採用している。
ALU86 Kは入力マルチプレフナ美と、レジメpt
nと、ALU マk f 7’ V / t 94 ト
、ALU96ト、出力マルチプレクサ郭とが含まれてい
る。入力マルチプレクサ美は3つの8ビツト入力をバス
あと75と100を通して受は取る。マルチプレクサ(
イ)はこれらの3つの入力のうちどれか1つを/<ス1
02を通してレジスタ92のどれか1つに出力すること
ができる。レジスタ92はALυマルチプレクサ94と
、バス104を通してマルチプレクサ98の出力に接続
されている。ALUマルチプレクナー貧は2つの8ピク
トバス106と108を介してALU96に付与するど
れか1つもしくは2つのレジスタを、レジスタ92のな
かから選択することができる。ALU96は種々の演算
を行なうことができる。本実施例では、ALU96が行
なえる演算としては加算と、減算と、AND演算と・O
R演算と、排他的論理和演算と、補数演算とがある。A
L09Gの8ビツトの出力は出力マルチプレクt9Bと
、バス10Gを介して入力マルチプレクt90との両方
に出力される。出力マルチブレクf98は入力としてレ
ジスタ92の全部と、ALU出力バス106と108と
を受は取る。
出力マルチプレクサ郭は8ビツトバス82と潟に出力す
る8ビツト語を1つ選択することができる。
ALUコントローラ困は制御用コンピュータ18 (第
1図参照)からiルチバス父を介し【制御信号を受は取
り、入力マルチプレクt90と、レジスタ4と、ALU
 マルチプレクサ94と、ALU96と、出力マルチプ
レクサ98とを制御する。本発明のALU:M/)ロー
ラ困の実現のしかたは当業者には明らかであろう。
この時点で、GLUステージ68(m3図)内の種々の
位置における程々のデータに名前をつけるのが便利であ
ろう。バス関を介して受は取られるデータを入力固定デ
ータ、もしくはF’−I Nトスる。バス40を介して
受は取られるデータを入力遅遮データ、もしくはD−4
Nとする。
町変遅延器72のバス75上への出力を遅延データ、も
しくはDとする。加算器76の出力を強調データ、もし
くはEとする。
バス圏への出力を出力固定データ、もしくはF−OUT
とするし、dfflに出力バス編へのデータ出力遅延デ
ータ、もしくはD−OUTとする。
種々のデータを記載するのに使用した1固定″と”遅f
、#といつ語は、プロセッサの発達の歴史に基づいた術
語であり、技術的に遅延したデータと遅延していないデ
ータをそれぞれ常に表わしているとは限らない。事実、
ある場合にはバスあと40上のデータは同一であり、あ
る場合はバス82と編上のデータが同一である。
機能装置アセンブリ74の動作を第5図のフローチャー
トに示す。ALUコントローラ羽にはバスあと75にデ
ータが来る前に、マルチパス(支)を介しである情報が
用意されていなければならない。ブロック110に示し
たように、画像処理バス上にデータを受けとる前にAL
Uコントローラ羽にはE値と、最大値と、ゼロが記憶さ
れる。E値は遅延値としての各8ビツト語に加えられる
定値である。概念的にはE値は加算器76(第3図)で
使用される定数に等しい。本実施例における最大値は8
ビツトのフォーマットで記憶される最大値に等しい。本
実施例においては、これは10進法の255、もしくは
16進法OFFである。最後に、ゼロはオーバフローの
特定の型であるところのアンダーフローを防ぐのに使用
される。
ブロックIIQに示したようにALUコントローラが準
備されたら、第1のデータ語がパス圀と75からそれぞ
れ受取られる。上述したようにバス北上のデータがF−
INであり、バス75上のデータがDである。バスあと
75を介してそれぞれ受取られるF−INとDはレジス
タ92に記憶される。バスあと75を介して受取られる
入力語の各ペアはブロック112に示したように処理さ
れる。まず、DデータとE値を加算することによって強
調データEが作り出される。この加算によってC−1で
表わされかつ加算時にオーバフローが起こり最大値25
5を超えることがあったかどうかを示すキャリが発生す
る。本実施例においては、オーバフローが起こらなかっ
たらC−1はゼロであり、オーバフローが起ったらC−
1はイチである。そしてE値と、ステータスもしくはオ
ーバフローフラグC−1との両方がレジスタ92に格納
される。次に、ALU96 においてF−IN値をE値
から引くことによって“無関係”DC値が発生される。
この減算によりfP−INがEより大きいかどうかを示
すステータスもしくはオーバフローフラッグC−2が発
生する。本実施例においては、もしF−INがEより小
さければC−2はゼロであり、もしF’−INがEより
大きければC−2はイチである。この減算の結果、ステ
ータスフラグC−2のみがレジスタ92に格納される。
これらの加算と減算が実行された後、出力マルチプレク
サ98がステータスフラグC−1とC−2に応じてバス
82とあの両方への出力を決定する。この出力決定を、
4つの基本的な形態上の動作、すなわち1クロン暑と、
′コラプス1と、′エクスブロードと、“イムブロード
″とに対する出力を示す論理表である第6図においてよ
り詳細に示す。これらの機能の意味及び記載は当業者に
は公知であり、2直の場合が米国特許出願第559.4
38号に詳細に記載されている。グレイスケールの場合
のクローン励咋は、参照した米国特許第4.641.3
56号に記載されている。
マスクローン動作においては(第6図)、バス82と8
、すなわちF−OUTとD−OUTとへの出力はEと、
F −INと、リミット値のうちのどれかである。もし
C−1が強調のための加算時にオーバフローが発生した
ことを示すイチならば、バス82とあの両方にはリミッ
ト値が出力されてデータが最大値に1チヨン切られる”
このようにデータを最大値で切ることによってこれから
の処理を聞手にすることができ、簡単に回復することか
できるようKなる。もしc −1カ強調のためのJxJ
算時にオーバフローが発生しなかったことを示すゼロな
らば、数字はすべ【範囲内であるということになる。こ
の場合、バス82と84への出力はEと?−Δのどちら
が大きいかを示すC−2値に基づいて決定され、Eと?
−INのうち大きい方がバス82と84へF−OUTと
D−OUTとして出力される。
エクスブロード動作(第6図)は常にp −INデータ
がF−OUTデータとして出力されることを除いては上
述したクローン動作と同一でありD−OUTデータはク
ローン動作のそれと同一である。
コラプス動作(第6図)はクローン動作の反対になる。
クローンで強調値が加えられて最大値が選択されたのに
対して、コラプス動作においては強調直が引かれて最小
値が選択される。
このため、コラプス動作においてはDデータとE値の組
合せに対してもしC−1がイチならばバス82とあには
F−OUTとD−OUTとしてゼロが出力される。これ
Kよってアンダフローにおいて8ビツトフオーマツトの
範囲内に数字が維持されることがなくなる。もしC−1
がゼロならば、出力はC−2に基づいて決定され、1l
−INとEのうち小さい方が選択される。
最後に、インブロード動作(第6図)はバス82上には
常にPP−INデータがF−OUTデータとして出力さ
れることを除いてはコラプス動作と同じであり、D−O
UTデータはコラプス動作に等しい。
他の真理値表を作り出して他の演算を行なうこともでき
るのは百然である。さらに、加算及び/もしくは減算に
おいて別々のステータスフラグを作り出して、出力決定
を行なうために使用することもできる。第6図の真理値
表は上下限のある符号化された状況を実行しているが、
この方法は論理的に上下限のない符号化された状況に延
長することができる。これらすべての変更は特許請求の
範囲内に入るものとする。
上記の記載は本発明の好適な実施例についてのものであ
る0特許請求の範囲は同等切の原則を含む特許法の原塩
に応じて解釈されるべきであるが、この特許請求の範囲
に記載の本発明の精神及びより広い局面ρ1ら逸脱する
ことな(種々の変更及び修正が可能である。
【図面の簡単な説明】
第1図は本発明の画像処理装置を示す概略図第2図は幾
何輪埋装R(GLU)の概略図;第3図は機能装置を概
念的に示したGLUの1ステージの概略図; 第4図はGLUステージの機能装置の概略図第5図はG
I、Uステージの機能装置の演算を示したフローチャー
ト; そして 第6図は種々の演算におけるGLUステージ機能装置の
出力を示す論理テーブル。 代理人弁理士 斎  藤    侑 外1名 ビクリ FIG、 5 Q  口      L  七−一    トーートー
−00E      E       F−F−Q  
  I        F−F−E      El 
  0                      
0    01   l              
        0    0FIG、 6 L  IL    た−一  トー− F−E        F−F− F−F−F−E F−F−O F−F−0

Claims (1)

  1. 【特許請求の範囲】 1 マトリクス状の点が集まつてできたグレイスケール
    画像を表わしかつ1つのマルチビツト語が画像の1つの
    点に対応している複数の直列マルチビット語であるデジ
    タル信号を処理し、前記デジタル信号が通過する1つの
    論理装置を含んでいる画像処理装置において、この論理
    装置に、 前記デジタル信号を受ける入力ポート手段 と; 前記デジタル信号を遅延して遅延信号を作 り出す遅延手段と; 強調値と、リミット値とを格納する記憶手 段と; 前記デジタル信号の各語に強調語を加算、 もしくは各語から強調語を減算して強調信号をつくり出
    す手段を含んだ演算装置(ALU)手段であつて、前記
    ALU手段には前記加算及び減算の結果としてオーバフ
    ローが発生したかどうかを示す第1のステータスフラグ
    が更に含まれ、前記ALU手段には前記デジタル強調信
    号の1方の各語を前記デジタル強調信号の他方の対応す
    る語から減算する手段が更に含まれ、前記ALU手段に
    は前記減算の結果としてオーバフローが発生したかどう
    かを示す第2のステータスフラグが更に含まれるALU
    手段と;そして 出力信号を出力する出力手段であつて、前 記出力手段には前記第1と第2のステータスプラグに応
    じて前記出力信号の各語を少なくとも前記リミット値と
    、前記デジタル強調信号の対応する語の1方とのどちら
    かから選択するセレクタ手段が含まれる出力手段とを設
    けたことを特徴とする画像処理装置。 2 前記第1と第2のステータスフラグのそれぞれが2
    値の信号であり、前記出力セレクタ手段が前記第1と第
    2のステータスフラグを含む制御信号によつて駆動され
    るマルチプレクサであることを特徴とする特許請求の範
    囲第1項に記載の画像処理装置。 3 前記マルチプレクサが前記第1のステータスフラグ
    が設定されているときには前記リミット値を出力するこ
    とを特徴とする特許請求の範囲第2項に記載の画像処理
    装置。 4 前記マルチプレクサが前記第1のステータスフラグ
    が設定されていないときには入力信号語と強調信号語の
    うち大きい方を出力することを特徴とする特許請求の範
    囲第3項に記載の画像処理装置。 5 前記マルチプレクサが前記第1のステータスフラグ
    が設定されていないときには入力信号語と強調信号語の
    うち小さい方を出力することを特徴とする特許請求の範
    囲第3項に記載の画像処理装置。 6 前期リミツト値がマルチビツト語1語で表わされ得
    る最大値であることを特徴とする特許請求の範囲第1項
    に記載の画像処理装置。 7 前記リミツト値がゼロであることを特徴とする特許
    請求の範囲第1項に記載の画像処理装置。 8 前記ALU手段が単一の演算装置であることを特徴
    とする画像処理装置。 9 マトリクス状に点が集まつてできているグレイスケ
    ール画像を表わしかつ1つのマルチビツト語が画像の1
    つの点に対応している複数の直列マルチビット語である
    信号を処理する方法において、この方法は、 入力信号を遅延させて遅延信号を作り出し オーバフローが発生するかどうかを注意し ながら遅延信号の各語に定数値を加算もしくは遅延信号
    の各語から定数値を減算し; オーバフローが発生するかどうか注意しな がら入力された強調信号の1方の各語を入力された強調
    信号の他方の対応語から減算し;前記加算と減算の段階
    のどちらか一方もし くは両方においてオーバフローが発生したかどうかに応
    じて、リミット値と、強調信号語と、入力信号語のいず
    れかを選択し;そして選択した値を直列出力信号として
    出力する ことを特徴とする処理方法。 10 前記選択段階が前記加算及び減算段階で発生され
    るオーバフローステータスフラグを選択用信号として使
    用してリミット値と、強調信号語と、入力信号語とをマ
    ルチプレクスすることであることを特徴とする特許請求
    の範囲第9項に記載の処理方法。 11 前記マルチプレクス段階が、前記第1の加算もし
    くは減算においてオーバフローが発生したときにリミッ
    ト値を選択することであることを特徴とする特許請求の
    範囲第10項に記載の処理方法。 12 前記マルチプレクス段階が、前記第1の加算と減
    算段階においてオーバフローが発生しなかつたときに入
    力信号語と、強調信号語とのうち大きい方を選択するこ
    とであることを特徴とする特許請求の範囲第11項に記
    載の処理方法。 13 前記リミット値がマルチビツト語1語で表わし得
    る最大値であることを特徴とする特許請求の範囲第9項
    に記載の処理方法。 14 前記リミット値がゼロであることを特徴とする特
    許請求の範囲第9項に記載の処理方法。 15 マトリクス状の点が集まつてできているグレイス
    ケール画像を表わし、かつ一つのマルチビット語が画像
    の1つの点にそれぞれ対応するマルチビット語の直列ス
    トリームであるデジタル入力信号を処理し、この入力信
    号が通過する論理装置を含んでいる画像処理装置におい
    て、前記論理装置には、 入力信号を受ける入力ポート手段と; 入力信号を遅延して遅延信号をつくり出す 遅延手段と; リミット値と、強調値とを格納する記憶手 段と; 強調値と遅延信号の各語を組合わせて強調 信号をつくり出す一方、この組合せの結果を示す第1の
    ステータス手段を各組合せ毎に発生する手段と、強調信
    号の各語を入力信号の対応する語と組合せてこの組合せ
    の結果を示す第2のステータス手段を各組合せ毎に発生
    する手段とを含んでいる機能装置と;そして出力信号を
    出力する出力手段であり、この 出力手段には前記第1と第2のステータス手段に応じて
    出力信号の各語をリミット値と、入力信号と、強調信号
    のなかの一つから選択するときにこの各語に関連してい
    る第1と第2のステータス手段によつて各語を選択する
    セレクタ手段によつて各語を選択するセレクタ手段を含
    む出力手段とを設けたことを特徴とする画像処理装置。
JP62192552A 1986-07-31 1987-07-31 グレイスケ−ル画像処理において変換を行なうための装置及び方法 Pending JPS6337481A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US891311 1986-07-31
US06/891,311 US4760607A (en) 1986-07-31 1986-07-31 Apparatus and method for implementing transformations in grayscale image processing

Publications (1)

Publication Number Publication Date
JPS6337481A true JPS6337481A (ja) 1988-02-18

Family

ID=25397960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62192552A Pending JPS6337481A (ja) 1986-07-31 1987-07-31 グレイスケ−ル画像処理において変換を行なうための装置及び方法

Country Status (3)

Country Link
US (1) US4760607A (ja)
EP (1) EP0255397A2 (ja)
JP (1) JPS6337481A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003613A (en) * 1988-12-21 1991-03-26 Recognition Equipment Incorporated Document processing system and method
US6219093B1 (en) * 1990-01-05 2001-04-17 Light & Sound Design, Ltd. Method and device for creating a facsimile of an image
FI90150C (fi) * 1991-05-14 1993-12-27 Valtion Teknillinen Filter
US6192160B1 (en) * 1996-09-19 2001-02-20 Hyundai Microelectronics Co., Ltd. Hardware architectures for image dilation and erosion operations
JP2004510363A (ja) * 2000-08-31 2004-04-02 ライテック コーポレイション センサおよびイメージングシステム
US7321699B2 (en) 2002-09-06 2008-01-22 Rytec Corporation Signal intensity range transformation apparatus and method
FR2909204A1 (fr) * 2006-11-28 2008-05-30 Commissariat Energie Atomique Systeme de traitement d'image a macro cellule morphologique.

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2092711A1 (ja) * 1970-06-10 1972-01-28 Armines
US3761876A (en) * 1971-07-28 1973-09-25 Recognition Equipment Inc Recognition unit for optical character reading system
JPS5241015B2 (ja) * 1972-10-13 1977-10-15
US4167728A (en) * 1976-11-15 1979-09-11 Environmental Research Institute Of Michigan Automatic image processor
US4322716A (en) * 1976-11-15 1982-03-30 Environmental Research Institute Of Michigan Method and apparatus for pattern recognition and detection
US4122496A (en) * 1977-02-23 1978-10-24 International Business Machines Corporation Apparatus and method for digital halftone reproduction
JPS5847064B2 (ja) * 1978-07-08 1983-10-20 工業技術院長 文字読取方式
JPS5915381B2 (ja) * 1978-10-16 1984-04-09 日本電信電話株式会社 パタ−ン検査法
US4345312A (en) * 1979-04-13 1982-08-17 Hitachi, Ltd. Method and device for inspecting the defect of a pattern represented on an article
US4442543A (en) * 1979-09-10 1984-04-10 Environmental Research Institute Bit enable circuitry for an image analyzer system
US4290049A (en) * 1979-09-10 1981-09-15 Environmental Research Institute Of Michigan Dynamic data correction generator for an image analyzer system
US4414685A (en) * 1979-09-10 1983-11-08 Sternberg Stanley R Method and apparatus for pattern recognition and detection
US4464788A (en) * 1979-09-10 1984-08-07 Environmental Research Institute Of Michigan Dynamic data correction generator for an image analyzer system
US4395699A (en) * 1979-09-10 1983-07-26 Environmental Research Institute Of Michigan Method and apparatus for pattern recognition and detection
US4301443A (en) * 1979-09-10 1981-11-17 Environmental Research Institute Of Michigan Bit enable circuitry for an image analyzer system
US4395700A (en) * 1980-08-15 1983-07-26 Environmental Research Institute Of Michigan Image analyzer with variable line storage
US4395698A (en) * 1980-08-15 1983-07-26 Environmental Research Institute Of Michigan Neighborhood transformation logic circuitry for an image analyzer system
US4484346A (en) * 1980-08-15 1984-11-20 Sternberg Stanley R Neighborhood transformation logic circuitry for an image analyzer system
US4398176A (en) * 1980-08-15 1983-08-09 Environmental Research Institute Of Michigan Image analyzer with common data/instruction bus
US4395697A (en) * 1980-08-15 1983-07-26 Environmental Research Institute Of Michigan Off-image detection circuit for an image analyzer
US4541114A (en) * 1983-05-05 1985-09-10 Research Environmental/Institute of Michigan Routing techniques using serial neighborhood image analyzing system
US4665554A (en) * 1983-07-13 1987-05-12 Machine Vision International Corporation Apparatus and method for implementing dilation and erosion transformations in digital image processing
US4665551A (en) * 1983-12-08 1987-05-12 Machine Vision International Corporation Apparatus and method for implementing transformations in digital image processing
US4635292A (en) * 1983-12-19 1987-01-06 Matsushita Electric Industrial Co., Ltd. Image processor
US4641356A (en) * 1984-08-24 1987-02-03 Machine Vision International Corporation Apparatus and method for implementing dilation and erosion transformations in grayscale image processing

Also Published As

Publication number Publication date
EP0255397A2 (en) 1988-02-03
US4760607A (en) 1988-07-26

Similar Documents

Publication Publication Date Title
US5657403A (en) Vision coprocessing
CA1251568A (en) Image signal processor
Kowalczyk et al. Real-time implementation of contextual image processing operations for 4K video stream in Zynq ultrascale+ MPSoC
US4641356A (en) Apparatus and method for implementing dilation and erosion transformations in grayscale image processing
JPS6055475A (ja) 境界線抽出装置
JPS6337481A (ja) グレイスケ−ル画像処理において変換を行なうための装置及び方法
JP4082051B2 (ja) 画像処理装置および画像処理方法
EP0222405B1 (en) Data processor
JPS616771A (ja) 画像信号処理装置
JP3061830B2 (ja) 画像処理装置
JP2832019B2 (ja) 画像処理装置
JP2623089B2 (ja) 映像処理システム
JP2806436B2 (ja) 演算回路
JPS58169281A (ja) 縁取りパタ−ン作成装置
WO1990001750A1 (en) Intelligent scan image processor
JP2536183B2 (ja) 画像処理方法および装置
JPH01243182A (ja) 画像処理装置
JPH0668244A (ja) 画像処理プロセッサ
JP2515534B2 (ja) 信号濾波装置
JPH01209582A (ja) 画像認識システム
JPS60117967A (ja) 画像処理装置
JPH01106092A (ja) 映像処理システム
JPH05258067A (ja) 圧縮されたイメージを復号する方法
JPH0311473A (ja) 映像処理システム
JPH0571990B2 (ja)