JPS5915381B2 - パタ−ン検査法 - Google Patents

Description

【発明の詳細な説明】 本発明は、被検パターンが、予定せるパターンであｈ１
且つ予定の位置に在るか否かを表わしている検査出力を
得る様になされた、パターン検査法に関し、特に、半導
体集積回路装置を得るに用いられるマスク、そのマスク
を用いて得られる半導体集積回路装置に於けるパターン
のような微細パターンを、被検パターンとする場合に適
用して、好適なものである。

従来、被検パターンが、予定のパターンであり１且つ予
定の位置に在るか否かを表わしている検査出力を得る様
になされた、種々のパターン検査法が提案されている。

例えば、所謂、マスク・マスク間比較法によるパターン
検査法、空間フイルタリング法によるパターン検査法等
である。然しながら、それ等従来のパターン検査法は、
被検パターンを高々３〜２μ程度の大きさまでしか検査
し得なかつた抵マスク合せを要した勺する等の欠点を有
していた。

又、従来、撮像管を用いて被検パターンを表わす画像信
号を得、その画像信号に基ずき、パターン認識と類似の
手法を用いて被検パターンが規則性から外れているか否
かを検査するという、パターン解析法によるパターン検
査法も提案されている。

然しながら、このようなパターン検査法の場合も２μ以
下のような大きさを有する微細な被検パターンを検査す
ることが出来ないという欠点を有していた。

よつて本発明は、上述した欠点のない新規なパターン検
査法を提案せんとするもので、以下、図面を伴なつて本
発明の実施例を詳述するところよ勺明らかとなるであろ
う。

第１図に示すように、被検パターンを形成している被検
パターン領域Ａを有する被検パターン体１が、駆動機構
２によつて駆動される載置台３上に固定さねている。

然して、被検パターン体１が、載置台３を駆動機構２に
よつて駆動せしめることにより１被検パターン領域Ａを
走査して得られる態様の画像信号Ｓ１を得る為の手段４
下に持ち来たされる。この場合、被検パターン体１の被
検パターン領域Ａが、説明を簡単にする為、Ａｌ，Ａ２
，・・・・・・Ａｌ２と１２個の被検パターン領域から
なｂ１そして、それ等被検パターン領域Ａ１〜Ａｌ２が
、第２図に示す如く、全体として３行４列に配列されて
いるものとする。

即ち被検パターン領域Ａ１〜Ａ４がそれ等の順に順次左
側よシ右側に配列され、又、被検パターン領域Ａ５〜Ａ
８がそれ等の順に順次右側よ勺左側に配列され、更に、
被検パターン領域Ａ９〜Ａｌ２がそれ等の順に順次左側
よ勺右側に配列されているものとする。又、載置台３に
、画像信号Ｓ１を得る為の手段４との相対位置を表わす
位置信号Ｂ１を発生する、例えばレーザ干渉計で構成さ
れている位置信号発生装置５が関連し、そして、その位
置信号発生装置５からの位置信号Ｂ１が、後述する計算
機装置６に供給されるものとする。

更に、画像信号Ｓ１を得る為の手段４が、照明手段７と
撮像管８とを有するものとする。

照明手段は、計算機装置６からの制御信号Ｂ２によつて
制御されることによシ、被検パターン体１の被検パター
ン領域Ａを、瞬時的に照明する。

又、撮像管８は、照明手段７によつて順次被検パターン
領域Ａが照明される毎に、その被検パターン領域Ａに形
成されている被検パターンを、瞬時的に光学的に撮像し
てこれを蓄積する光電変換面（図示せず）と、その光電
変換面を走査してその光電変換面に蓄積している被検パ
ターンの情報を、時系列画像信号として読み出す手段（
図示せず）とを有する、それ自体は公知の構成を有する
。又、被検パターン領域Ａ１〜Ａｌ２の夫々が、説明を
簡単にする為に、第２図に示すように、方形を有するも
のとする。更に、被検パターン領域Ａ１〜Ａｌ２の夫々
が、説明を簡単にする為に、第２図に示すように、１６
個の方形の領域部ａ１〜Ａｌ６からなＤ１そして、それ
等領域部ａｌ〜Ａｌ６が、４行４列に配列されるように
、領域部ａ１〜Ａ４，ａ５〜Ａ８，ａ９〜Ａｌ２，ａｌ
３〜Ａｌ６が、夫々、順次左側よ勺右側に配列されてい
るものとする。

この場合、領域部ａ１〜Ａｌ６の夫々は、ｔ１の左右方
向に延長している横辺の長さと、Ｔ２の上下方向に延長
している縦辺の長さとを有するものとする。又、撮像管
８の、被検パターン領域Ａ上でみた視野が、第２図に示
すように、夫々長さｔ１及びＴ２よ多大なる長さｔｌ′
及びＴ２′の横辺及び縦辺を有する方形視野Ｆ１である
ものとする。更に、，駆動機構２が、計算機装置６から
の制御信号Ｂ３によつて制御されるものとする。この場
合、制御信号Ｂ３は、位置信号発生装置５から供給され
る位置信号Ｂ１の内容を加味して得られる制御信号であ
る。載置台３は、駆動機構２によつて駆動されることに
よ虱撮像管８の視野の中心が、被検パターン体１の被検
パターン領域Ａ１の領域部ａｌの中心と丁度合つた関係
位置より１順次被検パターン領域Ａ１の領域部Ａ２，ａ
３及びＡ４の中心と丁度合つた関係となｈ１次で、順次
被検パターン領域Ａ２の領域部Ａｌ，ａ２，ａ３及びＡ
４、被検パターン領域Ａ３の領域部Ａｌ，ａ２，ａ３及
びＡ４，・・・・・・被検パターン領域Ａ５の領域部Ａ
４，ａ３，ａ２及びａｌ、被検パターン領域Ａ６の領域
部Ａ４，ａ３，ａ２及びａｌ、・・・・・・被検パター
ン領域Ａ９の領域部Ａｌ，ａ２，ａ３及びＡ４，・・・
・・・被検パターン領域Ａｌ２の領域部Ａｌ，ａ２，ａ
３″及びＡ４、被検パターン領域Ａ１の領域部Ａ５，ａ
６，ａ７、及びＡ８、被検パターン領域Ａ２の領域部Ａ
５．・・・・・・Ａ８、・・・・・・被検パターン領域
Ａｌ２の領域部Ａ５，・・・・・・Ａ８、被検パターン
領域Ａ１の領域部Ａ９，・・・・・・Ａｌ２、・・・・
・・被検パターン領域Ａｌ２の領域部Ａ９，・・・・・
・Ａｌ２、被検パターン領域Ａ１の領域部Ａｌ３，・・
・・・・Ａｌ６、・・・・・・被検パターン領域Ａｌ２
の領域部Ａｌ３，・・・・・・Ａｌ６の中心と丁度合つ
た関係となる様に、略略一定速度で移動されるものとす
る。

尚更に、上述したように、撮像管８の視野の中心が、順
次被検パターン体１の被倹パターン領域Ａ１の領域部Ａ
ｌ，・・・・・・Ａ４、被検パターン領域Ａ２の領域部
Ａｌ，・・・・・・Ａ４、・・・・・・被検パターン領
域Ａｌ２の領域部Ａｌ，・・・・・・Ａ４、被検パター
ン領域Ａ１の領域部Ａ５，・・・・・・Ａ８、被検パタ
ーン領域Ａ２の領域部Ａ５，・・・・・・Ａ８、・・・
・・・被検パターン領域Ａｌ２の領域部Ａ５，・・・・
・・Ａ８、被検パターン領域Ａ１の領域部Ａ９，・・・
・・・Ａｌ２、・・・・・・被検パターン領域Ａｌ２の
領域部Ａ９，・・・・・・Ａｌ２、被検パターン領域Ａ
１の領域部Ａｌ３，・・・・・・Ａｌ６、・・・・・・
被検パターン領域Ａｌ２の領域部Ａｌ３，・・・・・Ａ
ｌ６の中心に丁度合つた関係が得られる時点を、夫々Ｔ
ｌ，Ｔ２，Ｔ３，・・・・・・Ｔｌ９２とするとき、上
述した照明手段７が、計算機装置６からの上述した制御
信号Ｂ２によつて制御されて、第３図Ａに示す如く、時
点Ｔｌ，Ｔ２・・・・・・Ｔ，，２で瞬時的に点灯する
ものとする。

従つて、上述した撮像管８は、時点Ｔｌ，・・・・・・
Ｔ４；Ｔ５〜″″。

ＩＩＴ８：＆″５”３″；Ｔｌ８９９３゜゜゛０３Ｔ１
９２で）夫々被検パターン領域Ａ１の領域部Ａｌ，・・
・・・・Ａ４；被検パターン領域Ａ２の領域部Ａｌ，・
・・・・・Ａ４：・・・・・・；被検パターン領域Ａｌ
２の領域部Ａｌ３，・・・・・・Ａｌ６に於ける、被検
パターンの一部パターンを撮像し、こねを光電変換面に
蓄積する。又、上述した撮像管８は、第３図Ｂに示すよ
うな、時点Ｔ，及びＴ２間、Ｔ２及びＴ３間・・・・・
・時点Ｔｌ９ｌ及びＴｌ９２間の時間の略々１／３程度
のフイルド周期ＴＦを有するフイルド同期パルス列ＳＦ
と、第３図Ｃに示すような、ＴＬ＝ＴＦ／Ｌ（Ｌは光電
変換面の全域を走査する走査線の数であり１以下説明を
簡単にする為、Ｌ＝１０２３とする）で表わされる走査
線周期ＴＬを有する走査線同期パルス列ＳＬとを自己発
生するものとする。

又、撮像管８は、上述した制御信号Ｂ２の一部を受け、
照明手段７が瞬時的に点灯する毎に、その点灯後フイル
ド同期パルス列ＳＦの１つのパルスが到来してから次に
照明手段７が点灯するまでの間に於て、その光電変換面
の全域を、Ｌ＝１０２４本の走査線を以て、フイルド同
期パルス列ＳＦ及び走査線同期パルス列ＳＬと同期して
、フイルド周期ＴＦで、通常の非飛越走査型テレビ撮像
管の走査と同様に走査するものとする。

従つて、撮像管８から得られる画像信号Ｓ１が、第３図
Ｄに示すように、被検パターン領域Ａ１の領域部Ａｌ，
・・・・・・Ａ４；被検パターン領域Ａ２の領域部Ａｌ
，・・・・・・Ａ４；・・・・・弓被検パターン領域Ａ
ｌ２の領域部Ａｌ３，・・・・・・Ａｌ６に於ける、被
検パターンの一部パターンの画像信号ＳｌＡｌａｌ，・
・・・・・ＳｌＡｌａ４；ＳｌＡ２ａｌ，・・・・・・
ＳｌＡ２ａ４：・・・・・・ＳｌＡｌ２ａｌ３，・・・
・・・ＳｌＡｌ２ａｌ６が直列に配列されたたものとし
て得られる。

上述した配列で撮像管８から得られる画像信号Ｓ１は、
２値化回路１１に供給される。

２値化回路１１は、第３図Ｅに示すように、画像信号Ｓ
１のレベルが、予定値以上である場合２値表示で例えば
「１］、以下である場合「０」をとるという、画像信号
Ｓ１の２値化された２値化画像信号Ｓ４を出力する。

この場合、画像信号Ｓ４は、画像信号ＳｌＡａｌ，・・
・・・・ＳｌＡｌａ４；ＳｌＡ２ａｌＪ・・・・・・Ｓ
ｌＡ２ａＡ：・・・・・・；ＳｌＡｌ２ａｌ３，・・・
・・・ＳｌＡｌ２ａｌ６の２値化された２値化画像信号
Ｓ４Ａｌａｌ．・・・・・・Ｓ４Ａｌａ４：Ｓ４Ａ２ａ
ｌ，・・・・・・Ｓ４Ａ２ａ４；・・・・・・；Ｓ４Ａ
ｌ２ａｌ３，・・・・・・Ｓ４Ａｌ２ａｌ６が直列に配
列されたものとして得られる。

このようにして２値化回路１１から得られる２値化画像
信号Ｓ４は、シフトレジスタ列１２に供給される。

このシフトレジスタ列１２は、画像信号Ｓ４を構成して
いる画像信号Ｓ４Ａｌａ，Ｓ４Ａｌａ２，・・・・・・
Ｓ４Ａｌ２ａｌ６の夫々（以下説明を簡単にする為、そ
れを画像信号Ｓ４′と称す）の１走査線分の画素の数を
Ｎ（以下説明を簡単にする為、Ｎ＝１０２４とする）、
Ｎ以の数をＱ（以下説明を簡単にする為、Ｑ＝８とする
）、上述した走査線の数Ｌ（＝１０２４）以下の数をＰ
（以下説明を簡単にするＸＰ＝８とする）とするとき、
Ｑ（＝８）個の記憶素子が直列に配列されている、ｐ（
＝８）個のシフトレジスタＲ−１，Ｒ−２，・・・・・
・Ｒ−８（＝Ｒ−Ｐ）が、１幀次（Ｎ−Ｑ）（＝１０２
４−８）個の記憶素子の直列配列でなるシフトレジスタ
の長さ分の遅延を有する、遅延回路Ｄ−１２，Ｄ−２３
，・・・・・・Ｄ−７８を介して、直列に接続されてい
る構成を有する。

一方、上述した撮像管８が、上述したフイルド同期パル
ス列ＳＦ及び走査線同期パルス列ＳＬの外、第３図Ｆに
拡大して示すように、ＴＢ＝ＴＬ／Ｎ１即ちＴＢ＝ＴＬ
／１０２４で表わされる画素周期ＴＢを有する画素同期
パルス列ＳＢを、自己発生するものとする。

そして、シフトレジスタ列１２が、この画素同期パルス
列ＳＢによつて、その７頓次のパルス毎に、１幀次シフ
トレジスタＲ−１側から、シフトレジスタＲ−８側に向
つて、シフト制御される様になされている。従つて、今
、画像信号Ｓ４′の第１、第２、第３、・・・・・・第
１０２４（＝Ｌ）の走査線分の始点位置で走査線同期パ
ルス列ＳＬのパルスが得られる時点を）夫々ｔレＴ２９
ｔ３９ｌｌｌｔｌＯ２４とする。

（又、画像信号Ｓ４′の第１０２４の走査線分の終点位
置での走査線同期パルス列ＳＬのパルスが得られる時点
を、ｔ！０２４＋１＝ＴｌＯ２？）とする。更に）時点
ｔ１及びＴ２間） Ｔ２及びＴ３間）０１１９ｔ１０２
３及びＴｌＯ２Ｓ間の期間を、夫々、走査線期間Ｔ−１
，、Ｔ−２，・・・・・・Ｔ−１０２４（＝Ｔ−Ｌ）と
する。尚更に、走査線期間Ｔ−１（但し、ｉ＝１．２，
・・・・・・１０２４（＝Ｌ））に於ける、画像信号Ｓ
４′の第１の走査線分の、第１、第２、第３、・・・・
・・第１０２４（＝Ｎ）の画素子の始点位置で、画素同
期パルス列ＳＢのパルスが得られる時点を、夫々、Ｔｌ
ｚｔ２′Ｐｔ３ｚｌｌｔｌｌ）２４Ｉとする。然して、
以下説明を簡単にする為、撮像管８が時点Ｔ，に於て被
検パターンの被検パターン領域Ａ１の領域部ａ１を光学
的に撮像したことに基ずき、第３図Ｅに示すように得ら
れる、・哨像信号Ｓ４′（＝Ｓ４Ａｌａｌ）に着目する
。又、レジスタＲ−１〜Ｒ８を構成しているＱＸＰ＝８
×８＝６４個の記憶素子より１それ等に記憶せる情報を
、画素同期パルス列ＳＢの順次のパルス毎に、同時に並
列情報として取出すものとする。然るときは、その並列
情報は、撮像管８の視野Ｆ１の横辺の長さＴ，′のＮ＝
１０２４分の１の長さδ１（δ１＝δ１′／１０２４で
あり１そのδ１は横方向の１画素分の長さである）のＱ
＝８倍の長さを、Ｉ２（Ｔ３＝８ｔ１′／１０２４であ
ｈ１横方向の８画素分の長さである）とし、又、視野Ｆ
１の縦辺の長さＴ２′のＬ＝１０２４分の１の長さδ２
（δ２＝Ｔ２７／１０２４であＶ１縦方向の１画素分の
長さである）のＰ＝８倍の長さを、Ｔ４＝（Ｔ４＝８ｔ
２′／１０２４であり１縦方向の８画素分の長さである
）とするとき、走査期間Ｔ−８（＝Ｔ−Ｐ）での時点Ｔ
８′（＝Ｔ，○に於て、第４図及び第３図Ｇに示すよう
に、時点Ｔでの被検パターンＡ１の領域部ａ１をカバー
している視野Ｆ１の左上角の位置を占める、横辺がＴ３
、縦辺がＴ４、従つて面積がＴ３×Ｔ４である領域（８
，８）（＝（Ｐ，Ｑ））の全域を表わす情報は、走査期
間Ｔ−８での時点Ｔ，′に於て、同じ面積（＝Ｔ３ｘｔ
４）を以て、視野Ｆ１の領域（８，８）よ勺長さδだけ
右方向にずれた位置を占める領域（８，９）の全域を表
わす情報として、以下同様に、並列情報は、走査期間Ｔ
−８での時点ＴｌＯ′に於て、同じ面積を以て、視野Ｆ
１の領域（８，８）より長さ２δだけ、右方向にずれた
位置を占める領域（８，１０）の全域を表す清報として
、走査期間Ｔ−８の時点Ｔｌｌ′に於て、同じ面積を以
て、視野Ｆ１の領域（８，８）より長さδ，だけ右方向
にずれた位市を占める領域（８，１２）の全域を表わす
情報として、・・・・・・走査期間Ｔ−８の時点ＴｌＯ
２４′（＝ＴＮ′）に於て、同じ面積を以て、視野Ｆ１
の領域（８，８）より長さ（１０２４−８）×δ，（＝
（Ｎ−Ｑ）Ｘδ１ ）だけ右方向にずれた位置を占める
頌域（８，１０２４）（＝（Ｐ，Ｎ））の全域を表わす
情報として得られるものである。

更に、並列情報は、走査期間Ｔ−９（＝Ｔ一（Ｐ＋１）
）の時点Ｔ８′に於て、同じ面積を以て、視野Ｆ１の領
域（８，８）より長さδ２だけ下方向にずれた位置を占
める領域（９，８）（＝（Ｐ＋１），Ｑ）を表わす晴報
として、走査期間Ｔ−９での時点Ｔ，′に於て、同じ面
積を以て、視野Ｆ１の領域（８，８）よｈ右方向に長さ
δ１だけ、下方向に長さδ２だけずれた位置を占める領
域（９，９）の全域を表わす情報として、・・・・・・
走査期間Ｔ−９の時点ＴｌＯ２４′に於て、同じ面積を
以て、視野Ｆ１の領域（８，８）よ勺右方向に長さ１０
２４−８）×δだけ、下方向に長さδ２だけずれた位置
を占める領域（９，１０２４）（＝（Ｐ＋１，Ｎ））の
全域を表わす情報として得られるものである。更に、並
列情報は、走査期間Ｔ−１０（＝Ｔ一（Ｐ＋２））の時
点Ｔ８′に於て、同じ面積を以て、視野Ｆ１の領域（８
，８）よ勺長さ２δ２だけ、下方にずれた位置を占める
領域（１０，８）（＝（Ｐ＋２，Ｑ））を表わす情報と
して、走査期間Ｔ−１０での時点Ｔ，′に於て、同じ．
酊喰をノて、視野Ｆ１の領域（８，８）より右方向に長
さδ，だけ、下方向に長さ２δ２だけずれた位置を占め
る領域（１０，９）の全域を表わす情報として、・・・
・・・走査期間Ｔ−１０での時点ＴｌＯ２４′に於て、
同じ面積を以て、視野Ｆ１の領域（８，８）より右方向
に長さ（１０２４−８）×δ１だけ、下方向に長さ２δ
２だけずれた位置を占める領域（１０，１０２４）（＝
（Ｐ＋２，Ｎ））の全域を表わす情報として、・・・・
・・以下同様にして、走査期間Ｔ−１０２４（＝Ｔ−Ｌ
）の時点Ｔ８′に於て、同じ面積を以て、視野Ｆ１の領
域（８，８）より下方向に長さ（１０２４−８）×δ２
だけずれた位置を占める領域（１０２４，８）（＝（Ｌ
，Ｑ））の全域を表わす情報として、走査期間Ｔ−１０
２４の時点Ｔ，′ に於て、同じ面積を以て、視野Ｆ１
の領域（８，８）よ勺右方向に長さδ１だけ、下方向に
、長さ（１０２４−８）×δ２だけずれた位置を占める
領域（１０２４，９）の全域を表わす情報として、・・
・・・・期間Ｔ−１０２４の時点ＴｌＯ２４に於て、同
じ面積を以て、視野Ｆ１の領域（８，８）よ勺右方向に
長さ（１０２４−８）×δ１だけ、下方向に長さ（１０
２４−８）×δ２だけずれた位置を占める領域、即ち視
野Ｆ１の右下角の位置に占める領域（１０２４，１０２
４）（＝（Ｌ，Ｎ））の全域を表わす情報として得られ
るものである。

依つて、並列情報が、走査期間Ｔ−８（＝Ｔ一Ｐ）での
時点Ｔ８′から、走査期間Ｔ−１０２４（＝Ｔ−Ｌ）が
終る直前の時点までの期間に於て、撮像管８の視野Ｆ１
の中心点を被検パターン領域Ａ１の領域部ａ１の中心点
に位置させた場合の、重複しながらではあるが、視野Ｆ
１の全域を表わす情報として得られるものである。

所で、上述に於ては、シフトレジスタ列１２を構成して
いるシフトレジスタＲ−１〜Ｒ−８の、ＱＸＰ＝８×８
＝６４個の記憶素子から、それ等に記憶している情報を
、画素同期パルス列ＳＢの順次のパルス毎に、同時に並
列情報として取出すものとした場合について述べたが、
本発明の実施例に於ては、次のように並列情報を取出す
ものである。

即ち、例えば、レジスタＲ−２を構成しているＱ個の記
憶素子中の例えば第４及び第５番目の記憶素子Ｒ２４及
びＲ２５と、レジスタＲ−４を構成している例えば第２
、第５及び第７番目の記憶素子Ｒ４２，ｒ４５及びＲ４
７と、レジスタＲ一５を構成している例えば第２、第４
、第５及び第７番目の記憶素子Ｒ５２，ｒ５４，ｒ５５
及びＲ５７と、レジスタＲ−７を構成している例えば第
４及び第５番目の記憶素子Ｒ７４及びＲ７５とを、第１
の記憶素子群Ｍ１を構成している記憶素子であるとする
。

そして、これ等記憶素子Ｒ２４，ｒ２５；Ｒ４２，ｒ４
５，ｒ４７；Ｒ５２，ｒ５４，ｒ５５，ｒ５７；Ｒ７４
，ｒ７５から、夫々、上述せる画像信号Ｓ４′を）信号
Ｒ２４９ｒ２５：Ｒ４２９ｒ４５９ｒ４７：Ｒ５４９ｒ
５５９ｒ５７：Ｒ７４｝Ｒ７５として）同時に取出すこ
とによつて第１の被検並列２値化画像信号Ｈ１を得る。

又、例えば、レジスタＲ−４を構成している第３、第４
、第５及び第６の記憶素子Ｒ４３，ｒ４４，ｒ４５及び
Ｒ４６と、レジスタＲ−５を構成している第３、第４、
第５及び第６の記憶素子Ｒ５３，ｒ５４，ｒ５５及びＲ
５６と、レジスタＲ−６を構成している第３、第４、第
５及び第６の記憶素子Ｒ６４，ｒ６４，ｒ６５及びＲ６
６とを、第２の記憶素子群Ｍ２を構成している記憶素子
であるとする。

そして、これ等素子Ｒ４３，ｒ４４，ｒ４５，ｒ４６；
Ｒ５３，ｒ５４，ｒ５５，ｒ５６；Ｒ６３，Ｒ６４，ｒ
６５，ｒ６６から、夫々、上述せる画像信号Ｓ４′を）
信号Ｒ４３９ｒ４４９ｒ４５９ｒ４６；Ｒ５３９ｒ５４
９ｒ５５９ｒ５６● Ｒ６３９ｒ６４９ｒ６５′Ｒ６６
として、同時に取出すことによつて、第２の被検並列２
値化画像信号Ｈ２を得る。

然して、第１の被検並列２値化画像信号Ｈ１をパターン
形状検査回路２１に供給する。

この場合、パターン形状検査回路２１は、第５図に示す
ように、で表わされる（３）式の論理処理をする論理回
路２２と、これよ担３）式のＫＭの値が、「１」として
得られた場合それをゲート回路２３を介して受けて記憶
する記憶回路２４とを有する。

このパターン形状検査回路２１の働きについては第６図
Ａ，Ｂを用いて後述する。一方、上述した計算機装置６
は、これに上述した撮像管８からのフイルド同期パルス
列ＳＬ及び画素同期パルス列ＳＢが供給されていること
に基ずき、第３図Ｈに示すように、上述した走査期間Ｔ
−８（＝Ｔ−Ｐ）内の時点Ｔ８′（＝ＴＱ′）から走査
期間Ｔ−８が終る直前の時点までの間、走査期間Ｔ−９
の時点Ｔ８′から走査期間Ｔ−９が終る直前の時点まで
の間、・・・・・・走査期間Ｔ−１０２４（＝Ｔ−Ｌ）
の時点Ｔ８′から走査期間Ｔ−１０２４が終る直前の時
点までの間に於て、２値表示で「１」をと只他の区間に
於て、「０」をとるゲート信号Ｂ４を導出する。

然して、このゲート信号Ｂ４が、ゲート回路２３に供給
され、そのゲート回路２３が、ゲート信号Ｂ４が「１」
である場合開く。

又、記憶回路２４には、上述した走査線同期パルス列Ｓ
Ｌが供給され、依つて、記憶回路２４の記憶内容が、走
査同期パルス列ＳＬのパルスの到来毎にりセツトされる
。

この様にして、記憶回路２４に記憶した情報を、被検パ
タンが予定の形状を有するパターンであるか否かを表わ
している第１の検査出力Ｓ５として得る。

ここで第１の検査出力Ｓ５の説明に入る前にＬＳＩパタ
ーンについて簡単に説明する。

一般にＬＳＩパターンでは設計上最小パターン幅が存在
し、例えば最小パターン幅を２μｍとするときは２μｍ
パターンルールという。本願発明はこのパターンルール
に着目して、最小パターン幅よ勺細い部分があればそれ
は正規のパターンではなく、マスク製作工程等で混入し
た欠陥（例えば凹状欠陥、凸状欠陥、島状欠陥及びひつ
かき傷等）の一部であると判定しようとするものである
。このようなパターンルール未満の寸法を有する欠陥部
分の判定は、概路次のようにして行う。即ち、面積δ１
×δ２の画素が複数個横又は縦に連なつたときの長さが
最小パターン幅に合致するようにδ１及びδ２を設定一
例えば２μｍパターンルールの場合に５×δ１＝５×δ
２＝２μｍとなるようにδ１＝δ２＝０．４μｍと設定
−したとすると、４画素以下で検知されるパターンは１
．６μｍ以下の寸法を有することを意味し、かかる寸法
が２μｍパターンルールでは存在しないはずなので、欠
陥であるとみなすことができる。

このことをこれから更に詳しく説明する。第１の検査出
力Ｓ５は、被検パターン領域Ａの被検パターンが次の１
及び２の態様をとつている場合には被検パターンが欠陥
を有していることを意味する［１」として得られる。

即ち、今、走査期間Ｔ−１（但しｉ＝８，９，・・・・
・・，１０２４（＝Ｌ））に於ける領域（１，８），（
１，９），・・・・・・（１，１０２４）（＝（１，Ｎ
））を、一般に領域（１，ｊ）（但しｊ＝８，９，・・
・・・・１０２４（＝Ｎ））とする。

そして、領域（１，ｊ）が、第６図に示すように、横方
向にＱ＝８個、”縦方向にＰ＝８個の全体としてＱＸＰ
＝８×８＝６４個の領域Ｃ−１１〜Ｃ−１８，Ｃ−２１
〜Ｃ一２８，・・・・・・Ｃ−８１〜Ｃ−８８（これ等
領域の夫々は、横方向及び縦方向の長さが夫々上述した
１画素分の長さδ１及びδ２を有する方形の形状を有す
る）からなるものとする。然るときは、 １走査線期間Ｔ−１に於て、被検パターン領域Ａの被検
パターンカ人例えば、第６図Ａに鎖線で示すように、領
域（１，ｊ）に於ける、領域Ｃ一４２及びＣ−４７の内
側間領域と領域Ｃ一５２及びＣ−５７の内側間領域とか
らなる領域、即ち領域Ｃ−４３〜Ｃ−４６と領域Ｃ−５
３〜Ｃ−５６とを占める領域内で、４×δ１ （この場
合の数「４」は、記憶素子Ｒ４２及びＲ４７間；Ｒ５２
及びＲ５７間が横方向の４画素分の長さ４×δ１を有す
るからである）以下の横方向の幅をとＤ１領域Ｃ−４５
及びＣ−５５上に延長している態様をとつている場合一
即ち、この鎖線部分はパターンルール未満の寸法の横方
向の幅を有する被検パターンを意味している−と、２走
査線期間Ｔ−１に於て、被検パターン領域Ａの被検パタ
ーンが、例えば第６図Ｂで鎖線で示すように、領域（１
，ｊ）の領域Ｃ−２４及びＣ７４の内側間領域と領域Ｃ
−２５及びＣ−７５の内側間領域とからなる領域、即ち
領域Ｃ一３４〜Ｃ−６４と領域Ｃ−３５〜Ｃ−６５とを
占める領域内で、４×δ２（この場合の数「４」は、記
憶素子Ｒ２４及びＲ７４間；Ｒ２５及びＲ７５間が縦方
向の４画素分の長さ４×δ２を有するからである）以下
の縦方向の幅をとＤ１領域Ｃ−５４及びＣ−５５上に延
長している場合一即ち、この鎖線部分はパターンルｐル
未満の寸法の縦方向の幅を有する被検パターンを意味し
ている一との、何れか一方又は双方である場合、第１の
検査出力Ｓ５が、この場合の被検パターン領域Ａの被検
パターンが欠陥であることを表わしている「１」として
得られる。

より詳しく述べるならば、第６図ＡにおいてＣ−４２と
Ｃ−４５との間及びＣ一５２とＣ−５５との間に鎖線で
示すパターンの一方のエツジが存在し、Ｃ−４５とＣ−
４７との間及びＣ−５５とＣ−５７との間にパターンの
他方のエツジが存在しているので第５図の論理回路２２
の所で説明した式（１）のＫｘは「ｌ」にな勺４画素以
下の寸法のパターン即ち欠陥を有するパターンの存在を
示すことになる。また上述の式（１）′は上記の反転し
たパターン（白黒が反対のパターン）の判定式であ只機
能は式（１）と同じである。以上はパターンの横方向で
の欠陥を検査していることになるが、縦方向の検査も式
（２）によつて同様に行うことができる。即ち、第６図
ＢにおいてＣ−２４とＣ−５４との間及びＣ−２５とＣ
−５５との間に鎖線で示すパターンの一方のエツジが存
在しＣ−５４とＣ−７４との間及びＣ−５５とＣー７５
との間にパターンの他方のエツジが存在しているので上
述の式（２）のＫＹは「１」に４画素以下の寸法のパタ
ーン即ち欠陥を有するパターンの存在を示すことになる
。又式（２）′は上記の反転パターンの判定式であ択機
能は式（２）と同様である。以上説明した式（１）（１
）′（２Ｘ２）′で判定した値のいずれか１１Ｉ即ち式
（２）で示すＫＭが１１″になれば、被検パターンはパ
ターンルール未満の寸法の欠陥を含むとみなせる。従つ
て上述の１及び／又は２の場合には、このＫＭ（＝［１
」）を用いて第１の検査出力Ｓ５として被検パターンが
欠陥パターンであることを示す「１」を得る。上述した
１及び２の場合以外の場合、第１の検査出力Ｓ５が、こ
の場合の被検パターン領域Ａの被検パターンが欠陥でな
いことを表わしている「０」として得られるものである
。前述の第６図Ａ１第６図Ｂはある瞬時のパターンに関
するものであり１時刻の経過と共にこのパターンは刻々
変化していくことになる。

また前述の第６図Ａ、第６図Ｂでそれぞれ隣勺あ勺記憶
素子の情報を用いて被検パターンの欠陥検査を行う理由
は、パターンエツジが量子化誤差によ勺一画素程度にバ
ラついたときに、それを欠陥と検出しないようにする上
で有効なためである。然して、上述したような第１の検
査出力Ｓ５が、計算機装置に供給される。

又、上述した第２の被検並列２値化画像信号Ｈ２をパタ
ーン位置検査回路３１に供給する。

この場合、パターン位置検査回路３１は、第７図に示す
ように、で表わされる（４）式の論理処理をする排地的
論理和回路３２を有する。

又、排他的論理和回路３２の出力が供給されるゲート回
路３４と、上述した画素同期パルス列ＳＢが供給される
ゲート回路３３とを有する。

この場合、ゲート回路３３及び３４は、上述したゲート
信号Ｂ４によつて開に制御される。更に、ゲート回路３
３から得られる上述した画素同期パルス列ＳＢのパルス
をカウントし、且つ走査線同期パルス列ＳＬのパルス毎
にりセツトされるカウンタ３５を有する。

この場合、カウンタ３５は、今述べたように、画素同期
パルス列ＳＢのパルスをカウントし且つ走査線同期パル
ス列ＳＬのパルス毎にりセツトされるので、被検パター
ン領域上の基準位置（被検パターン領域の走査方向の始
端位置）から、被検パターンの、被検パターンの走査方
向にみた輪郭位置までの長さを、被検パターン領域上の
画素の長さδ，を単位長１とした数で表わしている出力
を出力する。

又、カウンタ３５からの上述した出力が供給され、且つ
ゲート回路３４から得られる排他的論理和回路３２の出
力が供給される加算回路３６を有する。

この場合、加算回路３６は、排他的論理和回路３２の出
力が「１」として得られる場合に、それがゲート回路３
４から得られる毎に、カウンタ３５から得られる出力を
加算し、又、走査線同期パルス列ＳＬのパルス毎にりセ
ツトされる。

又、加算回路３６は、今述べたようにカウンタ３５から
順次得られる出力を順次加算し、又走査線同期パルス列
ＳＬのパルス毎にりセツトさせるので、被検パターン領
域上の基準位置（被検パターン領域の走査方向の始端位
置）から、被検パターンの、被検パターンの走査方向に
みた順次の輪郭位置までの長さの総和を、上述したδ１
を単位長１とした数で表わしている出力を出力する。然
して、加算回路３６からの上述した出力を、被検パター
ン位置情報Ｓ６−１として得る。この場合、被検パター
ン位置情報Ｓ６−１は、上述したように、被検パターン
領域上の基準位置から、被検パターンの、被検パターン
領域の走査方向にみた、順次の輪郭位置までの長さの総
和を、数で表わしているものである。即ち、第４図上で
みて、被検パターン領域Ａの被検パターンが、上述した
領域（８，８）（＝（Ｐ，Ｑ））〜（８，１０２４）（
＝（Ｐ，Ｎ））：（９，８）（＝（Ｐ＋１，Ｑ））〜（
９，１０２４）（＝（Ｐ＋１，Ｎ））；・・・・・弓（
１０２４，８）（＝（Ｌ，Ｑ））〜（１０２４，１０２
４）（＝（Ｌ，Ｎ））の領域の夫々、即ち上述した領域
（１，Ｊ）に、縦方向に延長している場合に於て、被検
パターン位置情報Ｓ６−１は、走査線の始端位置（被検
パターン領域上の基準位置）から、被検パターンの、被
検パターン領域の走査方向にみた始端側の各輪郭位置ま
での間の長さの総和を、被検パターン領域上での画素の
長さδ１を単位長１とした数で表わしているものである
。

即ち、領域（１，ｊ）に、被検パターンの輪郭を表わす
線が、例えば説明の簡単の為、第１及び第２の線と２本
縦方向に延長しているとした場合、被検パターン位置情
報Ｓ６−１は、第４図上でみて、視野Ｆ１の左端位置（
基準位置）と第１の線との間の長さと、視野Ｆ１の左端
位置（基準位置）と第２の線との間の長さとの総和を、
δ１を単位長とした数で表わしているものである。

又、パターン位置検出回路３１は、互に直列に接続され
たシフトレジスタ３７，３８及び３９を有する。

一方、計算機装置６は、被検パターン領域Ａに形成して
いる被検パターンを形成する為のパターン情報を有し、
そして、加算回路３６から得られる被検パターン位置情
報Ｓ６−１に対応する参照用パターン位置情報Ｓ７を予
め有している。

然して、計算機装置６が予め有している参照用パターン
位置情報Ｓ７が、シフトレジスタ３７を通じてシフトレ
ジスタ３８に供給される。又、シフトレジスタ３８から
得られる参照用パターン位置情報Ｓ７が比較回路４０に
供給され、一方、この比較回路４０に、上述した加算回
路３６より得られる被検パターン位置情報Ｓ６−１が供
給される。

然して、比較回路４０から、上述したように被検パター
ンが、領域（１，ｊ）に、縦方向に延長している場合、
その被検パターンの位置が予定の位置に在るか否かを表
わしている第２の検査出力Ｓ９−１を得る。

この場合、比較回路４０は、被検パターン位置情報Ｓ６
−１の値が、参照用パターン位置情報Ｓ７の値より土Ｅ
で表わされるマージンの値の範囲内にあるか否かを比較
し、その範囲内にあれば、被検パターンの位置が予定の
位置にあるとして、第２の検査出力Ｓ９−１を２値表示
で「０」で出力し、その範囲内になければ、被検パター
ンの位置が予定の位置にないとして、第２の検査出力Ｓ
９−１を２値表示で「１」で出力する。

比較回路４０が、この様な比較をなす所以は、 ．―被
検パターン位置情報Ｓ６−１の値が、被検パターンの輪
郭の数に応じた数の量子化誤差を伴なつているので、若
し上述した土Ｅのマージンがないならば、被検パターン
の位置が、予定の位置にあるとしても、被検パターンの
位置が、予定の位置 １にないとして第２の検査出力Ｓ
９−１が得られるという、不都合を回避せんが為である
。

従つて、上述せる土Ｅの値は、予め判知されている被検
パターンの輪郭の数の最大数以上の数にして、その最大
数に応じた値に設定されているも １のである。

つまｂ縦輪郭位置が、最大δＭａｘの範囲内のランダム
変数であるδｉ（このδｉはリングラフイ技術による輪
郭線のゆらぎを表わす。すなわち１δｉｌ≦δＭａｘ）
だけだれていれば被検パターン位置情報Ｓ６−１（′ｉ
る 罠Ｘｉ（但しＸｉは２１＝１走査線の始端位置（被
検パターン領域上の基準位置から、被検パターンの被検
パターン領域の走査方向にみた各輪郭位置までの長さを
δｉを単位長１とした数で表わした変数、Ｎは輪郭数で
ある）２一 Ｎが、最も悪い
条件で．ΣＸｉ＋ＮδＩＴｌａＸである。

例１＝１えば、ΣＸｉ＝１２００，ＮδＭａｘ＝３４と
すれば、Σ（Ｘｉ＋δｉ）≦１２３４であるので、３４
を上述のＥとして対応する下位ビツトを無視するのでこ
ある。

尚、上述した士Ｅのマージンがあれば、被検パターンの
位置が、第４図でみて最左側にある場合、その位置が比
較できなくなる。

例えば被検パターンの第１番の輪郭線に関するＸ，が例
えば１０で Ｊあるような場合がある。するとＥ以下で
あるためＸ１が省略されてしまう恐れがあるので各Ｘｉ
には予めα〉Ｅなるバイアス値（例えば１０００）を付
与して訃けばよい。即ち、上述したカウンタ３５を、上
述した士Ｅに応じた値に、プリセツトの置くを可とする
ものである。更に、パターン位置検出回路３１は、第７
図に示すように、被検並列２値化画像信号Ｈ２を構成し
ている信号Ｒ４３〜Ｒ４６を入力とするノア回路４１及
びアンド回路４２と、信号Ｒ５４及びＲ５５を入力とす
る排他的論理和回路４３と、信号Ｒ６３〜Ｒ６６を入力
とするアンド回路４４及びノア回路４５と、ノア回路４
１及びアンド回路４４の出力を入力とするアンド回路４
６と、ンド回路４２及びノア回路４５の出力を入力とす
るアンド回路４７と、アンド回路４３及び４７の出力を
入力とするオア回路４８と、オア回路４８及び排他的論
理和回路４３の出力を入力とするアンド回路４９とより
なる論理回路５０を有する。

そして、その論理回路５０を構成しているアンド回路４
９から得られる出力が、第５図で上述したゲート回路２
３と同様の、ゲート信号Ｂ４により制御されるゲート回
路５１に供給される。

又、ゲート回路５１の出力が、第５図で上述した記憶回
路２４と同様の、走査線同期パルス列ＳＬのパルスによ
つてりセツトされる記憶回路５２に供給される。記憶回
路５２からは被検パターンの横方向の輪郭線（以下「水
平エツジ」という）に関する出力ＳｌＯが得られる。

ところで被検パターンの水平エツジには量子化誤差や製
造誤差のために不規則なだれ（凹凸）を伴うことがある
。このような不規則なだれを伴う水平エツジを有する被
検パターンを検査した場合には、不規則なだれの所で縦
方向のエッジが検出されることになるので、これに基づ
いて上述した被検パターン位置情報Ｓ６−１が理想的な
水平エツジを有する被検パターンの位置情報とは一致し
ないことになる。その結果、Ｓ６−１を参照用パターン
位置情報と比較回路４０で比較して出力した第２検査出
力Ｓ９−１は、実際の被検パターンが正しいものである
にもかかわらず、被検パターンが欠陥であることを示す
「１」となつてしまう。そこで、このような場合、第２
検査出力が誤つた判定をしても後述する第４検査出力Ｓ
４Ｏが誤つた判定をすることのないようにするため、縦
方向のエツジの情報を論理回路５０内の取勺込み得た出
力ＳｌＯを利用している。ナンド回路５３の一方に上記
出力１０を供給し、他方に出力ＳｌＯに対応している計
算機装置６からの情報Ｓｌｌを、シフトレジスタ３７に
接続しているシフトレジスタ５４を介して供給する。然
して、ナンド回路５３から得られる出力を、第３の検査
出力Ｓｌ２−１として得る。この場合ナンド回路５３は
、第３の検査出力Ｓｌ２−１を、出力ＳｌＯ及びＳｌｌ
が共に２値表示で「１」である場合「０」として、又出
力ＳｌＯ及びＳｌｌの何れか一方が「０」である場合、
「１」として出力するものである。

ところで上述したように被検パターンの水平エツジが不
規則なだれを有する場合には出力ＳｌＯが「１」とな虱
一方出力Ｓｌｌが正常な水平エツジを表示する「１」で
与えられているので、ナンド回路５３からの第３検査出
力Ｓｌ２−１は水平エツジの存在を意味する「０」を送
出する。そしてこの場合後述するように、この検査出力
Ｓｌ２−１をアンド回路１００に入力することによつて
、被検パターンが正常であるにもかかわらず量子化誤差
等によつて第２検査出力Ｓ９−１だけ欠陥ありと誤判定
することに禁止をかけている。な｝、縦方向のエツジの
検出と共に水平エツジＨの検出はパターン位置検査で必
須であるので上述の構成を有する論理回路５０の動作説
明を補足すると次のようになる。

今）記憶素子Ｒ４３９ｒ４４９ｒ４５９ｒ４６と記憶素
子Ｒ６３ｔｒ６４９ｒ６５９ｒ６６との間のＲ５４νＲ
５５上に水平エツジがあり１しかもＲ４３，ｒ４４，ｒ
４５，ｒ４６側にパターンが存在するとすれば、Ｒ４３
，ｒ４４ｆｒ４５９ｒ４６は「１」Ｓｒ６３ｔｒ６４Ｆ
ｒ６５９ｒ６６は「Ｏ」である。

したがつて、アンド回路４２の出力は「１」、ノア回路
４５の出力は「１」となｂアンド回路４７は「１」を出
力する。この出力はオア回路４８を介しヤアンド回路４
９の一方の入力に供給される。また水平エツジには先述
したように量子化誤差、製造誤差によつて不規則なだれ
を伴う。

従つてこのだれがＲ５４，ｒ５５の所で存在すると、Ｒ
５４，ｒ５５が論理式（４）に従つて論理処理されれば
縦エツジの存在を示す信号「１」が得られよう。ところ
で、論理式（２）は排他的論理和の論理に他ならないか
ら、量子化誤差等に起因する水平エツジの凹凸の始めの
部分で排他的論理和回路４３の出力は「１」となる。こ
の出力はアンド回路４９の他方の入力に供給されアンド
回路４９は「１」を出力し、これが回路５１，５２を介
してナンド回路５３の一方の入力に与えられる。ナンド
回路５３の他方の入力に与えられる情報Ｓｌｌの最初の
ビツトは水平エツジを表示するものとして「１」が与え
られているのでナンド回路５３は第３の検査出力Ｓｌ２
一１として「０」を送出する。このようにして、第２の
検査出力Ｓ９−１だけでは正常であるにもかかわらず水
平エツジによつてデータの取得が不安定になるため欠陥
と誤判定するのをアンド回路１００に訃いて第３の検査
出力Ｓｌ２−１で判定に禁止をかけているのである。し
たがつて、出力ＳｌＯは正常水平エツジを欠陥と判定し
ないように第３の検査出力Ｓｌ２−１を補償する。又、
パターン位置検出回路３１は、上述した論理和回路３２
、ゲート回路３４、及び加算回路３６に夫々対応してい
る排他的論理和回路６２及び７２、ゲート回路６４及び
７４、及び加算回路６６及び７６を有する。

この場合、排他的論理和回路６２には、信号Ｒ，３及び
Ｒ５４が供給される。又排他的論理和回路７２には、信
号Ｒ５５及びＲ５６が供給される。然して、加算回路６
６及び７６から夫々、上述した加算回路３６から得られ
る被検パターン位置情報Ｓ６−１と同様の被検パターン
位置情報Ｓ６−２１及びＳ６−２２を得る。

更に、パターン位置検出回路３１は、上述した比較回路
４０に対応している比較回路１０１〜１０８と、ナンド
回路５３に対応しているナンド回路８１及び８２とを有
する。

尚更に、上述したシフトレジスタ３８に接続しているシ
フトレジスタ５４に対応している、シフトレジスタ３７
及び３９に夫々接続しているシフトレジスタ９２及び９
３を有する。

然して、加算回路６６出力が比較回路１０１，１０２及
び１０３に供給される。

又、上述した加算回路３６の出力が比較回路１０４及び
１０５に供給される。更に、加算回路７６の出力が比較
回路１０６，１０７及び１０８に供給される。又、上述
した記憶回路５２の出力がナンド回路８１及び８２に供
給される。更に、シフトレジスタ３７の出力が比較回路
１０１，１０４及び１０６に供給される。尚更に、シフ
トレジスタ回路３８の出力が比較回路１０２及び１０７
に供給される。又、シフトレジスタ３９の出力が比較回
路１０３，１０５及び１０８に供給される。更に、シフ
トレジスタ９２及び９３の出力が夫々ナンド回路８１及
び８２に供給される。然して、比較回路１０１，１０２
，・・・・・・１０８の出力を、夫々、上述した比較回
路４０から得らねる第２の検査出力Ｓ９−１と同様の、
第５の検査出力Ｓ９−２１，Ｓ９−２２，・・・・・・
Ｓ９−２８として得る。

又、ナンド回路８１及び８２の出力を、夫々上述したナ
ンド回路５３から得られる第３の検査出力と同様の、第
６の検査出力Ｓｌ２−２１及びＳｌ２−２２として得る
。

然して、比較回路４０から得られる上述した第２の検査
出力Ｓ９−１と、ナンド回路５３から得られる上述した
第３の検査出力Ｓｌ２−１とが、アンド回路１００に供
給される。

又、比較回路１０１〜１０８から得らねる第５の検査出
力Ｓ９−２１〜Ｓ９−２８と、ナンド回路８１及び８２
から得られる第６の検査出力Ｓｌ２一２１及びＳｌ２−
２２とがアンド回路１００に供給される。

そして、アンド回路１００の出力を、第４の検査出力Ｓ
４Ｏとして得る。ここで第７図のうち特に排他的論理和
回路４０，６２、及び７２とシフトレジスタ３７，３８
及び３９の組合せによる動作説明を補足すると次のよう
になる。

まず検査パターン位置情報Ｓ６−１とシフトレジスタ３
８の内容、即ち参照用パターン位置情報Ｓ７との比較回
路４０での比較は、マスクのセツテイングが理想的に行
われ、Ｘ方向にも、Ｙ方向にもズレがない場合に有効と
なる。

即ち、第１図の載置台３上に載つたマスク１の座標原点
、座標軸、撮像倍率が予め計算機により作製する参照用
パターンのそれと一致する場合に有効となる。しかし一
般にはＸ，Ｙ方向にマスク設定の位置ズレを生ずるのが
普通であり１それを救済するのが本回路の機能である。
まずＸ方向に±１画素ズレた場合を考えれば、各輪郭線
の位置変数Ｘｉが土１付加されて総和されるために、逆
に土１ズレた画素から輪郭線信号を得るために排他的論
理和回路６２、及び７２を設置している。

これによれはＸ方向に土１画素以内ズレて設置されても
、パターンが正常であればシフトレジスタ３８からのＳ
７との比較に訃いて、比較器４０を中心に比較器１０２
あるいは比較器１０７で一致信号「０」を得ることがで
きる。ここでは、土１画素の場合の具体例を述べたが、
排他的論理和回路６３及び７２に対応して入力画素信号
をそれぞれＲ５２，ｒ５３及びＲ，６，ｒ，７として同
様の構成を拡張すれば、土２画素までのズレを救済でき
ることは云うまでもない。次にＹ方向に±１画素ズレた
場合を考える。

今ｊ番目の走査線に対し第７図加算器３６の出力Ｓ６−
１はそれぞれ見掛け上Ｊ土１番目の走産線についての総
和を出力していることになる。従つて、参照用パターン
位置情報もｊ番目のデータをシフトレジスタ３８に（１
−１）番目のデータを３９に、（Ｊ＋１）番目のデータ
を３７に順次計算機よ勺供給してこれらの参照用パター
ンデータとＳ６−１とを比較器４０，１０４，１０５で
比較すれば、少くとも１つの比較結果が一致することに
なる。第７図ではＸ方向に０，土１画素、Ｙ方向に０，
±１画素ズレた場合、計３×３＝９通ｂの比較（４０，
１０１〜１０８）で救済できることを示している。な訃
Ｘ方向と同様にＹ方向もレジスタを増やせば、Ｙ方向で
のズレを救済する範囲が広くなることは云うまでもない
。また５４，９２，９３はそれぞれＩ，ｊ−１，ｊ＋１
番目の走査線に水平輪郭線があるかないかを予め計算機
処理で求めておき、有る場合を「１」、ない場合を「Ｏ
］として１ビツト付加しているものである。アンド回路
１００から得られる第４の検査出力Ｓ４Ｏは、計算機装
置６に供給される。依つて、計算機装置６に於て、上述
した第１の検査出力Ｓ５と第４の検査出力Ｓ４Ｏに基ず
き、被検パターンが予定のパターンであり１且つ予定の
位置に在るか否かを表わしている、目的の検査出力を得
る。

以上にて、本発明によるパターン検査法の実施例が明ら
かとなつたが、本願特許請求の範囲第１項に記載してい
る本発明によるパターン検査法によれば、次の（１−イ
）〜（１〜ヌ）の工程を含んでいるものである。

即ち、（１−イ） 被検パターンが形成されている被検
パターン領域を走査して得られる画像信号を２値化して
２値化画像信号を得る工程を含んでいる。

この場合、被検パターンが形成されている被検パターン
領域を走査して得られる画像信号は、上述した実施例で
は、第１図に示されている撮像管から得られる、第３図
Ｄに示すような画像信号Ｓ１である。

又、その画像信号な２値化している２値化画像信号は、
上述した実施例では、第１図に示されている２値化回路
１１から得られる、第３図Ｅに示すような２値化画像信
号Ｓ４である。（１−ロ） 複数Ｑ個の記憶素子を直列
配列してごいる、複数Ｐ個のシフトレジスタが、（Ｎ−
Ｑ）個の記憶素子が直列配列されているシフトレジスタ
の長さ分の遅延を有する遅延回路を介して、順次、直列
に接続されているシフトレジスタ列に、上記２値化画像
信号を供給する工程（但し、１，この場合、Ｎは上記２
値化画像信号の１走査線分の画素の数、ＱはＮ以下の数
、Ｐは上記２値化画像信号の走査線数以下の数）を含ん
でいる。

この場合、Ｎは、上述した実施例では、１０２４である
。又Ｑは８である。更にＰは、２値化画１像信号の走査
線数（これは上述した実施例ではＬで表わされている）
を１０２４としていることによ只 ８である。又複数Ｑ
個の記憶素子を直列配夕１ルている、複数Ｐ個のシフト
レジスタが、順次、直列に接２続されているシフトレジ
スタ列は、上述した実施例では、第１図に示されている
、夫々８個（Ｑ個）の記憶素子を直列配列している８個
（Ｐ個）のシフトレジスタＲ−１，Ｒ−２，・・・・・
・，Ｒ−８から構成されているシJャgレジスタ２列１２
である。

又、（Ｎ−Ｑ）個の記憶素子が直列配列されているシフ
トレジスタの最さ分の遅延を有する遅延回路は、上述し
た実施例では、第１図に示されている、（１０２４−８
）個（（Ｎ−Ｑ）個）の記憶素子が直列配列されて３い
るシフトレジスタの長さを有する遅延回路Ｄ−１２，Ｄ
−１３，・・・・・・，Ｄ−７８である。（１−ハ）
上記Ｐ個のシフトレジスタ中の１つのシフトレジスタに
於ける、少くとも１つの記憶素子と、上記Ｐ個のシフト
レジスタ中の他の３１つのシフトレジスタに於ける、少
くとも１つの記憶素子と、上記Ｐ個のシフトレジスタ中
の更に他の１つに於ける、少くとも１つの記憶素子とを
含む、第１の記憶素子群から、第１の被検並列２値化画
像信号を得る工程を含んでいる。４この場合、Ｐ個のシ
フトレジスタ中の１つのシフトレジスタに於ける、少く
とも１つの記憶素子は、上述した実施例では、８個のシ
フトレジスタＲ−１〜Ｒ−１２中のシフトレジスタＲ２
に於ける記憶素子Ｒ２４及びＲ２５である。

又、Ｐ個のシフトレジスタ中の他の１つのシフトレジス
タに於ける、少くとも１つの記憶素子は、上述した実施
例では、８個のシフトレジスタＲ−１〜Ｒ−１２中のシ
フトレジスタＲ４に於ける記憶素子Ｒ４２，ｒ４５及び
Ｒ４７、又はシフトレジスタＲ−５に於ける記憶素子Ｒ
５２，ｒ５４，ｒ５５及びＲ５７である。更に、Ｐ個の
シフトレジスタ中の更に他の１つに於ける、少くとも１
つの記憶素子は、上述した実施例では、８個のシフトレ
ジスタＲ−１〜Ｒ−１２中のシフトレジスタＲ−７に於
ける記憶素子Ｒ７４及びＲ７５である。またＰ個のシフ
トレジスタのうち少なくとも１つのレジスタのうち少な
くとも３個の記憶素子とはシフトレジスタＲ−４に訃け
るＲ４２，ｒ４５，ｒ４７又はシフトレジスタＲ−５に
訃けるＲ５２９ｒ５５９ｒ５７であるＯ第１の被検並列
２値化画像信号は、上述した実施例では）信号Ｒ２４９
ｒ２５：Ｒ４２９ｒ４５９ｒ４７；Ｒ５２９ｒ５４ｌｒ
５５９ｒ５７；Ｒ７４Ｆｒ７５からなる第１の被検並列
２値化画像信号Ｈ１である。〔１−[メj 上記Ｐ個のシ
フトレジスタ中の最初のシフトレジスタ及び最後のシフ
トレジスタ以外の中間のシフトレジスタに於ける、少く
とも相隣る２つの第１及び第２の記憶素子と、上記Ｐ個
のシフトレジスタ中の最初のシフトレジスタと上記中間
のシフトレジスタとの間のシフトレジスタに於ける、少
くも１つの第３の記憶素子と、上記Ｐ個のシフトレジス
タ中の最初のシフトレジスタと上記中間のシフトレジス
タとの間のシフトレジスタに於ける、少くも１つの第３
の記憶素子と、上記Ｐ個のシフトレジスタ中の上記中間
のシフトレジスタと上記最後のシフトレジスタとの間の
シフトレジスタに於ける、少くとも１つの第４の記憶素
子とを含む、第２の記憶素子群から、第２の被検並列２
値化信号を得る工程を含んでいる。

この場合、中間のシフトレジスタに於ける、少くとも相
隣る２つの第１及び第２の記憶素子は、上述した実施例
では、８個のシフトレジスタＲ−１〜Ｒ−８中のシフト
レジスタＲ−５に於ける、記憶素子Ｒ５３，ｒ５４，ｒ
５５及びＲ５６中の記憶素子Ｒ５４及びＲ５５である。

又、最初のシフトレジスタと中間のシフトレジスタとの
間のシフトレジスタに於ける、少くとも１つの第３の記
憶素子は、上述した実施例では、シフトレジスタＲ−４
に於ける、記憶素子ｒ４３，ｒ４４及びｒ４６中の何れ
か１つの記憶素子である。更に、中間のシフトレジスタ
と最後のシフトレジスタとの間のシフトレジスタに於け
る、少くとも１つの第４の記憶素子は、上述した実施例
では、シフトレジスタＲ−６に於ける、記憶素子ｒ６３
，ｒ６４，ｒ６５及びｒ６６中の何れか１つの記憶素子
である。尚更に、第２の被検並列２値化画像信号は、上
述した実施例では）信号ｒ４３９ｒ４４９ｒ４５９ｒ４
６；ｒ５３９ ｒ５４９ ｒ５５９ ｒ５６ ９ ｒ６
３９ ｒ６４９ ｒ６５９ｒ６６からなる第２の被検並
列２値化画像信号Ｈ２である。（１−ホ） 上記第１の
被検並列２値化画像信号を論理処理して、上記被検パタ
ーンが、予定のパターンで在るか否かを表わしている第
１の検査出力を得る工程を含んでいる。

この場合、第１の被検並列２値化画像信号の論理処理は
、上述した実施例では、第５図に示す論理回路２２に於
て行なわれ、その論理処理は）信号ｒ２４ｊｒ２５：ｒ
４２９ｒ４５ｔｒ４７；ｒ５２９ｒ５４′ｒ５５Ｐｒ５
７；ｒ７４９ｒ７５に基ずき）（３）式で表わされる論
理処理である。

又、第１の検査出力は、上述した実施例では、第５図に
示す記憶回路２４から得られる、第６図を伴なつて上述
した１及び２の何れか一方又は双方の場合に、２値表示
で「１］として得られ、他の場合に「Ｏ」として得られ
る。（１−へ） 上記第２の被検並列２値化画像信号の
上記第１及び第２の記憶素子から得られる２値化画像信
号に基ずき、上記被検パターン領域上の基準位置から、
上記被検パターンの、上記被検パターン領域の走査方向
にみた、順次の輪郭位置までの長さの総和を表わしてい
る、被検パターン位置情報を得る工程を含んでいる。

この場合、第２の被検並列２値化画像信号の第１及び第
２の記憶素子から得られる２値化画像信号は、上述した
実施例では、被検並列２値化画像信号Ｈ２の、上述した
記憶素子ｒ５３，ｒ５４，ｒ５５及びｒ５６中の記憶素
子ｒ５４及びｒ５５から得られる信号ｒ５４及びｒ５５
である。又、被検パターン位置情報は、上述した実施例
では、第７図に示されている加算回路３６から得られる
被検パターン位置情報Ｓ６ー１である。〔１−ト） 上
記被検パターン位置情報と、参照用パターン位置情報と
を比較して、上記被検パターンが、上記被検パターン領
域の走査方向にみて、予定の位置に在るか否かを表わし
ている第２の検査出力を得る工程を含んでいる。

この場合、参照用パターン位置情報は、上述した実施例
では、第１図に示されている計算機装置６から、第７図
に示しているシフトレジスタ３７及び３８を通じて得ら
れる、上述した被検パターン位置情報Ｓ６−１に対応し
ている参照用パターン位置情報Ｓ７である。

又、第２の検査出力は、上述した実施例では、第７図に
示されている比較回路４０から得られる第２の検査出力
Ｓ９−１であｈ１被検パターン位置情報Ｓ６−１の値が
、参照用パターン位置情報Ｓ７の値よｂ±Ｅのマージン
の値の範囲内にある場合、２値表示で「１」、ない場合
「Ｏ］で得らｎる〇（１−チ） 上記第２の被検並列２
値化画像信号の上記第３及び第４の記憶素子から得られ
る２値化画像信号に基ずき、被検パターンの水平エツジ
の有無を表わしている第３の検査出力を得る工程を含ん
でいる。この場合、第２の被検並列２値化画像信号の第
３の記憶素子から得られる２値化画像信号は、上述した
実施例では、被検並列２値化画像信号Ｈ２の、上述した
記憶素子ｒ４３，ｒ４４，ｒ４５及びｒ４６中の１つの
記憶素子から得らねる信号であＶ））従つて信号ｒ４３
′ｒ４４９ｒ４５及びｒ４６中の１つの信号である。

又、第４の記憶素子から得られる２値化画像信号は、上
述した実施例では、被検並列２値化画像信号Ｈ２の、上
述した記憶素子ｒ６３，ｒ６４，ｒ６５及びｒ６６中の
１つの記憶素子から得られる信号であＶ））従つて信号
ｒ６３９ｒ６４倉ｒ６５及びｒ６６中の何れか１つの信
号である。更に第３の検査出力は、上述した実施例では
、第７図に示しているナンド回路５３から得られる第３
の検査出力Ｓ１２−１で、その第３の検査出力Ｓ１２−
１は、被検パターンの横方向の輪郭線が、直線であるに
も拘わらず、量子化誤差の為に、被検パターンの横方向
の輪郭線が、直線でないものとして得られる場合、２値
表示で「Ｏ」で得られる〇（１−り） 上記第２の検査
出力を、上記第３の検査出力によつて、上記第２の検査
出力が、上記被検パターンが予定の位置に在るにも拘わ
らず、予定の位置にないとして誤つて得られるのを、補
償している第４の検査出力を得る工程を含んでいる。こ
の場合、第４の検査出力は、上述した実施例では、アン
ド回路１００から得られる第４の検査出力Ｓ４Ｏで、そ
の第４の検査出力Ｓ４Ｏは、上述した第２の検査出力Ｓ
９−１が、被検パターンの横方向の輪郭線が、直線であ
るにも拘わらず、量子化誤差の為に、被検パターンの横
方向の輪郭線が直線でないものとして、２値表示で「１
」で得られる場合、上述した第３の検査出力Ａｌ２−１
が、２値表示で「０」で得られるので、「０」で得られ
る。

（１−ヌ） 上記第１の検査出力と、上記第４の検査出
力とに基ずき、上記被検パターンが、予定のパターンで
あり且つ予定の位置に在るか否かを表わしている、目的
の検査出力を得る工程を含んでいる。

この場合、目的の検査出力は、被検パターンの予定の横
方向の長さが、４δ１以下である場合と被検パターンの
予定の縦方向の長さが４δ２以下である場合との何れか
一方又は双方である場合、及び被検パターンの予定の縦
方向の輪郭線が予定の位置にない場合、被検パターンが
欠陥であるとして得られる。

尚、この場合、目的の検査出力は、被検パターンの予定
の横方向の輪郭線が直線であるにも拘わらず、量子化誤
差の為に、被検パターンが予定の横方向の輪郭線が直線
でないとして得られんとしても、これが回避されて得ら
れるものである。従つて、本願特許請求の範囲第１項に
記載している本願第１番目の発明によるパターン検査法
によれば、上述した（１−イ）〜（１−ヌ）の工程を含
んで、被検パターンの検査出力を、被検パターンに欠陥
がないにも拘わらず欠陥があるとして得られることなし
に、得ることが出来るという大なる特徴を有する。

また、本願特許請求の範囲第２項に記載している本願第
２番目の発明によるパターン検査法は、次の（２−イ）
〜（２−オ）の工程を含んでいるものである。

即ち、 （２−イ） 本願第１番目の発明の上述した（１ーイ）
の工程と同様の工程を含んでいる。

即ち、 被検パターンが形成されている被検パターン領域を走査
して得られる画像信号を２値化して２値化画像信号を得
る工程を含んでいる（２−ロ）本願第１番目の発明の上
述した（１−ロ）の工程と同様の工程を含んでいる。

即ち、 複数Ｑ個の記憶素子を直列配夕１ルている、複数Ｐ個の
シフトレジスタが、（Ｎ−Ｑ）個の記憶素子が直列配列
されているシフトレジスタの長さ分の遅延を有する遅延
回路を介して、順次、直列に接続されているシフトレジ
スタ列に、上記２値化画像信号を供給する工程（但し、
この場合、Ｎは上記２値化画像信号の１走査線分の画素
の数、ＱはＮ以下の数、Ｐは上記２値化画像信号の走査
線数以下の数）を含んでいる。

（２−ハ） 本願第１番目の発明の上述した（１ーハ）
の工程と同様の工程を含んでいる。即ち、 上記Ｐ個のシフトレジスタ中の１つのシフトレジスタに
於ける、少くとも１つの記憶素子と、上記Ｐ個のシフト
レジスタ中の他の１つのシフトレジスタに於ける、少く
とも１つの記憶素子と、上記Ｐ個のシフトレジスタ中の
更に他の１つのシフトレジスタに於ける、少くとも１つ
の記憶素子とを含む、第１の記憶素子群から、第１の被
検並列２値化画像信号を得る工程を含んでいる。

（２−[メj 本願第１番目の発明の上述した（に）の工
程に準じた工程を含んでいる。

即ち、 上記Ｐ個のシフトレジスタ中の最初のシフトレジスタ及
び最後のシフトレジスタ以外の中間のシフトレジスタに
於ける、少くとも相隣る４つの第１、第２、第５及び第
６の記憶素子と、上記Ｐ個のシフトレジスタ中の最初の
シフトレジスタと上記中間のシフトレジスタとの間のシ
フトレジスタに於ける、少くとも１つの第３の記憶素子
と、上記Ｐ個のシフトレジスタ中の上記中間のシフトレ
・ノスタと最縮のシフトレジスタとの間のシフトレジス
タに於ける、少くとも１つの第４の記憶素子とを含む、
第２の記憶素子群から、第２の被検並列２値化画像信号
を得る工程を含んでいる。

この場合、中間シフトレジスタに於ける、少くとも相隣
る４つの第１、第２、第５及び第６の記憶素子中の第１
及び第２の記憶素子は、上述した実施例では、上述した
本願第１番目の発明に於けると同様に、シフトレジスタ
Ｒ−５に於ける記憶素子ｒ５４及びｒ５５であるが、他
の第５及び第６の記憶素子は、上述した実施例では、シ
フトレジスタＲ−５に於ける記憶素子ｒ５３及びｒ５６
である。

又、第３の記憶素子は、上述した実施例では、上述した
本願第１番目の発明に於けると同様に、シフトレジスタ
Ｒー４に於ける、記憶素子ｒ４３〜ｒ４６中の何れか１
つの記憶素子である。更に、第４の記憶素子は、上述し
た実施例では、上述した本願第１番目の発明に於けると
同様に、シフトレジスタＲ−６に於ける、記憶素子ｒ６
３，ｒ６４，ｒ６５及びｒ６６中の何れか１つの記憶素
子である。尚、更に、第２の被検並列２値化画像信号は
、上述した実施例では、本願第１番目の発明に於けると
同様に第２の被検並列２値化画像信号Ｈ２である。（２
−ホ） 本願第１番目の発明の上述した（１ーホ）の工
程と同様の工程を含んでいる。

即ち、 上記第１の被検並列２値化画像信号を論理処理して、上
記被検パターンが、予定のパターンで在るか否かを表わ
している第１の検査出力を得る工程を含んでいる。

（２−へ） 本願第１番目の発明の上述した（１ーへ）
の工程と同様の工程を含んでいる。

即ち、 上記第２の被検並列２値化画像信号の上記第１及び第２
の記憶素子から得られる２値化画像信号に基ずき、上記
被検パターン領域上の基準位置から、上記被検パターン
の、上記被検パターン領域の走査方向にみた、順次の輪
郭位置までの長さの総和を表わしている、被検パターン
位置情報（これを第１の被検パターン位置情報とする）
を得る工程を含んでいる。

（２−ト） 本願第１番目の発明の上述した（１−ト）
の工程と同様の工程を含んでいる。

即ち、 上記第１の被検パターン位置情報と、参照用パターン位
置情報（これを第１の参照用パターン位置情報とする）
とを比較して、上記被検パターンが、上記被検パターン
領域の走査方向でみて、予定の位置に在るか否かを表わ
している第２の検査出力を得る工程を含んでいる。

ニ２−チ） 上述した（２−へ）の工程に準じた工程を
含んでいる。

即ち、 上記第２の被検並列２値化画像信号の上記第５の記憶素
子と、上記第１１第２及び第６の記憶素子の何れか１つ
の記憶素子から得られる２値化画像信号に基ずき、上記
被検パターン領域上の基準位置から、上記被検パターン
の、上記被検パターン領域の走査方向でみた、順次の輪
郭位置までの長さの総和を表わしている、第２の被検パ
ターン位置情報を得る工程を含んでいる。

この場合、第２の被検パターン位置情報は、上述した実
施例では、第７図に示されている加算回路６６から得ら
れる被検パターン位置情報Ｓ６−２１と、加算回路７６
から得られる被検パターン位置情報Ｓ６−２２とである
。（２−り） 上述した（２−ト）の工程に準じた工程
を含んでいる。

即ち、 上記第２の被検パターン位置情報と、第２の参照用パタ
ーン位置情報とを比較して、上記被検パターンが、上記
被検パターン領域の走査方向にみて、予定の位置に在る
か否かを表わしている第５の検査出力を得る工程を含ん
でいる。

この場合、第２の参照用パターン位置情報は、上述した
実施例では、第１図に示されている計算機装置６から、
第７図に示▲れているシフトレジスタ３７を通じて得ら
れる、上述した被検パターン位置情報Ｓ６−２１及びＳ
６−２２に対応している参照用パターン位置情報Ｓ７と
、同様に、計算機装置６から、第７図に示されているシ
フトレジスタ３７，３８及び３９を通じ得られる同様の
、参照用パターン位置情報Ｓ７とである。又、第５の検
査出力は、上述した実施例では、第７図に示されている
比較回路１０１，１０２，１０３，１０４，１０５，１
０６，１０７及び１０８から得る検査出力Ｓ９−２１，
Ｓ９−２２，Ｓ９−２３，Ｓ９−２４，Ｓ９−２５，Ｓ
９−２６，Ｓ９−２７及びＳ９−２８である。（２−ヌ
） 本願第］番目の発明の上述した（１ーチ）の工程と
同様の工程を含んでいる。即ち、 上記第２の被検並列２値化画像信号の上記第３及び第４
の記憶素子から得られる２値化画像信号に基ずき、被検
パターンの水平エツジの有無を表わしている第３の検査
出力を得る工程を含んでいる。

（２−ル） 本願第１番目の発明の上述した（１リ）の
工程に準じた工程を含んでいる。

即ち、 上記第２の検査出力を、上記第３及び第５の検査出力に
よつて、上記第２の検査出力が、上記被検パターンが予
定の位置に在るにも拘わらず、予定の位置にないとして
誤つて得られているのを補償している、第４の検査出力
を得る工程を含んでいる。

この場合、第４の検査出力は、上述した実施例では、本
願第１番目の発明の場合と同様に、アンド回路１００か
ら得られる第４の検査出力Ｓ４Ｏである。

（２−オ） 本願第１番目の発明の上述した（１−ヌ）
の工程と同様の工程を含んでいる。

即ち、 上記第１の検査出力と、上記第４の検査出力とに基ずき
、上記被検パターンが、予定のパターンであり且つ予定
の位置に在るか否かを表わしている、目的の検査出力を
得る工程とを含んでいるものである。

従つて、本願特許請求の範囲第２項に記載している本願
第２番目の発明によるパターン検査法も、上述した（２
−イ）〜（２−オ）の工程を含んで、上述した本願第１
番目の発明によるパターン検査法の場合と同様の優れた
特徴を有する。

さらに、本発明の特許請求の範囲第３項に記載した本願
第３番目の発明のパターン検査法は、次の（３−イ）〜
（３−ル）の工程を含んでいる。

即ち、 （３−イ） 本願第１番目の発明の上述した（１ーイ）
の工程と同様の工程を含んでいる。

即ち、 被検パターンが形成されている被検パターン領域を走査
して得られる画像信号を２値化して２値化画像信号を得
る工程を含んでいる。

二３−ロ） 本願第１番目の発明の上述した（１−ロ）
の工程と同様の工程を含んでいる。

即ち、 複数Ｑ個の記憶素子を直列配列している、複数Ｐ個のシ
フトレジスタが、（Ｎ−Ｑ）個の記憶素子が直列配列さ
れているシフトレジスタＱの長さ分の遅延を有する遅延
回路を介して、順次、直列に接続されているシフトレジ
スタ列に、上記２値化画像信号を供給する工程（但し、
この場合、Ｎは上記２値化画像信号の１走査線分の画素
の数、ＱはＮ以下の数、Ｐは上記２値化画像信号の走査
線数以下の数）を含んでいる。

こ３−ハ） 本願第１番目の発明の上述した（１ーハ）
の工程と同様の工程を含んでいる。即ち、 上記Ｐ個のシフトレジスタ中の１つのシフトレジスタに
於ける、少くとも１つの記憶素子と、上記Ｐ個のシフト
レジスタ中の他の１つのシフトレジスタに於ける、少く
とも１つの記憶素子と、上記Ｐ個のシフトレジスタ中の
更に他の１つに於ける、少くとも１つの記憶素子とを含
む、第１の記憶素子群から、第１被検並列２値化画像信
号を得る工程を含んでいる。

（３−[メj 本願第１番目の発明の上述した（１ーハ）
の工程と同様の工程を含んでいる。

即ち、 上記Ｐ個のシフトレジスタ中の最初のシフトレジスタ及
び最後のシフトレジスタ以外の中間のシフトレジスタに
於ける、少くとも相隣る２つの第１及び第２の記憶素子
と、上記Ｐ個のシフトレジスタ中の最初のシフトレジス
タと上記中間のシフトレジスタとの間のシフトレジスタ
に於ける、少くとも１つの第３の記憶素子と、上記Ｐ個
のシフトレジスタ中の上記中間のシフトレジスタと最後
のシフトレジスタとの間のシフトレジスタに於ける、少
くとも１つの第４の記憶素子とを含む、第２の記憶素子
群から、第２の被検並列２値化画像信号を得る工程を含
んでいる。

（３−ホ） 本願第１番目の発明の上述した（１−ホ）
の工程と同様の工程を含んでいる。

即ち、 上記第１の被検並列２値化画像信号を論理処理して、上
記被検パターンが、予定のパターンで在るか否かを表わ
している第１の検査出力を得る工程を含んでいる。

（３−へ） 本願第１番目の発明の上述した（１−へ）
の工程と同様の工程を含んでいる。

即ち、 上記第２の被検並列２値化画像信号の上記第１及び第２
の記憶素子から得られる２値化画像信号に基ずき、上記
被検パターン領域上の基準位置から、上記被検パターン
の、上記被検パターン領域の走査方向にみた、順次の輪
郭位置までの長さの総和を表わしている、被検パターン
位置情報を得る工程を含んでいる。

（３−ト） 本願第１番目の発明の上述した（１−ト）
の工程と同様の工程を含んでいる。

即ち、 上記被検パターン位置情報と、参照用パターン位置情報
とを比較して、上記被検パターンが、上記被検パターン
領域の走査方向にみて、予定の位置に在るか否かを表わ
している第２の検査出力を得る工程を含んでいる。

（３−チ） 本願第１番目の発明の上述した（１ート）
の工程、及び本願第２番目の発明の上述した（２−り）
の工程に準じた工程を含んでいる。

即ち、 上記被検パターン位置情報と、上記参照用パターン位置
情報が上記第２の並列２値化画像信号の１走査線分の時
間だけ位相のずれているという態様の参照用パターン位
置情報とを比較して、上記被検パターンが、上記被検パ
ターン領域の走査方向にみて、予定の位置に在るか否か
を表わしている第６の検査出力（本願第２番目の発明の
上述した（２−リ）で得られる第５の検査出力に対応し
ているものとして得られる）を得る工程を含んでいる。

（３−り）本願第１番目の発明の上述した（１−チ）の
■程と同様の工程を含んでいる。

即ち、 上記第２の被検並列２値化画像信号の上記第３及び第４
の記憶素子から得られる２値化画像信号に基ずき、被検
パターンの水平エツジの有無を表わしている第３の検査
出力を得る工程を含んでいる。

（３−ヌ） 本願第１番目の発明の上述した（１ーり）
の工程、及び本願第２番目の発明の上述した（２−ル）
の工程に準じた工程を含んでいる。

即ち、 上記第２の検査出力を、上記第３及び第６の検査出力に
よつて、上記第２の検査出力が、上記被検パターンが予
定の位置に在るにも拘わらず、予定の位置にないとして
誤つて得られるのを、補償している第４の検査出力を得
る工程を含んでいる。

（３−ル） 本願第１番目の発明の上述した（１−ヌ）
の工程と同様の工程を含んでいる。

即ち、 上記第１の検査出力と、上記第４の検査出力とに基ずき
、上記被検パターンが、予定のパターンであｂ且つ予定
の位置に在るか否かを表わしている、目的の検査出力を
得る工程を含んでいる。

従つて、本願特許請求の範囲第３項に記載している本願
第３番目の発明によるパターン検査法も、上述した（３
−イ）〜（３−ル）の■程を含んで、上述した本願第１
番目の発明によるパターン検査法の場合と同様の優れた
特徴を有する。

尚、上述に於いては、本発明の一例を示したに留ま兎本
発明の精神を脱することなしに、種々の変型変更をなし
得るであろう。

【図面の簡単な説明】

第１図は本発明によるパターン検査法の実施例を示す系
統図である。 第２図はその説明に供する被検パターン領域を示す略線
図である。第３図は第１図に示す本発明の実施例の説明
に供する信号配列図である。第４図は第１図に示す本発
明の実施例に適用せる撮像管よＤ得られる情報の説明に
供する略線図である。第５図は第１図に示す本発明の実
施例で適用せるパターン形状検査回路の一例を示す系統
図である。第６図はその説明に供する略線図である。第
７図は第１図に示す本発明の実施例で適用せるパターン
位置検査回路の一例を示す系統図である。Ａ・・・・・
・被検パターン領域、１・・・・・・被検パターン体、
２・・・・・・駆動機構、３・・・・・・被検パターン
体載置台、４・・・・・・画像信号を得る手段、５・・
・・・・位置信号発生装置、６・・・・・・計算機装置
、７・・・・・・照明手段、８・・・・・・撮像管、１
１・・・・・・２値化回路、１２・・・・・・シフトレ
ジスタ列、Ｒ−１〜Ｒ−８・・・・・・レジスタ、Ｄ−
１２〜Ｄ７８・・・・・・遅延回路、２１・・・・・・
パターン形状検査回路、２２，５０，６２及び７２・・
・・・・論理回路、２３・・・・・・ゲート回路、２４
・・・・・・記憶回路、３１・・・・・・パターン位置
検査回路、３３，３４，５１，６４及び７４・・・・・
・ゲート回路、３５・・・・・・カウンタ、３６，６６
及び７６・・・・・・加算回路、３７，３８及び３９・
・・・・・シフトレジスタ、４０，１０１，１０８・・
・・・・比較回路、４１及び４５・・・・・・ノア回路
、４２，４４，４６，４７，４９・・・・・・アンド回
路、３２，４３・・・・・・排他的論理回路、４８・・
・・・・オア回路、５３，８１及び８２・・・・・・ナ
ンド回路、１００・・・・・・アンド回路。

Claims (1)

1. 【特許請求の範囲】 １ （イ）被検パターンが形成されている被検パターン
   領域を走査して得られる画像信号を２値化して２値化画
   像信号を得る工程と、（ロ）複数Ｑ個の記憶素子を直列
   してなるシフトレジスタを複数Ｐ個順次、（Ｎ−Ｑ）個
   の記憶素子の直列配列でなるシフトレジスタの長さ分の
   遅延を有する遅延回路を介して、直列に接続して構成し
   たシフトレジスタ列に、上記２値化画像信号を供給する
   工程（但し、この場合、Ｎは上記２値化画像信号の１走
   査線分の画素の数、ＱはＮ以下の数、Ｐは上記２値化画
   像信号の走査線数以下の数）と、（ハ）上記Ｐ個のシフ
   トレジスタ中の１つのシフトレジスタに於ける、少くと
   も１つの記憶素子と、上記Ｐ個のシフトレジスタ中の他
   の１つのシフトレジスタに於ける、少くとも１つの記憶
   素子と、上記Ｐ個のシフトレジスタ中の更に他の１つに
   於ける、少くとも１つの記憶素子と、Ｐ個のシフトレジ
   スタ中の少なくとも１つのシフトレジスタ中の少なくと
   も３個の記憶素子とを含む、第１の記憶素子群から、第
   １の被検並列２値化画像信号を得る工程と、（ニ）上記
   Ｐ個のシフトレジスタ中の最初のシフトレジスタ及び最
   後のシフトレジスタ以外の中間のシフトレジスタに於け
   る、少くとも相隣る２つの第１及び第２の記憶素子と、
   上記Ｐ個のシフトレジスタ中の最初のシフトレジスタと
   上記中間のシフトレジスタとの間のシフトレジスタに於
   ける、少くも１つの第３の記憶素子と、上記Ｐ個のシフ
   トレジスタ中の上記中間のシフトレジスタと上記最後の
   シフトレジスタとの間のシフトレジスタに於ける、少く
   とも１つの第４の記憶素子とを含む、第２の記憶素子群
   から、第２の被検並列２値化画像信号を得る工程と、（
   ホ）上記第１の被検並列２値化画像信号を論理処理して
   、上記被検パターンが、予定のパターンで在るか否かを
   表わしている第１の検査出力を得る工程と、（ヘ）上記
   第２の被検並列２値化画像信号の上記第１及び第２の記
   憶素子から得られる２値化画像信号に基づき、上記被検
   パターン領域上の基準位置から、上記被検パターンの、
   上記被検パターン領域の走査方向にみた、順次の輪郭位
   置までの長さの総和を表わしている、被検パターン位置
   情報を得る工程と、（ト）上記被検パターン位置情報と
   、参照用パターン位置情報とを比較して、上記被検パタ
   ーンが、上記被検パターン領域の走査方向にみて、予定
   の位置に在るか否かを表わしている第２の検査出力を得
   る工程と、（チ）上記第２の被検並列２値化画像信号の
   上記第３及び第４の記憶素子から得られる２値化画像信
   号に基づき、被検パターンの水平エッジの有無を表わし
   ている第３の検査出力を得る工程と、（リ）上記第２の
   検査出力を、上記第３の検査出力によつて、上記第２の
   検査出力が、上記被検パターンが予定の位置に在るにも
   拘わらず、予定の位置にないとして誤つて得られるのを
   、補償している第４の検査出力を得る工程と、（ヌ）上
   記第１の検査出力と、上記第４の検査出力とに基づき、
   上記被検パターンが、予定のパターンであり且つ予定の
   位置に在るか否かを表わしている、目的の検査出力を得
   る工程とを含むことを特徴とするパターン検査法。 ２ （イ）被検パターンが形成されている被検パターン
   領域を走査して得られる画像信号を２値化して２値化画
   像信号を得る工程と、（ロ）複数Ｑ個の記憶素子を直列
   配列してなるシフトレジスタを複数Ｐ個順次、（Ｎ−Ｑ
   ）個の記憶素子の直列配列でなるシフトレジスタの長さ
   分の遅延を有する遅延回路を介して、直列に接続して構
   成したシフトレジスタ列に、上記２値化画像信号を供給
   する工程（但し、この場合、Ｎは上記２値化画像信号の
   １走査線分の画素の数、ＱはＮ以下の数、Ｐは上記２値
   化画像信号の走査線数以下の数）と、（ハ）上記Ｐ個の
   シフトレジスタ中の１つのシフトレジスタに於ける、少
   くとも１つの記憶素子と、上記Ｐ個のシフトレジスタ中
   の他の１つのシフトレジスタに於ける、少くとも１つの
   記憶素子と、上記Ｐ個のシフトレジスタ中の更に他の１
   つのシフトレジスタに於ける、少くとも１つの記憶素子
   と、Ｐ個のシフトレジスタ中の少なくとも１つのシフト
   レジスタ中の少なくとも３個の記憶素子とを含む、第１
   の記憶素子群から、第１の被検並列２値化画像信号を得
   る工程と、（ニ）上記Ｐ個のシフトレジスタ中の最初の
   シフトレジスタ及び最後のシフトレジスタ以外の中間の
   シフトレジスタに於ける、少くとも相隣る４つの第１、
   第２、第５及び第６の記憶素子と、上記Ｐ個のシフトレ
   ジスタ中の最初のシフトレジスタと上記中間のシフトレ
   ジスタとの間のシフトレジスタに於ける、少くとも１つ
   の第３の記憶素子と、上記Ｐ個のシフトレジスタ中の上
   記中間のシフトレジスタと最終のシフトレジスタとの間
   のシフトレジスタに於ける、少くとも１つの第４の記憶
   素子とを含む、第２の記憶素子群から、第２の被検並列
   ２値化画像信号を得る工程と、（ホ）上記第１の被検並
   列２値化画像信号を論理処理して、上記被検パターンが
   、予定のパターンで在るか否かを表わしている第１の検
   査出力を得る工程と、（ヘ）上記第２の被検並列２値化
   画像信号の上記第１及び第２の記憶素子から得られる２
   値化画像信号に基づき、上記被検パターン領域上の基準
   位置から、上記被検パターンの、上記被検パターン領域
   の走査方向にみた、順次の輪郭位置までの長さの総和を
   表わしている、第１の被検パターン位置情報を得る工程
   と、（ト）上記第１の被検パターン位置情報と、第１の
   参照用パターン位置情報とを比較して、上記被検パター
   ンが、上記被検パターン領域の走査方向にみて、予定の
   位置に在るか否かを表わしている第２の検査出力を得る
   工程と、（チ）上記第２の被検並列２値化画像信号の上
   記第５の記憶素子と、上記第１、第２及び第６の記憶素
   子の何れか１つの記憶素子から得られる２値化画像信号
   に基づき、上記被検パターン領域上の基準位置から、上
   記被検パターンの、上記被検パターン領域の走査方向で
   みた、順次の輪郭位置までの長さの総和を表わしている
   、第２の被検パターン位置情報を得る工程と、（リ）上
   記第２の被検パターン位置情報と、第２の参照用パター
   ン位置情報とを比較して、上記被検パターンが、上記被
   検パターン領域の走査方向にみて、予定の位置に在るか
   否かを表わしてなる第５の検査出力を得、（ヌ）上記第
   ２の被検並列２値化画像信号の上記第３及び第４の記憶
   素子から得られる２値化画像信号に基づき、被検パター
   ンの水平エッジを表わしている第３の検査出力を得る工
   程と、（ル）上記第２の検査出力を、上記第３及び第５
   の検査出力によつて、上記第２の検査出力が、上記被検
   パターンが予定の位置に在るにも拘わらず、予定の位置
   にないとして誤つて得られているのを、補償している第
   ４の検査出力を得る工程と、（オ）上記第１の検査出力
   と、上記第４の検査出力とに基づき、上記被検パターン
   が、予定のパターンであり且つ予定の位置に在るか否か
   を表わしている、目的の検査出力を得る工程とを含むこ
   とを特徴とするパターン検査法。 ３（イ）被検パターンが形成されている被検パターン領
   域を走査して得られる画像信号を２値化して２値化画像
   信号を得る工程と、（ロ）複数Ｑ個の記憶素子を直列配
   列してなるシフトレジスタを複数Ｐ個順次、（Ｎ−Ｑ）
   個の記憶素子の直列配列でなるシフトレジスタの長さ分
   の遅延を有する遅延回路を介して、直列に接続して構成
   したシフトレジスタ列に、上記２値化画像信号を供給す
   る工程（但し、この場合、Ｎは上記２値化画像信号の１
   走査線分の画素の数、ＱはＮ以下の数、Ｐは上記２値化
   画像信号の走査線数以下の数）と、（ハ）上記Ｐ個のシ
   フトレジスタ中の１つのシフトレジスタに於ける、少く
   とも１つの記憶素子と、上記Ｐ個のシフトレジスタ中の
   他の１つのシフトレジスタに於ける、少くとも１つの記
   憶素子と、上記Ｐ個のシフトレジスタ中の更に他の１つ
   のシフトレジスタに於ける、少くとも１つの記憶素子と
   、Ｐ個のシフトレジスタ中の少なくとも１つのシフトレ
   ジスタ中の少なくとも３個の記憶素子とを含む、第１の
   記憶素子群から、第１被検並列２値化画像信号を得る工
   程と、（ニ）上記Ｐ個のシフトレジスタ中の最初のシフ
   トレジスタ及び最後のシフトレジスタ以外の中間のシフ
   トレジスタに於ける、少くとも相隣る２つの第１及び第
   ２の記憶素子と、上記Ｐ個のシフトレジスタ中の最初の
   シフトレジスタと上記中間のシフトレジスタとの間のシ
   フトレジスタに於ける、少くとも１つの第３の記憶素子
   と、上記Ｐ個のシフトレジスタ中の上記中間のシフトレ
   ジスタと最後のシフトレジスタとの間のシフトレジスタ
   に於ける、少くとも１つの第４の記憶素子とを含む、第
   ２の記憶素子群から、第２の被検並列２値化画像信号を
   得る工程と、（ホ）上記第１の被検並列２値化画像信号
   を論理処理して、上記被検パターンが、予定のパターン
   で在るか否かを表わしている第１の検査出力を得る工程
   と、（ヘ）上記第２の被検並列２値化画像信号の上記第
   １及び第２の記憶素子から得られる２値化画像信号に基
   づき、上記被検パターン領域上の基準位置から、上記被
   検パターンの、上記被検パターン領域の走査方向にみた
   、順次の輪郭位置までの長さの総和を表わしている、被
   検パターン位置情報を得る工程と、（ト）上記被検パタ
   ーン位置情報と、参照用パターン位置情報とを比較して
   、上記被検パターンが、上記被検パターン領域の走査方
   向にみて、予定の位置に在るか否かを表わしている第２
   の検査出力を得る工程と、（チ）上記被検パターン位置
   情報と、上記参照用パターン位置情報が上記第２の並列
   ２値化画像信号の１走査線分の時間だけ位相のずれてい
   るという態様の参照用パターン位置情報とを比較して、
   上記被検パターンが、上記被検パターン領域の走査方向
   でみて、予定の位置に在るか否かを表わしている第６の
   検査出力を得る工程と、（リ）上記第２の被検並列２値
   化画像信号の上記第３及び第４の記憶素子から得られる
   ２値化画像信号に基づき、被検パターンの水平エッジの
   有無を表わしている第３の検査出力を得る工程と、（ヌ
   ）上記第２の検査出力を、上記第３及び第６の検査出力
   によつて、上記第２の検査出力が、上記被検パターンが
   予定の位置に在るにも拘わらず、予定の位置にないとし
   て誤つて得られるのを、補償している第４の検査出力を
   得る工程と、（ル）上記第１の検査出力と、上記第４の
   検査出力とに基づき、上記被検パターンが、予定のパタ
   ーンであり且つ予定の位置に在るか否かを表わしている
   、目的の検査出力を得る工程とを含むことを特徴とする
   パターン検査法。