DE2912894C2

DE2912894C2 - Vorrichtung zur Musterprüfung

Info

Publication number: DE2912894C2
Application number: DE2912894A
Authority: DE
Inventors: Kenji Tokorozawa Saitama Kurihara; Kunio Saito; Bunjiro Musashino Tokio/Tokyo Tsujiyama
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1978-10-16
Filing date: 1979-03-31
Publication date: 1986-11-20
Also published as: FR2439437A1; NL7902480A; CA1102001A; GB2035548A; FR2439437B1; US4242662A; GB2035548B; JPS5915381B2; JPS5553425A; DE2912894A1

Description

Die Erfindung bezieht sich auf c'^ne Vorrichtung zur Musterprüfung gemäß dem Oberbegriff des Anspruchs 1.

Eine Vorrichtung dieser Art ist beispielsweise in der DE-OS 27 54 230 beschrieben, wobei ein 3 χ 3-BiIdpunkte kleines Abtastfenster vorliegt, dem auch nur drei Schieberegister mit je drei in Reihe geschalteten Speicherelementen zugeordnet sind. Davon werden zwei Signalmuster abgegriffen, aus denen anhand eines Ausdünnalgorithmus ein codiertes Signal abgeleitet wird, welches gewissermaßen das auf ein Zeichenskelett reduzierte Muster darstellt Zweck dieses Kompressionsverfahrens ist es, den Umfang der zu speichernden Daten beim automatischen Maschinenlesen von Schreibmaschinentexten auf das für die Zeichenerkennung gerade noch erforderliche Minimum zu reduzieren. Die bekannte Vorrichtung vermag demnach zwar ein vorhandenes Muster (z. B. einen Buchstaben) zu erkennen, doch kann eine Prüfung auf Vollständigkeit und Übereinstimmung mit einer Vorlage prinzipiell nicht vorgenommen werden.

Aus der DE-OS 2717,934 ist eine nicht gattungsgemäßc Vorrichtung zur Musterprüfung bekanntgeworden, bei der zwei Masken (Fotomasken zur Herstellung integrierter Halbleiterschaltungen) miteinander atif Obereinstimmung verglichen werden. Da beide Masken fehlerhaft sein können, sagt der Vergleich nichts darüber aus, weiche Maske letztlich in Ordnung ist, sofern nicht eine davon zuvor auf andere Weise auf Richtigkeit geprüft wurde. Auch ist der apparative Aufward und vor allem der Prüfalgorithmus kompliziert Es werden nämlich beide Muster jeweils mit einer Diodenreihe von

ίο 256 nebeneinanderliegenden Fotodioden abgetastet, so daß jeweils 256 parallele Bildsignale je Abtastzeile vorliegen. Diese müssen gleichzeitig quantisiert werden, bevor die je 256 codierten Signale in je 256 parallelen Speichern mit je 15 Speicherelementen zwischengespeichert werden können. Daraus wird ein 15 χ 15-Bit-Muster abgeleitet woraus eine Vielzahl von Signalmustern kombiniert wird. Diese Signalmuster repräsentieren 9 bzw. 11 unmittelbar in Doppel-T-Form aufeinanderfolgend gruppierte Bildpunkte je für die X- und K-Richtung sowie eine ähnliche Matrix aus 8 Bildpunkten zur Grenzlinienerfassung. Der hohe -vparative Aufwand und der komplizierte Priifalgorithmus erhöht das Ausfallrisiko beträchtlich (allein die 2 χ 256-Quantisierungseinheiten können viele Fehler verursachen) und führt zu einem relativ langsamen Prüfablauf.

Darüber hinaus gibt es rein visuelle Vergleichsapparaturen mit entsprechender optischer Vergrößerung. Hierbei werden entweder zwei Masken verglichen (Solid State Technology, Mai 1978, PP 51—59), oder es werden zwei Halbleiter-Chips miteinander verglichen (IEEE Transaction on Electron Device, Band ED-22, Nr. 7, Juli 1975, PP 487-495). Die Fehlerauflösungsgrenze liegt bei 2 bis 3 μηι, was oft nicht mehr ausreicht, und zudem ist die Prüfung sehr anstrengend und zeitraubend, kann also nur stichprobenartig durchgeführt werden.

Zur besseren Fehierkennung können spezielle Beugungsfilter eingebaut werden, um nur das bei einer Differenz bzw. einem Fehler auftretende Diffraknonslicht sichtbar werden zu lassen. Solche hochauflösenden optischen Systeme können zwar einzelne Konturen (z. B. Leitungsbahnen) zeigen, doch fehlt dafür die Gesamtsicht, so daß nicht oder nur schwierig festgestellt werden kann, ob sich ein bestimmtes Muster auch in der richtigen Position innerhalb eines größeren Feldes befindet.

Aufgabe der Erfindung ist es. eine Vorrichtung der gattungsgemäßen Art so weiterzubilden, daß mit vertretbar geringem apparativen Aufwand und hoher Zuverlässigkeit Muster automatisch auf Vollständigkeit auch hinsichtlich kleinster Details aber auch auf Richtigkeit der Lage solcher Details innerhalb eines größeren Bezugsfeldes geprüft werden können.
Liese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
Zunächst wird anhand der F i g. 1 grob das der Erfindung zugrunde liegende Verfahren zum Prüfen eines Musters beschrieben. Mit einer Abtasteinrichtung eines Musterprüfers 10 werden die unterschiedlichen Bereiche eines Musters, wie z. B. eines LSI-Chips, durch Abtasten überprüft. Das von der Abtasteinrichtung erzeugte Signal ist :nrmalerweise ein analoges elektrisches Signal. Dieses Signal wird in ein binäres Videosignal umgewandelt und in einem Speicher als Parallelinformation gespeichert, die einen bestimmten Bereich

des überprüften Musters repräsentiert. Als Speicher kann man eine größere Anzahl von Schieberegistern verwenden. Die gespeicherte Parallelinformation wird zu einem bestimmten Zeitpunkt ausgelesen und zu einem Musierformprüfer 11 und zu einem Musterlageprüfer 12 geschickt. Kleine Defekte mit einer Breite von 1 μπι werden durch den Musterformprüfer 11 entdeckt. Im Musterlageprüfer 12 wird die Parallelinformation mit Schaltungsmusterdaten verglichen, die in einem elektronischen Rechner 13 gespeichert sind, mit dem man größere Musterfehler entdecken kann, wie z. B. auch das Fehlen eines Musters überhaupt. Die Ausgangssignale des Musterformprüfers 11 und des Musterlageprüfers 12 werden dem Rechner eingegeben, der auch das ganze System steuert.

Es wird nun anhand der F i g. 2A, 2B und 2C beschrieben, wie die Parallelinformation erzeugt bzw. verarbeitet wird.

P i ο JA 7piiJt pinpn Rprpirh Ηρς 7ii nriifpnHen Mn- - -ο- — o- --- — r-

sters, entsprechend dem Abtastfenster der Abtasteinrichtung, wie z. B. einer Bildaufnahmeröhre, die senkrecht zur Zeichnungsebene oberhalb der Mitte P 20 angeordnet ist Dieses Abtastfenster wird entsprechend der Auflösung der Abtasteinrichtung durch 4 Abtastzeilen zu je 4 Abtastbildpunkten erfaßt. Das davon abgeleitete Videosignal wird durch Quantisierung binär gemacht. Wenn z. B. im Abtastbildpunkt 1 ein Muster vorhanden ist, dann ist das Videosignal in diesem Zeitpunkt »1«. Fehlt an dieser Stelle ein Muster, dann ist es »0«. Auf die gleiche Weise werden Informationen hinsichtlich der übrigen Abtastbildpunkte seriell gewonnen. Wegen der einfacheren Beschreibung sind nur 16 Abtastbildpunkte dargestellt, jedoch ist klar, daß tatsächlich eine größere Anzahl vorliegt.

Die F i g. 2B veranschaulicht eine Speichervorrichtung mit einem Schieberegister, das in der oberen Stufe 4 Speicherelemente und in der unteren Stufe 2 Speicherelemente aufweist. Es sei nun angenommen, daß das Videosignal sequentiell angelegt und verschoben wird, und sobald das dem Abtastbildpunkt 6 gemäß F i g. 2A entsprechende Videosignal eingegeben wird, enthalten die Speicherelemente die den Abtastbildpunkten 1—6 entsprechende Information, wie dies links oben in F i g. 2B gezeigt ist Somit ist die die Abtastbildpunkte 1, 2,5 und 6 betreffende Information in 4 Speicherelementen enthalten (2 in der oberen Stufe, 2 in der unteren Stufe, die als »Fenster« bezeichnet werden), obwohl sich die Reihenfolge von der tatsächlichen räumlichen Anordnung der Abtastbildpunkte gemäß Fig.2A unterscheidet Die beiden mit »Verzögerungsleitung« bezeichneten Speicherelemente tragen zum schrittweisen Verschieben um jeweils 1 Segment bei, was nachstehend beschrieben wird.

Beim Eintreffen des dem Abtastbildpunkt 7 entsprechenden Videosignals sind die Abtastbildpunkte 2—7 in den Speicherelementen enthalten, wobei das »Fenster« die Abtastbildpunkte 2, 3, 6 und 7 repräsentiert Bezogen auf F i g. 2A bedeutet dies, daß im »Fenster« jeweils eine Vierer-Gruppe von Abtastbildpunkten fortschreitend dargestellt wird. Wie die weiteren Blöcke in F i g. 2B erkennen lassen, verschiebt sich dieses »Fenster« fortschreitend über das gesamte Abtastfenster, bis zuletzt mit dem Eintreffen des Videosignals für den Abtastbildpunkt 16 die Abtastbildpunkte 11,12,15 und 16 im »Fenster« dargestellt werden. Da die Darstellung eines Fensters mit den Abtastbildpunkten 4, 8, 5 und 9 bzw. 8,12, 9 und 13 keine brauchbare Auswertung erlaubt werden diese Speicherinhalte bei der Signalverar beitung unterdrückt. Das Auslesen erfolgt synchron mil dem Bildsynchronisationsimpuls, doch wird dieser für diesen Zweck durch einen Torimpuls gemäß F i g. 2C zu den durch strichlierte Linien angedeuteten Zeitpunkten unterdrückt.

Anhand der F i g. 3A und 3B wird nun das Prinzip der Musterprüfung veranschaulicht.

Es sei angenommen, daß Musterdefekte im Fenster erscheinen und daß die Musterunregelmäßigkeiten eine

to Größe haben, die durch Li, L2, L3 und LA aus F i g. 3A bestimmt sind. Wenn L 1, L 2, L 3 und L 4 kleiner sind als die kleinste Musterbreite Lm, dann wird daraus geschlossen, daß die Unregelmäßigkeiten Defekte sind. Diese Beurteilung kann durchgeführt werden, indem man die Anwesenheit oder die Abwesenheit zweier Musterkanten erfaßt, das heißt, die Anwesenheit von schmalen Mustern entsprechend der folgenden logischen Gleichung:

V V V

(Σ>2~Α~Ε2Α D5 A £5 Λ 777 Λ ) (D2A £2 Λ 775 Λ Ϊ3 Λ Dl A El) (BA A 775 Λ £4 A £5 Λ UA Λ (75) (BA Λ BS ΑΕ~4ΆΈ~5 A GA A GS) = 1 (1)

Es sei nun ein Muster in einem Fenster abgetastet, indem es in Segmente gemäß Fig.3B aufgeteilt ist. Wenn ek'-f Kante des Musters zwischen den Segmenten £2, D 2 und einem Segment £5, DS liegt und die ande re Kante zwischen den Segmenten £5, D5 und den Segmenten £7, D 7 liegt, so daß das Muster die Segmente £5 und DS einnimmt, dann lautet die binäre Information aus den entsprechenden Segmenten D2 = »0«, £2 = »0«, D5 = »l«, £5 = »1«, D7 = »0« und £7 = »0«. Entsprechend ist das logische Produkt des ersten Terms der Gleichung (1) nunmehr »I«, da D2 = »l«, £2=»1«, £>5 = »1«, £5=»1«, D7 = »l« und £7 = »l«sind.

Wenn die eine und andere Kante zu unterschiedlichen

Mustern gehören, liegt ein invertiertes Bild zum Muster vor, das die Segmente £5 und DS einnimmt. Dementsprechend ist das logische Produkt des zweiten Terms »1«.

Eine ähnliche Logik gilt, wenn Kanten zwischen den

Segmenten £4, £5 und Segmenten BA, BS und zwischen Segmenten £4, £5 und Segmenten GA, GS jeweils vorliegen, so daß sowohl der dritte als auch vierte Term der Gleichung (1) =»1« wird. Wenn irgendeiner der ersten bis vierten Terme »1« ist dann ist die logische

so Summe dieser Terme »1«, so daß unter Verwendung der Tatsache, daß der Wert der logischen Gleichung »ιλ ist man in der Lage ist irgend eine Kante in horizontaler und vertikaler Richtung zu erkennen. Wenn z. B. ein LSI-Chip der 2^m-Muster-RegeI folgt und dabei Ζ-/η=2μΐη vorgeschrieben ist andererseits ein Abtastbildpunkt eine Größe von 0,4 μΐη hat dann wird es als ein Defekt angesehen, wenn eine Unregelmäßigkeit eine Musterbreite oder eine Leerbreite von weniger als 5 Abtastbildpunkten hat

Anhand der F i g. 4 wird das Prinzip der Musterlageprüfung erklärt

Es sei nun angenommen, daß das links in der F i g. 4 dargestellte Schaltungsmuster in den schraffierten Bereichen ein Muster hat und daß das Muster zwischen den 200. und 400. sowie zwischen den 600. und 800. Abtastbildpunkten der y-ten Abtastzeile geprüft wird. Gemäß der vorliegenden Erfindung wird die Summe Dj einer Entfernung xi, über welche die y-te Abtastzeile

liitifi. gemäß der folgenden Gleichung berechnet:
Dj = £ */ = 200 + 400 + 600 + 800 = 2000.

Dieses Dj wird als Schaltungsmustcrinformation verwendet.

[is wird nun auf die rechte Seite von F i g. 4 eingegangen. '*Venn ein zu prüfendes Muster, das auf diesem Schaltungsmuster basiert, zwischen den 600. und 800. Abtastbildpunkten verlorengeht, dann wird D'jentsprechend zu Dj nunmehr

D'j = 2 xi = 200 + 400 = 600.

Aus diesem Grunde kann aus einem Vergleich von Dj und D'j die Anwesenheit oder das Fehlen eines Musters ermittelt werden. Obwohl in der obigen Beschreibung die Summe von */zu Vergleichszwecken erwähnt worden ist, kann man auch die Summe von xi* oder xi³ verwenden. Man kann daher — allgemein gesprochen — einen Vergleich durchführen, indem man 2 //*# verwendet. Gemäß diesem Verfahren ist es notwendig, mit der y-ten Abtastzeile nur die Musterkanten festzustellen, die zwischen den 200„ 400., 600. und 800. Bildelementcn vorhanden sind, so daß es genügt, die folgende logische Gleichung zu berechnen:

W = (Wi Λ Wl V (Wi Λ WT).

Darin stellt WI eine binäre Information eines Segmci..s auf der rechten Seite einer Kante im Abstand von 200 Bildelcmenten dar, und W2 stellt die binäre Information eines Segments auf der linken Seite dar. Da Wl=»1« und W2 = »0«,sowird('H'lA'R72) = »l«und W= »I« unabhängig vom Wert von (Wi Λ W2), wodurch die Anwesenheit einer Kante angezeigt wird. Auf der anderen Seite stellt (Wl Λ W2) die Anwesenheit einer Kante eines invertierten Bildes fest.

Basierend auf dem Prinzip nach F i g. 4 kann das Verfahren der Prüfung auf unterschiedliche Weise modifiziert werden, wie dies die F i g. 5A, 5B und 5C zeigen. F i g. 5A zeigt eine grundlegende Möglichkeit, wobei eine Musterinformation mit vorgegebenen Daten verglichen wird, wenn eine Maske ideal eingestellt ist. Wenn man in diesem Fall eine Koinzidenz erhält, als Ergebnis des Vergleichs von 2 xi= 2000, so wird hieraus abgeleitet, daß kein Defekt vorhanden ist. Wenn jedoch geschlossen wird, daß ein Defekt vorhanden ist, sofern eine Koinzidenz mit 2 «"=2000 nicht erhalten wird, dann wird das Einstellen der Maske extrem schwierig oder unmöglich. Modifikationen oder Hilfsmittel, welche die Einstellbedingungen der Maske erleichtern, sind in F i g. 5B und 5C gezeigt Selbst wenn die Maske in der Richtung von X verschoben wird, so wird im Falle der F i g. 5B gefolgert daß das zu prüfende Muster keinen Defekt solange hat als irgendeine der Musterinformationen mit dem 2 ^xl der Schaltungsmusterinformation koinzidiert Es ist daher möglich, die Einstellung der Maske in der X-Richtung innerhalb einer Toleranz von ± 2 Abtastbildpunkten zu verschieben. Gemäß F i g. 5B sind die Muster um +2 Abtastbildpunkte verschoben und schraffiert Die Muster in der normalen Stellung sind durch gestrichelte Linien dargestellt Wenn auf der anderen Seite im Falle von F i g. 5C die Maskeneinstellung in der V-Richtung verschoben wird, dann lautet das Ergebnis bei einer Verschiebung innerhalb eines Bereichs von ±2 Abtastbildpunkten, daß das überprüfte Muster keinen Defekt hat wenn die Musterinformation mit irgendeinem der xi der Schaltungsmusterinformationen zusammentrifft. In Fig. 5C sind nur diejenigen Musler schraffiert, die um +2 Abtastbildpunkie verschoben sind. Dementsprechend werden solche Schaltungsmusierinformationcn 2 *'· die zu der (j-2)-icn, (jl)-ten Abtastzeile gehören, welche um ±2 und ± 1 Abtastbildpunkte in bezug auf die 7-te Abtastzeile phasenverschoben sind, dazu verwendet, um zusammen mit einer Schaltungsmusterinformation 2 *'· zugehörig zur y'-ten Abtastzeile, zu beurteilen, daß die Musterinformation keinen Defekt hat, wenn irgendeine der Schaltungsmusterinformationen mit der Musterinformation übereinstimmt. Aus diesem Grunde werden Vergleiche von 5 χ 5-Kombinationen am Ende jeder Abtastung durchgeführt, wobei man Verschiebungen von ±2 Abtastbildpunkten in den X- und V-Richtungen in Betracht zieht. Wenn dann mindestens einer der Werte aus diesen 25 Kombinationen koinzidiert, dann wird das geprüfte Muster als normal betrachtet.

Nachdem nun das zum Verständnis der Erfindung notwendige Grundkonzept beschrieben worden ist, wird nachfolgend eine erfindungsgemäße Vorrichtung zur Prüfung von Mustern anhand der F i g. 6 beschrieben. In dieser tragen alle Elemente, soweit sie mit denjenigen in F i g. 1 übereinstimmen, die gleichen Bezugszeichen.

Wie gezeigt, wird ein Muster 601, dessen Bereich A überprüft werden soll, auf einem Support 603 montiert, der durch einen Antriebsmechanismus 602 angetrieben wird. Wenn der Support 603 angetrieben wird, wird das Muster 601 unter eine Abtasteinrichtung 604 gebracht, die ein Videosignal 51 erzeugt, indem sie den Bereich A abtastet. In diesem Beispiel umfaßt der Bereich A zwölf Bereiche A 1 bis A 12, die in drei Zeilen und vier Spalten angeordnet sind, wie dies F i g. 7 zeigt. Die Bereiche A 1 bis A 4 sind von links nach rechts angeordnet. Die Bereiche A 5 bis A 8 sind von rechts nach links angeordnet, und die Bereiche A 9 bis A 12 sind von links nach rechts angeordnet. Ein Positionssignalgenerator 605 in Gestalt eines Laser-Interferometers gehört zum Support 603 Mit ihm kann man ein Positionssignal B1 erzeugen, das die Position relativ zur Abtasteinrichtung 604 angibt. Dieses Positionssignal wird an den noch später zu beschreibenden Rechner 13 geliefert. Die Abtasteinrichtung 604 umfaßt eine Lampe 607, die durch ein Steuersignal B 2 gesteuert wird, das vom Rechner 13 geliefert wird, so daß man momentan den Musterbereich A des Musters 601 beleuchten kann. Ferner ist eine bekannte Bildaufnahmeröhre 608 mit einer nicht dargestellten fotoelektrischen Wandlerfläche vorgesehen, die momentan den beleuchteten Bereich aufnimmt und diese Information speichert. Ferner sind nicht-dargestellte Mittel vergesehen, mit denen man die fotoelektrische Wandlerfläche abtasten kann und somit die Information auslesen kann, die die Oberfläche hinsichtlich des Musterbereichs speichert Die Abtastung geschieht durch eine Serie von Videosignalen auf Zeitbasis.

Aus Einfachheitsgründen sei angenommen, daß jeder der Bereiche Λ 1 bis Λ 12 ein Rechteck gemäß F i g. 7 sei und daß jeder Bereich in sechzehn Abtastfenster bzw. Segmente a 1 bis a 16 unterteilt ist die jeweils eine Breite/l und eine Höhe /2 haben. Die sechzehn Segmente a 1 bis a 16 sind in vier Zeilen und vier Spalten angeordnet Weiter sei angenommen, daß das Abtastfenster der Bildaufnahmeröhre 608 ein Rechteck ist das durch IY und 12' definiert ist, die langer sind als /1 und 12.

Der Antriebsmechanismus 602 wird durch ein Steuersignal S3 angetrieben, das vom Rechner 13 erzeugt

ίο

wird. Dabei wird das Positionssignal B 1 berücksichtigt, so daß der Support 603 mit gleichmäßiger Geschwindigkeit bewegt wird, wobei zunächst die Mitte des Abtastfensters der Bildaufnahmeröhre 608 mit der Mitte des Segments a 1 des Bereichs A i des Musters 601 zusammenfällt. Die Bewegung erfolgt dann nacheinander zu Mittenpositionen über den Segmenten a 2, a 3 usw. des Bereichs A 1 und dann zu den entsprechenden Positionen der Bereiche A 2 bis A 12.

Die Zeiten, zu denen die Mitte des Abtastfensters mit den Mitten der aufeinanderfolgenden Segmente der Bereiche A 1 bis A 12 des Musters 601 zusammenfällt, werden mit ί 1, f 2, f3 ... 1192 bezeichnet, und die Lampe 607 blitzt zu diesen Zeiten, wie bei A in F i g. 8 gezeigt. Dies verursacht das Steuersignal B 2 aus dem Rechner 13. Auf diese Weise nimmt die Bildaufnahmeröhre 608 die Segmente der Bereiche A 1 bis A 12 zu den Zeiten f 1 bis ί 192 auf und speichert deren Bild in der fotoelektrischen Wandlerfläche.

wie die F i g. S vergrößert bei B zeigt, enthält die Bildaufnahmeröhre 608 Mittel, mit denen man einen Feldsynchronisations-Impuls SFerzeugen kann, der eine Periode TFvon etwa 1/3 des Intervalls zwischen den Zeiten M und f2 hat. Diese Periode reicht aus, das Restbild zu löschen. Ferner wird ein Abtastzeilen-Synchronisations-Impuls SL bei C in Fig.8 gezeigt, der eine Periode von TL-TFUB/L hat. Darin stellt TFUB ein Intervall zur Aufnahme des Bildes während der Periode 7Fdar, welches das vertikale Helltast-Intervall ist. L entspricht der Anzahl der Abtastzeilen, was beim Beispiel 1024 ausmacht. Die Bildaufnahmeröhre 608 wird mit einem Bereich des Steuersignals B 2 angesteuert. Daher wird, jedesmal wenn die Lampe 607 blitzt, während eines Intervalls zwischen einem ersten Blitz der Lampe und einem zweiten Blitz verursacht durch den Synchronisations-Impuls SF, wie beim Abtasten einer üblichen Fernsehbildröhre ohne ineinandergreifende Zeilen, die gesamte Oberfläche der fotoclcktrischcn Wandlerfläche der Bildaufnahmeröhre 608 abgetastet, und zwar mit L =1024 Abtastzeilen mit einer Periode von TF synchron mit den Synchronisations-Impulszügen SF und SL Es sei darauf hingewiesen, daß lediglich das erste auftauchende Feld folgend auf einen Blitz aufgenommen wird. Dementsprechend umfaßt das durch die Bildaufnahmeröhre 608 erzeugte Videosignal 51 eine Reihe von Videosignalen SXA Xa \ ... SXAXa4, SXA 2a 1 ...51/4 2a4. ...SlA 12a 13. ...SM 12a 16 für die jeweiligen Segmente a X... a 16 der Bereiche A X bis A 12, wie dies bei D in Fig.8 gezeigt ist. Das so durch die Bildaufnahmeröhre 608 erzeugte Videosignal Sl wird an einen binären Verschlüssler 611 gelegt, um so ein binäres Videosignal S4 gemäß E in Fig.8 zu erzeugen, bei welchem dann, wenn der Pegel des Videosignals S1 höher ist als ein bestimmter Pegel, das binäre Videosignal den Wert »1« hat, während das binäre Videosignal den Wert »0« hat, wenn der Pegel niederer als der bestimmte Pegel ist Das binäre Videosignal S 4 wird an die Schieberegistergruppe 612 von /'Schieberegistern gelegt Die Zahl P ist kleiner als die Zahl L (=1024) der Abtastzeilen. In diesem Beispiel ist P= 8. Dementsprechend acht Schieberegister RX, R2 ... RS umfassen seriell verbundene Q Speicherelemente. Die Anzahl Q ist kleiner als diejenige Zahl N (=1024) der Abtastbildpunkte. Im Beispiel ist Q=S. Die Schieberegister R X bis R 8 sind jeweils in Reihe geschaltet mit einer Anzahl (N-Q= 1024-8 in diesem Beispiel) von Verzögerungsschaltungen D12, D23 ... D78. Jede Verzögerungsschaltung hat eine Verzögerung, die der Länge der seriell angeschlossenen Speicherelemente entspricht. Alle Schieberegister sind über die Verzögerungsschaltungen in Reihe geschaltet, wie F i g. 6 zeigt.

Zusätzlich zu dem Feldsynchronisations-Impuls SF und dem Abtastzeilen-Synchronisations-Impuls SL erzeugt die Bildaufnahmeröhre 608 einen Bildelemcnt-Synchronisations-Impuls SB, der eine Periode von TB= TLUBIN(N= 1024) hat. wie dies bei Fin F i g. 8 in nochmals vergrößerter Darstellung gezeigt ist.

Die Inhalte der Schieberegister Al bis Rl werden durch einen Taktimpuls, d. h. synchron mit dem Bildelcment-Synchronisations-Impuls sequenziell verschoben, beginnend beim ersten Schieberegister R 1. Es seien nun diejenigen Zeiten, zu denen der Abtastzeilen-Synchronisations-Impuls SL sequenziell erscheint, bezeichnet durch rL-OOOO, JL-OOOl, iL-0002 ... iL-1024 (=tL—L) und die Intervalle zwischen tL—0000 und tL—0001, zwischen tL—0001 und tL—0002... und zwischen tL-1023 und_fL-1024/ = tL-L) durch die Ab-

tastintervaiie /-i, /-2 ... /-iö/4 (=/ — L). Weiterhin seien diejenigen Zeiten, zu denen die Bildelement-Synchronisations-Impulse SB während der jeweiligen Abtastperioden erscheinen, bezeichnet mit tB— 0000, tB— 0001, fß-0002... fß-1024( = tB-N).

Zum Zwecke der einfacheren Erklärung sei nachfolgend angenommen, daß die Bildaufnahmeröhre 608 ein Videosignal S4' (S4A Xa X) erzeugt, indem sie das Segment a X des Musters 601 zur Zeit t X aufnimmt. Ferner sei angenommen, daß die Informationen, welche in 64 (QxP=SxS) Speicherelementen der Register RX bis RS gespeichert sind, als Parallelinformationen bei den jeweiligen Bildelement-Synchronisations-Impulsen SB ausgelesen werden. Es ist leicht einzusehen, daß dieses dem aufeinanderfolgenden Auslesen der Parallelinformation aus (QxP=2x2; N=4) Fenstern gemäß F i g. 2B entspricht.

In der Vorrichtung nach F i g. 6 erhält man die Parallcünformation zur Zeit

fß-0007[ = fß-000(P- I)]

in einem Abtastintervall 7-8 als eine Information, die das gesamte Gebiet der Region b X (siehe F i g. 8 und F i g. 9) im linken oberen Eck des Abtastfensters F1 der Bildaufnahmeröhre 608 darstellt welches das Segment a X des Gebiets A 1 zur Zeit ί 1 abdeckt, wobei das Gebiet b 1 eine Breite /3=8/171024 hat, was gleichbedeutend mit

8 o\ (σ\ =/171024 oder = IYiN)

und eine Höhe o2 = /271024. Darin stellt IY die Breite des Feldes Fl und /2' dessen Höhe dar. Zu einer Zeit tB—000 8 im Abtastintervall T-8 wird eine Information abgeleitet, die den gesamten Bereich einer Region b 2 darstellt, die die gleiche Fläche wie die Region bX hat, jedoch nach rechts um o\ versetzt oder verschoben ist Auf die gleiche Weise, kann zu einer Zeit

tB - (1024 - !)(= iö{1024 χ (9 - P) - \\)

während des Abtastintervalls T-S eine Information erhalten werden, die die gesamte Fläche der Region

b - (1024) - 7)(b - {Ν χ (9 - P)- (Q- I)).

und zwar in einer Stellung darstellt die nach rechts gegenüber der Region 61 um

(1024 - 8) χ ο\ (= N χ (9 · P)- Q χ σΐ)

verschoben ist. Zur Zeit /β—0007 in einem AbtastinterviiIl T-9 kann eine Information abgeleitet werden, die eine Region έ>—(1024 + 1) (=Λ/+1) in einer Position darstellt, die von der Region b 1 um «2 nach unten versetzt ist. Zu einer Zeit in einem Abtastintervall T— 1024 ( = T-L) kann eine Information abgeleitet werden, die eine Region 6-(1024 χ 1016+ 1) (Nx(L-P)+ 1) in einer Position darstellt, die von der Region b 1 um (1024-8) χ «2 nach unten versetzt ist. Zu einer Zeit /ß-(1024- I) in einem Abtastintervall T-l024(0 T-L) kann eine Information abgeleitet werden, die eine Region darstellt, die nach rechts von der Region b 1 versetzt ist, und /.war um

(1024 -S)x a\(=\N χ (a - P)-Q\o\)
und von dort aus nach unten versetzt ist um

(1024 8 χ (f2(=\Nx {<3 - P) - Q\(fl),
d. h. eine Region

b - (1024 χ 1017)(= b - {Ν χ (L + 1 - P) - (Q

im rechten unteren Eck des Abtastfensters Fl. Auf diese Weise wird Parallelinformation in einem Intervall erzeugt, das von der Zeit iß—0007 zwischen tL—0007 und lL—0008 zur Zeit rß-(1024-l) zwischen lL—(L—\) und tL — L reicht, welche Information das gesamte Abtastfenster Fl darstellt, obwohl die Parallelinformation überlappt.

Wie gesagt, werden die Inhalte der Speicherelemente synchron mit dem Bildelement-Synchronisations-lmpuls SB zu den Zeitpunkten fß—0000 usw. ausgelesen. Dies geschieht jedoch in Form einer bestimmten Kombination einiger ausgewählter Speicherelemente zur Bildung mehrerer Parallel-Signal-Muster, die dann logisch ausgewertet werden, was nachstehend erläutert wird.

Zunächst wird ein erstes Parallel-Signal-Muster KY aus dem Inhalt der Speicherelemente r24, r54 und r74 der Schieberegister R-2, R-5 und R-7 abgegriffen, wobei die beiden Schieberegister R-2 und R-7 den im Abstand einer minimalen vorgegebenen Musterlänge voneinander getrennten Abtastzeilen zugeordnet sind und das dritte Schieberegister R-5 dazwischen liegt. Dann wird ein zweites Parallel-Signalmuster KX aus dem Inhalt der Speicherelemente r42 und r47 den im Abstand einer minimalen vorgegebenen Musterbreite voneinander getrennten Abtastbildpunkten einer Abtastzeile zugeordnet sind und das dritte Speicherelement r45 dazwischen liegt. Diese beiden Parallel-Signalmuster werden dem Musterformprüfer 11 von F i g. 6 zugeführt, der gemäß Fig. 11 eine logische Schaltung 22 umfaßt, die ein erstes Prüfsignal 55 erzeugt, welches anzeigt, ob eine Mustergröße kleiner als ein Minimalwert einer Musterkonstruktionsregel ist, nach der Funktion

K = KXV KX'V KY'
wobei für die Querrichtung (X-Richtung) gilt:

KX = r42' Λ γ52' Λ γ4!Γ Λ r55[ Λ r47' Λ γ57' , KX = r42' Λ γ52' Λ γ45' Λ γ55' Λ r47' Λ γ57' ,

und für die Längsrichtung (Y-Richtung) gilt:

KY= r24' Λ r25' Λ γ54;_Λ_γ55'_Λ_γ74' Λ r75\ KY' = r24' Λ γ25' Λ γ54' Λ r55' Λ /-74' Λ /•75'.

D'c vorstehenden logischen Gleichungen /eigen übrigens, daß die vorhin genannten ersten unu zweiten Parallel-Signal-Muster durch ähnliche, z. B. um den Wert eines Abtastbildpunktes versetzte Signalmuster erweitert werden können.

ίο Der Musterprüfer 11 umfaßt auch ein Tor 23, welches den Wert der Operation gemäß Gleichung (3) an einen Speicher 24 liefert, wenn der Wert K=»l« ist. Das ■Torsignal ß4 hat den Wert »1« jeweils zwischen den Zeiten fß-0007 und fß-1024 der ab f/,-0007 aufeinanderfolgenden Intervalle. Der Speicher 24 wird jeweils mit dem Abtastzeilen-Synchronisations-Impuls SJ gelöscht. Da die Speicherelemente r42 und r47 bzw. r52 und r57 jeweils in X-Richtung im Abstand 5 σ\ entfernten Ahtasthildnunkten entsprechen und die Sneicherelemente r24 und r74 bzw. r25 und r75 jeweils in Y- Richtung im Abstand 5 o2 entfernten Abtastbildpunkten entsprechen, wird mit ό\ = ό2 = 0,Α μηι ein erstes Prüfsignal 55 = »1« abgegeben, wenn die Breite oder Länge des Musters in den Regionen b 1 bis b- ί 1024 χ 1017-7) kleiner als 2 μπι ist.

Die dem ersten bzw. zweiten Parallel-Signalmuster entsprechende Matrix von Abtastbildpunkten ist in Fig. 1OA veranschaulicht. Die dort mit 1, 2 und 3 bezeichneten Abtastbildpunkte entsprechen den Speicherelementen r24, r54 und r 74. Die übrigen, nicht benannten, entsprechen von links nach rechts den Speicherelementen r 42, r45 und r47.

Weiterhin wird ein drittes Parallel-Signalmuster aus dem Inhalt der zwei benachbarten Speicherelemente r54 und r55 des mittleren Schieberegisters R-5 gebildet. Dieses wird, wie noch weitere Signalmuster, dem Musterlageprüfer 12 gemäß Fig.6 zugeführt, dessen Schaltungsaufbau in F i g. 12 veranschaulicht ist. An den linken Anschluß-Stellen ist jeweils eingetragen, welche Speicherelemente angeschlossen werden. Durch das Apostroph ist jeweils angedeutet, daß es sich hierbei um den in den jeweiligen Speichereinheiten enthaltenen Signalwert handelt. Das vorstehend genannte dr*te Parallel-Signalmuster wird einer logischen Schaltung 32 zugeführt, die ein erstes Funktionssignal Wonach folgender Funktion erzeugt:

W= (r 54' Λ r55') V (T54⁷ Λ r55')

die der Gleichung (2) entspricht. Es sind Tore 33 und 34 vorhanden, die durch das Signal B 4 gesteuert werden. Ein Zähler 35 zählt die über das Tor 33 zugeführten Bildelement-Synchronisations-Impulse 5ß und vird durch den Abtastzeilen-Synchronisations-Impuls SL zurückgestellt. Der Ausgang des Zählers 35 ist mit dem Eingang eines Addierers 36 verbunden, der durch den Ausgang des Tors 34 gesteuert v/ird, so daß am Ausgang des Addierers 36 ein erstes Musterpositionssignal S 6 durch Zählung der Funktionswerte der Anzahl der Abtastbildpunkte Sß je Abtastzeile und Summierung dieser Funktionswerte jedesmal, wenn das erste Funktionssignal W den Signalzustand »1« aufweist, gebildet wird. Dies entspricht dem anhand der Fig.5A erläuterten Prinzip. Der Rechner 13 (F i g. 6) enthält die Schaltungsmusterinformationen für die jeweils abgetasteten Regionen und gibt demnach auch ein Referenzpositionssignal 5 7, welches unmittelbar aus der für die Herstellung des Musters maßgeblichen Konstruktionsanweisung

hergeleitet wird, an 3 Schieberegister 37, 38 und 39, an deren Ausgängen das Referenzpositionssignal 57 bzw. dem gegenüber zeitversetzte Referenzpositionssignale erscheinen. Ein Vergleicher 40 vergleicht nun das Musterpositionssignal S 6 mit dem Referenzpositionssignal S 7 und gibt ein zv/eites Prüfsignal S 9 — 1 mit dem Wert »1« bei Ungleichheit ab.

Weiterhin wird ein viertes Parallel-Signalmuster aus dem Inhalt der Speicherelemente r54, r55, r43 bis r46 und r63 bis r66 gebildet Die prinzipielle Matrix der zugehörigen Abtastbildpunkte ist in Fig. 1OB veranschaulicht. Hierbei entsprechen die mit 1 und 2 bezeichneten Abtastbildpunkte räumlich den Speicherelementen r 54 und r55, und die mit 3 und 4 bezeichneten entsprechen den Speicherelementen r43 und r63. Es kann hierbei von den Schieberegistern R-4 und R-6 jeweils der Inhalt eines oder mehrerer aufeinanderfolgender Speicherelemente, wie vorhin erwähnt, herangezogen werden. Die Signale von den Speicherelementen r63 bis r66 werden gemäß Fi g. 12 einem UND-Glied 44 und einem NOR-Glied 45 zugeführt Die Signale von den Speicherelementen r43 bis r 46 werden gleichermaßen je einem UND-Glied 42 bzw. einem NOR-Glied 41 zugeführt. Das erste UND-Ausgangssignal vom UND-Glied 44 und das erste NOR-Ausgangssignal vom NOR-Glied 41 werden an die Eingänge eines UND-Gliedes 46 gelegt an dessen Ausgang ein zweites UND-Ausgangssignal abgegriffen wird. Das dritte U N D-Ausgangssignal vom UND-Glied 42 sowie das zweite NOR-Ausgangssignal vom NOR-Glied 45 gelangen an die Eingänge eines UND-Gliedes 47. von dem ein viertes UND-Ausgangssignal abgegriffen wird. Das zweite und vierte UN D-Ausgangssignal werden den Eingängen eines ODER-Gliedes 48 zugeführt, von dem ein ODER-Ausgangssignal abgegriffen wird. Die Speicherelemente ν 54 und r 55 sind mit den Eingängen eines EXKLUSIV-GDLR-Güedes 43 verbunden, an dem analog zur Schaltung 32 ebenfalls das erste Funktionssignal W abgegriffen werden kann. Dieses sowie das ODER-Ausgangssignal werden den Eingängen eines UND-Gliedes 49 zugeführt von dem ein fünftes UND-Ausgangssignal über ein Tor 51 an einen Speicher 52 gelegt wird. Diese werden analog zu F i g. 11 in nicht besonders dargestellter Weise durch die Signale B 4 und SL gesteuert Am Ausgang des Speichers 52 erscheint somit ein zweites Musterpositionssignal S10. welches mit dem ersten Bit 511 des im Schieberegister 38 gespeicherten Referenzpositionssignals verglichen wird, indem diese beiden Signale den Eingängen eines NAND-Gliedes 53 zugeführt werden. Von dessen Ausgang kann ein drittes Prüfsignal 512-1 abgenommen werden, welches anzeigt, ob tatsächlich eine horizontale Kante des Musters vorliegt, wobei dieses den Wert »I« bei Ungleichheit von SlO und SU hat. Mittels eines UND-Tores 100. dem das zweite Prüfsignal S9-1 und das dritte Prüfsignal S12-1 zugeführt werden, wird ein viertes Prüfsignal S 40 gebildet. Wie F i g. 6 zeigt, wird das erste Prüfsignal S 5 vom Musterformprüfer U sowie das vierte Prüfsignal S 40 vom Musterlageprüfer 12 dem Rechner 13 zugeführt, der in einer einfachen logischen Operation ein End-Prüfsignal mit dem für einen Fehler signifikanten Wert bildet, wenn zumindest eines dieser Prüfsignale den Wert »1« aufweist.

Die vorstehend beschriebene Prüfung folgt dem anhand der F i g. 5A erläuterten Prinzip. Damit man noch geringfügige tolerierbare Abweichungen der Maskeneinstellung analog z. B. der F i g. 5B nicht als Fehler klassifiziert, werden im Musterlageprüfer 12gemäß Fig. 12 zusätzlich noch weitere Parallej-Signalmuster wie folgt ausgewertet So wird ein fünftes Parallel-Signalmuslcr aus dem Inhalt des Spsicherelementes r54 sowie des vorangehenden Speicherelementes r53 des gleichen Schieberegisters R-5 gebildet Die logische Schaltung 62, die der Schaltung 32 entspricht, gibt an ihrem Ausgang ein zweites Funktionssignal entsprechend einer EXCLUSIV-ODER-Verknüpfung ab. Dieser Ausgang führt über ein Tor 64 an den Steuereingang eines Addie rers 66, der eingangsseitig mit dem Ausgang des Zählers 35 verbunden ist Am Ausgang des Addierers 66 erscheint daher ein drittes Musterpositionssignal entsprechend der Zählung der Funktionswerte der Anzahl der Abtastbildpunkte SB je Abtastzeile und Summierung dieser Funktionswerte jedesmal, wenn das zweite Funktionssignal den Signalzustand »1« aufweist Durch Vergleich mit dem Referenzpositionssignal S7 an einem Vergleicher 72 wird ein fünftes Prüfsignal mit dem Wert »1« bei Ungleichheit erzielt In ähnlicher Weise wird mit der logischen Schaltung 63 und dem Tor 65 sowie dem Addierer 67 auf der Grundlage eines sechsten ParaJIel-Signaimusters gemäß dem inhalt der Speicherelemente r55 und r56 ein viertes Musterpositionssignal gebildet, das mittels eines Vergleichers 77 ebenfalls mit dem Re ferenzpositionssignal 57 verglichen wird, wobei ein sechstes Prüfsignal mit dem Wert »1« bei Ungleichheit erzeugt wird. Dieses fünfte und sechste Prüfsignal werden gleichfalls dem UND-Tor 100 zugeführt, so daß sie zur Bildung des vierten Prüfsignals 540 beitragen. Die den fünften bzw. sechsten Parallel-Signalmustern entsprechende Matrix der Abtastbildpunkte ist in Fi g. IOC veranschaulicht Die Bildpunkte 1 —4 entsprechen dabei der in Fig. 1OB gezeigten Matrix, wobei lediglich die Abtastbildpunkte 5 und 6 entsprechend der Speicher elemente r53 und r56 hinzugekommen sind.

Um nun die Toleranz analog zum Beispiel der F i g. 5C zu erreichen, werden in den Schieberegistern 37,38 und 39 von F i g. 12 unterschiedliche zeit versetzte Referenzpositionssignale entsprechend der vorange henden und nachfolgenden Abtastzeile eingegeben. Demnach werden die vorhin genannten Musterpositionssignale verzweigt und an entsprechenden weiteren Vergleichern 71, 73, 74, 75, 76 und 78 sowie NAND-Gliedern 81 und 82 angeschlossen. Von diesen werden jeweils weitere Prüfsignale abgenommen und dem UND-Tor 100 zusätzlich zugeführt und dort für die Bildung des vierten Prüfsignals 540 herangezogen. Wenn es erwünscht ist, den Toleranzbereich zu vergrößern, kann man die Anzahl der Schieberegister sowie der Vergleicher entsprechend erhöhen.

Hierzu 14 Blatt Zeichnungen

Claims

Patentansprüche:

1. Vorrichtung zur Musterprüfung mit folgenden Mitteln:

es ist eine Abtasteinrichtung vorgesehen, zum Abtasten eines Musterbereiches (a 1 ... a 16) gemäß der Größe des Abtastfensters (Fl) der Abtasteinrichtung mit L Abtastzeilen und N Abtastbildpunkten je Abtastzeile unter Gewinnung eines Videosignals (Si) und dessen Umwandlung in ein serielles binäres Videosignal i)

b) es sind P Schieberegister (R-I... R-S) mit je Q in Reihe geschalteten Speicherelementen vorgesehen, wobei P kleiner ist als L und Q kleiner ist als N und wobei die Schieberegister über Verzögerungsschaltungen (D 12 ... D78) in Reihe geschaltet sind, die jeweils eine Verzögerung aufweisen, die der Verzögerung von N-Q in Reihe geschalteter Speicherelemente entspricht,

gekennzeichnet durch Mittel, die folgende Funktionen jeweils synchron mit dem Schiebetakt der Schieberegister ausführen:

el) Bildung eines ersten Parallel-Signalmusters (KY) aus dem Inhalt von je einem Speicherelement (r24, r54, r74) von drei Schieberegistern (R-2, R-S, R-7). wobei zwei Schieberegister (R-2, R-I) den im Abstand eine*- minimalen Musterlänge voneinander getrennten Abtastzeilen zugeordnet sind und das dritte ^hieberegister (R-5) dazwischen liegt,

c2) Bildung eines zweiten Parallel-Signairnusters (KX) "us dem Inhalt von drei Speicherelementen (r 42, r 45, r47) eines Schieberegisters (Ä-4), wobei zwei Speicherelemente (r42, r47) den im Abstand einer minimalen vorgegebenen Musterbreite voneinander getrennten Abtastbildpunkten einer Abtastzeile zugeordnet sind und das dritte Speicherelement (r 45) dazwischen liegt,

d) Bildung eiens ersten Prüfsignals (55), welches anzeigt, ob eine Mustergröße kleiner als ein Minimalwert einer Musterkonstruktionsregel ist, nach der Funktion

50

K= KXv ΈΧ' ν KYv XY',

wobei

KY dem ersten Parallel-Signalmuster, KY' dem invertierten ersten Parallel-Signalmuster mit invertierten Bits,
KX dem zweiten Parallel-Signalmuster,
KX' dem invertierten zweiten Parallel-Signalmuster mit invertierten Bits entspricht,

el) Bildung eines dritten Parallel-Signalmusters aus dem Inhalt von zwei benachbarten ersten und zweiten Speicherelementen (r54, r55) eines mittleren Schieberegisters (R-5),

e2) Bildung eines ersten Funktionssignals (W) mit einem Exklusiv-ODER-Ausgangssignal aus dem dritten Parallel-Signalmuster,

e3) Bildung eines vierten Parallel-Signalmusters aus dem Inhalt der vorgenannten ersten und zweiten Speicherelemente (r54), r55) sowie dritter Speicherelemente ^r43—r46) eines zwischen dem Anfang und der Mitte liegenden Schieberegisters (R-4) und vierter Speicherelemente (r63—r66) eines zwischen der Mitte und dem Ende liegenden Schieberegisters (R-G),

e4) Bildung eines ersten Musterpositionssignals (S 6) durch Zähiung der Funktionswerte der Anzahl der Abtastbildpunkte (SB)Je Abtastzeile und Summierung dieser Funktionswerte jedesmal, wenn das erste Funktionssignal (W) den Signalzustand »1« aufweist,

e5) auf der Grundlage des vierten Parallel-Signalmusters Bildung eines zweiten UND-Ausgangssignals mit einem ersten NOR-Ausgangssignal aus den Signalen von den dritten Speicherelementen (r 43—r 46) und einem ersten UND-Ausgangssignal aus den Signalen von den vierten Speicherelementen (r 63—r 66),
Bildung eines vierten UND-Ausgangssignals mit einem zweiten NOR-Ausgangssignal aus den Signalen von den vierten Speicherelementen (r63—r66) und einem dritten UND-Ausgangssignal aus den Signalen von den dritten Speicherelementen,

Bildung eines ODER-Ausgangssignals aus den zweiten und vierten UND-Ausgangssignalen,
schließlich Bildung eines zweiten Musterpositionssignali{S10) als fünftes UND-Ausgangssignal aus dem ODER-Ausgangssignal und dem ersten Funktionssignal (W),

f) Bildung eines zweiten Prüfsignals (S9-1), welches anzeigt ob das Muster sich in einer vorgegebenen Position befindet, durch Vergleich des ersten Musterpositionssignals (SG) mit einem Referenzpositionssignal (S7), welches unmittelbar aus der für die Herstellung des Musters maßgeblichen Konstruktionsäilweisung hergeleitet wird, wobei das zweite Prüfsignal den Wert »1« bei Ungleichheit hat,

g) Bildung eines dritten Prüfsignals (S 12-1, welches anzeigt, ob tatsächlich eine horizontale Kante des Musters vorliegt, durch Vergleich des zweiten Musterpositionssignals (510) mit dem ersten Bit (SIl) des Referenzpositionssignals (s 7), wobei das dritte Prüfsignal den Wert »1« bei Ungleichheit hat,

h) Bildung eines vierten Prüfsignals (S 40) mit dem für einen Fehler signifikanten Wert »I« aus einer UND-Verknüpfung der zweiten und dritten Prüfsignale (S9-1, S12-1),

i) Bildung eines End-Prüfsignals mit dem für einen Fehler signifikanten Wert, wenn zumindest eines der ersten und vierten Prüfsignale (S 5, S 40) den Wert »1« aufweist.

2. Vorrichtung nach Anspruch 1, gekennzeichnet durch Mittel, die folgende Funktionen ausführen:

a) Bildung eines fünften Parallel-Signalmustcrs aus dem Inhalt des zur Bildung des dritten Parallel-Signalmusters verwendeten ersten Speicherelementes (r54) und eines diesem vorangehender, benachbarten fünften Speicherelementes (r 53) des gleichen Schieberegisters (R-5).

b) Bildung eines sechsten Parallel-Signalmusters

aus dem Inhalt des zur Bildung des dritten Parallei-Signalmusters verwendeten zweiten Speicherelementes (V 55) und eines diesem folgenden benachbarten sechsten Speicherelementes (? 56) des gleichen Schieberegisters (R-S),

c) Bildung eines zweiten Funktionssignals mit einem Exklusiv-ODER-Ausgangssignal aus dem fünften Parallel-Signalmuster,

d) Bildung eines dritten Funktionssignals mit einem cxklusiv-ODER-Ausgangssignar aus dem sechsten Parallel-Signalmuster,

e) Bildung eines dritten Musterpositionssignals durch Zählung der Funktionswerte der Anzahl der Abtastbildpunkte (SB) je Abtastzeile und Summierung dieser Funktionswerte jedesmal, wenn das zweite FunktionssignaJ den Signalzustand »1« aufweist,

f) Bildung eines vierten Musterpositionssignals durch Zählung der Funktionswerte der Anzahl der Abtastbildpunkte (SB) je Abtastzeile und Summierung dieser Funktionswerte jedesmal wenn das dritte Funktionssignal den Signalzustand »1« aufweist,

g) Bildung eines fünften bzw. sechsten Priifsignals durch Vergleich des dritten bzw. vierten Musterpositionssignals mit dem Referenzpositionssignal (ST), wobei die fünften bzw. sechsten Prüfsignale den Wert «1« bei Ungleichheit haben,

h) Bildung des vierten Prüfsignals (S 4M) mit dem für einen Fehler signifikanten Wert »1«, unter Einschluß des fünften und sechsten Prüfsignal*: in die U ND-Verknüpfung.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß durch die Mittel die Musterpositionssignale auch mit zeitversetzten Referenzpositionssignalen verglichen werden, woraus weitere Prüfsignale gebildet werden, die dann auch in die UND-Verknüpfung zur Bildung des vierten Prüfsignals eingezogen werden.