JPH01209582A - 画像認識システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は画像認識システムに関する。

［発明の背景とその間ＩＩ　、！　］ ｍ偉情報を！５！識する方法としては、単純な記号の！
！識に関しては、図形のＷ張、数種、細線化等の前処理
の後に所定の大艶ざの領域内の黒、白の領域の位り大き
き、相互の関係などをコード化し、登録データと比較す
る方法があった。また文字の認識に関しては、座標角度
分布、最終点リスト、反射線分等の特徴を抽出し、これ
らの特１飲と登録データの特徴とを比較する方法があっ
た。前者の方法では複雑な図形、文字等の認識が困難で
あることは明らかであるが、後者においては、文字の特
徴とＶｌ録特徴間のマツチング時における許要であり、
またサンブリングデータ以外の手書文字の認識を行うこ
とは困難である。しかも一般に、手書文字の特徴は多種
多様であり、同一の文字の待１飲の個人差も大きい。

〔発明の目的〕

この発明はこのような従来の問題点を解消すべく創案さ
れたもので、多様な特徴量の処理が可能であり、かつ認
識率を高め得る画像ｙ！識システムを提供することを目
的とする。

〔発明の概要〕

この発明に係る画像認識システムは、画像を入力する入
力部と、入力された画像を処理しかつ持重を抽出する画
像処理部と、この画像処理部で処理された画像を入力パ
ターンとしてＪ１想パターンを出力する連想部と、この
連想部の連想パターンに直接または間接的に対応したア
ドレスに記憶事項が格納されたメモリとを備え、いわゆ
るニューラルネットワークにより主要な認識の処理を行
うむのである。またこの発明の出願人は汎用高速画像処
理システムに関する一連の出願を行、ており、このＩＴ
Ｉ像処理システムは実用的速度で、！！！識に必要な特
徴量を抽出するのに好適である。

〔発明の実施例〕

次のこの発明に係るｌｌｉ　６１１１Ｅ　８１システム
の一実施例を図面に基づいて説明する。

第１図において画像！！識クシステム画像入力部１と、
画像処理部２と、認識部３とを備え、これらはバスＢを
通じて相互に接続されるとともに、ＭＰυ４に接ＩＪ！
ｙれている。画像入力部１にはイメージスキャナ等の入
力機器とＩｌｏとを含み、Ｉｌｏには適宜、データ圧縮
手段、データ保持のためのメモリ等が含まれる。画像処
理部２は特徴抽出を行う処理部５と、画像を保持するフ
レームメモリ６とを備え、所望により内部に画像入力部
１が設けられる。認識部３は、！！議すべき画像の想部
８と、連想部８の出力に基づいて、記４ｓ事項が′Ｉｌ
録されたメモリ９のアドレスを指定する変換部１０とを
備えている。

第２図は画像処理部における処理部５を示すものであり
、処理部５は、フレームメモリ６からマルチプレクサ１
１を介して遷択的に取り込んだデータをローカルバスＬ
Ｂを７１シて近傍処理部１２に転送している。近傍処理
部１２にはデータを所定近傍領域（例えば３Ｘ３）単位
でデータを保持し、これらのデータを並列に演算部１３
に入力する。演算部１３は数値演算部１４および状態演
録部１５を有し、近傍処理部１２の出力は数値演算部１
４に入力される。数値演算部１４は乗算部１６、セレク
タ１７．統合部１８を順次接続してなり、微分その他の
オペレータ処理や画障閏演算は数値ｔ１４算部１４にお
いて行なわれる。数値演算は例えば各画素の濃度に乗数
を乗じた後にこれを数値的に統合する処理を行うが、同
一の画素にはｆｌ！すれている。これによって乗算部の
カーネル数は同時処理画素数に等しい最小値とすること
ができ、これにともなって後段のセレクタ、統合部のゲ
ート数も減少する。従って数値演算部は小規模回路で最
大限の機能をもっことができ、処理速度１＋高速化され
る。

数値演算部１４内のデータは状態ｉＩ４算部ｌ５に導か
れ、状！！！演算部１５は所定近傍領域内の画素に対し
次のような判断または演算を行う。

■　中央画素が処理対象画素であるか否か。

！Ｉ）８近傍に中央画素と異なる濃度の画素が存在する
か否か。

１１１１８近傍の各画素が中央画素と同一か否か。

ｌｖ　ｌ　　オイラー数算出のためのＴＦＤＥの各個数
。

Ｖ）所定パターンとの一致度。

ｖＩ）その他。

このように数値演算とともに状態演算を並列的にしかも
別回路で行うことにより、各回路の効率は特徴量抽出の
ための有効なデータである。

状態演算部１５の出力は変換部１９に入力されざらに特
１飲油出や、積算、比較などの処理により特徴量が求め
られる。

変換部１９はスタティックＲＡＭなどの高速メモリの出
力の分岐にフルアダーなとの軽演算部を接続し、この軽
演算部の出力を高速メモリのデータ入力にフィードバッ
クしてなるものである。このような構成により、同一デ
ータに同一演算を繰返し施したり、データの積算、デー
タの逐次比較等の纜雑な演算を小規模の回路において高
速で行う　　こ　　と　　が　で　き　る　。

演算部１３、変換部１９の出力は出力側のローカルバス
ＬＢを通じて前記フレームメモリ６のいずれかに戻され
ている。

出力側のローカルパスＬＢにはさらに逐次処理部２０が
接続され、ラベリングや細線化などの逐照しつつ、逐次
処理を行う。

このような処理部においては、極めて多積な特徴量を高
速で求めることができ、認識部３に貴重な特徴量を供給
し得る。なおフレームメモリ６としてデュアルボートメ
そすを採用すれば、データの読出し、書き込みを極めて
高速で行い得る。

認識部３における連想部８としては、例えば第３図に示
す回路が採用され、いわゆる記憶マトリックスに対する
以下のようなマトリックス演算が行なわれる。

→　　　　　　　　　　　　　　→ Ｚ＝φｏ　（Ｍ　ｙ　） →　→ 間＝ｘｘ’ → Ｘ　：　記憶事項（継ベクトル） → ｘ’；　　ｘの転１テ列 Ｍ　：　記憶行列 → ｙ　：　入力（継ベクトル）の転置行列φ０：　量子化
関数（行列の各要素を正のとき１．０のと伊Ｏ１負のと
き−１に 変換する。） → Ｚ　：ａ想（１に！ベクトル） 認識部３はデュアルポートメモリ２１を備え、デュアル
ポートメモリ２１のシリアルＩ１０には連想部あるいは
行列演算部２２が接続されている。行列演算部２２の出
力は量子化部２３に接続されている。

デュアルポートメモリ２１には記憶事項を示すベクトル
（ｎ行とする。）とその転置行列との積よりなるｎＸｎ
のマトリクスがその行列の配列に応じて登録され、シリ
アル！１０（図中ＳＩＯで示す。）にはこのマトリクス
が１行単位で読み出される。ＳＩＯに読み出されたデー
タは１クロツク毎に１要素ずつ出力きれ、その読み出し
は高速である。

行列演算部２２はｎ行のベクトルよりなる入力パターン
全体を保持する連想用入力部２４を備え、この連想用入
力部２４は例えばシフトレジスタで構成されている。入
力部２４で保持された入力パターンとＳＩＯから出力さ
れるデータは乗算部２５で要素毎に乗算され、乗算結果
は加算１１１２６においてそれまでの乗算結果の累積と
加算される。それまでの乗算結果の累積は保持部２７に
格納される。

入力パターンの積の累積値すなわち → ％ｌ　Ｘ　ｙ　’ が求められたと艶には、その値は量子化部２３に入力さ
れる。

量子化部２３では → ％　Ｘ　ｙ　’ の各要素を、正ならば１に、０ならば０に、負ならば−
１に変換し、その結果を第２のデュアルポートメモリ２
８に格納する。

量子化部３は例えば第４図のように構成され、要素Ｅの
絶対値を閾値Ｈと比較し、そのサインフラグＳ２を出力
する。また要素ＥのサインフラグＳ＋とサインフラグＳ
２から、次の論理により量子化した値の絶対値Ｖおよび
そのサインフラグＳ。

を出力する。

Ｓ　３＝Ｓ　（Ｘ　Ｓ　２ Ｖ　”　Ｓ　２ この真理値表は第１表のとおりとなる。

第１表 入力パターンとしては前述の画俺処理部で樗らで９００
バイトの入力パターン、すなわち、９００行の継ベクト
ルとなり、記憶行列は９００Ｘ９００、要素数８１万の
行列となる。

デュアルポートメモリの読出しサイクルを４０ｎｓｅｃ
とすると、記憶行列の読出しは、４０Ｘ１０−’Ｘ８１
０．０ＯＯ＝３２．４ｎｓｅｃ程度の時間で行うことが
できる。

なお各ブロック間をパイプライン処理とすれば全体の処
理をより高速化でき、また、第２のデュアルポートメモ
リ２８を省略して、第１のデュアルポートメモリ１に処
理結果を格納してもよい。

行列演算部２２にはざらに学習のための構成要素が含ま
れており、学習のための構成要素と想起のための構成要
素はマルチプレクサ等で選択される。

乗Ｗ部２５には、ＳＩＯと学習用の入力パターンとを選
択するマルチプレクサ２９が接続され、加算部６には、
保持部７の出力とＳＩＯの出力とを選択するマルチプレ
クサ３０が接続されている。

学習用の入力パターンは、入力パターンとその転１テ列
との積であり、シフトレジスタ２４に保持されたベクト
ルの全要素の１つを乗じたものを加算する。この１つの
要素の保持のために保持部３１が設けられている。

このように構成された入力パターンは１行毎に加算部２
６において記憶行列Ｍに加算される。

前記量子化部２３は最大値を固定する機能に切換ること
が可能であり、入力パターンと２惚は列との和において
所定の最大値を越えるものがあるときにはそれを所定の
最大値に変更する。例えば記憶行列の各要素を８ビツト
とすると、入力パターンとの加算により要素が２５５を
越えＯに戻るおそれがあるが、最大値を２５５に規制し
ておけばそのような問題は生じない。

このようなニューラルネントワーク型のＬ２ＩＪａ部は
ｉ想結果に対して教師５３号を与えてい（ことにより、
記憶行列の各要素が変化し、最適な連想を生じるように
教育し得るので、人為的に連想パターンを決定する必要
はなく、容量の許すＩＩＩ囲内で任意の図形の認識に適
用でき、文字認識においては、ユーザの文字の特性を学
習してそのユーザの文字を高い確率で認識し得るように
なる。

メモリ９には種々の記憶行列の各位およびｍ終的に連想
すべき文字などのデータが登録されており、一定の連想
を行うときには記憶行列の各要素を連想部８のデュアル
ポートメモリ２１に転送する。連！！！　ｆＲｌ　８の
出力は連想すべき文字のコード番号などとし、コード番
号でメモリ９のアドレスを直接指定し、あるいは、３！
！忠部８の出力を変換部１０でコード番号に変換してメ
モリ９のアドレスを指定してもよい。

なおｉ想部の構成は以上の実施例に限定されるものでは
なくマカロツク、ビッツモデルに基づｔまたコネクショ
ンマシーン等をも使用し得るたｔこし現在の半導体技術
では大容量、小型のコネクションマシーンをハードウェ
アで構成することは困難であるので、記憶行列を用いた
構成が好ましｔｌ。

ざらに画像処理部２は前記実施例に限定されるものでは
なく、多くの特１飲量を抽出し得る高速画像処理システ
ムであれば任意の構成を採用し得る。

〔発明の効果〕

前述のとおり、この発明に係る画ｌｔ認識システムは、
画像を入力する入力部と、入力された画像を処理しかつ
特徴を抽出する画像処理部と、この１ｉｉｉ像処理部で
処理された画像を入力パターンとして連想パターンを出
力する連想部と、この運！！ｌ！部の連想パターンに直
接または間接的に対応したアドレスに記憶事項が格納さ
れたメモリとを備え、いわゆるニューラルネットワーク
により主要な認識の処理を行うので、多様な特徴量の処
理が可能であるとともに、ｒ；ｌＵ＆率を高め得るとい
うほれた効果を有する。

【図面の簡単な説明】

第１図はこの発明に係る画像！！！識シフシステム実施
例を示すブロック図、第２図は同実施例における画像処
理部を示す１０９９図、第３図は同実施例における連想
部を示すブロック図、第４［ｉ！ｌは連想部における量
子化部を示すブロック図である１・画像入力部、２・・
・画像処理部、３・認識部、４・・・ＭＰＵ、５・−・
処理部、６・・・フレームメモリ、７・・・入力部、８
・・ｊ１想部、９・・メモｌ鳳１０・変換部、１１・・
・マルチプレクサ、１２・・・近傍処理部、１３・・・
演算部、１４・・・数値演算部、１５・・状態演算部、
１６・・・乗算部、１７・・・セレクタ、１８　統合部
、１９・・・変換部、２ｏ・・逐次処理部、２１・・・
デュアルポートメモリ、２２・・・行列演算部、２３・
・・量子化部、２４・・速忠用入力部、２５・・乗算部
、２６・・・加算部、２７・・・保持部、２８・・・デ
ュアルポートメモリ、２９．３０・・マルチプレクサ。

Claims (1)

【特許請求の範囲】
1. （１）画像を入力する入力部と、入力された画像を処理
   しかつ特徴を抽出する画像処理部と、この画像処理部で
   処理された画像を入力パターンとして連想パターンを出
   力する連想部と、この連想部の連想パターンに対応した
   アドレスに記憶事項が格納されたメモリとを備えた画像
   認識システム。