KR920004067Y1 - Id-tv의 더블 스캔회로 - Google Patents
Id-tv의 더블 스캔회로 Download PDFInfo
- Publication number
- KR920004067Y1 KR920004067Y1 KR2019880020486U KR880020486U KR920004067Y1 KR 920004067 Y1 KR920004067 Y1 KR 920004067Y1 KR 2019880020486 U KR2019880020486 U KR 2019880020486U KR 880020486 U KR880020486 U KR 880020486U KR 920004067 Y1 KR920004067 Y1 KR 920004067Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- interpolation
- clock
- color
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/28—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical producing multiple scanning, i.e. using more than one spot at the same time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안의 구체적인 회로도.
제2도는 제1도에 도시된 각 구성요소의 구동파형도.
제3도는 본 고안에 따른 신호샘플링 파헝도이다.
* 도면의 주요부분에 대한 부호의 설명
11-14 : 3상태 버퍼회로 21-24 : 라인메모리
31-34 : 3상태 트랜시버회로 41-43 : 멀티플렉서
51-52 : 플립플롭 61-64 : 낸드게이트
71-74 : 인버터 81-82 : 오아게이트
본 고안은 ID-TV(Improved Definition TV)의 더블스캔(Double Scan)회로에 관한 것으로, 상세하게는 원래의 색신호와 이 색신호의 위상을 지연시킨 보간신호를 순차적으로 2배속 주사함으로써 화면의 해상도를 높이며 줄무늬를 나타내는 래스터(Raster)를 제거할 수 있는 더블스캔 회로에 관한 것이다.
종래의 컬러 TV는 아날로그 신호를 처리하여 TV를 동작시키는 방식을 채택하고 있었다. 즉, 휘도(Y)신호와 색도(C)신호가 각각의 필터를 거쳐 출력됨으로써 3색신호(R.G.B)를 구성하고 그후 비월주사방식을 채택하여 화면을 주사하게 되는 것이다.
그러나, 이와같은 기존의 처리방식은 TV가 대형화 할수록 래스터가 현저히 나타나고, 해상도가 급격히 저하되는 단점이 있었다.
특히, 래스터가 사람의 시각으로 인지할 정도로 나타냄으로써 TV방송을 청취하는데 현장감도 떨어지고 시각의 피로를 한층 더 증가시키는 문제점이 있었다.
따라서 본 고안은 상기한 문제점을 해결하고자, 더블스캔회로를 NTSC 방송방식의 디지탈신호로 처리하고, 비월주사방식대신 원신호의 색신호와 이 색신호의 위상을 지연시킨 보간신호를 순차적로 2배속 주사하는 순차 주사 방식을 채택하여 해상도를 높힐 수 있도록된 더블스캔회로를 제공하는데 그 목적이 있는 것이다.
상기한 목적을 달성하기 위한 수단은 8비트(Bit)의 원신호(S1)와 보간신호(S2)를 3상태 버퍼회로와 3상태 트랜시버(Transceiver)회로를 통하여 라인 메모리에 입력하고, 이 라인 메모리에 입력된 원신호(S1)와 보간신호(S2)를 교대로 멀티플렉서를 통해 출력함으로써 더블스캔을 실현하도록 구성한 것을 특징으로 한다.
다음은 상기 색신호 및 보간신호에 대하여 설명한다.
방송신호에는 R.G.B 3색신호가 있으며 본 고안은 이들 3색신호 가운데 하나의 색신호를 스캔하게되는데, 이 하나의 색신호의 데이터를 이용하여 보간신호를 구성하게 된다.
즉, 본 고안 스캔회로의 전단계에는 도시되지 않은 보간신호발생회로가 구성되어 있는바, 이 보간신호 발생 회로에서는 상기 색신호를 위상지연시킨 보간신호(S2)를 상기 스캔회로로 출력하게 된다.
따라서 종래 기수열의 수평주사선을 주사한후 상기 기수열사이의 우수열을 수평주사하는 비월주사 대신에 순차주사 방식으로 스캔동작을 2배속으로 주사하게된다. 즉 기수필드에 색신호를 주사하고 이 기수필드 아래의 우수필드에는 상기 색신호를 위상지연시킨 보간신호를 주사하는등 2배속 순차주사를 함으로써 줄무늬 형상으로 불리우는 라스터를 제거하게된다.
다시말해 본 고안은 종래 비월주사에서와 같이 15.75㎑의 속도로 우수열의 스캔을 마친후 곧이어 처음부터 긴수열을 스캔하는 방식에서 이를 개량하여 색신호를 1필드 주사한후 그 다음 필드에는 곧이어 보간신호를 주사하는 방식으로 색신호와 보간신호가 순차적으로 상기 비월주사의 스캔속도의 2배에 해당하는 31.5㎑의 속도로 순차주사를 하게되는 것이다.
이하 본 고안의 일실시예에 대하여 첨부도면을 참조하면서 상세히 설명한다.
제1도는 본 고안의 구체적인 회로를 도시한 것이고, 제2도 및 제3도는 본 고안에 따른 타임차트를 도시한 것으로, 색신호 공급단(S1)은 제1도에 도시된 바와같이, 병렬로 제1 및 제3의 3상태버퍼회로(11, 13)와 제1 및 제3의 3상태트랜시버회로(31, 33)를 통해 제1 및 제3라인 메모리(21, 23) 연결되어 색신호를 써넣고 읽어내는 색신호 메모리 수단을 구성하고, 보간신호 공급단(S2)은 병렬로 제2 및 제4의 3상태버퍼회로(12, 14)와 제2 및 제4의 3상태트랜시버회로(32, 34)를 통해 제2 및 제4라인 메모리(22, 24)에 연결되어 보간신호를 써넣고 일어내는 보간신호 메모리 수단을 구성하며, 상기 제1 및 제2 3상태트랜시버회로(31, 32)가 제1멀티플렉서(41)의 입력단(A, B)에 각각 연결되고 상기 제3 및 제4 트랜시버회로(33, 34)가 제2멀티플렉서(42)의 입력단(A, B)에 각각 연결되며 상기 제1 및 제2멀티플렉서(41, 42)는 출력단 멀티플렉서(43)의 입력단(A, B)에 각각 연결되어 2배속의 스캔신호를 출력하는 스캔신호 출력수단을 구성하게 된다.
또한 도시되지 않은 15.75㎑의 구동클럭단(fh)은 제1 D플립플롭(51)의 입력단에 연결되고 31.5㎑의 2배속 구동클럭단(2fh)은 제2 D플립플롭(52)에 연결되며, 상기 제1 D플립플롭(52)의 출력단(Q)은 14.3㎒의 샘플링클럭단(4fsc)과 함께 제1 낸드게이트(61)에, 그리고 28.6㎒의 2배속 샘플링 클럭단(8fsc)과 함께 제3 낸드게이트(63)에 연결되고, 또다른 출력단()은 2배속 샘플링클럭단(8fsc)과 함께 제2 낸드게이트(62)에, 그리고 샘플링 클럭단(4fsc)가 함께 제4 낸드게이트(64)에 연결되며, 상기 제1 및 제2 낸드게이트(61, 62)는 인버터(71, 72)를 통해 제1오아게이트(81)에 연결되고 상기 제3 및 제4 낸드게이트(63, 64)는 인버터(73, 74)를 통해 제2오아게이트(82)에 연결되어 상기 색신호 임시 저장수단과 보간신호 임시저장수단 및 스캔신호 출력수단에 구동클럭 및 샘플링클럭을 공급하는 클럭공급수단을 구성하게 된다.
다음은 클록공급수단이 상기 각 수단들에 연결된 구조에 대하여 설명한다.
15.75㎑의 구동 클럭을(fh)을 분주하는 제1플립플롭(51)의 출력단(Q)은 제1 및 제2버퍼회로(11, 12)의 인에이블단(E)과 제1 및 제2 트랜시버회로(31, 32)의 디렉션단(DIR)에 연결됨과 아울러 제3 및 제4라인메모리(23, 24)의 선택단()에 연결되고, 상기 제1 플립플롭(51)의 다른 출력단()은 플립플롭 자체의 지연입력단(D)에 연결되고, 이와 아울러 제3 및 제4버퍼회로(13, 14)의 인에이블단(E)과 제3 및 제4트랜시버회로(33, 34)의 디렉션단(DIR) 그리고 출력단 멀티플렉서(43)의 선택단(SEL)에 연결되면서 동시에 제1 및 제2 라인메모리(21, 22)의 선택단()에 연결된다.
한편, 31.5㎑의 구동클럭(2fh)을 분주하는 제2플립플롭(52)의 출력단(Q)은 제1 및 제2 멀티플렉서(41, 42)의 선택단(SEL)에 연결된 구조로 되어있다.
다음은 상기 구조로된 본 고안 더블스캔회로의 동작 및 작용 효과에 대하여 설명한다.
상기 3상태 버퍼회로(11, 12, 13, 14)는 그 인에이블단(E)에 인가되는 구동클럭이 로우레벨에서 라이징엣지되어 하이레벨을 유지하는 동㎹에 그 입력단이 인가된 색신호(S1) 또는 보간신호(S2)를 3상태 트랜시버회로(31, 32, 33, 34)로 출력시키는 기능을 하며, 상기 트랜시버회로는 그 디렉션단(DIR)에 인가되는 구동클럭이 로우레벨에서 라이징엣지되어 하이레벨을 유지할때 상기 버퍼회로(11, 12, 13, 14)에서 출력된 신호를 수신하여 라인메모리(21, 22, 23, 24)에 써넣게되고 하이레벨에서 다운엣지되어 로우레벨을 유지하고 있는 동㎹에는 라인메모리에 기억된 색신호 또는 보간신호를 읽어내어 멀티플렉서(41, 42)의 입력단(A, B)으로 전송하게 되는데, 이러한 상기 프랜시버회로(31, 32, 33, 34)가 색신호 또는 보간신호를 수신하여 라이트(Write) 기능을 수행하게 될때는 그 클럭단에 14.3㎒의 샘플링 클럭이 인가되고 이 클럭의 주기에 따라 상기 신호들은 샘플링되어 라인메모리(21, 22, 23, 24)에 써넣어지게 된다.
한편, 샘플링되어 상기 라인메모리에 기록된 색신호 또는 보간신호를 전송하는 리드(Read)기능을 할때는 그 클럭단에 28.6㎒의 샘플링클럭이 인가되어 수신시보다 더 세밀하게 샘플링한 신호를 상기 멀티플렉서(41, 42)로 읽어내게 된다.
상기 라인메모리(21, 22, 23, 24)는 그 선택단()에 인가되는 구동클럭이 하이레벨에서 다운엣지되어 로우레벨을 유지하고 있는동㎹ 액티브 상태가 되어 메모리 기능을 수행하고, 구동클럭이 하이레벨로 반전될때는 메모리 기능을 중지하고 메모리된 내용을 출력하게된다.
한편 멀티플렉서(41, 42, 43)는 그 선택단()에 인가되는 구동클럭이 로우레벨에서 라이징엣지되는 순간 A입력단에 인가되는 신호를 출력하게 되고, 라이징엣지되어 하이레벨을 유지하다가 다운엣지되는 순간 B입력단에 인가되는 신호를 출력하게 되는데, 상기 제1 및 제2 멀티플렉서(41, 42)에는 31.5㎑가 제2 플립플롭(52)에서 분주된 클럭이 인가되고, 상기 출력단 멀티플렉서(43)에는 15.75㎑가 제1 플립플롭(51)에서 분주된 클럭이 인가되게 된다.
다음은 제2도 및 제3도에 도시된 타임챠트를 참조로하여 본 고안의 전체적인 동작 과정을 설명한다. 제2a도에 도시된 파형은 15.75㎑의 구동클럭을 나타낸 것으로 이 구동클럭은 제1플립플롭(51)에서 제2b도 및 제2c도와 같이 분주되어 출력되게 되고, 제2d도에 도시된 파형은 31.5㎑의 구동클럭을 나타낸 것으로 제2플립플롭(52)에서 제2e도 및 제2f도와 같이 분주되어 출력되게 된다.
이와같이 상기 제1플립플롭(51)의 출력단(Q)에서 출력된 신호는 상기 제1 및 제2버퍼회로(11, 12)의 인에이블단(E)과 트랜시버회로(31, 32)의 디렉션단(DIR)에 인가되고, 동시에 제3 및 제4라인메모리(23, 24)에 인가되는데, 이 신호의 라이징엣지구간에서는 색신호(S1)와 보간신호(S2)가 상기 버퍼회로(11, 12)에서 출력되어 트랜시버회로(31, 32)로 인가되고, 클럭공급 수단내의 오아게이트(81)에 클럭단이 연결된 상기 트랜시버회로(31, 32)에서는 상기 색 및 보간신호를 제3a도에 도시된 14.3㎒의 주파수로 샘플링하여 라인메모리(21, 22)에 써넣게 된다.
이때 제3 및 제4 라인 메모리(23, 24)는 상기 라이징엣지 구간에서 메모리기능을 중지하고 기억된 내용을 읽어내게 되는데, 이때 이들 메모리(23, 24)와 한조를 이루는 트랜시버회로(33, 34)는 그 디랙션단(DIR)에 제1 플립플롭출력단()의 로우레벨이 헝성됨과 아울러 전송기능을 수행한다.
즉, 상기 메모리(23, 24)가 리드(Read)기능으로 전환됨에 따라 클럭공급 수단내의 오아게이트(82)에 출력단이 연결된 상기 트랜시버회로(33, 34)에서는 상기 메모리(23, 24)에 기억된 색신호(S1)와 보간신호(S2)를 제3a도에 도시된 28.6㎒의 주파수로 보다 더 세밀하게 샘플링하여 멀티플렉서(42)로 출력하게 된다.
한편 상기 멀티플렉서(42)는 그 선택단(SEL)에 인가되는 제2플립플롭(52)의 분주된 15.75㎑의 구동클럭에 따라 A입력단에 인가되는 색신호 또는 B입력단에 인가되는 보간신호를 주기적으로 선택하여 출력하게 된다.
즉, 제2플립플롭(52)에서 분주된 제2e도의 구동클럭에 있어서, 그 구동클럭이 로우레벨에서 하이레벨로 반전하는 라이징엣지에서는 A입력단이 선택되어 색신호(S1)가 출력되고 그후 로우레벨로 반전되는 다운엣지에서는 B입력단이 선택되어 보간신호(S2)가 출력되는데, 상기 클럭신호는 15.75㎑의 주파수를 갖고 있으나 ½㎐의 반주기 동안 라이징엣지와 다운엣지가 반복되므로 결국 상기 멀티플렉서(42)에서는 상기 클럭신호의 2배인 31.5㎑로 색신호와 보간신호를 교번적으로 출력단 멀티플렉서(43)로 출력하게된다. 즉, 종래 비월주사의 1필드의 주사기간에 해당하는 주기에서 31.51㎑의 색신호와 31.5㎑의 보간신호가 순차적으로 2배속 주사하게됨으로써 더블스캔 동작을 하게되는 것이다.
다음은 제1플립플롭(51)에서 출력되는 신호가 반전되어 인가되는 경우에 대하여 설명한다.
상기 제1플립플롭(51)의 출력단(Q)에서 출력되는 제2b도의 파형에서 다운엣지로 반전되는 구간에서는 상기 제1 및 제2 버퍼회로(11, 12)는 신호의 출력을 차단하게되고, 이때 출력단()에서 출력되는 제2c도의 신호는 라이징엣지로 반전되어 이구간에서 상기 제3 및 제4버퍼회로(13, 14)는 액티브되어 그 입력단으로 입력되는 색신호(S1) 및 보간신호(S2)를 트랜시버회로(33, 34)로 출력하게되고 클럭발생 수단내의 오아게이트(82)에 클럭단이 연결된 상기 트랜시버회로(33, 34)에서는 상기 색 및 보간신호를 제3d도에 도시된 14.3㎒의 주파수로 샘플링하여 라인메모리(23, 24)에 써넣게 되는데, 상기 오아게이트(82)에 출력되는 샘플링클럭(8fsc, 4fsc)은 이들 오아게이트(82)의 입력단에 연결된 제1플립플롭(51)의 출력단()에서 출력되는 신호의 반전에 따라 주지적으로 선택되게 된다.
상기 제1 및 제2라인메모리(21, 22)는 상기 라이징 엣지구간에서 메모리기능을 중지하고 기억된 내용을 읽어내게 되는데, 이때 이들 메모리(21, 22)와 한조를 이루는 트랜시버회로(31, 32)는 그 디렉션단(DIR)에 제1 플립플롭 출력단½㎐의 로우레벨이 형성됨과 아울러 송신기능을 수행하게된다.
즉, 상기 메모리(21, 22)가 리드(Read)기능으로 전환됨에 따라 클럭공급수단내의 오아게이트(81)에 출력단이 연결된 상기 트랜시버회로(31, 32)에서는 상기 메모리(21, 22)에 기억된 색신호(S1)와 보간신호(S2)를 제3c도에 도시된 28.6㎒의 주파수로 보다 더 세밀하게 샘플링하여 멀티플렉서(41)로 출력하게된다.
상기 제1 멀티플렉서(41)는 상기 제2멀티플렉서(42)와 마찬가지로 셀렉터단(SEL)에 인가되는 클럭의 반전에 따라 A입력단에 인가되는 색신호 또는 B입력단에 인가되는 보간신호를 출력단 멀티플렉서(43)의 A입력단으로 주기적으로 선택하여 출력하게 된다.
상기 출력단 멀티플렉서(43)의 선택단(SEL)으로는 제2c도에 도시된 바와같이 제1플립플롭(51)의 분주된 출력단()의 클럭이 출력되고 이 멀티플렉서(43)는 상기 분주된 출력단()의 클럭에 따라 그 입력단(A, B)으로 입력되는 상기 멀티플렉서(41, 42)의 출력신호를 선택하여 출력하게 된다.
상기 멀티플렉서(43) 또한 제2f도의 라이징엣지에서 A입력단을 선택하고 다운엣지에서는 B입력단을 선택하게 되므로 ½㎐동안 1회의 교번선택이 이루어지게되고, 결국 15.75㎑를 가지고 A단 및 B단의 입력신호를 출력하게 된다.
한편 상기 멀티플렉서(43)의 A입력단 또는 B입력단에서는 상기한 바와같이 31.5㎑의 주기로 선택된 색신호 및 보간신호가 각각 출력되게 되므로 라인메모리(21)에 라이트(Write)된 색신호(S1)가 31.5㎑로 출력되면 그후 라인메모리(22)에 라이트(Write)의 색신호(S1)와 라인메모리(24)의 보간신호(S2)가 순차적으로 출력되어 종래 15.75㎑의 2배인 더블스캔동작이 일어나게 되는 것이다.
이상에서 설명한 바와 같이 본 고안의 방송신호를 디지탈신호로 처리하는 회로에 있어서 라인메모리를 이용하고 읽기와 쓰기 동작시 2배속 주사로 색신호와 보간신호를 처리함으로써 화면의 해상도를 배가시킨 효과가 있으며 이 2배속 주사처리에 의하여 화면의 래스터가 제거되는 효과가 있는 것이다.
Claims (1)
- 방송신호를 디지탈 배속처리하는 더블스캔회로에 있어서, 색신호 공급단에 연결되어 색신호를 써넣고 읽어내는 적어도 2 이상의 라인 메모리와, 보간신호 공급단에 연결되어 보간신호를 써넣고 읽어내는 적어도 2이상의 라인메모리로 구성된 메모리수단과; 신호공급단과 메모리수단 사이에 연결되어 색신호와 보간신호의 입출력을 제어하고 상기 메모리수단에 색신호 또는 보간신호를 써넣거나 읽어내도록하는 데이터 입출력 제어수단과; 상기 메모리 수단에 연결되어 이곳에 기억된 색신호와 보간신호를 순차적으로 선택하여 출력하는 스캔신호 출력수단과; 플립플럽과 논리게이트의 동작으로 상기 메모리수단과 데이터 입출력제어수단 및 스캔회로 출력 수단에 구동클럭 및 샘플링 클럭을 인가하는 클럭공급 수단으로 구성된 것을 특징으로 하는 ID-TV의 더블스캔회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880020486U KR920004067Y1 (ko) | 1988-12-12 | 1988-12-12 | Id-tv의 더블 스캔회로 |
US07/448,692 US5115312A (en) | 1988-12-12 | 1989-12-11 | Double scanning circuit of ID-TV |
JP1989143564U JP2519444Y2 (ja) | 1988-12-12 | 1989-12-12 | Idーtvのダブルスキャン回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880020486U KR920004067Y1 (ko) | 1988-12-12 | 1988-12-12 | Id-tv의 더블 스캔회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900013776U KR900013776U (ko) | 1990-07-06 |
KR920004067Y1 true KR920004067Y1 (ko) | 1992-06-20 |
Family
ID=19282065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880020486U KR920004067Y1 (ko) | 1988-12-12 | 1988-12-12 | Id-tv의 더블 스캔회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5115312A (ko) |
JP (1) | JP2519444Y2 (ko) |
KR (1) | KR920004067Y1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05308599A (ja) * | 1991-12-30 | 1993-11-19 | Samsung Electron Co Ltd | プリンティング方法及びこれに適合したプリンティング装置 |
KR0126330Y1 (ko) * | 1993-10-23 | 1998-12-15 | 김광호 | 텔레비젼 수상기의 더블스캔 제어회로 |
US5767987A (en) * | 1994-09-26 | 1998-06-16 | Ricoh Corporation | Method and apparatus for combining multiple image scans for enhanced resolution |
KR100223644B1 (ko) * | 1997-01-14 | 1999-10-15 | 윤종용 | 개인용 컴퓨터 모니터 겸용 멀티시스템 텔레비젼 수상기 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5879378A (ja) * | 1981-11-05 | 1983-05-13 | Sony Corp | テレビジヨン受像機 |
US4415931A (en) * | 1982-03-18 | 1983-11-15 | Rca Corporation | Television display with doubled horizontal lines |
US4583113A (en) * | 1983-08-26 | 1986-04-15 | Rca Corporation | Progressive scan television display system employing interpolation in the luminance channel |
US4630098A (en) * | 1985-07-31 | 1986-12-16 | Rca Corporation | Progressive scan display system with correction for non-standard signals |
US4723163A (en) * | 1985-12-26 | 1988-02-02 | North American Philips Consumer Electronics Corp. | Adaptive line interpolation for progressive scan displays |
JPS63132593A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 信号処理回路 |
-
1988
- 1988-12-12 KR KR2019880020486U patent/KR920004067Y1/ko not_active IP Right Cessation
-
1989
- 1989-12-11 US US07/448,692 patent/US5115312A/en not_active Expired - Fee Related
- 1989-12-12 JP JP1989143564U patent/JP2519444Y2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02116181U (ko) | 1990-09-18 |
KR900013776U (ko) | 1990-07-06 |
US5115312A (en) | 1992-05-19 |
JP2519444Y2 (ja) | 1996-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100337406B1 (ko) | 그레이-스케일신호발생회로및액정디스플레이 | |
US5668469A (en) | Digital oscilloscope using color plane display device and data display method therefore | |
US4785297A (en) | Driver circuit for matrix type display device | |
US5475437A (en) | Double scan circuit for inserting a new scan line between adjacent scan lines of a television | |
JPH0833923B2 (ja) | 直列入力データの2次元的フィルタ処理装置 | |
KR920004067Y1 (ko) | Id-tv의 더블 스캔회로 | |
EP0314922B1 (en) | Apparatus for communication pixel data from RAM memories to a display | |
JPS6173485A (ja) | テレビジヨン特殊効果発生器 | |
KR850002191A (ko) | 순차주사형 칼라텔레비젼 영상표시 장치 | |
JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
US5003304A (en) | Pattern display signal generating apparatus and display apparatus using the same | |
US5216756A (en) | Luminance interspersion type waveform display apparatus | |
EP0123082B1 (en) | Logic timing diagram display apparatus | |
JPH08234702A (ja) | 表示装置 | |
JPS6224298A (ja) | 画素丸め処理方法および回路 | |
KR900007637B1 (ko) | 더블 스캔장치 | |
KR100227981B1 (ko) | 화상처리회로 | |
KR930000484Y1 (ko) | 그래픽 보드의 도트 패닝회로 | |
KR100250147B1 (ko) | 화면 분할 신호 발생기 | |
KR960010380Y1 (ko) | 블럭 시작신호 발생회로 | |
JP2786511B2 (ja) | リアルタイムデータ処理装置 | |
JPH0817494B2 (ja) | マトリクス液晶表示体の駆動回路 | |
KR19980017987A (ko) | 액정 표시 장치의 타이밍 제어장치 | |
JPH0291689A (ja) | スムージング装置 | |
JPS6051828B2 (ja) | テレビジヨン受像機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E601 | Decision to refuse application | ||
E902 | Notification of reason for refusal | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20010530 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |