KR100337406B1 - 그레이-스케일신호발생회로및액정디스플레이 - Google Patents

그레이-스케일신호발생회로및액정디스플레이 Download PDF

Info

Publication number
KR100337406B1
KR100337406B1 KR1019970051869A KR19970051869A KR100337406B1 KR 100337406 B1 KR100337406 B1 KR 100337406B1 KR 1019970051869 A KR1019970051869 A KR 1019970051869A KR 19970051869 A KR19970051869 A KR 19970051869A KR 100337406 B1 KR100337406 B1 KR 100337406B1
Authority
KR
South Korea
Prior art keywords
gray
scale
waveform
clock signal
frame
Prior art date
Application number
KR1019970051869A
Other languages
English (en)
Other versions
KR19980032707A (ko
Inventor
후지사와요시미쓰
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19980032707A publication Critical patent/KR19980032707A/ko
Application granted granted Critical
Publication of KR100337406B1 publication Critical patent/KR100337406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

파형은 일정한 개수의 영상 프레임들에 대하여 각 프레임에서 일정한 구간동안에 스캔되어지는 화소의 그레이 레벨을 나타낸다. 각 구간은 부분들로 나누어진다. 파형은 각 구간의 각 부분에서 하이(high) 레벨 또는 로우(low) 레벨을 가진다. 상기 개수의 프레임들에 있는 구간들에 대하여 집합적으로 취해지는 파형의 하이 부분들의 개수는, 화소의 그레이 레벨에 따라 한 부분의 단계들에서 가변적이다. 매트릭스-어드레스식 디스플레이에서, 나란한 화소들의 파형들이 일치하여 전부 하이와 로우로 가지 않도록 파형들은 변화된다.

Description

그레이-스케일 신호 발생 회로 및 액정 디스플레이 {GRAY-SCALE SIGNAL GENERATING CIRCUIT AND LIQUID CRYSTAL DISPLAY}
본 발명은 펄스폭 변조 타입의 그레이-스케일 신호의 발생을 위한 회로와, 이 회로를 사용하는 매트릭스-어드레스식 액정 디스플레이에 관한 것이다.
많은 액정 디스플레이들에서, 각 화소는 단지 온(on) 과 오프(off) 상태들만을 가지고 있어서, 중간 그레이 레벨들은 화소를 온과 오프로 반복하고 온-오프 듀티 사이클을 제어함으로써 디스플레이된다. 이런 기술은 프레임 비율 제어(frame rate control)라고 또는, 더욱 더 일반적으로는 펄스폭 변조라고 알려져 있다. 컬러 액정 텔레비젼 세트와 같은 컬러 디스플레이에서, 이런 기술은 다른 강도의 빨강과 파랑 및 녹색을 혼합함으로써 많은 개수의 컬러를 디스플레이하는데 사용될 수 있다. '그레이-스케일'이란 용어는, 비록 컬러가 포함되더라도, 이런 강도들을 표시하기 위하여 보통 사용되어 진다. 액정 텔레비젼 세트들은 디스플레이 스크린상의 화소들이 한번에 한 라인씩 스캔되는 행렬 주소를 사용한다.
발생되는 문제점은, 자연적인 디스플레이 모습을 위하여 필요한 많은 개수의 그레이 레벨들을 표시하기 위하여 화소가 스캔되는 시간 구간이, 고주파수 타이밍 클럭 신호를 필요로 할 정도로, 미세하게 나누어져야 한다는 것이다. 고주파수 클럭 신호의 사용은 디스플레이의 전력 소실을 증가시킨다. 덧붙여, 액정 물질은 타이밍 클럭 신호의 속도에 필적될 정도의 속도들로 전압 변화들에 반응할 수 있어야 하지만, 매우 빠른 반응 시간들을 가진 액정 물질들을 찾는 것은 쉽지 않다.
따라서 펄스폭 변조에 의한 그레이-스케일 신호를 발생하기 위한 타이밍 클럭 신호의 주파수를 감소시키는 것이 본 발명의 목적이다.
본 발명의 부가적인 목적은 플리커를 발생시키는 것을 피하는 것이다.
도 1 은 본 발명의 제 1 의 실시예에서 그레이-스케일 신호 발생 회로의 블록도.
도 2 는 제 1 의 실시예에서 그레이-스케일 파형 발생기 및 셀렉터(selector)를 나타내는 개략도.
도 3 은 제 1 의 실시예의 작동을 도시하는 타이밍도.
도 4 는 인접하는 두 개의 화소들의 열을 액정 디스플레이에서 구동시키기 위해 사용되는 제 1 의 실시예의 작동을 도시하는 타이밍도.
도 5 는 종래의 그레이-스케일 신호 발생 회로의 작동을 도시하는 타이밍도.
도 6 은 본 발명의 제 2 의 실시예에서 그레이-스케일 신호 발생 회로의 블록도.
도 7 은 제 2 의 실시예에서 프레임 클럭 디바이더와 그레이-스케일 파형 발생기 및 셀렉터의 개략도.
도 8 은 제 2 의 실시예의 작동을 도시하는 타이밍도.
도 9 는 인접하는 네 개의 화소 열들을 액정 디스플레이에서 구동시키기 위하여 사용되는 제 2 의 실시예의 작동을 도시하는 타이밍도.
※도면의 주요 부분에 대한 부호의 설명※
1 : 데이터 2 : 타이밍 클럭
3 : 프레임 클럭 4 : 그레이-스케일 기억장치
5 : 그레이-스케일 파형 발생기 6 : 셀렉터
7 : 출력 드라이버 8 : 출력 터미널
9 : 그레이-스케일 제어 회로 G : 그레이-스케일 파형
본 발명에 따라 발생되는 그레이-스케일 신호는 연속적인 프레임들에 디스플레이되는 영상에서 각 프레임의 일정한 구간동안에 스캔되어지는 화소의 그레이 레벨을 나타낸다. 이 구간들의 각각은 제 1 의 개수의 부분들로 나누어진다. 각 프레임의 각 구간의 각 부분에서 하이 레벨 또는 로우 레벨을 가지고 있는 파형은 제 2 의 개수의 프레임들에서 이런 구간들을 스팬(span)하여 발생된다. 그리하여 파형은 상기 제 1 의 개수에 상기 제 2 의 개수를 곱한 것과 같은 총 개수의 부분들을 가진다. 이 총 개수의 부분들중에, 많은 개수의 부분들에 대하여화소의 그레이 레벨에 반응적이고 한 부분의 단계들에서 가변적인 파형은 하이이다. 그레이-스케일 신호는 이 파형으로부터 발생된다.
본 발명의 방법이 디스플레이에서 다수의 화소들을 구동시키기 위하여 적용될 때, 그레이-스케일 신호들의 타이밍은, 비록 일정한 개수의 나란한 화소들이 동일한 그레이 레벨들을 가지고 있다 하더라도, 그들의 그레이-스케일 신호들이 일치하여 모두 하이나 로우로 가지 않는 파형들을 갖도록 변화된다.
본 발명의 두 실시예들은 첨부된 예시 그림들에 관련하여 기재될 것이다. 두 실시예들은 컬러 액정 디스플레이에서 사용하기 위한 그레이-스케일 신호들을 발생한다. 제 1 의 실시예는 8 개의 그레이 레벨들을 출력한다. 제 2 의 실시예는 16 개의 그레이 레벨들을 출력한다.
도 1 과 관련하여, 제 1 의 실시예는 데이터 입력 터미널 (1), 타이밍 클럭 (TCLK) 입력 터미널 (2), 프레임 클럭 (FCLK) 입력 터미널 (3), 그레이-스케일 기억장치 (4), 그레이-스케일 파형 발생기 (5), 셀렉터 (6), 출력 드라이버 (7) 및, 출력 터미널 (8) 로 구성되어 있다. 그레이-스케일 기억장치 (4), 그레이-스케일 파형 발생기 (5) 및, 셀렉터 (6) 는 그레이-스케일 제어 회로 (9) 를 구성한다.
출력 드라이버 (7) 는 (그림에 나타나지 않은) 액정 디스플레이에서 열 전극에 연결되어 있고 주요한 하나의 컬러 (빨강이나 파랑, 또는 녹색)의 한 열의 화소들을 구동시킨다. 디스플레이는 한 번에 한 라인씩 스캔되는데, 이때 라인은 화소들의 열로 구성되어 있다. 디스플레이는 각 열에서 각 주요 컬러에 대하여개별적인 출력 드라이버 (7) 를 가지고 있고, 동시에 모든 열들을 스캔한다.
디스플레이된 화상 신호는, 예를 들면, 연속적인 화소들로 각각 구성되어 있는 연속적인 라인들로 각각 구성되어 있는 연속적인 프레임들로 나누어지는 디지털 텔레비젼 신호이다. 액정 디스플레이에서 한번에 한 라인을 스캔하는 설계로 변환시키기 위하여, 신호는 기억 장치에 저장되어야 한다. 그레이-스케일 기억장치 (4) 는 주요한 하나의 컬러에 대한, 한 프레임의 한 열에서 하나 이상의 화소에 대한, 데이터를 저장한다.
그레이-스케일 파형 발생기 (5) 에 의하여 수신된 프레임 클럭은 두 프레임 주기들과 같은 주기를 가지고 있다. 이런 타입의 프레임 클럭 신호는 각 펄스에서 하이와 로우 상태사이에서 반전되는 신호를 출력시키기 위하여 배열된 플립 플롭 회로에 클럭 신호로서 펄스들을 공급함으로써, 프레임의 초기에 하나의 펄스로 구성되어 있는, 프레임 펄스 신호로부터 발생될 수 있다.
타이밍 클럭은 한 라인을 스캔하는 구간의 지속기간의 1/4 과 같은 구간을 가지고 있다. 라인을 스캔하는 각 구간동안에, 그레이-스케일 파형 발생기 (5) 는 8 개의 펄스폭 변조된(pulse-width-modulated) 그레이-스케일 파형들을 출력한다. 셀렉터 (6) 는 한 화소에 대한 자료에 따라서, 그레이-스케일 기억장치 (4) 로부터 판독된, 이런 파형들중의 하나를 선택하고, 그것에 의하여 그레이-스케일 파형 G 를 발생한다. 출력 드라이버 (7) 는 액정 디스플레이를 구동시키기 위하여 필요로 되어지는 전압 레벨들을 가지고 있는 그레이-스케일 신호로 파형 G 를 전환한다.
그레이-스케일 기억장치 (4) 는 각각 출력 데이터의 한 비트를 가지고 있는 세 개의 출력 신호 라인들을 가지고 있다. 이런 비트들은 표 1 에 나타난 것처럼 0 에서 7 까지의 8 개의 그레이 레벨들을 나타낸다.
레벨 비트 2 비트 1 비트 0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
도 2 는 그레이-스케일 파형 발생기 (5) 와 셀렉터 (6) 의 내부 구조를 보여준다.
그레이-스케일 파형 발생기 (5) 는, 타이밍 클럭 신호 (TCLK) 의 주파수를 2 와 4 로 나누기 위하여 상호 연결된 한 쌍의 D 타입 플립-플롭들 (11) 과 (12) 및, 프레임 클럭 신호 (FCLK) 를 반전시키는 반전기 (13), 그리고 3-입력 OR 게이트 (14) 와 2-입력 OR 게이트 (15) 및 2-입력 AND 게이트 (16) 그리고 3-입력 AND 게이트 (17) 등의, 플립 플롭 (11) 과 (12) 및 반전기 (13) 의 출력들상에서 로직 작동을 수행하는 8 개의 논리 게이트들을 가지고 있다. 이런 작동들은 셀렉터 (6) 에 공급되는 8 개의 다른 파형들을 발생한다.
셀렉터 (6) 는 그레이-스케일 기억장치 (4) 로부터 비트 신호들을 해독하는, 8 개의 3-입력 AND 게이트들로 구성되어 있다. 예를 들면, AND 게이트 (18) 는 비트 0, 1, 2 들의 반전된 값들의 논리적 AND 를 취한다.
셀렉터 (6) 는 또한 AND 게이트 (19) 에서 AND 게이트 (20) 까지의 8 개의 2-입력 AND 게이트로 구성된다. 3-입력 AND 게이트 (18) 의 출력에 반응하여, 2-입력 AND 게이트 (19) 는, 그레이-스케일 기억장치 (4) 로부터 수신된 비트 0, 1, 2 가 모두 로우일 때, 그레이-스케일 파형 발생기 (5) 로부터 출력된 항상 로우인 그라운드(ground) 파형을 선택한다. 셀렉터 (6) 에서 나머지 다른 2-입력 AND 게이트들은 셀렉터 (6) 에서 나머지 다른 3-입력 AND 게이트들의 출력들에 따라서 그레이-스케일 파형 발생기 (5) 에 있는 논리 회로들에 의하여 발생된 파형들을 선택한다.
AND 게이트 (19) 에서 AND 게이트 (20) 까지의 이런 2-입력 AND 게이트들의 출력들은 와이어드 OR 배열로 연결되어 그레이-스케일 파형 G 를 발생한다. 파형 G 의 레벨은, 셀렉터 (6) 에 있는 2-입력 AND 게이트 모두의 출력들이 로우일 때 로우이고, 셀렉터 (6) 에 있는 2-입력 AND 게이트중 하나 이상의 출력이 하이일 때 하이이다.
다음으로는, 제 1 의 실시예의 작동이 기재될 것이다.
도 3 은 타이밍 클럭 신호 (TCLK), 프레임 클럭 신호 (FCLK), 반전기 (13) 에 의하여 발생된 반전된 프레임 클럭신호(
Figure pat00001
), 플립 플롭 (11) 의 출력(
Figure pat00002
) , 플립 플롭 (12) 의 출력 (
Figure pat00003
) 및, 셀렉터 (6) 의 0 ('000') 에서부터 7 ('111') 까지의 입력 데이터 값들에 대한 출력 G 를 보여준다. 짝수 번호로 된 프레임 2n 과 그 뒤의 홀수 번호로 된 프레임 2n + 1 의 두 개의 연속적인 프레임에서 제 1 의 라인의 스캔 구간들 T SUB { S1 } 과 T SUB { S2 } 동안에 출력 파형들 G 가 나타나 있다. 각 파형에서, 하이 레벨은 논리 1 에 해당하고, 로우 레벨은 논리 0 에 해당한다.
출력 파형 G 는, 화소에 대한 데이터가 프레임 2n 과 2n + 1 사이에서 변화하지 않는다는 가정하에, 제 1 의 라인에 있는 한 화소의 그레이 레벨을 나타낸다. 두 개의 출력 파형들의 발생이 도 2 와 3 을 참조하여 아래에 기재되어 있다.
만약 그레이 레벨이 0 ('000') 이라면, 셀렉터 (6) 에 있는 AND 게이트 (18) 의 출력이 하이로 올라가서, AND 게이트 (19) 가 파형 발생기 (5) 에 의하여 출력된 그라운드 레벨 파형을 선택하도록 한다. 셀렉터 (6) 에 있는 다른 모든 AND 게이트들의 출력들은 로우이다. 따라서 셀렉터 (6) 에 의하여 출력된 파형 G 는 T SUB { S1 } 과 T SUB { S2 } 양쪽 구간 동안에 로우에 머물러 있다.
만약 그레이 레벨이 1 ('001') 이면, 게이트 (18) 위의 3-입력 AND 게이트들의 출력은 하이로 올라가서, 게이트 (19) 위의 2-입력 AND 게이트가 그레이-스케일 파형 발생기 (5) 에 있는 AND 게이트 (17) 의 출력을 선택하도록 한다. 이 출력은, 라인 구간 T SUB { S1 } 의 제 1 의 타이밍 클럭 주기 T SUB { C } 동안에 발생하는 조건인,
Figure pat00004
가 모두 하이일 때 하이이다.
다른 출력 파형들은 도 2 로부터 쉽게 검증될 수 있는 유사한 로직 작동들에 의하여 발생된다. 도 3 에 나타난 것처럼, 제 1 의 실시예는 두 개의 연속적인 프레임들에 대하여 그레이-스케일 파형 G 의 펄스폭 변조를 수행하여, 비록 타이밍 클럭 신호 (TCLK) 가 각 라인 스캔 구간을 지속기간 T SUB { C } 의 단지 4 개의 부분들로 나눈다 할지라도, 그것에 의하여 8 개의 그레이 레벨들을 얻는다. 이것은 파형이 두 라인 스캔 구간들을 스팬하여 전체적으로 지속기간 T SUB { C } 의 8 개의 부부분들로 이루어져 있고, 파형이 하이인 이런 부분들의 개수가 한 부분의 단계들에서 변화될 수 있기 때문이다.
물론, 그레이-스케일 파형 G 는, 각 프레임에서 차례로 뒤따르며, 제 1 의 스캔 라인에서 화소에 대한 파형뿐만 아니라 다른 스캔 라인들에서 같은 열에 있는 화소들에 대한 다른 파형들로 구성되기도 한다.
만약 화소의 그레이 레벨이 예를 들면 프레임 2n 의 0 ('000') 에서 프레임 2n + 1 의 4 ('100') 로 변화된다면, 출력 신호 G 는, 마치 그 변화가 일어나지 않았었던 것처럼, 구간 T SUB { S2 } 내내 로우로 남아있을 것이다. 그런데, 만약 그레이 레벨이 4 ('100') 에 남아있거나 다음 프레임 2n + 2 에서 더 높은 그레이 레벨에 남아있으면, 출력 신호 G 는 프레임 2n + 2 에서 제 1 의 라인 스캔 구간내내 하이로 올라갈 것이다. 따라서 새로운 그레이 레벨의 출력에 있어서 한 프레임 지연이 있을 수도 있지만, 텔레비젼 프레임 비율들에서는 이러한 지연은 쉽게 눈에 띄지 않는다.
제 1 의 실시예가 액정 디스플레이를 구동시키기 위하여 사용될 때, 도 2 에 나타난 회로 배열이, 예를 들면, 짝수 번호의 열들을 구동시키는데 사용되어 진다. 홀수 번호 열들에서, 회로 배열은 그레이-스케일 파형 발생기 (5) 로부터 반전기 (13) 를 제거함으로써 변화된다. 도 4 는 이러한 제거의 결과를 도시하고, 0 ('000') 에서 7 ('111') 까지의 각 그레이 레벨에 대하여 짝수 번호 열 2k 과 인접 홀수 번호 열 2k + 1 에서 그레이-스케일 파형 G 를 나타내고 있다. 반전기 (13) 를 제거하면 파형들 G 의 짝수 프레임 절반과 홀수 프레임 절반을 홀수 번호 열들에서 뒤바꿔놓은 것으로 나타난다. 따라서, 비록 열 2k 에 있는 화소와 열 2k + 1 에 있는 인접 화소가 동일한 그레이 레벨을 가진다 하더라도, 그들의 그레이-스케일 파형들은 일치하여 하이와 로우로 가지 않는다.
이런 배열이 플리커를 피하게 된다. 예를 들면, 모든 그레이 레벨들이 0 ('000') 에서 4 ('100') 까지의 범위에 있는 디스플레이를 생각해보아라. 만약 모든 출력 드라이버들 (7) 이 도 3 에 도시된 파형들 G 을 수신한다면, 모든 하이 레벨 부분들이 짝수 번호 프레임들에 집중될 것이다. 즉, 전체 스크린이 홀수 번호 프레임들에서 그레이 레벨 0 으로 가게되어, 명백한 플리커 효과를 생성시킬 것이다. 그런데, 도 4 에 나타난 파형들에서는, 하이 레벨 부분들은 짝수 번호 프레임과 홀수 번호 프레임사이에 균등하게 분배되어 있어서, 플리커가 사라진다.
덧붙여, 각 열은 서로 다른 출력 드라이버 (7), 셀렉터 (6) 및, 그레이-스케일 기억장치 (4) 를 필요로 하는 반면에, 단일 그레이-스케일 파형 발생기 (5) 는 짝수 번호 열들에서 다수의 셀렉터들 (6) 에 의하여 공유될 수 있고, 반전기 (13) 가 제거된 단일 그레이-스케일 파형 발생기 (5) 는 홀수 번호 열들에서 다수의 셀렉터들 (6) 에 의하여 공유될 수 있다.
제 1 의 실시예와 비교하면, 도 5 는 한 프레임내에서 펄스폭 변조에 의하여 8 개의 그레이 레벨들을 생성시키는 종래의 방법을 보여주고 있다. 라인 스캔 구간 T SUB { S } 을 8 개의 부분들로 나누기 위하여, 타이밍 클럭 신호 주파수는 제 1 의 실시예에서보다 2 배 높아야 하고, 따라서 전력 소실은 증가된다.
다음으로, 제 2 의 실시예가 기재될 것이다. 제 2 의 실시예는 제 1 의 실시예와 같은 타이밍 클럭 및 프레임 클럭 신호들을 사용하지만, 그러나 두 배나 많은 그레이 레벨들을 얻는다.
도 6 을 참조하면, 제 2 의 실시예는 제 1 의 실시예와 같은 입력 터미널들 (1), (2), (3) 과 출력 터미널 (8) 및, 출력 드라이버 (7) 를 가지고 있다. 제 2 의 실시예에서 그레이-스케일 기억장치 (21) 는 4-비트 데이터를 출력시키는데, 비트 3 은 최상위 비트이다. 프레임 클럭 디바이더 (22) 는 프레임 클럭 (FCLK) 의 주파수를 2 로 나눈다. 그레이-스케일 파형 발생기 (23) 는 16 개의 그레이-스케일 파형들을 셀렉터 (24) 에 공급하고, 상기 셀렉터는 그레이-스케일 기억장치 (21) 의 출력에 따라서 상기 파형들 중의 하나를 선택한다. 그레이-스케일 기억장치 (21), 프레임 클럭 디바이터 (22), 그레이-스케일 파형 발생기 (23) 및, 셀렉터 (24) 는 그레이-스케일 제어 회로 (25) 를 구성한다.
도 7 은 프레임 클럭 디바이더 (22), 그레이-스케일 파형 발생기 (23) 및, 셀렉터 (24) 의 내부 구조를 보여준다.
프레임 클럭 디바이더 (22) 는 D 타입 플립 플롭 (31) 으로 구성되어 있다. 상기 플립 플롭의 Q 출력 신호는 프레임 클럭 신호 (FCLK) 의 주파수의 절반을 갖는다. NOR 게이트 (23) 와 NAND 게이트 (33) 같은 논리 게이트들은 프레임 클럭 디바이더 (22) 의 출력 신호들을 생성하기 위하여 플립 플롭 (31) 의 반전 및 비반전 출력들 (
Figure pat00005
과 Q31) 및 FCLK 상에서 논리 연산들을 수행한다.
그레이-스케일 파형 발생기 (23) 는, 타이밍 클럭 신호 (TCLK) 의 주파수를 2 와 4 로 나누기 위하여 서로 연결되어 있는, 한 쌍의 D 타입 플립 플롭들 (34) 및 (35) 과 다양한 논리 게이트들로, 이들중에는 예를 들면 NOR 게이트 (36), AND 게이트 (37) 및 NAND 게이트 (38) 등이 있는, 구성되어 있다. 이런 게이트들은, 셀렉터 (24) 에 공급되는 16 개의 그레이-스케일 파형들을 발생시키기 위하여, 플립 플롭 (34) 와 (35) 의 비반전 출력들 (Q34 및 Q35), 플립 플롭 (35) 의 반전 출력 (
Figure pat00006
) 및, 프레임 클럭 디바이더 (22) 로부터 수신된 출력 신호들 상에서 논리 연산을 수행한다.
셀렉터 (24) 는 비트 신호들 (비트 3, 비트 2, 비트 1 및, 비트 0) 을 그레이-스케일 기억장치 (21) 로부터 반전시키는 4 개의 반전기들 (39) 과, 16 개의 5-입력 AND 게이트들 (40) 로 구성되어 있다. 5-입력 AND 게이트들 (40) 은 비트 신호들의 값들에 따라서 그레이-스케일 파형 발생기 (23) 로부터 16 개의 출력 신호들중에서 하나를 선택한다. 5-입력 AND 게이트들 (40) 의 출력들은 와이어드 OR 로직에 의하여 결합되어 5-입력 AND 게이트들 (40) 중에서 어느 하나의 출력이 하이일 때 하이로 가는 그레이-스케일 파형 G 를 만들어 낸다.
도 8 은 타이밍 클럭 (TCLK), 프레임 클럭 (FCLK), 플립 플롭 (31) 에 의하여 출력된 분할된 프레임 클럭 (Q31) , 플립 플롭들 (34) 와 (35) 의 Q 출력 터미널들로부터 출력된 분할된 타이밍 신호들 (Q34) 와 (Q35) 및, 4 개의 연속적인 프레임들의 제 1 의 라인 스캔 구간들 (TS1, TS2, TS3또는 TS4) 에 출력된 0 ('0000')에서 15 ('1111') 까지의 그레이 레벨들에 대한 그레이-스케일 파형들 G 을 보여주고 있다. 프레임들은 4n 에서 4n + 3 까지 번호매겨 있다.
도 8 의 파형들이 도 7 에서 수행되었던 논리 연산들로부터 직접 증명될 수 있기 때문에, 제 2 의 실시예의 작동에 대한 상세한 기재는 생략될 것이다.
제 2 의 실시예가 액정 디스플레이를 구동시키기 위하여 사용될 때, 도 7 에 나타난 회로 배열이 모든 제 4 의 열을, 예를 들면 k 가 정수인 4k 형태의 열 번호들을 가진 열들을 구동시키기 위하여 사용된다.
그 다음의 인접 열들 (4k + 1) 에서, 파형 타이밍은 프레임 클럭 드라이버 (22) 에 반전기를 추가하고, 비반전 프레임 클럭 신호 (FCLK) 대신에 반전 프레임 클럭 신호 (
Figure pat00007
) 를 사용함으로써 한 프레임차이만큼 오프셋된다.
그 다음의 인접 열들 (4k + 2) 에서, FCLK 는 반전되지 않지만, 그러나 플립 플롭 (31) 의 반전된 출력 (
Figure pat00008
) 과 비반전된 출력 (Q31) 의 연결들은 상호 변화된다. 파형 타이밍은 그것에 의하여 도 8 에 관하여 두 프레임차이만큼 오프셋된다.
그 다음의 인접 열들 (4k + 3) 에서, FCLK 는 반전되고, 그리고
Figure pat00009
과 Q31 의 연결들은 또한 상호 변화된다. 파형 타이밍은 그것에 의하여 세 프레임차이만큼 오프셋된다.
도 9 는 4 개의 연속적인 프레임들 4n, 4n + 1, 4n + 2 및, 4n + 3 의 제 1 의 라인 스캔 구간들동안에 4 개의 열들 4k, 4k + 1, 4k + 2 및, 4k + 3 로 된 그룹에서 그레이-스케일 파형 타이밍을 도시하고 있다.
만약 그레이 레벨이 0 에서 3 까지이면, 라인 스캔 구간의 0 에서 3/4 까지의 폭을 가진 펄스가, 도 9 에 있는 제 1 의 4 개의 파형들에 점선이 찍힌 화살표로 나타나 있는 것처럼, 열 4k 에 대하여 프레임 4n 에, 열 4k + 1 에 대하여 프레임 4n + 1 에, 열 4k + 2 에 대하여 프레임 4n + 2 에, 또는 열 4k + 3 에 대하여 프레임 4n + 3 에 만들어 진다.
만약 그레이 레벨이 4 에서 7 이면, 그러면 열 4k 에 대하여, 하나의 라인 스캔 구간의 폭을 가진 펄스가 프레임 4n 에 만들어지고, 더욱 더 폭이 좁은 펄스가 프레임 4n + 1 에 뒤따른다. 이런 펄스들은 열 4k + 1 에 대하여 프레임들 4n + 1 과 4n + 2, 열 4k + 2 에 대하여 프레임들 4n + 2 와 4n + 3 에 다시 나타난다. 열 4k + 3 에 대하여는, 폭이 넓은 펄스가 프레임 4n + 3 에 나타나고, 더욱 더 폭이 좁은 펄스가 프레임 4n 에 나타난다.
그레이 레벨들 12 에서 15 까지 및 그레이 레벨들 8 에서 11 까지에 대하여 유사한 타이밍 오프셋들을 볼 수 있다. 제 1 의 실시예에서처럼, 파형들의 오프셋들은 하이 출력 레벨들을 모든 프레임들에 대하여 균등하게 나누도록 함으로써 플리커를 피하게 된다.
단지 하나의 프레임에서 펄스폭 변조에 의하여 그레이-스케일 신호를 생성시키는 종래의 방법과 비교하면, 제 2 의 실시예는 필요한 타이밍 클럭 주파수를 4 배 만큼 감소시킨다. 이런 식으로 하면 상당한 전력이 절약될 수 있고, 액정 물질의 반응 속도에 대한 요구사항들은 상당하게 완화된다.
본 발명은 위에 나타난 두 실시예들에 한정되지 않는다.
그레이-스케일 파형 발생기와 셀렉터는 도 2 와 도 7 에 나타나 있는 논리 회로 배열들에 한정되지 않는다. 많은 변형들이 가능하다.
도 7 에서, 프레임 클럭 디바이더 (22) 는 분할된 프레임 클럭 신호들상에서, 그리고 이런 신호들 및 프레임 클럭 신호상에서 논리 연산들을 수행하는 것으로 나타나 있지만, 그러나 이런 논리 연산들은 물론 그레이-스케일 파형 발생기 (23) 에서 수행될 수 있다.
도 4 와 도 9 에 도시된 타이밍 오프셋 설계들은, 행에서 행 뿐만아니라 열에서 열까지의 출력 타이밍을 이동시킴으로써, 수직 라인들의 플리커를 방지하도록 개선될 수 있다. 예를 들면, 제 1 의 실시예에서, 번갈아 나타나는 라인 스캔 구간들에서 프레임 클럭 신호를 반전시키기 위하여 그레이-스케일 파형 발생기에 추가적인 로직이 공급될 수 있다.
액정 텔레비젼은 본 발명이 유용하게 실시될 수 있는 많은 가능한 분야들중에서 단지 하나이다. 액정 프로젝터들은 가능한 또 다른 응용장치이다. 본 발명은, 영상에서 화소들의 그레이 레벨들을 제어하기 위하여 펄스폭 변조를 사용하는, 연속적인 영상 프레임들을 디스플레이하는 매트릭스-어드레스식 임의의 장치에 잠재적으로 적용가능하다.
사용되는 스캔 타입에 따라, 그레이-스케일 기억장치가 어떤 응용장치들에서는 제거될 수 있다.
종래 기술에 숙련된 사람들은 부가적인 변형들이 특허청구된 범위내에서 가능하다는 것을 알게 될 것이다.
본 발명은 펄스폭 변조에 의한 그레이-스케일 신호를 발생하기 위한 타이밍 클럭 신호의 주파수를 감소시키고, 부가적으로 플리커를 발생시키는 것을 피할 수 있다.

Claims (17)

  1. 연속적인 프레임들로 디스플레이되는 영상에서 화소의 그레이 레벨을 나타내는 그레이-스케일 신호를 발생시키며, 상기 화소는 각 프레임내의 일정한 구간 동안에 스캔되는 방법에 있어서,
    각 상기 구간을 제 1 의 개수의 부분들로 나누는 단계와,
    제 2 의 개수의 상기 프레임들에서 각 상기 구간을 스팬하는 파형을 발생시키는 단계로서, 상기 파형은, 상기 부분들의 각각에서 하이 레벨과 로우 레벨중에서부터 선택된 레벨을 가짐으로써 상기 제 1 의 개수와 상기 제 2 의 개수를 곱한 값인 총 개수의 부분들을 가지며, 이 총 개수의 부분들중, 상기 그레이 레벨에 반응하여 한 부분의 단계들에서 가변적인 다수의 부분들에 대하여 하이인 파형을 발생시키는 단계와,
    상기 파형으로부터 상기 그레이-스케일 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 방법은 한 라인에 배치된 다수의 화소들에 대한 그레이-스케일 신호들을 발생시키기 위하여 적용되고, 상기 그레이-스케일 신호들의 타이밍은, 비록 상기 화소들 모두가 동일한 그레이 레벨들을 가지고 있다하더라도, 상기 그레이-스케일 신호들이 일치하여 모두 하이와 로우로 가지 않는 파형들을 가지도록 오프셋되어 있는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    상기 다수의 화소들은 상기 제 2 의 개수의 화소들을 가지며, 이 화소들을 위하여 생성된 파형들은 동일한 그레이 레벨들에 대하여 한 프레임의 단계들에서 상호 오프셋되어 있는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 파형을 발생시키는 상기 단계는,
    상기 부분들중의 하나와 같은 주기를 가지고 있는 타이밍 클럭 신호를 수신하는 단계와,
    하나 이상의 분할된 타이밍 신호를 만들어 내기 위하여 상기 타이밍 클럭 신호를 주파수분할하는 단계와,
    두 프레임과 같은 구간을 가지고 있는 프레임 클럭 신호를 수신하는 단계와,
    상기 분할된 타이밍 신호상에서 및 상기 프레임 클럭 신호상에서 논리 연산들을 수행하고 그것에 의하여 다수의 다른 파형들을 발생시키는 단계 및,
    상기 그레이 레벨에 따라서 상기 다른 파형들중에서 선택하여 상기 파형을 생성시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 파형을 발생시키는 상기 단계는,
    분할된 프레임 클럭 신호를 생성시키기 위하여 상기 프레임 클럭 신호를 분할하는 단계를 더 포함하고, 상기 논리 연산들이 상기 분할된 프레임 클럭 신호상에서 수행되는 것을 특징으로 하는 방법.
  6. 연속적인 프레임들로 디스플레이되는 영상의 화소의 그레이 레벨을 나타내는 그레이-스케일 신호를 발생시키며, 상기 화소는 각 프레임에서 일정한 구간 동안에 스캔되는 그레이-스케일 신호 발생 회로에 있어서,
    각 상기 구간을 제 1 의 개수의 부분들로 나누고, 제 2 의 개수의 상기 프레임들에서 상기 각 구간을 스팬하는 파형을 발생시키는 그레이-스케일 제어 회로를 포함하고, 상기 파형은 상기 부분들 각각에서 하이 레벨과 로우 레벨중에서 선택된 레벨을 가지고 있어서 상기 제 1 의 개수와 상기 제 2 의 개수를 곱한 값인 총 개수의 부분들을 가지며, 이 총 개수의 부분들중에서 상기 파형은, 상기 그레이 레벨에 반응하여 상기 총 개수의 부분들중에서 한 부분의 단계들에서 가변적인 다수의 부분들에 대하여 하이인 것을 특징으로 하는 그레이-스케일 신호 발생 회로.
  7. 제 6 항에 있어서,
    상기 그레이-스케일 제어 회로에 의하여 발생된 파형을 수신하고 그로부터 액정 디스플레이를 구동시키기 위한 그레이-스케일 신호를 발생시키도록 상기 그레이-스케일 제어 회로에 연결된 출력 드라이버를 더 포함하는 것을 특징으로 하는 그레이-스케일 신호 발생 회로.
  8. 제 6 항에 있어서, 상기 그레이-스케일 제어 회로는,
    상기 부분들중의 하나와 같은 구간을 가진 타이밍 클럭 신호와 상기 두 프레임과 같은 구간을 가진 프레임 클럭 신호를, 상기 타이밍 클럭 신호를 주파수분할하여 하나 이상의 분할된 타이밍 신호를 생성시키기 위하여 수신하고, 상기 분할된 타이밍 신호와 상기 프레임 클럭 신호상에서 논리 연산들을 수행하여, 그것에 의하여 다수의 다른 파형들을 발생시키는 그레이-스케일 파형 발생기와,
    상기 그레이-스케일 파형 발생기에 연결되어, 상기 그레이-스케일 파형 발생기에 의하여 발생된 다른 파형들중에서 선택함으로써 상기 그레이-스케일 제어 회로에 의하여 발생된 파형을 생성시키기 위한 셀렉터를 포함하는 것을 특징으로 하는 그레이-스케일 신호 발생 회로.
  9. 제 8 항에 있어서, 상기 그레이-스케일 제어 회로는,
    상기 그레이-스케일 파형 발생기에 연결되어, 상기 프레임 클럭 신호를 주파수분할하여 분할된 프레임 클럭 신호를 생성시키기 위한 프레임 클럭 디바이더를 더 포함하며,
    상기 그레이-스케일 파형 발생기는 또한 상기 분할된 프레임 클럭 신호상에서 논리 연산을 수행하여 상기 다수의 다른 파형들을 발생시키는 것을 특징으로 하는 그레이-스케일 신호 발생 회로.
  10. 제 8 항에 있어서, 상기 그레이-스케일 제어 회로는,
    상기 셀렉터에 연결되어, 상기 화소의 그레이 레벨을 나타내고 상기 각 프레임의 상기 셀렉터에 상기 데이터를 공급하기 위한 그레이-스케일 기억장치를 더 포함하는 것을 특징으로 하는 그레이-스케일 신호 발생 회로.
  11. 연속적인 프레임들로 구성된 영상을 디스플레이하기 위해 행과 열로 배열된 화소를 가지는, 매트릭스-어드레스식 액정 디스플레이로서, 상기 행들은 각 프레임에서 연속적으로 스캔되고 각각의 행은 일정한 구간동안 스캔되며, 상기 화소는 다른 그레이 레벨들로 디스플레이되는 상기 액정 디스플레이에 있어서,
    각각의 열에 대해, 각 상기 구간을 제 1 의 개수의 부분들로 나누고, 제 2 의 개수의 상기 프레임들을 스팬하는 파형을 발생시키는 그레이-스케일 제어 회로를 포함하고, 상기 파형은 상기 부분들 각각에서 하이 레벨과 로우 레벨중에서 선택된 레벨을 가지고 있어서, 상기 열의 각 화소에 대하여, 상기 제 1 의 개수와 상기 제 2 의 개수를 곱한 값과 같은 총 개수의 부분들을 가지고, 이 총 개수들 사이에서 상기 파형은 화소의 그레이 레벨에 반응하여 한 부분의 단계들에서 가변적인 다수의 부분들에 대하여 하이인 것을 특징으로 하는 액정 디스플레이.
  12. 제 11 항에 있어서,
    그레이-스케일 제어 회로에 연결되어, 상기 그레이-스케일 제어 회로에 의하여 발생된 각 파형들에 따라서 상기 열의 상기 화소들을 구동시키기 위한 출력드라이버를 상기 각 열에 대하여 더 포함하는 것을 특징으로 하는 액정 디스플레이.
  13. 제 11 항에 있어서,
    상기 부분들중의 하나와 같은 구간을 가지고 있는 타이밍 클럭 신호와 두 개의 상기 프레임과 같은 구간을 가지고 있는 프레임 클럭 신호를 수신하여, 상기 타이밍 클럭 신호를 주파수분할함으로써 하나 이상의 분할된 타이밍 신호를 생성시키고, 상기 분할된 타이밍 신호와 상기 프레임 클럭 신호상에서 논리 연산들을 수행하여, 다수의 다른 파형들을 발생시키는 하나 이상의 그레이-스케일 파형 발생기를 더 포함하고,
    각각의 상기 그레이-스케일 제어 회로는,
    하나의 상기 그레이-스케일 파형 발생기에 연결되어, 상기 화소들의 그레이 레벨에 따라, 상기 그레이-스케일 파형 발생기에 의하여 발생된 파형들중에서 선택함으로써 상기 그레이-스케일 제어 회로에 의하여 발생된 파형을 생성시키기 위한 셀렉터를 가지는 것을 특징으로 하는 액정 디스플레이.
  14. 제 13 항에 있어서
    상기 그레이-스케일 파형 발생기에 연결되어, 상기 프레임 클럭 신호를 주파수분할하여 분할된 프레임 클럭 신호를 생성시키기 위한 프레임 클럭 디바이더를 더 포함하고,
    상기 그레이-스케일 파형 발생기는 또한 상기 다수의 다른 파형들을 발생시키기 위하여 상기 분할된 프레임 클럭 신호상에서 논리 연산들을 수행하는 것을 특징으로 하는 액정 디스플레이.
  15. 제 13 항에 있어서, 각각의 상기 그레이-스케일 제어 회로는,
    하나의 열에서 하나 이상의 화소의 그레이 레벨을 저장하기 위한 그레이-스케일 기억장치를 더 포함하는 것을 특징으로 하는 액정 디스플레이.
  16. 제 13 항에 있어서,
    다른 논리 연산들을 수행하여, 다른 다수의 파형들을 발생시키는 제 11 항에 기재된 두 개이상의 그레이-스케일 파형 발생기들을 포함하고,
    상기 열들은 그룹들로 나누어져 있고,
    각 그룹에서 각 열에 대한 그레이-스케일 제어 회로가 다른 그레이-스케일 파형 발생기에 연결되어 있으며,
    상기 그레이-스케일 파형 발생기들에 의하여 발생된 파형들은 달라서, 비록 각 그룹의 열들내에서 한 행에 있는 모든 화소들이 동일한 그레이 레벨들을 가지더라도, 다른 그레이-스케일 제어 회로들에 의하여 발생된 파형들이 일치하여 모두 하이와 로우로 가지 않는 것을 특징으로 하는 액정 디스플레이.
  17. 제 16 항에 있어서,
    상기 각 그룹은 상기 제 2 의 개수의 열들을 포함하고,
    같은 그룹에서 다른 열들에 대하여 상기 그레이-스케일 제어 회로들에 의하여 발생된 파형들은, 동일한 그레이 레벨들에 대하여, 한 프레임의 단계들에서 서로 오프셋되어 있는 것을 특징으로 하는 액정 디스플레이.
KR1019970051869A 1996-10-16 1997-10-09 그레이-스케일신호발생회로및액정디스플레이 KR100337406B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-273284 1996-10-16
JP27328496 1996-10-16
JP97-168581 1997-06-25
JP9168581A JPH10177370A (ja) 1996-10-16 1997-06-25 多階調出力回路及び液晶表示装置

Publications (2)

Publication Number Publication Date
KR19980032707A KR19980032707A (ko) 1998-07-25
KR100337406B1 true KR100337406B1 (ko) 2002-09-18

Family

ID=26492235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051869A KR100337406B1 (ko) 1996-10-16 1997-10-09 그레이-스케일신호발생회로및액정디스플레이

Country Status (6)

Country Link
US (1) US6239781B1 (ko)
EP (1) EP0837444A3 (ko)
JP (1) JPH10177370A (ko)
KR (1) KR100337406B1 (ko)
CN (1) CN1159691C (ko)
TW (1) TW337577B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198469B1 (en) 1998-07-01 2001-03-06 Ignatius B. Tjandrasuwita “Frame-rate modulation method and apparatus to generate flexible grayscale shading for super twisted nematic displays using stored brightness-level waveforms”
JP4637315B2 (ja) * 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6753854B1 (en) 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
AU8024700A (en) * 1999-10-21 2001-04-30 William J. Mandl System for digitally driving addressable pixel matrix
GB9925054D0 (en) * 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Display arrangement
US6456301B1 (en) * 2000-01-28 2002-09-24 Intel Corporation Temporal light modulation technique and apparatus
JP3739663B2 (ja) * 2000-06-01 2006-01-25 シャープ株式会社 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置
EP1303852A1 (en) * 2000-07-13 2003-04-23 Koninklijke Philips Electronics N.V. Liquid crystal display apparatus and method for driving the same with active addressing of a group of scan lines and gradations obtained by time modulation based on a non-binary division of the frame duration
JP3620434B2 (ja) * 2000-07-26 2005-02-16 株式会社日立製作所 情報処理システム
JP2002175060A (ja) * 2000-09-28 2002-06-21 Sharp Corp 液晶駆動装置およびそれを備えた液晶表示装置
KR100516764B1 (ko) 2000-12-22 2005-09-22 가부시키가이샤 휴네트 액정 구동 장치 및 계조 표시 방법
GB2373121A (en) * 2001-03-10 2002-09-11 Sharp Kk Frame rate controller
WO2003046871A1 (en) * 2001-11-21 2003-06-05 Silicon Display Incorporated Method and system for driving a pixel with single pulse chains
KR101044212B1 (ko) * 2002-12-04 2011-06-29 톰슨 라이센싱 균등화된 펄스폭 세그먼트를 갖는 펄스폭 변조 디스플레이
US20050110796A1 (en) * 2003-10-17 2005-05-26 Leapfrog Enterprises, Inc. Frame rate control systems and methods
KR20050094017A (ko) * 2004-03-17 2005-09-26 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
JP4116595B2 (ja) * 2004-06-30 2008-07-09 ファナック株式会社 モータ制御装置
US20060044291A1 (en) * 2004-08-25 2006-03-02 Willis Thomas E Segmenting a waveform that drives a display
JP4400401B2 (ja) * 2004-09-30 2010-01-20 セイコーエプソン株式会社 電気光学装置とその駆動方法及び電子機器
TWI316694B (en) 2006-01-19 2009-11-01 Macroblock Inc Driving method for led with pulse width modulation
JP4840107B2 (ja) * 2006-11-30 2011-12-21 カシオ計算機株式会社 液晶表示装置、液晶表示装置の駆動装置、液晶表示装置の駆動方法
KR102322708B1 (ko) 2014-12-24 2021-11-09 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 소자 특성 센싱 방법
CN109637415A (zh) 2018-12-29 2019-04-16 武汉华星光电技术有限公司 扫描信号生成方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6217731A (ja) * 1985-07-16 1987-01-26 Seiko Epson Corp 液晶表示式受像装置の駆動方式
JPH02893A (ja) * 1987-12-04 1990-01-05 Thorn Emi Plc 表示装置およびその作動方法
WO1990003023A1 (en) * 1988-09-16 1990-03-22 Chips And Technologies, Inc. Gray scales method and circuitry for flat panel graphics display
JPH02127618A (ja) * 1988-11-08 1990-05-16 Yamaha Corp 液晶表示回路
US5075683A (en) * 1988-06-29 1991-12-24 Commissariat A L'energie Atomique Method and device for controlling a matrix screen displaying gray levels using time modulation
US5489918A (en) * 1991-06-14 1996-02-06 Rockwell International Corporation Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3686428T2 (de) * 1985-03-08 1993-01-14 Ascii Corp Anzeigesteuersystem.
JPH04287584A (ja) * 1991-03-18 1992-10-13 Toshiba Corp 液晶表示装置
US5459495A (en) * 1992-05-14 1995-10-17 In Focus Systems, Inc. Gray level addressing for LCDs
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
US5347294A (en) * 1991-04-17 1994-09-13 Casio Computer Co., Ltd. Image display apparatus
US5959603A (en) * 1992-05-08 1999-09-28 Seiko Epson Corporation Liquid crystal element drive method, drive circuit, and display apparatus
US5877738A (en) * 1992-03-05 1999-03-02 Seiko Epson Corporation Liquid crystal element drive method, drive circuit, and display apparatus
DE69421511T2 (de) * 1993-06-30 2000-04-27 Koninkl Philips Electronics Nv Matrixanzeigesysteme und verfahren zu deren steuerung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6217731A (ja) * 1985-07-16 1987-01-26 Seiko Epson Corp 液晶表示式受像装置の駆動方式
JPH02893A (ja) * 1987-12-04 1990-01-05 Thorn Emi Plc 表示装置およびその作動方法
US5075683A (en) * 1988-06-29 1991-12-24 Commissariat A L'energie Atomique Method and device for controlling a matrix screen displaying gray levels using time modulation
WO1990003023A1 (en) * 1988-09-16 1990-03-22 Chips And Technologies, Inc. Gray scales method and circuitry for flat panel graphics display
JPH02127618A (ja) * 1988-11-08 1990-05-16 Yamaha Corp 液晶表示回路
US5489918A (en) * 1991-06-14 1996-02-06 Rockwell International Corporation Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages

Also Published As

Publication number Publication date
TW337577B (en) 1998-08-01
US6239781B1 (en) 2001-05-29
KR19980032707A (ko) 1998-07-25
EP0837444A3 (en) 1998-06-17
JPH10177370A (ja) 1998-06-30
EP0837444A2 (en) 1998-04-22
CN1181571A (zh) 1998-05-13
CN1159691C (zh) 2004-07-28

Similar Documents

Publication Publication Date Title
KR100337406B1 (ko) 그레이-스케일신호발생회로및액정디스플레이
US5053764A (en) System for the display of images in half tones on a matrix screen
KR100223622B1 (ko) 표시장치의 구동장치
KR100435082B1 (ko) 액정 표시 장치
EP0078402B1 (en) Drive circuit for display panel having display elements disposed in matrix form
US5206635A (en) Method and apparatus for multi-level tone display for liquid crystal apparatus
KR102006672B1 (ko) 디스플레이 장치 및 디스플레이 장치에 사용되는 인에이블 신호 생성방법
KR100220959B1 (ko) 액정구동방법 및 액정표시장치
JPH0827601B2 (ja) 液晶表示装置、及びその駆動方法
EP1159730A1 (en) Signal driver with ramp generator for electro-optic display device
US4955696A (en) Liquid crystal driving system
US4791415A (en) Digial driving type color display device
JPH09179535A (ja) 液晶表示装置のタイミング制御装置
US5216417A (en) Multi-tone level displaying method by bi-level display devices and multi-tone level displaying unit
US5673061A (en) Driving circuit for display apparatus
EP0273995A1 (en) Planar display device
JPH02291521A (ja) 中間調表示方式および中間調表示制御装置
KR930005369B1 (ko) 많은색의 컬러 표시방법 및 장치
EP0617399B1 (en) Liquid crystal display apparatus
KR100632810B1 (ko) 펄스폭변조방식 유기발광다이오드의 시분할 구동방법 및장치
KR950014957A (ko) 표시장치의 구동회로
KR100218534B1 (ko) 액정 표시 장치의 타이밍 제어장치
JP2609440B2 (ja) 液晶表示装置の駆動装置及び方法
JPH10161610A (ja) 液晶表示装置
JP3557481B2 (ja) カラー階調表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee