JP3557481B2 - カラー階調表示装置 - Google Patents

カラー階調表示装置 Download PDF

Info

Publication number
JP3557481B2
JP3557481B2 JP24401496A JP24401496A JP3557481B2 JP 3557481 B2 JP3557481 B2 JP 3557481B2 JP 24401496 A JP24401496 A JP 24401496A JP 24401496 A JP24401496 A JP 24401496A JP 3557481 B2 JP3557481 B2 JP 3557481B2
Authority
JP
Japan
Prior art keywords
display
pattern
display pattern
generation circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24401496A
Other languages
English (en)
Other versions
JPH1069261A (ja
Inventor
正輝 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP24401496A priority Critical patent/JP3557481B2/ja
Publication of JPH1069261A publication Critical patent/JPH1069261A/ja
Application granted granted Critical
Publication of JP3557481B2 publication Critical patent/JP3557481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、カラー階調表示装置に関する。
【0002】
【従来の技術】
現在、カラー表示装置、例えば、単純マトリックスカラーSTN液晶表示装置等で実現している階調表示制御方法として、フレーム間引き方式(Framc Rate Control)が知られている。
このフレーム間引き方式は、通常、各ドットを1秒間に約65回から75回のオン表示を繰り返すのに対して、その回数を減らして輝度の制御を行いオン表示の時間を変えることにより、階調表示を行うようにしたものである。例えば、4階調レベルにおいて、全体画面の走査時間を1フレームとし、4フレームを1サイクルとして1/4階調であれば4フレームに1回、3/4階調であれば、4フレームに3回点灯することにより階調表示を実現している。
ところで、フレーム間引き方式はオン表示の回数を間引きくために表示に“ちらつき”(フリッカ)が発生し易く、この現象を抑えるためにオン表示するタイミングをフレーム、ライン、RGB毎にずらして表示するようにしている。
【0003】
図6は画面全体を上下2画面に分割して分割駆動されるデュアルスキャンカラーSTN液晶パネルで実現しているフレーム間引き方式を説明するためのブロック回路図である。
フレームカウンタ1はフレーム数を計数し、ラインカウンタ2はライン数を計数するカウンタであり、表示パターン生成回路3は1ライン中のどのドットをオンさせるかを示す表示パターンを生成するもので、複数の表示パターンを生成する。ここで、階調レベルを1/3とした場合を例示したもので、この場合、表示パターン生成回路3は階調レベル1/3に対応して3つの表示パターンA、B、Cを生成する。また、上画面、下画面に対応する表示パターンセレクトデコーダ4、5は階調レベルを表わす階調入力データと、フレームカウンタ1およびラインカウンタ2の計数値とをデコードすることにより、どの表示パターンを選択するかを決定するもので、そのデコード結果は、上画面、下画面に対応するセレクタ6、7にそれぞれ与えられる。セレクタ6、7は表示パターン生成回路3からの表示パターンA、B、Cのうち対応する表示パターンセレクトデコーダ4、5からのデコード結果に基づいて何れか1つの表示パターンを選択するもので、選択された表示パターンは、上画面、下画面に対応するラッチ8、9に与えられる。ラッチ8、9は所定周波数のラッチクロックに同期して対応するセレクタ6、7からの表示パターンを取り込んで表示データとして出力する。このように構成された階調表示制御回路は、3原色のRGB毎にそれぞれ設けられている。
【0004】
図7は階調レベルを1/3とした場合の動作を示したタイムチャートであり、また図8は表示画面上のどのドットをオン表示させるかを示した図である。
先ず、フレームカウンタ1が1フレーム目、ラインカウンタ2が1ライン目を指定している状態において、上画面に着目すると、表示パターンセレクトデコーダ4からは表示パターンAを選択するための信号が出力される。これによってセレクタ6で表示パターンAが選択されて上画面用ラッチ8に保持され、表示データとして出力される。この場合、表示パターンAはラッチクロックに対して図7に示すような出力波形となっているために、図8の上画面において、その1ライン目は、1ドット目、4ドット目、7ドット目……のように3ドット毎にオン表示されるようになる。
次に、ラインカウンタ2によって2ライン目が指定されると、表示パターンBが選択され、この表示パターンBがラッチ8から表示データとして出力されると、図8の上画面において、その2ライン目は2ドット目、5ドット目、8ドット目……のように3ドット毎にオン表示される。同様に、3ライン目が指定されると、表示パターンCが選択され、3ドット目、6ドット目、9ドット目……のように3ドット毎にオン表示される。
このような表示動作は表示パターンA→B→Cの順序で3ライン毎に繰り返される。そして、フレームカウンタ1によって2フレーム目が指定されると、表示パターンはB→C→Aの順序で選択され、また3フレーム目が指定されると表示パターンはC→A→Bの順序で選択されてオン表示される。更に、このような動作は3フレーム毎に繰り返される。
一方、下画面においては、1フレーム目が指定されると、表示パターンはC→A→Bの順序で選択されてオン表示される。次に、2フレーム目が指定されると、表示パターンはA→B→Cの順序で選択されてオン表示され、3フレーム目が指定されると、表示パターンはB→C→Aの順序で選択されてオン表示される。そして、このような動作は3フレーム毎に繰り返される。
【0005】
【発明が解決しようとする課題】
このように従来、デュアルスキャン/カラーSTN液晶パネルで実現しているフレーム間引き方式を、同一サイズの画面全体が単一画面として駆動されるシングルスキャンカラー液晶パネルで実現しようとした場合に、デュアルスキャンカラー液晶の場合と同様の速度で点灯回数を間引きくためには、2倍の速度で処理しなければ階調表示を実現することができなかった。すなわち、図6に示すように上画面用としての表示パターンセレクトデコーダ4、セレクタ6、ラッチ8と、下画面用としての表示パターンセレクトデコーダ5、セレクタ7、ラッチ9のうち、そのいずれか一方を使用してシングルカラー液晶でフレーム間引きを実現しようとすると、デュアルスキャンの場合に比べて2倍の処理速度が要求されることになる。
この発明の課題は、簡単な回路を付け加えるだけでデュアルスキャンカラー表示装置で行っていた階調表示制御であるフレーム間引き方式をシングルスキャンカラー表示装置によっても同様に実現できるようにすることである。
【0006】
【課題を解決するための手段】
この発明の手段は次の通りである。
フレーム数およびライン数に基づいてオン表示の回数を間引くために、1ライン中どのドットをオン表示させるかを示す複数種の表示パターンを生成する表示パターン生成回路と、前記表示パターン生成回路から生成された複数種の表示パターンの中からフレーム数およびライン数に基づいて所定の表示パターンを選択する第1のパターン選択回路と、前記表示パターン生成回路から生成された複数種の表示パターン中から前記所定の表示パターンと異なる種類の表示パターンを選択する第2のパターン選択回路と、前記第1及び第2の表示パターン選択回路で選択されたそれぞれの表示パターンを、1ライン中の所定ドット単位毎に交互に組み合せて成る合成パターンを生成する合成パターン生成回路とを具備する。
したがって、合成パターン生成回路という簡単な回路を付け加えるだけでデュアルスキャンカラー表示装置で行っていた階調表示制御であるフレーム間引き方式をシングルスキャンカラー表示装置によっても同様に実現することができる。
【0007】
【発明の実施の形態】
以下、図1〜図5を参照してこの発明の一実施形態について説明する。
図1はカラー液晶表示装置を用いたカラー階調表示装置(カラー液晶階調表示装置)の全体構成を示したブロック図である。階調表示制御回路11、12、13は3原色であるRGBに対応して設けられたもので、この階調表示制御回路11、12、13は液晶ドライバ14を介してカラー液晶表示パネル15に対する階調表示制御を行う。カラー液晶表示パネル15は単純マトリックスカラーSTN液晶パネルである。
図2はR用階調表示制御回路11のみを示した回路構成図で、他のG、B用階調表示制御回路12、13も同様の構成となっている。したがって、階調表示制御回路12、13の詳細は図示省略してある。階調表示制御回路11はデュアルスキャンカラーSTN液晶パネルで実現しているフレーム間引き方式をシングルカラー液晶パネルでも行えるように図6で示した階調表示制御回路に簡単な回路を付け加えて成るもので、図6で示した階調表示制御回路と基本的に同一のものは同一符号をもって示し、その説明を省略するものとする。
【0008】
合成パターン生成回路10はこの実施形態において追加したもので、シングルスキャン用の表示パターンを生成する。すなわち、合成パターン生成回路10にはシングル/デュアルスキャンモード切替信号Mが入力されている。このモード切替信号Mは画面全体が単一画面として駆動されるシングルスキャンカラー液晶パネルを使用するか、画面全体を上下2画面に分割して分割駆動されるデュアルスキャンカラー液晶パネルを使用するかを選択的に指定するためのモード切替信号である。合成パターン生成回路10には、表示パターン生成回路3から複数(階調レベル1/3に対応して3種類)の表示パターンA、B、Cがそれぞれ入力されており、シングル/デュアルスキャンモード切替信号Mによってデュアルスキャンモードが指定されている場合には表示パターン生成回路3からの表示パターンA、B、Cをそのまま出力して上画面用のセレクタ6および下画面用のセレクタ7にそれぞれ与える。また、シングル/デュアルスキャンモード切替信号Mによってシングルスキャンモードが指定されている場合、合成パターン生成回路10は表示パターンA、B、Cに基づいてシングルスキャン用の表示パターンを生成してセレクタ6、7にそれぞれ与える。
【0009】
図3は合成パターン生成回路10の詳細な回路構成図である。合成パターン生成回路10は8ドット単位パターン生成回路10−1、論理AND−OR回路10−2、セレクタ10−3を有する構成となっている。8ドット単位パターン生成回路10−1は階調レベル1/3に対応して3つのタイミング信号T1、T2、T3を出力する。ここで、タイミング信号T1、T2、T3は所定周期で8ドット分ハイレベル(論理値“1”)となるパルス信号で、あるタイミング信号が8ドット分ハイレベルを維持したのちそれが立ち下がった際に次のタイミング信号が8ドット分ハイレベルとなるように8ドット単位パターン生成回路10−1は8ドット毎に位相を遅らせてタイミング信号T1、T2、T3、T1……を順次出力する。論理AND−OR回路10−2は表示パターン生成回路3からの表示パターンA、B、Cと8ドット単位パターン生成回路10−1からのタイミング信号T1、T2、T3との論理積を求める3つのアンド回路と、各アンド回路の出力からその論理和を求めるオア回路を複数組(この場合、階調レベル1/3に対応して3組)有するもので、各オア回路によって合成された合成パターンはセレクタ10−3に与えられる。セレクタ10−3はシングル/デュアルスキャンモード切替信号Mによって表示パターンを選択的に出力するもので、デュアルスキャンモード時には表示パターン生成回路3からの表示パターンA、B、Cと8ドット単位パターン生成回路10−1からの表示パターンA、B、Cをそのまま出力し、シングルスキャンモード時には論理AND−OR回路10−2によって得られた合成パターンX、Y、Zを表示パターンとして出力する。
【0010】
次に、このカラー液晶階調表示装置の動作を説明する。いま、シングル/デュアルスキャンモード切替信号Mがデュアルスキャンモードを指定している場合、合成パターン生成回路10を構成するセレクタ10−3は表示パターン生成回路3からの表示パターンをそのまま出力するため、階調表示制御回路11は通常と同様に動作する。
一方、シングル/デュアルスキャンモード切替信号Mがシングルスキャンモードを指定している場合には次の如く動作する。ここで、図4はシングルスキャンモードにおいて階調レベルを1/3とした場合における階調表示制御回路11の動作を示したタイムチャートであり、また、図5はこの場合、表示画面上においてどのドットがオン表示されるかを示した図である。
【0011】
先ず、合成パターン生成回路10において、8ドット単位パターン生成回路10−1から出力されたタイミング信号T1がハイレベルのとき、論理AND−OR回路10−2ではタイミング信号T1と表示パターンAとの論理積によって表示パターンAが得られる。次に、タイミング信号T2がハイレベルになると、論理AND−OR回路10−2ではタイミング信号T2と表示パターンBとの論理積によって表示パターンBが得られる。続いて、タイミング信号T3がハイレベルになると、論理AND−OR回路10−2ではタイミング信号T3と表示パターンCとの論理積によって表示パターンCが得られる。このようにして得られた3つの表示パターンA、B、Cからその論理和が合成パターンXとして出力される。したがって、合成パターンXは8ドット毎に表示パターンA、B、C、A、B、C……を組み合せたものとなる。同様に、タイミング信号T1と表示パターンBとの論理積、タイミング信号T2と表示パターンCとの論理積、タイミング信号T3と表示パターンAとの論理積がそれぞれ求められると共に、それらの論理和によって合成パターンYが得られる。したがって、合成パターンYは8ドット毎に表示パターンB、C、A、B、C、A……を組み合せたものとなる。更に、タイミング信号T1と表示パターンCとの論理積、タイミング信号T2と表示パターンAとの論理積、タイミング信号T3と表示パターンBとの論理積がそれぞれ求められると共に、それらの論理和によって合成パターンZが得られる。したがって、合成パターンZは8ドット毎に表示パターンC、A、B、C、A、B……を組み合せたものとなる。
【0012】
ここで、上画面において、その画面の1フレーム目の1ライン目がフレームカウンタ1、ラインカウンタ2によって指定されている状態において、上画面用の表示パターンセレクトデコーダ5によって合成パターンXを選択すべき信号が出力される。すると、セレクタ6は合成パターンXを選択し、上画面用のラッチ9に与えられ、表示データとして出力される。これによって、図5の1ライン目において、1ドット目、4ドット目、7ドット目、19ドット目、22ドット目のようにオン表示される。また、下画面用の表示パターンセレクトデコーダ5によって合成パターンYを選択すべき信号が出力される。すると、合成パターンYが下画面用のセレクタ7によって選択されて下画面用のラッチ9に与えられ、表示データとして出力される。これによって、図5の1ライン目において、10ドット目、13ドット目、16ドット目のようにオン表示される。
同様に、2ライン目においては、上画面用として合成パターンYが選択され、下画面用として合成パターンZが選択され、2、5、8、11、14、17ドット目……のようにオン表示される。また、3ライン目においては、上画面用として合成パターンZが選択され、下画面用として合成パターンXが選択され、3、6、9、12、15、19ドット目のようにオン表示される。
このようにシングルスキャンモードにおいては、上画面用を前8ドット、下画面用を後8ドットとし、8ドット毎にデュアルスキャン用として使用していた表示パターンを出力する合成パターン生成回路10を設けたから、シングルスキャンの場合でもデュアルスキャンと同様の階調表示を実現することができる。
【0013】
なお、上述した一実施形態においては、階調レベルを1/3とした場合を例示したが、階調レベルは任意であり、分母、分子がどのような値であってもよく、デュアルスキャンで使用していた表示パターンを8ドット毎に出力する表示パターン生成回路を付加するだけで容易に実現することができる。
【0014】
また、上画面用の回路系を奇数ドット、下画面用の回路系を偶数ドットとすれば、上述した階調レベル1/3の場合では、上画面用の1フレーム目を表示パターンACBの順番でオン表示させ、2フレーム目を表示パターンCBAの順番でオン表示させ、3フレーム目を表示パターンBACの順番でオン表示させる。これを3フレーム毎に繰り返す。また、下画面用は1フレーム目を表示パターンBACの順番でオン表示させ、2フレーム目を表示パターンACBの順番でオン表示させ、3フレーム目を表示パターンCBAの順番でオン表示させる。これを3フレーム毎に繰り返す。このようにすれば、デュアルスキャンで使用していた表示パターンの出力する順序を単に変えるだけで、シングルスキャンの場合でもデュアルスキャンと同様の階調表示を実現することができる。
【0015】
【発明の効果】
この発明によれば、合成パターン生成回路という簡単な回路を付け加えるだけでデュアルスキャンカラー表示装置で行っていた階調表示制御であるフレーム間引き方式をシングルスキャンカラー表示装置によっても同様に実現することができる。
【図面の簡単な説明】
【図1】カラー液晶階調表示装置の全体構成を示したブロック図。
【図2】R、G、Bに対応する階調表示制御回路11、12、13のうち、階調表示制御回路11を示した回路構成図。
【図3】合成パターン生成回路10の詳細な回路構成図。
【図4】シングルスキャンモードにおいて階調レベルを1/3とした場合における階調表示制御回路11の動作を示したタイムチャート。
【図5】階調表示制御回路11の動作において表示画面上どのドットがオン表示されるかを示した図。
【図6】従来、上下2画面のデュアルスキャンカラーSTN液晶で実現しているフレーム間引き方式を説明するためのブロック回路図。
【図7】図6に示す回路において、階調レベルを1/3とした場合の動作を示したタイムチャート。
【図8】図6に示す回路において、表示画面上どのドットをオン表示させるかを示した図。
【符号の説明】
1 フレームカウンタ
2 ラインカウンタ
3 表示パターン生成回路
4、5 表示パターンセレクトデコーダ
6、7、10−3 セレクタ
8、9 ラッチ
10 合成パターン生成回路
10−1 8ドット単位パターン生成回路
10−2 論理AND−OR回路
11、12、13 階調表示制御回路
14 液晶ドライバ
15 カラー液晶表示パネル

Claims (1)

  1. フレーム数およびライン数に基づいてオン表示の回数を間引くために、1ライン中どのドットをオン表示させるかを示す複数種の表示パターンを生成する表示パターン生成回路と、
    前記表示パターン生成回路から生成された複数種の表示パターンの中からフレーム数およびライン数に基づいて所定の表示パターンを選択する第1のパターン選択回路と、
    前記表示パターン生成回路から生成された複数種の表示パターン中から前記所定の表示パターンと異なる種類の表示パターンを選択する第2のパターン選択回路と、
    前記第1及び第2の表示パターン選択回路で選択されたそれぞれの表示パターンを、1ライン中の所定ドット単位毎に交互に組み合せて成る合成パターンを生成する合成パターン生成回路とを具備し、
    前記合成パターン生成回路で生成された合成パターンを画面にて出力するようにしたことを特徴とするカラー階調表示装置。
JP24401496A 1996-08-28 1996-08-28 カラー階調表示装置 Expired - Fee Related JP3557481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24401496A JP3557481B2 (ja) 1996-08-28 1996-08-28 カラー階調表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24401496A JP3557481B2 (ja) 1996-08-28 1996-08-28 カラー階調表示装置

Publications (2)

Publication Number Publication Date
JPH1069261A JPH1069261A (ja) 1998-03-10
JP3557481B2 true JP3557481B2 (ja) 2004-08-25

Family

ID=17112434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24401496A Expired - Fee Related JP3557481B2 (ja) 1996-08-28 1996-08-28 カラー階調表示装置

Country Status (1)

Country Link
JP (1) JP3557481B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098334A (ja) * 1998-09-28 2000-04-07 Alps Electric Co Ltd 液晶表示装置
WO2021042364A1 (zh) * 2019-09-06 2021-03-11 华为技术有限公司 拍摄图像的方法和装置

Also Published As

Publication number Publication date
JPH1069261A (ja) 1998-03-10

Similar Documents

Publication Publication Date Title
KR100337406B1 (ko) 그레이-스케일신호발생회로및액정디스플레이
EP0387550B1 (en) Display control device
JPH09319332A (ja) Led表示装置およびled表示方法
JPH0827601B2 (ja) 液晶表示装置、及びその駆動方法
JPH10143111A (ja) 液晶コントローラおよび液晶表示装置
JP2804059B2 (ja) 液晶表示装置
JPH09179535A (ja) 液晶表示装置のタイミング制御装置
JP3557481B2 (ja) カラー階調表示装置
KR930005369B1 (ko) 많은색의 컬러 표시방법 및 장치
EP0402848B1 (en) Liquid crystal display apparatus and method of performing liquid crystal display
US5990855A (en) Image information process apparatus for causing a display to display continuous tones in a pseudo manner
JPH1138382A (ja) 液晶表示装置
JPH10116055A (ja) 表示装置
JPH11133931A (ja) 液晶階調表示回路
JP2609440B2 (ja) 液晶表示装置の駆動装置及び方法
JPH10161610A (ja) 液晶表示装置
JP2568014B2 (ja) 液晶表示装置の駆動方法、及びその装置
JP2733052B2 (ja) 液晶表示装置の駆動方法及び駆動装置
JP3054149B2 (ja) 液晶表示装置
JP2895889B2 (ja) 表示装置
JPH0535214A (ja) 液晶表示装置
JPH02266395A (ja) 表示制御装置
JP2572639B2 (ja) 表示制御装置及びこれを具備する表示機器
JP3128551B2 (ja) 液晶表示装置
JPH1152929A (ja) 階調表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees