KR100223622B1 - 표시장치의 구동장치 - Google Patents

표시장치의 구동장치 Download PDF

Info

Publication number
KR100223622B1
KR100223622B1 KR1019960032727A KR19960032727A KR100223622B1 KR 100223622 B1 KR100223622 B1 KR 100223622B1 KR 1019960032727 A KR1019960032727 A KR 1019960032727A KR 19960032727 A KR19960032727 A KR 19960032727A KR 100223622 B1 KR100223622 B1 KR 100223622B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
time
output terminal
reference voltages
Prior art date
Application number
KR1019960032727A
Other languages
English (en)
Other versions
KR970012280A (ko
Inventor
시게끼 타마이
요시노리 오가와
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR970012280A publication Critical patent/KR970012280A/ko
Application granted granted Critical
Publication of KR100223622B1 publication Critical patent/KR100223622B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones

Abstract

액티브매트릭스형 액정표시패널의 소스 드라이버의 입력단자수를 감소시켜 아날로그 스위치의 수를 감소시킨다.
합계 4개의 기준전압 V0, V2, V5, V7을 2개씩 조합시켜 합계 3개의 조합 (V0, V2), (V2, V5) (V5, V7)을 3개의 각 시간 W1a, W1b, W1c마다, 2개의 기준전압라인 (23, 24)에 출력하고, 각 기준전압라인에는 전압생성용 아날로그 스위치 ASW0, ASW2를 개재시켜, 이들 아날로그 스위치를 8계조의 3비트 표시데이타 D0, D1, D2에 기초하여 시간 W1a, W1b, W1c의 어느 하나에 있어서 그 시간 W1a, W1b, W1c 미만의 시간 W2, W3으로 온/오프 제어하여, 소스라인에 진동전압을 제공하고, 소스라인의 용량 및 저항에 기인한 로우패스필터 기능을 적극적으로 이용하여 평균화한다.

Description

표시장치의 구동장치
제 1도는 본 발명의 1 실시형태에 의한 전체 구성을 보인 블록도.
제 2도는 제 1도에 보인 소스 드라이버(17)의 구체적인 구성을 보인 블록도
제 3도는 본 실시형태의 1수평주사기간 WH의 동작을 설명하기 위한 도면.
제 4도는 본 실시형태의 1수직주사기간의 동작을 설명하기 위한 도면.
제 5도는 각 화소 P에 대응하는 구동전압의 동작을 설명하기 위한 도면.
제 6도는 하나의 소스라인 Oi에 대응하는 데이타메모리 DMi와 데이타래치회로 DLi의 구체적인 구성을 보인 블록도.
제 7도는 하나의 소스라인 Oi에 대응하는 데이타메모리 DMi와 전압생성용스위칭회로(28)의 구체적인 구성을 보인 블록도.
제 8도는 전압생성용 스위칭회로(28)에 포함된 아날로그 스위치 ASW0, ASW2의 구체적인 구성을 보인 전기회로도.
제 9도는 듀티펄스발생회로 DU의 구체적인 구성을 보인 블록도.
제 10도는 기준전압선택제어수단(85)의 구체적인 구성을 보인 블록도.
제 11도는 전압선택용 스위칭회로(22)의 구체적인 구성을 보인 전기회로도
제 12도는 본 발명의 1 실시형태의 계조표시에 대응한 구동전압을 하나의 소스라인 Oi에 제공하는 동작을 설명하기 위한 도면.
제 13도는 기준전압라인(23, 24)에 제공하는 기준전압 V0, V2, V5, V7의 각 제 1 시간 W1a, W1b, W1c마다의 동작을 설명하기 위한 도면.
제 14도는 본 발명에 의한 실시형태의 진동전압에 의한 화소전극 P에 제공되는 전압을 설명하기 위한 등가회로도.
제 15도는 본 발명의 다른 실시형태에 의한 소스 드라이버(17a)의 전체구성을 보인 블록도.
제 16도는 본 발명의 다른 실시형태의 전압생성용 스위칭회로(107)의 구체적인 구성을 보인 전기회로도.
제 17도는 제 16도에 보인 실시형태의 동작을 설명하기 위한 도면.
제 18도는 본 발명의 다른 실시형태의 전압생성용 스위칭회로(130)의 구체적인 구성을 보인 전기회로도.
제 19도는 제 18도에 보인 실시형태의 동작을 설명하기 위한 도면.
제 20도는 본 발명의 또 다른 실시형태의 전압생성용 스위칭회로(124)의 구체적인 구성을 보인 전기회로도.
제 21도는 제 20도에 보인 실시형태의 동작을 설명하기 위한 도면.
제 22도는 본 발명의 또 다른 실시형태의 전압생성용 스위칭회로(129)의 구체적인 구성을 보인 전기회로도.
제 23도는 제 22도에 보인 실시형태의 동작을 설명하기 위한 도면.
제 24도는 본 발명의 또 다른 실시형태의 전압생성용 스위칭회로의 구체적인 구성을 보인 전기회로도.
제 25도는 본 발명의 또 다른 실시형태의 일부의 구성을 보인 전기회로도
제 26도는 본 발명의 또 다른 실시형태의 기준전압선택제어수단(185)의 구체적인 구성을 보인 블록도.
제 27도는 기준전압선택제어수단(185)의 동작을 설명하기 위한 도면.
제 28도는 본 발명의 또 다른 실시형태의 기준전압선택제어수단(185a)의 구체적인 구성을 보인 블록도.
제 29도는 선행기술에 의한 표시장치의 구동장치의 전체 구성을 간략화하여 보인 블록도.
제 30도는 제 29도에 보인 선행기술에 있어서의 소스 드라이버(12)의 일부의 구체적인 구성을 간략화하여 보인 블록도.
제 31도는 다른 선행기술에 의한 소스 드라이버(12a)의 일부의 구체적 구성을 보인 전기회로도.
제 32도는 제 31도에 보인 선행기술에서 기준전압 V2, V5를 사용하는 진동전압에 의해 평균화된 전압 V3를 발생하는 동작을 설명하기 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
16 : 액티브매트릭스형 액정표시패널 17 : 소스드라이버
18 : 게이트드라이버 19 : 표시제어회로
21 : 기준전압원 22 : 전압선택용 스위칭회로
23, 24 : 기준전압라인
본 발명은 예컨대, 액티브매트릭스형 액정표시장치 등의 표시장치를 구동하기 위한 장치에 관한 것이다.
전형적인 선행기술을 제 29도에 도시했다. 액티브매트릭스형 액정표시장치 등을 구성하는 표시패널(11)에는, 행열상으로 소스라인 O1∼ON과 게이트라인 L1∼LM이 형성되고, 그의 교차위치에 박막트랜지스터가 각각 배치되며, 화소전극 P에 소스라인 O1∼ON의 전압이 트랜지스터T를 통해 선택적으로 제공된다. 소스라인 O1∼ON은, 반도체집적회로에 의해 구성되는 소스 드라이버(12)에 접속된다. 소스 드라이버(12)는, 각 소스라인 Ok(k=1∼N)에 개별적으로 대응하는 3비트로 이루어지는 표시데이타 D0∼D2에 따라, 합계 8종류의 전압 V0∼V7중 하나를 기준전압원(13)에서 선택하여 소스라인 O1∼ON에 제공한다. 반도체집적회로로 이루어지는 게이트 드라이버(14)는, 게이트라인 L1∼LM에, 게이트신호 G1∼GM을 출력한다. 소스 드라이버(12)는, 각 게이트신호 Gj(j=1∼M)가 제공되어 있는 1수평 주사기간중에 있어서 각 화소전극 P의 계조에 대응한 전압을 소스라인 Ok에 각각 제공한다.
제 30도는 제 29도에 보인 선행기술의 소스 드라이버(12)의 일부 구성을 구체적으로 보인 블록도이다. 소스 드라이버(12)는 각 소스라인 O1∼ON마다 개별적으로 대응하는 디코더회로 FRk(k=1∼N)를 구비하며, 계조표시데이타 D0∼D2에 각각 대응하는 데이타 d0∼d2에 응답하고, 기준전압원(13)으로 부터의 8종류의 전압 V0∼V7을, 신호 S0∼S7이 각각 제공하는 아날로그 스위치 ASW0∼ASW7을통해, 택일적으로 소스라인 0k에 제공하여 8계조의 표시를 행한다.
이와 같은 제 29도 및 30도에 보인 선행기술에서는, 소스 드라이버(12)에 있어서 기준전압원(13)으로 부터 각 계조에 대응한 개별적인 전압 V0∼V7이 제공된다. 따라서, 계조전압 V0∼V7이 제공되기 위한 입력용 접속단자수를 필요로하고, 또한 각 계조에 개별적으로 대응하는 아날로그 스위치 ASW0∼ASW7을 필요로 한다. 따라서, 입력용 접속단자수를 감소시키는 것이 요망된다. 또한, 아날로그 스위치 ASW0∼ASW7의 수를 감소시켜 반도체집적회로로 이루어지는 소스 드라이버(12)의 칩사이즈를 소형화하여 코스트절감을 꾀하는 것이 요망된다.
소스 드라이버(12)에 있어서의 아날로그 스위치 ASW0∼ASW7는, 그 소스드라이버(12)의 외부에 접속되는 표시패널(11)의 소스라인 O1∼ON에, 선택된 기준전압 V0∼V7의 레벨을 정확히 기입하기 위해, 그의 ON저항을 충분히 낮게할 필요가 있다. 따라서, 아날로그 스위치 ASW0∼ASW7의 반도체칩내에 점하는 면적은 그 소스 드라이버(12)내의 논리연산을 위해 온/오프 제어되는 논리회로소자에 비해, 일반적으로 십수배∼수십배정도 필요로 한다. 따라서, 이와 같은 아날로그스위치 ASW0∼ASW7이 소스 드라이버(12)의 반도체칩의 면적전체에 대해 점하는 비율은 크다. 따라서, 다계조화에 의한 아날로그 스위치 ASW0∼ASW7의 수의 증가는, 그대로 반도체칩 사이즈의 증가로 된다.
제 25도 및 26도에 보인 선행기술에서는, 예컨대 4비트의 표시데이타를 사용하여 16계조 표시를 행하는 경우, 16종류의 기준전압을 위한 입력용 접속단자를 필요로 하고, 또한 각 기준전압에 대응하는 합계 16개의 아날로그 스위치를 필요로 한다.
기준전압의 접속단자수를 감소시키고, 또한 아날로그 스위치수를 감소시켜 반도체칩을 소형화하는 것을 가능케 하는 다른 선행기술은 본건 출원인에 의해 일본 특개평 6-27900호에 제안되어 있다. 이 선행기술의 기본적인 구성은 제29도와 유사하며, 그 소스 드라이버(12)의 일부의 구성을 제 31도에 도시했다. 이 선행기술에서는, 기준전압원(13)에 있어서 합계 4종류의 기준전압 V0, V2, V5, V7이 발생되어 소스 드라이버(12a)에 제공된다. 소스 드라이버(12a)에서는, 기준전압 V0, V2, V5, V7에 개별적으로 대응하는 합계 4개의 아날로그 스위치 ASW0, ASW2, ASW5, ASW7로부터 소스라인 Oh(h=1∼N)에, 기준전압 V0, V2, V5, V7을 그대로 도출하는 이외에, 그들 사이의 기준전압간의 소위 진동에 의해 전압 V1, V3, V4, V6을 생성함으로써 8계조의 각 계조에 대응하는 합계 8종류의 전압 V0, V1, V2, V3, V4, V5, V6, V7을 출력한다. 이 때문에, 디코더회로 GRh는 8계조표시의 데이타 D0∼D2에 대응하는 데이타 d0∼d2에 응답하고, 기준전압 V0, V2, V5, V7중 선택된 하나의 전압을 소스라인 Oh에 출력하며, 또한 이들의 중간전압 V1, V3, V4, V6을 기준전압 V0, V2, V5, V7의 선택된 두개의 전압을 사용하여 시분할하여 교대로 소스라인 Oh에 출력한다. 여기에서, 예컨대, 기준전압 V0보다 기준전압 V7이 높게 되도록 설정되어 있으면, V0 V1 V2 V3 V4 V5 V6 V7로 된다. 아날로그 스위치 ASW0, ASW2, ASW5, ASW7은 각각 신호 AS0, AS2, AS5, AS7에 의해 온/오프 제어된다.
예컨대, 기준전압 V2, V5간의 전압 V3을 생성하여 소스라인 Oh에 인가하기위해, 소정의 1 출력기간중에 디코더회로 GRh는 아날로그 스위치 ASW2, ASW5를 제 32도(A)에 보인 바와 같이 간헐적으로 교대로 온/오프 제어하여 소스라인 Oh에 제 32도(A)에 보인 진동전압을 발생한다. 이에 따라, 소스라인 Oh의 저항 및 용량에 기인하여, 소스라인 Oh의 전압은 제 32도(B)에 보인 바와 같이 로우패스필터를 통과한 전압파형에 가깝게, 제 32도(B)에 보인 평균화된 전압 V3를 갖는 전압으로 되어, 트랜지스터 T를 거쳐 화소전극 P에 인가된다.
일단, 화소전극 P에 인가된 전압은, 이 화소전극 P와 이들 화소전극 P에 공통으로 액정을 통해 대향하여 배치된 공통전극간의 용량에 의해 유지된다. 이와 같은 동작이 게이트라인 L1∼LM마다 각 소스라인 O1∼ON에 관해 반복하여 행해지고, 이 전압 V0∼V7의 유지는 예컨대 1 수직기간에 걸쳐 행해진다.
이와 같은 제 31도 및 32도에 보인 선행기술에서는, 3비트로 구성되는 8계조 표시데이타 D0∼D2의 계조표시를 위해, 합계 4종류의 기준전압 V0, V2, V5, V7을 사용하는 것만으로도 충분하다. 따라서, 합계 4개의 아날로그 스위치 ASW0, ASW2, ASW5, ASW7을 사용하면 된다. 이와같이 하여, 계조수 미만에서, 각각 같은 수의 기준전압과 아날로그 스위치에 의해, 각 계조에 대응한 8종류의 전압 V0, V7을 사용할 수 있다. 따라서, 제 29도 및 30도에 보인 선행기술에 비해 기준전압원(13)에 의해 발생되는 기준전압의 수가 감소되고, 또한 이에 따라 아날로그 스위치수를 감소시킬수 있기 때문에, 소스 드라이버(12)의 반도체칩 면적을소형화시킬수 있으며, 소비전력을 낮게 억제할 수 있어 이에 따라 저코스트화 및 고밀도실장화가 가능하게 된다.
그러나, 현실적으로는, 특히 오피스 오토메이션용 액정표시장치등에 있어서는 더욱 다계조화를 꾀하고, 보다 접속단자수를 감소시키며, 반도체칩의 소형화를 도모하는 것이 요망되고 있다.
본 발명의 목적은, 다계조화를 도모하면서 접속단자수 및 아날로그 스위치수를 감소시키고, 이에 따라 소스 드라이버 등의 반도체칩의 소형화, 저소비전력화, 저코스트화, 고밀도실장화 등을 가능케 할 수 있도록 한 표시장치의 구동장치를 제공하는 것이다.
본 발명은, 표시데이타에 따라, 복수의 직류기준전압을 발생하는 기준전압원에서 선택된 하나의 기준전압을 연속적으로, 또는 상기 복수의 기준전압원에서 선택된 적어도 2개의 기준전압을 시분할적으로, 표시장치에 출력하는 표시장치의 구동장치로서,
상기 복수의 기준전압이 각각 인가되는 복수의 입력단자;
상기 표시장치에 접속되는 출력단자;
상기 각 입력단자와 상기 출력단자간에 삽입되고, 제어신호에 응답하여 온/오프 동작하는 스위칭소자; 및
상기 표시데이타에 기초하여 스위칭소자의 온/오프를 제어하는 제어신호를 출력하는 제어수단을 구비하는 것에 있어서,
상기 장치는,
상기 입력단자에 기준전압원으로 부터의 다른 전압을 시분할적으로 공급하는 다치 전압발생수단을 더 포함하며,
상기 제어수단은 표시데이타에 따른 소정의 타이밍에 있어서 스위칭소자의 온/오프를 제어하는 상기 제어신호를 출력하는 것을 특징으로 하는 표시장치의 구동장치이다.
본 발명에 의하면, 기준전압원으로 부터의 복수의 입력단자에 각각 제공되어 아날로그 스위치 등의 스위칭소자를 통해 출력단자에 제공되고, 이 출력단자로 부터 표시장치에 구동전압이 제공되며, 상기 입력단자에는 기준전압원과 입력단자간에 삽입되어 있는 다치전압발생 수단에 의해, 기준전압원으로 부터의 다른 기준전압이 시분할적으로 공급되고, 제어수단은 표시데이타에 따른 소정의 타이밍에서 스위칭소자의 온/오프를 제어하는 상기 제어신호를 출력한다. 이와 같이 하여 스위칭소자의 온/오프 동작에 의해 동시에 제공되는 기준전압간의 소위 진동전압을 얻을수 있다. 이에 따라 기준전압 및 이들의 기준전압간의 전압을 얻을수 있어, 다계조표시를 위한 구동전압을 얻을수 있다.
본 발명은, 표시데이타에 따라, 복수의 직류기준전압을 발생하는 기준전압원에서 선택된 하나의 기준전압을 연속적으로, 또는 상기 복수의 기준전압원에서 선택된 적어도 2개의 기준전압을 시분할적으로, 표시장치에 출력하는 표시장치의 구동장치로서,
상기 복수의 기준전압이 각각 인가되는 복수의 입력단자;
상기 표시장치에 접속되는 출력단자;
상기 각 입력단자와 상기 출력단자간에 삽입되고, 제어신호에 응답하여 온/오프 동작하는 스위칭소자; 및
상기 표시데이타에 기초하여 스위칭소자의 온/오프를 제어하는 제어신호를 출력하는 제어수단을 구비하는 것에 있어서,
상기 장치는,
상기 입력단자에 기준전압원으로 부터 제공되는 각각 다른 기준 전압을 시분할적으로 공급하고, 또한 기준전압이 절환될때, 각 기준전압이 출력되는 기간이 종료할때 부터 다음 기준전압의 출력이 개시될때 까지의 사이에 어느 기준 전압도 출력되지 않는 슬릿(slit) 기간이 삽입되는 다치 전압발생수단을 포함하며,
상기 제어수단은 표시데이타에 따른 소정의 타이밍에 있어서 스위칭소자의 온/오프를 제어하는 상기 제어신호를 출력하는 것을 특징으로 하는 표시장치의 구동장치이다.
본 발명에 의하면, 기준전압원으로 제공되는 각각 다른 기준으로 되는 전압은 다치전압발생수단에 의해 시분할적으로 입력단자에 공급된다. 입력단자에제공되는 기준전압이 절환될때에는 어느 기준전압도 선택되지 않는 슬럿 기간이 삽입된다. 기준전압이 선태되어 있는 기간에 있어서 표시데이타에 기초하여 소정의 타이밍으로 제어수단에서 출력되는 제어신호에 의해 스위칭소자의 온/오프가 제어되며, 표시데이타에 따른 기준전압에 기초하여 생성된 전압이 출력단자로부터 표시장치로 공급된다. 따라서, 표시장치의 구동장치로 부터, 기준전압 및 동시에 입력되는 기준전압간의 전압을 출력할 수 있어, 이 구동장치에 입력되는 기준전압들의 수 이상의 전압을 표시장치로 출력할 수 있다. 또한, 기준전압이 절환될때, 어느 기준전압도 출력되지 않는 슬릿기간이 제공되기 때문에, 두 개의 기준전압이 동시에 선택됨으로써 야기되는 두 개의 기준전압간의 관통전류를 방지할 수 있다.
또한, 본 발명은 각 입력단자에 대응하여 한 쌍의 입력단자가 각각 제공되고, 각 출력단자와 이 출력단자에 대응하는 한 쌍의 각 입력단자간에, 상기 스위칭소자가 각각 개재되며,
다치전압 발생수단은, 각 출력단자에 대응하는 입력단자에 제공되는 기준전압을, 시간경과에 따라 상기 복수의 기준전압의 저(低)에서 고(高)로 높이지는 순서로 또는 고에서 저로 낮아지는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공되며, 또한
각 쌍의 각 입력단자에 각 회에 동시에 제공되는 기준전압들은 상기 순서로 하나의 기준전압 만큼 시프트되어 있다.
본 발명에 의하면, 후술하는 제 1도∼14도에 보인 본 발명의 1실시형태, 특히 제 12도 및 13도로 부터 명백히 알 수 있는 바와 같이, 반복되는 1주기 W0의 사이클중에, 각 시간 W1a, W1b, W1c의 각 회에 동시에 제공되는 기준전압(V0, V2), (V2, V5), (V5, V7)은, 기준전압이 저에서 고로 높아지는 순서로 또는 고에서 저로 낮아지는 순서로 하나만큼 시프트되어 되어 있다. 예컨대, 제 12도에서는 일방의 입력단자에 제공되는 전압 AV가 기준전압 V0, V2, V5의 순서로 제공되는 것에 대해, 다른 하나의 입력단자의 전압 BV는 기준전압 V2, V5, V7의 순서로 제공된다. 이와 같은 구성에 의하면, 모든 기준전압 V0, V2, V5, V7과 이들사이의 진동전압을 다계조 표시를 위한 구동전압으로 사용할 수 있다.
또한, 본 발명은, 각 출력단자에 대응하여 적어도 2조의 쌍을 이루는 입력단자가 각각 제공되고,
각 출력단자와 그 출력단자에 대응하는 한 쌍의 각 입력단자의 사이에 상기 스위칭소자가 각각 개재되며,
다치전압 발생수단에 의해 발생되는 복수의 기준전압은, 각 쌍의 입력단자마다 복수의 그룹으로 분할되고,
다치전압 발생수단은, 각 조의 입력단자에 제공되는 기준전압을, 시간경과에 따라 각 조에 대응하는 그룹중의 복수의 기준전압의 저에서 고로 높아지는 순서로 또는 고에서 저로 낮아지는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공되며, 또한
각 쌍의 각 입력단자에 각 회에 동시에 제공되는 기준전압들은 각 그룹내에서 상기 순서로 하나의 기준전압 만큼 시프트되어 있다.
본 발명에 의하면, 후수하는 제 1도~14도에 보인 본 발명의 1 실시형태 및 제18도 및 19도에 보인 1 실시형태에 관련하여 보인 바와 같이, 적어도 2조의 쌍을 이루는 입력단자가 각 출력단자에 대응하여 제공되고, 각 조 마다 기준전압이 복수의 그룹으로 분할되어 있으며, 예컨대, 표 3에 보인 바와 같이 두개의 그룹으로 분할되어, 각 그룹에 있어서의 기준전압과 이들간의 전압을 다계조 표시를 위한 구동전압으로 사용할 수 있다.
또한, 본 발명은 각 출력단자에 대응하여 제 1 복수의 입력단자가 각각 제공되고,
각 출력단자와 그 출력단자에 대응하는 각 입력단자의 사이에 상기 스위칭소자가 각각 개재되며.
다치전압 발생수단은, 각 출력단자에 대응하는 입력단자에, 제 1 복수의 입력단자를 초과하는 제 2 복수의 기준전압을, 시간경과에 따라 전압의 고(高)에서 저(低) 또는 저에서 고로 되는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공되며, 또한
각 사이클중의 최초의 회 이외의 각 회에서, 입력단자에 동시에 제공되는기준전압들은 전회에 제공된 기준전압중 상기 순서로 하나만큼 동일 기준전압을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 제 22도 내지 23도에 보인 본 발명의 1 실시형태 및 제 24도에 보인 본 발명의 다른 실시형태와 같이, 하나의 출력단자에 대응하는 제 1 복수의 입력단자가 제공되고, 이 제 1 복수를 초과하는 제 2 복수의 기준전압을 반복되는 제 1 주기 W0의 사이클중에 예컨대 기간 W1a, W1b, W1c의 각 회에 걸쳐 제공하며, 각 주기 W0의 사이클중의 시간 W1a의 최초의 회 이외의 각 회 W1b, W1c에서는, 입력단자에 동시에 제공되는 기준전압은 전 회 W1a, W1b에 제공된 기준전압중 기준전압 V2 또는 V4의 하나만 포함한다. 이에 따라, 제 2 복수의 기준전압과 이들사이의 전압을 다계조 표시를 위한 구동전압으로 사용할 수 있다.
또한, 본 발명은 스위칭소자와 제어수단을 제 1 집적회로에 의해 실현하고,
다치전압 발생수단을 제 1 집적회로에 의해 실현하는 것을 특징으로 한다.
본 발명에 의하면, 제 1 집적회로에 있어서 제 2 집적회로의 다치전압 발생수단으로 부터의 기준전압이 제공되는 입력단자의 수를 감소시킬 수 있어, 제1 집적회로의 구성을 간략화할 수 있다.
또한, 본 발명은 스위칭소자와 제어수단 및 다치전압 발생수단을 하나의 집적회로에 의해 실현하는 것을 특징으로 한다.
본 발명에 의하면, 다치전압 발생수단으로 부터의 기준전압을 공통의 집적회로내의 기준전압 라인(23, 24)을 거쳐 스위칭소자에 제공하도록 하여 기준전압라인, 즉 다치전압발생수단으로 부터 스위칭소자에 제공되는 입력단자의 수를 감소시킬 수 있다.
또한, 본 발명은 제 1 집적회로가 복수개 제공되고,
이들 복수의 제 1 집적회로에 공통으로 제 2 집적회로가 제공되는 것을 특징으로 한다.
본 발명에 의하면, 복수의 제 1 집적회로에 공통으로 하나의 제 2 집적회로를 제공하여 구성을 간략화할 수 있다.
또한, 본 발명의 다치전압발생수단은, 기준전압원으로 부터의 복수의 각 기준전압이 도출되는 라인과, 상기 각 입력단자와의 사이에 개재되고 또한 기준전압제어신호에 의해 온/오프 제어되는 아날로그 스위치를 포함하며,
기준전압제어신호가 주기적으로 발생되어 아날로그 스위치에 제공되는 것을 특징으로 한다.
본 발명에 의하면, 기준전압을, 아날로그 스위치를 기준전압제어신호에 의해 온/오프 제어하여 상기 각 입력단자에 기준전압을 제공할 수 있다.
또한, 본 발명은 다치전압발생수단으로부터 출력되는 기준전압의 소정 사이클과 동기된 슬릿 기간이 제공되는 것을 특징으로 한다.
본 발명에 의하면, 슬릿기간은 기준전압 선택의 소정 사이클과 동기시키기 위해 제공된다. 따라서, 각 기준전압간에 관통전류가 흐르는 것을 방지함과 동시에 슬릿기간이 제공됨으로써 발생할 가능성이 있는 제어신호의 온/오프 제어의 타이밍이 시간지연과 같은 디스플레이상의 악영향을 제거할 수 있다.
본 발명은 액정패널은 물론 기타 유전체층을 사용하는 표시패널에도 적용된다. 예컨대, 액정대신 전계발광(EL) 재료가 사용될 수도 있다.
본 발명에 의하면, 예컨대 액티브매트릭스 액정표시장치 등과 같은 박막스위칭소자 등의 화소 스위칭 소자를 구비하는 구성에 있어서, 본 발명과 관련시켜 실시함으로써, 복수의 각 화소전극과, 이들의 화소전극에 공통의 예컨대, 단일 공통전극간의 기준전압 및 기준전압에 기초하여, 기준전압간의 소위 진동에의해 생성된 전압을 예컨대 1 수직기간에 걸쳐 유지할 수 있어, 이에 따라 본 발명은 액티브매트릭스 표시장치에 관련하여 바람직하게 실시할 수 있다.
본 발명에 의하면, 다치전압발생수단으로 부터 시분할적으로 기준전압을 공급하도록 하여 스위칭소자를 표시데이타에 따른 소정의 타이밍에 있어서 온/오프 제어하도록 하여 기준전압간의 전압을 소위 진동에 의해 얻을 수 있도록 하였기 때문에, 다계조표시를 위한 구동전압에 필요한 기준전압의 수를 감소시킬 수있어, 접속단자수 및 아날로그 스위치 등의 스위칭소자의 수를 감소시킬수 있다. 이에 따라 다계조표시가 용이하게 되고, 소스 드라이버 등과 같은 반도체집적회로의 양산화가 용이하게 된다.
또한, 본 발명에 의하면, 입력단자에 입력되는 기준전압이 절환될때, 어느 기준전압도 출력되지 않는 슬릿기간이 제공되어 있기 때문에, 2개의 기준전압이 동시에 선택됨으로써 야기되는 두개의 기준전압간의 관통전류가 방지될 수 있어, 표시장치의 구동장치에 있어서의 소비전력을 감소시킬수 있다.
또한, 본 발명에 의하면, 상기와 같이 입력단자수 및 스위칭소자수를 감소시킴으로써, 구성의 간략화, 저소비전력화, 저코스트화 및 고밀도실장화 등의 요구를 충족시킬 수 있다.
또한, 본 발명에 의하면, 상기와 같이 스위칭소자수를 감소시킬 수 있기때문에, 저항을 충분히 낮게할 수 있고, 또한 반도체칩 면적 전체에 대한 스위칭소자의 면적이 점하는 비율이 적기 때문에, 반도체칩의 소형화도 가능하게 된다.
또한, 본 발명에 의하면, 기준전압라인에 제공되는 기준전압의 조합을 서로 다르도록 하여 고효율로 이들 기준전압간의 희망하는 전압을 얻을 수 있다.
또한, 본 발명에 의하면, 하나의 집적회로내에 스위칭소자와 제어수단 및 다치전압발생수단을 수납하여 실현함으로써 접속단자수를 더욱 감소시킬 수 있다.
또한, 본 발명에 의하면, 복수의 제 1 집적회로에 공통으로 하나의 제 2집적회로를 제공하여 구성의 간략화를 도모할 수 있다.
또한, 본 발명에 의하면, 슬럿기간은 미리 정해진 기준전압을 선택하는 주기에 동기시켜 제공했기 때문에, 각 기준전압간에 관통전류가 흐르는 것을 방지함과 동시에, 슬릿기간이 제공됨으로써 발생할 가능성이 있는 제어신호의 온/오프의 제어타이밍이 시프트되는 등의 디스플레이상의 악영향을 제거할 수 있다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제 1도는 본 발명의 1 실시형태의 전기적 구성을 보인 블록도이다. 액티브매트릭스형 액정표시패널(16)은, M행 N열로, 제 1 라인인 소스라인 O1∼ON과 제 2 라인인 게이트라인 L1∼LM이 한 쪽의 기판상에 배열되고, 이들 라인 O1∼ON, L1∼LM의 교차위치에 화소스위칭소자인 박막트랜지스터(이하, TFT라 함) (T(j, i)(j=1∼M, i=1∼N)이 배치된다. 게이트라인 L1∼LM에 게이트신호 G1∼GM이 순차적으로 제공됨으로써 게이트신호 Gj가 제공되어 있는 게이트라인 L1∼LM에 게이트전극이 접속되어 있는 박막트랜지스터 T가 도통한다. 이에 따라, 소스라인 O1∼ON으로 부터의 계조표시 구동전압은 도통하고 있는 박막트랜지스터 T를 통해 화소전극 P(j, i)에 각각 제공된다.
상기 일방의 기판에 액정을 통해 대향하는 타방의 기판에는, 이들의 화소전극 P의 모두에 대향하는 공통전극이 형성되고, 이 공통전극과 상기 선택적으로 구동전압이 제공되는 화소전극 P 사이의 전계에 의해 계조표시가 행해진다.
소스라인 O1∼ON은, 반도체 집적회로에 의해 실현되는 소스 드라이버(17)의 출력단자 S1∼SN에 각각 접속된다. 게이트라인 L1∼LM은, 반도체 집적회로에 의해 실현되는 게이트드라이버(18)의 접속단자 G1∼GM에 각각 접속된다. 본 명세서에 있어서 라인과 이 라인에 제공되는 신호는 동일한 참조 부호를 부기하여 표시했다.
게이트라인 L1∼LM이 순차적으로 하나씩 하이레벨로 되는 각 수평주사기간 WH에 있어서, 그 하이레벨로 되어 있는 게이트라인 Lj에 게이트전극이 접속되어 있는 박막트랜지스터 T가 도통한다. 따라서, 소스라인 O1∼ON을 통해 제공되는 계조표시 데이타에 대응하는 구동전압이, 화소전극 P와 공통전극간에 충전된다. 이 충전된 전압레벨은, 합계 M본의 게이트라인 L1∼LM이 주사되는 1수직주사기간중에 유지되어, 각 화소마다의 계조표시가 행해진다.
소스 드라이버(17)에는, 표시제어회로(19)로 부터 직렬 3비트의 계조표시데이타 D0∼D2가 각 소스라인 O1∼ON에 대응하여 순차적으로 제공된다. 이 때 표시제어회로(19)는 또한, 클록신호 CK와 래치신호 LS를 발생하여 소스 드라이버(17)에 제공한다. 이들 각 참조부호 D0∼D2, CK, LS는, 신호, 접속단자 또는 라인을 표시하기 위해 사용되는 것으로, 이하의 설명에 있어서의 다른 참조부호도 하나의 참조부호로 접속단자 또는 라인을 표시한다.
클록신호 CK 및 래치신호 LS에 동기한 신호는, 라인(20)을 통해 표시제어회로(19)로 부터의 게이트 드라이버(18)에도 제공되고, 게이트 드라이버(18)는상기한 바와 같이 게이트 라인 L1∼LM에 순차적인 게이트신호 G1∼GM을 동기하여 제공한다.
소스라인 O1∼ON에 구동전압을 제공하기 위해 기준전압원(21)이 제공된다. 이 기준전압원(21)은, 4종류의 직류기준전압 V0, V2, V5, V7을 상시 발생한다. 전압선택용 스위칭회로(22)는, 기준전압원(21)의 기준전압 출력단자 V0, V2, V5, V7과 복수(본 실시형태에서는 2)의 기준전압 라인(23, 24) 사이에 개재된다. 전압선택용 스위칭회로(22)는, 이들의 각 기준전압라인(23, 24)에 2개의 기준전압으로 이루어지는 합계 3조의 조합(V0, V2), (V2, V5), (V5, V7)의 하나를 순차적으로 공급한다. 이 조합된 전압은 소스 드라이버(17)에서 제공되는 기준전압제어신호 SV1, SV2, SV3에 기초하여 정해지는 제 1 시간 W1a, W1b, W1c 간에 발생한다. 본 발명의 실시예에서는 W1a = W1b = W1c 이며, 총괄적으로 참조부호 W1으로 표시한다.
제 2도는, 소스 드라이버(17)의 구체적인 구성을 보인 블록도이다. 제 2도에서 부호 2, 3은 라인의 수를 표시한다. 소스 드라이버(17)에 구비되는 전압생성용 스위칭회로(28)에는, 시분할된 전압이 한 쌍의 입력단자(123,124)에 접속되는 기준전압라인(23, 24)을 거쳐 제공된다. 시프트레지스터 SR에는, 클록신호CK(후술하는 제 12도(A) 참조)가 순차적으로 입력되고, 이에 따라 시프트레지스터 SR은, 제 3도(C) ∼제 3도(F)에 각각 도시되는 소스라인 O1∼ON마다의 메모리제어신호 SR1, SR2,..., SR(N-1), SRN을 순차적으로 도출한다. 표시제어회로(19)에서 공급되는 직렬 3비트의 계조표시데이타 D0∼D2는, 각 소스라인 O1∼ON에 대응-하여 제 3도(B)에 부호 DA1, DA2, DA3,..., DAN으로 표시되도록 순차적으로 소스 드라이버(17)에 입력되고, 데이타메모리 DM에 메모리제어신호 SR1∼SRN에 응답하여 순차적으로 저장된다.
데이타래치회로 DL은, 제 3도(G)에 보인 1수평주사기간 WH마다 출력되는 래치신호 LS에 응답하여, 데이타메모리 DM에 저장되어 있는 병렬 3비트의 각 계조표시 데이타를 모든 소스라인 O1∼ON에 응답시켜 저장하고, 래치한다. 이와같이 하여 표시제어회로(19)에 사용되는 제 3도(A)에 보인 수평동기신호 Hsyn의 1수평주사기간 WH내에서 상기 동작이 행해진다.
제 4도는, 표시제어회로(19)에 의한 타이밍동작을 설명하기 위한 파형도이다. 제 4도(A)에 보인 수직동기신호 Vsyn의 각 주기마다, 제 4도(B)에 보인 수평동기신호 Hsyn가 게이트라인 L1∼LM에 각각 대응하여 발생된다. 제 4도(B)에서, 부호 1H, 2H,..., MH는 수평주사기간 WH를 개별적으로 나타낸다. 각 수평주사기간 WH중에, 소스라인 O1∼ON에 대응하는 총괄적으로 DA11, DA12,...,DA1M으로 표시되는 계조표시데이타 DA1∼DAN이 제 4도(C)에 보인 바와 같이 표시제어회로(19)로 부터 발생되어 소스 드라이버(17)에 제공된다. 제 4도(D)는, 1수평주사기간 WH마다 발생되는 래치신호 LS의 파형을 나타낸다.
제 4도(E)는, 1 수평주사기간 WH에 제공된 디지탈 계조표시데이타 D0∼D2에 따라, 소스라인 O1∼ON에 제공되는 전압레벨을 총괄적으로 표시하며, 합계N본의 소스라인 O1∼ON의 전압레벨을 일괄하여 표시하기 위해 사선으로 표시했다. 넌인터레이스 방식에서는, 표시패널(16)의 1화면이, 1 수직주사기간으로 표시된다. 본 발명은, 인터레이스방식의 경우에 있어서도 동일하게 실시할 수 있다.
제 4도(F)∼4도(H)도는 게이트드라이버(18)로 부터 게이트라인 L1, L2, LM에 각각 제공되는 게이트신호 G1, G2, GM의 파형을 각각 나타낸다. 예컨대, 제 j번째의 게이트신호 Gj가 하이레벨이기 때문에, 게이트라인 Lj에 게이트전극이 접속되어 있는 합계 N개의 박막트랜지스터 T(j, i)(j=1∼M, i=1∼N)이 모두 온상태로 되며, 이때 화소전극 P(j, i)는, 소스라인 Oi에 제공되는 구동전압에 따라 충전된다. 각 게이트라인 L1∼LM에 대해 합계 M회, 상기 동작이 반복됨으로써 넌인터레이스의 1수직주사기간에 있어서의 1화면이 표시된다.
제 5도는, 상기한 본 발명의 실시형태에 따라, 소스라인 O1∼ON에 제공되는 구동전압에 따라 표시동작이 행해지는 것을 나타내는 파형도이다. 제 5도(A)는 수직동기신호 Vsyn를 나타내고, 제 5도(B)는 수평동기신호 Hsyn을 나타내며, 제 5도(C)는 상기한 제 4도(D)와 같이 래치신호 LS를 나타낸다. 또한, 제 5도(D)는, 상기 제 4도(E)와 관련하여 기술한 것과 동일하게, 소스라인 O1∼ON에 각 수평주사기간 WH마다 제공되는 전압레벨을 총괄적으로 나타낸다. 제 5도(E), 제 5도(F) 및 제 5도(G)는, 상기 제 4도(F), 제 4도(G) 및 제 4도(H)에 각각 대응하며, 게이트신호 G1, G2, GM을 각각 나타낸다. 제 5도(H)∼5도(M)은 제 29도에 있어서의 표시패널(11)의 각 화소전극 P(j, i)(j=1∼M, i=1∼N)에 있어서의 각 화소전극마다 유지되는 전압파형을 나타낸다. 이들 각 화소전극마다 제공되는 전압의 극성은, 소위 교류구동법에 의해 1 수직주사기간마다, 즉 1필드마다 반전하며, 이에 따라 액정의 열화가 억제된다.
제 6도는 데이타 메모리 DM 및 데이타 래치회로 DL의 하나의 소스라인 Oi에 대응하는 구체적인 구성을 보인 블록도이다. 제 i번째의 소스라인 Oi에 대응하여, 데이타 메모리 DMi는, 계조표시데이타 D0∼D2의 각 비트가 D형 플립플롭 FDM0∼FDM2의 입력단자 D에 제공되고, 이 클록입력단자 CK에 메모리제어신호 SRi가 제공되었을 때의 레벨을 출력단자 Q에 도출한다.
데이타래치회로 DLi는, 데이타 메모리 DMi의 각 플립플롭 FDM0∼FDM2의 출력 Q를 입력단자 D에서 수신하는 D형 플립플롭 FDL0∼FDL2를 각각 구비한다. 이들 플립플롭 FDL0∼FDL2에는, 래치신호 LS가 클록 입력단자 CK에 제공되고,이 때의 입력단자 D의 레벨을 출력단자 Q로 부터, 계조표시 데이타 d0∼d2로서 디코더회로 DRi에 3비트 병럴로 제공한다.
제 7도는 상기한 제 6도에 있어서의 데이타래치회로 DLi에서 출력되는 계조표시 데이타 d0∼d2를 수신하는 1 소스라인 Oi분의 디코더회로 DRi의 구체적인구성을 도시함과 동시에, 소스라인 Oi에 구동전압 V0∼V7을 공급할 수 있도록 하기 위한 전압생성용 스위칭회로(28)를 보인 전기회로도이다.
디코더회로 DRi에는, 상기한 병렬 3비트의 계조표시 데이타 d0∼d2와 함께, 라인(26)을 통해 듀티펄스 발생회로 DU로 부터 듀티펄스가 제공된다. 병렬계조표시 데이타 d0∼d2와 반전회로(31, 32, 33)에 의해 반전된 신호는, NAND게이트(34∼39)에 제공됨과 동시에 NOR게이트(40, 41)에 제공되며, 또한 NAND게이트(34, 35)와 NOR게이트(40, 41)에는 라인(26)을 통해 듀티펄스가 제공된다. 이들 NAND게이트(34∼39)와 NOR게이트(40, 41)의 출력 및 이들 반전회로(51∼54)에서 반전된 신호는, NOR게이트(42∼49)에 각각 제공된다. NOR게이트(42)의 출력은, 반전회로(55)에서 반전되고, 또한 NOR게이트(43∼45)의 출력은 NOR게이트(56)에 제공되며, NOR게이트(46∼48)의 출력은 NOR게이트(57)에 제공되고, NOR게이트(49)의 출력은 반전회로(58)에서 반전된다.
3개의 기준전압제어신호 SV1, SV2, SV3는, AND게이트(59, 60 ; 61, 62 ; 63, 64) 일방의 입력에 각각 제공된다. AND게이트(59)의 타방의 입력에는 반전회로(55)의 출력이 제공된다. AND게이트(60,61)의 타방의 입력에는 NOR게이트(56)의 출력이 각각 제공된다. AND게이트(62, 63)의 타방의 입력에는 NOR게이트(57)의 출력이 각각 제공된다. AND게이트(64)의 타방의 입력에는 반전회로(58)의 출력이 제공된다.
AND게이트(59, 61, 63)의 각 출력은, OR게이트(66)로 부터, 전압생성용 스위칭회로(28)의 전압생성용 스위칭소자인 아날로그 스위치 ASW0에, 스위칭제어신호 AS0로서 제공된다. 또한 AND게이트(60, 62, 64)의 각 출력은 또 하나의 OR게이트(67)로 부터, 또 하나의 전압생성용 스위칭소자인 아날로그 스위치 ASW2에 스위칭제어신호 AS2로서 제공된다.
제 8도는, 전압생성용 스위칭회로(28)의 구체적인 구성을 보인 전기회로도이다. 두개의 기준전압라인(23, 24)에는, 아날로그 스위치 ASW0, ASW2가 각각 개재되고, 기준전압라인(23, 24)은, 아날로그 스위치 ASW0, ASW2에 관해 한 쪽측(제 8도의 우측)에서는, 접속접(69)에서 공통접속되며, 접속단자 Si로 부터 제 i번째의 소스라인 Oi에 접속되어 계조표시를 위한 구동전압 V0∼V7이 제공된다.
아날로그 스위치 ASW0는, 병렬로 접속된 P형 및 N형의 채널을 갖는 전계효과트랜지스터(71, 72)와, 스위칭제어신호 AS0를 반전시켜 트랜지스터(72)의 게이트에 제공하는 반전회로(73)를 포함하며, 트랜지스터(71)의 게이트에는 스위칭제어신호 AS0가 그대로 제공된다. 마찬가지로, 또 하나의 아날로그 스위치 ASW2는, 스위칭제어신호 AS2가 게이트에 제공되는 P형 채널 전계효과트랜지스터(74)와 반전회로(76)를 통해 게이트에 제공되는 N형 채널 전계효과트랜지스터(75)를 포함하며, 이들 트랜지스터(74, 75)는 병렬로 접속된다.
이들 각 아날로그 스위치 ASW0, ASW2에서는 선택된 기준전압레벨을 소스라인 Oi에 제공하여 화소전극 P에 정확히 전압레벨을 유지시키기 위해, 그 ON저항을 충분히 낮게할 필요가 있다. 따라서 이들 트랜지스터(71, 72 ; 74, 75)가 점하는 면적을 비교적 크게할 필요가 있다. 본 실시형태에서는, 3비트의 계조표시 데이타 D0∼D2를 사용하여 합계 8계조를 행하기 위해서는 2개의 아날로그스위치 ASW0, ASW2만을 사용하는 것만으로 충분하며, 이에 따라 아날로그 스위치 ASW0, ASW2의 소스 드라이버(17)에 점하는 면적을 작게할 수 있어 소스 드라이버(17)의 반도체칩의 소형화를 도모할 수 있다. 또한 두 개의 기준전압라인(23, 24)만 필요하여 소스 드라이버(17)의 입력접속단자 AV, BV의 수를 감소시킬 수 있다.
제 9도는 듀티펄스 발생회로 DU의 구체적인 구성을 보인 블록도이다. 이 듀티펄스 발생회로 DU는, 후술하는 제 12도(A)에 보인 클록신호 CK와, 래치신호LS의 반전회로(78)에서 반전된 라인(74)을 통하는 신호에 응답하여 듀티비 1 : 2의 듀티펄스를 제 12도(B)에 보인 바와 같이 발생한다. 이 듀티펄스 발생회로 DU는, D형 플립플롭(81, 82, 83)이 직렬로 또는 종속접속되어 구성된다. 클록신호 CK는 각 플립플롭(81, 82, 83)의 클록입력단자 CK에 제공된다. 반전회로(78)를 통한 래치신호 LS의 반전 신호는, 초단의 플립플롭(81)의 세트입력단자 S*(*는 반전을 의미)에 제공된다. 종단의 플립플롭(83)의 출력 Q는, 초단의 입력단자 D에 제공된다.
이 듀티펄스는 라인(26)을 통해 전술한 바와 같이 디코더회로 DRi에 공통으로 제공됨과 동시에 다음에 설명하는 기준전압선택제어수단(85)에도 제공된다.
제 10도는 기준전압선택제어수단(85)의 구체적인 구성을 보인 블록도로, 이에 의해 기준전압제어신호 SV1, SV2, SV3가 제 12도(C),12도(D),12도(E)에 보인 바와 같이 얻어진다. 듀티펄스는 라인(26)으로 부터 직렬 또는 종속접속된 D형 플립플롭(86∼92)의 클록입력단자 CK에 공통으로 제공된다. 라인(84)을 통한 반전회로(78)로 부터의 래치신호 LS*는, 플립플롭(86∼92)의 리세트입력단자 R*에 각각 공통으로 제공된다. 초단의 플립플롭(86)의 입력단자 D에는, 이 초단의 플립플롭(86)과 차단의 플립플롭(87)의 출력 Q가 입력되는 NAND게이트(93)의 출력이 제공된다.
플립플롭(89∼92)의 출력 Q 및 Q*는, 기준전압제어신호 SV1, SV2, SV3를
위한 AND게이트(94, 95 ; 96, 97 ; 98, 98)에 제공되고, 또한 NOR게이트(101, 102, 103)에 제공된다.
제 11도는 제 1도에 보인 기준전압선택용 스위칭회로(22)의 구체적인 구성을 보인 블록도이다. 기준전압원(21)으로부터의 기준전압 V0, V2, V5, V7의 입력단자와 2개의 기준전압라인(23, 24)의 타방측간에는, 기준전압선택용 스위칭소자인 아날로그 스위치 ASW1a, ASW1b ; ASW2a, ASW2b ; ASW3a, ASW3b가 각각 개재된다. 이들 아날로그 스위치 ASW1a∼ASW3b는, 기준전압 제어신호 SV1, SV2, SV3에 의해 온/오프가 제어된다. 예컨대 제 1 시간 W1a(제 12도 참조)에서 기준전압 제어신호 SV1이 하이레벨로 됨으로써 아날로그 스위치 ASW1a, ASW1b가 은상태로 되고, 따라서, 기준전압 V0, V2가 기준전압라인(23, 24)에 각각 제공된다. 또한, 마찬가지로, 제 1 시간 W1b에서 기준전압 제어신호 SV2가 아날로그 스위치ASW2a, ASW2b에 제공됨으로써, 기준전압라인(23, 24)에는 기준전압 V2, V5가 제공된다· 또한, 제 1 시간 W1c에서 기준전압 제어신호 SV3가 아날로그 스위치ASW3a, ASW3b에 제공됨으로써, 기준전압 V5, V7이 기준전압라인(23, 24)에 제공된다. 이와같이 하여, 다치전압발생수단은, 기준전압원(21)과 전압선택용 스위칭회로(22) 및 기준전압선택제어수단(85)에 의해 구성된다.
기준전압라인(23, 24)에서 도출되는 기준전압의 조합은, 제 1 시간 W1a, W1b, W1c마다 상술한 바와 같이 (V0, V2), (V2, V5), (V5, V7)이며, 따라서 각 조합상하로 인접하는 기준전압 V0와 V2, V2와 V5 및 V5와 V7로 선택된다. 또한 이들 3개의 조합 (V0, V2), (V2, V5), (V5, V7)은, 서로 이들 조합을 구성하는 전압치가 각 조합마다 다르다.
제 12도(A)∼12도(L)은 전압생성용 스위칭회로(28)를 통해 소스라인 Oi에 제공되는 전압을 설명하기 위한 도면이다. 제 12도(A)의 클록신호 CK에 기초하여, 듀티펄스 발생회로 DU에서는 제 12도(B)에 보인 듀티펄스가 생성된다. 이 듀티펄스는, 래치신호 LS에도 동기하며, 이 듀티펄스와 래치신호 LS에 의해, 제10도에 보인 기준전압선택제어수단(85)에 의해 3개의 기준전압제어신호 SV1, SV2, SV3가 발생된다. 이 기준전압제어신호 SV1, SV2, SV3는 제 12도(C), 12도(B), 12도(⒞에 각각 도시한다. 따라서, 전압선택용 스위칭회로(22)는, 이 기준전압제어신호 SV1, SV2, SV3에 응답하여 기준전압다인(23, 24)에 제 12도(F) 및 12도(G)도에 각작 보인 기준전압 V0, V2, V5 ; V2, V5, V7을 도출한다. 이와 같이 하여 각 기준전압제어신호 SV1, SV2, SV3은, 제 1 시간 W1씩 시프트되고, 따라서 각 기준전압의 조합 (V0, V2), (V2, V5), (V5, V7)은, 이 제 1 시간 W1씩 시분할하여 출력된다. 이 제 1 시간 W1a, W1b, W1c를 총괄적으로 부호 W1으로 표시한다. 듀티펄스는 제 1 시간 W1미만인 제 2의 각 시간 W2, W3에 각각 대응한 하이레벨 및 로우레벨을 갖는 듀티비 1 : 2를 갖는다.
W1 = W2 + W3 ...(1)
W3 = 2·W2 ...(2)
3개의 시간순차적인 제 1 시간 W1a, W1b, W1c마다, 기준전압의 각 조합 (V0, V2), (V2, V5), (V5, V7)이 반복되고, 이들 3개의 제 1 시간 W1a, W1b, W1c의 합을 부호 W0로 표시한다. 본 실시형태에서 W1a, W1b, W1c는 모두 같다.
W0 = 3·W1 ...(3)
기준전압의 3개의 조합이 반복되는 주기 W0는, 예컨대 1수평주사기간 WH와 동일하게 선택해도 좋고, 1수평주사기간 WH 미만의 치로 선택해도 좋다. 상기 실시형태에서는, 주기적인 시간 W0에 포함되는 3개의 제 1 시간 W1a, W1b, W1c은 모두 같은 치로 정했지만, 본 발명의 다른 실시형태로서 이들 3개의 제 1시간 W1a, W1b, W1c은 서로 다르게 해도 좋다.
제 1 시간 W1a에 있어서 기준전압 V0 또는 V2를 도출하려면, 아날로그 스위치 ASW1a, ASW1b가 도통되고, 기준전압라인(23, 24)에 개재되어 있는 전압생성용 스위칭회로(28)에 있어서의 아날로그 스위치 ASW0 또는 ASW2가 제 1 시간 W1a에 도통되면 된다. 또한, 다른 제 1 시간 W1b에 있어서 기준전압 V2를 도출할 필요가 있을 경우에는, 제 1 시간 W1b에 있어서 아날로그 스위치 ASW2a가 아날로그 스위치 ASW2b와 함께 도통되고, 전압생성용 스위칭회로(28)에 있어서의 아날로그 스위치 ASW0가 도통되면 된다. 이는 나머지 기준전압 V5, V7에 관해서도 동일하다.
표 1은 계조표시데이타 D0∼D2, 즉 데이타래치 DL로 부터의 래치된 계조표시데이타 d0∼d2에 대응하는 기준전압 V0, V2, V5, V7과 전압생성용 스위칭회로(28)에 의해 생성되는 전압 V1, V3, V4, V6을 각각 표시한다. 예컨대, 기준전압 V7이 기준전압 V0보다 높은 전압으로 되도록 설정되어 있으면 다음과 같이 된다.
V0 V1 V2 V3 V4 V5 V6 V7 ...(4)
[표 1]
예컨대, 하나의 소스라인 Oi에 관해 데이터래치회로 DLi로부터 계조표시데이타 d0, d1, d2가 도출되어, 제7도에 보인 디코더회로 DRi에 제공되는 경우를 상정 한다. 기준전압 V2, V5를 이용하여 전압 V3를 구하는 경우를 상정한다. 래치된 계조표시데이타 d0, d1, d2는 그의 1 수평주사기간에 있어서 제 12도(H), 12도(I), 12도(J)에 보인 바와 같이 논리 110이다.
따라서, 기준전압 V0, V2, V5, V7의 1주기 W0에 있어서의 조합(V2, V5)으로 인해 도출되는 기준전압제어신호 SV2가 하이레벨인 기간 W1b에 있어서, 제7도에 보인 디코더회로 DRi의 OR게이트(66)는, 제 12도(K)에 보인 파형을 갖는 스위칭제어신호 AS0를 도출한다. 또한 OR게이트(67)는, 제 12도(L)에 보인 스위칭제어신호 AS2를 도출한다. 전압 V3를 얻기위해 기준전압 V2가 소스라인 Oi으로 도출되는 기간 W3는 기준전압 V5가 도출되는 기간 W2의 2배이다. 이에 따라, 전압 V3가 소스라인 Oi을 통해 화소전극 P에 제공되어, 전압 V3에 대응한 충전전압에 의한 계조표시가 얻어진다.
이와 같이 하여, 전압선택용 스위칭회로(22)로부터 기준전압라인(23, 24)으로 도출되는 전압은, 각 제 1 시간 W1a, W1b, W1c마다 제 13도에 보인 바와 같이 된다.
제 11도에 관련하여 기술한 기준전압선택용 스위칭회로(22)에서는, 시간경과에 따라, 복수(본 실시형태에서는 4)의 기준전압 V0, V2, V5, V7의 저에서 고로 높아지는 순서 또는 고에서 저로 낮아지는 순서(본 실시형태에서는 높아지는 순서)로, 각 제 1 시간 W1a, W1b, W1c 마다 시분할적으로, 또한 반복되는 각 사이클인 주기 W0중에 복수회(본 실시형태에서는 3회)에 걸쳐, 기준전압 V0, V2, V5, V7이 기준전압라인(23, 24)을 거쳐 소스 드라이버(17)의 입력단자(123,124)에 각각 제공된다. 한 쌍의 각 입력단자(123, 124)에 기준전압라인(23, 24)을 통해 제 1 시간 W1a, W1b, W1c의 각 회에 동시에 제공되는 기준전압 V0, V2, V5, V7은, 상기 순서로 하나만큼 시프트되며, 전술한 실시형태에서는 한 쪽의 기준전압라인(23)에는 기준전압 V0, V2, V5, V7중 높아지는 순서로 V0, V2, V5가 이 순서로 제공되고, 또 하나의 기준전압라인(24)에는, 높아지는 순서로 하나만큼 시프트된 기준전압 V2, V5, V7이 제공된다.
3개의 제 1 시간 W1a, W1b, W1c의 1주기 W0가 1수평주사기간 WH증에 복수회 반복되어, 각 소스라인 Oi에 전압이 인가되어 유지되도록 하여도 좋으나, 이와 같은 계조에 대응하는 전압의 화소전극 P에 의한 충전이 단일회의 주기 W0에서 달성되면 그와 같은 전압인가의 동작은 단일회만이라도 좋다.
제 14도는, 본 발명의 원리를 설명하기 위해 간략화한 등가회로도이다. 본 발명에 있어서는, 소스 드라이버(17)가 구동대상으로 되는 하나의 소스라인 Oi의 저항 Rs와, 소스라인 Oi가 갖는 정전용량 Cs가 직렬로 접속된 소위 로우패스필터의 기능을 갖는 회로를 고려한다. 화소전극 P가 갖는 등가적인 용량은 부호 CL로 표시한다. 이 화소전극 P의 정전용량 CL은 소스라인 Oi의 용량 Cs에 비해 충분히 작다(CsCL). 따라서, 화소전극 P에 제공되는 전압은 저항 Rs와 정전용량 Cs의 접속점(105)의 전압과 동일한 값으로 된다. 따라서 이 로우패스필터로서의 기능을 갖는 제 14도에 보인 등가회로에 있어서, 전압생성용 스위칭회로(28)의 아날로그 스위치 ASW0, ASW2를 제 1의 각 시간 W1a, W1b, W1c에 있어서 제 2 시간 W2, W3만 단속적으로 온/오프 제어하여 시간 t에 의존하는 소위 진동 전압 v(t)를 소스라인 Oi에 제공할때, 진동전압 v(t)의 주기 2π가 저항 Rs 및 정전용량 Cs에 의해 정해지는 로우패스필터로서의 차단주파수의 주기보다 충분히 짧게 선택함으로써 화소전극 P의 충전전압은 접속점(105)에 있어서의 화소전극 P에 인가되는 주기진동전압 v(t)의 평균전압에 층분히 근사하는 것이 이해된다. 예컨대, 시정수 Cs·Rs = 10-7일때, 진동전압의 주파수는 예컨대 1.6MHz이상이면 된다.
이와 같이하여, 본 발명은, 액정표시패널(16)이 불가피하게 갖고 있는 소스라인 Oi의 저항 Rs와 정전용량 Cs를 적극적으로 이용하여, 4종류의 소정 기준전압 V0, V2, V5, V7에 기초하여, 이들 사이의 전압 V1, V3, V4, V6을 상기 표 1과 같이 작성한다. 이에 따라 기준전압원(21)의 구성을 간략화함은 물론, 기준전압라인(23, 24)의 수를 감소시켜 반도체집적회로에 의해 실현되는 소스 드라이버(17)의 접속단자수를 감소시킴과 동시에, 기준전압라인(23, 24) 마다 개별적으로 제공되어 있는 전압생성용 스위칭소자인 아날로그 스위치 ASW0, ASW2의 수를 감소시켜, 상술한 실시형태에서는 2개만으로 하여 반도체칩의 소형화를 도모할 수 있다.
제 1도∼14도에 보인 실시형태에 의하면, 상기한 제 29도∼32도에 관련하여 기술한 선행기술에 비해, 본 발명에 따른 소스 드라이버(17)의 반도체칩 사이즈인 면적을 약 10% 축소할 수 있는 것이 본 발명자에 의해 확인되었다. 또한 본 발명자에 의하면, 64계조의 표시를 행하는 소스 드라이버의 경우에는 선행기술에 비해 약 15%의 반도체칩 사이즈의 축소화가 가능하며, 또한 256계조의 표시를 행하는 소스 드라이버의 경우에는 약 25%의 반도체칩 사이즈의 축소화가 도모되는 것이 확인되었다. 이와 같이 본 발명자에 의하면, 소스 드라이버(17)의 반도체칩 사이즈의 축소를 대폭으로 달성할 수 있다.
상기한 실시형태에서, 전압선택용 스위칭회로는 소스 드라이버(17)의 외부에 제공되지만, 본 발명이 다른 실시형태로서 제 15도에 보인 바와 같이 소스드라이버(17a)를 구성하는 반도체칩내에 제 11도에 보인 전압선택용 스위칭회로(22)를 내장하도록 한 구성도 좋다. 이와 같은 제 15도에 보인 실시형태에 의하면, 상기 제 2도에 보인 실시형태에 비해, 제 2도의 실시헝태에서는 두 개의 기준전압라인(23, 24)와 3개의 기준전압제어신호 SV1, SV2, SV3를 위한 합계 5개의 접속단자를 필요로 하는 것에 대해, 제 15도의 실시형태에서는 4개의 기준전압 V0, V2, V5, V7을 위한 접속단자가 설치되면 되기 때문에 접속단자의 수를 하나 감소시킬 수 있다.
제 16도는 본 발명의 다른 실시형태의 전압생성용 스위칭회로(107)의 전기회로도이다.6개의 기준전압라인(108∼113)에는, 전압생성용 스위칭소자인 아날로그 스위치 ASW1∼ASW6이 개재되어 있다. 기준전압라인(108∼113)에는, 기준전압원(21)으로 부터 공급되는 기준전압 V0∼V8이 각각 조합되어 제공된다. 기준전압 V0∼V8의 제 1 조합은 (V0, V1, V4, V5, V6, V7)로 정해지고, 제 2 조합은 (V1, V2, V3, V4, V7, V8)로 정해진다. 상기 제 1 조합 및 제 2 조합은, 제 17도(A)∼(F)에 보인 바와 같이, 최초의 제 1 주기적 시간 W1a에서는 상기 제 1 조합이 기준전압라인(108∼113)으로 도출되고, 다음의 제 1 주기적 시간 W1b에서는 상기 제 2 조합이 기준전압라인(108∼113)으로 도출된다. 아날로그 스위치 ASW1∼ASW6은, 동시에 2개만이 각 제 1 시간 W1a, W1b, W1c에 있어서 소정의 듀티비로 온/오프 제어되고, 이와 같이 하여 진동전압이 소스라인 Oi에 제공된다.
제 16도 및 17도에 보인 실시형태에 있어서, 다른 구성은, 전술한 실시형태와 유사하지만, 주목해야할 것은 본 실시형태에서는 합계 16계조 표시가 가능하다는 것이다. 각 소스라인 Oi마다 표시데이타는, 표 2 에 보인 바와 같이 4비트 D0∼D3가 사용되고, 기준전압 V0∼V8간의 전압 V01, V12, V23, V34, V45, V56, V67은, 듀티비 1 : 1의 듀티펄스가 사용되어, 전술한 실시형태와 동일하게 하여 얻어진다. 예컨대, 전압 V01을 생성하기 위해, 2개의 제 1 시간 W1a, W1b중 한 쪽의 제 1 시간 W1a에 있어서, 그 절반의 시간만큼 아날로그 스위치 ASW1을 도통하고, 나머지 절반시간 만큼 아날로그 스위치 ASW2를 도통하며, 이에 따라 이들 기준전압 V0, V1의 평균화된 전압 VO1이 소스라인 Oi에 제공될 수 있게 된다. 이는 다른 중간전압 V12, V23, V34, V45, V56, V67에 관해서도 동일하다.
[표 2]
본 발명에 있어서, 표시할 계조수를 증가시켜, 예컨대 8계조만이 아니라, 16계조, 32계조, 64계조, ..., 256계조와 같이 계조수의 증가에 따라 듀티비 1 : a (a는 자연수)에 있어서의 값 a를 크게하여, 가능한한 적은 종류의 기준전압을 사용하여 다수의 계조에 대응한 구동전압을 생성할 필요가 생긴다. 이 값 a를 크게 하는 것은, 액정표시패널(16)의 등가적인 정전용량 CL에 전하를 충전하는 충전시간이 단축되어야 하며, 이는 희망하는 진동에 의한 진동전압을 얻기 어렵게 한다. 이 문제에 대해, 본 발명에서는 이 기준전압의 종류의 수를 증가시켜, 듀티비 1 : a의 치를 적게하여, 충전시간을 길게 함으로써 해결할 수 있다.
또한, 액정표시패널(16)의 소스라인 O1∼ON의 저항을 감소시키는 구성으로 함으로써 예컨대 배선저항이 적은 금속재료를 사용하고 또한 기타 구성에 의해 상기치 a가 증대되어야 하는 상황을 피할 수 있다.
본 발명의 다른 실시형태로서, 제 18도에 보인 전압선택용 스위칭회로(130)에서는,4개의 기준전압라인(114,115,116,117)에, 아날로그 스위치 ASW1∼ASW4가 각각 개재되어 있다. 기순전압라인(111∼117)에는, 기준전압 V0∼V7을 발생하는 기준전압원(21)으로 부터, 기준전압선택용 스위칭회로(22)를 통해 주기적인 3개의 제 1 시간 W1a, W1b, W1c마다 제 19도(A)∼(D)에 보인 바와 같이 기준전압라인(114∼117)에 기준전압 V0∼V7이 제공되고, 이들 기준전압 V0∼V7의조합 (V0, V1, V6, V7), (V1, V2, V5, V6) 및 (V2, V3, V4, V5)가 제 1 시간 W1a, W1b, W1c에 있어서 각각 도출되어 인가된다. 아날로그 스위치 ASW1∼ASW4에 있어서의 어느 2개의 아날로그 스위치가 3개의 제 1 시간 W1a, W1b, W1c의 어느 하나에 있어서 미리 정해진 듀티비로 온/오프 제어함으로써 기준전압간의 전압을 생성하여 소스라인 Oi에 제공할 수 있다.
이들 제 16도∼19도에 보인 실시형태에서, 각 기준전압간의 조합이 각 제 1 시간 W1a, W1b, W1c에 있어서 서로 다르게 되어 있다. 따라서, 기준전압간의 중간전압을 생성하기 위한 시간이 제거된다.
본 발명의 다른 형태에 있어서, 기준전압원(21)은, 기준전압 V0, V1, V2, V2m+3(m=0, 1, 2, 3,...)을, 제 18도에 보인 전압선택용 스위칭회로(130)에 있어서 기준전압라인(114∼117)으로 표 3에 보인 바와 같이 제 1 시간 W1a, W1b, W1c, ..., W1d를 1주기 W0로서 발생하는 구성으로 해도 좋다.
[표 3]
본 실시형태에서는, 각 출력단자 Si에 대응하여 적어도 2조(본 실시형태에서는 2조)의 쌍을 이루는 입력단자, 즉 기준전압라인(114, 115 ; 116, 117)이 각각 제공되어 있고, 각 출력단자 Si와 출력단자 Si에 대응하는 2조의 쌍을 이루는 입력단자, 즉 기준전압라인(114, 115 ; 116, 117) 간에 전압생성용 스위칭소자인 아날로그 스위치 ASW1, ASW2 ; ASW3, ASW4가 각각 개재되어 있다. 기준전압라인(114∼117)에 제공되는 복수의 기준전압 V0∼V2m+3등이 표 3에 보인 바와 같이 제 1 조의 쌍을 이루는 기준전압라인 114,115에 대응하는 기준전압 V0∼Vm, V1∼Vm+1로 이루어지는 제 1 그룹과, 제 2 조의 쌍을 이루는 기준전압라인 116,117에 대응하는 제 2 그룹의 기준전압 V2m+2∼Vm+2, V2m+3∼Vm+3의 합계 2개의 그룹으로 그룹화되어 있다.
기준전압선택용 스위칭회로(22)의 작용에 따라 제 1 조의 입력단자를 거쳐 기준전압라인(114, 115)에 제공되는 기준전압 V0∼Vm+1을 시간경과에 따라 제 1 그룹중의 복수의 기준전압 V0∼Vm+1의 높아지는 순서로, 또는 낮아지는 순서로(본 실시형태에서는 높아지는 순서로) 제 1 시간 W1a, W1b, W1c,..., W1d마다 시분할적으로 또한 반복되는 1주기 W0의 각 사이클중에 복수회(본 실시형태에서는 m+1회)에 걸쳐 제공된다. 제 1 시간 W1a, W1b, W1c,..., W1d에 있어서 기준전압라인 114, 115에 동시에 공급되는 서로 인접한 어느 2개의 기준전압은 제 1 그룹내에서, 기준전압 V0∼Vm+1의 예컨대 높아지는 순서로 각각 소정의 전위차만큼 다르게 되어 있다. 예컨대, 본 실시형태에서는 기준전압라인(114)을 거쳐 아날로그 스위치 ASW1에 제공되는 V0∼Vm과 기준전압라인(115)을 거쳐 아날로그 스위치 ASW2에 제공되는 V1∼Vm+1은 기준전압들이 저에서 고로 높아지는 순서로 서로 하나의 기준전압만큼 시프트되어 있다. 다시 한 조의 쌍을 이루는 기준전압라인(116, 117)에 관해서는, 시간경과에 따라 복수의 기준전압 Vm+2∼V2m+3의 고에서 저로 낮아지는 순서로 시분할적으로 제공되며, 기타의 구성은 상기한 쌍을 이루는 기준전압라인(114, 115)와 관련한 구성과 동일하다.
상기 제 18도에 보인 본 발명의 실시형태에서는, 2조의 쌍을 이루는 입력단자, 즉 기준전압라인(114, 115 ; 116, 117)이 제공되었으나, 상기 제 16도와관련하여 기술된 바와 같이 3조의 쌍을 이루는 입력단자에 대응하는 기준전압라인(108, 109 ; 110, 111 ; 112 , 113)이 제공되어 동일한 구성이 실현되어도 좋으며, 또한 4조 이상의 쌍을 입력단자에 관련시켜도 본 발명을 실시할 수 있다.
제 20도는 본 발명의 또 다른 실시형태의 전압선택용 스위칭회로(124)의 전기회로도이다. 기준전압라인(118∼123)에는아날로그스위치ASW1∼ASW6이 각각 개재되며, 이들의 기준전압라인(118∼123)에는 두 개의 제 1 시간 W1a, W1b에 있어서 제 21도(A)∼21도(F)에 보인 기준전압 V0∼V6이, 기준전압 V0∼V6을 발생하는 기준전압원(21)으로 부터, 기준전압선택용 스위칭회로(22)를 통해 제공되고, 이들 기준전압 V0∼V6의 조합 (V0, V1, V2, V3, V4, V5) 및 (V1, V2, V3, V4, V5, V6)이 각각 도출되어 인가된다. 이 제 20도 및 21도에 보인 실시형태에서는 예컨대, 한 쪽의 제 1 시간 W1b에 있어서의 기준전압의 조합 V1, V2는, 또 하나의 제1 시간 W1b에 있어서의 기준전압의 조합 V1, V2와 동일하며, 또한 다른 기준전압 V2∼V5에 관해서도 그러하다. 이와 같은 구성도 또한 본 발명의 정신에 포함된다.
제 22도는 본 발명의 또 다른 실시형태의 전압선택용 스위칭회로(129)의 전기회로도이다. 3개의기준전압라인(125, 126, 127)에는 아날로그스위치 ASW1∼ASW3이 개재되어 있다. 제 23도에 보인 바와 같이 기준전압라인(125∼127)에는 1주기 W0에 있어서 합계 3개의 제 1 시간 W1a, W1b, W1c가 순차적으로 설정되고, 각 제 1 시간 W1a, W1b, W1c에 있어서 서로 다른 기준전압의 조합(V0, V1, V2), (V2, V3, V4), (V4, V5, V6)이 각 기준전압라인(125∼127)에 기준전압 V0∼V6을 발생하는 기준전압원(21)으로 부터, 기준전압선택용 스위칭회로(22)를 통해 상기한 각 형태와 동일하게 제공된다. 아날로그 스위치 ASW1∼ASW3중, 기준전압라인(125∼127)의 상하로 인접하는 전압, 예컨대 기준진압 V0와 V1 또는 V1과 V2 등이 아날로그 스위치 ASW1과 ASW2에 제공된다. 아날로그 스위치 ASW1과 ASW2가 제 1 시간 W1a중에 제 2 시간(전술한 제 12도(B)에 보인 바와 같이 예컨대 W2와 W3)만큼 시간적으로 순차적으로 온/오프 제어되어, 기준전압 V0, V1간의 희망하는 전압을 얻을 수 있다. 또는 한 쌍을 이루는 아날로그 스위치 ASW2, ASW3의 온/오프가 제 1 시간 W1a중에 있어서 제 2 시간 동안 제어되어, 기준전압 V0, V1간의 희망하는 전압을 얻을 수 있다. 전술한 실시형태와 같이,1주기 W0는 1 수평주사기간 WH와 동일해도 좋고, 또는 주기 W0는 1 수평주사기간 WH 미만으로서, 이 1 수평주사기간 WH내에 있어서 주기 W0내에 있어서의 동일 동작이 반복되어도 좋다. 전술한 제 1 시간 W1a의 동작은 다른 제 1 시간 W1b, W1c의 어느 것에서 행해도 좋으며, 소스라인 Oi에 제공되는 전압에 대응하여 희망하는 전압이 생성된다.
본 발명의 다른 실시형태로서 제 22도에 보인 3개의 아날로그 스위치 ASW1∼ASW3를 사용하여, 반복되는 주기 W0에 있어서의 각 시간 W1a, W1b에 있어서 기준전압원(21)으로부더 공급되는 전압 V0∼V4가 표 4에 보인 바와 같이 기준전압라인 125∼127을 거쳐 기준전압선택용 스위칭회로(22)의 아날로그 스위치ASW1∼ASW3에 제공되도록 구성될 수도 있다.
[표 4]
본 발명의 또 다른 실시형태로서, 제 22도에 있어서의 아날로그 스위치 ASW1∼ASW3 대신 합계 n개의 아날로그 스위치 ASW1∼ASWn을, 제 24도에 보인 바와 같이 사용하여, 각 입력단자에 개별적으로 접속되는 기준전압라인 132∼136에는, 표 5의 기준전압 V0∼V(q+1)n을 발생하는 기준전압원으로부터 기준전압선택용 스위칭회로(22)를 거쳐 기준전압이 표 5에 보인 바와 같이 제공된다. q, n은 자연수이다.
[표 5]
제 24도에 보인 실시형태에서는, 각 출력단자 Si에 대응하여 복수 n의 아날로그 스위치 ASW1∼ASWn이 기준전압라인 132∼136에 각각 제공되어 있다. 이 기준전압라인 132∼136, 즉 아날로그 스위치 ASW1∼ASWn의 수를 제 1 복수로 할때, 기준전압 V0∼V(q+1)n의 수인 제 2 복수는 제 1 복수를 초과하는 값이다.
기준전압라인 132∼136, 즉 아날로그 스위치 ASW1∼ASWn에는, 기준전압V0∼V(q+1)n의 높아지는 순으로 또는 낮아지는 순으로(본 실시형태에서는 높아지는 순으로), 제 1 시간 W1a∼W1d로 표시한 바와 같이 시분할적으로 또한 반복되는 1주기 W0인 각 사이클중에, 복수회(본 실시형태에서는 표 5에 보인 바와 같이 q+1)에 걸쳐 제공된다. 각 1주기 W0의 각 회의 제 1 시간 W1a∼W1d에서, 기준전압라인 132∼136, 즉 아날로그 스위치 ASW1∼ASWn에 동시에 제공되는 기준전압은 에컨대 최초의 회인 제 1 시간 W1a에서는 V0∼Vn이고, 다음회 이후 예컨대 제 1 시간 W1b에서는 Vn∼V2n이며, 이하 마찬가지로 제 1 시간 W1C, ...,W1d에서는 V2n∼V3n, ..., Vqn∼V(q+1)n이다. 따라서, 예컨대 시간 W1b에 있어서의 전압 Vn∼V2n은 전회인 기간 W1a에 제공된 기준전압 V0∼Vn중 하나만 동일한 기준전압 Vn을 포함한다. 또한 이와 마찬가지로 시간 W1c에 공급된 기준전압 V2n∼V3n은 전회의 기간 W1b에 공급된 전압 Vn∼V2n중 하나와 동일한 기준전압 V2n을 포함한다. 본 실시형태에서는 전압 Vn∼V2n및 V2n∼V3n은 상기 전압 V0∼Vn과 동일하게 높아지는 순으로 제공된다.
제 25도는 본 발명의 또 다른 실시형태의 일부의 구성을 보인 전기회로도이다. 본 실시형태에서, 상기한 표시패널(16)의 소스라인 O1∼ON의 총 수 N이 큰 경우 등에 있어서 복수의 소스 드라이버 17a∼17c가 제공되고, 이들 소스 드라이버 17a∼17c에 공통으로 기준전압라인(23, 24)이 접속된다. 기준전압원(21)과 기준전압선택용 스위칭회로(22)는, 이들 소스 드라이버 17a∼17c에 공통으로 설치된다. 따라서, 본 실시형태에 따라 구성의 간략화가 도모될 수 있다.
제 25도의 실시형태에서, 각 소스 드라이버 17a∼17c는, 상기 제 1도∼14도에 관련하여 설명한 구성도 좋고, 또는 제 15도에 보인 실시형태의 구성을 가질 수도 있다.
상기 제 16도∼24도의 각 실시형태에 있어서의 다른 구성은 제 1도∼14도 및 15도에 보인 각 실시형태의 구성과 동일하다.
본 발명의 또 다른 실시형태로서, 제 14도에 있어서의 정전용량 Cs가 작은 용량일 경우에는 표시패널(16)에 보조적으로 추가적인 정전용량을 형성하기 위한 커패시터를 구성해도 좋다.
제 26도는, 본 발명의 또 다른 실시형태의 기준전압선택제어수단(185)의 구체적인 구성을 보인 블록도이다. 기준전압선택제어수단(185)은, 소스 드라이버(17)에 있어서 기준전압선택제어수단(85)으로 치환되어 사용할 수 있다. 기준전압선택제어수단(185)에 있어서, D형 플립플롭(186∼192) 및 NAND게이트(193)는, 상기 기준전압선택제어수단(85)에 있어서의 D형 플립플롭(86∼92) 및 NAND게이트(93)과 각각 대응하며 동일한 동작을 행한다. 즉, 플립플롭(186∼188)과 NAND게이트(193)에 의해 듀티펄스를 3으로 주파수 분할하고, 신호 FQ3으로서 플립플롭(189)에 입력한다. 신호 FQ3는, 듀티펄스의 입력되는 타이밍에 따라 다음단의 플립플롭으로 순차적으로 입력된다.
플립플롭(189)에서 출력되는 신호 FQ4와 플립플롭(190)에서 출력되는 신호 FQ5*에 기초하여 AND게이트(194)에서 기준전압제어신호 VS1이 출력된다. 플립플롭(192)에서 출력되는 신호 FQ7*와 플립플롭(191)에서 출력되는 신호 FQ6에 기초하여 AND게 이트(195)에서 기준전압제어신호 VS2가 출력된다. 플립플롭(190)에서 출력되는 신호 FQ5*와 플립플롭(191)에서 출력되는 신호 FQ6에 기초하여 AND게이트(196)에서 기준전압제어신호 VS3가 출력된다. 기준전압제어신호 VS1∼VS3는 상기 기준전압제어신호 SV1∼∬3와 동일하게 디코더회로 DR 및 전압선택용스위칭회로(22) 등에 입력된다.
제 27도는 기준전압선택제어수단(185)의 동작을 설명하기 위한 도면이다.
제 27도(A)에 보인 클록신호 CK와 상기 래치신호 LS에 기초하여, 듀티펄스발생회로 DU에 있어서 제 27도(B)에 보인 듀티펄스가 생성된다. 듀티펄스와 래치신호 LS를 반전시킨 신호 LS*가 기준전압선택제어수단(185)에 입력됨으로써 제 27도(C)∼27도(K)에 보인 신호가 각각의 플립플롭으로 부터 출력된다. 제 27도(C)에 보인 신호 FQ3는 3으로 주파수 분할된 신호이며, 플립플롭(188)으로 부터 출력된다. 상기한 바와 같이 川D게이트(194∼196)에 입력되는 각 신호에 의해, 제 27도(L), 27도(M), 27도(N)에 각각 보인 기준전압제어신호 VS1, VS2, VS3가 출력된다.
기준전압제어신호 VS1이 하이레벨로 되는 기간 W11a이 종료하면서 부터 기준전압제어신호 VS2가 하이레벨로 되는 기간 W11b가 시작될때 까지의 사이는, 어느 기준전압제어신호도 하이레벨로 되지 않는 슬럿기간 W12a로 된다. 또한, 기간 W11b가 종료하면서 부터 기준전압제어신호 VS3가 하이레벨로 되는 기간 W11c가 시작될때 까지의 사이는 슬릿기간 W12b로 된다. 기간 W11c가 종료하면서부터 다음 기간 W11a이 시작될때 까지의 사이는 슬릿기간 W12c로 된다.
기간 W11a, W11b, W11c는 상기한 제 1 시간 W1a, W1b, W1c에 각각 대응하며, 기간 W11a에서는 제 27도(P)에 보인 바와 같이 단자 AV에서 전압 V0가 출력되고, 제 27도(O)에 보인 바와 같이 단자 BV에서 전압 V2가 출력된다. 기간 W11b에서는 단자 AV에서 전압 V2가 출력되고, 단자 BV에서 전압 V5가 출력된다.
또한 기간 W11c에서는 단자 AV에서 전압 V5가 출력되고, 단자 BV에서 전압 V7이 출력된다.
각 기간 W11a, W12a, W11b, W12b, W11c, W12c는 각각 이 순서로 선택되고, 이들 기간의 전체 기간을 기간 W10으로 한다.
기준전압의 3개의 조합이 반복되는 기간 W10은, 예컨대 상기한 1 수평주사기간 WH와 같도록 선택해도 좋고, 1 수평주사기간 WH 미만의 값으로 선택해도 좋다. 상기한 실시형태에서는, 주기적인 기간 W10에 포함되는 3개의 제 1 시간 W11a, W11b, W11c는 모두 같은 값으로 정했으나 본 발명의 다른 실시형태로서 이들 3개의 제 1 시간 W11a, W11b, W11c는 서로 상이해도 좋다.
또한, 본 실시형태에서는 슬릿기간 W12a, W12b, W12c를 듀티펄스에 동기시키고 있으나, 동기하지 않는 구성으로 할 수도 있다. 즉, 각 기준전압제어신호의 하이레벨 기간의 길이가 모두 같지 않은 경우나, 또는 이들이 서로 동일하여 다른 신호에 기초한 경우에 있어서도, 각각의 기준전압들의 절환시 어떤 2개의 기준전압제어신호가 동시에 하이레벨로 되지 않는 한 어떤 구성이라도 좋다. 본 실시형태에서, 다치전압발생수단은 기준전압원과 전압선택용 스위칭회로(22)와 기준전압선택제어수단(185)을 포함하여 구성된다.
이상과 같이 본 발명의 실시형태에 있어서는, 기준전압선택제어수단(185)에서 생성되고, 시분할적으로 출력되는 기준전압제어신호 VS1∼VS3가 각각 하이레벨로 되는 기간 W11a, W11b, W11c 사이에 슬럿기간 W12a, W12b, W12c가 제공되어 있기 때문에, 전압선택회로(22)에 있어서의 아날로그 스위치 ASW1a, ASW2a, ASW3a중 2개, 또는 아날로그 스위치 ASW1b, ASW2b, ASW3b중 2개가 동시에 도통되지 않는다. 따라서, 2개의 전압간이 단락함으로써 흐르는 관통전류가 흐르는 것을 방지할 수 있어 기준전압선택제어수단(185)이 제공되는 소스 드라이버(17)에 있어서의 소비전력을 감소시킬 수 있다. 또한, 슬릿기간 W12a, W12b, W12c는, 듀티펄스에 동기하여 상기 기간 W11a, W11b, W11c에 각각 삽입되어 있기 때문에, 각 제어신호의 온/오프의 제어 타이밍이 시프트하여 야기되는 디스플레이상의 영향을 제거할 수 있다.
제 28도는 본 발명의 또 다른 실시형태의 기준전압선택제어수단(185a)의 구체적인 구성을 보인 블록도이다. 기준전압선택제어수단(185a)은, 기준전압선택제어수단(185)의AND게이트(194∼196)를NOR게이트(197∼199)로 치환한 구성으로 되어 있고, 동일한 구성요소에는 동일한 부호를 부기하고 설명을 생략한다.
NOR게이트(197)에는 신호 FQ4*와 신호 FQ5가 입력되어 기준전압제어신호 VS1이 출력된다 NOR게이트(198)에는 신호 FQ6*과 신호 FQ7이 입력되어 기준전압 제어신호 VS2가 출력된다. NOR게이트(199)에는 신호 FQ5와 신호 FQ6*이 입력되어 기준전압제어신호 VS3가 출력된다. 기준전압선택제어수단(185a)에 있어서의 신호의 입출력에 대해서는 기준전압선택제어수단(185)과 동일하며, 제 27도에 도시한 것과 같다.
이상과 같이 본 발명의 실시형태에 있어서, 기준전압선택제어수단(185a)은 기준전압선택제어수단(185)과 동일한 동작을 행할 수 있어, 기준전압선택제어수단(185)과 동일한 효과를 얻을 수 있다.
상기한 설명에 있어서, 입력단자는, 예컨대 소스 드라이버(17)에 접속되어 있는 핀형태의 접속단자로 될 수 있으나, 이와 같은 단자가 제공되어 있지 않 은 경우에, 아날로그 스위치 등의 스위칭소자의 기준전압라인에 접속되는 단자를 입력단자로 칭할 수도 있다. 이와 같은 실시형태에서, 입력단자는 예컨대 핀모양으로 형성되지 않고, 기준전압라인상의 임의의 점을 입력단자로 간주할 수 있으며 본 발명은 이와 같은 구성도 포함한다.
본 발명은 그 정신 또는 주요 특징에서 벗어남이 없이 다른 여러가지의 형태로 실시할 수 있다. 따라서 상기한 실시예는 단순한 예시에 불과하며, 본 발명은 특허청구의 범위에 보인 것으로서 명세서 본문에는 제한되지 않는다.
또한, 특허청구범위의 균등범위에 속하는 변형이나 변경은 모두 본 발명의 범위에 속한다.

Claims (16)

  1. 표시데이타에 따라, 복수의 직류기준전압을 발생하는 기준전압원에서 선택된 하나의 기준전압을 언속적으로, 또는 상기 복수의 기준전압원에서 선택된 적어도 2개의 기준전압을 시분할적으로, 표시장치에 출력하는 표시장치의 구동장치로서,
    상기 복수의 기준전압이 각각 인가되는 복수의 입력단자;
    상기 표시장치에 접속되는 출력단자;
    상기 각 입력단자와 상기 출력단자간에 개재되고, 제어신호에 응답하여 온/오프 동작하는 스위칭소자;및
    상기 표시데이타에 기초하여 스위칭소자의 온/오프를 제어하는 제어신호
    를 출력하는 제어수단을 구비하는 것에 있어서,
    상기 장치는,
    상기 입력단자에 기준전압원으로 부터의 다른 전압을 시분할적으로 공급
    하는 다치 전압발생수단을 더 포함하며,
    상기 제어수단은 표시데이타에 따른 소정의 타이밍에 있어서 스위칭소자
    의 온/오프를 제어하는 상기 제어신호를 출력하는 것을 특징으로 하는 표시장치
    의 구동장치.
  2. 표시데이타에 따라, 복수의 직류기준전압을 발생하는 기준전압원에서 선택된 하나의 기준전압올 연속적으로, 또는 상기 복수의 기준전압원에서 선택된 적어도 2개의 기준전압을 시분할적으로, 표시장치에 출력하는 표시장치의 구동장치로서,
    상기 복수의 기준전압이 각각 인가되는 복수의 입력단자;
    상기 표시장치에 접속되는 출력단자;
    상기 각 입력단자와 상기 출력단자간에 개재되고, 제어신호에 응답하여
    온/오프 동작하는 스위칭소자; 및
    상기 표시데이타에 기초하여 스위칭소자의 온/오프를 제어하는 제어신호를 출력하는 제어수단을 구비하는 것에 있어서,
    상기 장치는,
    상기 입력단자에 기준전압원으로 부터 제공되는 각각 다른 기준 전압을 시분할적으로 공급하고, 또한 기준전압이 절환될때, 각 기준전압이 출력되는 기간이 종료할때 부터 다음 기준전압의 출력이 개시될때 까지의 사이에 어느 기준전압도 출력되지 않는 슬릿(slit) 기간이 삽입되는 다치 전압발생수단을 포함하며,
    상기 제어수단은 표시데이타에 따른 소정의 타이밍에 있어서 스위칭소자의 온/오프를 제어하는 상기 제어신호를 출력하는 것을 특징으로 하는 표시장치의 구동장치.
  3. (정정) 제1항에 있어서, 각 출력단자에 대응하여 한 쌍의 입력단자가 각각 제공되고, 각 출력단자와 이 출력단자에 대응하는 한 쌍의 각 입력단자간에, 상기 스위칭소자가 각각 개재되며.
    다치전압 발생수단은, 각 출력단자에 대응하는 입력단자에 제공되는 기준 전압을, 시간경과에 따라 상기 복수의 기준전압의 고에서 저로 낮아지는 순서로 또는 저에서 고로 높아지는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공하며, 또한
    각 쌍의 각 입력단자에 각 회에 동시에 제공되는 기준전압들으 상기 순서로 하나의 기준전압 만큼 시프트되어 있는 표시장치의 구동장치.
  4. (정정) 제1항에 있어서, 각 출력단자에 대웅하여 적어도 2조의 쌍을 이루는 입력단자가 각각 제공되고,
    각 출력단자와 그 출력단자에 대응하는 한 쌍의 각 입력단자의 사이에 상기 스위칭소자가 각각 개재되며.
    다치전압 발생수단에 의해 발생되는 복수의 기준전압은, 각 쌍의 입력단자마다 복수의 그룹으로 분할되고,
    다치전압 발생수단은, 각 조의 입력단자에 제공되는 기준전압을, 시간경과에 따라 각 조에 대옹하는 그룹중의 복수의 기준전압의 고에서 저로 낮아지는 순서로 또는 저에서 고로 높아지는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공하며, 또한
    각 쌍의 각 입력단자에 각 회에 등시에 제공되는 기준전압들은 각 그룹내에서 상기 순서로 하나의 기준전압 만큼 시프트되어 있는 표시장치의 구동장치.
  5. (정정) 제1항에 있어서, 각 출력단자에 대웅하여 제 1 복수의 입력단자가 각각 제공되고,
    각 출력단자와 그 출력단자에 대응하는 각 입력단자의 사이에 상기 스위칭소자가 각각 개재되며.
    다치전압 발생수단은, 각 출력단자에 대응하는 입력단자에, 제 1 복수의입력단자를 초과하는 제 2 복수의 기준전압을, 시간경과에 따라 전압의 고에서저로 낮아지는 순서로 또는 저에서 고로 높아지는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공하며, 또한
    각 사이클중의 최초의 회 이외의 각 회에서, 입력단자에 동시에 제공되는 기준전압들은 전회에 제공된 기준전압중 상기 순서로 하나만큼 동일 기준전압을 포함하는 것을 특징으로 하는 표시장치의 구동장치.
  6. (정정) 제1항에 있어서, 스위칭소자와 제어수단을 제 1 집적회로에 의해 실현하고,
    다치전압 발생수단을 제 2 집적회로에 의해 실현하는 것을 특징으로 하는 표시장치의 구동장치.
  7. (정정) 제1항에 있어서, 스위칭소자와 제어수단 및 다치전압 발생수단을 하나의 집적회로에 의해 실현하는 것을 특징으로 하는 표시장치의 구동장치.
  8. 제6항에 있어서, 제 1 집적회로가 복수개 제공되고,
    이들 복수의 제 1 집적회로에 공통으로 제 2 집적회로가 제공되는 것을 특징으로 하는 표시장치의 구동장치.
  9. (정정) 제1항에 있어서, 다치전압발생수단은, 기준전압원으로부터의 복수의 각 기준전압이 도출되는 라인과, 상기 각 입력단자와의 사이에 개재되고 또한 기준전압제어신호에 의해 온/오프 제어되는 아날로그 스위치를 포함하며,
    기준전압제어신호가 주기적으로 발생되어 아날로그 스위치에 제공되는 것을 특징으로 하는 표시장치의 구동장치.
  10. 제2항에 있어서, 다치전압발생수단은 기준전압을 출력하는 미리 정해진 주기에 동기시켜 슬릿기간을 제공하는 것을 특징으로 하는 표시장치의 구동장치.
  11. (신설) 제2항에 있어서, 각 출력단자에 대응하여 한 쌍의 입력단자가 각각 제공되고, 각 출력단자와 이 출력단자에 대응하는 한 쌍의 각 입력단자간에, 상기 스위칭소자가 각각 개재되며.
    다치전압 발생수단은, 각 출력단자에 대응하는 입력단자에 제공되는 기준전압을, 시간경과에 따라 상기 복수의 기준전압의 고에서 저로 낮아지는 순서로 또는 저에서 고로 높아지는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공하며, 또한
    각 쌍의 각 입력단자에 각 회에 동시에 제공되는 기준전압들은 상기 순서로 하나의 기준전압 만큼 시프트되어 있는 표시장치의 구동장치.
  12. (신설) 제2항에 있어서, 각 출력단자에 대응하여 적어도 2조의 쌍을 이루는 입력단자가 각각 제공되고,
    각 출력단자와 그 출력단자에 대응하는 한 쌍의 각 입력단자의 사이에 상기 스위칭소자가 각각 개재되며.
    다치전압 발생수단에 의해 발생되는 복수의 기준전압은, 각 쌍의 입력단자마다 복수의 그룹으로 분할되고,
    다치전압 발생수단은, 각 조의 입력단자에 제공되는 기준전압을, 시간경과에 따라 각 조에 대응하는 그룹중의 복수의 기준전압의 고에서 저로 낮아지는 순서로 또는 저에서 고로 높아지는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공하며, 또한
    각 쌍의 각 입력단자에 각 회에 동시에 제공되는 기준전압들은 각 그룹내에서 상기 순서로 하나의 기준전압 만큼 시프트되어 있는 표시장치의 구등장치.
  13. (신설) 제2항에 있어서, 각 출력단자에 대응하여 제 1 복수의 입력단자가 각각 제공되고,
    각 출력단자와 그 출력단자에 대응하는 각 입력단자의 사이에 상기 스위칭소자가 각각 개재되며.
    다치전압 발생수단은, 각 출력단자에 대응하는 입력단자에, 제 1 복수의 입력단자를 초과하는 제 2 복수의 기준전압을, 시간경과에 따라 전압의 고에서 저로 낮아지는 순서로 또는 저에서 고로 높아지는 순서로 시분할적으로, 또한 반복되는 각 사이클중에 복수회에 걸쳐 제공하며, 또한
    각 사이클중의 최초의 회 이외의 각 회에서, 입력단자에 동시에 제공되는 기준전압들은 전회에 제공된 기준전압중 상기 순서로 하나만큼 동일 기준전압을 포함하는 것을 특징으로 하는 표시장치의 구동장치.
  14. (신설) 제2항에 있어서, 스위칭소자와 제어수단을 제 1 집적회로에 의해 실현하고,
    다치전압 발생수단을 제 2 집적회로에 의해 실현하는 것을 특징으로 하는 표시장치의 구동장치.
  15. (신설) 제2항에 있어서, 스위칭소자와 제어수단 및 다치전압 발생수단을 하나의 집적회로에 의해 실현하는 것을 특징으로 하는 표시장치의 구동장치.
  16. (신설) 제2항에 있어서, 다치전압발생수단은, 기준전압원으로부터의 복수의 각 기준전압이 도출되는 라인과, 상기 각 입력단자와의 사이에 개재되고 또한 기준전압제어신호에 의해 온/오프 제어되는 아날로그 스위치를 포함하며,
    기준전압제어신호가 주기적으로 발생되어 아날로그 스위치에 제공되는 것을 특징으로 하는 표시장치의 구동장치.
KR1019960032727A 1995-08-02 1996-08-01 표시장치의 구동장치 KR100223622B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19772795 1995-08-02
JP95-197727 1995-08-02
JP25909195A JP3277106B2 (ja) 1995-08-02 1995-10-05 表示装置の駆動装置
JP95-259091 1995-10-05

Publications (2)

Publication Number Publication Date
KR970012280A KR970012280A (ko) 1997-03-29
KR100223622B1 true KR100223622B1 (ko) 1999-10-15

Family

ID=26510530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032727A KR100223622B1 (ko) 1995-08-02 1996-08-01 표시장치의 구동장치

Country Status (3)

Country Link
US (1) US6002384A (ko)
JP (1) JP3277106B2 (ko)
KR (1) KR100223622B1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140041B1 (ko) * 1993-02-09 1998-06-15 쯔지 하루오 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로
JP3367808B2 (ja) * 1995-06-19 2003-01-20 シャープ株式会社 表示パネルの駆動方法および装置
US7999787B2 (en) 1995-07-20 2011-08-16 E Ink Corporation Methods for driving electrophoretic displays using dielectrophoretic forces
US7023420B2 (en) * 2000-11-29 2006-04-04 E Ink Corporation Electronic display with photo-addressing means
US7193625B2 (en) 1999-04-30 2007-03-20 E Ink Corporation Methods for driving electro-optic displays, and apparatus for use therein
US8139050B2 (en) 1995-07-20 2012-03-20 E Ink Corporation Addressing schemes for electronic displays
JP3501939B2 (ja) * 1997-06-04 2004-03-02 シャープ株式会社 アクティブマトリクス型画像表示装置
JP3472473B2 (ja) 1998-03-25 2003-12-02 シャープ株式会社 液晶パネルの駆動方法および液晶表示装置
JP3418676B2 (ja) * 1998-04-13 2003-06-23 シャープ株式会社 液晶駆動回路
JP3585749B2 (ja) 1998-11-20 2004-11-04 シャープ株式会社 半導体装置のシステム構成及びこの半導体装置のシステム構成を用いた液晶表示装置モジュール
JP3490353B2 (ja) 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール
JP3469116B2 (ja) 1999-01-28 2003-11-25 シャープ株式会社 表示用駆動装置およびそれを用いた液晶モジュール
JP3647666B2 (ja) 1999-02-24 2005-05-18 シャープ株式会社 表示素子用駆動装置及びそれを用いた表示モジュール
US7119772B2 (en) 1999-04-30 2006-10-10 E Ink Corporation Methods for driving bistable electro-optic displays, and apparatus for use therein
US7012600B2 (en) 1999-04-30 2006-03-14 E Ink Corporation Methods for driving bistable electro-optic displays, and apparatus for use therein
JP3526244B2 (ja) 1999-07-14 2004-05-10 シャープ株式会社 液晶表示装置
JP3691318B2 (ja) 1999-09-30 2005-09-07 シャープ株式会社 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール
KR100686220B1 (ko) * 1999-11-17 2007-02-22 삼성전자주식회사 박막 트랜지스터 액정 표시 장치
JP3993725B2 (ja) 1999-12-16 2007-10-17 松下電器産業株式会社 液晶駆動回路，半導体集積回路及び液晶パネル
JP4056672B2 (ja) 2000-02-29 2008-03-05 シャープ株式会社 半導体装置および表示装置モジュール
JP3607197B2 (ja) * 2000-12-26 2005-01-05 シャープ株式会社 表示駆動装置および表示装置モジュール
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Ｎｅｃエレクトロニクス株式会社 液晶ディスプレイの駆動回路
US7289115B2 (en) * 2001-01-23 2007-10-30 Thomson Licensing LCOS automatic bias for common imager electrode
JP3736622B2 (ja) 2001-06-15 2006-01-18 セイコーエプソン株式会社 ライン駆動回路、電気光学装置及び表示装置
JP2003029687A (ja) * 2001-07-16 2003-01-31 Sony Corp Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末
KR100806903B1 (ko) * 2001-09-27 2008-02-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
US8125501B2 (en) 2001-11-20 2012-02-28 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US9530363B2 (en) 2001-11-20 2016-12-27 E Ink Corporation Methods and apparatus for driving electro-optic displays
US8558783B2 (en) 2001-11-20 2013-10-15 E Ink Corporation Electro-optic displays with reduced remnant voltage
US7952557B2 (en) 2001-11-20 2011-05-31 E Ink Corporation Methods and apparatus for driving electro-optic displays
US9412314B2 (en) 2001-11-20 2016-08-09 E Ink Corporation Methods for driving electro-optic displays
US8593396B2 (en) 2001-11-20 2013-11-26 E Ink Corporation Methods and apparatus for driving electro-optic displays
US7528822B2 (en) 2001-11-20 2009-05-05 E Ink Corporation Methods for driving electro-optic displays
US20080024482A1 (en) 2002-06-13 2008-01-31 E Ink Corporation Methods for driving electro-optic displays
US20130063333A1 (en) 2002-10-16 2013-03-14 E Ink Corporation Electrophoretic displays
TWI285868B (en) * 2003-01-20 2007-08-21 Ind Tech Res Inst Method and apparatus to enhance response time of display
US10726798B2 (en) 2003-03-31 2020-07-28 E Ink Corporation Methods for operating electro-optic displays
US8174490B2 (en) 2003-06-30 2012-05-08 E Ink Corporation Methods for driving electrophoretic displays
EP2698784B1 (en) 2003-08-19 2017-11-01 E Ink Corporation Electro-optic display
US8928562B2 (en) 2003-11-25 2015-01-06 E Ink Corporation Electro-optic displays, and methods for driving same
US7492339B2 (en) 2004-03-26 2009-02-17 E Ink Corporation Methods for driving bistable electro-optic displays
US11250794B2 (en) 2004-07-27 2022-02-15 E Ink Corporation Methods for driving electrophoretic displays using dielectrophoretic forces
US7453445B2 (en) 2004-08-13 2008-11-18 E Ink Corproation Methods for driving electro-optic displays
KR101209043B1 (ko) * 2006-01-26 2012-12-06 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP2008065286A (ja) * 2006-09-11 2008-03-21 Nec Lcd Technologies Ltd 液晶表示装置および液晶表示装置の制御方法
JP5244402B2 (ja) * 2008-01-11 2013-07-24 株式会社ジャパンディスプレイセントラル 液晶表示装置
TWI406211B (zh) * 2008-04-23 2013-08-21 Pervasive Display Co Ltd 資料驅動電路、顯示裝置及顯示裝置之控制方法
TWI591604B (zh) 2010-04-09 2017-07-11 電子墨水股份有限公司 用於驅動電光顯示器的方法
JP6545443B2 (ja) * 2014-09-09 2019-07-17 ラピスセミコンダクタ株式会社 ドライバ回路
KR102534116B1 (ko) * 2017-12-21 2023-05-19 삼성디스플레이 주식회사 Dc-dc 컨버터, 이를 포함하는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
JP2761128B2 (ja) * 1990-10-31 1998-06-04 富士通株式会社 液晶表示装置
JPH077248B2 (ja) * 1991-05-21 1995-01-30 シャープ株式会社 表示装置の駆動方法
DE69226723T2 (de) * 1991-05-21 1999-04-15 Sharp Kk Verfahren und Einrichtung zum Steuern einer Anzeigeeinrichtung
JP2912480B2 (ja) * 1991-08-22 1999-06-28 シャープ株式会社 表示装置の駆動回路
JP2831518B2 (ja) * 1992-10-30 1998-12-02 シャープ株式会社 表示装置の駆動回路
KR100343513B1 (ko) * 1993-07-29 2003-05-27 히다찌디바이스엔지니어링 가부시기가이샤 액정구동방법과액정표시장치
JP3165594B2 (ja) * 1994-08-12 2001-05-14 シャープ株式会社 表示駆動装置

Also Published As

Publication number Publication date
US6002384A (en) 1999-12-14
KR970012280A (ko) 1997-03-29
JPH09101501A (ja) 1997-04-15
JP3277106B2 (ja) 2002-04-22

Similar Documents

Publication Publication Date Title
KR100223622B1 (ko) 표시장치의 구동장치
KR940005241B1 (ko) 액정표시장치 및 그 구동방법
EP0391655B1 (en) A drive device for driving a matrix-type LCD apparatus
US7138972B2 (en) Liquid crystal element drive method, drive circuit, and display apparatus
KR950013340B1 (ko) 디스플레이장치의 구동회로
US7268761B2 (en) Liquid crystal device, liquid crystal driving device and method of driving the same, and electronic equipment
US7362299B2 (en) Liquid crystal display device, driving circuit for the same and driving method for the same
US7936326B2 (en) Apparatus and method for LCD panel drive for achieving time-divisional driving and inversion driving
KR100561946B1 (ko) 액정표시장치 및 그 구동방법
US5576729A (en) Liquid crystal display device and electronic equipment using the same
KR100675398B1 (ko) 구동회로 일체형 액정표시장치
US7746306B2 (en) Display device having an improved video signal drive circuit
JPH07199863A (ja) 液晶表示パネルの駆動装置
JPH09138670A (ja) 液晶表示装置の駆動回路
KR0127102B1 (ko) 표시장치의 구동회로
US5673061A (en) Driving circuit for display apparatus
JP3415727B2 (ja) 液晶表示装置の駆動装置および駆動方法
Ruckmongathan A successive approximation technique for displaying gray shades in liquid crystal displays (LCDs)
JPWO2004040545A1 (ja) 平面表示装置
EP0655726B1 (en) Grey level selecting circuit for a display driver
KR960016342B1 (ko) 디스플레이 모듈 구동 회로
US5642126A (en) Driving circuit for driving a display apparatus and a method for the same
EP0599622B1 (en) A driving circuit for driving a display apparatus and a method for the same
JPH0772454A (ja) 液晶表示装置
JP3549127B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080623

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee