JP2761128B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2761128B2
JP2761128B2 JP3218979A JP21897991A JP2761128B2 JP 2761128 B2 JP2761128 B2 JP 2761128B2 JP 3218979 A JP3218979 A JP 3218979A JP 21897991 A JP21897991 A JP 21897991A JP 2761128 B2 JP2761128 B2 JP 2761128B2
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
display device
crystal display
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3218979A
Other languages
English (en)
Other versions
JPH0546125A (ja
Inventor
久 山口
和博 高原
忠久 山口
雅美 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3218979A priority Critical patent/JP2761128B2/ja
Priority to US07/786,251 priority patent/US6222515B1/en
Priority to EP91310075A priority patent/EP0484159B1/en
Priority to DE69113206T priority patent/DE69113206T2/de
Priority to KR1019910019261A priority patent/KR950002283B1/ko
Publication of JPH0546125A publication Critical patent/JPH0546125A/ja
Application granted granted Critical
Publication of JP2761128B2 publication Critical patent/JP2761128B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
詳しくは、フラットディスプレイパネルの分野に用いて
好適な、アクティブマトリクス方式の液晶表示装置に関
する。近年、パーソナルコンピュータやワープロ等の情
報端末装置においては小型・高性能・高機能化が進み、
デスクトップ型と呼ばれる机上据置タイプのものからラ
ップトップ型と呼ばれる膝乗せタイプ、さらには、ラッ
プトップ型よりも小型のノート・ブックタイプやパーム
トップタイプといった小型の情報端末装置が多数市場に
出回っている。
【０００２】これらの情報端末装置では、本体の小型・
軽量化のために、その表示装置にも軽量、かつ、薄いも
のが望まれ、このような表示装置として前述のデスクト
ップ型では一般的であるＣＲＴ（Cathode Ray Tube）に
代わって液晶表示装置が多用されている。液晶表示装置
としては、例えば、ＴＮ（Twisted Nematic ）やＳＴＮ
（Super Twisted Nematic ）といった単純マトリクスの
液晶表示装置に比べて、きめ細かい中間調の制御ができ
るとともに、高いコントラスト比が確保でき、さらに、
応答速度が速いことなどから、高画質で多階調のカラー
表示が求められる分野においては、例えば、ＴＦＴ（Th
in Film Transistor）やＭＩＭ（MetalInsulator Metal
）等のアクティブマトリクスの液晶表示装置が数多く
利用されている。
【０００３】ところが、アクティブマトリクスの液晶表
示装置において、現状では、複数の電圧レベルから一つ
を選んで出力できるといった階調表示用デジタルドライ
バＩＣとして８階調のものしかなく、開発途上のもので
も１６階調止まりという状況にあり、１６階調以上の多
階調の表示を行なうためには、通常、データドライバに
高価なアナログドライバを用いなければならず、このこ
とは液晶表示装置の低コスト化の障害となる。
【０００４】このため、デジタル方式のドライバＩＣの
使い方で階調数を増やす検討が行われており、具体的に
は、８階調ドライバを使う場合を例に採って説明する
と、まず、８種類の電源電圧の組を何組か作り、これを
時間的に切り換えて組み合わせることにより、電源の数
より多い階調数を実現している（以下、フィールド電圧
変調法という）。
【０００５】しかし、組み合わせる電圧の差があまり大
きくなると、組み合せた電圧の平均電圧を直接に印加し
たときの透過率からのずれや、階調の入れ替わりなどが
生じ、階調表示の品質が悪くなる。そこで、安価に、か
つ、高品位に多階調表示のできるデジタルデータドライ
バが必要となる。
【０００６】
【従来の技術】従来のこの種の表示品質に優れたアクテ
ィブマトリクスの液晶表示装置としては、例えば、ＴＦ
Ｔを用いたアクティブマトリクス方式の液晶表示装置が
しられている。これは、２枚の電極層の間に多数の薄膜
トランジスタと画素容量とを形成して液晶パネルを構成
し、任意の選択薄膜トランジスタを介して表示電圧を容
量に書き込むものである。
【０００７】画素の明暗は書き込み電圧の大きさに依存
し、例えば、ｎ種の書き込み電圧を用意することによ
り、ｎ階調の明暗が得られる。ここで、ｎ種の書き込み
電圧の生成方法は、所定の定電圧をオペアンプで増幅
し、そのオペアンプの増幅度を多段階（この場合、ｎ段
階）に可変とすることによって生成する方法（以下、第
１の生成方法という）と、２つの定電圧から抵抗分圧
によってｎ種の電圧を取り出し、そのうちの１つの電圧
をスイッチング素子で選択することによって生成する方
法（以下、第２の生成方法という）とがある。
【０００８】
【発明が解決しようとする課題】しかしながら、前述の
第１の生成方法にあっては、所定の定電圧をオペアンプ
で増幅するという構成となっていたため、増幅度の最小
可変幅がオペアンプの精度で決まってしまうという問題
点があった。また、第２の生成方法にあっては、２つの
定電圧のうちの１つの電圧をスイッチング素子で選択す
るという構成となっていたため、分圧用抵抗やスイッチ
ング素子の数が増大して回路規模が大きくなってしまう
という問題点があった。
【０００９】すなわち、上記した何れの方法であって
も、生成電圧の数（ｎ）をそれほど大きくできず、一層
の多階調化を図ることができないといった問題点があ
る。さらに、近時、コンピュータの表示の多色化要求
は、ＧＵＩ（Graphic User Interface）の発達に伴い、
従来の８，１６色表示から１６階調−４０９６色を越え
るマルチカラー表示、さらには６４階調−２６万色を越
えるフルカラー表示が求められており、現状では、前述
の理由により最大でも８階調−５１２色程度の階調表示
が限界となっており、多色化要求に応え難い。
【００１０】［目的］そこで本発明は、回路規模の増大
を抑えつつ、一層の高品位な多階調表示を実現すること
を目的としている。
【００１１】
【課題を解決するための手段】本発明による液晶表示装
置は上記目的達成のため、請求項１の発明では、複数の
フィールドから構成される１フレームの画像を表示する
液晶表示装置であって、マトリクス状に配置された液晶
画素中の任意の液晶画素を選択する画素選択手段と、該
画素選択手段により選択された液晶画素に対し、複数電
圧レベルの中から所定の電圧レベルを選択的に印加する
電圧印加手段とを備え、前記電圧印加手段は、前記複数
のフィールドの各フィールド単位で個別に電圧レベルを
印加する、該複数のフィールドの数以上の複数の電圧レ
ベル印加部を有し、該電圧レベル印加部をそれぞれフィ
ールド単位に切り換え、前記１フレーム中の各フィール
ドに印加する電圧レベルの平均実効電圧値に基づいて階
調表示を行なうように構成している。
【００１２】請求項２の発明では、請求項１記載の液晶
表示装置について、前記複数の電圧レベル印加部がそれ
ぞれ供給可能な電圧レベルは、少なくともその一部が互
いに異なるように構成している。
【００１３】請求項３の発明では、請求項１、２記載の
発明について、前記電圧印加手段により印加される電圧
レベルを変換テーブルを用いて予め設定された所定の階
調レベルに変換して入力するように構成している。
【００１４】請求項４の発明では、請求項３記載の発明
について、前記変換テーブルはＲＯＭで構成している。
請求項５の発明では、請求項１、２記載の発明につい
て、液晶の透過率−電圧特性に基づいて、該液晶の作動
領域を複数に分割し、各分割領域毎に前記１フレーム中
の各フィールドに印加する電圧レベルの平均実効電圧値
に基づいて階調表示を行なうように構成している。
【００１５】請求項６の発明では、請求項１、２、５記
載の発明について、隣合う画素で前記電圧レベルの組み
合せを変更するように構成している。請求項７の発明で
は、請求項１、２、５記載の発明について、隣合う画素
で前記電圧レベルの位相を変更するように構成してい
る。請求項８の発明では、請求項１、２、５記載の発明
について、隣合う画素で前記電圧レベルの組み合せ、及
び位相を変更するように構成している。
【００１６】請求項９の発明では、請求項５記載の発明
について、隣合う画素で前記電圧レベルの極性を変更す
るように構成している。請求項１０の発明では、請求項
１、２、５記載の発明について、前記フレーム中のフィ
ールド数に基づいて走査周波数を上げるように構成して
いる。請求項１１の発明では、請求項１、２記載の発明
について、前記複数フィールド単位に印加される各電圧
の差が、少なくとも白レベル側において所定の電圧差以
下となるように各印加電圧の組み合せを決定している。
【００１７】請求項１２の発明では、請求項１、２記載
の発明について、前記液晶画素に印加する印加電圧を該
液晶画素の透過率−電圧特性に基づいて透過率の変化が
ほぼ等間隔となるように設定する場合、前記複数のフィ
ールドそれぞれに対して設けられた複数レベルからなる
電圧の組の平均値が互いにほぼ同じとなるように決定し
ている。
【００１８】請求項１３の発明では、請求項１２記載の
発明について、１フレームを２つのフィールドで構成
し、該各フィールドに対して設定する同数の複数電圧レ
ベルとして、組み合せによって作られる最大電圧をＶ
max 、最小電圧をＶmin 、組み合せによって作る電圧の
数をｎし、該各フィールドの電圧をＶ1m，Ｖ2m（ｍは
０，１，・・・，（ｎ1/2 −１））とする場合、Ｖ1m＝
（Ｖmax ＋Ｖmin ）／２−（Ｖmax −Ｖmin ）／（ｎ
1/2 ＋１）＋（Ｖmax −Ｖmin ）・２ｍ／（ｎ−１）、
Ｖ2m＝（Ｖmax ＋Ｖmin ）／２−（Ｖmax −Ｖmin ）・
ｎ1/2 ／（ｎ1/2 ＋１）＋（Ｖmax ＋Ｖmin ）・２m ・
ｎ1/2 ／（ｎ−１）としている。
【００１９】請求項１４の発明では、請求項１２、１３
記載の発明について、前記液晶画素の透過率−電圧特性
の透過率の変化に基づいて印加電圧領域を分割し、該各
領域ごとに印加電圧の設定している。
【００２０】
【作用】本発明では、１フレーム中の各フィールドに印
加される電圧レベルの平均実効電圧値に基づいて階調表
示がなされ、回路規模の増大が抑えられつつ容易に多階
調の階調表示が実現される。また、隣合う画素での電圧
レベルの組み合せ、及び、または、位相を変更すること
により、フリッカが低減され、しかも、フレーム中のフ
ィールド数に基づいて走査周波数を上げることにより、
フリッカの一層の低減化が図られる。
【００２１】さらに、フレーム毎に印加される電圧差を
所定電圧差以下に制限することにより、複数セル間での
フリッカが確実に低減される。そして、複数のフィール
ドそれぞれに対して設けられた複数レベルからなる電圧
の組の平均値が互いにほぼ同じとなるように決定され、
組み合せ電圧差が抑えられることにより、階調表示の品
質劣化が防止される。
【００２２】
【実施例】以下、本発明を図面に基づいて説明する。図
１〜図１２は本発明に係る液晶表示装置の第１実施例を
示す図であり、図１は本実施例の全体構成を示すブロッ
ク図である。まず、構成を説明する。
【００２３】図１において、本実施例の液晶表示装置１
は、大別して、画素選択手段２、データ生成手段３、電
圧印加手段４、液晶表示手段５から構成され、画素選択
手段２は、タイミング発生部６、スキャンドライバ７、
データドライバ８からなり、データ生成手段３は、Ａ／
Ｄ変換部９、データ変換部１０、第１パラレル変換部１
１、第２パラレル変換部１２、第１フィールド用フレー
ムメモリ１３、第２フィールド用フレームメモリ１４、
表示データ切替部１５から構成されている。電圧印加手
段４は、電圧レベル印加部である第１フレーム用液晶駆
動電源１６、同じく電圧レベル印加部である第２フレー
ム用液晶駆動電源１７、駆動電源切替部１８からなり、
液晶表示手段５は液晶表示パネル１９から構成されてい
る。
【００２４】なお、２０は液晶表示装置１に表示すべき
データを出力する外部装置であるパソコンであり、パソ
コン２０はアナログＲＧＢのインターフェースにより液
晶表示装置１にアナログＲＧＢ信号、及び同期信号を出
力するものである。タイミング発生部６は、パソコン２
０から出力される同期信号、すなわち、水平同期信号と
垂直同期信号とから所定の処理に必要なタイミング信号
を発生させるものである。
【００２５】Ａ／Ｄ変換部９は、パソコン２０からのア
ナログＲＧＢ信号をデジタル化するものであり、ＲＧＢ
各色に対して２ビットに量子化するものである。データ
変換部１０は、Ａ／Ｄ変換部９から出力されるデジタル
の表示データを駆動方法に合わせて変換するものであ
る。第１パラレル変換部１１、及び第２パラレル変換部
１２は、データ変換部１０を介して出力されたＲＧＢ各
１ビット、計３ビットのパラレルＲＧＢ信号を１６ビッ
トパラレルの映像信号にそれぞれ変換するものである。
【００２６】第１フィールド用フレームメモリ１３、及
び第２フィールド用フレームメモリ１４は、それぞれ容
量約１Ｍビット（６４０×４８０×３＝９００Ｋビッ
ト）のフレームメモリであり、その読み出しは書き込み
速度の２倍の速度で行なわれる。表示データ切替部１５
は、第１フィールド用フレームメモリ１３と第２フィー
ルド用フレームメモリ１４とに記憶保持された表示デー
タの切り替えて、１フレームのデータを出力するもので
ある。
【００２７】第１フレーム用液晶駆動電源１６、及び第
２フレーム用液晶駆動電源１７は、液晶を駆動するため
の電圧を発生させるものであり、本実施例における第１
フレーム用液晶駆動電源１６はＶ１＝１４Ｖ、Ｖ２＝１
０Ｖ、Ｖ３＝６Ｖ、Ｖ４＝２Ｖに設定され、第２フレー
ム用液晶駆動電源１７はＶ１＝１２Ｖ、Ｖ２＝１０Ｖ、
Ｖ３＝６Ｖ、Ｖ４＝４Ｖに設定される。そして、コモン
電圧レベルは、寄生容量によるソース電位の変化分が約
−１Ｖであることを考慮して７Ｖに設定される。
【００２８】駆動電源切替部１８は、第１フレーム用液
晶駆動電源１６と第２フレーム用液晶駆動電源１７とか
ら出力される電圧レベルの切り替えを行なうものであ
る。液晶表示パネル１９は、ＴＦＴによるアクティブマ
トリクス液晶パネルである。次に、図２に基づいて、使
用するデータドライバの表示可能な階調よりも多階調の
表示を行なう場合、例えば、同時に２値の電圧レベルを
出力できるＳＴＮ用ドライバを用いて４階調−６４色の
多色表示を行なう原理について説明する。
【００２９】まず、１フレームの画像が一旦第１フィー
ルド用フレームメモリ１３、及び第２フィールド用フレ
ームメモリ１４に書き込まれ、図３に示すように２倍の
速度で読み出され（倍速スキャン）て１フレームが第１
フィールドと第２フィールドとに分割される。そして、
例えば、図４に示すように、階調１を実現する場合、第
１フィールドで２Ｖ、第２フィールドで２Ｖが印加さ
れ、１フレーム中の平均実効電圧が２Ｖとなる。同様に
して、階調２を実現する場合、第１フィールドで２Ｖ、
第２フィールドで４Ｖが印加され、１フレーム中の平均
実効電圧が３Ｖにされ、階調３を実現する場合、第１フ
ィールドで６Ｖ、第２フィールドで２Ｖが印加され、１
フレーム中の平均実効電圧が４Ｖにされ、階調４を実現
する場合、第１フィールドで６Ｖ、第２フィールドで４
Ｖが印加され、１フレーム中の平均実効電圧が５Ｖにさ
れることで達成される。
【００３０】このように、第１フィールドと第２フィー
ルドとで互いに異なる電圧レベルが印加され、１フレー
ム中の平均実効電圧の違いにより階調の表示がなされ
る。本実施例における各フィールドに対する駆動波形例
は図５〜図８に示される。なお、図５〜図８の説明を簡
単化するため、図５〜図８に対応する図９〜図１２を参
照しつつ説明する。
【００３１】図５の駆動波形例は、複数の電圧レベルの
組を２組用意し、各フィールドで電圧レベルの組を切り
替えて出力するものであり、図９に示すように、例とし
て階調２を実現しようとすると、第１フィールドでＶ３
とＶ２、第２フィールドでＶ４とＶ１が印加され、隣合
う液晶セルは白表示と黒表示とが繰り返されるが、フリ
ッカの位相は同じである。る。
【００３２】すなわち、合成フリッカの周波数が各液晶
セルのフリッカ周波数と同じ６０Ｈｚになる。図６の駆
動波形例は、図５における複数の電圧レベルの組み合わ
せを変えたものであり、図１０に示すように、階調２を
実現しようとすると、第１フィールドでＶ３とＶ１、第
２フィールドでＶ４とＶ２が印加され、隣合う液晶セル
は白表示と黒表示とが繰り返されるが、フリッカの位相
は１８０度異なったものとなる。
【００３３】すなわち、合成フリッカの周波数が１２０
Ｈｚとなり、図９の例と比較してフリッカを目立たなく
することができる。図７の駆動波形例は、図５における
複数の電圧レベルの位相を変えたものであり、図１１に
示すように、階調２を実現しようとすると、第１フィー
ルドでＶ３とＶ４、第２フィールドでＶ４とＶ２が印加
され、もう一方のフレームの第１フィールドでＶ２とＶ
１、第２フィールドでＶ１とＶ３が印加され、図１０と
同様に、隣合う液晶セルは白表示と黒表示とが繰り返さ
れるが、フリッカの位相は１８０度異なる。 したがっ
て、合成フリッカの周波数が１２０Ｈｚとなり、図９の
例と比較してフリッカを目立たなくすることができる。
【００３４】図８の駆動波形例は、図５における複数の
電圧レベルの組み合せと位相とを変えたものであり、図
１２に示すように、階調２を実現しようとすると、第１
フィールドでＶ３とＶ３、第２フィールドでＶ４とＶ１
が印加され、もう一方のフレームの第１フィールドでＶ
２とＶ２、第２フィールドでＶ１とＶ４が印加され、図
９と同様に、隣合う液晶セルは白表示と黒表示とが繰り
返されるが、フリッカの位相は同じである。
【００３５】すなわち、合成フリッカの周波数が各液晶
セルのフリッカ周波数と同じ６０Ｈｚとなる。図１３〜
図１６は本発明に係る液晶表示装置の第２実施例を示す
図であり、図１３は本実施例の全体構成を示すブロック
図である。なお、図１３において、図１に示した第１実
施例に付された番号と同一番号は同一部分を示す。
【００３６】本実施例の画素選択手段２は、第１実施例
の画素選択手段２にコモン電源発生部２１を追加して設
けており、電圧印加手段４は、電圧レベル印加部である
液晶駆動電源２２から構成されている。また、２３はス
リーステートインバータであり、スリーステートインバ
ータ２３によって表示データをフレーム、あるいはライ
ン毎に反転させる。
【００３７】次に、図１４に基づいて、使用するデータ
ドライバの表示可能な階調よりも多階調の表示を行なう
場合、例えば、同時に２値の電圧レベルを出力できるＳ
ＴＮ用ドライバを１つ用いて４階調−６４色の多色表示
を行なう原理について説明する。まず、第１実施例と同
様に、１フレームの画像が一旦第１フィールド用フレー
ムメモリ１３、及び第２フィールド用フレームメモリ１
４に書き込まれ、図３に示すように２倍の速度で読み出
され（倍速スキャン）て１フレームが第１フィールドと
第２フィールドとに分割される。そして、例えば、図１
４に示すように、階調１を実現する場合、第１フィール
ドで１．５Ｖ、第２フィールドで２．５Ｖが印加され、
１フレーム中の平均実効電圧が２Ｖになる。同様にし
て、階調２を実現する場合、第１フィールドで１．５
Ｖ、第２フィールドで４．５Ｖが印加され、１フレーム
中の平均実効電圧が３Ｖにされ、階調３を実現する場
合、第１フィールドで５．５Ｖ、第２フィールドで２．
５Ｖが印加され、１フレーム中の平均実効電圧が４Ｖに
され、階調４を実現する場合、第１フィールドで５．５
Ｖ、第２フィールドで４．５Ｖが印加され、１フレーム
中の平均実効電圧が５Ｖにされることで達成される。
【００３８】なお、ここで、正フレームで階調１を実現
する電圧レベルと負フレームで階調４を実現する電圧レ
ベルは同じであり、同様にして、負フレームで階調１を
実現する電圧レベルと正フレームで階調４を実現する電
圧レベル、正フレームで階調２を実現する電圧レベルと
負フレームで階調３を実現する電圧レベル、負フレーム
で階調２を実現する電圧レベルと正フレームで階調３を
実現する電圧レベルは同じである。
【００３９】すなわち、電圧レベルはＶ１，Ｖ２，Ｖ
３，Ｖ４の４種類のみであり、１フレーム、あるいはラ
イン毎にコモン電圧レベルと表示データとを反転させる
ことで、少ない電圧レベルで第１フィールドと第２フィ
ールドとで互いに異なる電圧レベルが印加され、１フレ
ーム中の平均実効電圧の違いにより階調の表示がなされ
る。
【００４０】なお、本実施例における各フィールドに対
する駆動波形例は図１５に示される。図１５の駆動波形
例は、液晶駆動電源２２のＶ１〜Ｖ４をそれぞれ、Ｖ１
＝６．５Ｖ、Ｖ２＝３．５Ｖ、Ｖ３＝２．５Ｖ、Ｖ４＝
５．５Ｖ、に設定すると共に、コモン電圧レベルを、寄
生容量によるソース電位の変化分（約−１Ｖ）を考慮し
て７Ｖと０Ｖとに設定する。なお、図１６は比較のため
の通常の駆動波形例である。また、ゲートパルスのオフ
電圧は−１０Ｖ、オン電圧は１５Ｖである。
【００４１】本実施例の液晶表示装置は、第１実施例の
液晶表示装置と比較して電圧印加手段４の構成をより簡
単にすることができる。図１７〜図２４は本発明に係る
液晶表示装置の第３実施例を示す図であり、図１７は本
実施例の全体構成を示すブロック図である。なお、図１
７において、図１に示した第１実施例に付された番号と
同一番号は同一部分を示す。
【００４２】本実施例のデータ変換部１０は、階調に対
応したデジタル入力の表示データを、例えば、ＲＯＭ等
に格納した変換テーブルを用いて所定の階調レベルの値
を入れ換えるものである。ここで、前記第１，２実施例
に示すような、多値の電圧レベルの組み合せによる多階
調表示を行なった場合、階調特性がずれるという問題点
がある。
【００４３】図１８に８値のデジタルドライバ（図１９
参照）による６４階調表示を行なった場合の階調特性の
測定結果を示す。図１８に示すように、３２階調を越え
る位置に階調のズレ、すなわち、明るさの順序が逆転し
ている箇所がある。これは、図２０に示すように、液晶
のＴ−Ｖ （透過率−電圧）特性が非直線であることに
よって、フィールド電圧ＶＦ１とＶＦ２とから得られる
透過率Ｔ１とＴ２との平均の透過率が、平均電圧Ｖa ＝
（Ｖ’＋Ｖ２）／２から求められる透過率Ｔa と異なる
ためである。
【００４４】そこで、本実施例では、ズレた階調レベル
の順序を並べ替えることにより正常な階調特性を得るも
のである。この原理を図２１，図２２に基づいて、４値
×４値＝１６階調の場合について説明する。まず、図２
１を見てみると、階調レベル１２と１３とがズレている
ことが一目で分かる。そこで、階調レベル１２と１３と
の入力データを入れ換える。
【００４５】すなわち、図２３に示すように、１２〔１
０１１〕と１３〔１１００〕とを１２〔１１００〕と１
３〔１０１１〕とに変換することにより階調レベルが入
れ替わってズレが防止される。なお、図２４に本実施例
の駆動波形例を示す。図２５，図２６は本発明に係る液
晶表示装置の第４実施例を示す図であり、図２５は本実
施例の全体構成を示すブロック図である。
【００４６】なお、図２５において、図１７に示した第
３実施例に付された番号と同一番号は同一部分を示す。
第３実施例の液晶表示装置１は、倍速スキャンにより表
示を行なっていたが、本実施例の液晶表示装置１は倍速
スキャンを行なわない構成となっており、図１７におけ
る第３実施例の構成から第１フィールド用フレームメモ
リ１３、及び第２フィールド用フレームメモリ１４を除
いたものとなっている。
【００４７】これによって、図２６に示す本実施例の駆
動波形例は、図２４の駆動波形例と比較して時間軸方向
が２倍に伸びた波形となっており、フリッカに対してや
や不利となっているが、フレームメモリが不要となる。
図２７〜図３６は本発明に係る液晶表示装置の第５実施
例を示す図であり、図２７は本実施例の全体構成を示す
ブロック図である。
【００４８】なお、図２７において、図１７に示した第
３実施例に付された番号と同一番号は同一部分を示す。
本実施例の液晶表示装置１は第３実施例のデータ変換部
１０を除いたものであり、他の構成はほぼ同一である。
そして、本実施例では多値の電圧レベルの組み合せによ
る多階調表示を行なった場合、階調特性がずれるという
問題点に対して、図２８に示すように、液晶のＴ−Ｖ
（透過率−電圧）特性に基づいて電圧レベルを印加する
領域を複数（例えば、本実施例の場合、４つ）の領域に
分割し、分割した各領域でフィールド電圧変調を行なう
ものである。
【００４９】すなわち、複数の領域に分割することによ
って、各領域でＴ−Ｖ特性の非直線性が緩和され、直線
に近付けられるため、平均電圧から求められる透過率と
のズレを無くし、正常な階調特性を得ることができる。
ちなみに、図２９に領域を４分割し、各領域で４つの電
圧レベルを４値×４値＝１６階調の場合について階調特
性の測定結果を示す。
【００５０】具体例として、図３０に液晶のＴーＶ特性
を示す。この場合、２Ｖが白レベル、すなわち、階調０
であり、５．１５Ｖが黒レベル、すなわち、階調６３で
ある。そして、１６値のデータドライバ８と４分割した
フィールド電圧変調を組み合せ、６４階調−２６万色表
示を行なう場合の階調レベル−デジタル入力信号と第１
フィールド電圧ＶＦ１と第２フィールド電圧ＶＦ２との
組み合せ電圧を図３１に示す。
【００５１】図３２は本実施例の駆動電圧波形を示して
いる。この図において、正フレームでは、 第１フィールド：＋Ｖ１〔２．０，２．１，２．２，
２．３，２．８，２．９，３．０，３．１，３．６，
３．７，３．８，３．９，４．４，４．５，４．６，
４．７ 〕、 第２フィールド：＋Ｖ２〔２．０，２．４，２．８，
３．２，３．６，４．０，３．６，４．０，４．４，
４．８，４．４，４．８，５．２，５．６ 〕、負フレ
ームでは、 第１フィールド：−Ｖ１、 第２フィールド：−Ｖ２の電圧を切り替えてデータドラ
イバ８に入力し、この中から入力データに応じた電圧レ
ベルを選択して出力し、液晶表示パネル１９を駆動す
る。
【００５２】なお、１フレームは１６．７ｍｓ、フィー
ルド期間は８．４ ｍｓで倍速スキャンするものであ
る。本実施例における各フィールドに対する駆動波形例
は図３３〜図３６に示す。これは、図５，図６で説明し
たように、隣合った液晶画素に電圧レベルの組み合せ、
及び、または、位相の異なった電圧レベル波形を印加す
ることにより、液晶セルの透過率の変動によるフリッカ
を低減できる。
【００５３】図３７，図３８は本発明に係る液晶表示装
置の第６実施例を示す図であり、図３７は本実施例の全
体構成を示すブロック図である。なお、図３７におい
て、図２７に示した第５実施例に付された番号と同一番
号は同一部分を示す。前記第５実施例の液晶表示装置１
は、倍速スキャンにより表示を行なっていたが、本実施
例の液晶表示装置１は倍速スキャンを行なわない構成と
なっており、図２７における第５実施例の構成から第１
フィールド用フレームメモリ１３、及び第２フィールド
用フレームメモリ１４を除いたものとなっている。
【００５４】これによって、図３８に示す本実施例の駆
動波形例は図３２の駆動波形例と比較して時間軸方向が
２倍に伸びた波形となっており、フリッカに対してやや
不利となっているが、フレームメモリを不要にできる利
点がある。図３９〜図４９は本発明に係る液晶表示装置
の第７実施例を示す図である。図３９は本実施例のブロ
ック図であり、８階調ドライバによる１６階調表示回路
の例である。
【００５５】本実施例では、倍速スキャンを行わずに
（従ってフレームメモリ等を不要にして）、３０Ｈｚフ
リッカの抑制を意図する。図３９において、パソコン２
０からのＲＧＢデータは、Ａ／Ｄ変換部９でＲ、Ｇ、Ｂ
それぞれが１６階調に対応した４ビットデータ（Ｄ０〜
Ｄ３）に変換された後、データ変換部１０によって、第
１フィールド、及び第２フィールドに対応した３ビット
データ（＊Ｄ０〜＊Ｄ２）に変換され、データドライバ
８で、この３ビットデータにより８レベルの電源電圧
（＊Ｖ１〜＊Ｖ８）が選択されて１６階調表示が行われ
る。
【００５６】図４０はデータ変換部１０のデータ入出力
関係を示す図であり、また、図４１はデータ変換部１０
の入力データ（階調）と選択電源電圧／出力平均電圧の
関係を示す図である。これらの関係は例えば図示しない
ＲＯＭに書き込まれた変換テーブルで表現できる。図４
１において、例えば階調１のときの入力データはオール
ゼロであり、第１フィールド電圧ＶＦ１及び第２フィー
ルド電圧ＶＦ２として共にＶ１が選択され、平均電圧は
（Ｖ１＋Ｖ１）／２＝Ｖ１で与えられる。
【００５７】また、階調４のときの入力データは〔００
１１〕であり、第１フィールド電圧ＶＦ１及び第２フィ
ールド電圧ＶＦ２としてそれぞれＶ２、Ｖ３が選択さ
れ、平均電圧は（Ｖ２＋Ｖ３）／２で与えられる。さら
に、階調１６のときの入力データはオール１であり、第
１フィールド電圧ＶＦ１及び第２フィールド電圧ＶＦ２
としてそれぞれＶ８、Ｖ９が選択され、平均電圧は（Ｖ
８＋Ｖ９）／２で与えられる。
【００５８】ここで、階調１を最も明るいレベル（すな
わち白レベル）にすると共に、階調１６を最も暗いレベ
ル（すなわち黒レベル）にする。そして、図４２に示す
ように、ＶＦ１、ＶＦ２間の電圧差を、黒レベル側の階
調１５を除いて所定の電圧（好ましくは０．５Ｖ）以下
になるように設定する。これは、Ｖ１〜Ｖ９の各電圧
を、例えば２．０Ｖ、２．４Ｖ、２．８Ｖ、３．２Ｖ、
３．６Ｖ、４．０Ｖ、４．４Ｖ、４．８Ｖ、５．２Ｖと
することで達成できる（図４３参照）。
【００５９】３０Ｈｚフリッカは、図４４に示すよう
に、フィールド単位に異なる電圧が与えられ、且つ隣接
フレームの極性が反転する場合に、３０Ｈｚの光変動
（チラツキ）となって観測される。３０Ｈｚフリッカ
は、フレームメモリを用いた倍速スキャンを行えば、光
変動の周波数を２倍の６０Ｈｚにして解決できる。しか
し、この方法では、少なくともフレーム分のメモリ容量
が必要であり、コスト及び回路規模が増大するので好ま
しくない。
【００６０】そこで、本願発明者は、フィールド間電圧
の差と光応答周波数との関係に着目し、鋭意実験等を繰
り返した結果、所定の電圧差以下ではフリッカが目立た
ない領域（以下、フリッカレス領域）の存在を見い出し
た。すなわち、図４５のハッチングで示す部分がそのフ
リッカレス領域であり、これは、第１、第２フィールド
の電圧差をおよそ０．５Ｖ以下（透過率ｆｍの差では約
１０％以下）にしたときの領域である。従って、複数フ
ィールド単位に印加される各電圧の差が、少なくとも白
レベル側において所定の電圧差以下となるように各印加
電圧の組み合せを決定すれば（具体的には、ＶＦ１とＶ
Ｆ２の差を０．５Ｖ以下にすれば）、３０Ｈｚフリッカ
を目立たなくすることができる。
【００６１】さらに、本実施例では、図４６に示すよう
に、任意の液晶セルとその隣接セルに印加する電圧を、
第１フィールド電圧ＶＦ１と第２フィールド電圧ＶＦ２
の組み合せ電圧にすると共に、セル間の電圧極性を異な
らせるようにしている。こうすることにより、面平均的
に異なる光応答波形を混在させることができ、複数セル
間でのフリッカを一層効果的に抑制できる。
【００６２】このように、本実施例によれば、隣接セル
間の印加電圧の極性を逆にしたので、隣接セル間のフリ
ッカ位相を１８０度異ならせることができ、フリッカ周
波数を面平均的に２倍の６０Ｈｚにして３０Ｈｚフリッ
カを抑制できる。しかも、１フレーム間のフィールド電
圧差をおよそ０．５Ｖ以下にしたので、より確実に３０
Ｈｚフリッカを抑制できる。
【００６３】なお、実施例では、階調１５の電圧差が
０．８Ｖとなっており、好ましい電圧差（０．５Ｖ）を
越えているが、この階調１５は黒レベル側でフリッカが
目立たないから、実用上支障がない。また、隣接セル間
の電圧波形は上記例示に限らず、例えば図４７〜図４９
に示すように様々な態様であってもよい。
【００６４】すなわち、図４７は、横方向（データライ
ン方向：ｍ，ｍ＋１）でＶＦ１とＶＦ２の組み合せと極
性を変えると共に、縦方向（走査ライン方向：ｎ，ｎ＋
１）で電圧の極性を変えた例であり、図４８は、横方向
（データライン方向：ｍ，ｍ＋１）で電圧の極性を変え
ると共に、縦方向（走査ライン方向：ｎ，ｎ＋１）でＶ
Ｆ１とＶＦ２の組み合せを変えた例であり、図４９は、
横方向（データライン方向：ｍ，ｍ＋１）でＶＦ１とＶ
Ｆ２の組み合せを変えると共に、縦方向（走査ライン方
向：ｎ，ｎ＋１）で電圧の極性を変えた例である。
【００６５】何れの例でも、フリッカ周波数を面平均的
に２倍の６０Ｈｚにでき、３０Ｈｚフリッカを抑制でき
る。図５０〜図５５は本発明に係る液晶表示装置の第８
実施例を示す図である。図５０は本実施例の全体構成を
示すブロック図であり、８階調ドライバによる１６階調
表示回路の例である。
【００６６】前述した実施例においては、１６階調用の
デジタルドライバＩＣを使って６４階調表示を行う場
合、図２８に示すように、透過率が変化している電圧範
囲を４つの領域に分けられるとともに、この１６の電圧
レベルが第１フィールドと第２フィールドとにそれぞれ
用意され、１６の電圧レベルがそれぞれ４つのグループ
に分けられて４つの領域に対応させられる。
【００６７】この時、組み合わせた２つの電圧の平均値
を等間隔にするために、従来用いられていた電圧設定
は、次式による。 Ｖ1m' ＝Ｖmin ＋（Ｖmax −Ｖmin ）・２ｍ／（ｎ−１） …… Ｖ2m' ＝Ｖmin ＋（Ｖmax −Ｖmin ）・２ｍ・ｎ1/2 ／（ｎ−１）…… なお、Ｖmin は各領域での最小電圧、Ｖmax は各領域で
の最大電圧、ｎは各領域での階調数、ｍは０，１，・・
・，ｎ／２−１である。
【００６８】表１に式，により設定した電圧を示
す。
【００６９】
【表１】 つまり、各フィールドで電圧の高い方から順に第１グル
ープ、第２グループとして２つのフィールドの同じ番号
のグループ同士の電圧が組み合わされる。したがって、
１つのグループ内での組み合せによって４×４の１６の
電圧ができ、これが４グループあるので６４の電圧、す
なわち、６４階調の表示が実現できる。
【００７０】図５１，５２はこの電圧設定により表示し
た時の階調と輝度の関係、及び電圧設定を示したもので
あり、この図から判るように、低輝度の領域では階調が
入れ替わる部分が生じているとともに、高輝度の領域で
は、階調の入れ替わりはないものの階調間の差が詰まっ
たところが生じている。これは、図５３の輝度の変化量
−電圧差特性に示すように、電圧差が大きいほど顕著で
あり、このため、入力された画像データが忠実に再現出
来なくなり、品質の悪い表示となってしまうという問題
が生じる。
【００７１】こうした階調の入替わりや詰まりの生じる
原因を説明したのが前述の図２０であり、液晶パネルの
輝度−電圧特性は線形でないことや、輝度が各フィール
ドの電圧に追随して変化することから、組み合せる２つ
の電圧の差が余り大きくなると、両者の平均の電圧をか
けたときの輝度でなく、それぞれの電圧で得られる輝度
を平均した輝度が得られることになり、所望の輝度から
ズレてしまうといった点が原因である。
【００７２】したがって、例えば、領域の境界等のよう
に、一方は同じ電圧の組み合せで所望の輝度に、他方は
電圧差の大きな組み合せで所望の値からの大きくズレた
輝度となるところで、階調の入れ替わりや詰まりが生じ
ることになる。本実施例では、このような表示品位の劣
化の抑制を意図する。ちなみに、図５０中、３０は書込
アドレスカウンタ、３１は読出アドレスカウンタ、３２
はアドレス切換回路、３３はフレームメモリであり、Ｉ
ＮＶ１，２はインバータ、ＡＮＤ１〜４はアンドゲー
ト、ＮＡＮＤ１，２はナンドゲートである。
【００７３】以上の構成において、まず、第１フレーム
用液晶駆動電源１６、及び第２フレーム用液晶駆動電源
１７により、本実施例の電圧設定の考え方に基づいた第
１フィールド用電圧Ｖ１（１６レベル）、第２フィール
ド用電圧Ｖ２（１６レベル）が生成され、この２組の電
圧は、外部から入力された垂直同期信号ＶＳＹＮＣに基
づいて、タイミング発生部６において逓倍して作成され
たフレーム周波数の倍の周波数の信号１／２ＦＬＣＬに
よって制御される駆動電源切替部１８により、各フィー
ルドに対応して切り換えられ、１６階調のデータドライ
バ８に入力される。
【００７４】また、６４階調表示のため６ビットからな
る外部から入力されたデータ信号は、タイミング発生部
６から出力される書込アドレス発生用クロックＷＣＬＫ
の入力される書込アドレスカウンタ３０の示すアドレス
に、書き込みを指示するタイミング信号Ｗ／Ｒによって
フレームメモリに逐次書き込まれると同時に、同じタイ
ミング発生部６から出力される読出アドレス発生用クロ
ックＲＣＬＫの入力される読出アドレスカウンタ３１の
示す読み出しアドレスに、読み出しを指示するタイミン
グ信号＊Ｗ／Ｒによって１画面分のデータが入力される
１フレームの期間に２回繰り返して読み出される。
【００７５】この時、２フィールドでデータの示す階調
が得られるように電圧の選択を行うためには、上位２ビ
ットのデータｂ５，ｂ４は第１，第２のフィールド共に
そのまま１６階調データドライバ８の上位２ビットＤ
３，Ｄ２入力されるが、下位の４ビットのデータは、第
１フィールドではｂ３，ｂ２が、第２フィールドではｂ
１，ｂ０がデータ切換回路によって切り換えられ、１６
階調データドライバの下位２ビットＤ１，Ｄ０に入力さ
れる。
【００７６】一方、スキャンドライバ７は、外部から入
力された水平同期信号ＨＳＹＮの約倍の周波数のクロッ
クＳＣＬＫにより、データドライバ８に入力されるデー
タに対応するスキャンラインを選択するため、データド
ライバ８との共動により、目的とする階調表示が実現で
きる。具体的には、表２に示すように、２つのフィール
ドで構成された１フレームの各フィールドに対して設定
する同数の複数電圧レベルとして、組み合せによって作
られる最大電圧をＶmax 、最小電圧をＶmin 、組み合せ
によって作る電圧の数をｎとして、各フィールドの印加
電圧をＶ1m，Ｖ2m（ｍは０，１，・・・，（ｎ 1/2 −
１））とする場合、 Ｖ1m＝（Ｖmax ＋Ｖmin ）／２−（Ｖmax −Ｖmin ）／（ｎ1/2 ＋１） ＋（Ｖmax −Ｖmin ）・２ｍ／（ｎ−１） Ｖ2m＝（Ｖmax ＋Ｖmin ）／２−（Ｖmax −Ｖmin ）・ｎ1/2 ／（ｎ1/2 ＋１） ＋（Ｖmax ＋Ｖmin ）・２m ・ｎ1/2 ／（ｎ−１） となるように設定することにより、組み合わせる２つの
グループそれぞれの平均電圧をほぼ同じとすることによ
り、両グループの最大と最小の電圧差が最小とされるこ
とにより、図５４，５５に示すように、階調の入替わり
や詰まりのない表示が実現され、多階調時における表示
品質が高められる。
【００７７】
【表２】 したがって、本実施例によれば、フィールド電圧変調法
などにより、データドライバの制御できる階調数を越え
る階調表示を行う場合、切り換える電圧の差を最小に抑
える電圧設定ができるために、階調の入れ替わりや詰ま
りのない表示が得られ、安いデータドライバで表示品質
の良い多階調表示が実現できる。
【００７８】このように本発明中、倍速スキャンを行う
実施例においては、１フレーム中の各フィールドに印加
する電圧レベルの平均実効電圧値に基づいて階調表示す
ることによって、安価なドライバで多階調の階調表示が
できる。したがって、低コストで、高品位な多階調の表
示ができる。なお、上記実施例は、スキャン周波数を上
げて倍速スキャンするものを中心にして説明したが、こ
れに限らず、各フレーム毎に電圧の組み合せを切り替え
て駆動するだけでも構わない。
【００７９】
【発明の効果】本発明では、１フレーム中の各フィール
ドに印加される電圧レベルの平均実効電圧値に基づいて
階調表示をするので、回路規模を増大することなく、容
易に多階調表示を実現できる。また、隣合う画素での電
圧レベルの組み合せ、及び、または、位相を変更するの
で、フリッカを低減でき、しかも、フレーム中のフィー
ルド数に基づいて走査周波数を上げるので、フリッカの
一層の低減が達成できる。
【００８０】さらに、フレーム毎に印加される電圧差を
所定電圧差以下に制限したので、複数セル間でのフリッ
カをより確実に低減することができる。そして、液晶画
素に印加する印加電圧を複数のフィールドに対して設け
た複数レベルからなる電圧の組み合せの平均値とほぼ同
じとなるように決定でき、組み合せ電圧差を抑えられる
ことで、階調表示の品質劣化を防止できる。
【図面の簡単な説明】
【図１】第１実施例の全体構成を示すブロック図であ
る。
【図２】液晶のＴ−Ｖ特性を示す図である。
【図３】倍速スキャンの説明図である。
【図４】第１実施例の液晶セルの駆動波形図である。
【図５】第１実施例の駆動波形例を示す図である。
【図６】第１実施例の駆動波形例を示す図である。
【図７】第１実施例の駆動波形例を示す図である。
【図８】第１実施例の駆動波形例を示す図である。
【図９】第１実施例の駆動波形例を示す図である。
【図１０】第１実施例の駆動波形例を示す図である。
【図１１】第１実施例の駆動波形例を示す図である。
【図１２】第１実施例の駆動波形例を示す図である。
【図１３】第２実施例の全体構成を示すブロック図であ
る。
【図１４】第２実施例の液晶セルの駆動波形図である。
【図１５】第２実施例の駆動波形例を示す図である。
【図１６】第２実施例の駆動波形例を示す図である。
【図１７】第３実施例の全体構成を示すブロック図であ
る。
【図１８】６４階調表示の階調特性を示す図である。
【図１９】８階調デジタルドライバを示す図である。
【図２０】階調ズレの原因の説明図である。
【図２１】階調ズレの入れ替えの原理説明図である。
【図２２】階調ズレの入れ替えの原理説明図である。
【図２３】表示データの変換テーブルを示す図である。
【図２４】第３実施例の駆動波形例を示す図である。
【図２５】第４実施例の全体構成を示すブロック図であ
る。
【図２６】第４実施例の駆動波形例を示す図である。
【図２７】第５実施例の全体構成を示すブロック図であ
る。
【図２８】Ｔ−Ｖ特性の分割を示す図である。
【図２９】６４階調表示の階調特性を示す図である。
【図３０】液晶の透過率−電圧特性を示す図である。
【図３１】階調−デジタル入力の組み合せを示す図であ
る。
【図３２】第５実施例の駆動波形例を示す図である。
【図３３】第５実施例の駆動波形例を示す図である。
【図３４】第５実施例の駆動波形例を示す図である。
【図３５】第５実施例の駆動波形例を示す図である。
【図３６】第５実施例の駆動波形例を示す図である。
【図３７】第６実施例の全体構成を示すブロック図であ
る。
【図３８】第６実施例の駆動波形例を示す図である。
【図３９】第７実施例の全体構成を示すブロック図であ
る。
【図４０】データ変換回路の変換テーブル図である。
【図４１】入力データ（階調）と選択電源電圧（第１、
第２フィールド）／出力平均電圧の関係図である。
【図４２】１６階調の電圧組合せとその平均電圧並びに
電圧差を示す図である。
【図４３】第１、第２フィールド電圧の組み合せ例を示
す図である。
【図４４】フィールド電圧変調法（倍速スキャンなし）
によるフリッカ説明図である。
【図４５】電圧差（ＶＦ１−ＶＦ２）とフリッカの関係
を示す図である。
【図４６】隣接セル間の電圧波形例を示す図である。
【図４７】隣接セル間の電圧波形の他の例を示す図であ
る。
【図４８】隣接セル間の電圧波形の他の例を示す図であ
る。
【図４９】隣接セル間の電圧波形の他の例を示す図であ
る。
【図５０】第８実施例の全体構成を示すブロック図であ
る。
【図５１】従来の電圧設定における平均電圧と輝度との
関係を示した図である。
【図５２】従来の電圧設定を示した図である。
【図５３】従来の電圧設定の問題点を説明するための図
である。
【図５４】本実施例の電圧設定における平均電圧と輝度
の関係を示した図である。
【図５５】本実施例の電圧設定を示した図である。
【符号の説明】
１ 液晶表示装置 ２ 画素選択手段 ３ データ生成手段 ４ 電圧印加手段 ５ 液晶表示手段 ６ タイミング発生部 ７ スキャンドライバ ８ データドライバ ９ Ａ／Ｄ変換部 １０ データ変換部 １１ 第１パラレル変換部 １２ 第２パラレル変換部 １３ 第１フィールド用フレームメモリ １４ 第２フィールド用フレームメモリ １５ 表示データ切替部 １６ 第１フレーム用液晶駆動電源（電圧レベル印加
部） １７ 第２フレーム用液晶駆動電源（電圧レベル印加
部） １８ 駆動電源切替部 １９ 液晶表示パネル ２０ パソコン（外部装置） ２１ コモン電源発生部 ２２ 液晶駆動電源（電圧レベル印加部） ２３ スリーステートインバータ ３０ 書込アドレスカウンタ ３１ 読出アドレスカウンタ ３２ アドレス切換回路 ３３ フレームメモリ ＩＮＶ１，２ インバータ ＡＮＤ１〜４ アンドゲート ＮＡＮＤ１，２ ナンドゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田 雅美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−182695（ＪＰ，Ａ)

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のフィールドから構成される１フレー
    ムの画像を表示する液晶表示装置であって、 マトリクス状に配置された液晶画素中の任意の液晶画素
    を選択する画素選択手段と、 該画素選択手段により選択された液晶画素に対し、複数
    の電圧レベルの中から所定の電圧レベルを選択的に印加
    する電圧印加手段と、 を備え、 前記電圧印加手段は、前記複数のフィールドの各フィー
    ルド単位で個別に電圧レベルを印加する、該複数のフィ
    ールドの数以上の複数の電圧レベル印加部を有し、 該電圧レベル印加部をそれぞれフィールド単位に切り換
    え、前記１フレーム中の各フィールドに印加する電圧レ
    ベルの平均実効電圧値に基づいて階調表示を行なうこと
    を特徴とする液晶表示装置。
  2. 【請求項２】前記複数の電圧レベル印加部がそれぞれ供
    給可能な電圧レベルは、少なくともその一部が互いに異
    なることを特徴とする請求項１記載の液晶表示装置。
  3. 【請求項３】前記電圧印加手段により印加される電圧レ
    ベルを変換テーブルを用いて予め設定された所定の階調
    レベルに変換して入力することを特徴とする請求項１、
    または２記載の液晶表示装置。
  4. 【請求項４】前記変換テーブルはＲＯＭで構成されるこ
    とを特徴とする請求項３記載の液晶表示装置。
  5. 【請求項５】液晶の透過率−電圧特性に基づいて、該液
    晶の作動領域を複数に分割し、各分割領域毎に前記１フ
    レーム中の各フィールドに印加する電圧レベルの平均実
    効電圧値に基づいて階調表示を行なうことを特徴とする
    請求項１、または２記載の液 晶表示装置。
  6. 【請求項６】隣合う画素で前記電圧レベルの組み合せを
    変更することを特徴とする請求項１、２、または５記載
    の液晶表示装置。
  7. 【請求項７】隣合う画素で前記電圧レベルの位相を変更
    することを特徴とする請求項１、２、または５記載の液
    晶表示装置。
  8. 【請求項８】隣合う画素で前記電圧レベルの組み合せ、
    及び位相を変更することを特徴とする請求項１、２、ま
    たは５記載の液晶表示装置。
  9. 【請求項９】隣合う画素で前記電圧レベルの極性を変更
    することを特徴とする請求項５記載の液晶表示装置。
  10. 【請求項１０】前記フレーム中のフィールド数に基づい
    て走査周波数を上げることを特徴とする請求項１、２、
    または５記載の液晶表示装置。
  11. 【請求項１１】前記複数フィールド単位に印加される各
    電圧の差が、少なくとも白レベル側において所定の電圧
    差以下となるように各印加電圧の組み合せを決定するこ
    とを特徴とする請求項１、または２記載の液晶表示装
    置。
  12. 【請求項１２】前記液晶画素に印加する印加電圧を該液
    晶画素の透過率−電圧特性に基づいて透過率の変化がほ
    ぼ等間隔となるように設定する場合、前記複数のフィー
    ルドそれぞれに対して設けられた複数レベルからなる電
    圧の組の平均値が互いにほぼ同じとなるように決定する
    ことを特徴とする請求項１、または２記載の液晶表示装
    置。
  13. 【請求項１３】１フレームを２つのフィールドで構成
    し、該各フィールドに対して設定する同数の複数電圧レ
    ベルとして、組み合せによって作られる最大電圧をＶ
    max 、最小 電圧をＶ min 、組み合せによって作る電圧の
    数をｎし、該各フィールドの電圧をＶ 1m ，Ｖ 2m （ｍは
    ０，１，・・・，（ｎ 1/2 −１））とする場合、 Ｖ 1m ＝（Ｖ max ＋Ｖ min ）／２−（Ｖ max −Ｖ min ）／（ｎ 1/2 ＋１） ＋（Ｖ max −Ｖ min ）・２ｍ／（ｎ−１） Ｖ 2m ＝（Ｖ max ＋Ｖ min ）／２−（Ｖ max −Ｖ min ）・ｎ 1/2 ／（ｎ 1/2 ＋１） ＋（Ｖ max ＋Ｖ min ）・２m ・ｎ 1/2 ／（ｎ−１） とすることを特徴とする請求項１２記載の液晶表示装
    置。
  14. 【請求項１４】前記液晶画素の透過率−電圧特性の透過
    率の変化に基づいて印加電圧領域を分割し、該各領域ご
    とに印加電圧の設定を行うことを特徴とする請求項１
    ２、または１３記載の液晶表示装置。
JP3218979A 1990-10-31 1991-08-29 液晶表示装置 Expired - Lifetime JP2761128B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3218979A JP2761128B2 (ja) 1990-10-31 1991-08-29 液晶表示装置
US07/786,251 US6222515B1 (en) 1990-10-31 1991-10-31 Apparatus for controlling data voltage of liquid crystal display unit to achieve multiple gray-scale
EP91310075A EP0484159B1 (en) 1990-10-31 1991-10-31 Liquid crystal display driver circuitry
DE69113206T DE69113206T2 (de) 1990-10-31 1991-10-31 Ansteuerschaltung für Flüssigkristallanzeige.
KR1019910019261A KR950002283B1 (ko) 1990-10-31 1991-10-31 다중 그레이 스케일을 얻기 위한 액정 표시장치의 데이타 전압 제어장치

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP29483190 1990-10-31
JP1310391 1991-02-04
JP3-13103 1991-02-04
JP2-294831 1991-02-04
JP3218979A JP2761128B2 (ja) 1990-10-31 1991-08-29 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH0546125A JPH0546125A (ja) 1993-02-26
JP2761128B2 true JP2761128B2 (ja) 1998-06-04

Family

ID=27280119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3218979A Expired - Lifetime JP2761128B2 (ja) 1990-10-31 1991-08-29 液晶表示装置

Country Status (5)

Country Link
US (1) US6222515B1 (ja)
EP (1) EP0484159B1 (ja)
JP (1) JP2761128B2 (ja)
KR (1) KR950002283B1 (ja)
DE (1) DE69113206T2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0515191B1 (en) * 1991-05-21 1998-08-26 Sharp Kabushiki Kaisha A display apparatus, a drive circuit for a display apparatus, and a method of driving a display apparatus
JP3349527B2 (ja) * 1991-10-01 2002-11-25 株式会社日立製作所 液晶中間調表示装置
JP2831518B2 (ja) * 1992-10-30 1998-12-02 シャープ株式会社 表示装置の駆動回路
JP2849010B2 (ja) * 1992-11-25 1999-01-20 シャープ株式会社 表示装置の駆動回路
KR0140041B1 (ko) * 1993-02-09 1998-06-15 쯔지 하루오 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로
JPH06274133A (ja) * 1993-03-24 1994-09-30 Sharp Corp 表示装置の駆動回路及び表示装置
JPH06347758A (ja) * 1993-06-02 1994-12-22 Nec Corp 液晶表示装置の駆動方法
JP3275991B2 (ja) * 1994-07-27 2002-04-22 シャープ株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP3277106B2 (ja) * 1995-08-02 2002-04-22 シャープ株式会社 表示装置の駆動装置
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
GB2325555A (en) * 1997-05-20 1998-11-25 Sharp Kk Light modulating devices
US7403213B1 (en) * 1997-06-04 2008-07-22 Texas Instruments Incorporated Boundary dispersion for artifact mitigation
US6037918A (en) * 1998-03-30 2000-03-14 Candescent Technologies, Inc. Error compensator circuits used in color balancing with time multiplexed voltage signals for a flat panel display unit
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
JP4637315B2 (ja) 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW567363B (en) * 1999-05-14 2003-12-21 Seiko Epson Corp Method for driving electrooptical device, drive circuit, electrooptical device, and electronic device
US6563482B1 (en) * 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4797129B2 (ja) * 2000-06-16 2011-10-19 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
US7385579B2 (en) * 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP2002236472A (ja) * 2001-02-08 2002-08-23 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
US7227517B2 (en) * 2001-08-23 2007-06-05 Seiko Epson Corporation Electronic device driving method, electronic device, semiconductor integrated circuit, and electronic apparatus
JP2003177709A (ja) * 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
AU2003269500A1 (en) * 2002-10-21 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100486282B1 (ko) * 2002-11-16 2005-04-29 삼성전자주식회사 에스티엔(ＳＴＮ :Ｓｕｐｅｒ ＴｖｉｓｔｅｄＮｅｍａｔｉｃ) 액정 표시 장치 구동 회로 및 구동 방법.
GB0307034D0 (en) * 2003-03-27 2003-04-30 Koninkl Philips Electronics Nv Active matrix displays and drive control methods
KR100542319B1 (ko) * 2003-03-31 2006-01-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치
GB0319963D0 (en) * 2003-08-27 2003-09-24 Koninkl Philips Electronics Nv Display device
JP2005351920A (ja) * 2004-06-08 2005-12-22 Semiconductor Energy Lab Co Ltd 表示装置の制御回路及びそれを内蔵した表示装置・電子機器並びにその駆動方法
KR100624311B1 (ko) * 2004-08-30 2006-09-19 삼성에스디아이 주식회사 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
US8159478B2 (en) 2004-09-27 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
KR100701089B1 (ko) * 2004-11-12 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 계조구현 방법
KR20060086021A (ko) * 2005-01-25 2006-07-31 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치
US7705821B2 (en) * 2005-01-31 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Driving method using divided frame period
US7956876B2 (en) * 2005-03-15 2011-06-07 Sharp Kabushiki Kaisha Drive method of display device, drive unit of display device, program of the drive unit and storage medium thereof, and display device including the drive unit
US8253678B2 (en) * 2005-03-15 2012-08-28 Sharp Kabushiki Kaisha Drive unit and display device for setting a subframe period
WO2006098246A1 (ja) * 2005-03-15 2006-09-21 Sharp Kabushiki Kaisha 液晶表示装置の駆動方法、液晶表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置
US20080136752A1 (en) * 2005-03-18 2008-06-12 Sharp Kabushiki Kaisha Image Display Apparatus, Image Display Monitor and Television Receiver
US20090122207A1 (en) * 2005-03-18 2009-05-14 Akihiko Inoue Image Display Apparatus, Image Display Monitor, and Television Receiver
US20060279561A1 (en) * 2005-04-19 2006-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US8212755B2 (en) * 2005-05-24 2012-07-03 Sharp Kabushiki Kaisha Liquid crystal display device and driving method of the same
JP4722942B2 (ja) * 2005-11-25 2011-07-13 シャープ株式会社 画像表示方法、画像表示装置、画像表示モニター、および、テレビジョン受像機
US7847793B2 (en) 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
KR101293560B1 (ko) * 2007-01-23 2013-08-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
DE102007020684A1 (de) * 2007-05-03 2008-11-13 Vastview Technology Inc. Verfahren zum Ansteuern eines Flüssigkristalldisplays mit Mehrfachbildpolaritätsumkehr
WO2009098705A1 (en) * 2008-02-07 2009-08-13 Raman Research Institute A method to display gray shades in rms responding matrix display
TW200943270A (en) * 2008-04-03 2009-10-16 Faraday Tech Corp Method and related circuit for color depth enhancement of displays
JP5797557B2 (ja) * 2009-11-27 2015-10-21 シャープ株式会社 液晶表示装置、テレビジョン受像機
JP5370214B2 (ja) * 2010-02-25 2013-12-18 セイコーエプソン株式会社 映像処理回路、映像処理方法、液晶表示装置および電子機器
JP5685065B2 (ja) * 2010-11-29 2015-03-18 ラピスセミコンダクタ株式会社 表示装置、中間階調処理回路及び中間階調処理方法
KR20160081655A (ko) 2014-12-31 2016-07-08 삼성디스플레이 주식회사 표시 장치, 표시 장치의 구동 방법 및 표시 장치의 잔상을 최소화하는 방법
CN113628578B (zh) * 2021-10-13 2021-12-31 常州欣盛半导体技术股份有限公司 源极驱动器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481511A (en) * 1981-01-07 1984-11-06 Hitachi, Ltd. Matrix display device
JPS5823090A (ja) * 1981-08-03 1983-02-10 株式会社日立製作所 表示装置
US4775891A (en) * 1984-08-31 1988-10-04 Casio Computer Co., Ltd. Image display using liquid crystal display panel
EP0259684B1 (en) * 1986-08-25 1994-06-08 Canon Kabushiki Kaisha Optical modulation device
JPH083956B2 (ja) * 1986-09-18 1996-01-17 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPH07104662B2 (ja) * 1987-01-23 1995-11-13 ホシデン株式会社 液晶表示装置
US5041821A (en) * 1987-04-03 1991-08-20 Canon Kabushiki Kaisha Ferroelectric liquid crystal apparatus with temperature dependent DC offset voltage
JP2612863B2 (ja) * 1987-08-31 1997-05-21 シャープ株式会社 表示装置の駆動方法
JP2852042B2 (ja) * 1987-10-05 1999-01-27 株式会社日立製作所 表示装置
EP0316774B1 (en) * 1987-11-12 1997-01-29 Canon Kabushiki Kaisha Liquid crystal apparatus
JP2680090B2 (ja) * 1987-12-29 1997-11-19 シャープ株式会社 フィールド判別装置
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale
JPH02157813A (ja) * 1988-12-12 1990-06-18 Sharp Corp 液晶表示パネル
JPH0335219A (ja) * 1989-06-30 1991-02-15 Sharp Corp 表示装置

Also Published As

Publication number Publication date
DE69113206D1 (de) 1995-10-26
EP0484159A2 (en) 1992-05-06
EP0484159B1 (en) 1995-09-20
JPH0546125A (ja) 1993-02-26
EP0484159A3 (en) 1992-08-12
DE69113206T2 (de) 1996-02-15
KR950002283B1 (ko) 1995-03-16
US6222515B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
JP2761128B2 (ja) 液晶表示装置
US5874933A (en) Multi-gradation liquid crystal display apparatus with dual display definition modes
US7667680B2 (en) Liquid crystal display and driving method thereof
KR101201320B1 (ko) 액정 표시장치의 구동장치 및 구동방법
US8514158B2 (en) Liquid crystal driving device
US7710385B2 (en) Apparatus and method for driving liquid crystal display device
JP4514695B2 (ja) 液晶表示装置の駆動装置及び駆動方法
JPH09319342A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP4673803B2 (ja) 液晶表示装置の駆動装置及びその駆動方法
KR101363652B1 (ko) 액정표시장치 및 그의 고속구동 방법
JP2003005695A (ja) 表示装置および多階調表示方法
JP3633943B2 (ja) 液晶表示装置
KR101201332B1 (ko) 액정표시장치와 그 구동방법
EP1914710B1 (en) Display device
KR100922786B1 (ko) 액정표시장치의 구동방법 및 장치
JPH04291395A (ja) 情報端末装置
KR100926103B1 (ko) 액정표시장치와 그 구동방법
KR101066491B1 (ko) 액정 표시장치의 구동장치 및 방법
KR101201327B1 (ko) 액정 표시장치와 그 구동방법
JPH06308916A (ja) 液晶表示装置
KR20060058482A (ko) 액정 표시장치와 그 구동방법
JPH08271862A (ja) 液晶表示装置の多階調表示駆動装置および方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980303

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 14