JP3415727B2 - 液晶表示装置の駆動装置および駆動方法 - Google Patents
液晶表示装置の駆動装置および駆動方法Info
- Publication number
- JP3415727B2 JP3415727B2 JP29689696A JP29689696A JP3415727B2 JP 3415727 B2 JP3415727 B2 JP 3415727B2 JP 29689696 A JP29689696 A JP 29689696A JP 29689696 A JP29689696 A JP 29689696A JP 3415727 B2 JP3415727 B2 JP 3415727B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- liquid crystal
- drive circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、マトリクス液晶表
示装置の表示品質を向上させることができる駆動装置お
よび駆動方法に関する。
示装置の表示品質を向上させることができる駆動装置お
よび駆動方法に関する。
【０００２】
【従来の技術】従来からの典型的な単純マトリクス液晶
表示パネルの駆動のための構成を図６８に示す。液晶パ
ネル２５１には、セグメントドライバであるセグメント
側駆動回路２５２とコモンドライバであるコモン側駆動
回路２５３とが接続される。セグメント側駆動回路２５
２およびコモン側駆動回路２５３には、電力を供給する
電源回路２５４および各種の制御信号を送出するコント
ローラ２５５がそれぞれ接続されている。コントローラ
２５５からセグメント側駆動回路２５２には、表示デー
タ、表示データを取込むためのデータラッチクロック、
水平同期信号および液晶パネル２５１を交流駆動するた
めの交流化信号がそれぞれ与えられる。コントローラ２
５５からコモン側駆動回路２５３へは、水平同期信号、
交流化信号および１画面の先頭を認識するための垂直同
期信号がそれぞれ与えられる。電源回路２５４は、電圧
値の順にＶ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５の６種類
の電圧を発生し、セグメント側駆動回路２５２にはＶ
０，Ｖ２，Ｖ３，Ｖ５を、コモン側駆動回路２５３には
Ｖ０，Ｖ１，Ｖ４，Ｖ５の電圧をそれぞれ供給する。液
晶パネル２５１は、セグメント電極Ｘ１，Ｘ２，Ｘ３，
Ｘ４，…，Ｘｍとコモン電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，
…，Ｙｎが単純マトリクスを構成し、セグメント電極と
コモン電極との交点の液晶セルで画素が形成される。
表示パネルの駆動のための構成を図６８に示す。液晶パ
ネル２５１には、セグメントドライバであるセグメント
側駆動回路２５２とコモンドライバであるコモン側駆動
回路２５３とが接続される。セグメント側駆動回路２５
２およびコモン側駆動回路２５３には、電力を供給する
電源回路２５４および各種の制御信号を送出するコント
ローラ２５５がそれぞれ接続されている。コントローラ
２５５からセグメント側駆動回路２５２には、表示デー
タ、表示データを取込むためのデータラッチクロック、
水平同期信号および液晶パネル２５１を交流駆動するた
めの交流化信号がそれぞれ与えられる。コントローラ２
５５からコモン側駆動回路２５３へは、水平同期信号、
交流化信号および１画面の先頭を認識するための垂直同
期信号がそれぞれ与えられる。電源回路２５４は、電圧
値の順にＶ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５の６種類
の電圧を発生し、セグメント側駆動回路２５２にはＶ
０，Ｖ２，Ｖ３，Ｖ５を、コモン側駆動回路２５３には
Ｖ０，Ｖ１，Ｖ４，Ｖ５の電圧をそれぞれ供給する。液
晶パネル２５１は、セグメント電極Ｘ１，Ｘ２，Ｘ３，
Ｘ４，…，Ｘｍとコモン電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，
…，Ｙｎが単純マトリクスを構成し、セグメント電極と
コモン電極との交点の液晶セルで画素が形成される。
【０００３】図６９は、セグメント側駆動回路２５２の
内部構成を示す。セグメント側駆動回路２５２内には、
シフトレジスタ２６１、データラッチ２６２、ラインラ
ッチ２６３、レベルシフタ２６４および液晶駆動出力回
路２６５が含まれ、たとえば１６０列分のセグメント電
極を駆動することができる。１６０列分の表示データ
は、シフトレジスタ２６１にデータラッチクロックに同
期してシリアルに入力され、シフトレジスタ２６１でパ
ラレルデータに変換され、データラッチ２６２にラッチ
されて蓄積される。１走査電極分の表示データが蓄積さ
れると、水平同期信号（ＬＰ）が加えられ、蓄積された
表示データがラインラッチ２６３にラッチされてからレ
ベルシフタ２６４によってレベル変換され、液晶駆動出
力回路２６５に与えられる。レベルシフタ２６４は、シ
フトレジスタ２６１、データラッチ２６２、ラインラッ
チ２６３などの一般的な論理回路用電圧レベルを、液晶
駆動出力回路２６５の液晶駆動電圧レベルに変換する。
液晶駆動出力回路２６５では、レベルシフタ２６４から
与えられる入力と交流化信号とに応じて、液晶パネル２
５１のセグメント電極を駆動するための出力電圧を出力
する。
内部構成を示す。セグメント側駆動回路２５２内には、
シフトレジスタ２６１、データラッチ２６２、ラインラ
ッチ２６３、レベルシフタ２６４および液晶駆動出力回
路２６５が含まれ、たとえば１６０列分のセグメント電
極を駆動することができる。１６０列分の表示データ
は、シフトレジスタ２６１にデータラッチクロックに同
期してシリアルに入力され、シフトレジスタ２６１でパ
ラレルデータに変換され、データラッチ２６２にラッチ
されて蓄積される。１走査電極分の表示データが蓄積さ
れると、水平同期信号（ＬＰ）が加えられ、蓄積された
表示データがラインラッチ２６３にラッチされてからレ
ベルシフタ２６４によってレベル変換され、液晶駆動出
力回路２６５に与えられる。レベルシフタ２６４は、シ
フトレジスタ２６１、データラッチ２６２、ラインラッ
チ２６３などの一般的な論理回路用電圧レベルを、液晶
駆動出力回路２６５の液晶駆動電圧レベルに変換する。
液晶駆動出力回路２６５では、レベルシフタ２６４から
与えられる入力と交流化信号とに応じて、液晶パネル２
５１のセグメント電極を駆動するための出力電圧を出力
する。
【０００４】図７０は、図６８の先行技術の動作を示
す。説明の便宜上、液晶パネル２５１は走査電極の本数
が７本であるとして説明する。実際の液晶パネル２５１
はもっと大きな本数を有している。走査電極であるコモ
ン電極に対するコモン出力電圧ＶＹは、垂直同期信号に
基づく先頭ラインから水平同期信号に従って、表示され
る走査線を順次選択する。コモン出力電圧ＶＹは、水平
同期信号と交流化信号との組合せに応じて４レベルの電
源電圧Ｖ０，Ｖ１，Ｖ４，Ｖ５の中からいずれか１つの
レベルが選択され、コモン側電極に印加される。データ
電極であるセグメント電極へのセグメント出力電圧ＶＸ
は、表示データに従って４レベルの液晶駆動電源電圧Ｖ
０，Ｖ２，Ｖ３，Ｖ５の中からいずれか１つのレベルが
選択され、１走査電極分の出力が並列にセグメント側電
極に印加される。
す。説明の便宜上、液晶パネル２５１は走査電極の本数
が７本であるとして説明する。実際の液晶パネル２５１
はもっと大きな本数を有している。走査電極であるコモ
ン電極に対するコモン出力電圧ＶＹは、垂直同期信号に
基づく先頭ラインから水平同期信号に従って、表示され
る走査線を順次選択する。コモン出力電圧ＶＹは、水平
同期信号と交流化信号との組合せに応じて４レベルの電
源電圧Ｖ０，Ｖ１，Ｖ４，Ｖ５の中からいずれか１つの
レベルが選択され、コモン側電極に印加される。データ
電極であるセグメント電極へのセグメント出力電圧ＶＸ
は、表示データに従って４レベルの液晶駆動電源電圧Ｖ
０，Ｖ２，Ｖ３，Ｖ５の中からいずれか１つのレベルが
選択され、１走査電極分の出力が並列にセグメント側電
極に印加される。
【０００５】液晶パネル２５１では、各画素にセグメン
ト側電極とコモン側電極との間の電位差が印加され、１
画面を表示するために必要な時間である１フレーム期間
の電位差の実効値に応じて表示または非表示が決定され
る。液晶パネル２５１では、画面一面を同一の表示、た
とえばＯＮ表示またはＯＦＦ表示を行う部分と、１ライ
ン毎にＯＮ表示またはＯＦＦ表示を繰返す、たとえばス
トライプ表示等を行う部分とでは、ＯＮ表示やＯＦＦ表
示同士で比較するとしても、パネル上の表示色や濃淡が
微妙に異なってしまう。
ト側電極とコモン側電極との間の電位差が印加され、１
画面を表示するために必要な時間である１フレーム期間
の電位差の実効値に応じて表示または非表示が決定され
る。液晶パネル２５１では、画面一面を同一の表示、た
とえばＯＮ表示またはＯＦＦ表示を行う部分と、１ライ
ン毎にＯＮ表示またはＯＦＦ表示を繰返す、たとえばス
トライプ表示等を行う部分とでは、ＯＮ表示やＯＦＦ表
示同士で比較するとしても、パネル上の表示色や濃淡が
微妙に異なってしまう。
【０００６】図７１に示すように、画面一面ＯＮ表示
の場合を想定すると、各セグメント側駆動回路２５２か
らのセグメント出力電圧ＶＸＡは、１フレーム期間、交
流化信号との組合せによってＯＮ表示電圧レベルである
Ｖ０またはＶ５レベルのみを出力する。液晶パネル２５
１の各画素である液晶セルに印加される電圧ＶＡの実効
値Ｖｅｆｆ１は、セグメント出力波形とコモン出力波形
との差で表される。
の場合を想定すると、各セグメント側駆動回路２５２か
らのセグメント出力電圧ＶＸＡは、１フレーム期間、交
流化信号との組合せによってＯＮ表示電圧レベルである
Ｖ０またはＶ５レベルのみを出力する。液晶パネル２５
１の各画素である液晶セルに印加される電圧ＶＡの実効
値Ｖｅｆｆ１は、セグメント出力波形とコモン出力波形
との差で表される。
【０００７】図７２に示すように、表示データが走査
線毎にＯＮとＯＦＦとを繰返すストライプ表示の場合、
セグメント側駆動回路２５２の出力波形は、１フレーム
期間、交流化信号との組合せに従ってＯＮ表示電圧レベ
ルであるＶ０，Ｖ５レベルまたはＯＦＦ表示電圧レベル
であるＶ２，Ｖ３レベルを交互に出力する。液晶セルに
印加される電圧ＶＢは、セグメント出力波形とコモン出
力波形との差の実効電圧Ｖｅｆｆ２で表される。
線毎にＯＮとＯＦＦとを繰返すストライプ表示の場合、
セグメント側駆動回路２５２の出力波形は、１フレーム
期間、交流化信号との組合せに従ってＯＮ表示電圧レベ
ルであるＶ０，Ｖ５レベルまたはＯＦＦ表示電圧レベル
であるＶ２，Ｖ３レベルを交互に出力する。液晶セルに
印加される電圧ＶＢは、セグメント出力波形とコモン出
力波形との差の実効電圧Ｖｅｆｆ２で表される。
【０００８】との場合の違いは、セグメント出力波
形の出力レベルの変化回数が異なることにある。出力レ
ベルの変化時には、液晶セルの容量、液晶パネルの電極
の電気的抵抗、駆動回路の出力抵抗等によって出力波形
が鈍るため、変化回数が多いと実効電圧が小さくなって
しまう。すなわち図７１でのセグメント出力波形の出力
レベルの変化回数は、図７２でのセグメント出力波形の
変化回数に対し、１フレーム期間で１２回少ない。１回
の変化で生じる波形鈍りによって液晶セルにかかる実効
電圧の損失をＳとすると、図７２での液晶セルでの実効
電圧より図７１での液晶セルの実効電圧は１２Ｓ分だけ
大きくなる。このため、同じＯＮ表示の画素であって
も、Ｖｅｆｆ１＞Ｖｅｆｆ２となり、シャドウイングと
呼ばれる輝度むらが生じる。また画面一面ＯＦＦ表示の
場合の各駆動回路の出力波形を考えると、セグメント側
駆動回路の出力波形は１フレーム期間Ｖ２またはＶ３レ
ベルのみを出力する。図７３に示すように、液晶セルに
印加される電圧ＶＣの実効値Ｖｅｆｆ３は、セグメント
出力波形とコモン出力波形との差として表される。スト
ライプ表示の場合のＯＦＦ表示の各駆動回路の出力波形
を考えると、セグメント出力波形は１フレーム期間、水
平同期信号毎にＶ０，Ｖ２レベルまたはＶ３，Ｖ５レベ
ルを交互に出力し、図７４に示すような液晶セルに印加
される電圧ＶＤの実効値Ｖｅｆｆ４として表される。Ｏ
Ｎ表示時のセグメント波形の違いと同様に、ＯＦＦ表示
時にも実効電圧がＶｅｆｆ３＞Ｖｅｆｆ４となり、輝度
むらが生じる。
形の出力レベルの変化回数が異なることにある。出力レ
ベルの変化時には、液晶セルの容量、液晶パネルの電極
の電気的抵抗、駆動回路の出力抵抗等によって出力波形
が鈍るため、変化回数が多いと実効電圧が小さくなって
しまう。すなわち図７１でのセグメント出力波形の出力
レベルの変化回数は、図７２でのセグメント出力波形の
変化回数に対し、１フレーム期間で１２回少ない。１回
の変化で生じる波形鈍りによって液晶セルにかかる実効
電圧の損失をＳとすると、図７２での液晶セルでの実効
電圧より図７１での液晶セルの実効電圧は１２Ｓ分だけ
大きくなる。このため、同じＯＮ表示の画素であって
も、Ｖｅｆｆ１＞Ｖｅｆｆ２となり、シャドウイングと
呼ばれる輝度むらが生じる。また画面一面ＯＦＦ表示の
場合の各駆動回路の出力波形を考えると、セグメント側
駆動回路の出力波形は１フレーム期間Ｖ２またはＶ３レ
ベルのみを出力する。図７３に示すように、液晶セルに
印加される電圧ＶＣの実効値Ｖｅｆｆ３は、セグメント
出力波形とコモン出力波形との差として表される。スト
ライプ表示の場合のＯＦＦ表示の各駆動回路の出力波形
を考えると、セグメント出力波形は１フレーム期間、水
平同期信号毎にＶ０，Ｖ２レベルまたはＶ３，Ｖ５レベ
ルを交互に出力し、図７４に示すような液晶セルに印加
される電圧ＶＤの実効値Ｖｅｆｆ４として表される。Ｏ
Ｎ表示時のセグメント波形の違いと同様に、ＯＦＦ表示
時にも実効電圧がＶｅｆｆ３＞Ｖｅｆｆ４となり、輝度
むらが生じる。
【０００９】このような単純マトリクス液晶パネルを駆
動する液晶表示装置における表示パターンに依存した表
示の輝度むらを低減するための先行技術は、たとえば特
開平５−２６５４０２などに開示されている。この先行
技術では、単純マトリクス液晶表示装置の駆動方法とし
て、１ライン走査期間毎にセグメント側駆動回路に相当
するカラム側駆動回路からの全ての出力に対し補正期間
を設ける。補正期間では、カラム側駆動回路から出力さ
れる表示電圧に代えて、ＯＮ表示電圧レベルとＯＦＦ表
示電圧レベルとの中間の電圧レベルの補正電圧を出力す
る。
動する液晶表示装置における表示パターンに依存した表
示の輝度むらを低減するための先行技術は、たとえば特
開平５−２６５４０２などに開示されている。この先行
技術では、単純マトリクス液晶表示装置の駆動方法とし
て、１ライン走査期間毎にセグメント側駆動回路に相当
するカラム側駆動回路からの全ての出力に対し補正期間
を設ける。補正期間では、カラム側駆動回路から出力さ
れる表示電圧に代えて、ＯＮ表示電圧レベルとＯＦＦ表
示電圧レベルとの中間の電圧レベルの補正電圧を出力す
る。
【００１０】図７５は、特開平５−２６５４０２の先行
技術による液晶パネルの駆動のための構成を示す。電源
回路２５４から出力される電圧Ｖ０〜Ｖ５は、電圧セレ
クタ２７１を介してＶＳ１〜ＶＳ４として液晶パネル２
５１のセグメント電極を駆動するカラム側駆動回路２７
２に与えられる。コモン電極を駆動するロウ側駆動回路
２７３には、図６８に示した構成と同様にＶ０，Ｖ１お
よびＶ４，Ｖ５の４種類の電圧が与えられる。電圧セレ
クタ２７１の動作は、データラッチクロックおよび水平
同期信号をカウントするカウンタ２７４が出力する補正
クロックのレベルに応じて切換えられる。
技術による液晶パネルの駆動のための構成を示す。電源
回路２５４から出力される電圧Ｖ０〜Ｖ５は、電圧セレ
クタ２７１を介してＶＳ１〜ＶＳ４として液晶パネル２
５１のセグメント電極を駆動するカラム側駆動回路２７
２に与えられる。コモン電極を駆動するロウ側駆動回路
２７３には、図６８に示した構成と同様にＶ０，Ｖ１お
よびＶ４，Ｖ５の４種類の電圧が与えられる。電圧セレ
クタ２７１の動作は、データラッチクロックおよび水平
同期信号をカウントするカウンタ２７４が出力する補正
クロックのレベルに応じて切換えられる。
【００１１】図７６、図７７および図７８は、ストライ
プ表示、全画面一面ＯＦＦ表示および全画面一面ＯＮ表
示の場合のコモン出力電圧ＶＹおよびセグメント出力電
圧ＶＸｍをそれぞれ示す。表示パターンに関係なく、全
てのセグメント駆動回路の出力波形が１走査期間毎にＯ
Ｎ表示電圧レベルとＯＦＦ表示電圧レベルとの中間の電
圧レベルに変化するので、セグメント駆動回路の出力の
変化回数が同一となって、表示パターンに依存した印加
電圧の実効値のばらつきが低減される。
プ表示、全画面一面ＯＦＦ表示および全画面一面ＯＮ表
示の場合のコモン出力電圧ＶＹおよびセグメント出力電
圧ＶＸｍをそれぞれ示す。表示パターンに関係なく、全
てのセグメント駆動回路の出力波形が１走査期間毎にＯ
Ｎ表示電圧レベルとＯＦＦ表示電圧レベルとの中間の電
圧レベルに変化するので、セグメント駆動回路の出力の
変化回数が同一となって、表示パターンに依存した印加
電圧の実効値のばらつきが低減される。
【００１２】図７９は、本件出願人によって特願平７−
８９８６０として提案されている技術による出力波形を
示す。この技術では、セグメント側駆動回路の電源電圧
を低電圧、たとえば５Ｖの単一電源で駆動可能としてい
る。セグメント側駆動回路は、交流化信号と表示データ
との組合せによって、ＶＳＨまたはＶＳＬの２値の電圧
を出力して表示のＯＮまたはＯＦＦを決定する。コモン
側駆動回路は、交流化信号と、選択または非選択との組
合せによって、ＶＣＨ、ＶＣＭまたはＶＣＬの３値の電
圧から１つの電圧が選ばれて出力される。
８９８６０として提案されている技術による出力波形を
示す。この技術では、セグメント側駆動回路の電源電圧
を低電圧、たとえば５Ｖの単一電源で駆動可能としてい
る。セグメント側駆動回路は、交流化信号と表示データ
との組合せによって、ＶＳＨまたはＶＳＬの２値の電圧
を出力して表示のＯＮまたはＯＦＦを決定する。コモン
側駆動回路は、交流化信号と、選択または非選択との組
合せによって、ＶＣＨ、ＶＣＭまたはＶＣＬの３値の電
圧から１つの電圧が選ばれて出力される。
【００１３】前述の図７０と図７９とを比較すると、液
晶セルに印加される電圧波形はどちらの駆動方法も全く
同一となる。次の各式が成立すれば、印加電圧の実効値
も等しくなる。この駆動方法を５Ｖ駆動方法と称するこ
とにする。
晶セルに印加される電圧波形はどちらの駆動方法も全く
同一となる。次の各式が成立すれば、印加電圧の実効値
も等しくなる。この駆動方法を５Ｖ駆動方法と称するこ
とにする。
【００１４】Ｖ０−Ｖ５＝ＶＣＨ−ＶＳＬ
Ｖ０−Ｖ４＝ＶＣＨ−ＶＳＭ
Ｖ０−Ｖ３＝ＶＣＨ−ＶＳＨ
（Ｖ４−Ｖ４＝Ｖ１−Ｖ１）＝（ＶＣＭ−ＶＳＭ）＝０
（Ｖ４−Ｖ５，Ｖ１−Ｖ２）＝ＶＣＭ−ＶＳＬ
（Ｖ４−Ｖ３，Ｖ１−Ｖ０）＝ＶＣＭ−ＶＳＨ
Ｖ５−Ｖ２＝ＶＣＬ−ＶＳＬ
Ｖ５−Ｖ１＝ＶＣＬ−ＶＳＭ
Ｖ５−Ｖ０＝ＶＣＬ−ＶＳＨ
しかしながら、５Ｖ駆動方法においても、前述した従来
技術と同様にセグメント出力波形の出力レベルの変化回
数の差によって輝度むらが生じる可能性がある。特開平
５−２６５４０２に開示されている先行技術を応用すれ
ば、表示パターンに関係なくセグメント駆動回路の出力
レベルの変化回数が同一となるので、表示パターンに依
存する印加電圧のばらつきは低減される。その場合のタ
イムチャートを図８０に示す。
技術と同様にセグメント出力波形の出力レベルの変化回
数の差によって輝度むらが生じる可能性がある。特開平
５−２６５４０２に開示されている先行技術を応用すれ
ば、表示パターンに関係なくセグメント駆動回路の出力
レベルの変化回数が同一となるので、表示パターンに依
存する印加電圧のばらつきは低減される。その場合のタ
イムチャートを図８０に示す。
【００１５】また本件出願人は、連続する走査期間にわ
たって同一表示の場合、補正クロックの“Ｈｉｇｈ”期
間に表示データの出力を反転させることによって、輝度
むらを低減させる技術を特願平７−１２８００８として
提案している。
たって同一表示の場合、補正クロックの“Ｈｉｇｈ”期
間に表示データの出力を反転させることによって、輝度
むらを低減させる技術を特願平７−１２８００８として
提案している。
【００１６】シャドウイングの他の要因として、図８
１、図８２、図８３および図８４に示すように、セグメ
ント電極への出力波形の変化がコモン電極にスパイク状
のヒゲとして電圧変動を生じさせ、液晶セルに印加され
る電圧の実効値に変化を生じさせる可能性もある。液晶
パネルを構成するセグメント電極およびコモン電極が０
ではない電気抵抗を有し、電極間に存在する液晶層が誘
電体として働くからである。なお、図８１は図６８や図
７５の従来技術と同様な駆動方法の場合、図８２〜図８
４は図７９と同様な５Ｖ駆動方法の場合のタイムチャー
トをそれぞれ示す。
１、図８２、図８３および図８４に示すように、セグメ
ント電極への出力波形の変化がコモン電極にスパイク状
のヒゲとして電圧変動を生じさせ、液晶セルに印加され
る電圧の実効値に変化を生じさせる可能性もある。液晶
パネルを構成するセグメント電極およびコモン電極が０
ではない電気抵抗を有し、電極間に存在する液晶層が誘
電体として働くからである。なお、図８１は図６８や図
７５の従来技術と同様な駆動方法の場合、図８２〜図８
４は図７９と同様な５Ｖ駆動方法の場合のタイムチャー
トをそれぞれ示す。
【００１７】
【発明が解決しようとする課題】特開平５−２６５４０
２に開示されている先行技術では、セグメント電極の駆
動波形の全てに補正期間を設けて、ＯＮ表示電圧レベル
とＯＦＦ表示電圧レベルとの中間の電圧レベルを出力し
ているので、液晶セルに印加される実効電圧値は表示パ
ターンによらずに同一回数変化し、変化に伴う波形鈍り
に基づく輝度むらの解消が可能である。しかしながら、
補正期間で中間レベルを出力するので、通常の駆動法の
場合の液晶セルに印加される実効電圧値に比較すれば、
実効電圧値が減少してしまう。そのため、実効電圧値の
減少の結果コントラストが低下し、表示品位が落ちると
いう問題がある。すなわち図８５に示すように、液晶セ
ルに印加される電圧Ｖｍの実効値Ｖｅｆｆｍは、斜線を
施して示す部分が失われてしまうので低下する。このよ
うな実効電圧値の損失による表示品位の低下を避けるた
めには、バイアス比を大きくし、ＯＮ表示電圧レベルと
ＯＦＦ表示電圧レベルとの差を大きくしておく必要があ
る。バイアス比を大きくすると、出力電圧の変化の振幅
が大きくなり、表示電圧レベルの変化に伴う消費電流の
増大から、消費電力の増加を招く。
２に開示されている先行技術では、セグメント電極の駆
動波形の全てに補正期間を設けて、ＯＮ表示電圧レベル
とＯＦＦ表示電圧レベルとの中間の電圧レベルを出力し
ているので、液晶セルに印加される実効電圧値は表示パ
ターンによらずに同一回数変化し、変化に伴う波形鈍り
に基づく輝度むらの解消が可能である。しかしながら、
補正期間で中間レベルを出力するので、通常の駆動法の
場合の液晶セルに印加される実効電圧値に比較すれば、
実効電圧値が減少してしまう。そのため、実効電圧値の
減少の結果コントラストが低下し、表示品位が落ちると
いう問題がある。すなわち図８５に示すように、液晶セ
ルに印加される電圧Ｖｍの実効値Ｖｅｆｆｍは、斜線を
施して示す部分が失われてしまうので低下する。このよ
うな実効電圧値の損失による表示品位の低下を避けるた
めには、バイアス比を大きくし、ＯＮ表示電圧レベルと
ＯＦＦ表示電圧レベルとの差を大きくしておく必要があ
る。バイアス比を大きくすると、出力電圧の変化の振幅
が大きくなり、表示電圧レベルの変化に伴う消費電流の
増大から、消費電力の増加を招く。
【００１８】本件出願人が提案している同一表示の場合
に補正期間で表示データを白黒反転させて輝度むらを低
減する技術は、電圧変化がＯＮとＯＦＦとの間で行われ
るため、電圧変化が大きいことによる消費電流の増加を
招く。補正期間での電圧変化が大きいため、最適な補正
を行うためには補正クロックのパルス幅を小さくする必
要があるけれども、その調整は困難である。また、液晶
セルに印加される実効電圧値の損失が大きく、前述のよ
うに表示品位の低下につながるという問題点も有する。
に補正期間で表示データを白黒反転させて輝度むらを低
減する技術は、電圧変化がＯＮとＯＦＦとの間で行われ
るため、電圧変化が大きいことによる消費電流の増加を
招く。補正期間での電圧変化が大きいため、最適な補正
を行うためには補正クロックのパルス幅を小さくする必
要があるけれども、その調整は困難である。また、液晶
セルに印加される実効電圧値の損失が大きく、前述のよ
うに表示品位の低下につながるという問題点も有する。
【００１９】現在、単純マトリクス型やアクティブマト
リクス型の液晶パネルには、カラー化、大画面化、高速
化、低電圧化が求められており、特に輝度むらを効果的
に解消し、低電圧駆動が可能であることが求められてい
る。
リクス型の液晶パネルには、カラー化、大画面化、高速
化、低電圧化が求められており、特に輝度むらを効果的
に解消し、低電圧駆動が可能であることが求められてい
る。
【００２０】本発明の目的は、液晶セルに印加される実
効電圧の損失を最小限とし、バイアス比の変化を最小限
に抑えて消費電流増加を抑制することができ、液晶パネ
ルの表示品位の向上を図ることができる液晶表示装置の
駆動装置および駆動方法を提供することである。
効電圧の損失を最小限とし、バイアス比の変化を最小限
に抑えて消費電流増加を抑制することができ、液晶パネ
ルの表示品位の向上を図ることができる液晶表示装置の
駆動装置および駆動方法を提供することである。
【００２１】
【課題を解決するための手段】本発明は、表示データに
従って走査方向に配列される画素列を駆動するセグメン
ト側の駆動回路に、ＯＮ表示レベルＶ０，Ｖ５およびＯ
ＦＦ表示レベルＶ２，Ｖ３の駆動電圧を交流化信号に応
じて２種類ずつ供給し、走査期間毎に走査線を順次選択
的に駆動するコモン側の駆動回路に、走査線を選択状態
とするための選択電圧Ｖ０，Ｖ５および走査線を非選択
状態とするための非選択電圧Ｖ１，Ｖ４を交流化信号に
応じて２種類ずつ供給するように、コントローラによっ
て制御し、マトリクス型液晶パネルによって表示を行う
液晶表示装置の駆動装置において、各画素列毎に、駆動
すべき画素に対する表示データと、前回の走査期間での
表示データとを比較する表示データ比較手段と、表示デ
ータ比較手段による比較結果に応答して、表示データが
同一であるとき、１走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ＯＮ表示
レベルとＯＦＦ表示レベルとの中間のレベルに変化させ
るように制御する出力制御手段とを含み、出力制御手段
は、補正期間に変化させる中問のレベルを、セグメント
側の駆動回路からの出力電圧がＯＮ表示電圧レベルであ
るときとＯＦＦ表示電圧レベルであるときとで、異なる
電圧レベルを選択するように制御し、液晶パネルを交流
化駆動するための交流化信号が変化する際に、表示デー
タ比較手段による比較結果で表示データが同一であって
も、セグメント側の駆動回路の出力電圧を中間のレベル
に変化させる制御を行わないことを特徴とする液晶表示
装置の駆動装置である。本発明に従えば、１走査期間内
で予め設定される補正期間で、各画素列で表示すべき画
像データが２回の走査期間で変化がない場合のみ、ＯＮ
表示レベルとＯＦＦ表示レベルとを交流化して４レベル
の電圧が供給されるセグメント側駆動回路の出力電圧
を、ＯＮ表示レベルとＯＦＦ表示レベルとの中間のレベ
ルに補正する。これによって表示データの変化がある場
合とない場合とで液晶セルに印加される実効電圧値を同
一とし、表示データの変化に伴う電圧波形のなまりによ
る実効電圧の損失の影響の差を解消し、表示パターンの
違いによる輝度むらを低減することができる。
従って走査方向に配列される画素列を駆動するセグメン
ト側の駆動回路に、ＯＮ表示レベルＶ０，Ｖ５およびＯ
ＦＦ表示レベルＶ２，Ｖ３の駆動電圧を交流化信号に応
じて２種類ずつ供給し、走査期間毎に走査線を順次選択
的に駆動するコモン側の駆動回路に、走査線を選択状態
とするための選択電圧Ｖ０，Ｖ５および走査線を非選択
状態とするための非選択電圧Ｖ１，Ｖ４を交流化信号に
応じて２種類ずつ供給するように、コントローラによっ
て制御し、マトリクス型液晶パネルによって表示を行う
液晶表示装置の駆動装置において、各画素列毎に、駆動
すべき画素に対する表示データと、前回の走査期間での
表示データとを比較する表示データ比較手段と、表示デ
ータ比較手段による比較結果に応答して、表示データが
同一であるとき、１走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ＯＮ表示
レベルとＯＦＦ表示レベルとの中間のレベルに変化させ
るように制御する出力制御手段とを含み、出力制御手段
は、補正期間に変化させる中問のレベルを、セグメント
側の駆動回路からの出力電圧がＯＮ表示電圧レベルであ
るときとＯＦＦ表示電圧レベルであるときとで、異なる
電圧レベルを選択するように制御し、液晶パネルを交流
化駆動するための交流化信号が変化する際に、表示デー
タ比較手段による比較結果で表示データが同一であって
も、セグメント側の駆動回路の出力電圧を中間のレベル
に変化させる制御を行わないことを特徴とする液晶表示
装置の駆動装置である。本発明に従えば、１走査期間内
で予め設定される補正期間で、各画素列で表示すべき画
像データが２回の走査期間で変化がない場合のみ、ＯＮ
表示レベルとＯＦＦ表示レベルとを交流化して４レベル
の電圧が供給されるセグメント側駆動回路の出力電圧
を、ＯＮ表示レベルとＯＦＦ表示レベルとの中間のレベ
ルに補正する。これによって表示データの変化がある場
合とない場合とで液晶セルに印加される実効電圧値を同
一とし、表示データの変化に伴う電圧波形のなまりによ
る実効電圧の損失の影響の差を解消し、表示パターンの
違いによる輝度むらを低減することができる。
【００２２】また、補正期間に変化させる中間のレベル
を、セグメント側の駆動回路からの出力電圧がＯＮ表示
レベルであるときとＯＦＦ表示レベルであるときとで異
なる電圧レベルを選択する。液晶セルは、印加される電
圧レベルによって容量が変化するので、補正電圧もＯＮ
とＯＦＦとで変化させ、それぞれ独立に波形なまりの程
度に対する補正を行い、より一層、実効電圧値のばらつ
きの低減を図ることができる。また、変化させる電圧値
の電位差を小さくし、消費電流増加を抑えるとともに、
より微妙な補正電圧の調整が可能となる。また、液晶パ
ネルを交流化駆動する際には、表示データに変化がなく
てもセグメント側駆動回路の出力電圧は変化するので、
中間電圧への補正を行わない。それにより、一層有効に
表示むらの解消を図ることができる。
を、セグメント側の駆動回路からの出力電圧がＯＮ表示
レベルであるときとＯＦＦ表示レベルであるときとで異
なる電圧レベルを選択する。液晶セルは、印加される電
圧レベルによって容量が変化するので、補正電圧もＯＮ
とＯＦＦとで変化させ、それぞれ独立に波形なまりの程
度に対する補正を行い、より一層、実効電圧値のばらつ
きの低減を図ることができる。また、変化させる電圧値
の電位差を小さくし、消費電流増加を抑えるとともに、
より微妙な補正電圧の調整が可能となる。また、液晶パ
ネルを交流化駆動する際には、表示データに変化がなく
てもセグメント側駆動回路の出力電圧は変化するので、
中間電圧への補正を行わない。それにより、一層有効に
表示むらの解消を図ることができる。
【００２３】また本発明は、表示データに従って走査方
向に配列される画素列を駆動するセグメント側の駆動回
路に、ＯＮ表示レベルＶ０，Ｖ５およびＯＦＦ表示レベ
ルＶ２，Ｖ３の駆動電圧を交流化信号に応じて２種類ず
つ供給し、走査期間毎に走査線を順次選択的に駆動する
コモン側の駆動回路に、走査線を選択状態とするための
選択電圧Ｖ０，Ｖ５および走査線を非選択状態とするた
めの非選択電圧Ｖ１，Ｖ４を交流化信号に応じて２種類
ずつ供給するように、コントローラによって制御し、マ
トリクス型液晶パネルによって表示を行う液晶表示装置
の駆動装置において、各画素列毎に、駆動すべき画素に
対する表示データと、前回の走査期間での表示データと
を比較する表示データ比較手段と、表示データ比較手段
による比較結果に応答して、表示データが同一であると
き、１走査期間内で予め設定される補正期間に、セグメ
ント側の駆動回路の出力電圧を、ＯＮ表示レベルとＯＦ
Ｆ表示レベルとの中間のレベルに変化させるように制御
する出力制御手段とを含み、出力制御手段は、補正期間
に変化させる中間のレベルを、該非選択電圧となるよう
に制御し、液晶パネルを交流化駆動するための交流化信
号が変化する際に、表示データ比較手段による比較結果
で表示データが同一であっても、セグメント側の駆動回
路の出力電圧を中間のレベルに変化させる制御を行わな
いことを特徴とする液晶表示装置の駆動装置である。本
発明に従えば、１走査期間内で予め設定される補正期間
で、各画素列で表示すべき画像データが２回の走査期間
で変化がない場合のみ、ＯＮ表示レベルとＯＦＦ表示レ
ベルとを交流化して４レベルの電圧が供給されるセグメ
ント側駆動回路の出力電圧をＯＮ表示レベルとＯＦＦ表
示レベルとの中間のレベルに補正する。これによって表
示データの変化がある場合とない場合とで液晶セルに印
加される実効電圧値を同一とし、表示データの変化に伴
う電圧波形のなまりによる実効電圧の損失の影響の差を
解消し、表示パターンの違いによる輝度むらを低減する
ことができる。また、補正電圧となる中間のレベルとし
てコモン側の駆動回路が走査線を非選択状態にするため
の非選択電圧を利用するので、別の電圧源を用意する場
合に必要なコストの増加を抑えて安価な駆動装置を実現
することができる。また、液晶パネルを交流化駆動する
際には、表示データに変化がなくてもセグメント側駆動
回路の出力電圧は変化するので、中間電圧への補正を行
わない。それにより、一層有効に表示むらの解消を図る
ことができる。
向に配列される画素列を駆動するセグメント側の駆動回
路に、ＯＮ表示レベルＶ０，Ｖ５およびＯＦＦ表示レベ
ルＶ２，Ｖ３の駆動電圧を交流化信号に応じて２種類ず
つ供給し、走査期間毎に走査線を順次選択的に駆動する
コモン側の駆動回路に、走査線を選択状態とするための
選択電圧Ｖ０，Ｖ５および走査線を非選択状態とするた
めの非選択電圧Ｖ１，Ｖ４を交流化信号に応じて２種類
ずつ供給するように、コントローラによって制御し、マ
トリクス型液晶パネルによって表示を行う液晶表示装置
の駆動装置において、各画素列毎に、駆動すべき画素に
対する表示データと、前回の走査期間での表示データと
を比較する表示データ比較手段と、表示データ比較手段
による比較結果に応答して、表示データが同一であると
き、１走査期間内で予め設定される補正期間に、セグメ
ント側の駆動回路の出力電圧を、ＯＮ表示レベルとＯＦ
Ｆ表示レベルとの中間のレベルに変化させるように制御
する出力制御手段とを含み、出力制御手段は、補正期間
に変化させる中間のレベルを、該非選択電圧となるよう
に制御し、液晶パネルを交流化駆動するための交流化信
号が変化する際に、表示データ比較手段による比較結果
で表示データが同一であっても、セグメント側の駆動回
路の出力電圧を中間のレベルに変化させる制御を行わな
いことを特徴とする液晶表示装置の駆動装置である。本
発明に従えば、１走査期間内で予め設定される補正期間
で、各画素列で表示すべき画像データが２回の走査期間
で変化がない場合のみ、ＯＮ表示レベルとＯＦＦ表示レ
ベルとを交流化して４レベルの電圧が供給されるセグメ
ント側駆動回路の出力電圧をＯＮ表示レベルとＯＦＦ表
示レベルとの中間のレベルに補正する。これによって表
示データの変化がある場合とない場合とで液晶セルに印
加される実効電圧値を同一とし、表示データの変化に伴
う電圧波形のなまりによる実効電圧の損失の影響の差を
解消し、表示パターンの違いによる輝度むらを低減する
ことができる。また、補正電圧となる中間のレベルとし
てコモン側の駆動回路が走査線を非選択状態にするため
の非選択電圧を利用するので、別の電圧源を用意する場
合に必要なコストの増加を抑えて安価な駆動装置を実現
することができる。また、液晶パネルを交流化駆動する
際には、表示データに変化がなくてもセグメント側駆動
回路の出力電圧は変化するので、中間電圧への補正を行
わない。それにより、一層有効に表示むらの解消を図る
ことができる。
【００２４】また本発明は、表示データに従って走査方
向に配列される画素列を駆動するセグメント側の駆動回
路と、走査期間毎に走査線を順次選択的に駆動するコモ
ン側の駆動回路とを、コントローラによって制御し、マ
トリクス型液晶パネルによって表示を行う液晶表示装置
の駆動装置において、各画素列毎に、駆動すべき画素に
対する表示データと、前回の走査期間での表示データと
を比較する表示データ比較手段と、表示データ比較手段
による比較結果に応答して、表示データが同一であると
き、１走査期間内で予め設定される補正期間に、セグメ
ント側の駆動回路の出力電圧を、ＯＮ表示レベルとＯＦ
Ｆ表示レベルとの中間のレベルに変化させるように制御
する出力制御手段とを含み、出力制御手段は、補正期間
の長さを、セグメント側の駆動回路からの出力電圧がＯ
Ｎ表示レベルであるときとＯＦＦ表示レベルであるとき
とで、異なるように制御することを特徴とする液晶表示
装置の駆動装置である。本発明に従えば、補正期間の長
さがセグメント側の駆動回路からの出力電圧がＯＮ表示
レベルであるときとＯＦＦ表示レベルであるときとで異
ならせるので、液晶セルの容量が印加される電圧によっ
て変化しても、波形なまりの差に応じてそれぞれ独立に
調整し、一層有効に表示むらの解消を図ることができ
る。
向に配列される画素列を駆動するセグメント側の駆動回
路と、走査期間毎に走査線を順次選択的に駆動するコモ
ン側の駆動回路とを、コントローラによって制御し、マ
トリクス型液晶パネルによって表示を行う液晶表示装置
の駆動装置において、各画素列毎に、駆動すべき画素に
対する表示データと、前回の走査期間での表示データと
を比較する表示データ比較手段と、表示データ比較手段
による比較結果に応答して、表示データが同一であると
き、１走査期間内で予め設定される補正期間に、セグメ
ント側の駆動回路の出力電圧を、ＯＮ表示レベルとＯＦ
Ｆ表示レベルとの中間のレベルに変化させるように制御
する出力制御手段とを含み、出力制御手段は、補正期間
の長さを、セグメント側の駆動回路からの出力電圧がＯ
Ｎ表示レベルであるときとＯＦＦ表示レベルであるとき
とで、異なるように制御することを特徴とする液晶表示
装置の駆動装置である。本発明に従えば、補正期間の長
さがセグメント側の駆動回路からの出力電圧がＯＮ表示
レベルであるときとＯＦＦ表示レベルであるときとで異
ならせるので、液晶セルの容量が印加される電圧によっ
て変化しても、波形なまりの差に応じてそれぞれ独立に
調整し、一層有効に表示むらの解消を図ることができ
る。
【００２５】また本発明で前記出力制御手段は、液晶パ
ネルを交流化駆動するための交流化信号が変化する際
に、表示データ比較手段による比較結果で表示データが
同一であっても、セグメント側の駆動回路の出力電圧を
中間のレベルに変化させる制御を行わないことを特徴と
する。本発明に従えば、液晶パネルを交流化駆動する際
には、表示データに変化がなくてもセグメント側駆動回
路の出力電圧は変化するので、中間電圧への補正を行わ
ない。それにより、一層有効に表示むらの解消を図るこ
とができる。
ネルを交流化駆動するための交流化信号が変化する際
に、表示データ比較手段による比較結果で表示データが
同一であっても、セグメント側の駆動回路の出力電圧を
中間のレベルに変化させる制御を行わないことを特徴と
する。本発明に従えば、液晶パネルを交流化駆動する際
には、表示データに変化がなくてもセグメント側駆動回
路の出力電圧は変化するので、中間電圧への補正を行わ
ない。それにより、一層有効に表示むらの解消を図るこ
とができる。
【００２６】また本発明で前記出力制御手段は、液晶パ
ネルを交流化駆動するための交流化信号が変化する際
に、表示データ比較手段による比較結果で表示データが
異なるときには、セグメント側の駆動回路の出力電圧を
中間のレベルに変化させるように制御することを特徴と
する。本発明に従えば、交流化駆動のための交流化信号
が変化する際に、表示データが異なるときにはセグメン
ト側駆動回路の出力電圧に変化が生じないので、補正期
間を設けて中間電圧への補正を行い、表示パターンの種
類に関係なく液晶セルに印加される実効電圧値を一定に
することができる。これによって液晶セルに印加される
実効電圧の表示パターンによるばらつきの低減を図り、
輝度むらを抑制することができる。
ネルを交流化駆動するための交流化信号が変化する際
に、表示データ比較手段による比較結果で表示データが
異なるときには、セグメント側の駆動回路の出力電圧を
中間のレベルに変化させるように制御することを特徴と
する。本発明に従えば、交流化駆動のための交流化信号
が変化する際に、表示データが異なるときにはセグメン
ト側駆動回路の出力電圧に変化が生じないので、補正期
間を設けて中間電圧への補正を行い、表示パターンの種
類に関係なく液晶セルに印加される実効電圧値を一定に
することができる。これによって液晶セルに印加される
実効電圧の表示パターンによるばらつきの低減を図り、
輝度むらを抑制することができる。
【００２７】
【００２８】また本発明は、表示データに従って走査方
向に配列される画素列を駆動するセグメント側の駆動回
路と、走査期間毎に走査線を順次選択的に駆動するコモ
ン側の駆動回路とを、コントローラによって制御し、マ
トリクス型液晶パネルによって表示を行う液晶表示装置
の駆動装置において、各画素列毎に、駆動すべき画素に
対する表示データと、前回の走査期間での表示データと
を比較する表示データ比較手段と、表示データ比較手段
による比較結果に応答して、表示データが同一であると
き、１走査期間内で予め設定される補正期間に、セグメ
ント側の駆動回路の出力電圧を、ＯＮ表示レベルとＯＦ
Ｆ表示レベルとの中間のレベルに変化させるように制御
する出力制御手段とを含み、出力制御手段は、１走査期
間中に２つの補正期間を、第１の補正期間の方が第２の
補正期間よりも走査期間の開始時点に近くなるように設
定し、前記表示データ比較手段からの比較結果に応答
し、表示データが異なるときには、変化の際に第１の補
正期間でセグメント側駆動回路の出力電圧を中間のレベ
ルに変化させ、表示データが同一であるときには、第２
の補正期間にセグメント側駆動回路の出力電圧を中間の
レベルに変化させることを特徴とする液晶表示装置の駆
動装置である。本発明に従えば、１走査期間に２つの補
正期間を設ける。１走査期間と前走査期間とで表示デー
タに変化があるとき、変化の際に第１の補正期間でセグ
メント側駆動回路の出力電圧として１度中間のレベルを
出力する。出力の変化が２回にわたって行われるので、
コモン側にのるスパイクを分散させることができる。表
示データに変化がないときは、第２の補正期間に中間の
レベルに変化させる。出力の変化が２回にわたって行わ
れるので、コモン側にのるスパイクを分散させることが
でき、輝度むらの抑制を図ることができる。
向に配列される画素列を駆動するセグメント側の駆動回
路と、走査期間毎に走査線を順次選択的に駆動するコモ
ン側の駆動回路とを、コントローラによって制御し、マ
トリクス型液晶パネルによって表示を行う液晶表示装置
の駆動装置において、各画素列毎に、駆動すべき画素に
対する表示データと、前回の走査期間での表示データと
を比較する表示データ比較手段と、表示データ比較手段
による比較結果に応答して、表示データが同一であると
き、１走査期間内で予め設定される補正期間に、セグメ
ント側の駆動回路の出力電圧を、ＯＮ表示レベルとＯＦ
Ｆ表示レベルとの中間のレベルに変化させるように制御
する出力制御手段とを含み、出力制御手段は、１走査期
間中に２つの補正期間を、第１の補正期間の方が第２の
補正期間よりも走査期間の開始時点に近くなるように設
定し、前記表示データ比較手段からの比較結果に応答
し、表示データが異なるときには、変化の際に第１の補
正期間でセグメント側駆動回路の出力電圧を中間のレベ
ルに変化させ、表示データが同一であるときには、第２
の補正期間にセグメント側駆動回路の出力電圧を中間の
レベルに変化させることを特徴とする液晶表示装置の駆
動装置である。本発明に従えば、１走査期間に２つの補
正期間を設ける。１走査期間と前走査期間とで表示デー
タに変化があるとき、変化の際に第１の補正期間でセグ
メント側駆動回路の出力電圧として１度中間のレベルを
出力する。出力の変化が２回にわたって行われるので、
コモン側にのるスパイクを分散させることができる。表
示データに変化がないときは、第２の補正期間に中間の
レベルに変化させる。出力の変化が２回にわたって行わ
れるので、コモン側にのるスパイクを分散させることが
でき、輝度むらの抑制を図ることができる。
【００２９】また本発明で前記出力制御手段は、液晶パ
ネルを交流化駆動するための交流化信号が変化する際
に、前記表示データ比較手段による比較結果に応答し、
表示データが同一のときには、変化の際に前記第１の補
正期間でセグメント側の駆動回路の出力電圧を中間のレ
ベルに変化させ、表示データが異なるときには、前記第
２の補正期間にセグメント側の駆動回路の出力電圧を中
間のレベルに変化させるように制御することを特徴とす
る。本発明に従えば、セグメント側の駆動回路の出力電
圧が変化する場合、つまり交流化信号の切換り時点で表
示データが同一の際に、１度中間のレベルに変化させる
ので、コモン側にのるスパイクが分散され、輝度むらを
低減することができる。
ネルを交流化駆動するための交流化信号が変化する際
に、前記表示データ比較手段による比較結果に応答し、
表示データが同一のときには、変化の際に前記第１の補
正期間でセグメント側の駆動回路の出力電圧を中間のレ
ベルに変化させ、表示データが異なるときには、前記第
２の補正期間にセグメント側の駆動回路の出力電圧を中
間のレベルに変化させるように制御することを特徴とす
る。本発明に従えば、セグメント側の駆動回路の出力電
圧が変化する場合、つまり交流化信号の切換り時点で表
示データが同一の際に、１度中間のレベルに変化させる
ので、コモン側にのるスパイクが分散され、輝度むらを
低減することができる。
【００３０】また本発明で前記出力制御手段は、前記第
１の補正期間に対し、前記第２の補正期間の方が大きく
なるように設定することを特徴とする。本発明に従え
ば、コモン側にのるスパイクを低減させるための第１の
補正期間よりも、輝度むらを解消するための第２の補正
期間を大きくして、第２の補正期間における出力電圧の
変化量を小さくし、コモン側にのるスパイクの一層の低
減を図ることができる。
１の補正期間に対し、前記第２の補正期間の方が大きく
なるように設定することを特徴とする。本発明に従え
ば、コモン側にのるスパイクを低減させるための第１の
補正期間よりも、輝度むらを解消するための第２の補正
期間を大きくして、第２の補正期間における出力電圧の
変化量を小さくし、コモン側にのるスパイクの一層の低
減を図ることができる。
【００３１】
【００３２】
【００３３】また本発明は、表示データに従って走査方
向に配列される画素列をセグメント側の駆動回路が駆動
し、走査期間毎に走査線をコモン側の駆動回路が順次選
択的に駆動して、マトリクス型液晶パネルによって表示
を行う液晶表示装置の駆動方法において、各画素列毎
に、駆動すべき画素に対する表示データと、前回の走査
期間での表示データとを比較し、比較した表示データが
同一であるとき、１走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ＯＮ表示
レベルとＯＦＦ表示レベルとの中間のレベルに変化さ
せ、液晶パネルを交流化駆動するための交流化信号が変
化する際には、連続する２回の走査期間の表示データが
同一であっても、セグメント側の駆動回路の出力電圧を
中間のレベルに変化させないことを特徴とする液晶表示
装置の駆動方法である。本発明に従えば、交流化信号が
変化する際には、連続する表示データが同一でもセグメ
ント側駆動回路の出力電圧は変化するので、補正を行わ
ず、実効電圧の損失を避けて一層有効に表示むらの解消
を図ることができる。
向に配列される画素列をセグメント側の駆動回路が駆動
し、走査期間毎に走査線をコモン側の駆動回路が順次選
択的に駆動して、マトリクス型液晶パネルによって表示
を行う液晶表示装置の駆動方法において、各画素列毎
に、駆動すべき画素に対する表示データと、前回の走査
期間での表示データとを比較し、比較した表示データが
同一であるとき、１走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ＯＮ表示
レベルとＯＦＦ表示レベルとの中間のレベルに変化さ
せ、液晶パネルを交流化駆動するための交流化信号が変
化する際には、連続する２回の走査期間の表示データが
同一であっても、セグメント側の駆動回路の出力電圧を
中間のレベルに変化させないことを特徴とする液晶表示
装置の駆動方法である。本発明に従えば、交流化信号が
変化する際には、連続する表示データが同一でもセグメ
ント側駆動回路の出力電圧は変化するので、補正を行わ
ず、実効電圧の損失を避けて一層有効に表示むらの解消
を図ることができる。
【００３４】また本発明は、表示データに従って走査方
向に配列される画素列をセグメント側の駆動回路が駆動
し、走査期間毎に走査線をコモン側の駆動回路が順次選
択的に駆動して、マトリクス型液晶パネルによって表示
を行う液晶表示装置の駆動方法において、各画素列毎
に、駆動すべき画素に対する表示データと、前回の走査
期間での表示データとを比較し、比較した表示データが
同一であるとき、１走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ＯＮ表示
レベルとＯＦＦ表示レベルとの中間のレベルに変化さ
せ、液晶パネルを交流化駆動するための交流化信号が変
化する際に、表示データ比較手段による比較結果で表示
データが異なるときには、セグメント側の駆動回路の出
力電圧を中間のレベルに変化させるように制御すること
を特徴とする液晶表示装置の駆動方法である。本発明に
従えば、交流化駆動のための交流化信号が変化する際に
は、連続する表示データが異なるときにはセグメント側
駆動回路の出力電圧に変化が生じないので、補正期間を
設けて中間電圧への補正を行い、表示パターンの種類に
関係なく液晶セルに印加される実効電圧値を一定にする
ことができる。これによって液晶セルに印加される実効
電圧の表示パターンによるばらつきの低減を図り、一層
有効に輝度むらを抑制することができる。
向に配列される画素列をセグメント側の駆動回路が駆動
し、走査期間毎に走査線をコモン側の駆動回路が順次選
択的に駆動して、マトリクス型液晶パネルによって表示
を行う液晶表示装置の駆動方法において、各画素列毎
に、駆動すべき画素に対する表示データと、前回の走査
期間での表示データとを比較し、比較した表示データが
同一であるとき、１走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ＯＮ表示
レベルとＯＦＦ表示レベルとの中間のレベルに変化さ
せ、液晶パネルを交流化駆動するための交流化信号が変
化する際に、表示データ比較手段による比較結果で表示
データが異なるときには、セグメント側の駆動回路の出
力電圧を中間のレベルに変化させるように制御すること
を特徴とする液晶表示装置の駆動方法である。本発明に
従えば、交流化駆動のための交流化信号が変化する際に
は、連続する表示データが異なるときにはセグメント側
駆動回路の出力電圧に変化が生じないので、補正期間を
設けて中間電圧への補正を行い、表示パターンの種類に
関係なく液晶セルに印加される実効電圧値を一定にする
ことができる。これによって液晶セルに印加される実効
電圧の表示パターンによるばらつきの低減を図り、一層
有効に輝度むらを抑制することができる。
【００３５】また本発明は、表示データに従って走査方
向に配列される画素列をセグメント側の駆動回路が駆動
し、走査期間毎に走査線をコモン側の駆動回路が順次選
択的に駆動して、マトリクス型液晶パネルによって表示
を行う液晶表示装置の駆動方法において、各画素列毎
に、駆動すべき画素に対する表示データと、前回の走査
期間での表示データとを比較し、比較した表示データが
同一であるとき、１走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ＯＮ表示
レベルとＯＦＦ表示レベルとの中間のレベルに変化さ
せ、前記補正期間は、１走査期間内に２つ設けられ、前
記比較の結果、表示データが異なるときには変化の際に
走査期間の開始時点に近い第１の補正期間で前記中間の
レベルヘの変化を行い、表示データが同一のときには第
１の補正期間よリも遅れて開始される第２の補正期間で
前記中間のレベルヘの変化を行うことを特徴とする液晶
表示装置の駆動方法である。本発明に従えば、補正期間
が１走査期間内に２つ設けられ、表示データが変化する
際には、第１の補正期間でセグメント側の駆動回路の出
力電圧を中間のレベルに１度留めるので、コモン側にの
るスパイクを分散させ、低減させることができる。第２
の補正期間では、表示データに変化がないときの補正を
行い、輝度むらを低減することができる。
向に配列される画素列をセグメント側の駆動回路が駆動
し、走査期間毎に走査線をコモン側の駆動回路が順次選
択的に駆動して、マトリクス型液晶パネルによって表示
を行う液晶表示装置の駆動方法において、各画素列毎
に、駆動すべき画素に対する表示データと、前回の走査
期間での表示データとを比較し、比較した表示データが
同一であるとき、１走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ＯＮ表示
レベルとＯＦＦ表示レベルとの中間のレベルに変化さ
せ、前記補正期間は、１走査期間内に２つ設けられ、前
記比較の結果、表示データが異なるときには変化の際に
走査期間の開始時点に近い第１の補正期間で前記中間の
レベルヘの変化を行い、表示データが同一のときには第
１の補正期間よリも遅れて開始される第２の補正期間で
前記中間のレベルヘの変化を行うことを特徴とする液晶
表示装置の駆動方法である。本発明に従えば、補正期間
が１走査期間内に２つ設けられ、表示データが変化する
際には、第１の補正期間でセグメント側の駆動回路の出
力電圧を中間のレベルに１度留めるので、コモン側にの
るスパイクを分散させ、低減させることができる。第２
の補正期間では、表示データに変化がないときの補正を
行い、輝度むらを低減することができる。
【００３６】
【発明の実施の形態】図１は、本発明の基礎となる形態
による液晶表示パネルの駆動装置の概略的な電気的構成
を示す。セグメント電極Ｘ１，Ｘ２，Ｘ３，Ｘ４，…，
Ｘｍによる列と、コモン電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，
…，Ｙｎによる行とで単純マトリクスが構成される液晶
パネル１のセグメント電極は、セグメント側駆動回路２
によって駆動され、コモン電極はコモン側駆動回路３に
よって駆動される。セグメント側駆動回路２およびコモ
ン側駆動回路３には、電源回路４およびコントローラ５
からの電源電圧および制御信号が与えられる。コントロ
ーラ５からセグメント側駆動回路２へは、表示データラ
イン６を介する表示データ、データラッチクロックライ
ン７を介するデータラッチクロック、水平同期信号ライ
ン８を介する水平同期信号および交流化信号ライン９を
介する交流化信号が与えられる。コントローラ５からコ
モン側駆動回路３へは、水平同期信号ライン８を介する
水平同期信号と交流化信号ライン９を介する交流化信号
と垂直同期信号ライン１０を介する垂直同期信号とが与
えられる。コモン側駆動回路３では、垂直同期信号が与
えられると第１列のコモン電極Ｙ１を選択し、水平同期
信号が与えられる毎に、順次、次のコモン電極Ｙ２，Ｙ
３，…を選択する。電源回路４は、電源電圧ライン１
１，１２，１３，１４，１５，１６を介して６値の電圧
Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５をセグメント側駆
動回路２に与える。これらのＶ０〜Ｖ５の電圧の大きさ
は、Ｖ０＞Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４＞Ｖ５である。コモ
ン側駆動回路３には、Ｖ０，Ｖ１，Ｖ４，Ｖ５の４種類
の電圧が供給される。コントローラ５からセグメント側
駆動回路３へは、さらに補正クロックライン１７を介し
て補正クロックが与えられる。セグメント側駆動回路２
は、出力コントロール回路を内蔵し、補正クロックに従
って、連続する走査期間にわたって出力レベルに変化が
ないときにのみ出力電圧の補正を行う。
による液晶表示パネルの駆動装置の概略的な電気的構成
を示す。セグメント電極Ｘ１，Ｘ２，Ｘ３，Ｘ４，…，
Ｘｍによる列と、コモン電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，
…，Ｙｎによる行とで単純マトリクスが構成される液晶
パネル１のセグメント電極は、セグメント側駆動回路２
によって駆動され、コモン電極はコモン側駆動回路３に
よって駆動される。セグメント側駆動回路２およびコモ
ン側駆動回路３には、電源回路４およびコントローラ５
からの電源電圧および制御信号が与えられる。コントロ
ーラ５からセグメント側駆動回路２へは、表示データラ
イン６を介する表示データ、データラッチクロックライ
ン７を介するデータラッチクロック、水平同期信号ライ
ン８を介する水平同期信号および交流化信号ライン９を
介する交流化信号が与えられる。コントローラ５からコ
モン側駆動回路３へは、水平同期信号ライン８を介する
水平同期信号と交流化信号ライン９を介する交流化信号
と垂直同期信号ライン１０を介する垂直同期信号とが与
えられる。コモン側駆動回路３では、垂直同期信号が与
えられると第１列のコモン電極Ｙ１を選択し、水平同期
信号が与えられる毎に、順次、次のコモン電極Ｙ２，Ｙ
３，…を選択する。電源回路４は、電源電圧ライン１
１，１２，１３，１４，１５，１６を介して６値の電圧
Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５をセグメント側駆
動回路２に与える。これらのＶ０〜Ｖ５の電圧の大きさ
は、Ｖ０＞Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４＞Ｖ５である。コモ
ン側駆動回路３には、Ｖ０，Ｖ１，Ｖ４，Ｖ５の４種類
の電圧が供給される。コントローラ５からセグメント側
駆動回路３へは、さらに補正クロックライン１７を介し
て補正クロックが与えられる。セグメント側駆動回路２
は、出力コントロール回路を内蔵し、補正クロックに従
って、連続する走査期間にわたって出力レベルに変化が
ないときにのみ出力電圧の補正を行う。
【００３７】図２は、図１のセグメント側駆動回路２の
内部構成を示す。このセグメント側駆動回路は、たとえ
ばＸ１〜Ｘ２４０の２４０本分のセグメント電極を駆動
可能とする。他の出力本数も可能であることは勿論であ
る。シフトレジスタ２１には、この出力本数分の表示デ
ータがシリアル信号として与えられる。データラッチ２
２は、パラレル信号に変換された表示データをデータラ
ッチクロックに同期してラッチする。ラインラッチ２３
は、水平同期信号（ＬＰ）に同期して、データラッチ２
２のデータをラッチし、ラッチされた表示データを出力
コントロール部２４およびレベルシフタ２５に与える。
出力コントロール部２４は、水平同期信号および補正ク
ロックに応答し、表示データが前回の走査時点から異な
っているか否かを判別する。出力コントロール部２４の
出力はレベルシフタ２６に与えられる。交流化信号もレ
ベルシフタ２７に与えられる。レベルシフタ２５，２
６，２７は、セグメント側駆動回路２の論理回路部で動
作するたとえば５Ｖの電源電圧ＶＣＣから、信号レベル
を液晶駆動用の高電圧レベルに変換するために用いられ
る。各レベルシフタ２５，２６，２７からの出力は液晶
駆動出力回路２８に与えられる。液晶駆動出力回路２８
は、表示データと交流化信号と出力コントロール信号に
応じてＶ０〜Ｖ５から選択される出力電圧を各セグメン
ト電極Ｘ１〜Ｘ２４０に与える。
内部構成を示す。このセグメント側駆動回路は、たとえ
ばＸ１〜Ｘ２４０の２４０本分のセグメント電極を駆動
可能とする。他の出力本数も可能であることは勿論であ
る。シフトレジスタ２１には、この出力本数分の表示デ
ータがシリアル信号として与えられる。データラッチ２
２は、パラレル信号に変換された表示データをデータラ
ッチクロックに同期してラッチする。ラインラッチ２３
は、水平同期信号（ＬＰ）に同期して、データラッチ２
２のデータをラッチし、ラッチされた表示データを出力
コントロール部２４およびレベルシフタ２５に与える。
出力コントロール部２４は、水平同期信号および補正ク
ロックに応答し、表示データが前回の走査時点から異な
っているか否かを判別する。出力コントロール部２４の
出力はレベルシフタ２６に与えられる。交流化信号もレ
ベルシフタ２７に与えられる。レベルシフタ２５，２
６，２７は、セグメント側駆動回路２の論理回路部で動
作するたとえば５Ｖの電源電圧ＶＣＣから、信号レベル
を液晶駆動用の高電圧レベルに変換するために用いられ
る。各レベルシフタ２５，２６，２７からの出力は液晶
駆動出力回路２８に与えられる。液晶駆動出力回路２８
は、表示データと交流化信号と出力コントロール信号に
応じてＶ０〜Ｖ５から選択される出力電圧を各セグメン
ト電極Ｘ１〜Ｘ２４０に与える。
【００３８】図３は、図２に示す出力コントロール部２
４のより詳細な構成と関連する回路構成とを示す。デー
タラッチ２２およびラインラッチ２３は、Ｄフリップフ
ロップ回路によってそれぞれ構成される。出力コントロ
ール部２４は、Ｄフリップフロップ回路３１、ＥＸＯＲ
回路３２、ＮＡＮＤ回路３３およびインバータ回路３
４，３５によって構成される。Ｄフリップフロップ回路
３１のデータ入力Ｄには、ラインラッチ回路２３の出力
Ｑが入力される。Ｄフリップフロップ３１のクロック入
力ＣＫには、水平同期信号（ＬＰ）が入力される。した
がって、Ｄフリップフロップ３１の出力Ｑは、１水平同
期期間だけ先行するラインラッチ回路２３の出力データ
となる。表示データ比較手段であるＥＸＯＲ回路３２に
は、ラインラッチ回路２３の出力Ｑと、Ｄフリップフロ
ップ回路３１の出力Ｑをインバータ回路３５で反転した
出力とが入力される。１水平同期期間前の表示データと
現在の表示データとが等しいときには、ＥＸＯＲ回路３
２の出力はハイレベルとなり、ＮＡＮＤ回路３３の入力
のうちの一方がハイレベルとなるので、補正クロックが
ハイレベルであれば、ＮＡＮＤ回路３３の出力はローレ
ベルとなる。この出力はインバータ回路３４で反転さ
れ、レベルシフタ２６に与えられる。
４のより詳細な構成と関連する回路構成とを示す。デー
タラッチ２２およびラインラッチ２３は、Ｄフリップフ
ロップ回路によってそれぞれ構成される。出力コントロ
ール部２４は、Ｄフリップフロップ回路３１、ＥＸＯＲ
回路３２、ＮＡＮＤ回路３３およびインバータ回路３
４，３５によって構成される。Ｄフリップフロップ回路
３１のデータ入力Ｄには、ラインラッチ回路２３の出力
Ｑが入力される。Ｄフリップフロップ３１のクロック入
力ＣＫには、水平同期信号（ＬＰ）が入力される。した
がって、Ｄフリップフロップ３１の出力Ｑは、１水平同
期期間だけ先行するラインラッチ回路２３の出力データ
となる。表示データ比較手段であるＥＸＯＲ回路３２に
は、ラインラッチ回路２３の出力Ｑと、Ｄフリップフロ
ップ回路３１の出力Ｑをインバータ回路３５で反転した
出力とが入力される。１水平同期期間前の表示データと
現在の表示データとが等しいときには、ＥＸＯＲ回路３
２の出力はハイレベルとなり、ＮＡＮＤ回路３３の入力
のうちの一方がハイレベルとなるので、補正クロックが
ハイレベルであれば、ＮＡＮＤ回路３３の出力はローレ
ベルとなる。この出力はインバータ回路３４で反転さ
れ、レベルシフタ２６に与えられる。
【００３９】図４は、図２および図３に示す液晶駆動出
力回路２８の１出力回路分の構成を示す。出力Ｘｎは、
ソース電極がＯＮレベルの電源電圧Ｖ０、補正電圧レベ
ルの電源電圧Ｖ１およびＯＦＦレベルの電源電圧Ｖ２に
それぞれ接続されるＰチャネルＭＯＳトランジスタ４
１，４２，４３のドレイン電極に共通接続される。また
ソース電極がＯＦＦレベルの電源電圧Ｖ３、補正電圧レ
ベルの電源電圧Ｖ４およびＯＮレベルの電源電圧Ｖ５に
それぞれ接続されるＮチャネルＭＯＳトランジスタ４
４，４５，４６のドレイン電極にも共通接続される。Ｐ
チャネルＭＯＳトランジスタ４１，４２，４３のゲート
電極には、ＮＡＮＤ回路５１，５２，５３の出力端子が
それぞれ接続される。ＮチャネルＭＯＳトランジスタ４
４，４５，４６のゲート電極には、ＮＯＲ回路５４，５
５，５６の出力端子がそれぞれ接続される。ＮＡＮＤゲ
ート５１，５２，５３の入力側には、レベルシフタ２５
からの出力またはインバータ回路５７を介する出力と、
レベルシフタ２６からの出力またはインバータ回路５８
を介する出力とが入力として与えられ、さらにレベルシ
フタ２７からの出力も与えられる。液晶駆動出力回路２
８の動作の真理値を、次の表１に示す。
力回路２８の１出力回路分の構成を示す。出力Ｘｎは、
ソース電極がＯＮレベルの電源電圧Ｖ０、補正電圧レベ
ルの電源電圧Ｖ１およびＯＦＦレベルの電源電圧Ｖ２に
それぞれ接続されるＰチャネルＭＯＳトランジスタ４
１，４２，４３のドレイン電極に共通接続される。また
ソース電極がＯＦＦレベルの電源電圧Ｖ３、補正電圧レ
ベルの電源電圧Ｖ４およびＯＮレベルの電源電圧Ｖ５に
それぞれ接続されるＮチャネルＭＯＳトランジスタ４
４，４５，４６のドレイン電極にも共通接続される。Ｐ
チャネルＭＯＳトランジスタ４１，４２，４３のゲート
電極には、ＮＡＮＤ回路５１，５２，５３の出力端子が
それぞれ接続される。ＮチャネルＭＯＳトランジスタ４
４，４５，４６のゲート電極には、ＮＯＲ回路５４，５
５，５６の出力端子がそれぞれ接続される。ＮＡＮＤゲ
ート５１，５２，５３の入力側には、レベルシフタ２５
からの出力またはインバータ回路５７を介する出力と、
レベルシフタ２６からの出力またはインバータ回路５８
を介する出力とが入力として与えられ、さらにレベルシ
フタ２７からの出力も与えられる。液晶駆動出力回路２
８の動作の真理値を、次の表１に示す。
【００４０】
【表１】
【００４１】図５は、図３の出力コントロール部２４の
より詳細な構成と関連する回路構成の動作および図４の
液晶駆動出力回路２８の動作のタイムチャートを示す。
各セグメント電極の液晶駆動電圧は、前述の表１のよう
に、レベルシフタ２５，２６，２７の出力によって決定
される。補正レベルの電圧Ｖ１またはＶ４は、レベルシ
フタ２６の出力が“Ｈｉｇｈ”の期間のみ出力される。
この中間レベルＶ１またはＶ４は、コモン側液晶駆動回
路３に与えられる非選択電圧と同一であるため、特別な
電源は不要である。
より詳細な構成と関連する回路構成の動作および図４の
液晶駆動出力回路２８の動作のタイムチャートを示す。
各セグメント電極の液晶駆動電圧は、前述の表１のよう
に、レベルシフタ２５，２６，２７の出力によって決定
される。補正レベルの電圧Ｖ１またはＶ４は、レベルシ
フタ２６の出力が“Ｈｉｇｈ”の期間のみ出力される。
この中間レベルＶ１またはＶ４は、コモン側液晶駆動回
路３に与えられる非選択電圧と同一であるため、特別な
電源は不要である。
【００４２】図６、図７および図８は、画面一面ＯＮ表
示、画面一面ＯＦＦ表示およびストライプ表示の場合
の、各駆動回路の出力波形と液晶セルに印加される電圧
波形とをそれぞれ示す。これらの電圧波形では、補正ク
ロックが“Ｈｉｇｈ”になる期間は、水平同期信号の直
後であるけれども、水平同期信号間の走査期間内であれ
ばどの時点であっても同様の動作が可能である。また、
説明の便宜上、走査線の数を７本とするけれども、実際
はもっと多くなる。図６および図８のＯＮ表示時の液晶
セルにかかる実効電圧、および図７および図８のＯＦＦ
表示時の液晶セルにかかる実効電圧を、補正クロックの
パルス幅によって調整し、実効電圧を同じにすれば、表
示パターンの違いによる輝度むらを低減することができ
る。また、補正電圧レベルをコモン側駆動回路に供給す
る非選択時の電圧としているけれども、ＯＮ表示時とＯ
ＦＦ表示時との中間レベルであれば他の電圧レベルとす
ることもできる。またデータラッチ回路２２、ラインラ
ッチ回路２３および出力コントロール回路部２４にＤフ
リップフロップ回路を用いているけれども、他のラッチ
回路、たとえばハーフラッチ回路などを用いても構成す
ることができる。本実施形態によれば、図８に示すよう
なストライプ表示時には、セグメント出力電圧に対する
補正は行われず、液晶セルに印加される電圧の実効値も
低下しない。
示、画面一面ＯＦＦ表示およびストライプ表示の場合
の、各駆動回路の出力波形と液晶セルに印加される電圧
波形とをそれぞれ示す。これらの電圧波形では、補正ク
ロックが“Ｈｉｇｈ”になる期間は、水平同期信号の直
後であるけれども、水平同期信号間の走査期間内であれ
ばどの時点であっても同様の動作が可能である。また、
説明の便宜上、走査線の数を７本とするけれども、実際
はもっと多くなる。図６および図８のＯＮ表示時の液晶
セルにかかる実効電圧、および図７および図８のＯＦＦ
表示時の液晶セルにかかる実効電圧を、補正クロックの
パルス幅によって調整し、実効電圧を同じにすれば、表
示パターンの違いによる輝度むらを低減することができ
る。また、補正電圧レベルをコモン側駆動回路に供給す
る非選択時の電圧としているけれども、ＯＮ表示時とＯ
ＦＦ表示時との中間レベルであれば他の電圧レベルとす
ることもできる。またデータラッチ回路２２、ラインラ
ッチ回路２３および出力コントロール回路部２４にＤフ
リップフロップ回路を用いているけれども、他のラッチ
回路、たとえばハーフラッチ回路などを用いても構成す
ることができる。本実施形態によれば、図８に示すよう
なストライプ表示時には、セグメント出力電圧に対する
補正は行われず、液晶セルに印加される電圧の実効値も
低下しない。
【００４３】図９は、本発明の他の基礎形態としての液
晶パネルの駆動装置の概略的な電気的構成を示す。本形
態では、セグメント側駆動回路６２、コモン側駆動回路
６３および電源回路６４が、５Ｖ駆動法を実現する。電
源回路６４は、コモン側駆動回路６３に、ＶＣＨ，ＶＣ
Ｍ，ＶＣＬの３レベルの電圧を与え、またセグメント側
駆動回路６２にはＶＳＨ，ＶＣＭ，ＶＳＬの３レベルの
電圧を与える。本基礎形態で図１の基礎形態に対応する
部分には同一の参照符を付し、説明を省略する。
晶パネルの駆動装置の概略的な電気的構成を示す。本形
態では、セグメント側駆動回路６２、コモン側駆動回路
６３および電源回路６４が、５Ｖ駆動法を実現する。電
源回路６４は、コモン側駆動回路６３に、ＶＣＨ，ＶＣ
Ｍ，ＶＣＬの３レベルの電圧を与え、またセグメント側
駆動回路６２にはＶＳＨ，ＶＣＭ，ＶＳＬの３レベルの
電圧を与える。本基礎形態で図１の基礎形態に対応する
部分には同一の参照符を付し、説明を省略する。
【００４４】図１０は、図９のセグメント側駆動回路６
２の内部構成を示す。図１の基礎形態のセグメント側駆
動回路２とレベルシフタ２５，２６，２７の有無を除い
てほぼ同一の構成を有する。セグメント側の駆動を５Ｖ
で行うので、レベルシフトの必要がなく、ラインラッチ
２３または出力コントロール部２４の出力を直接液晶駆
動出力回路６８に接続することができるからである。図
１１に示すように、液晶駆動出力回路６８に与える信号
の論理は、図３と同様である。
２の内部構成を示す。図１の基礎形態のセグメント側駆
動回路２とレベルシフタ２５，２６，２７の有無を除い
てほぼ同一の構成を有する。セグメント側の駆動を５Ｖ
で行うので、レベルシフトの必要がなく、ラインラッチ
２３または出力コントロール部２４の出力を直接液晶駆
動出力回路６８に接続することができるからである。図
１１に示すように、液晶駆動出力回路６８に与える信号
の論理は、図３と同様である。
【００４５】図１２は、液晶駆動出力回路６８の１セグ
メント電極分の回路構成を示す。ソース電極がＯＦＦま
たはＯＮ電圧レベルであるＶＳＨに接続されるＰチャネ
ルＭＯＳトランジスタ７１と、ソース電極が補正電圧レ
ベルであるＶＣＭに接続されるＰチャネルＭＯＳトラン
ジスタ７２と、ソース電極が同じく補正電圧レベルＶＣ
Ｍに接続されるＮチャネルＭＯＳトランジスタ７３と、
ソース電極がＯＮまたはＯＦＦ電圧レベルであるＶＳＬ
に接続されるＮチャネルＭＯＳトランジスタ７４とは、
ドレイン電極が出力Ｘｎのセグメント電極に共通接続さ
れる。ＰチャネルＭＯＳトランジスタ７１，７２および
ＮチャネルＭＯＳトランジスタ７３，７４のゲート電極
には、ＮＡＮＤ回路７５、インバータ回路７６、ＮＯＲ
回路７７、クロックドインバータ回路７８，７９および
インバータ回路８０，８１によって形成される論理回路
を介するラインラッチ出力、出力コントロール部出力お
よび交流化信号が入力される。これらの論理回路の動作
を表す真理値を次の表２に示す。
メント電極分の回路構成を示す。ソース電極がＯＦＦま
たはＯＮ電圧レベルであるＶＳＨに接続されるＰチャネ
ルＭＯＳトランジスタ７１と、ソース電極が補正電圧レ
ベルであるＶＣＭに接続されるＰチャネルＭＯＳトラン
ジスタ７２と、ソース電極が同じく補正電圧レベルＶＣ
Ｍに接続されるＮチャネルＭＯＳトランジスタ７３と、
ソース電極がＯＮまたはＯＦＦ電圧レベルであるＶＳＬ
に接続されるＮチャネルＭＯＳトランジスタ７４とは、
ドレイン電極が出力Ｘｎのセグメント電極に共通接続さ
れる。ＰチャネルＭＯＳトランジスタ７１，７２および
ＮチャネルＭＯＳトランジスタ７３，７４のゲート電極
には、ＮＡＮＤ回路７５、インバータ回路７６、ＮＯＲ
回路７７、クロックドインバータ回路７８，７９および
インバータ回路８０，８１によって形成される論理回路
を介するラインラッチ出力、出力コントロール部出力お
よび交流化信号が入力される。これらの論理回路の動作
を表す真理値を次の表２に示す。
【００４６】
【表２】
【００４７】図１３は、本基礎形態の各駆動回路の出力
波形と液晶セルに印加される電圧波形とを示す。また補
正クロックによって補正が行われる期間が水平同期信号
の直後に設けられているけれども、１走査期間内であれ
ばどの位置でも同様である。ＯＮ表示時の液晶セルにか
かる実効電圧およびＯＦＦ表示時の液晶セルにかかる実
効電圧を、補正クロックのパルス幅によって調整し、実
効電圧を等しくすれば、表示パターンの違いによる輝度
むらであるシャドウイングを低減することができる。ま
た、表示データが同一でなく、ＯＮとＯＦＦとが切換わ
るときには、補正を行わないので、液晶セルに印加され
る実効電圧値の損失も少ない。
波形と液晶セルに印加される電圧波形とを示す。また補
正クロックによって補正が行われる期間が水平同期信号
の直後に設けられているけれども、１走査期間内であれ
ばどの位置でも同様である。ＯＮ表示時の液晶セルにか
かる実効電圧およびＯＦＦ表示時の液晶セルにかかる実
効電圧を、補正クロックのパルス幅によって調整し、実
効電圧を等しくすれば、表示パターンの違いによる輝度
むらであるシャドウイングを低減することができる。ま
た、表示データが同一でなく、ＯＮとＯＦＦとが切換わ
るときには、補正を行わないので、液晶セルに印加され
る実効電圧値の損失も少ない。
【００４８】また、本基礎形態の図１０および図１１に
おいては、レベルシフタを含まない構成としているけれ
ども、出力コントロール部２４およびラインラッチ２３
と液晶駆動出力回路６８との間と、液晶駆動出力回路６
８への交流化信号の入力側とにレベルシフタを構成し、
出力コントロール部２４およびラインラッチ２３までの
回路であるコントロールロジック部と液晶駆動出力回路
部とを別電源で駆動するような５Ｖ駆動法を実現するこ
とも可能である。たとえば、コントロールロジック部を
３Ｖで駆動し、液晶駆動出力回路部を５Ｖで駆動するこ
とも可能である。そのようにすれば、より低消費電力の
液晶駆動装置の実現も可能となる。
おいては、レベルシフタを含まない構成としているけれ
ども、出力コントロール部２４およびラインラッチ２３
と液晶駆動出力回路６８との間と、液晶駆動出力回路６
８への交流化信号の入力側とにレベルシフタを構成し、
出力コントロール部２４およびラインラッチ２３までの
回路であるコントロールロジック部と液晶駆動出力回路
部とを別電源で駆動するような５Ｖ駆動法を実現するこ
とも可能である。たとえば、コントロールロジック部を
３Ｖで駆動し、液晶駆動出力回路部を５Ｖで駆動するこ
とも可能である。そのようにすれば、より低消費電力の
液晶駆動装置の実現も可能となる。
【００４９】図１４は、本発明の基礎となるさらに他の
形態による液晶パネルの駆動のための構成を示す。本基
礎形態は、図１に示す基礎形態とセグメント側駆動回路
８２および電源回路８４が異なり、他の構成は同一であ
るので重複した説明は省略する。電源回路８４は、ＯＮ
表示時の補正電圧レベルＶ１０，Ｖ４５、ＯＦＦ表示時
の補正電圧レベルＶ１２，Ｖ３４、ＯＮ表示電圧レベル
Ｖ０，Ｖ５およびＯＦＦ表示時の電圧レベルＶ２，Ｖ３
の合計８レベルの電圧をセグメント側駆動回路８２に与
える。これらの８レベルの電圧とコモン側駆動回路３に
与える電圧Ｖ１，Ｖ４との間の大きさの関係は、Ｖ０＞
Ｖ１０＞Ｖ１＞Ｖ１２＞Ｖ２＞Ｖ３＞Ｖ３４＞Ｖ４＞Ｖ
４５＞Ｖ５である。これらの電圧は、電源電圧ライン９
０，９１，９２，９３，９４，９５，９６，９７，９
８，９９を介して導出され、このうちＶ０，Ｖ１０，Ｖ
１２，Ｖ２，Ｖ３，Ｖ３４，Ｖ４５，Ｖ５がセグメント
側駆動回路８２に与えられる。図１に示す実施の第１形
態と異なる点は、ＯＮ表示時の補正電圧レベルとＯＦＦ
表示時の電圧レベルが異なる点である。通常、液晶セル
のＯＮ時の誘電率とＯＦＦ時の誘電率とは異なるので、
ＯＮ時の補正電圧とＯＦＦ時の補正電圧とを異なったレ
ベルに変えて補正する。この効果として、ＯＮ表示時と
ＯＦＦ表示時とで、それぞれシャドウイングによる輝度
むらの低減を別個に制御することができる。
形態による液晶パネルの駆動のための構成を示す。本基
礎形態は、図１に示す基礎形態とセグメント側駆動回路
８２および電源回路８４が異なり、他の構成は同一であ
るので重複した説明は省略する。電源回路８４は、ＯＮ
表示時の補正電圧レベルＶ１０，Ｖ４５、ＯＦＦ表示時
の補正電圧レベルＶ１２，Ｖ３４、ＯＮ表示電圧レベル
Ｖ０，Ｖ５およびＯＦＦ表示時の電圧レベルＶ２，Ｖ３
の合計８レベルの電圧をセグメント側駆動回路８２に与
える。これらの８レベルの電圧とコモン側駆動回路３に
与える電圧Ｖ１，Ｖ４との間の大きさの関係は、Ｖ０＞
Ｖ１０＞Ｖ１＞Ｖ１２＞Ｖ２＞Ｖ３＞Ｖ３４＞Ｖ４＞Ｖ
４５＞Ｖ５である。これらの電圧は、電源電圧ライン９
０，９１，９２，９３，９４，９５，９６，９７，９
８，９９を介して導出され、このうちＶ０，Ｖ１０，Ｖ
１２，Ｖ２，Ｖ３，Ｖ３４，Ｖ４５，Ｖ５がセグメント
側駆動回路８２に与えられる。図１に示す実施の第１形
態と異なる点は、ＯＮ表示時の補正電圧レベルとＯＦＦ
表示時の電圧レベルが異なる点である。通常、液晶セル
のＯＮ時の誘電率とＯＦＦ時の誘電率とは異なるので、
ＯＮ時の補正電圧とＯＦＦ時の補正電圧とを異なったレ
ベルに変えて補正する。この効果として、ＯＮ表示時と
ＯＦＦ表示時とで、それぞれシャドウイングによる輝度
むらの低減を別個に制御することができる。
【００５０】また、ＯＮ時の補正電圧とＯＦＦ時の補正
電圧とで異なった補正電圧とすることにより補正期間の
電圧変化を小さくし、消費電流を低減するとともに、よ
り微妙な補正電圧の調整が可能となり、より一層の輝度
むらの低減を図ることができる。
電圧とで異なった補正電圧とすることにより補正期間の
電圧変化を小さくし、消費電流を低減するとともに、よ
り微妙な補正電圧の調整が可能となり、より一層の輝度
むらの低減を図ることができる。
【００５１】図１５は、図１４に示すセグメント側駆動
回路８２の構成を示す。本構成は、図２に示す実施の第
１形態のセグメント側駆動回路２と類似し、液晶駆動出
力回路８８の部分のみが異なる。
回路８２の構成を示す。本構成は、図２に示す実施の第
１形態のセグメント側駆動回路２と類似し、液晶駆動出
力回路８８の部分のみが異なる。
【００５２】図１６は、図１５に示す液晶駆動出力回路
８８の１セグメント電極分の構成を示す。各セグメント
電極Ｘｎには、ソース電極がＶ０，Ｖ１０，Ｖ１２，Ｖ
２にそれぞれ接続されるＰチャネルＭＯＳトランジスタ
１０１，１０２，１０３，１０４のドレイン電極と、ソ
ース電極がＶ３，Ｖ３４，Ｖ４５，Ｖ５にそれぞれ接続
されるＮチャネルＭＯＳトランジスタ１０５，１０６，
１０７，１０８のドレイン電極とが共通接続される。Ｐ
チャネルＭＯＳトランジスタ１０１，１０２，１０３，
１０４のゲート電極には、ＮＡＮＤ回路１１１，１１
２，１１３，１１４の出力端子がそれぞれ接続される。
ＮチャネルＭＯＳトランジスタ１０５，１０６，１０
７，１０８のゲート電極には、ＮＯＲ回路１１５，１１
６，１１７，１１８の出力端子がそれぞれ接続される。
ＮＡＮＤ回路１１１，１１２，１１３，１１４およびＮ
ＯＲ回路１１５，１１６，１１７，１１８の入力側に
は、ラインラッチ２３の出力からレベルシフタ２５を介
して与えられる信号およびインバータ回路１１９を介す
るその反転信号と、出力コントロール部２４からの出力
をレベルシフタ２６を介して与えられる信号およびイン
バータ回路１２０によるその反転出力と、交流化信号か
らレベルシフタ２７を介して与えられる信号とがそれぞ
れ入力される。これらの論理動作の真理値を次の表３に
示す。
８８の１セグメント電極分の構成を示す。各セグメント
電極Ｘｎには、ソース電極がＶ０，Ｖ１０，Ｖ１２，Ｖ
２にそれぞれ接続されるＰチャネルＭＯＳトランジスタ
１０１，１０２，１０３，１０４のドレイン電極と、ソ
ース電極がＶ３，Ｖ３４，Ｖ４５，Ｖ５にそれぞれ接続
されるＮチャネルＭＯＳトランジスタ１０５，１０６，
１０７，１０８のドレイン電極とが共通接続される。Ｐ
チャネルＭＯＳトランジスタ１０１，１０２，１０３，
１０４のゲート電極には、ＮＡＮＤ回路１１１，１１
２，１１３，１１４の出力端子がそれぞれ接続される。
ＮチャネルＭＯＳトランジスタ１０５，１０６，１０
７，１０８のゲート電極には、ＮＯＲ回路１１５，１１
６，１１７，１１８の出力端子がそれぞれ接続される。
ＮＡＮＤ回路１１１，１１２，１１３，１１４およびＮ
ＯＲ回路１１５，１１６，１１７，１１８の入力側に
は、ラインラッチ２３の出力からレベルシフタ２５を介
して与えられる信号およびインバータ回路１１９を介す
るその反転信号と、出力コントロール部２４からの出力
をレベルシフタ２６を介して与えられる信号およびイン
バータ回路１２０によるその反転出力と、交流化信号か
らレベルシフタ２７を介して与えられる信号とがそれぞ
れ入力される。これらの論理動作の真理値を次の表３に
示す。
【００５３】
【表３】
【００５４】図１７、図１８および図１９は、本基礎形
態で１画面ＯＮ表示時、１画面ＯＦＦ表示時およびスト
ライプ表示時の各出力波形ならびに液晶セルに印加され
る電圧波形をそれぞれ示す。前述の基礎形態と同様に、
補正クロックの印加される期間と走査電極本数とは、異
なる位置および本数も可能である。図１７および図１９
のＯＮ表示時の液晶セルにかかる実効電圧と、図１８お
よび図１９のＯＦＦ表示時の液晶セルにかかる実効電圧
とを補正クロックのパルス幅によって調整し、実効電圧
を同一にすることによって、表示パターンの違いによる
輝度むらを低減することができる。
態で１画面ＯＮ表示時、１画面ＯＦＦ表示時およびスト
ライプ表示時の各出力波形ならびに液晶セルに印加され
る電圧波形をそれぞれ示す。前述の基礎形態と同様に、
補正クロックの印加される期間と走査電極本数とは、異
なる位置および本数も可能である。図１７および図１９
のＯＮ表示時の液晶セルにかかる実効電圧と、図１８お
よび図１９のＯＦＦ表示時の液晶セルにかかる実効電圧
とを補正クロックのパルス幅によって調整し、実効電圧
を同一にすることによって、表示パターンの違いによる
輝度むらを低減することができる。
【００５５】図２０は、本発明のさらに他の基礎形態と
して、図９の基礎形態を５Ｖ駆動法に適用する場合の構
成を示す。セグメント側駆動回路１２２と電源回路１２
４とコモン側駆動回路６３は、５Ｖ駆動用に変更する。
図２１に示すように、セグメント側駆動回路１２２は、
レベルシフタがなく、電源電圧の種類が異なるので液晶
駆動出力回路１２８の構成が異なる点を除いて、図１５
に示すセグメント側駆動回路８２に類似する。
して、図９の基礎形態を５Ｖ駆動法に適用する場合の構
成を示す。セグメント側駆動回路１２２と電源回路１２
４とコモン側駆動回路６３は、５Ｖ駆動用に変更する。
図２１に示すように、セグメント側駆動回路１２２は、
レベルシフタがなく、電源電圧の種類が異なるので液晶
駆動出力回路１２８の構成が異なる点を除いて、図１５
に示すセグメント側駆動回路８２に類似する。
【００５６】図２２は、図２１の液晶駆動出力回路１２
８の１セグメント電極分の構成を示す。動作について
は、図１２に示す実施の第２形態の構成とほぼ同様であ
る。ただしＰチャネルＭＯＳトランジスタ７２のソース
電極はＶＳＨＨ電圧に接続され、ＮチャネルＭＯＳトラ
ンジスタ７３のソース電極はＶＳＬＨに接続される点が
異なる。またＰチャネルＭＯＳトランジスタ７１，７２
およびＮチャネルＭＯＳトランジスタ７３，７４のゲー
ト電極を駆動する論理回路は、図１２に示すＮＡＮＤ回
路７５、インバータ回路７６、ＮＯＲ回路７７、クロッ
クドインバータ回路７８，７９、インバータ回路８０，
８１の他に、ＮＡＮＤ回路１２９およびＮＯＲ回路１３
０が追加されている。これらの論理回路の動作の真理値
を、次の表４に示す。
８の１セグメント電極分の構成を示す。動作について
は、図１２に示す実施の第２形態の構成とほぼ同様であ
る。ただしＰチャネルＭＯＳトランジスタ７２のソース
電極はＶＳＨＨ電圧に接続され、ＮチャネルＭＯＳトラ
ンジスタ７３のソース電極はＶＳＬＨに接続される点が
異なる。またＰチャネルＭＯＳトランジスタ７１，７２
およびＮチャネルＭＯＳトランジスタ７３，７４のゲー
ト電極を駆動する論理回路は、図１２に示すＮＡＮＤ回
路７５、インバータ回路７６、ＮＯＲ回路７７、クロッ
クドインバータ回路７８，７９、インバータ回路８０，
８１の他に、ＮＡＮＤ回路１２９およびＮＯＲ回路１３
０が追加されている。これらの論理回路の動作の真理値
を、次の表４に示す。
【００５７】
【表４】
【００５８】図２３は、本基礎形態による各出力波形な
らびに液晶セルに印加される電圧波形を示す。液晶セル
に印加される電圧の波形は、図６〜図８と基本的に同様
であるけれども、液晶駆動出力回路で選択される補正電
圧レベルが異なる。
らびに液晶セルに印加される電圧波形を示す。液晶セル
に印加される電圧の波形は、図６〜図８と基本的に同様
であるけれども、液晶駆動出力回路で選択される補正電
圧レベルが異なる。
【００５９】また、本基礎形態においても、図９の基礎
形態と同様に、図２１においてレベルシフタを含まない
構成としているけれども、出力コントロール部２４およ
びラインラッチ２３までの回路であるコントロールロジ
ック部と液晶駆動回路部とを別電源で駆動するような５
Ｖ駆動法を実現することも可能である。たとえば、コン
トロールロジック部を３Ｖで駆動し、液晶駆動回路部を
５Ｖで駆動するような方法も可能である。
形態と同様に、図２１においてレベルシフタを含まない
構成としているけれども、出力コントロール部２４およ
びラインラッチ２３までの回路であるコントロールロジ
ック部と液晶駆動回路部とを別電源で駆動するような５
Ｖ駆動法を実現することも可能である。たとえば、コン
トロールロジック部を３Ｖで駆動し、液晶駆動回路部を
５Ｖで駆動するような方法も可能である。
【００６０】図２４は、本発明の実施の第１形態による
液晶パネルの駆動のための構成を示す。本実施形態は液
晶パネル１、コモン側駆動回路３、電源回路４、コント
ローラ５として図１に示す基礎形態と同等のものを使用
するけれども、電圧選択手段である電圧セレクタ１３１
をセグメント側駆動回路１３２の外部に設けることを特
徴とする。大画面の液晶パネル１では、セグメント電極
の必要な個数は多く、セグメント側駆動回路１３２は複
数個使用する必要がある。本実施形態のセグメント側駆
動回路１３２には、電圧セレクタ１３１によって選択さ
れた電圧ＶＳ１，ＶＳ３，ＶＳ４，ＶＳ２が供給される
ので、電源電圧ラインとして必要な本数を、図１の実施
形態のセグメント側駆動回路２に比較して、２本少なく
することができる。これによりセグメント側駆動回路１
３２の入力端子数の削減を図るとともに、半導体集積回
路（略称「ＩＣ」）の回路規模を小さくすることがで
き、電圧セレクタ１３１を外部に設けることによって、
駆動装置を効率的にかつ安価に構成することが可能にな
る。
液晶パネルの駆動のための構成を示す。本実施形態は液
晶パネル１、コモン側駆動回路３、電源回路４、コント
ローラ５として図１に示す基礎形態と同等のものを使用
するけれども、電圧選択手段である電圧セレクタ１３１
をセグメント側駆動回路１３２の外部に設けることを特
徴とする。大画面の液晶パネル１では、セグメント電極
の必要な個数は多く、セグメント側駆動回路１３２は複
数個使用する必要がある。本実施形態のセグメント側駆
動回路１３２には、電圧セレクタ１３１によって選択さ
れた電圧ＶＳ１，ＶＳ３，ＶＳ４，ＶＳ２が供給される
ので、電源電圧ラインとして必要な本数を、図１の実施
形態のセグメント側駆動回路２に比較して、２本少なく
することができる。これによりセグメント側駆動回路１
３２の入力端子数の削減を図るとともに、半導体集積回
路（略称「ＩＣ」）の回路規模を小さくすることがで
き、電圧セレクタ１３１を外部に設けることによって、
駆動装置を効率的にかつ安価に構成することが可能にな
る。
【００６１】図２５は、図２４に示すセグメント側駆動
回路１３２の内部構成を示す。本実施形態で図１に示す
実施の第１形態に対応する部分には同一の参照符を付
し、重複した説明を省略する。本実施形態のセグメント
側駆動回路１３２では、液晶駆動出力回路１３８に電圧
セレクタ１３１によって選択された電圧が供給される点
が異なる。図２６は、電圧セレクタ１３１の構成を示
す。６値の電圧Ｖ０〜Ｖ５から４つの値の電圧ＶＳ１，
ＶＳ３，ＶＳ４，ＶＳ２を選択するために、アナログス
イッチ１４１，１４２，１４３，１４４，１４５，１４
６，１４７，１４８が設けられる。各アナログスイッチ
１４１〜１４８の制御のため、ＮＡＮＤ回路１５１、Ｎ
ＯＲ回路１５２およびインバータ回路１５３，１５４，
１５５が設けられる。この論理回路には、補正クロック
と交流化信号とが入力され、次の表５に示すような真理
値表に従う論理動作を行う。
回路１３２の内部構成を示す。本実施形態で図１に示す
実施の第１形態に対応する部分には同一の参照符を付
し、重複した説明を省略する。本実施形態のセグメント
側駆動回路１３２では、液晶駆動出力回路１３８に電圧
セレクタ１３１によって選択された電圧が供給される点
が異なる。図２６は、電圧セレクタ１３１の構成を示
す。６値の電圧Ｖ０〜Ｖ５から４つの値の電圧ＶＳ１，
ＶＳ３，ＶＳ４，ＶＳ２を選択するために、アナログス
イッチ１４１，１４２，１４３，１４４，１４５，１４
６，１４７，１４８が設けられる。各アナログスイッチ
１４１〜１４８の制御のため、ＮＡＮＤ回路１５１、Ｎ
ＯＲ回路１５２およびインバータ回路１５３，１５４，
１５５が設けられる。この論理回路には、補正クロック
と交流化信号とが入力され、次の表５に示すような真理
値表に従う論理動作を行う。
【００６２】
【表５】
【００６３】図２７は、図２６に示す電圧セレクタ１３
１の動作を示し、図２８は出力コントロール部１３４に
関連する構成を示す。出力コントロール部１３４は、図
１の実施形態の出力コントロール部２４と類似するけれ
ども、Ｄフリップフロップ回路３１の出力ＱとＥＸＯＲ
回路３２の入力との間にはインバータ回路が設けられて
おらず、インバータ回路３４から導出される出力は、連
続する２回の走査期間で表示データが異なる場合でかつ
補正クロックが“Ｈｉｇｈ”の場合のみ“Ｈｉｇｈ”と
なる。
１の動作を示し、図２８は出力コントロール部１３４に
関連する構成を示す。出力コントロール部１３４は、図
１の実施形態の出力コントロール部２４と類似するけれ
ども、Ｄフリップフロップ回路３１の出力ＱとＥＸＯＲ
回路３２の入力との間にはインバータ回路が設けられて
おらず、インバータ回路３４から導出される出力は、連
続する２回の走査期間で表示データが異なる場合でかつ
補正クロックが“Ｈｉｇｈ”の場合のみ“Ｈｉｇｈ”と
なる。
【００６４】図２９は、本実施形態の液晶駆動出力回路
１３８における１つのセグメント電極Ｘｎ分の構成を示
す。セグメント電極Ｘｎには、ソース電極がＶＳ１，Ｖ
Ｓ３にそれぞれ接続されるＰチャネルＭＯＳトランジス
タ１６１，１６２と、ソース電極がＶＳ４，ＶＳ２にそ
れぞれ接続されるＮチャネルＭＯＳトランジスタ１６
３，１６４のドレイン電極がそれぞれ共通に接続され
る。ＰチャネルＭＯＳトランジスタ１６１，１６２のゲ
ート電極には、ＮＡＮＤ回路１７１，１７２の出力がそ
れぞれ接続され、ＮチャネルＭＯＳトランジスタ１６
３，１６４のゲート電極にはＮＯＲ回路１７３，１７４
の出力がそれぞれ接続される。ＮＡＮＤ回路１７１，１
７２およびＮＯＲ回路１７３，１７４の入力側には、イ
ンバータ回路１７５，１７６も設けられ、レベルシフタ
２５，２６，２７を介してラインラッチ出力、出力コン
トロール信号および交流化信号が与えられ、次の表６の
真理値表に従って動作する。注目すべきは、出力コント
ロール信号が“Ｈｉｇｈ”のとき、すべてのＭＯＳトラ
ンジスタ１６１，１６２，１６３，１６４がＯＦＦとな
り、出力はハイインピーダンス状態となる。セグメント
電極Ｘｎに対する出力がハイインピーダンス状態となる
と、セグメント電極に接続される液晶セルに蓄えられた
容量値によって電圧が維持され、電圧セレクタ１３１の
電圧レベルの変化を受けない。出力がハイインピーダン
スになっていないセグメント電極に対しては、電圧セレ
クタ１３１によって選択された電圧が表６の論理に従っ
て選択されて出力される。
１３８における１つのセグメント電極Ｘｎ分の構成を示
す。セグメント電極Ｘｎには、ソース電極がＶＳ１，Ｖ
Ｓ３にそれぞれ接続されるＰチャネルＭＯＳトランジス
タ１６１，１６２と、ソース電極がＶＳ４，ＶＳ２にそ
れぞれ接続されるＮチャネルＭＯＳトランジスタ１６
３，１６４のドレイン電極がそれぞれ共通に接続され
る。ＰチャネルＭＯＳトランジスタ１６１，１６２のゲ
ート電極には、ＮＡＮＤ回路１７１，１７２の出力がそ
れぞれ接続され、ＮチャネルＭＯＳトランジスタ１６
３，１６４のゲート電極にはＮＯＲ回路１７３，１７４
の出力がそれぞれ接続される。ＮＡＮＤ回路１７１，１
７２およびＮＯＲ回路１７３，１７４の入力側には、イ
ンバータ回路１７５，１７６も設けられ、レベルシフタ
２５，２６，２７を介してラインラッチ出力、出力コン
トロール信号および交流化信号が与えられ、次の表６の
真理値表に従って動作する。注目すべきは、出力コント
ロール信号が“Ｈｉｇｈ”のとき、すべてのＭＯＳトラ
ンジスタ１６１，１６２，１６３，１６４がＯＦＦとな
り、出力はハイインピーダンス状態となる。セグメント
電極Ｘｎに対する出力がハイインピーダンス状態となる
と、セグメント電極に接続される液晶セルに蓄えられた
容量値によって電圧が維持され、電圧セレクタ１３１の
電圧レベルの変化を受けない。出力がハイインピーダン
スになっていないセグメント電極に対しては、電圧セレ
クタ１３１によって選択された電圧が表６の論理に従っ
て選択されて出力される。
【００６５】
【表６】
【００６６】図３０は本実施形態による各駆動回路の出
力波形および液晶セルに印加される電圧波形を示す。本
実施形態でも、図１の基礎形態および図９の基礎形態と
同様の効果が得られ、補正クロックのパルス幅を調整す
ることによってシャドゥイングなどの輝度むらを低減さ
せることができる。なお、本実施形態では補正期間に出
力される補正電圧をＶ１，Ｖ４としているけれども、他
の電位でもよいことは勿論である。またＯＮ表示時とＯ
ＦＦ表示時とで別々の電位とすることもできる。さらに
前述のような５Ｖ駆動法にも適用することが可能であ
る。その場合、図２５および図２８のレベルシフタ２
５，２６，２７を削除し、液晶駆動出力回路を２値出力
回路で、補正期間においてハイインピーダンスとなるよ
うな構成にし、さらに電源回路は補正期間に電圧レベル
が補正電圧に変化するようなものとすることができる。
また、５Ｖ駆動法に適用した場合、レベルシフタを含む
構成とすることも可能である。その場合は、図２５およ
び図２８のレベルシフタ２５，２６，２７と同様に、出
力コントロール部およびラインラッチと液晶駆動出力回
路との間と、交流化信号の液晶駆動出力回路への入力部
にレベルシフタを構成する。
力波形および液晶セルに印加される電圧波形を示す。本
実施形態でも、図１の基礎形態および図９の基礎形態と
同様の効果が得られ、補正クロックのパルス幅を調整す
ることによってシャドゥイングなどの輝度むらを低減さ
せることができる。なお、本実施形態では補正期間に出
力される補正電圧をＶ１，Ｖ４としているけれども、他
の電位でもよいことは勿論である。またＯＮ表示時とＯ
ＦＦ表示時とで別々の電位とすることもできる。さらに
前述のような５Ｖ駆動法にも適用することが可能であ
る。その場合、図２５および図２８のレベルシフタ２
５，２６，２７を削除し、液晶駆動出力回路を２値出力
回路で、補正期間においてハイインピーダンスとなるよ
うな構成にし、さらに電源回路は補正期間に電圧レベル
が補正電圧に変化するようなものとすることができる。
また、５Ｖ駆動法に適用した場合、レベルシフタを含む
構成とすることも可能である。その場合は、図２５およ
び図２８のレベルシフタ２５，２６，２７と同様に、出
力コントロール部およびラインラッチと液晶駆動出力回
路との間と、交流化信号の液晶駆動出力回路への入力部
にレベルシフタを構成する。
【００６７】図３１は、本発明の実施の第２形態による
液晶パネルの駆動のための構成を示す。本実施形態で、
図１に示す基礎形態に対応する部分には同一の参照符を
付し、重複した説明を省略する。本変形形態では、セグ
メント側駆動回路１８２に対し、コントローラ１８５か
らＯＮ用の補正クロック信号とＯＦＦ用の補正クロック
信号とが別個に供給される。図３２は、図３１に示すセ
グメント側駆動回路１８２の内部構成を示す。図２に示
すセグメント側駆動回路２の内部構成とは、出力コント
ロール部１８４が異なる。
液晶パネルの駆動のための構成を示す。本実施形態で、
図１に示す基礎形態に対応する部分には同一の参照符を
付し、重複した説明を省略する。本変形形態では、セグ
メント側駆動回路１８２に対し、コントローラ１８５か
らＯＮ用の補正クロック信号とＯＦＦ用の補正クロック
信号とが別個に供給される。図３２は、図３１に示すセ
グメント側駆動回路１８２の内部構成を示す。図２に示
すセグメント側駆動回路２の内部構成とは、出力コント
ロール部１８４が異なる。
【００６８】図３３は、出力コントロール部１８４に関
連する構成を示す。本実施形態の出力コントロール部１
８４では、ＥＸＯＲ回路３２の出力側に、２入力ＮＡＮ
Ｄ回路１９１，１９２のそれぞれ一方の入力が共通に接
続される。ＮＡＮＤ回路１９１，１９２の他方の入力に
は、ＯＦＦ用の補正クロックおよびＯＮ用の補正クロッ
クがそれぞれ入力される。ＮＡＮＤ回路１９１，１９２
の出力は、クロックドインバータ回路１９３，１９４を
介してレベルシフタ２６に与えられる。クロックドイン
バータ回路１９３，１９４の制御のために、インバータ
回路１９５を介してラインラッチ２３の出力が与えられ
る。本実施形態の出力コントロール部１８４では、ライ
ンラッチ２３の出力ＱがＯＦＦ用であるかＯＮ用である
かに従って、クロックドインバータ回路１９３，１９４
を切換え、それぞれ異なる補正クロックをレベルシフタ
２６に与える。たとえば２回続けてＯＮの表示データが
与えられると、ＯＮ用の補正クロックが選択されてレベ
ルシフタ２６に与えられ、２回続けてＯＦＦの表示デー
タであると、ＯＦＦ用の補正クロックが選択されてレベ
ルシフタ２６に与えられる。
連する構成を示す。本実施形態の出力コントロール部１
８４では、ＥＸＯＲ回路３２の出力側に、２入力ＮＡＮ
Ｄ回路１９１，１９２のそれぞれ一方の入力が共通に接
続される。ＮＡＮＤ回路１９１，１９２の他方の入力に
は、ＯＦＦ用の補正クロックおよびＯＮ用の補正クロッ
クがそれぞれ入力される。ＮＡＮＤ回路１９１，１９２
の出力は、クロックドインバータ回路１９３，１９４を
介してレベルシフタ２６に与えられる。クロックドイン
バータ回路１９３，１９４の制御のために、インバータ
回路１９５を介してラインラッチ２３の出力が与えられ
る。本実施形態の出力コントロール部１８４では、ライ
ンラッチ２３の出力ＱがＯＦＦ用であるかＯＮ用である
かに従って、クロックドインバータ回路１９３，１９４
を切換え、それぞれ異なる補正クロックをレベルシフタ
２６に与える。たとえば２回続けてＯＮの表示データが
与えられると、ＯＮ用の補正クロックが選択されてレベ
ルシフタ２６に与えられ、２回続けてＯＦＦの表示デー
タであると、ＯＦＦ用の補正クロックが選択されてレベ
ルシフタ２６に与えられる。
【００６９】図３４は、本実施形態における各駆動回路
の出力波形と液晶セルに印加される電圧波形を示す。液
晶セルは、ＯＮ表示時とＯＦＦ表示時とで印加される電
圧が異なるとき誘電率が変化するので電気容量も異な
る。このため信号のなまりの程度も異なるので、補正ク
ロックのパルス幅をＯＮ用とＯＦＦ用とで異ならせ、そ
れぞれ独立に調整することによって、表示パターンに関
係なく実効電圧値を同一とし、輝度むらの低減を図るこ
とができる。
の出力波形と液晶セルに印加される電圧波形を示す。液
晶セルは、ＯＮ表示時とＯＦＦ表示時とで印加される電
圧が異なるとき誘電率が変化するので電気容量も異な
る。このため信号のなまりの程度も異なるので、補正ク
ロックのパルス幅をＯＮ用とＯＦＦ用とで異ならせ、そ
れぞれ独立に調整することによって、表示パターンに関
係なく実効電圧値を同一とし、輝度むらの低減を図るこ
とができる。
【００７０】また、本実施形態を５Ｖ駆動法によって実
現することも可能である。その場合のセグメント側駆動
回路３５０の内部構成を図３５に、出力コントロール部
１８４に関連する構成を図３６に示す。液晶駆動出力回
路６８の１セグメント分の回路構成は、図１２と同一と
なる。以上説明した実施形態に対応する部分には同一の
参照符を付す。図１２のかわりに、図２２のようにする
ことも可能である。また、各駆動回路の出力波形および
液晶セルに印加される電圧波形を図３７に示す。図３４
と図３７とで、液晶セルに印加される電圧波形は同じと
なり、同一の効果が得られる。なお、回路の詳細な説明
および動作説明については、前述の内容と重複する部分
が多いため、ここでは省略する。さらに図３５および図
３６の出力コントロール部１８４およびラインラッチ２
３と液晶駆動出力回路６８との間と、交流化信号の液晶
駆動出力回路６８への入力部にレベルシフタを構成する
ことも可能である。
現することも可能である。その場合のセグメント側駆動
回路３５０の内部構成を図３５に、出力コントロール部
１８４に関連する構成を図３６に示す。液晶駆動出力回
路６８の１セグメント分の回路構成は、図１２と同一と
なる。以上説明した実施形態に対応する部分には同一の
参照符を付す。図１２のかわりに、図２２のようにする
ことも可能である。また、各駆動回路の出力波形および
液晶セルに印加される電圧波形を図３７に示す。図３４
と図３７とで、液晶セルに印加される電圧波形は同じと
なり、同一の効果が得られる。なお、回路の詳細な説明
および動作説明については、前述の内容と重複する部分
が多いため、ここでは省略する。さらに図３５および図
３６の出力コントロール部１８４およびラインラッチ２
３と液晶駆動出力回路６８との間と、交流化信号の液晶
駆動出力回路６８への入力部にレベルシフタを構成する
ことも可能である。
【００７１】図３８は、本発明の実施の第３形態による
セグメント側駆動回路２０２の内部構成を示す。本実施
形態で、液晶パネル１を駆動するための全体的構成は図
１に示す基礎形態と同様であり、対応する部分には同一
の参照符を付して重複した説明を省略する。本実施形態
では、交流化信号の変化の際の影響を考慮するため、セ
グメント側駆動回路２０２内に交流化信号比較回路２０
９を内蔵する。出力コントロール部２０４は、同一の表
示データが続く場合であっても交流化信号が変化する際
には補正クロックによる電圧補正を行わない。
セグメント側駆動回路２０２の内部構成を示す。本実施
形態で、液晶パネル１を駆動するための全体的構成は図
１に示す基礎形態と同様であり、対応する部分には同一
の参照符を付して重複した説明を省略する。本実施形態
では、交流化信号の変化の際の影響を考慮するため、セ
グメント側駆動回路２０２内に交流化信号比較回路２０
９を内蔵する。出力コントロール部２０４は、同一の表
示データが続く場合であっても交流化信号が変化する際
には補正クロックによる電圧補正を行わない。
【００７２】図３９は、図３８の１出力分について、レ
ベルシフタまでのより詳細な構成を示す。出力コントロ
ール部２０４内には、ＥＸＯＲ回路３２の出力とインバ
ータ回路３４の入力との間に、３入力のＮＡＮＤ回路２
１０が挿入される。３入力ＮＡＮＤ回路２１０の１つの
入力はＥＸＯＲ回路３２の出力に接続され、他の２つの
入力に補正クロックおよび交流化信号比較回路の出力が
それぞれ与えられる。
ベルシフタまでのより詳細な構成を示す。出力コントロ
ール部２０４内には、ＥＸＯＲ回路３２の出力とインバ
ータ回路３４の入力との間に、３入力のＮＡＮＤ回路２
１０が挿入される。３入力ＮＡＮＤ回路２１０の１つの
入力はＥＸＯＲ回路３２の出力に接続され、他の２つの
入力に補正クロックおよび交流化信号比較回路の出力が
それぞれ与えられる。
【００７３】図４０は、交流化信号比較回路２０９の内
部構成例を示す。交流化信号比較回路２０９内には、２
つのＤフリップフロップ回路２１１，２１２が、共に水
平同期信号（ＬＰ）をクロック信号ＣＫとして動作す
る。一方のＤフリップフロップ回路２１１のデータ入力
Ｄには交流化信号が与えられ、他方のＤフリップフロッ
プ回路２１２のデータ入力Ｄは一方のＤフリップフロッ
プ回路２１１の出力Ｑに接続される。他方のＤフリップ
フロップ回路２１２の出力Ｑは、インバータ回路２１３
によって反転される。ＥＸＯＲ回路２１４の一方入力に
は一方のＤフリップフロップ回路２１１の出力Ｑが与え
られ、ＥＸＯＲ回路２１４の他方入力にはインバータ回
路２１３の出力が与えられる。交流化信号比較回路２０
９は、或る走査期間とその前の走査期間の交流化信号の
状態を比較し、交流化信号変化直後の１走査期間で“Ｌ
ｏｗ”の出力を導出する。
部構成例を示す。交流化信号比較回路２０９内には、２
つのＤフリップフロップ回路２１１，２１２が、共に水
平同期信号（ＬＰ）をクロック信号ＣＫとして動作す
る。一方のＤフリップフロップ回路２１１のデータ入力
Ｄには交流化信号が与えられ、他方のＤフリップフロッ
プ回路２１２のデータ入力Ｄは一方のＤフリップフロッ
プ回路２１１の出力Ｑに接続される。他方のＤフリップ
フロップ回路２１２の出力Ｑは、インバータ回路２１３
によって反転される。ＥＸＯＲ回路２１４の一方入力に
は一方のＤフリップフロップ回路２１１の出力Ｑが与え
られ、ＥＸＯＲ回路２１４の他方入力にはインバータ回
路２１３の出力が与えられる。交流化信号比較回路２０
９は、或る走査期間とその前の走査期間の交流化信号の
状態を比較し、交流化信号変化直後の１走査期間で“Ｌ
ｏｗ”の出力を導出する。
【００７４】セグメント側駆動回路の出力は、交流化信
号の変化によって表示データ信号の状態に関係なく変化
する。このため、仮に連続する２走査期間の表示データ
が同一のデータであっても、交流化信号の変化時には出
力電圧が変化するので、電圧補正を行わなくても電圧レ
ベルの変化が生じる。本実施形態では、交流化信号の変
化時には補正電圧を出力しないように、交流化信号比較
回路２０９によって変化が検出されると、出力コントロ
ール部２０４から出力される信号を“Ｌｏｗ”として表
示データの状態に関係なく、液晶駆動出力回路２８には
補正電圧が出力されないように構成されている。
号の変化によって表示データ信号の状態に関係なく変化
する。このため、仮に連続する２走査期間の表示データ
が同一のデータであっても、交流化信号の変化時には出
力電圧が変化するので、電圧補正を行わなくても電圧レ
ベルの変化が生じる。本実施形態では、交流化信号の変
化時には補正電圧を出力しないように、交流化信号比較
回路２０９によって変化が検出されると、出力コントロ
ール部２０４から出力される信号を“Ｌｏｗ”として表
示データの状態に関係なく、液晶駆動出力回路２８には
補正電圧が出力されないように構成されている。
【００７５】本実施形態の各駆動回路の出力波形と液晶
セルに印加される電圧波形を図４１に示す。たとえば交
流化信号の変化の際、表示データがＯＮで継続していて
も、Ａで示すようにセグメント出力電圧には補正が行わ
れず、過剰な電圧変化による実効値の損失を防ぐことが
できる。このような交流化信号の変化の際に補正を行わ
ないようにする考え方は、実施の第１または第２形態と
組合せて用いても効果的に使用することができる。
セルに印加される電圧波形を図４１に示す。たとえば交
流化信号の変化の際、表示データがＯＮで継続していて
も、Ａで示すようにセグメント出力電圧には補正が行わ
れず、過剰な電圧変化による実効値の損失を防ぐことが
できる。このような交流化信号の変化の際に補正を行わ
ないようにする考え方は、実施の第１または第２形態と
組合せて用いても効果的に使用することができる。
【００７６】図４２は、本発明の実施の第４形態による
セグメント側駆動回路２２２の内部構成を示す。他の部
分の構成については、図９に示す基礎形態と同様である
ので説明を省略する。本実施形態の出力コントロール部
２２４には、図４０に示すような交流化信号比較回路２
０９からの比較結果が入力される。出力コントロール部
２２４の内部構成および関連する構成は図４３に示され
る。出力コントロール部２２４内には、ＥＸＯＲ回路３
２の出力とＮＡＮＤ回路３３の入力との間に、クロック
ドインバータ回路２３１，２３２による選択回路が挿入
され、交流化信号比較回路２０９からの出力によってＥ
ＸＯＲ回路３２の出力をそのままＮＡＮＤ回路３３の入
力に与えるか反転して与えるかを切換える。一般的に、
５Ｖ駆動法におけるセグメント駆動回路において、交流
化信号の変化と同時に表示データの状態が変化すると出
力波形は変化せず出力レベルが維持され、また交流化信
号の変化の際には表示データ信号に変化がない場合に出
力波形が変化する。そのため、交流化信号の変化直後の
１走査期間において、その走査期間と前回の走査期間と
の間で表示データが異なる場合に補正電圧を出力し、表
示データが同じ場合には補正電圧が出力されないように
構成する。
セグメント側駆動回路２２２の内部構成を示す。他の部
分の構成については、図９に示す基礎形態と同様である
ので説明を省略する。本実施形態の出力コントロール部
２２４には、図４０に示すような交流化信号比較回路２
０９からの比較結果が入力される。出力コントロール部
２２４の内部構成および関連する構成は図４３に示され
る。出力コントロール部２２４内には、ＥＸＯＲ回路３
２の出力とＮＡＮＤ回路３３の入力との間に、クロック
ドインバータ回路２３１，２３２による選択回路が挿入
され、交流化信号比較回路２０９からの出力によってＥ
ＸＯＲ回路３２の出力をそのままＮＡＮＤ回路３３の入
力に与えるか反転して与えるかを切換える。一般的に、
５Ｖ駆動法におけるセグメント駆動回路において、交流
化信号の変化と同時に表示データの状態が変化すると出
力波形は変化せず出力レベルが維持され、また交流化信
号の変化の際には表示データ信号に変化がない場合に出
力波形が変化する。そのため、交流化信号の変化直後の
１走査期間において、その走査期間と前回の走査期間と
の間で表示データが異なる場合に補正電圧を出力し、表
示データが同じ場合には補正電圧が出力されないように
構成する。
【００７７】図４４は、各駆動回路の出力波形と液晶セ
ルに印加される電圧波形を示す。この例では、交流化信
号の切換時に表示データがＯＮからＯＦＦに変わるの
で、セグメント出力電圧にはＡで示すような補正が行わ
れる。図４５に示すように、交流化信号の変化時に表示
データがＯＮで変化しなければ、Ｂで示すように補正は
行われない。このような交流化信号の変化の際の補正
は、他の実施形態でも同様に適用することができる。
ルに印加される電圧波形を示す。この例では、交流化信
号の切換時に表示データがＯＮからＯＦＦに変わるの
で、セグメント出力電圧にはＡで示すような補正が行わ
れる。図４５に示すように、交流化信号の変化時に表示
データがＯＮで変化しなければ、Ｂで示すように補正は
行われない。このような交流化信号の変化の際の補正
は、他の実施形態でも同様に適用することができる。
【００７８】また、本実施形態の図４２および図４３に
おいて、レベルシフタを含まない構成となっているけれ
ども、出力コントロール部２２４およびラインラッチ２
３と液晶駆動出力回路６８との間と、交流化信号の液晶
駆動出力回路６８への入力部とに、レベルシフタを構成
し、出力コントロール部２２４およびラインラッチ２３
までの回路であるコントロールロジック部と液晶駆動出
力回路部とを別電源で駆動するような５Ｖ駆動法とする
ことも可能である。
おいて、レベルシフタを含まない構成となっているけれ
ども、出力コントロール部２２４およびラインラッチ２
３と液晶駆動出力回路６８との間と、交流化信号の液晶
駆動出力回路６８への入力部とに、レベルシフタを構成
し、出力コントロール部２２４およびラインラッチ２３
までの回路であるコントロールロジック部と液晶駆動出
力回路部とを別電源で駆動するような５Ｖ駆動法とする
ことも可能である。
【００７９】図４６は、本発明の実施の第５形態による
液晶表示パネルの駆動装置の概略的な電気的構成を示
す。本実施形態で、基礎形態または実施の第１〜第４形
態の構成と対応する部分には同一の参照符を付し、重複
した説明を省略する。本実施形態の特徴は、コントロー
ラ２２５から２つの補正クロックが供給され、１走査期
間に２つの補正期間が設定されることである。また電源
回路８４からセグメント側駆動回路２２６へは、Ｖ０か
らＶ５までの１０種類の電圧が与えられる。本実施形態
の駆動装置の構成は、前記コントローラ２２５およびセ
グメント側駆動回路２２６を除いては、図１４の基礎形
態と同じである。
液晶表示パネルの駆動装置の概略的な電気的構成を示
す。本実施形態で、基礎形態または実施の第１〜第４形
態の構成と対応する部分には同一の参照符を付し、重複
した説明を省略する。本実施形態の特徴は、コントロー
ラ２２５から２つの補正クロックが供給され、１走査期
間に２つの補正期間が設定されることである。また電源
回路８４からセグメント側駆動回路２２６へは、Ｖ０か
らＶ５までの１０種類の電圧が与えられる。本実施形態
の駆動装置の構成は、前記コントローラ２２５およびセ
グメント側駆動回路２２６を除いては、図１４の基礎形
態と同じである。
【００８０】図４７は、セグメント側駆動回路２２６の
内部構成を示す。出力コントロール部２２７および液晶
駆動出力回路２２８以外の構成については、図１５に示
す実施の第３形態と同様であるので説明を省略する。出
力コントロール部２２７の内部構成および関連する構成
は図４８に示される。出力コントロール部２２７内に
は、ＥＸＯＲ回路３２の出力がＮＡＮＤ回路３３の一方
の入力と共に、ＮＯＲ回路３６の一方の入力にも与えら
れる。ＮＯＲ回路３６の他方の入力には、インバータ回
路３７を介して第１の補正クロックが与えられる。第２
の補正クロックは、ＮＡＮＤ回路３３の他方の入力に与
えられる。Ｄフリップフロップ回路３１には、前走査期
間のデータが記憶され、ＥＸＯＲ回路３２によって前走
査期間のデータとラインラッチ回路２３からの現走査期
間のデータとが比較される。データが同一であり、かつ
第２の補正クロックが”Ｈｉｇｈ”の期間においての
み、インバータ回路３４の出力が”Ｈｉｇｈ”となる。
この出力がレベルシフタ２６を介する出力として液晶
駆動出力回路２２８に与えられると、補正用の中間レベ
ルの電圧であるＶ１０，Ｖ１２，Ｖ３４，Ｖ４５が出力
される。
内部構成を示す。出力コントロール部２２７および液晶
駆動出力回路２２８以外の構成については、図１５に示
す実施の第３形態と同様であるので説明を省略する。出
力コントロール部２２７の内部構成および関連する構成
は図４８に示される。出力コントロール部２２７内に
は、ＥＸＯＲ回路３２の出力がＮＡＮＤ回路３３の一方
の入力と共に、ＮＯＲ回路３６の一方の入力にも与えら
れる。ＮＯＲ回路３６の他方の入力には、インバータ回
路３７を介して第１の補正クロックが与えられる。第２
の補正クロックは、ＮＡＮＤ回路３３の他方の入力に与
えられる。Ｄフリップフロップ回路３１には、前走査期
間のデータが記憶され、ＥＸＯＲ回路３２によって前走
査期間のデータとラインラッチ回路２３からの現走査期
間のデータとが比較される。データが同一であり、かつ
第２の補正クロックが”Ｈｉｇｈ”の期間においての
み、インバータ回路３４の出力が”Ｈｉｇｈ”となる。
この出力がレベルシフタ２６を介する出力として液晶
駆動出力回路２２８に与えられると、補正用の中間レベ
ルの電圧であるＶ１０，Ｖ１２，Ｖ３４，Ｖ４５が出力
される。
【００８１】ＥＸＯＲ回路３２の出力はＮＯＲ回路３６
にも与えられ、データが異なり、かつインバータ回路３
７を介して入力される第１の補正クロックが”Ｈｉｇ
ｈ”期間においてのみ、ＮＯＲ回路３６の出力が”Ｈｉ
ｇｈ”となる。この出力は、レベルシフタ２６を介する
出力として液晶駆動出力回路２２８に与えられる。図
４９は、図４７の液晶駆動出力回路２２８の１セグメン
ト電極分の回路構成を示す。各セグメント電極Ｘｎに
は、ソース電極がＶ０，Ｖ１０，Ｖ１２，Ｖ２，Ｖ１に
それぞれ接続されるＰチャネルＭＯＳトランジスタ１０
１，１０２，１０３，１０４，１２３のドレイン電極
と、ソース電極がＶ３，Ｖ３４，Ｖ４５，Ｖ５，Ｖ４に
それぞれ接続されるＮチャネルＭＯＳトランジスタ１０
５，１０６，１０７，１０８，１２６のドレイン電極と
が共通接続される。ＰチャネルＭＯＳトランジスタ１０
１，１０２，１０３，１０４，１２３のゲート電極に
は、ＮＡＮＤ回路１５６，１１２，１１３，１５７，１
２５の出力端子がそれぞれ接続される。ＮチャネルＭＯ
Ｓトランジスタ１０５，１０６，１０７，１０８，１２
６のゲート電極には、ＮＯＲ回路１５８，１１６，１１
７，１５９，１２７の出力端子がそれぞれ接続される。
ＮＡＮＤ回路１５６，１１２，１１３，１５７，１２５
およびＮＯＲ回路１５８，１１６，１１７，１５９，１
２７の入力側には、出力コントロール部２２７のインバ
ータ回路３４およびＮＯＲ回路３６のレベルシフタ２６
を介する出力と、ラインラッチ２３からレベルシフ
タ２５を介する出力と、交流化信号からレベルシフタ
２７を介する入力とが、直接、またはインバータ回路
１２１，１２０，１１９を介して与えられる。次の表７
は、図４７の論理回路の動作を表す真理値を示す。
にも与えられ、データが異なり、かつインバータ回路３
７を介して入力される第１の補正クロックが”Ｈｉｇ
ｈ”期間においてのみ、ＮＯＲ回路３６の出力が”Ｈｉ
ｇｈ”となる。この出力は、レベルシフタ２６を介する
出力として液晶駆動出力回路２２８に与えられる。図
４９は、図４７の液晶駆動出力回路２２８の１セグメン
ト電極分の回路構成を示す。各セグメント電極Ｘｎに
は、ソース電極がＶ０，Ｖ１０，Ｖ１２，Ｖ２，Ｖ１に
それぞれ接続されるＰチャネルＭＯＳトランジスタ１０
１，１０２，１０３，１０４，１２３のドレイン電極
と、ソース電極がＶ３，Ｖ３４，Ｖ４５，Ｖ５，Ｖ４に
それぞれ接続されるＮチャネルＭＯＳトランジスタ１０
５，１０６，１０７，１０８，１２６のドレイン電極と
が共通接続される。ＰチャネルＭＯＳトランジスタ１０
１，１０２，１０３，１０４，１２３のゲート電極に
は、ＮＡＮＤ回路１５６，１１２，１１３，１５７，１
２５の出力端子がそれぞれ接続される。ＮチャネルＭＯ
Ｓトランジスタ１０５，１０６，１０７，１０８，１２
６のゲート電極には、ＮＯＲ回路１５８，１１６，１１
７，１５９，１２７の出力端子がそれぞれ接続される。
ＮＡＮＤ回路１５６，１１２，１１３，１５７，１２５
およびＮＯＲ回路１５８，１１６，１１７，１５９，１
２７の入力側には、出力コントロール部２２７のインバ
ータ回路３４およびＮＯＲ回路３６のレベルシフタ２６
を介する出力と、ラインラッチ２３からレベルシフ
タ２５を介する出力と、交流化信号からレベルシフタ
２７を介する入力とが、直接、またはインバータ回路
１２１，１２０，１１９を介して与えられる。次の表７
は、図４７の論理回路の動作を表す真理値を示す。
【００８２】
【表７】
【００８３】図５０は、各駆動回路の出力波形と液晶セ
ルに印加される電圧波形を示す。出力が変化する際に
は、第１の補正クロックの期間に出力が１度Ｖ１または
Ｖ４の中間レベルに留まるので、コモン側にのるスパイ
ク（ヒゲ）を分散させ、実効電圧差を小さくすることが
可能になる。これによって、さらに輝度むら（シャドウ
イング）の抑制を行うことができる。
ルに印加される電圧波形を示す。出力が変化する際に
は、第１の補正クロックの期間に出力が１度Ｖ１または
Ｖ４の中間レベルに留まるので、コモン側にのるスパイ
ク（ヒゲ）を分散させ、実効電圧差を小さくすることが
可能になる。これによって、さらに輝度むら（シャドウ
イング）の抑制を行うことができる。
【００８４】図５１は、本発明の実施の第６形態とし
て、実施の第５形態を５Ｖ駆動法で実現する構成を示
す。本実施形態で、基礎形態または第１〜第５形態に対
応する部分は同一の参照符を付し、重複した説明を省略
する。本実施形態は、特に、図２０に示す基礎形態に類
似し、補正クロックが追加されて２つになっている点が
異なる。このためセグメント側駆動回路２３６の構成
も、図５２に示すように異なる。また、電源回路１２４
からセグメント側駆動回路２３６へは５種類の電圧が与
えられる。図５３は、１出力分のより詳細な回路構成の
一例を示す。
て、実施の第５形態を５Ｖ駆動法で実現する構成を示
す。本実施形態で、基礎形態または第１〜第５形態に対
応する部分は同一の参照符を付し、重複した説明を省略
する。本実施形態は、特に、図２０に示す基礎形態に類
似し、補正クロックが追加されて２つになっている点が
異なる。このためセグメント側駆動回路２３６の構成
も、図５２に示すように異なる。また、電源回路１２４
からセグメント側駆動回路２３６へは５種類の電圧が与
えられる。図５３は、１出力分のより詳細な回路構成の
一例を示す。
【００８５】図５４は、図５２の液晶駆動出力回路２３
８の１セグメント電極分の回路構成を示す。各セグメン
ト電極Ｘｎには、ソース電極がＶＳＨ，ＶＳＨＨ，ＶＣ
Ｍにそれぞれ接続されるＰチャネルＭＯＳトランジスタ
７１，７２，９５のドレイン電極と、ソース電極がＶＳ
ＬＨ，ＶＳＬ，ＶＣＭにそれぞれ接続されるＮチャネル
ＭＯＳトランジスタ７３，７４，９６のドレイン電極と
が共通接続される。ＰチャネルＭＯＳトランジスタ７
１，７２のゲート電極には、ＮＡＮＤ回路９１，９２の
出力端子がそれぞれ接続される。ＮチャネルＭＯＳトラ
ンジスタ７３，７４のゲート電極には、ＮＯＲ回路９
３，９４の出力端子がそれぞれ接続される。ＮＡＮＤ回
路９１，９２およびＮＯＲ回路９３，９４の入力側に
は、出力コントロール部２２７のインバータ回路３４お
よびＮＯＲ回路３６の出力と、ラインラッチ２３の
出力と、交流化信号とが、インバータ回路７６，８
０，８１，９７およびクロックドインバータ回路７８，
７９で構成する論理回路を介して与えられる。次の表８
は、図５４の論理回路の動作を表す真理値を示す。
８の１セグメント電極分の回路構成を示す。各セグメン
ト電極Ｘｎには、ソース電極がＶＳＨ，ＶＳＨＨ，ＶＣ
Ｍにそれぞれ接続されるＰチャネルＭＯＳトランジスタ
７１，７２，９５のドレイン電極と、ソース電極がＶＳ
ＬＨ，ＶＳＬ，ＶＣＭにそれぞれ接続されるＮチャネル
ＭＯＳトランジスタ７３，７４，９６のドレイン電極と
が共通接続される。ＰチャネルＭＯＳトランジスタ７
１，７２のゲート電極には、ＮＡＮＤ回路９１，９２の
出力端子がそれぞれ接続される。ＮチャネルＭＯＳトラ
ンジスタ７３，７４のゲート電極には、ＮＯＲ回路９
３，９４の出力端子がそれぞれ接続される。ＮＡＮＤ回
路９１，９２およびＮＯＲ回路９３，９４の入力側に
は、出力コントロール部２２７のインバータ回路３４お
よびＮＯＲ回路３６の出力と、ラインラッチ２３の
出力と、交流化信号とが、インバータ回路７６，８
０，８１，９７およびクロックドインバータ回路７８，
７９で構成する論理回路を介して与えられる。次の表８
は、図５４の論理回路の動作を表す真理値を示す。
【００８６】
【表８】
【００８７】図５５は本実施形態の動作時の各部の電圧
波形を示し、図５６および図５７はＯＮ表示時とＯＦＦ
表示時についてそれぞれ拡大して示す。セグメント側の
出力電圧が変化する際に、１度中間レベルに留まるの
で、コモン側にのるスパイクが分散され、影響を低減す
ることができる。
波形を示し、図５６および図５７はＯＮ表示時とＯＦＦ
表示時についてそれぞれ拡大して示す。セグメント側の
出力電圧が変化する際に、１度中間レベルに留まるの
で、コモン側にのるスパイクが分散され、影響を低減す
ることができる。
【００８８】また、本実施形態においては、レベルシフ
タを含まない構成としているけれども、レベルシフタを
含む構成とすることも可能である。その場合は、図５２
および図５３において、出力コントロール部２２７およ
びラインラッチ２３と液晶駆動出力回路２３８との間
と、交流化信号の液晶駆動出力回路２３８への入力部と
に、レベルシフタを構成すれば実現することができる。
タを含まない構成としているけれども、レベルシフタを
含む構成とすることも可能である。その場合は、図５２
および図５３において、出力コントロール部２２７およ
びラインラッチ２３と液晶駆動出力回路２３８との間
と、交流化信号の液晶駆動出力回路２３８への入力部と
に、レベルシフタを構成すれば実現することができる。
【００８９】図５８は、本発明の実施の第７形態による
液晶駆動装置のセグメント側駆動回路２４２の構成を示
す。図５９は、１出力分についてのより詳細な内部構成
を示す。本実施形態は、図４２に示す実施の第４形態の
セグメント側駆動回路２２２と同様に５Ｖ駆動法を用
い、補正クロックを追加しているとともに、液晶駆動出
力回路２４８に５種類の電圧を与える。ＥＸＯＲ回路３
２の出力と、ＮＡＮＤ回路３３およびＮＯＲ回路３６の
入力との間には、クロックドインバータ回路２３１，２
３２およびインバータ回路２３４，２３３からなる論理
回路がもうけられ、交流化信号比較回路２０９からの出
力によって、そのまま接続されるか、反転して接続され
るかが切換えられる。したがって、交流化信号の変化時
には、表示データが変化しない場合の方に、出力コント
ロール部２４４からの出力によって、液晶駆動出力回路
２４８から、第１の補正期間に中間レベルとしてＶＣＭ
が出力される。これによって、交流化信号の変化の際の
影響を改善することができる。
液晶駆動装置のセグメント側駆動回路２４２の構成を示
す。図５９は、１出力分についてのより詳細な内部構成
を示す。本実施形態は、図４２に示す実施の第４形態の
セグメント側駆動回路２２２と同様に５Ｖ駆動法を用
い、補正クロックを追加しているとともに、液晶駆動出
力回路２４８に５種類の電圧を与える。ＥＸＯＲ回路３
２の出力と、ＮＡＮＤ回路３３およびＮＯＲ回路３６の
入力との間には、クロックドインバータ回路２３１，２
３２およびインバータ回路２３４，２３３からなる論理
回路がもうけられ、交流化信号比較回路２０９からの出
力によって、そのまま接続されるか、反転して接続され
るかが切換えられる。したがって、交流化信号の変化時
には、表示データが変化しない場合の方に、出力コント
ロール部２４４からの出力によって、液晶駆動出力回路
２４８から、第１の補正期間に中間レベルとしてＶＣＭ
が出力される。これによって、交流化信号の変化の際の
影響を改善することができる。
【００９０】図６０は、本実施形態の動作時の各部の電
圧波形を示す。交流化信号が変化する際に、表示データ
は”ＯＮ”で変わらないけれども、セグメント側出力電
圧は、１度中間のＶＣＭに変わってからさら変化する。
図５５では、このような２段階の変化ではなく、１回で
変化している。また、図５５では、交流化信号が変化し
た後、第２の補正期間での補正が行われているけれど
も、図６０では第２の補正期間での補正は行われていな
い。また、本実施形態においては、レベルシフタを含ま
ない構成としているけれども、レベルシフタを含む構成
とすることも可能である。その場合は、図５８および図
５９において、出力コントロール部２４４およびライン
ラッチ２３と液晶駆動出力回路２４８との間と、交流化
信号の液晶駆動出力回路２４８への入力部とに、レベル
シフタを構成すれば実現することができる。
圧波形を示す。交流化信号が変化する際に、表示データ
は”ＯＮ”で変わらないけれども、セグメント側出力電
圧は、１度中間のＶＣＭに変わってからさら変化する。
図５５では、このような２段階の変化ではなく、１回で
変化している。また、図５５では、交流化信号が変化し
た後、第２の補正期間での補正が行われているけれど
も、図６０では第２の補正期間での補正は行われていな
い。また、本実施形態においては、レベルシフタを含ま
ない構成としているけれども、レベルシフタを含む構成
とすることも可能である。その場合は、図５８および図
５９において、出力コントロール部２４４およびライン
ラッチ２３と液晶駆動出力回路２４８との間と、交流化
信号の液晶駆動出力回路２４８への入力部とに、レベル
シフタを構成すれば実現することができる。
【００９１】以上説明した実施の各形態に用いられてい
る補正期間を設定するための補正クロック発生手段の回
路構成を図６１に示し、実施の第８形態として説明す
る。補正クロック発生手段は、リセット付きＤフリップ
フロップ３０１、リセット付きＴフリップフロップ３０
２，３０３、２入力ＡＮＤ回路３０４，３１１、ＥＸＮ
ＯＲ回路３０５，３０６，３０７、４入力ＡＮＤ回路３
０８、セット付きＤフリップフロップ３０９、およびイ
ンバータ回路３１０によって構成されている。
る補正期間を設定するための補正クロック発生手段の回
路構成を図６１に示し、実施の第８形態として説明す
る。補正クロック発生手段は、リセット付きＤフリップ
フロップ３０１、リセット付きＴフリップフロップ３０
２，３０３、２入力ＡＮＤ回路３０４，３１１、ＥＸＮ
ＯＲ回路３０５，３０６，３０７、４入力ＡＮＤ回路３
０８、セット付きＤフリップフロップ３０９、およびイ
ンバータ回路３１０によって構成されている。
【００９２】次に回路の動作について説明する。水平同
期信号のＨｉｇｈ期間にＤフリップフロップ３０１およ
びＴフリップフロップ３０２，３０３はリセットされ、
それぞれのフリップフロップのＱ出力はＬｏｗとなる。
データラッチクロックの変化によって、Ｄフリップフロ
ップ３０１からはデータラッチクロックの２分周の周期
の波形が、Ｔフリップフロップ３０２，３０３からは４
分周および８分周の周期の波形が、Ｑ出力からそれぞれ
出力される。３ビットの比較用値Ａ１，Ａ２，Ａ３は、
ＨｉｇｈレベルまたはＬｏｗレベルに固定する。Ａ１〜
Ａ３をどのレベルに固定するかによって、補正クロック
の幅を変えることができる。ここでは説明の便宜上、Ａ
１，Ａ３をＨｉｇｈレベル、Ａ２をＬｏｗレベルとする
けれども、必要な補正期間に応じて、変更することは可
能である。Ｄフリップフロップ３０１およびＴフリップ
フロップ３０２，３０３のＱ出力とＡ１〜Ａ３とを、Ｅ
ＸＮＯＲ回路３０５〜３０７で比較する。Ｄフリップフ
ロップ３０９は、水平同期信号のＨｉｇｈ期間にセット
され、Ｑ出力がＨｉｇｈレベルとなる。比較結果である
ＥＸＮＯＲ回路３０５〜３０７の出力と、Ｄフリップフ
ロップ３０９のＱ出力とに応じて、４入力ＡＮＤ回路３
０８の出力が変化する。その変化によって、Ｄフリップ
フロップ３０９のＱ出力をＬｏｗレベルに変化させ、Ａ
ＮＤ回路３１１で、インバータ回路３１０によって水平
同期信号を反転させた信号と論理積をとれば、補正クロ
ックが得られる。以上説明した動作の内容を図６２に示
す。
期信号のＨｉｇｈ期間にＤフリップフロップ３０１およ
びＴフリップフロップ３０２，３０３はリセットされ、
それぞれのフリップフロップのＱ出力はＬｏｗとなる。
データラッチクロックの変化によって、Ｄフリップフロ
ップ３０１からはデータラッチクロックの２分周の周期
の波形が、Ｔフリップフロップ３０２，３０３からは４
分周および８分周の周期の波形が、Ｑ出力からそれぞれ
出力される。３ビットの比較用値Ａ１，Ａ２，Ａ３は、
ＨｉｇｈレベルまたはＬｏｗレベルに固定する。Ａ１〜
Ａ３をどのレベルに固定するかによって、補正クロック
の幅を変えることができる。ここでは説明の便宜上、Ａ
１，Ａ３をＨｉｇｈレベル、Ａ２をＬｏｗレベルとする
けれども、必要な補正期間に応じて、変更することは可
能である。Ｄフリップフロップ３０１およびＴフリップ
フロップ３０２，３０３のＱ出力とＡ１〜Ａ３とを、Ｅ
ＸＮＯＲ回路３０５〜３０７で比較する。Ｄフリップフ
ロップ３０９は、水平同期信号のＨｉｇｈ期間にセット
され、Ｑ出力がＨｉｇｈレベルとなる。比較結果である
ＥＸＮＯＲ回路３０５〜３０７の出力と、Ｄフリップフ
ロップ３０９のＱ出力とに応じて、４入力ＡＮＤ回路３
０８の出力が変化する。その変化によって、Ｄフリップ
フロップ３０９のＱ出力をＬｏｗレベルに変化させ、Ａ
ＮＤ回路３１１で、インバータ回路３１０によって水平
同期信号を反転させた信号と論理積をとれば、補正クロ
ックが得られる。以上説明した動作の内容を図６２に示
す。
【００９３】また、本実施形態において、２分周回路を
３段とし、比較を３ビットとしているけれども、補正ク
ロックの幅に応じて、比較ビット数を増加させれば、大
きな幅の補正クロックを得ることができる。さらに、本
実施形態の回路を、セグメント側駆動回路に内蔵するこ
とも可能であるとともにコントローラ内に構成すること
も可能である。
３段とし、比較を３ビットとしているけれども、補正ク
ロックの幅に応じて、比較ビット数を増加させれば、大
きな幅の補正クロックを得ることができる。さらに、本
実施形態の回路を、セグメント側駆動回路に内蔵するこ
とも可能であるとともにコントローラ内に構成すること
も可能である。
【００９４】実施の第８形態においては水平同期信号の
変化直後に補正クロックを発生させているけれども、補
正期間は一走査期間内であれば、どこに設けてもよい。
そのため、水平同期信号変化直後以外に補正クロックを
発生させる方法を、実施の第９形態として説明する。
変化直後に補正クロックを発生させているけれども、補
正期間は一走査期間内であれば、どこに設けてもよい。
そのため、水平同期信号変化直後以外に補正クロックを
発生させる方法を、実施の第９形態として説明する。
【００９５】本実施形態による補正クロック発生のため
の回路構成を図６３に示す。実施の第８形態と同一の部
分については、同一の参照符を付し、説明は省略する。
実施の第８形態と異なる部分は、比較の結果が３入力の
ＡＮＤ回路３１３に入力されることと、セット付きＤフ
リップフロップ３１４およびリセット付きＤフリップフ
ロップ３１５，３１６によってシフトレジスタ回路が構
成されていることである。
の回路構成を図６３に示す。実施の第８形態と同一の部
分については、同一の参照符を付し、説明は省略する。
実施の第８形態と異なる部分は、比較の結果が３入力の
ＡＮＤ回路３１３に入力されることと、セット付きＤフ
リップフロップ３１４およびリセット付きＤフリップフ
ロップ３１５，３１６によってシフトレジスタ回路が構
成されていることである。
【００９６】次に、回路の動作のタイムチャートを図６
４に示す。３入力ＡＮＤ回路３１３の出力がＥＸＮＯＲ
回路３０５〜３０７の比較結果に応じて変化し、水平同
期信号のＨｉｇｈ期間にセットされたＤフリップフロッ
プ３１４のＨｉｇｈレベルのデータを、その３入力ＡＮ
Ｄ回路３１３の出力信号により、Ｄフリップフロップ３
１５，３１６へ順にシフトし、補正クロックが得られ
る。Ｄフリップフロップ３１４，３１５，３１６によっ
て構成されるシフトレジスタの規模を大きくすれば、水
平同期信号の変化から補正期間の開始時点までの期間を
大きくすることができる。また、Ａ１〜Ａ３の固定レベ
ルをさまざまな組合せとすることによって、補正期間の
幅および補正期間の位置を変えることができる。また、
本実施形態において、２分周回路を３段とし、比較を３
ビットで行っているけれども、補正クロックの幅に応じ
て比較ビット数を増加させれば、より大きな幅の補正ク
ロックを得ることもできる。さらに、本実施形態の回路
をコントローラ内に構成する以外に、セグメント側駆動
回路に内蔵することも可能である。
４に示す。３入力ＡＮＤ回路３１３の出力がＥＸＮＯＲ
回路３０５〜３０７の比較結果に応じて変化し、水平同
期信号のＨｉｇｈ期間にセットされたＤフリップフロッ
プ３１４のＨｉｇｈレベルのデータを、その３入力ＡＮ
Ｄ回路３１３の出力信号により、Ｄフリップフロップ３
１５，３１６へ順にシフトし、補正クロックが得られ
る。Ｄフリップフロップ３１４，３１５，３１６によっ
て構成されるシフトレジスタの規模を大きくすれば、水
平同期信号の変化から補正期間の開始時点までの期間を
大きくすることができる。また、Ａ１〜Ａ３の固定レベ
ルをさまざまな組合せとすることによって、補正期間の
幅および補正期間の位置を変えることができる。また、
本実施形態において、２分周回路を３段とし、比較を３
ビットで行っているけれども、補正クロックの幅に応じ
て比較ビット数を増加させれば、より大きな幅の補正ク
ロックを得ることもできる。さらに、本実施形態の回路
をコントローラ内に構成する以外に、セグメント側駆動
回路に内蔵することも可能である。
【００９７】図６５は、本発明の実施の第１０形態とし
て、一走査期間に２種類の補正期間を設定するための２
種類の補正クロック発生回路を示す。本実施形態は、実
施の第１０形態と第１１形態とを併合した構成を有し、
その動作のタイミングを図６６に示す。第１の補正クロ
ックである補正クロック１として、実施の第８形態と同
じ補正クロックが得られる。第２の補正クロックである
補正クロック２は、実施の第９形態と同じ補正クロック
が得られる。本実施形態においては、補正クロック１お
よび補正クロック２を共通の比較結果に基づいて発生し
ているけれども、それぞれ別々の比較結果に基づいて発
生することも可能である。また分周回路の段数、比較の
ビット数、シフトレジスタの規模、Ａ１〜Ａ３の固定レ
ベルの組合せ等を必要に応じて変更することによって、
補正期間の位置、幅などを自由に変えることが可能とな
る。さらに、本実施形態の回路をコントローラ内に構成
する以外に、セグメント側駆動回路に内蔵することも可
能である。
て、一走査期間に２種類の補正期間を設定するための２
種類の補正クロック発生回路を示す。本実施形態は、実
施の第１０形態と第１１形態とを併合した構成を有し、
その動作のタイミングを図６６に示す。第１の補正クロ
ックである補正クロック１として、実施の第８形態と同
じ補正クロックが得られる。第２の補正クロックである
補正クロック２は、実施の第９形態と同じ補正クロック
が得られる。本実施形態においては、補正クロック１お
よび補正クロック２を共通の比較結果に基づいて発生し
ているけれども、それぞれ別々の比較結果に基づいて発
生することも可能である。また分周回路の段数、比較の
ビット数、シフトレジスタの規模、Ａ１〜Ａ３の固定レ
ベルの組合せ等を必要に応じて変更することによって、
補正期間の位置、幅などを自由に変えることが可能とな
る。さらに、本実施形態の回路をコントローラ内に構成
する以外に、セグメント側駆動回路に内蔵することも可
能である。
【００９８】本発明の実施の第１１形態として、図６７
に示すように、２つの補正クロック用にＤフリップフロ
ップ３３１，３３２，３３３およびＤフリップフロップ
３３７，３３８，３３９，３４０によるシフトレジスタ
を２種類使用し、３ビットの比較値Ａ１，Ａ２，Ａ３用
にＥＸＮＯＲ回路３０５，３０６，３０７および３入力
ＡＮＤ回路３３０を、２ビットの比較値Ｂ１，Ｂ２用に
ＥＸＮＯＲ回路３３４，３３５および２入力ＡＮＤ回路
３３６を設け、比較を別々に行う構成とすることもでき
る。さらに、本実施形態の回路をコントローラ内に構成
する以外に、セグメント側駆動回路に内蔵することも可
能である。
に示すように、２つの補正クロック用にＤフリップフロ
ップ３３１，３３２，３３３およびＤフリップフロップ
３３７，３３８，３３９，３４０によるシフトレジスタ
を２種類使用し、３ビットの比較値Ａ１，Ａ２，Ａ３用
にＥＸＮＯＲ回路３０５，３０６，３０７および３入力
ＡＮＤ回路３３０を、２ビットの比較値Ｂ１，Ｂ２用に
ＥＸＮＯＲ回路３３４，３３５および２入力ＡＮＤ回路
３３６を設け、比較を別々に行う構成とすることもでき
る。さらに、本実施形態の回路をコントローラ内に構成
する以外に、セグメント側駆動回路に内蔵することも可
能である。
【００９９】また、本発明の実施の第８〜第１１形態で
述べた比較値Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２用の各端子
は、外部端子として取出す以外に、半導体集積回路内部
で、電源電圧や接地電圧にショートさせて固定すること
もできる。さらに、半導体集積回路製造時のアセンブリ
工程で、ワイヤボンドあるいは、テープキャリアパッケ
ージ上のインナーリード配線などによって、該当部と電
源とをショートさせてもよい。
述べた比較値Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２用の各端子
は、外部端子として取出す以外に、半導体集積回路内部
で、電源電圧や接地電圧にショートさせて固定すること
もできる。さらに、半導体集積回路製造時のアセンブリ
工程で、ワイヤボンドあるいは、テープキャリアパッケ
ージ上のインナーリード配線などによって、該当部と電
源とをショートさせてもよい。
【０１００】以上説明した実施の各形態では、単純マト
リクス型の液晶パネル１に対する駆動に本発明を適用し
ているけれども、アクティブマトリクス型液晶パネルで
も信号線の駆動の際に同様な補正を行って、輝度のむら
の低減を図ることができる。
リクス型の液晶パネル１に対する駆動に本発明を適用し
ているけれども、アクティブマトリクス型液晶パネルで
も信号線の駆動の際に同様な補正を行って、輝度のむら
の低減を図ることができる。
【０１０１】
【発明の効果】以上のように本発明によれば、１走査期
間内で予め設定される補正期間で、各画素列で表示すべ
き画像データが２回の走査期間で変化がない場合のみセ
グメント側駆動回路の出力電圧をＯＮ表示電圧レベルと
ＯＦＦ表示電圧レベルとの中間のレベルに補正する。こ
れによって表示データの変化がある場合とない場合とで
液晶セルに印加される実効電圧値を同じとし、変化に伴
う電圧波形のなまりによる実効電圧の損失の程度を合わ
せ、表示パターンの違いによる輝度むらを低減すること
ができる。表示データの変化がある場合には補正を行わ
ないので、バイアス電圧比の変化を最小限に抑え、消費
電流の増大を抑えることができる。
間内で予め設定される補正期間で、各画素列で表示すべ
き画像データが２回の走査期間で変化がない場合のみセ
グメント側駆動回路の出力電圧をＯＮ表示電圧レベルと
ＯＦＦ表示電圧レベルとの中間のレベルに補正する。こ
れによって表示データの変化がある場合とない場合とで
液晶セルに印加される実効電圧値を同じとし、変化に伴
う電圧波形のなまりによる実効電圧の損失の程度を合わ
せ、表示パターンの違いによる輝度むらを低減すること
ができる。表示データの変化がある場合には補正を行わ
ないので、バイアス電圧比の変化を最小限に抑え、消費
電流の増大を抑えることができる。
【０１０２】また、補正期間に変化させる中間のレベル
を、セグメント側の駆動回路からの出力電圧がＯＮ表示
レベルであるときとＯＦＦ表示レベルであるときとで異
なる電圧レベルを選択する。液晶セルは、印加される電
圧レベルによって容量が変化するので、補正電圧もＯＮ
とＯＦＦとで変化させ、それぞれ独立に波形なまりの程
度の補正を行い、より一層の実効電圧値のばらつきの低
減を図ることができる。また、変化させる補正電圧値の
各表示電圧値からの電位差をさらに小さくし、消費電流
増加を抑えるとともに、補正期間の調整により容易に実
効電圧値のバラツキを低減し、輝度むらを低減できる。
また、液晶パネルを交流化駆動する際には、表示データ
に変化がなくてもセグメント側駆動回路の出力電圧は変
化するので、中間電圧への補正を行わず、一層有効に表
示むらの解消を図ることができる。
を、セグメント側の駆動回路からの出力電圧がＯＮ表示
レベルであるときとＯＦＦ表示レベルであるときとで異
なる電圧レベルを選択する。液晶セルは、印加される電
圧レベルによって容量が変化するので、補正電圧もＯＮ
とＯＦＦとで変化させ、それぞれ独立に波形なまりの程
度の補正を行い、より一層の実効電圧値のばらつきの低
減を図ることができる。また、変化させる補正電圧値の
各表示電圧値からの電位差をさらに小さくし、消費電流
増加を抑えるとともに、補正期間の調整により容易に実
効電圧値のバラツキを低減し、輝度むらを低減できる。
また、液晶パネルを交流化駆動する際には、表示データ
に変化がなくてもセグメント側駆動回路の出力電圧は変
化するので、中間電圧への補正を行わず、一層有効に表
示むらの解消を図ることができる。
【０１０３】さらに本発明によれば、１走査期間内で予
め設定される補正期間で、各画素列で表示すべき画像デ
ータが２回の走査期間で変化がない場合のみセグメント
側駆動回路の出力電圧をＯＮ表示電圧レベルとＯＦＦ表
示電圧レベルとの中間のレベルに補正する。これによっ
て表示データの変化がある場合とない場合とで液晶セル
に印加される実効電圧値を同じとし、変化に伴う電圧波
形のなまりによる実効電圧の損失の程度を合わせ、表示
パターンの違いによる輝度むらを低減することができ
る。表示データの変化がある場合には補正を行わないの
で、バイアス電圧比の変化を最小限に抑え、消費電流の
増大を抑えることができる。また、中間のレベルとして
コモン側の駆動回路が走査線を非選択状態にするために
出力する非選択電圧を補正電圧として利用するので、製
造コストの増加を抑えて安価な駆動装置を実現すること
ができる。また、液晶パネルを交流化駆動する際には、
表示データに変化がなくてもセグメント側駆動回路の出
力電圧は変化するので、中間電圧への補正を行わず、一
層有効に表示むらの解消を図ることができる。
め設定される補正期間で、各画素列で表示すべき画像デ
ータが２回の走査期間で変化がない場合のみセグメント
側駆動回路の出力電圧をＯＮ表示電圧レベルとＯＦＦ表
示電圧レベルとの中間のレベルに補正する。これによっ
て表示データの変化がある場合とない場合とで液晶セル
に印加される実効電圧値を同じとし、変化に伴う電圧波
形のなまりによる実効電圧の損失の程度を合わせ、表示
パターンの違いによる輝度むらを低減することができ
る。表示データの変化がある場合には補正を行わないの
で、バイアス電圧比の変化を最小限に抑え、消費電流の
増大を抑えることができる。また、中間のレベルとして
コモン側の駆動回路が走査線を非選択状態にするために
出力する非選択電圧を補正電圧として利用するので、製
造コストの増加を抑えて安価な駆動装置を実現すること
ができる。また、液晶パネルを交流化駆動する際には、
表示データに変化がなくてもセグメント側駆動回路の出
力電圧は変化するので、中間電圧への補正を行わず、一
層有効に表示むらの解消を図ることができる。
【０１０４】また、補正期間の長さがセグメント側の駆
動回路からの出力電圧がＯＮ表示電圧レベルであるとき
とＯＦＦ表示電圧レベルであるときとで異ならせるの
で、液晶セルの容量が印加される電圧によって変化して
も、波形なまりの差に応じてそれぞれ独立に調整し、一
層有効に輝度むらの解消を図ることができる。
動回路からの出力電圧がＯＮ表示電圧レベルであるとき
とＯＦＦ表示電圧レベルであるときとで異ならせるの
で、液晶セルの容量が印加される電圧によって変化して
も、波形なまりの差に応じてそれぞれ独立に調整し、一
層有効に輝度むらの解消を図ることができる。
【０１０５】また本発明によれば、液晶パネルを交流化
駆動する際には、表示データに変化がなくてもセグメン
ト側駆動回路の出力電圧は変化するので、中間電圧への
補正を行わず、一層有効に表示むらの解消を図ることが
できる。
駆動する際には、表示データに変化がなくてもセグメン
ト側駆動回路の出力電圧は変化するので、中間電圧への
補正を行わず、一層有効に表示むらの解消を図ることが
できる。
【０１０６】また本発明によれば、交流化駆動のための
交流化信号が変化する際に、表示データが異なるときに
はセグメント側駆動回路の出力電圧に変化が生じないの
で、補正期間を設けて中間電圧への補正を行う。表示パ
ターンの種類に関係なく液晶セルに印加される実効電圧
値を一定にすることができ、実効電圧のばらつきの低減
を図り、輝度むらの発生を抑制することができる。
交流化信号が変化する際に、表示データが異なるときに
はセグメント側駆動回路の出力電圧に変化が生じないの
で、補正期間を設けて中間電圧への補正を行う。表示パ
ターンの種類に関係なく液晶セルに印加される実効電圧
値を一定にすることができ、実効電圧のばらつきの低減
を図り、輝度むらの発生を抑制することができる。
【０１０７】
【０１０８】また本発明によれば、１走査期間中に２つ
の補正期間を設定し、１走査期間と前走査期間との表示
データに変化があるとき、変化の際に走査期間の開始時
点に近い第１の補正期間でセグメント側駆動回路の出力
電圧として１度中間のレベルを出力するので、コモン側
にのるスパイクを分散させることができる。表示データ
に変化がないときは、第２の補正期間に中間のレベルに
変化させるので、表示パターンによる輝度むらの抑制を
図ることができる。
の補正期間を設定し、１走査期間と前走査期間との表示
データに変化があるとき、変化の際に走査期間の開始時
点に近い第１の補正期間でセグメント側駆動回路の出力
電圧として１度中間のレベルを出力するので、コモン側
にのるスパイクを分散させることができる。表示データ
に変化がないときは、第２の補正期間に中間のレベルに
変化させるので、表示パターンによる輝度むらの抑制を
図ることができる。
【０１０９】また本発明によれば、セグメント側の駆動
回路の出力電圧を、交流化信号の切換り時点で表示デー
タが変化しない際に、つまり、出力波形が変化する際に
１度中間のレベルに変化させるので、コモン側にのるス
パイクが分散され、輝度むらを低減することができる。
回路の出力電圧を、交流化信号の切換り時点で表示デー
タが変化しない際に、つまり、出力波形が変化する際に
１度中間のレベルに変化させるので、コモン側にのるス
パイクが分散され、輝度むらを低減することができる。
【０１１０】また本発明によれば、コモン側にのるスパ
イクを低減させるための第１の補正期間よりも、輝度む
らを解消するための第２の補正期間を大きくして、第２
の補正期間における出力電圧の変化量を小さくし、輝度
むら低減のための補正の際にコモン側にのるスパイクの
一層の低減を図ることができる。
イクを低減させるための第１の補正期間よりも、輝度む
らを解消するための第２の補正期間を大きくして、第２
の補正期間における出力電圧の変化量を小さくし、輝度
むら低減のための補正の際にコモン側にのるスパイクの
一層の低減を図ることができる。
【０１１１】
【０１１２】
【０１１３】また本発明によれば、交流化信号が変化す
る際には、連続する表示データが同一でもセグメント側
駆動回路の出力電圧は変化するので、補正を行わず、不
要な補正を避けて実効電圧値の低下を最小限に留め、一
層有効に表示むらの解消を図ることができる。
る際には、連続する表示データが同一でもセグメント側
駆動回路の出力電圧は変化するので、補正を行わず、不
要な補正を避けて実効電圧値の低下を最小限に留め、一
層有効に表示むらの解消を図ることができる。
【０１１４】また本発明によれば、交流化駆動のための
交流化信号が変化する際に、表示データが異なるときに
はセグメント側駆動回路の出力電圧に変化が生じないの
で、補正期間を設けて中間電圧への補正を行う。表示パ
ターンの種類に関係なく液晶セルに印加される実効電圧
値を一定にすることができ、実効電圧のばらつきの低減
を図り、輝度むらの発生を抑制することができる。
交流化信号が変化する際に、表示データが異なるときに
はセグメント側駆動回路の出力電圧に変化が生じないの
で、補正期間を設けて中間電圧への補正を行う。表示パ
ターンの種類に関係なく液晶セルに印加される実効電圧
値を一定にすることができ、実効電圧のばらつきの低減
を図り、輝度むらの発生を抑制することができる。
【０１１５】また本発明によれば、補正期間が１走査期
間内に２つ設けられ、表示データが変化する際には、走
査期間の開始時点に近い第１の補正期間でセグメント側
の駆動回路の出力電圧を中間のレベルに１度留めてコモ
ン側にのるスパイクを分散させ、低減させることができ
る。第２の補正期間では、表示データに変化がないとき
の補正を行い、輝度むらを低減することができる。
間内に２つ設けられ、表示データが変化する際には、走
査期間の開始時点に近い第１の補正期間でセグメント側
の駆動回路の出力電圧を中間のレベルに１度留めてコモ
ン側にのるスパイクを分散させ、低減させることができ
る。第２の補正期間では、表示データに変化がないとき
の補正を行い、輝度むらを低減することができる。
【図１】本発明の基礎形態による液晶パネルの駆動のた
めの概略的な電気的構成を示すブロック図である。
めの概略的な電気的構成を示すブロック図である。
【図２】図１のセグメント側駆動回路２の内部の電気的
構成を示すブロック図である。
構成を示すブロック図である。
【図３】図２の出力コントロール部２４に関連する論理
的構成を示すブロック図である。
的構成を示すブロック図である。
【図４】図２の液晶駆動出力回路２８の電気回路図であ
る。
る。
【図５】図３に示す回路の動作を示すタイムチャートで
ある。
ある。
【図６】図１の駆動回路の各部の電圧変化を示すタイム
チャートである。
チャートである。
【図７】図１の駆動回路の各部の電圧変化を示すタイム
チャートである。
チャートである。
【図８】図１の駆動回路の各部の電圧変化を示すタイム
チャートである。
チャートである。
【図９】本発明の他の基礎形態による液晶表示パネルの
駆動のための概略的な電気的構成を示すブロック図であ
る。
駆動のための概略的な電気的構成を示すブロック図であ
る。
【図１０】図９のセグメント側駆動回路６２の内部の電
気的構成を示すブロック図である。
気的構成を示すブロック図である。
【図１１】図１０の出力コントロール部２４に関連する
論理的構成を示すブロック図である。
論理的構成を示すブロック図である。
【図１２】図１０の液晶駆動出力回路６８の電気回路図
である。
である。
【図１３】図９の形態の各部の電圧波形を示すタイムチ
ャートである。
ャートである。
【図１４】本発明のさらに他の基礎形態による液晶パネ
ルの駆動のための概略的な電気的構成を示すブロック図
である。
ルの駆動のための概略的な電気的構成を示すブロック図
である。
【図１５】図１４のセグメント側駆動回路８２の内部の
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図１６】図１５の液晶駆動出力回路８８の電気回路図
である。
である。
【図１７】図１４の基礎形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図１８】図１４の基礎形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図１９】図１４の基礎形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図２０】本発明のさらに他の基礎形態による液晶パネ
ルの駆動のための概略的な電気的構成を示すブロック図
である。
ルの駆動のための概略的な電気的構成を示すブロック図
である。
【図２１】図２０のセグメント側駆動回路１２２の内部
の電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
【図２２】図２１の液晶駆動出力回路１２８の電気回路
図である。
図である。
【図２３】図２０の基礎形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図２４】本発明の実施の第１形態による液晶パネルの
駆動のための概略的な電気的構成を示すブロック図であ
る。
駆動のための概略的な電気的構成を示すブロック図であ
る。
【図２５】図２４のセグメント側駆動回路１３２の内部
の電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
【図２６】図２４の電圧セレクタ１３１の論理的構成を
示す論理回路図である。
示す論理回路図である。
【図２７】図２６に示す電圧セレクタの動作を示すタイ
ムチャートである。
ムチャートである。
【図２８】図２５の出力コントロール部１３４に関連す
る論理的構成を示すブロック図である。
る論理的構成を示すブロック図である。
【図２９】図２５の液晶駆動出力回路１３８の電気回路
図である。
図である。
【図３０】図２４の各部の電圧波形を示すタイムチャー
トである。
トである。
【図３１】本発明の実施の第２形態による液晶パネルの
駆動のための概略的な電気的構成を示すブロック図であ
る。
駆動のための概略的な電気的構成を示すブロック図であ
る。
【図３２】図３１のセグメント側駆動回路１８２の内部
の電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
【図３３】図３２の出力コントロール部１８４に関連す
る構成を示す論理回路図である。
る構成を示す論理回路図である。
【図３４】図３１の実施形態の動作時の各部の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図３５】図３１の実施形態に５Ｖ駆動法を適用する場
合のセグメント側駆動回路３５０の内部の電気的構成を
示すブロック図である。
合のセグメント側駆動回路３５０の内部の電気的構成を
示すブロック図である。
【図３６】図３５の出力コントロール部１８４に関連す
る構成を示す論理回路図である。
る構成を示す論理回路図である。
【図３７】図３５の場合で動作時の各部の電圧波形を示
すタイムチャートである。
すタイムチャートである。
【図３８】本発明の実施の第３形態におけるセグメント
側駆動回路２０２の内部の電気的構成を示すブロック図
である。
側駆動回路２０２の内部の電気的構成を示すブロック図
である。
【図３９】図３８の出力コントロール部２０４に関連す
る論理的構成を示すブロック図である。
る論理的構成を示すブロック図である。
【図４０】図３８の交流化信号比較回路２０９の論理的
構成を示す論理回路図である。
構成を示す論理回路図である。
【図４１】図３８の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図４２】本発明の実施の第４形態によるセグメント側
駆動回路２２２の内部の電気的構成を示すブロック図で
ある。
駆動回路２２２の内部の電気的構成を示すブロック図で
ある。
【図４３】図４２の出力コントロール部２２４に関連す
る論理的構成を示すブロック図である。
る論理的構成を示すブロック図である。
【図４４】図４２の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図４５】図４２の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図４６】本発明の実施の第５形態による液晶パネルの
駆動のための概略的な電気的構成を示すブロック図であ
る。
駆動のための概略的な電気的構成を示すブロック図であ
る。
【図４７】図４６のセグメント側駆動回路２２６の内部
の電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
【図４８】図４７の出力コントロール部２２７に関連す
る論理的構成を示すブロック図である。
る論理的構成を示すブロック図である。
【図４９】図４７の液晶駆動出力回路２２８の電気回路
図である。
図である。
【図５０】図４６の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図５１】本発明の実施の第６形態による液晶パネルの
駆動のための概略的な電気的構成を示すブロック図であ
る。
駆動のための概略的な電気的構成を示すブロック図であ
る。
【図５２】図５１のセグメント側駆動回路２３６の内部
の電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
【図５３】図５２の出力コントロール部２２７に関連す
る論理的構成を示すブロック図である。
る論理的構成を示すブロック図である。
【図５４】図４７の液晶駆動出力回路２３８の電気回路
図である。
図である。
【図５５】図５１の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図５６】図５１の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図５７】図５１の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図５８】本発明の実施の第７形態におけるセグメント
側駆動回路２４２の内部の電気的構成を示すブロック図
である。
側駆動回路２４２の内部の電気的構成を示すブロック図
である。
【図５９】図５８の出力コントロール部２４４に関連す
る論理的構成を示すブロック図である。
る論理的構成を示すブロック図である。
【図６０】図５９の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図６１】本発明の実施の第８形態における補正クロッ
ク発生手段の回路構成を示す論理回路図である。
ク発生手段の回路構成を示す論理回路図である。
【図６２】図６１の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図６３】本発明の実施の第９形態における補正クロッ
ク発生手段の回路構成を示す論理回路図である。
ク発生手段の回路構成を示す論理回路図である。
【図６４】図６３の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図６５】本発明の実施の第１０形態における補正クロ
ック発生手段の回路構成を示す論理回路図である。
ック発生手段の回路構成を示す論理回路図である。
【図６６】図６５の実施形態の各部の電圧波形を示すタ
イムチャートである。
イムチャートである。
【図６７】本発明の実施の第１１形態における補正クロ
ック発生手段の回路構成を示す論理回路図である。
ック発生手段の回路構成を示す論理回路図である。
【図６８】従来からの液晶パネルの駆動のための概略的
な電気的構成を示すブロック図である。
な電気的構成を示すブロック図である。
【図６９】図６８のセグメント側駆動回路２５２の内部
の電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
【図７０】図６８の構成の各部の電圧波形を示すタイム
チャートである。
チャートである。
【図７１】図６８の構成の各部の電圧波形を示すタイム
チャートである。
チャートである。
【図７２】図６８の構成の各部の電圧波形を示すタイム
チャートである。
チャートである。
【図７３】図６８の構成の各部の電圧波形を示すタイム
チャートである。
チャートである。
【図７４】図６８の構成の各部の電圧波形を示すタイム
チャートである。
チャートである。
【図７５】表示むらを解消するための先行技術による液
晶パネルの駆動のための概略的な電気的構成を示すブロ
ック図である。
晶パネルの駆動のための概略的な電気的構成を示すブロ
ック図である。
【図７６】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図７７】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図７８】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図７９】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図８０】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図８１】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図８２】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図８３】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図８４】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
【図８５】図７５の先行技術の各部の動作時の電圧波形
を示すタイムチャートである。
を示すタイムチャートである。
１ 液晶パネル
２，６２，８２，１２２，１３２，１８２，２０２，２
２２，２２６，２３６，２４２，３５０ セグメント側
駆動回路 ３，６３ コモン側駆動回路 ４，６４，８４，１２４ 電源回路 ５，１８５，２２５ コントローラ ２１ シフトレジスタ ２２ データラッチ ２３ ラインラッチ ２４，１３４，１８４，２０４，２２４，２２７，２４
４ 出力コントロール部 ２５，２６，２７ レベルシフタ ２８，６８，８８，１２８，１３８，２２８，２３８，
２４８ 液晶駆動出力回路 １３１ 電圧セレクタ ２０９ 交流化信号比較回路
２２，２２６，２３６，２４２，３５０ セグメント側
駆動回路 ３，６３ コモン側駆動回路 ４，６４，８４，１２４ 電源回路 ５，１８５，２２５ コントローラ ２１ シフトレジスタ ２２ データラッチ ２３ ラインラッチ ２４，１３４，１８４，２０４，２２４，２２７，２４
４ 出力コントロール部 ２５，２６，２７ レベルシフタ ２８，６８，８８，１２８，１３８，２２８，２３８，
２４８ 液晶駆動出力回路 １３１ 電圧セレクタ ２０９ 交流化信号比較回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/36
G02F 1/133
Claims (11)
- 【請求項１】 表示データに従って走査方向に配列され
る画素列を駆動するセグメント側の駆動回路に、ＯＮ表
示レベルＶ０，Ｖ５およびＯＦＦ表示レベルＶ２，Ｖ３
の駆動電圧を交流化信号に応じて２種類ずつ供給し、走
査期間毎に走査線を順次選択的に駆動するコモン側の駆
動回路に、走査線を選択状態とするための選択電圧Ｖ
０，Ｖ５および走査線を非選択状態とするための非選択
電圧Ｖ１，Ｖ４を交流化信号に応じて２種類ずつ供給す
るように、コントローラによって制御し、マトリクス型
液晶パネルによって表示を行う液晶表示装置の駆動装置
において、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較する表示データ
比較手段と、 表示データ比較手段による比較結果に応答して、表示デ
ータが同一であるとき、１走査期間内で予め設定される
補正期間に、セグメント側の駆動回路の出力電圧を、Ｏ
Ｎ表示レベルとＯＦＦ表示レベルとの中間のレベルに変
化させるように制御する出力制御手段とを含み、 出力制御手段は、補正期間に変化させる中問のレベル
を、セグメント側の駆動回路からの出力電圧がＯＮ表示
電圧レベルであるときとＯＦＦ表示電圧レベルであると
きとで、異なる電圧レベルを選択するように制御し、液
晶パネルを交流化駆動するための交流化信号が変化する
際に、表示データ比較手段による比較結果で表示データ
が同一であっても、セグメント側の駆動回路の出力電圧
を中間のレベルに変化させる制御を行わないことを特徴
とする液晶表示装置の駆動装置。 - 【請求項２】 表示データに従って走査方向に配列され
る画素列を駆動するセグメント側の駆動回路に、ＯＮ表
示レベルＶ０，Ｖ５およびＯＦＦ表示レベルＶ２，Ｖ３
の駆動電圧を交流化信号に応じて２種類ずつ供給し、走
査期間毎に走査線を順次選択的に駆動するコモン側の駆
動回路に、走査線を選択状態とするための選択電圧Ｖ
０，Ｖ５および走査線を非選択状態とするための非選択
電圧Ｖ１，Ｖ４を交流化信号に応じて２種類ずつ供給す
るように、コントローラによって制御し、マトリクス型
液晶パネルによって表示を行う液晶表示装置の駆動装置
において、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較する表示データ
比較手段と、 表示データ比較手段による比較結果に応答して、表示デ
ータが同一であるとき、１走査期間内で予め設定される
補正期間に、セグメント側の駆動回路の出力電圧を、Ｏ
Ｎ表示レベルとＯＦＦ表示レベルとの中間のレベルに変
化させるように制御する出力制御手段とを含み、 出力制御手段は、補正期間に変化させる中間のレベル
を、該非選択電圧となるように制御し、液晶パネルを交
流化駆動するための交流化信号が変化する際に、表示デ
ータ比較手段による比較結果で表示データが同一であっ
ても、セグメント側の駆動回路の出力電圧を中間のレベ
ルに変化させる制御を行わないことを特徴とする液晶表
示装置の駆動装置。 - 【請求項３】 表示データに従って走査方向に配列され
る画素列を駆動するセグメント側の駆動回路と、走査期
間毎に走査線を順次選択的に駆動するコモン側の駆動回
路とを、コントローラによって制御し、マトリクス型液
晶パネルによって表示を行う液晶表示装置の駆動装置に
おいて、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較する表示データ
比較手段と、 表示データ比較手段による比較結果に応答して、表示デ
ータが同一であるとき、１走査期間内で予め設定される
補正期間に、セグメント側の駆動回路の出力電圧を、Ｏ
Ｎ表示レベルとＯＦＦ表示レベルとの中間のレベルに変
化させるように制御する出力制御手段とを含み、 出力制御手段は、補正期間の長さを、セグメント側の駆
動回路からの出力電圧がＯＮ表示レベルであるときとＯ
ＦＦ表示レベルであるときとで、異なるように制御する
ことを特徴とする液晶表示装置の駆動装置。 - 【請求項４】 前記出力制御手段は、液晶パネルを交流
化駆動するための交流化信号が変化する際に、表示デー
タ比較手段による比較結果で表示データが同一であって
も、セグメント側の駆動回路の出力電圧を中間のレベル
に変化させる制御を行わないことを特徴とする請求項３
に記載の液晶表示装置の駆動装置。 - 【請求項５】 前記出力制御手段は、液晶パネルを交流
化駆動するための交流化信号が変化する際に、表示デー
タ比較手段による比較結果で表示データが異なるときに
は、セグメント側の駆動回路の出カ電圧を中間のレベル
に変化させるように制御することを特徴とする請求項４
に記載の液晶表示装置の駆動装置。 - 【請求項６】 表示データに従って走査方向に配列され
る画素列を駆動するセグメント側の駆動回路と、走査期
間毎に走査線を順次選択的に駆動するコモン側の駆動回
路とを、コントローラによって制御し、マトリクス型液
晶パネルによって表示を行う液晶表示装置の駆動装置に
おいて、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較する表示データ
比較手段と、 表示データ比較手段による比較結果に応答して、表示デ
ータが同一であるとき、１走査期間内で予め設定される
補正期間に、セグメント側の駆動回路の出力電圧を、Ｏ
Ｎ表示レベルとＯＦＦ表示レベルとの中間のレベルに変
化させるように制御する出力制御手段とを含み、 出力制御手段は、１走査期間中に２つの補正期間を、第
１の補正期間の方が第２の補正期間よりも走査期間の開
始時点に近くなるように設定し、前記表示データ比較手
段からの比較結果に応答し、表示データが異なるときに
は、変化の際に第１の補正期間でセグメント側駆動回路
の出力電圧を中間のレベルに変化させ、表示データが同
一であるときには、第２の補正期間にセグメント側駆動
回路の出力電圧を中間のレベルに変化させることを特徴
とする液晶表示装置の駆動装置。 - 【請求項７】 前記出力制御手段は、液晶パネルを交流
化駆動するための交流化信号が変化する際に、前記表示
データ比較手段による比較結果に応答し、表示データが
同一のときには、変化の際に前記第１の補正期間でセグ
メント側の駆動回路の出力電圧を中間のレベルに変化さ
せ、表示データが異なるときには、前記第２の補正期間
にセグメント側の駆動回路の出力電圧を中間のレベルに
変化させるように制御することを特徴とする請求項６に
記載の液晶表示装置の駆動装置。 - 【請求項８】 前記出力制御手段は、前記第１の補正期
間に対し、前記第２の補正期間の方が大きくなるように
設定することを特徴とする請求項６または７に記載の液
晶表示装置の駆動装置。 - 【請求項９】 表示データに従って走査方向に配列され
る画素列をセグメント側の駆動回路が駆動し、走査期間
毎に走査線をコモン側の駆動回路が順次選択的に駆動し
て、マトリクス型液晶パネルによって表示を行う液晶表
示装置の駆動方法において、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較し、 比較した表示データが同一であるとき、１走査期間内で
予め設定される補正期間に、セグメント側の駆動回路の
出力電圧を、ＯＮ表示レベルとＯＦＦ表示レベルとの中
間のレベルに変化させ、 液晶パネルを交流化駆動するための交流化信号が変化す
る際には、連続する２回の走査期間の表示データが同一
であっても、セグメント側の駆動回路の出力電圧を中間
のレベルに変化させないことを特徴とする液晶表示装置
の駆動方法。 - 【請求項１０】 表示データに従って走査方向に配列さ
れる画素列をセグメント側の駆動回路が駆動し、走査期
間毎に走査線をコモン側の駆動回路が順次選択的に駆動
して、マトリクス型液晶パネルによって表示を行う液晶
表示装置の駆動方法において、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較し、 比較した表示データが同一であるとき、１走査期間内で
予め設定される補正期間に、セグメント側の駆動回路の
出力電圧を、ＯＮ表示レベルとＯＦＦ表示レベルとの中
間のレベルに変化させ、 液晶パネルを交流化駆動するための交流化信号が変化す
る際に、表示データ比較手段による比較結果で表示デー
タが異なるときには、セグメント側の駆動回路の出力電
圧を中間のレベルに変化させるように制御することを特
徴とする液晶表示装置の駆動方法。 - 【請求項１１】 表示データに従って走査方向に配列さ
れる画素列をセグメント側の駆動回路が駆動し、走査期
間毎に走査線をコモン側の駆動回路が順次選択的に駆動
して、マトリクス型液晶パネルによって表示を行う液晶
表示装置の駆動方法において、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較し、 比較した表示データが同一であるとき、１走査期間内で
予め設定される補正期間に、セグメント側の駆動回路の
出力電圧を、ＯＮ表示レベルとＯＦＦ表示レベルとの中
間のレベルに変化させ、 前記補正期間は、１走査期間内に２つ設けられ、前記比
較の結果、表示データが異なるときには変化の際に走査
期間の開始時点に近い第１の補正期間で前記中間のレベ
ルヘの変化を行い、表示データが同一のときには第１の
補正期間よリも遅れて開始される第２の補正期間で前記
中間のレベルヘの変化を行うことを特徴とする液晶表示
装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29689696A JP3415727B2 (ja) | 1996-06-11 | 1996-11-08 | 液晶表示装置の駆動装置および駆動方法 |
| TW086106855A TW473630B (en) | 1996-06-11 | 1997-05-22 | Device and method for driving liquid crystal display apparatus |
| US08/867,909 US6100867A (en) | 1996-06-11 | 1997-06-03 | Device and method for driving liquid crystal display apparatus |
| KR1019970024182A KR100260009B1 (ko) | 1996-06-11 | 1997-06-11 | 액정표시 장치의 구동 장치 및 구동 방법 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-172967 | 1996-06-11 | ||
| JP17296796 | 1996-06-11 | ||
| JP8-222773 | 1996-08-23 | ||
| JP22277396 | 1996-08-23 | ||
| JP29689696A JP3415727B2 (ja) | 1996-06-11 | 1996-11-08 | 液晶表示装置の駆動装置および駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116056A JPH10116056A (ja) | 1998-05-06 |
| JP3415727B2 true JP3415727B2 (ja) | 2003-06-09 |
Family
ID=27323708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29689696A Expired - Fee Related JP3415727B2 (ja) | 1996-06-11 | 1996-11-08 | 液晶表示装置の駆動装置および駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6100867A (ja) |
| JP (1) | JP3415727B2 (ja) |
| KR (1) | KR100260009B1 (ja) |
| TW (1) | TW473630B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4386479B2 (ja) | 1998-05-11 | 2009-12-16 | Ｏｋｉセミコンダクタ株式会社 | 表示装置駆動回路、表示ユニット、及び携帯用表示機器 |
| JP2954162B1 (ja) * | 1998-05-20 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動回路 |
| JP3432747B2 (ja) | 1998-07-14 | 2003-08-04 | シャープ株式会社 | 液晶表示装置の駆動装置および駆動方法 |
| JP3835113B2 (ja) * | 2000-04-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器 |
| JP2002229525A (ja) * | 2001-02-02 | 2002-08-16 | Nec Corp | 液晶表示装置の信号線駆動回路及び信号線駆動方法 |
| KR100864492B1 (ko) * | 2002-05-03 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP5276812B2 (ja) * | 2007-08-24 | 2013-08-28 | 新日本無線株式会社 | 液晶表示装置の駆動回路 |
| JP4883113B2 (ja) * | 2009-03-06 | 2012-02-22 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
| JP2012032520A (ja) * | 2010-07-29 | 2012-02-16 | On Semiconductor Trading Ltd | 液晶駆動回路 |
| JP5067490B2 (ja) * | 2011-03-18 | 2012-11-07 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
| CN109427287B (zh) * | 2017-08-29 | 2020-12-22 | 昆山国显光电有限公司 | 适用于高像素密度的像素驱动电路、像素结构和制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265402A (ja) * | 1991-04-02 | 1993-10-15 | Hitachi Ltd | 液晶表示装置の駆動方法および装置 |
| DE69529400T2 (de) * | 1994-11-24 | 2003-10-30 | Koninkl Philips Electronics Nv | Flüssigkristallanzeigegerät mit aktiver matrix und steurungsverfahren dafür zur kompensation von übersprechen |
| JP3167882B2 (ja) * | 1995-02-16 | 2001-05-21 | シャープ株式会社 | 液晶表示装置の駆動方法及び駆動装置 |
| JP3098930B2 (ja) * | 1995-04-14 | 2000-10-16 | シャープ株式会社 | 表示装置 |
-
1996
- 1996-11-08 JP JP29689696A patent/JP3415727B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-22 TW TW086106855A patent/TW473630B/zh not_active IP Right Cessation
- 1997-06-03 US US08/867,909 patent/US6100867A/en not_active Expired - Lifetime
- 1997-06-11 KR KR1019970024182A patent/KR100260009B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW473630B (en) | 2002-01-21 |
| JPH10116056A (ja) | 1998-05-06 |
| US6100867A (en) | 2000-08-08 |
| KR980004295A (ko) | 1998-03-30 |
| KR100260009B1 (ko) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5389958B2 (ja) | 走査信号駆動装置および走査信号駆動方法 | |
| US6496174B2 (en) | Method of driving display device, display device and electronic apparatus | |
| US7079103B2 (en) | Scan-driving circuit, display device, electro-optical device, and scan-driving method | |
| JP3734537B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| US6002384A (en) | Apparatus for driving display apparatus | |
| TWI496125B (zh) | Liquid crystal display drive | |
| JP3418074B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JP5341191B2 (ja) | 表示装置および表示装置の駆動方法 | |
| US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
| WO2012014564A1 (ja) | 映像信号線駆動回路およびそれを備える表示装置 | |
| US8786542B2 (en) | Display device including first and second scanning signal line groups | |
| JP3415727B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JP3196998B2 (ja) | 液晶表示装置 | |
| JPWO2010021206A1 (ja) | 双安定ネマチックのドットマトリクス液晶ディスプレイの駆動方法および駆動デバイス | |
| JP3432747B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JPH0876091A (ja) | 液晶パネル駆動方法及び装置 | |
| JPH05265402A (ja) | 液晶表示装置の駆動方法および装置 | |
| KR101201332B1 (ko) | 액정표시장치와 그 구동방법 | |
| KR100196027B1 (ko) | 표시장치 주사회로 | |
| JPH08136892A (ja) | 液晶表示装置 | |
| JPH049816A (ja) | 液晶表示装置 | |
| JP3610979B2 (ja) | 液晶表示装置及び表示システム | |
| JP2004070367A (ja) | 液晶表示装置 | |
| JPH04371994A (ja) | 多色液晶表示装置 | |
| JP2006058545A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |