KR100260009B1

KR100260009B1 - 액정표시 장치의 구동 장치 및 구동 방법

Info

Publication number: KR100260009B1
Application number: KR1019970024182A
Authority: KR
Inventors: 세이지로우 교우뗀
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤
Priority date: 1996-06-11
Filing date: 1997-06-11
Publication date: 2000-06-15
Also published as: JP3415727B2; TW473630B; JPH10116056A; US6100867A; KR980004295A

Abstract

본 발명은 단순 매트릭스 액정 표시 장치에서의 표시 패턴의 차이에 따른 휘도 불균일을 해소하고, 액정 셀에 인가되는 실효 전압의 손실을 최소한으로 하여 표시 품위의 향상을 꾀하는 것을 목적으로 하고 있다.

액정 패널(1)의 세그먼트 전극을 구동하는 세그먼트측 구동 회로(2)는1주사기간 전의 표시 데이터와 현재의 표시 데이타를 비교하고, 표시 데이타가 일치하는 경우만 보정 클럭 신호에 기초하는 출력 전압의 중간 레벨로의 보정을 행한다. 표시 패턴에 변화가 없을 때 변화를 일으키게 할 수 있으므로, 파형 라운딩의 영향을 표시 패턴에 상관없이 동등하게 하고, 휘도 불균일을 해소할 수 있다. 표시 데이타에 변화가 있을 때는 보정에 의한 실효 전압치의 손실을 방지하고, 소비 전류의 증가를 억제시킬 수 있다. 또한 보정 기간을 2회 제공할 수 있어, 휘도 불균일의 해소와 함께, 표시 데이타의 변화시 공통측의 스파이크를 저감할 수도 있다.

Description

액정 표시 장치의 구동 장치 및 구동 방법

본 발명은 매트릭스 액정 표시 장치의 표시 품질을 향상시킬 수 있는 구동 장치 및 구동 방법에 관한 것이다.

종래부터의 전형적인 단순 매트릭스 액정 표시 패널의 구동을 위한 구성이 도 68에 도시되어 있다. 액정 패널(251)에는 세그먼트 구동기인 세그먼트측 구동회로(252)와 공통 구동기인 공통측 구동 회로(253)가 접속한다. 세그먼트측 구동회로(252) 및 공통측 구동 회로(253)에는 전력을 공급하는 전원 회로(254) 및 각종 제어 신호를 송출하는 제어부(255)가 각각 접속되어 있다. 제어부(255)로부터 세그먼트측 구동 회로(252)에는 표시 데이타, 표시 데이타를 수신하기 위한 데이타 래치 클럭, 수평 동기 신호 및 액정 패널(251)을 교류 구동하기 위한 교류화 신호가 각각 제공된다. 제어부(255)로부터 공통측 구동 회로(253)에는 수평 동기 신호, 교류화 신호 및 1화면의 선두를 인식하기 위한 수직 동기 신호가 각각 제공된다. 전원 회로(254)는 전압치의 순으로 V0, V1, V2, V3, V4, V5의 6종류의 전압을 발생하고, 세그먼트측 구동 회로(252)에는 V0, V2, V3, V5를, 공통측 구동 회로(253)에는 V0, V1, V4, V5의 전압을 각각 공급한다. 액정 패널(251)은 세그먼트 전극 X1, X2, X3, X4, …, Xm과 공통 전극 Y1, Y2, Y3, Y4, …, Yn이 단순 매트릭스를 구성하고, 세그먼트 전극과 공통 전극과의 교점의 액정 셀에 의해 화소가 형성된다.

도 69는 세그먼트측 구동 회로(252)의 내부 구성을 도시한다. 세그먼트측 구동 회로(252) 내에는 시프트 레지스터(261), 데이타 래치(262), 라인 래치(263), 레벨 시프터(264) 및 액정 구동 출력 회로(265)가 포함되고, 예를 들면 160열분의 세그먼트 전극을 구동할 수 있다. 160열분의 표시 데이타는 시프트 레지스터(261)에 데이타 래치 클럭에 동기하여 직렬로 입력되고, 시프트 레지스터(261)에서 병렬데이타로 변환되고, 데이타 래치(262)에 래치되어 축적된다. 1주사 전극분의 표시데이타가 축적되면, 수평 동기 신호(LP)가 인가되어 축적된 표시 데이타가 라인 래치(263)에 래치되고 나서 레벨 시프터(264)에 의해 레벨 변환되고, 액정 구동 출력회로(265)에 제공된다. 레벨 시프터(264)는 시프트 레지스터(261), 데이타 래치(262), 라인 래치(263) 등의 일반적인 논리 회로용 전압 레벨을 액정 구동 출력 회로(265)의 액정 구동 전압 레벨로 변환한다. 액정 구동 출력 회로(265)에서는 레벨 시프터(264)로부터 제공된 입력과 교류화 신호에 따라, 액정 패널(251)의 세그먼트 전극을 구동하기 위한 출력 전압을 출력한다.

도 70은 도 68의 선행 기술의 동작을 도시한다. 설명의 편의상, 액정 패널(251)은 주사 전극의 개수가 7개인 것으로 설명하기로 한다. 실제의 액정 패널(251)은 더 많은 개수를 갖고 있다. 주사 전극인 공통 전극에 대한 공통 출력 전압(VY)은 수직 동기 신호에 기초하는 선두 라인으로부터 수평 동기 신호에 따라, 표시되는 주사선을 순차 선택한다. 공통 출력 전압(VY)은 수평 동기 신호와 교류화 신호의 조합에 따라 4레벨의 전원 전압 V0, V1, V4, V5 중에서 어느 하나의 레벨이 선택되고, 공통측 전극에 인가된다. 데이타 전극인 세그먼트 전극의 세그먼트 출력 전압(VX)은 표시 데이타에 따라 4레벨의 액정 구동 전원 전압 V0, V2, V3, V5 중에서 어느 하나의 레벨이 선택되고, 1주사 전극분의 출력이 병렬로 세그먼트측 전극에 인가된다.

액정 패널(251)에서는 각 화소에 세그먼트측 전극과 공통측 전극의 사이의 전위차가 인가되고, 전체 화면을 표시하기 위해서 필요한 시간인 1프레임 기간의 전위차의 실효치에 따라 표시 또는 비표시가 결정된다. 액정 패널(251)에서는 전체 화면을 동일한 표시, 예를 들면 ON 표시 또는 OFF 표시를 행하는 부분과, 1라인마다 ON 표시 또는 OFF 표시를 반복하고, 예를 들면 스트라이프 표시 등을 행하는 부분으로서는 ON 표시나 OFF 표시끼리 비교될 때라도, 패널 상의 표시색이나 농담이 미묘하게 달라져 버린다.

① 도 71에 도시한 바와 같이, 전체 화면 ON 표시의 경우를 상정하면, 각 세그먼트측 구동 회로(252)로부터의 세그먼트 출력 전압(VXA)은 1프레임 기간, 교류화 신호의 조합에 의해 ON 표시 전압 레벨인 V0 또는 V5 레벨만을 출력한다. 액정 패널(251)의 각 화소인 액정 셀에 인가된 전압(VA)의 실효치(Veff1)는 세그먼트 출력 파형과 공통 출력 파형의 차로 나타낸다.

② 도 72에 도시한 바와 같이, 표시 데이타가 주사선마다 ON과 OFF를 반복하는 스트라이프 표시의 경우, 세그먼트측 구동 회로(252)의 출력 파형은 1프레임 기간, 교류화 신호의 조합에 따라 ON 표시 전압 레벨인 V0, V5 레벨 또는 OFF 표시전압 레벨인 V2, V3 레벨을 교대로 출력한다. 액정 셀에 인가되는 전압(VB)은 세그먼트 출력 파형과 공통 출력 파형의 차의 실효 전압(Veff2)으로 나타낸다.

①과 ②의 경우의 차이는 세그먼트 출력 파형의 출력 레벨의 변화 횟수가 다른 것에 있다. 출력 레벨의 변화 시에는 액정 셀의 용량, 액정 패널의 전극의 전기적 저항, 구동 회로의 출력 저항 등에 의해 출력 파형이 완만해지기 때문에, 변화 횟수가 많으면 실효 전압이 작아지게 된다. 즉 도 71에서의 세그먼트 출력 파형의 출력 레벨의 변화 횟수는 도 72에서의 세그먼트 출력 파형의 변화 회수에 대해, 1프레임 기간에서 12회 적다. 1회의 변화로 생기는 파형 완만에 의해 액정 셀에 걸리는 실효 전압의 손실을 S로 하면, 도 72에서의 액정 셀에서의 실효 전압 보다 도 71에서의 액정 셀의 실효 전압은 12S분만큼 커진다. 이 때문에, 동일한 ON 표시의 화소라도, Veff1〉Veff2가 되고, 쉐도잉(shadowing)으로 불리는 휘도 불균일이 생긴다. 또한 전체 화면 OFF 표시의 경우의 각 구동 회로의 출력 파형을 생각하면, 세그먼트측 구동 회로의 출력 파형은 1프레임 기간 V2 또는 V3 레벨만을 출력한다. 도 73에 도시한 바와 같이, 액정 셀에 인가되는 전압(VC)의 실효치(Veff3)는 세그먼트 출력 파형과 공통 출력 파형의 차로서 나타낸다. 스트라이프 표시의 경우 OFF 표시의 각 구동 회로의 출력 파형을 생각하면, 세그먼트 출력 파형은 1프레임 기간, 수평 동기 신호마다 V0, V2 레벨 또는 V3, V5 레벨을 교대로 출력하고, 도 74에 도시한 바와 같은 정 셀에 인가되는 전압(VD)의 실효치(Veff4)로서 나타낸다. ON 표시 시의 세그먼트 파형의 차이와 같이, OFF 표시시에도 실효전압이 Veff3〉Veff4가 되고, 휘도 불균일이 생긴다.

이러한 단순 매트릭스 액정 패널을 구동하는 액정 표시 장치에서의 표시 패턴에 의존한 표시의 휘도 불균일을 저감하기 위한 선행 기술은 예를 들면 특개평 5-265402 등에 개시되어 있다. 이 선행 기술에서는 단순 매트릭스 액정 표시 장치의 구동 방법으로서, 1라인 주사 기간마다 세그먼트측 구동 회로에 대응하는 열측 구동 회로로부터의 모든 출력에 대하여 보정 기간을 설치한다. 보정 기간에서는 열측 구동 회로로부터 출력되는 표시 전압을 대신하여, ON 표시 전압 레벨과 OFF 표시 전압 레벨의 중간 전압 레벨의 보정 전압을 출력한다.

도 75는 특개평5-265402의 선행 기술에 의한 액정 패널의 구동을 위한 구성을 도시한다. 전원 회로(254)로부터 출력되는 전압(V0 내지 V5)은 전압 선택기(271)를 통해 VS1 내지 VS4로서 액정 패널(251)의 세그먼트 전극을 구동하는 열측 구동 회로(272)에 제공된다. 공통 전극을 구동하는 행측 구동 회로(273)에는 도 68에 도시한 구성과 같이 V0, V1 및 V4, V5의 4종류의 전압이 제공된다. 전압 선택기(271)의 동작은 데이타 래치 클럭 및 수평 동기 신호를 카운트하는 카운터(274)가 출력하는 보정 클럭의 레벨에 따라 전환된다.

도 76, 도 77 및 도 78은 스트라이프 표시, 전체 화면 OFF 표시 및 전체 화면 ON 표시의 경우의 공통 출력 전압(VY) 및 세그먼트 출력 전압(VXm)을 각각 도시한다. 표시 패턴에 관계없이, 모든 세그먼트 구동 회로의 출력 파형이 1주사 기간마다 ON 표시 전압 레벨과 OFF 표시 전압 레벨의 중간의 전압 레벨로 변화하기 때문에, 세그먼트 구동 회로의 출력의 변화 횟수가 동일하게 되고, 표시 패턴에 따른 인가 전압의 실효치의 변동이 저감된다.

도 79는 본건 출원인에 의해 특원평 7-89860으로서 제안되어 있는 기술에 의한 출력 파형을 도시한다. 이 기술에서는, 세그먼트측 구동 회로의 전원 전압을 저전압, 예를 들면 5V의 단일 전원으로 구동 가능하게 하고 있다. 세그먼트측 구동회로는 교류화 신호와 표시 데이타와의 조합에 의해, VSH 또는 VSL의 2치의 전압을 출력하고 표시의 ON 또는 OFF를 결정한다. 공통측 구동 회로는 교류화 신호와, 선택 또는 비선택의 조합에 의해, VCH, VCM 또는 VCL의 3치의 전압으로부터 1개의 전압이 선택되어 출력된다.

상술한 도 70과 도 79를 비교하면, 액정 셀에 인가되는 전압 파형은 양쪽 구동 방법에서 동일하다. 다음 각 식이 성립하면, 인가 전압의 실효치도 동일하게 된다. 이 구동 방법을 5V 구동 방법으로 칭하기로 한다.

V0-V5=VCH-VSL

V0-V4=VCH-VSM

V0-V3=VCH-VSH

(V4-V4=V1-V1)=(VCM-VSM)=0

(V4-V5, V1-V2)=VCM-VSL

(V4-V3, V1-V0)=VCM-VSH

V5-V2=VCL-VSL

V5-V1=VCL-VSM

V5-V0=VCL-VSH

그러나, 5V 구동 방법에서도, 상술한 종래 기술과 같이 세그먼트 출력 파형의 출력 레벨의 변화 횟수의 차에 의해 휘도 불균일이 생길 가능성이 있다. 특개평 5-265402에 개시되어 있는 선행 기술을 응용하면, 표시 패턴에 관계없이 세그먼트 구동 회로의 출력 레벨의 변화 횟수가 동일해지므로, 표시 패턴에 의존하는 인가 전압의 변동은 저감된다. 그 경우의 타임차트를 도 80에 도시한다.

또한 본건 출원인은 연속하는 주사 기간에 걸쳐서 동일 표시의 경우, 보정 클럭의 "하이(High)" 기간에 표시 데이타의 출력을 반전시킴으로써, 휘도 불균일을 저감시키는 기술을 특원평 7-128008로서 제안하고 있다.

쉐도잉의 다른 요인으로서, 도 81, 도 82, 도 83 및 도 84에 도시한 바와 같이, 세그먼트 전극의 출력 파형의 변화가 공통 전극에 스파이크형의 노이즈로서 전압 변동을 생기게 하고, 액정 셀에 인가되는 전압의 실효치에 변화를 생기게 할 가능성도 있다. 액정 패널을 구성하는 세그먼트 전극 및 공통 전극이 0이 아닌 전기저항을 갖고, 전극간에 존재하는 액정층이 유전체로서 작동하기 때문이다. 또, 도 81은 도 68이나 도 75의 종래 기술과 동일한 구동 방법의 경우, 도 82 내지 도 84는 도 79와 동일한 5V 구동 방법의 경우의 타임차트를 각각 도시한다.

특개평 5-265402에 개시되어 있는 선행 기술에서는 세그먼트 전극의 구동 파형의 모든 보정 기간을 설정하고, ON 표시 전압 레벨과 OFF 표시 전압 레벨의 중간 전압 레벨을 출력하므로, 액정 셀에 인가되는 실효 전압치는 표시 패턴에 의하지 않고 동일 횟수 변화하여, 변화에 따른 파형 완만에 기초하는 휘도 불균일의 해소가 가능하다. 그러나, 보정 기간 중에 중간 레벨을 출력하므로, 통상의 구동법의 경우의 액정 셀에 인가되는 실효 전압치와 비교하면, 실효 전압치가 감소해 버린다. 그 때문에, 실효 전압치의 감소의 결과 콘트라스트가 저하하고, 표시 품위가 떨어진다고 하는 문제가 있다. 즉 도 85에 도시한 바와 같이, 액정 셀에 인가되는 전압(Vm)의 실효치(Veffm)는 사선으로 도시한 부분이 없어지므로 저하한다. 이러한 실효 전압치의 손실에 의한 표시 품위의 저하를 피하기 위해서는 바이어스비를 크게 하고, ON 표시 전압 레벨과 OFF 표시 전압 레벨과의 차를 크게 해 둘 필요가 있다. 바이어스비를 크게 하면, 출력 전압의 변화의 진폭이 커지고, 표시 전압 레벨의 변화에 따른 소비 전류의 증대로부터 소비 전력의 증가를 초래한다.

본건 출원인이 제안하는 동일 표시의 경우에 보정 기간에서 표시 데이타를 흑백 반전시켜서 휘도 불균일을 저감하는 기술은 전압 변화가 ON과 OFF의 사이에 행해지기 때문에, 전압 변화가 큰 것에 의한 소비 전류의 증가를 초래한다. 보정 기간에서의 전압 변화가 크기 때문에, 알맞은 보정을 행하기 위해서는 보정 클럭의 펄스폭을 작게 할 필요가 있지만, 그 조정은 곤란하다. 또한, 액정 셀에 인가되는 실효 전압치의 손실이 크고, 상술한 바와 같이 표시 품위의 저하로 이어진다고 하는 문제점도 갖는다.

현재, 단순 매트릭스형이나 액티브 매트릭스형의 액정 패널에는 색채화, 대화면화, 고속화, 저 전압화가 요구되고 있고, 특히 휘도 불균일을 효과적으로 해소하여, 저전압 구동이 가능한 것이 요구되고 있다.

본 발명의 목적은 액정 셀에 인가되는 실효 전압의 손실을 최소한으로 하여, 바이어스비의 변화를 최소한으로 억제하고 소비 전류 증가를 억제할 수 있고, 액정 패널의 표시 품위의 향상을 꾀할 수 있는 액정 표시 장치의 구동 장치 및 구동 방법을 제공하는 것이다.

본 발명은 표시 데이타에 따라 주사 방향으로 배열되는 화소열을 구동하는 세그먼트측의 구동 회로와, 주사 기간마다 주사선을 순차 선택적으로 구동하는 공통측의 구동 회로를 제어부에 의해 제어하고, 매트릭스형 액정 패널에 의해 표시를 행하는 액정 표시 장치의 구동 장치에 있어서, 각 화소열마다 구동해야 할 화소에 대한 표시 데이타와, 전회의 주사 기간에서의 표시 데이타를 비교하는 표시 데이타 비교 수단과, 표시 데이타 비교 수단에 의한 비교 결과에 응답하여 표시 데이타가 동일할 때, 1주사 기간 내에 미리 설정되는 보정 기간 중에 세그먼트측의 구동 회로의 출력 전압을 ON 표시 레벨과 OFF 표시 레벨의 중간 레벨로 변화시키도록 제어하는 출력 제어 수단을 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 장치이다.

본 발명에 의하면, 1주사 기간 내에 미리 설정된 보정 기간 중에 각 화소열에서 표시해야 할 화상 데이타가 2회의 주사 기간에서 변화가 없는 경우만 세그먼트측 구동 회로의 출력 전압을 ON 표시 전압 레벨과 OFF 표시 전압 레벨의 중간 레벨로 보정한다. 이것에 의해 표시 데이타의 변화가 있는 경우와 없는 경우에 관계없이 액정 셀에 인가되는 실효 전압치를 동일로 하고, 표시 데이타의 변화에 따른 전압 파형의 라운딩에 의한 실효 전압의 손실의 영향의 차를 해소하고, 표시 패턴의 차이에 의한 휘도 불균일을 저감할 수 있다.

또한 본 발명에서 상기 출력 제어 수단은 보정 기간 중에 변화되는 중간 레벨을 세그먼트측의 구동 회로로부터 출력 전압이 ON 표시 전압 레벨인 때와 OFF 표시 전압 레벨인 때에 서로 다른 전압 레벨을 선택하도록 제어하는 것을 특징으로 한다.

본 발명에 의하면, 보정 기간 중에 변화되는 중간 레벨은 세그먼트측의 구동회로로부터의 출력 전압이 ON 표시 전압 레벨인 때와 OFF 표시 전압 레벨인 때에 서로 다른 전압 레벨이 되도록 선택된다. 액정 셀은 인가되는 전압 레벨에 의해 용량이 변화하므로, 보정 전압도 ON과 OFF로 변화시키고, 각각 독립적으로 파형 라운딩 정도에 대한 보정을 행하여 보다 한층 더, 실효 전압치의 변동의 저감을 꾀할 수 있다. 또한, 변화시키는 전압치의 전위차를 작게 하고, 소비 전류 증가를 억제함과 함께 보다 정밀한 보정 전압의 조정이 가능해진다.

또한 본 발명에서 상기 출력 제어 수단은 보정 기간 중에 변화되는 중간 레벨을 공통측의 구동 회로가 주사선을 비선택 상태로 하기 위한 비선택 전압이 되도록 제어하는 것을 특징으로 한다.

본 발명에 의하면, 보정 전압이 되는 중간의 레벨로서 공통측의 구동 회로가 주사선을 비선택 상태로 하기 위한 비선택 전압을 이용하므로, 별도의 전압원을 준비할 경우에 필요한 비용의 증가를 억제하여 염가인 구동 장치를 실현할 수 있다.

또한 본 발명에서 상기 출력 제어 수단은 보정 기간의 길이를 세그먼트측의 구동 회로에서의 출력 전압이 ON 표시 전압 레벨인 때와 OFF 표시 전압 레벨인 때에, 서로 다르게 되도록 제어하는 것을 특징으로 한다.

본 발명에 의하면, 보정 기간의 길이가 세그먼트측의 구동 회로로부터 출력전압이 ON 표시 전압 레벨인 때와 OFF 표시 전압 레벨인 때에 서로 다른게 하게 하므로, 액정 셀의 용량이 인가되는 전압에 의해 변화하더라도, 파형 라운딩의 차에 따라 각각 독립적으로 조정하여 한층 더 유효하게 표시 불균일의 해소를 꾀할 수 있다.

또한 본 발명에서 상기 출력 제어 수단은 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할 때에, 표시 데이타 비교 수단에 의한 비교 결과에서 표시 데이타가 동일하더라도, 세그먼트측의 구동 회로의 출력 전압을 중간 레벨로 변화시키는 제어를 행하지 않는 것을 특징으로 한다.

본 발명에 의하면, 액정 패널을 교류화 구동할 때는 표시 데이타로 변화가 없더라도 세그먼트측 구동 회로의 출력 전압은 변화하므로, 중간 전압으로의 보정을 행하지 않는다. 이것에 따라, 한층 더 유효하게 표시 불균일의 해소를 꾀할 수 있다.

또한 본 발명에서 상기 출력 제어 수단은 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할 때에, 표시 데이타 비교 수단에 의한 비교 결과에서 표시 데이타가 다를 때는 세그먼트측의 구동 회로의 출력 전압을 중간의 레벨로 변화시키도록 제어하는 것을 특징으로 한다.

본 발명에 의하면, 교류화 구동을 위한 교류화 신호가 변화할 경우에, 표시데이타가 다를 때는 세그먼트측 구동 회로의 출력 전압에 변화가 생기지 않으므로, 보정 기간을 설정하여 중간 전압으로의 보정을 행하고, 표시 패턴의 종류에 관계없이 액정 셀에 인가되는 실효 전압치를 일정하게 할 수 있다. 이것에 의해 액정 셀에 인가되는 실효 전압의 표시 패턴에 의한 변동의 저감을 꾀하고, 휘도 불균일을 억제할 수 있다.

또한 본 발명은 상기 세그먼트측의 구동 회로에 대해 표시 데이타에 따라 표시를 행하기 위한 전압과, 보정 기간 중에 중간 레벨로 변화된 전압을 선택하여 공급하는 전압 선택 수단을 구비하는 것을 특징으로 한다.

본 발명에 의하면, 세그머트측의 구동 회로에는 전압 선택 수단에 의해 선택된 전압이 공급되므로, 세그먼트측의 구동 회로에 필요한 전원 단자의 수를 감소시킬 수 있다. 세그먼트측의 구동 회로는 복수개의 반도체 집적 회로로 구성된 것이 많고, 전압 선택 수단을 공통화하여 반도체 집적 회로의 규모나 칩면적을 작게 할 수 있어 효율적이고 또한 염가로 구동 장치를 형성할 수 있다.

또한 본 발명에서 상기 출력 제어 수단은 1주사 기간 중에 2개의 보정 기간을 제1 보정 기간 쪽이 제2 보정 기간보다도 주사 기간의 개시 시점에 가까워지도록 설정하고, 상기 표시 데이타 비교 수단으로부터의 비교 결과에 응답하여 표시데이타가 다를 경우에는, 변화시에 제1 보정 기간 중에 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키고, 표시 데이타가 동일할 경우에는, 제2 보정 기간중에 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키는 것을 특징으로 한다.

본 발명에 의하면, 1주사 기간 중에 2개의 보정 기간을 설정한다. 1주사 기간과 이전 주사 기간에서 표시 데이타에 변화가 있을 때, 변화할 때에 제1 보정 기간 중에 세그먼트측 구동 회로의 출력 전압으로서 1개 중간의 레벨을 출력한다. 출력의 변화가 2회에 걸쳐서 행해지기 때문에, 공통측에 걸려 있는 스파이크를 분산시킬 수 있다. 표시 데이타에 변화가 없을 때는 제2 보정 기간 중에 중간 레벨로 변화시킨다. 출력의 변화가 2회에 걸쳐서 행해지므로, 공통측에 걸려있는 스파이크를 분산시킬 수 있어 휘도 불균일의 억제를 꾀할 수 있다.

또한 본 발명에서 상기 출력 제어 수단은 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할 때에, 상기 표시 데이타 비교 수단에 의한 비교 결과에 응답하여 표시 데이타가 동일할 경우에는 변화시에 상기 제1 보정 기간 중에 세그먼트측의 구동 회로의 출력 전압을 중간 레벨로 변화시키고, 표시 데이타가 다를 경우에는 상기 제2 보정 기간 중에 세그먼트측의 구동 회로의 출력 전압을 중간 레벨로 변화시키도록 제어하는 것을 특징으로 한다.

본 발명에 의하면, 세그먼트측의 구동 회로의 출력 전압이 변화하는 경우, 즉 교류화 신호의 전환 시점에서 표시 데이타가 동일할 때에, 1개 중간 레벨로 변화시키므로, 공통측에 걸려 있는 스파이크가 분산되어 휘도 불균일을 저감할 수 있다.

또한 본 발명에서 상기 출력 제어 수단은 상기 제1 보정 기간에 대해 상기 제2 보정 기간 쪽이 크게 되도록 설정하는 것을 특징으로 한다.

본 발명에 의하면, 공통측에 걸려 있는 스파이크를 저감시키기 위한 제1 보정 기간보다도 휘도 불균일을 해소하기 위한 제2 보정 기간을 크게 하고, 제2 보정기간 중에서의 출력 전압의 변화량을 작게 하여 공통측에 걸려 있는 스파이크 노이즈를 한층 더 저감시킬 수 있다.

또한 본 발명에서 상기 세그먼트측의 구동 회로는 상기 보정 기간을 설정하기 위한 보정 클럭의 발생 수단을 내장하는 것을 특징으로 한다.

본 발명에 의하면, 보정 클럭의 발생 수단을 세그먼트측의 구동 회로에 내장하므로, 세그먼트측 구동 회로의 입력 단자수를 삭감할 수 있음과 함께, 각종의 제어 신호를 송출하는 제어부의 회로 구성을 간단히 할 수 있고, 보정 클럭 발생 수단을 포함하지 않은 종래 제어부의 구성으로 구동이 가능해지고, 표시 품위를 개선한 액정 표시 장치의 구동 장치를 용이하게 구성할 수 있다.

또한 본 발명은 표시 데이타에 따라 주사 방향으로 배열되는 화소열을 세그먼트측의 구동 회로가 구동하고, 주사 기간마다 주사선을 공통측의 구동 회로가 순차 선택적으로 구동하고, 매트릭스형 액정 패널에 의해 표시를 행하는 액정 표시장치의 구동 방법에 있어서, 각 화소열마다 구동해야 할 화소에 대한 표시 데이타와, 전 회의 주사 기간중에서의 표시 데이타를 비교하고, 비교한 표시 데이타가 동일할 때, 1주사 기간 내에서 미리 설정되는 보정 기간 중에 세그먼트측의 구동 회로의 출력 전압을 ON 표시 레벨과 OFF 표시 레벨의 중간 레벨로 변화시키는 것을 특징으로 하는 액정 표시 장치의 구동 방법이다.

본 발명에 의하면, 세그먼트측 구동 회로가 구동하는 각 화소열에서 주사 기간마다 표시하는 표시 데이타에 변화가 없을 때는 보정 기간에 출력 전압 레벨을 중간의 전압 레벨로 변화시키므로, 표시 데이타에 변화가 있을 때와 없을 때에 관계없이 액정 셀에 인가되는 실효 전압치를 동일하게 할 수 있고, 전극의 전기 저항이나 액정 셀의 용량에 의한 파형 라운딩의 영향을 표시 패턴이 변하더라도 동일하게 할 수 있고, 표시 불균일을 해소하여 표시 품위의 향상을 꾀할 수 있다. 표시 데이타가 변화하고 있을 때는 보정을 행하지 않으므로, 실효 전압치의 손실을 최소한으로 억제할 수 있고, 소비 전류의 증대를 최소한으로 억제하고, 적절한 보정에 의한 표시 불균일의 해소를 꾀할 수 있다.

또한 본 발명에서 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할때는 연속하는 2회의 주사 기간의 표시 데이타가 동일하더라도, 세그먼트측의 구동 회로의 출력 전압을 중간 레벨로 변화시키지 않는 것을 특징으로 한다.

본 발명에 의하면, 교류화 신호가 변화할 때는 연속하는 표시 데이타가 동일하더라도 세그먼트측 구동 회로의 출력 전압은 변화하므로, 보정을 행하지 않고 실효 전압의 손실을 피하여 한층 더 유효하게 표시 불균일의 해소를 꾀할 수 있다.

또한 본 발명에서, 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할 때에, 표시 데이타 비교 수단에 의한 비교 결과에서 표시 데이타가 다를 때는 세그먼트측의 구동 회로의 출력 전압을 중간 레벨로 변화시키도록 제어하는 것을 특징으로 한다.

본 발명에 의하면, 교류화 구동을 위한 교류화 신호가 변화할 경우에, 연속하는 표시 데이타가 다를 때는 세그먼트측 구동 회로의 출력 전압에 변화가 생기지 않으므로, 보정 기간을 설정하여 중간 전압으로의 보정을 행하고, 표시 패턴의 종류에 관계없이 액정 셀에 인가되는 실효 전압치를 일정하게 할 수 있다. 이것에 의해 액정 셀에 인가되는 실효 전압의 표시 패턴에 의한 변동의 저감을 꾀하고, 한층 더 유효하게 휘도 불균일을 억제할 수 있다.

또한 본 발명에서 상기 보정 기간은 1주사 기간 내에 2개 설정되고, 상기 비교의 결과, 표시 데이타가 다를 때는 변화시에 주사 기간의 개시 시점에 가까운 제1 보정 기간 중에서 상기 중간 레벨로의 변화를 행하고, 표시 데이타가 동일할 때는 제1 보정 기간보다도 지연되어 개시되는 제2 보정 기간 중에서 상기 중간 레벨로의 변화를 행하는 것을 특징으로 한다.

본 발명에 의하면, 보정 기간이 1주사 기간 내에 2개 설정되고, 표시 데이타가 변화할 때는 제1 보정 기간 중에 세그먼트측의 구동 회로의 출력 전압을 중간 레벨로 한 번 유지하므로, 공통측에 걸려 있는 스파이크를 분산시키고, 저감시킬 수 있다. 제2 보정 기간에서는 표시 데이타에 변화가 없을 때 보정을 행하여 휘도불균일을 저감할 수 있다.

이상과 같이 본 발명에 의하면, 1주사 기간 내에서 미리 설정된 보정 기간 중에, 각 화소열에서 표시해야 할 화상 데이타가 2회의 주사 기간으로 변화가 없는 경우만 세그먼트측 구동 회로의 출력 전압을 ON 표시 전압 레벨과 OFF 표시 전압 레벨의 중간 레벨로 보정한다. 이것에 의해 표시 데이타의 변화가 있는 경우와 없는 경우에 관계없이 액정 셀에 인가되는 실효 전압치를 동일하게 하고, 변화에 따른 전압 파형의 라운딩에 의한 실호 전압의 손실의 정도를 조정하여, 표시 패턴의 차이에 의한 휘도 불균일을 저감할 수 있다. 표시 데이타의 변화가 있는 경우에는 보정을 행하지 않으므로, 바이어스 전압 비의 변화를 최소한으로 억제하고, 소비전류의 증대를 억제할 수 있다.

또한 본 발명에 의하면, 보정 기간에서 변화되는 중간 레벨은 세그먼트측의 구동 회로로부터 출력 전압이 ON 표시 전압 레벨인 때와 OFF 표시 전압 레벨인 때에 서로 다른 전압 레벨이 되도록 선택한다. 액정 셀은 인가되는 전압 레벨에 의해 용량이 변화하므로, 보정 전압도 ON과 OFF로 변화되고, 각각 독립적으로 파형라운딩의 정도의 보정을 행하고, 보다 한층 더 실효 전압치의 변동의 저감을 꾀할 수 있다. 또한, 변화되는 보정 전압치의 각 표시 전압치로부터의 전위차를 또한 작게 하여, 소비 전류 증가를 억제함과 동시에, 보정 기간의 조정에 의해 용이하게 실효 전압치의 변동을 저감하고, 휘도 불균일을 저감할 수 있다.

또한 본 발명에 의하면, 중간 레벨로서 공통측의 구동 회로가 주사선을 비선택 상태로 하기 위해 출력하는 비선택 전압을 보정 전압으로서 이용하므로, 제조비용의 증가를 억제하여 염가인 구동 장치를 실현할 수 있다.

또한 본 발명에 의하면, 보정 기간의 길이가 세그먼트측의 구동 회로로부터 출력 전압이 ON 표시 전압 레벨일 때와 OFF 표시 전압 레벨일 때에 서로 다르게 하게 하므로, 액정 셀의 용량이 인가되는 전압에 의해 변화되더라도, 파형 라운딩의 차에 따라 각각 독립적으로 조정하여, 한층 더 유효하게 휘도 불균일의 해소를 꾀할 수 있다.

또한 본 발명에 의하면, 액정 패널을 교류화 구동할 때는 표시 데이타에 변화가 없더라도 세그먼트측 구동 회로의 출력 전압은 변화하므로, 중간 전압으로의 보정을 행하지 않고, 한층 더 유효하게 표시 불균일의 해소를 꾀할 수 있다.

또한 본 발명에 의하면, 교류화 구동을 위한 교류화 신호가 변화할 경우에, 표시데이타가 다를 때는 세그먼트측 구동 회로의 출력 전압에 변화가 생기지 않으므로, 보정 기간을 설정하여 중간 전압으로의 보정을 행한다. 표시 패턴의 종류에 관계없이 액정 셀에 인가되는 실효 전압치를 일정하게 할 수 있고, 실효 전압의 변동의 저감을 꾀하고, 휘도 불균일의 발생을 억제할 수 있다.

또한 본 발명에 의하면, 전압 선택 수단을 복수의 세그먼트측 구동 회로에 대해 공통화하거나 배선 개수를 감하거나 할 수 있으므로, 반도체 집적 회로의 규모나 칩면적을 작게 할 수 있고, 입력 단자수의 삭감을 행할 수 있어 제조 비용의 저감을 꾀할 수 있다.

또한 본 발명에 의하면, 1주사 기간 중에 2개의 보정 기간을 설정하고, 1주사 기간과 이전 주사 기간의 표시 데이타에 변화가 있을 경우, 변화시에 주사 기간의 개시 시점에 가까운 제1 보정 기간에 세그먼트측 구동 회로의 출력 전압으로서 한 번 중간 레벨을 출력하므로, 공통측에 걸려 있는 스파이크를 분산시킬 수 있다. 표시 데이타에 변화가 없을 때는 제2 보정 기간 중에 중간 레벨로 변화되기 때문에, 표시 패턴에 의한 휘도 불균일의 억제를 꾀할 수 있다.

또한 본 발명에 의하면, 세그먼트측의 구동 회로의 출력 전압을 교류화 신호의 전환 시점에서 표시 데이타가 변화하지 않을 때에 즉, 출력 파형이 변화할 때에 한 번 중간 레벨로 변화되므로, 공통측에 걸려 있는 스파이크가 분산되어, 휘도 불균일을 저감할 수 있다.

또한 본 발명에 의하면, 공통측에 걸려 있는 스파이크를 저감시키기 위한 제1 보정 기간보다도 휘도 불균일을 해소하기 위한 제2 보정 기간을 크게 하여, 제2 보정 기간 중에서의 출력 전압의 변화량을 작게 하고, 휘도 불균일 저감을 위한 보정할 때에 공통측에 걸려 있는 스파이크 노이즈를 한층 더 저감시킬 수 있다.

또한 본 발명에 의하면, 보정 클럭 발생 수단을 세그먼트측의 구동 회로에 내장하기 때문에, 세그먼트측 구동 회로의 입력 단자수를 삭감할 수 있음과 동시에, 종래 제어부의 구성으로 구동 장치의 구성이 가능해지고, 구동 장치의 구성이 용이해진다.

또한 본 발명에 의하면, 세그먼트측 구동 회로가 구동하는 각 화소열에서 주사 기간마다 표시하는 표시 데이타에 변화가 없을 때는 보정 기간 중의 출력 전압레벨을 중간 전압 레벨로 변화시키므로, 표시 데이타에 변화가 있을 때와 없을 때에 관계없이 액정 셀에 인가되는 실효 전압치를 동일하게 할 수 있고, 전극의 전기 저항이나 액정 셀의 용량에 의한 파형 라운딩의 영향을 표시 패턴이 변하더라도 동일하게 할 수 있고, 표시 불균일을 해소하고 표시 품위의 향상을 꾀할 수 있다. 표시 데이타가 변화하고 있을 때는 보정을 행하지 않기 때문에, 실효 전압치의 손실을 최소한으로 억제할 수 있고, 소비 전류의 증대를 최소한으로 억제하여 적절한 타이밍의 보정에 의한 표시 불균일의 해소를 꾀할 수 있다.

또한 본 발명에 의하면, 교류화 신호가 변화할 때는 연속하는 표시 데이타가 동일하더라도 세그먼트측 구동 회로의 출력 전압은 변화하므로, 보정을 행하지 않고 불필요한 보정을 피함으로써 실효 전압치의 저하가 최소한으로 되어 한층 더 유효하게 표시 불균일의 해소를 꾀할 수 있다.

또한 본 발명에 의하면, 교류화 구동을 위한 교류화 신호가 변화할 경우에, 표시 데이타가 다를 때는 세그먼트측 구동 회로의 출력 전압에 변화가 생기지 않으므로, 보정 기간을 설정하여 중간 전압으로의 보정을 행한다. 표시 패턴의 종류에 관계없이 액정 셀에 인가되는 실효 전압치를 일정하게 할 수 있고, 실효 전압의 변동의 저감을 꾀하고, 휘도 불균일의 발생을 억제할 수 있다.

또한 본 발명에 의하면, 보정 기간이 1주사 기간 내에 2개 설정되고, 표시데이타가 변화할 때는 주사 기간의 개시 시점에 가까운 제1 보정 기간 중에 세그먼트측의 구동 회로의 출력 전압을 중간 레벨로 한 번 유지하여 공통측에 걸려 있는 스파이크를 분산시켜서, 저감시킬 수 있다. 제2 보정 기간에서는, 표시 데이타에 변화가 없을 때 보정을 행하여 휘도 불균일을 저감할 수 있다.

제1도는 본 발명의 실시의 제1 형태에 따른 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제2도는 제1도의 세그먼트측 구동 회로(2)의 내부의 전기적 구성을 도시한 블럭도.

제3도는 제2도의 출력 제어부(24)에 관련된 논리적 구성을 도시한 블럭도.

제4도는 제2도의 액정 구동 출력 회로(28)의 전기 회로도.

제5도는 제3도에 도시한 회로의 동작을 도시한 타임 차트.

제6도는 제1도의 구동 회로의 각부의 전압 변화를 도시한 타임 차트.

제7도는 제1도의 구동 회로의 각부의 전압 변화를 도시한 타임차트.

제8도는 제1도의 구동 회로의 각부의 전압 변화를 도시한 타임 차트.

제9도는 본 발명의 실시의 제2 형태에 따른 액정 표시 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제10도는 제9도의 세그먼트측 구동 회로(62)의 내부의 전기적 구성을 도시한 블럭도.

제11도는 제10도의 출력 제어부(24)에 관련된 논리적 구성을 도시한 블럭도.

제12도는 제10도의 액정 구동 출력 회로(68)의 전기 회로도.

제13도는 제9도의 형태의 각부의 전압 파형을 도시한 타임 차트.

제14도는 본 발명의 실시의 제3 형태에 따른 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제15도는 제14도의 세그먼트측 구동 회로(82)의 내부의 전기적 구성을 도시한 블럭도.

제16도는 제15도의 액정 구동 출력 회로(88)의 전기 회로도.

제17도는 제14도의 실시 형태의 각부의 전압 파형을 도시한 타임 차트.

제18도는 제14도의 실시 형태의 각부의 전압 파형을 도시한 타임 차트.

제19도는 제14도의 실시 형태의 각부의 전압 파형을 도시한 타임 차트.

제20도는 본 발명의 실시의 제4 형태에 따른 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제21도는 제20도의 세그먼트측 구동 회로(122)의 내부의 전기적 구성을 도시한 블럭도.

제22도는 제21도의 액정 구동 출력 회로(128)의 전기 회로도.

제23도는 제20도의 실시 형태의 각부의 전압 파형을 도시한 타임 차트.

제24도는 본 발명의 실시의 제5 형태에 따른 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제25도는 제24도의 세그먼트측 구동 회로(132)의 내부의 전기적 구성을 도시한 블럭도.

제26도는 제24도의 전압 선택기(131)의 논리적 구성을 도시한 논리 회로도.

제27도는 제26도에 도시한 전압 선택기의 동작을 도시한 타임차트.

제28도는 제25도의 출력 제어부(134)에 관련된 논리적 구성을 도시한 블럭도.

제29도는 제25도의 액정 구동 출력 회로(138)의 전기 회로도.

제30도는 제24도의 각부의 전압 파형을 도시한 타임차트.

제31도는 본 발명의 실시의 제6 형태에 따른 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제32도는 제31도의 세그먼트측 구동 회로(182)의 내부의 전기적 구성을 도시한 블럭도.

제33도는 제32도의 출력 제어부(184)에 관련된 구성을 도시한 논리 회로도.

제34도는 제31도의 실시 형태의 동작시의 각부의 전압 파형을 도시한 타임차트.

제35도는 제31도의 실시 형태에 5V 구동법을 적용하는 경우의 세그먼트측 구동회로(350)의 내부의 전기적 구성을 도시한 블럭도.

제36도는 제35도의 출력 제어부(184)에 관련된 구성을 도시한 논리 회로도.

제37도는 제35도의 경우에 동작시의 각부의 전압 파형을 도시한 타임차트.

제38도는 본 발명의 실시의 제7 형태에서의 세그먼트측 구동 회로(202)의 내부의 전기적 구성을 도시한 블럭도.

제39도는 제38도의 출력 제어부(204)에 관련된 논리적 구성을 도시한 블럭도.

제40도는 제38도의 교류화 신호 비교 회로(209)의 논리적 구성을 도시한 논리 회로도.

제41도는 제38도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제42도는 본 발명의 실시의 제8 형태에 의한 세그먼트측 구동 회로(222)의 내부의 전기적 구성을 도시한 블럭도.

제43도는 제42도의 출력 제어부(224)에 관련된 논리적 구성을 도시한 블럭도.

제44도는 제42도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제45도는 제42도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제46도는 본 발명의 실시의 제9 형태에 따른 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제47도는 제46도의 세그먼트측 구동 회로(226)의 내부의 전기적 구성을 도시한 블럭도.

제48도는 제47도의 출력 제어부(227)에 관련된 논리적 구성을 도시한 블럭도.

제49도는 제47도의 액정 구동 출력 회로(228)의 전기 회로도.

제50도는 제46도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제51도는 본 발명의 실시의 제10 형태에 따른 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제52도는 제51도의 세그먼트측 구동 회로(236)의 내부의 전기적 구성을 도시한 블럭도.

제53도는 제52도의 출력 제어부(227)에 관련된 논리적 구성을 도시한 블럭도.

제54도는 제47도의 액정 구동 출력 회로(238)의 전기 회로도.

제55도는 제51도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제56도는 제51도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제57도는 제51도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제58도는 본 발명의 실시의 제11 형태에서의 세그먼트측 구동 회로(242)의 내부의 전기적 구성을 도시한 블럭도.

제59도는 제58도의 출력 제어부(244)에 관련된 논리적 구성을 도시한 블럭도.

제60도는 제59도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제61도는 본 발명의 실시의 제12 형태에서의 보정 클럭 발생 수단의 회로 구성을 도시한 논리 회로도.

제62도는 제61도의 실시의 형태의 각부의 전압 파형을 도시한 타임차트.

제63도는 본 발명의 실시의 제13 형태에서의 보정 클럭 발생 수단의 회로 구성을 도시한 논리 회로도.

제64도는 제63도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제65도는 본 발명의 실시의 제14 형태에서의 보정 클럭 발생 수단의 회로 구성을 도시한 논리 회로도.

제66도는 제65도의 실시 형태의 각부의 전압 파형을 도시한 타임차트.

제67도는 본 발명의 실시의 제15 형태에서의 보정 클럭 발생 수단의 회로 구성을 도시한 논리 회로도.

제68도는 종래부터의 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제69도는 제68도의 세그먼트측 구동 회로(252)의 내부의 전기적 구성을 도시한 블럭도.

제70도는 제68도의 구성의 각부의 전압 파형을 도시한 타임차트.

제71도는 제68도의 구성의 각부의 전압 파형을 도시한 타임차트.

제72도는 제68도의 구성의 각부의 전압 파형을 도시한 타임차트.

제73도는 제68도의 구성의 각부의 전압 파형을 도시한 타임차트.

제74도는 제68도의 구성의 각부의 전압 파형을 도시한 타임차트.

제75도는 표시 불균일을 해소하기 위한 선행 기술에 의한 액정 패널의 구동을 위한 개략적인 전기적 구성을 도시한 블럭도.

제76도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제77도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제78도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제79도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제80도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제81도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제82도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제83도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제84도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

제85도는 제75도의 선행 기술의 각부의 동작시의 전압 파형을 도시한 타임차트.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 액정 패널 2 : 세그먼트측 구동 회로

3 : 공통측 구동 회로 4 : 전원 회로

5 : 제어부 6 : 표시 데이타 라인

7 : 데이타 래치 클럭 라인 8 : 수평 동기 신호 라인

9 : 교류화 신호 라인 10 : 수직 동기 신호 라인

이하 도면을 참조하여 본 발명이 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이들의 목적과 그 외의 목적과, 특색과, 이점은 하기의 상세한 설명과 도면으로부터 한층 더 명확하게 될 것이다.

도 1은 본 발명의 실시의 제1 형태에 의한 액정 표시 패널의 구동 장치의 개략적인 전기적 구성을 도시한다. 세그먼트 전극 X1, X2, X3, X4, …, Xm에 의한 열과, 공통 전극 Y1, Y2, Y3, Y4, …, Yn에 의한 행으로 단순 매트릭스가 구성되는 액정 패널(1)의 세그먼트 전극은 세그먼트측 구동 회로(2)에 의해 구동되고, 공통전극은 공통측 구동 회로(3)에 의해 구동된다. 세그먼트측 구동 회로(2) 및 공통 측 구동 회로(3)에는 전원 회로(4) 및 제어부(5)로부터의 전원 전압 및 제어 신호가 제공된다. 제어부(5)로부터 세그먼트측 구동 회로(2)에는 표시 데이타 라인(6)을 통하는 표시 데이타, 데이타 래치 클럭 라인(7)을 통하는 데이타 래치 클럭, 수평 동기 신호 라인(8)을 통하는 수평 동기 신호 및 교류화 신호 라인(9)을 통하는 교류화 신호가 제공된다. 제어부(5)로부터 공통측 구동 회로(3)에는 수평 동기 신호 라인(8)을 통하는 수평 동기 신호와 교류화 신호 라인(9)을 통하는 교류화 신호와 수직 동기 신호 라인(10)을 통하는 수직 동기 신호가 제공된다. 공통측 구동회로(3)에서는 수직 동기 신호가 제공되면 제1열의 공통 전극 Y1을 선택하고, 수평 동기 신호가 제공될 때마다, 순차로 다음 공통 전극 Y2, Y3, …을 선택한다. 전원 회로(4)는 전원 전압 라인(11, 12, 13, 14, 15, 16)을 통해 6치의 전압 V0, V1, V2, V3, V4, V5를 세그먼트측 구동 회로(2)에 제공한다. 이들 V0, V5의 전압의 크기는 V0 〉 V1 〉 V3 〉 V4 〉 V5이다. 공통측 구동 회로(3)에는 V0, V1, V4, V5의 4종류의 전압이 공급된다. 제어부(5)로부터 세그먼트측 구동 회로(3)에는 보정 클럭 라인(17)을 통해 보정 클럭이 또한 제공된다. 세그먼트측 구동 회로(2)는 출력 제어 회로를 내장하고, 보정 클럭에 따라, 연속하는 주사 기간에 걸쳐 출력 레벨에 변화가 없을 때에만 출력 전압의 보정을 행한다. 도 2는 도 1의 세그먼트측 구동회로(2)의 내부 구성을 도시한다. 이 세그먼트측 구동 회로는 예를 들면 X1 내지 X240의 240개분의 세그먼트 전극을 구동 가능하게 한다. 다른 출력 개수도 가능한 것은 물론이다. 시프트 레지스터(21)에는 이 출력 개수분의 표시 데이타가 직렬신호로서 제공된다. 데이타 래치(22)는 병렬 신호로 변환된 표시 데이타를 데이타 래치 클럭에 동기하여 래치한다. 라인 래치(23)는 수평 동기 신호(LP)에 동기하여, 데이타 래치(22)의 데이타를 래치하고, 래치된 표시 데이타를 출력 제어부(24) 및 레벨 시프터(25)에 제공한다. 출력 제어부(24)는 수평 동기 신호 및 보정 클럭에 응답하여 표시 데이타가 전회의 주사 시점으로부터 달라 있는지의 여부를 판별한다. 출력 제어부(24)의 출력은 레벨 시프터(26)에 제공된다. 교류화 신호도 레벨 시프터(27)에 제공된다. 레벨 시프터(25, 26, 27)는 세그먼트측 구동 회로(2)의 논리 회로부에서 동작하는 예를 들면 5V의 전원 전압 VCC에서 신호 레벨을 액정 구동용의 고전압 레벨로 변환하기 위해 이용된다. 각 레벨 시프터(25, 26, 27)로부터의 출력은 액정 구동 출력 회로(28)에 제공된다. 액정 구동 출력 회로(28)는 표시 데이타와 교류화 신호와 출력 컨트롤 신호에 따라 V0 내지 V5로부터 선택되는 출력 전압을 각 세그먼트 전극 X1, X240에 제공한다.

도 3은 도 2에 도시한 출력 제어부(24)의 보다 상세한 구성과 관련된 회로구성을 도시한다. 데이타 래치(22) 및 라인 래치(23)는 D 플립플롭 회로에 의해 각각 구성된다. 출력 제어부(24)는 D 플립플롭 회로(31), EXOR 회로(32), NAND 회로(33) 및 인버터 회로(34, 35)에 의해 구성된다. D 플립플롭 회로(31)의 데이타 입력 D에는 라인 래치 회로(23)의 출력 Q가 입력된다. D 플립플롭(31)의 클럭 입력 CK에는 수평 동기 신호(LP)가 입력된다. 따라, D 플립플롭(31)의 출력 Q는1수평 동기 기간만큼 선행하는 라인 래치 회로(23)의 출력 데이타가 된다. 표시 데이타 비교 수단인 EXOR 회로(32)에는 라인 래치 회로(23)의 출력 Q와, D 플립플롭 회로(31)의 출력 Q를 인버터 회로(35)에서 반전한 출력이 입력된다. 1 수평 동기 기간 전의 표시 데이타와 현재의 표시 데이타가 같을 때에는 EXOR 회로(32)의 출력은 하이 레벨로 되고, NAND 회로(33)의 입력 중의 한쪽이 하이 레벨로 되므로, 보정클럭이 하이 레벨이면, NAND 회로(33)의 출력은 로우 레벨로 된다. 이 출력은 인버터 회로(34)에서 반전되고, 레벨 시프터(26)로 제공된다.

도 4는 도 2 및 도 3에 도시한 액정 구동 출력 회로(28)의 1출력 회로분의 구성을 도시한다. 출력 Xn은 소스 전극이 ON 레벨의 전원 전압 V0, 보정 전압 레벨의 전원 전압 V1 및 OFF 레벨의 전원 전압 V2에 각각 접속되는 P 채널 MOS 트랜지스터(41, 42, 43)의 드레인 전극에 공통 접속된다. 또한 소스 전극이 OFF 레벨의 전원 전압 V3, 보정 전압 레벨의 전원 전압 V4 및 ON 레벨의 전원 전압 V5에 각각 접속되는 N 채널 MOS 트랜지스터(44, 45, 46)의 드레인 전극에도 공통 접속된다. P 채널 MOS 트랜지스터(41, 42, 43)의 게이트 전극에는NAND 회로(51, 52, 53)의 출력단자가 각각 접속된다. N 채널 MOS 트랜지스터(44, 45, 46)의 게이트 전극에는 NOR 회로(54, 55, 56)의 출력 단자가 각각 접속된다. NAND 게이트(51, 52, 53)의 입력측에는 레벨 시프터(25)로부터의 출력 또는 인버터 회로(57)를 통하는 출력과, 레벨 시프터(26)로부터의 출력 또는 인버터 회로(58)를 통하는 출력이 입력으로서 제공되고, 레벨 시프터(27)로부터의 출력도 또한 제공된다. 액정 구동 출력 회로(28)의 동작의 진리치를 다음 표 1에 나타낸다.

도 5는 도 3의 출력 제어부(24)의 보다 상세한 구성과 관련된 회로 구성의 동작 및 도 4의 액정 구동 출력 회로(28)의 동작의 타임차트를 도시한다. 각 세그먼트 전극의 액정 구동 전압은 상술한 표 1과 같이, 레벨 시프터(25, 26, 27)의 출력에 의해 결정된다. 보정 레벨의 전압 V1 또는 V4는 레벨 시프터(26)의 출력이 "하이"의 기간만 출력된다. 이 중간 레벨 V1 또는 V4는 공통측 액정 구동 회로(3)에 제공되는 비선택 전압과 동일하기 때문에, 특별한 전원은 불필요하다.

도 6, 도 7 및 도 8은 전체 화면 ON 표시, 전체 화면 OFF 표시 및 스트라이프 표시의 경우에 대한 각 구동 회로의 출력 파형과 액정 셀에 인가되는 전압 파형을 각각 도시한다. 이들 전압 파형에서는 보정 클럭이 "하이"가 되는 기간은 수평 동기 신호의 직후이지만, 수평 동기 신호간의 주사 기간 내이면 어떤 시점이더라도 동일한 동작이 가능하다. 또한, 설명의 편의상, 주사선의 수를 7개로 하지만, 실제는 더 많아진다. 도 6 및 도 8의 ON 표시시의 액정 셀에 걸리는 실효 전압, 및 도 7 및 도 8의 OFF 표시시의 액정 셀에 걸리는 실효 전압을, 보정 클럭의 펄스폭에 의해 조정하고, 실효 전압을 동일하게 하면, 표시 패턴의 차이에 의한 휘도 불균일을 저감할 수 있다. 또한, 보정 전압 레벨을 공통측 구동 회로에 공급하는 비선택시의 전압으로 하고 있지만, ON 표시시와 OFF 표시시의 중간 레벨이면 다른 전압 레벨로 하는 것도 가능하다. 또한 데이타 래치 회로(22), 라인 래치 회로(23) 및 출력 컨트롤 회로부(24)로서 D 플립플롭 회로를 이용하고 있지만, 다른 래치 회로, 예를 들면 반(half)-래치 회로 등을 이용하여 구성할 수 있다. 본 실시 형태에 따르면, 도 8에 도시한 바와 같은 스트라이프 표시시에는 세그먼트 출력 전압에 대한 보정은 행해지지 않고 액정 셀에 인가되는 전압의 실효치도 저하하지 않는다.

도 9는 본 발명의 실시의 제2 형태에 의한 액정 패널의 구동 장치의 개략적인 전기적 구성을 도시한다. 본 실시 형태에서는 세그먼트측 구동 회로(62), 공통측 구동 회로(63) 및 전원 회로(64)가, 5V 구동법을 실현한다. 전원 회로(64)는 공통측 구동 회로(63)에, VCH, VCM, VCL의 3레벨의 전압을 제공하고, 또한 세그먼트측 구동 회로(62)에는 VSH, VCM, VSL의 3레벨의 전압을 제공한다. 본 실시 형태에서 실시의 제1 형태에 대응하는 부분에는 동일한 참조 부호를 붙이고 설명은 생략하기로 한다.

도 10은 도 9의 세그먼트측 구동 회로(62)의 내부 구성을 도시한다. 실시의 제1 형태의 세그먼트측 구동 회로(2)와 레벨 시프터(25, 26, 27)의 유무를 제외하고 거의 동일한 구성을 갖는다. 세그먼트측의 구동을 5V로 행하므로, 레벨 시프트의 필요가 없고, 라인 래치(23) 또는 출력 제어부(24)의 출력을 직접 액정 구동 출력 회로(68)에 접속할 수 있기 때문이다. 도 11에 도시한 바와 같이, 액정 구동 출력 회로(68)에 제공하는 신호의 논리는 도 3과 동일하다.

도 12는 액정 구동 출력 회로(68)의 1세그먼트 전극분의 회로구성을 도시한다. 소스 전극이 OFF 또는 ON 전압 레벨인 VSH에 접속되는 P 채널 MOS 트랜지스터(71)와, 소스 전극이 보정 전압 레벨인 VCM에 접속되는 P 채널 MOS 트랜지스터(72)와, 소스 전극이 동일하게 보정 전압 레벨 VCM에 접속되는 N 채널 MOS 트랜지스터(73)와, 소스 전극이 ON 또는 OFF 전압 레벨인 VSL에 접속되는 N 채널 MOS 트랜지스터(74)는 드레인 전극이 출력 Xn의 세그먼트 전극에 공통 접속된다. P채널 MOS 트랜지스터(71, 72) 및 N 채널 MOS 트랜지스터(73, 74)의 게이트 전극에는 NAND 회로(75), 인버터 회로(76), NOR 회로(77), 클럭 인버터 회로(78, 79) 및 인버터 회로(80, 81)에 의해 형성되는 논리 회로를 통하는 라인 래치 출력, 출력 제어부 출력 및 교류화 신호가 입력된다. 이들 논리 회로의 동작을 설명하는 진리치를 다음 표 2에 도시한다.

도 13은 본 실시 형태의 각 구동 회로의 출력 파형과 액정 셀에 인가되는 전압 파형을 도시한다. 또한 보정 클럭에 의해 보정이 되는 기간이 수평 동기 신호의 직후에 설치되지만, 1주사 기간 내이면 어떤 위치라도 동일하다. ON 표시시의 액정 셀에 걸리는 실효 전압 및 OFF 표시시의 액정 셀에 걸리는 실효 전압을 보정 클럭의 펄스폭에 의해 조정하고, 실효 전압을 같게 하면, 표시 패턴의 차이에 의한 휘도 불균일인 쉐도잉을 저감시킬 수 있다. 또한, 표시 데이타가 동일하지 않고, ON과 OFF가 전환할 때에는 보정을 행하지 않으므로, 액정 셀에 인가되는 실효 전압치의 손실도 적다.

또한, 본 실시 형태의 도 10 및 도 11에서는 레벨 시프터를 포함하지 않은 구성으로 되지만, 출력 제어부(24) 및 라인 래치(23)와 액정 구동 출력 회로(68)의 사이와, 액정 구동 출력 회로(68)의 교류화 신호의 입력측에 레벨 시프터를 구성하고, 출력 제어부(24) 및 라인 래치(23)까지의 회로인 제어 논리부와 액정 구동 출력 회로부를 다른 전원으로 구동하는 5V 구동법을 실현하는 것도 가능하다. 예를 들면, 제어 논리부를 3V로 구동하고, 액정 구동 출력 회로부를 5V로 구동하는 것도 가능하다. 그와 같이하면, 보다 저 소비 전력의 액정 구동 장치의 실현도 가능해진다.

도 14는 본 발명의 실시의 제3 형태에 의한 액정 패널의 구동을 위한 구성을 도시한다. 본 실시 형태는 도 1에 도시한 실시의 제1 형태와 세그먼트측 구동 회로(82) 및 전원 회로(84)가 다르고, 다른 구성은 동일하므로 중복된 설명은 생략하기로 한다. 전원 회로(84)는 ON 표시시의 보정 전압 레벨 V10, V45, OFF 표시시의 보정 전압 레벨 V12, V34, ON 표시 전압 레벨 V0, V5 및 OFF 표시시의 전압 레벨 V2, V3의 합계 8레벨의 전압을 세그먼트측 구동 회로(82)에 제공한다. 이들 8레벨의 전압과 공통측 구동 회로(3)에 제공하는 전압 V1, V4와의 사이의 크기의 관계는 V0〉V10〉V1〉V12〉V2 〉V3〉V34〉V4〉V45〉V5이다. 이들 전압은 전원 전압 라인(90, 91, 92, 93, 94, 95, 96, 97, 98, 99)을 통해 도출되고, 이 중 V0, V10, V12, V2, V3, V34, V45, V5가 세그먼트측 구동 회로(82)에 제공된다. 도 1에 도시한 실시의 제1 형태와 다른 점은 ON 표시시의 보정 전압 레벨과 OFF 표시시의 전압 레벨이 다른 점이다. 통상, 액정 셀의 ON시의 유전율과 OFF시의 유전율은 다르므로, ON시의 보정 전압과 OFF시의 보정 전압을 다른 레벨로 바꿔 보정한다. 이 효과로서, ON 표시시와 OFF 표시시에서 각각 쉐도잉에 의한 휘도 불균일의 저감을 별개로 제어할 수 있다.

또한, ON시의 보정 전압과 OFF시의 보정 전압에서 다른 보정 전압으로 함으로써 보정 기간의 전압 변화를 작게 하고, 소비 전류를 저감함과 동시에, 보다 정밀한 보정 전압의 조정이 가능해져서, 보다 한층 더 휘도 불균일의 저감을 꾀할 수 있다.

도 15는 도 14에 도시한 세그먼트측 구동 회로(82)의 구성을 도시한다. 본 구성은 도 2에 도시한 실시의 제1 형태의 세그먼트측 구동 회로(2)와 동일하고, 액정 구동 출력 회로(88)의 부분만이 다르다.

도 16은 도 15에 도시한 액정 구동 출력 회로(88)의 1세그먼트 전극분의 구성을 도시한다. 각 세그먼트 전극 Xn에는 소스 전극이 V0, V10, V12, V2에 각각 접속되는 P채널 MOS 트랜지스터(101, 102, 103, 104)의 드레인 전극과, 소스 전극이 V3, V34, V45, V5에 각각 접속되는 N 채널 MOS 트랜지스터(105, 106, 107, 108)의 드레인 전극이 공통 접속된다. P 채널 MOS 트랜지스터(101, 102, 103, 104)의 게이트 전극에는 NAND 회로(111, 112, 113, 114)의 출력 단자가 각각 접속된다. N 채널 MOS 트랜지스터(105, 106, 107, 108)의 게이트 전극에는 NOR 회로(115, 116, 117, 118)의 출력 단자가 각각 접속된다. NAND 회로(111, 112, 113, 114) 및 NOR 회로(115, 116, 117, 118)의 입력측에는 라인 래치(23)의 출력으로부터 레벨 시프터(25)를 통해 제공되는 신호 및 인버터 회로(119)를 통하는 그 반전 신호와, 출력 제어부(24)로부터의 출력을 레벨 시프터(26)를 통해 제공되는 신호 및 인버터 회로(120)에 의한 그 반전 출력과, 교류화 신호로부터 레벨 시프터(27)를 통해 제공되는 신호가 각각 입력된다. 이들 논리 동작의 진리치를 다음 표 3에 도시한다.

도 17, 도 18 및 도 19는 본 실시 형태에서 전체 화면 ON 표시시, 전체 화면 OFF 표시시 및 스트라이프 표시시의 각 출력 파형 및 액정 셀에 인가되는 전압 파형을 각각 도시한다. 상술한 실시 형태와 동일하게, 보정 클럭의 인가되는 기간과 주사 전극 개수는 다른 위치 및 개수도 가능하다. 도 17 및 도 19의 ON 표시시의 액정 셀에 걸리는 실효 전압과, 도 18 및 도 19의 OFF 표시시의 액정 셀에 걸리는 실효 전압을 보정 클럭의 펄스폭에 의해 조정하고, 실효 전압을 동일하게 함으로써, 표시 패턴의 차이에 의한 휘도 불균일을 저감할 수 있다.

도 20은 본 발명의 실시의 제4 형태로서, 실시의 제3 형태를 5V 구동법에 적용하는 경우의 구성을 도시한다. 세그먼트측 구동 회로(122)와 전원 회로(124)와 공통측 구동 회로(63)는 5V 구동용으로 변경된다. 도 21에 도시한 바와 같이, 세그먼트측 구동 회로(122)는 레벨 시프트가 없고, 전원 전압의 종류가 다르므로 액정 구동 출력 회로(128)의 구성이 다른 점을 제외하고, 도 15에 도시한 세그먼트 측 구동 회로(82) 동일하다.

도 22는 도 21의 액정 구동 출력 회로(128)의 1세그먼트 전극분을 구성을 도시한다. 동작에 대해서는, 도 12에 도시한 실시의 제2 형태의 구성과 거의 동일하다. 다만 P채널 MOS 트랜지스터(72)의 소스 전극은 VSHH 전압에 접속되고, N채널 MOS 트랜지스터(73)의 소스 전극은 VSLH에 접속되는 점이 다르다. 또한 P채널 MOS 트랜지스터(71, 72) 및 N채널 MOS 트랜지스터(73, 74)의 게이트 전극을 구동하는 논리 회로는 도 12에 도시한 NAND 회로(75), 인버터 회로(76), NOR 회로(77), 클럭 인버터 회로(78, 79), 인버터 회로(80, 81) 외에, NAND 회로(129) 및 NOR 회로 (130)가 추가되어 있다. 이들 논리 회로의 동작의 진리치를 다음 표 4에 나타낸다.

도 23은 본 실시 형태에 의한 각 출력 파형 및 액정 셀에 인가되는 전압 파형을 도시한다. 액정 셀에 인가되는 전압의 파형은 도 6 내지 도 8과 기본적으로 동일하지만, 액정 구동 출력 회로에서 선택되는 보정 전압 레벨이 다르다.

또한, 본 실시 형태에 있어서도, 제2 형태와 동일하게, 도 21에서 레벨 시프터를 포함하지 않는 구성으로 되어 있지만, 출력 제어부(24) 및 라인 래치(23)까지의 회로인 제어 논리부와 액정 구동 회로부를 다른 전원으로 구동하는 5V 구동법을 실현하는 것도 가능하다. 예를 들면, 제어 논리부를 3V로 구동하고, 액정 구동 회로부를 5V로 구동하는 방법도 가능하다.

도 24는 본 발명의 실시의 제5 형태에 의한 액정 패널의 구동을 위한 구성을 도시한다. 본 실시 형태는 액정 패널(1), 공통측 구동 회로(3), 전원 회로(4), 제어부(5)로서 도 1에 도시한 실시의 제1 형태와 동등한 것을 사용하지만, 전압 선택 수단인 전압 선택기(131)를 세그먼트측 구동 회로(132)의 외부에 설치하는 것을 특징으로 한다. 대화면의 액정 패널(1)에서는 세그먼트 전극이 필요한 개수는 많고, 세그먼트측 구동 회로(132)는 여러개 사용할 필요가 있다. 본 실시 형태의 세그먼트측 구동 회로(132)에는 전압 선택기(131)에 의해 선택된 전압 VS1, VS3, VS4, VS2가 공급되므로, 전원 전압 라인으로서 필요한 개구를 도 1의 실시의 세그먼트측 구동 회로(2)에 비해 2개 적게 할 수 있다. 이에 따라 세그먼트측 구동 회로(132)의 입력 단자수의 삭감을 꾀함과 동시에, 반도체 집적 회로(약칭 「IC」)의 회로 규모를 작게 할 수 있고, 전압 선택기(131)를 외부에 설치함에 따라, 구동 장치를 효율적으로 또한 염가로 구성하는 것이 가능하게 된다.

도 25는 도 24에 도시한 세그먼트측 구동 회로(132)의 내부 구성을 도시한다. 본 실시 형태에서 도 1에 도시한 실시의 제1 형태에 대응하는 부분에는 동일한 참조 부호를 붙이고 중복된 설명을 생략하기로 한다. 본 실시 형태의 세그먼트측 구동 회로(132)에서는 액정 구동 출력 회로(138)에 전압 선택기(131)에 의해 선택된 전압이 공급되는 점이 다르다. 도 26은 전압 선택기(131)의 구성을 도시한다. 6치의 전압 V0, V5로부터의 4개의 값의 전압 VS1, VS3, VS4, VS2를 선택하기 위해서, 아날로그 스위치(141, 142, 143, 144, 145, 146, 147, 148)가 설치된다. 각 아날로그 스위치(141, 148)의 제어를 위해, NAND 회로(151), NOR 회로(152) 및 인버터 회로(153, 154, 155)가 설치된다. 이 논리 회로에는 보정 클럭과 교류화 신호가 입력되고, 다음 표 5에 도시한 바와 같은 진리치표에 따른 논리 동작을 행한다.

도 27은 도 26에 도시한 전압 선택기(131)의 동작을 도시하고, 도 28은 출력 제어부(134)에 관련된 구성을 도시한다. 출력 제어부(134)는 도 1의 실시 형태의 출력 제어부(24)와 동일하지만, D 플립플롭 회로(31)의 출력 Q와 EXOR 회로(32)의 입력과의 사이에는 인버터 회로가 설치되지 않고, 인버터 회로(34)로부터 도출된 출력은 연속하는 2회의 주사 기간에서 표시 데이타가 다른 경우에 또한 보정 클럭이 "하이"의 경우만 "하이"로 된다.

도 29는 본 실시 형태의 액정 구동 출력 회로(138)에서의 1개의 세그먼트 전극 Xn분의 구성을 도시한다. 세그먼트 전극 Xn에는 소스 전극이 VS1, VS3에 각각 접속되는 P채널 MOS 트랜지스터(161, 162)와, 소스 전극이 VS4, VS2에 각각 접속되는 N채널 MOS 트랜지스터(163, 164)의 드레인 전극이 각각 공통적으로 접속된다. P채널 MOS 트랜지스터(161, 162)의 게이트 전극에는 NAND 회로(171, 172)의 출력이 각각 접속되고, N채널 MOS 트랜지스터(163, 164)의 게이트 전극에는 NOR 회로(173, 174)의 출력이 각각 접속된다. NAND 회로(171, 172) 및 NOR 회로(173, 174)의 입력측에는 인버터 회로(175, 176)도 설치되고, 레벨 시프터(25, 26, 27)를 통해 라인 래치 출력, 출력 제어 신호 및 교류화 신호가 제공되고, 다음 표 6의 진리치표에 따라 동작한다. 주목해야 할 것은 출력 제어 신호가 "하이"일 때, 모든 MOS 트랜지스터(161, 162, 163, 164)가 OFF로 되고, 출력은 고 임피던스 상태로 된다는 것이다. 세그먼트 전극 Xn에 대한 출력이 고 임피던스 상태로 되면, 세그먼트 전극에 접속되는 액정 셀에 축적된 용량치에 의해 전압이 유지되고, 전압 선택기(131)의 전압 레벨의 변화를 받지 않는다. 출력이 고 임피던스로 되지 않는 세그먼트 전극에 대해서는, 전압 선택기(131)에 의해 선택된 전압이 표 6의 논리에 따라 선택되어 출력된다.

도 30은 본 실시 형태에 의한 각 구동 회로의 출력 파형 및 액정 셀에 인가되는 전압 파형을 도시한다. 본 실시 형태에서도, 실시의 제1 및 제2 형태와 동일한 효과가 얻어져서, 보정 클럭의 펄스폭을 조정함에 따라 쉐도잉 등의 휘도 불균일을 저감시킬 수 있다. 또, 본 실시 형태에서는 보정 기간에 출력되는 보정 전압을 V1, V4로 하고 있지만, 다른 전위라도 좋은 것은 물론이다.

또한 ON 표시시와 OFF 표시시에서 각각의 전위로 할 수도 있다. 또한 상술한 바와 같은 5V 구동법에도 적용하는 것이 가능하다. 그 경우, 도 25 및 도 28의 레벨 시프터(25, 26, 27)를 삭제하고, 액정 구동 출력 회로를 보정 기간 중에서 고임피던스를 갖는 2치 출력 회로로 구성하고, 또한 전원 회로를 보정 기간 중에 전압 레벨이 보정 전압으로 변화하도록 할 수 있다. 또한, 5V 구동법에 적용한 경우, 레벨 시프터를 포함하여 구성하는 것도 가능하다. 그 경우는 도 25 및 도 28의 레벨 시프터(25, 26, 27)와 동일하게, 출력 제어부 및 라인 래치와 액정 구동 출력 회로의 사이와, 교류화 신호의 액정 구동 출력 회로의 입력부에 레벨 시프터를 구성한다.

도 31은 본 발명의 실시의 제6 형태에 의한 액정 패널의 구동을 위한 구성을 도시한다. 본 실시 형태에서, 도 1에 도시한 실시의 제1 형태에 대응하는 부분에는 동일한 참조 부호를 붙이고 중복한 설명을 생략하기로 한다. 본 실시 형태에서는 세그먼트측 구동 회로(182)에 대하여, 제어부(185)로부터 ON용의 보정 클럭 신호와 OFF용의 보정 클럭 신호가 별개로 공급된다. 도 32는 도 31에 도시한 세그먼트측 구동 회로(182)의 내부 구성을 도시한다. 도 2에 도시한 세그먼트측 구동 회로(2)의 내부 구성은 출력 제어부(184)가 다르다.

도 33은 출력 제어부(184)에 관련된 구성을 도시한다. 본 실시 형태의 출력 제어부(184)에서는 EXOR 회로(32)의 출력측에 2입력 NAND 회로(191, 192)의 각각 한쪽의 입력이 공통적으로 접속된다. NAND 회로(191, 192)의 다른쪽의 입력에는 OFF용의 보정 클럭 및 ON용의 보정 클럭이 각각 입력된다. NAND 회로(191, 192)의 출력은 클럭 인버터 회로(193, 194)를 통해 레벨 시프터(26)에 제공된다. 클럭 인버터 회로(193, 194)의 제어를 위해, 인버터 회로(195)를 통해 라인 래치(23)의 출력이 제공된다. 본 실시 형태의 출력 제어부(184)에서는 라인 래치(23)의 출력 Q가 OFF용인지 ON용인지에 따라, 클럭 인버터 회로(193, 194)를 변화하고, 각각 다른 보정 클럭을 레벨 시프터(26)에 제공한다. 예를 들면 2회 계속하여 ON의 표시데이타가 제공되면, ON용의 보정 클럭이 선택되어 레벨 시프터(26)에 제공되고, 2회 계속하여 OFF의 표시 데이타이면, OFF용의 보정 클럭이 선택되어 레벨 시프터(26)에 제공된다.

도 34는 본 실시 형태에서의 각 구동 회로의 출력 파형과 액정 셀에 인가되는 전압 파형을 도시한다. 액정 셀은 ON 표시시와 OFF 표시시에서 인가되는 전압이 다를 때 유전율이 변화하므로 전기 용량도 다르다. 이 때문에 신호의 라운딩의 정도도 다르므로, 보정 클럭의 펄스폭을 ON용과 OFF용으로 다르게 하고, 각각 독립적으로 조정함으로써, 표시 패턴에 관계없이 실효 전압치를 동일하게 하고, 휘도 불균일의 저감을 꾀할 수 있다.

또한, 본 실시 형태를 5V 구동법에 의해 실현하는 것도 가능하다. 그 경우의세그먼트측 구동 회로(350)의 내부 구성을 도 35에, 출력 제어부(184)에 관련하는 구성을 도 36에 도시한다. 액정 구동 출력 회로(68)의 1세그먼트분의 회로 구성은 도 12와 동일하다. 이상 설명한 실시 형태에 대응하는 부분에는 동일한 참조 부호를 붙인다. 도 12 대신에, 도 22와 같이 하는 것도 가능하다. 또한, 각 구동 회로의 출력 파형 및 액정 셀에 인가되는 전압 파형을 도 37에 도시한다. 도 34와 도 37에서, 액정 셀에 인가되는 전압 파형은 동일하게 되어, 동일한 효과가 얻어진다. 또, 회로의 상세한 설명 및 동작 설명에 대해서는 상술한 내용과 중복하는 부분이 많기 때문에, 여기서는 생략하기로 한다. 또한 도 35 및 도 36의 출력 제어부(184) 및 라인 래치(23)와 액정 구동 출력 회로(68)의 사이와, 교류화 신호의 액정 구동 출력 회로(68)의 입력부에 레벨 시프터를 구성하는 것도 가능하다.

도 38은 본 발명의 실시의 제7 형태에 의한 세그먼트측 구동 회로(202)의 내부 구성을 도시한다. 본 실시 형태에서, 액정 패널(1)을 구동하기 위한 전체적 구성은 도 1에 도시한 실시의 제1 형태와 동일하고, 대응하는 부분에는 동일한 참조부호를 붙여 중복한 설명은 생략하기로 한다. 본 실시 형태에서는 교류화 신호가 변화할 때의 영향을 고려하기 때문에, 세그먼트측 구동 회로(202) 내에 교류화 신호 비교 회로(209)를 내장한다. 출력 제어부(204)는 동일한 표시 데이타가 계속되는 경우이라도 교류화 신호가 변화할 때는 보정 클럭에 의한 전압 보정을 행하지 않는다.

도 39는 도 38의 1출력분에 대해, 레벨 시프터까지의 보다 상세한 구성을 도시한다. 출력 제어부(204) 내에는 EXOR 회로(32)의 출력과 인버터 회로(34)의 입력의 사이에, 3입력의 NAND 회로(210)가 삽입된다. 3입력 NAND 회로(210)의 1개의 입력은 EXOR 회로(32)의 출력에 접속되고, 다른 2개의 입력에 보정 클럭 및 교류화 신호 비교 회로의 출력이 각각 제공된다.

도 40은 교류화 신호 비교 회로(209)의 내부 구성예를 도시한다. 교류화 신호 비교 회로(209) 내에서, 2개의 D 플립플롭 회로(211, 212)는 모두 수평 동기 신호(LP)를 클럭 신호 CK로서 사용하여 동작한다. 한쪽의 D 플립플롭 회로(211)의 데이타 입력 D에는 교류화 신호가 제공되고, 다른쪽의 D 플립플롭 회로(212)의 데이타 입력 D는 한쪽의 D 플립플롭 회로(211)의 출력 Q에 접속한다. 다른쪽 D 플립플롭 회로(212)의 출력 Q는 인버터 회로(213)에 의해 반전된다. EXOR 회로(214)의 한쪽 입력에는 한쪽의 D 플립플롭 회로(211)의 출력 Q가 제공되고, EXOR 회로 214의 다른쪽 입력에는 인버터 회로(213)의 출력이 제공된다. 교류화 신호 비교 회로(209)는 어떤 주사 기간과 그 전의 주사 기간의 교류화 신호의 상태를 비교하여 교류화 신호 변화 직후의 1 주사 기간에서, "로우(Low)"의 출력을 도출한다.

세그먼트측 구동 회로의 출력은 교류화 신호의 변화에 의해 표시 데이타 신호의 상태에 관계없이 변화한다. 이 때문에, 가령 연속하는 2주사 기간의 표시 데이타가 동일한 데이타이라도, 교류화 신호의 변화시에는 출력 전압이 변화하므로 전압 보정을 행하지 않아도 전압 레벨의 변화가 발생된다. 본 실시 형태에서는 교류화 신호의 변화시에는 보정 전압을 출력하지 않도록, 교류화 신호 비교 회로(209)에 의해 변화가 검출되면, 출력 제어부(204)로부터 출력되는 신호를 "로우"로서 표시 데이타의 상태에 관계없이, 액정 구동 출력 회로(28)에는 보정 전압이 출력되지 않도록 구성되어 있다.

본 실시 형태의 각 구동 회로의 출력 파형과 액정 셀에 인가되는 전압 파형을 도 41에 도시한다. 예를 들면 교류화 신호가 변화할 때, 표시 데이타가 ON으로 계속되더라도, A에서 도시한 바와 같이 세그먼트 출력 전압에는 보정이 행해지지 않고, 지나친 전압 변화에 의한 실효치의 손실을 막을 수 있다. 이러한 교류화 신호가 변화할 때에 보정을 행하지 않도록 하는 구성 방식은 제1 및 제6 실시 형태와 조합시켜 이용하여도 효과적으로 사용할 수 있다.

도 42는 본 발명의 실시의 제8 형태에 의한 세그먼트측 구동 회로(222)의 내부 구성을 도시한다. 다른 부분의 구성에 대해서는 도 9에 도시한 실시의 제2 형태와 동일하므로 설명은 생략하기로 한다. 본 실시 형태의 출력 제어부(224)에는 도40에 도시한 바와 같은 교류화 신호 비교 회로(209)로부터의 비교 결과가 입력된다. 출력 제어부(224)의 내부 구성 및 관련된 구성은 도 43에 표시된다. 출력 제어부(224) 내에는 EXOR 회로(32)의 출력과 NAND 회로(33)의 입력과의 사이에, 클럭인버터 회로(231, 232)에 의한 선택 회로가 삽입되고, 교류화 신호 비교 회로(209)로부터의 출력에 의해 EXOR 회로(32)의 출력을 그대로 NAND 회로(33)의 입력에 제공하든지 반전하여 제공할 수 있다. 일반적으로, 5V 구동법에서의 세그먼트 구동회로에서, 교류화 신호의 변화와 동시에 표시 데이타의 상태가 변화하면 출력 파형은 변화하지 않고 출력 레벨이 유지되고, 또한 교류화 신호의 변화시에는 표시 데이타 신호에 변화가 없는 경우에 출력 파형이 변화한다. 그 때문에, 교류화 신호의 변화 직후의 1주사 기간에서, 그 주사 기간과 전회의 주사 기간의 사이에서 표시 데이타가 다른 경우에 보정 전압을 출력하고, 표시 데이타가 동일한 경우에는 보정 전압이 출력되지 않도록 구성한다.

도 44는 각 구동 회로의 출력 파형과 액정 셀에 인가되는 전압 파형을 도시한다. 이 예에서는 교류화 신호의 전환 시에 표시 데이타가 ON으로부터 OFF로 바뀌므로, 세그먼트 출력 전압에는 A에서 도시한 바와 같은 보정이 행해진다. 도 45에 도시한 바와 같이, 교류화 신호의 변화시에 표시 데이타가 ON에서 변화하지 않으면, B에서 도시한 바와 같이 보정은 행해지지 않는다. 이와 같은 교류화 신호가 변화할 때의 보정은 다른 실시 형태에서도 마찬가지로 적용할 수 있다.

또한, 본 실시 형태의 도 42 및 도 43에서, 레벨 시프터를 포함하지 않는 구성으로 되어 있지만, 출력 제어부(224) 및 라인 래치(23)와 액정 구동 출력 회로(68)의 사이와, 교류화 신호의 액정 구동 출력 회로(68)의 입력부에, 레벨 시프터를 구성하고, 출력 제어부(224) 및 라인 래치(13)까지의 회로인 컨트롤 논리부와 액정 구동 출력 회로부를 다른 전원으로 구동하는 5V 구동법으로 하는 것도 가능하다.

도 46은 본 발명의 실시의 제9 형태에 의한 액정 표시 패널의 구동 장치의 개략적인 전기적 구성을 도시한다. 본 실시 형태에서, 실시의 제1 및 제8 형태의 구성과 대응하는 부분에는 동일한 참조 부호를 붙이고 중복한 설명은 생략하기로 한다. 본 실시 형태의 특징은 제어부(225)로부터 2개의 보정 클럭이 공급되고, 1 주사 기간에 2개의 보정 기간이 설정되는 것이다. 또한 전원 회로(84)로부터 세그먼트측 구동 회로(226)에는 V0으로부터 V5까지의 10 종류의 전압이 제공된다. 본 실시 형태의 구동 장치의 구성은 상기 제어부(225) 및 세그먼트측 구동 회로(226)를 제외하고는 본 발명의 제3 실시 형태의 도 14와 동일하다.

도 47은 세그먼트측 구동 회로(226)의 내부 구성을 도시한다. 출력 제어부(227) 및 액정 구동 출력 회로(228) 이외의 구성에 대해서는 도 15에 도시한 실시의 제3 형태와 동일하므로 설명은 생략하기로 한다. 출력 제어부(227)의 내부 구성 및 관련된 구성은 도 48에 도시된다. 출력 제어부(227) 내에는 EXOR 회로(32)의 출력이 NAND 회로(33)의 한쪽 입력과 함께, NOR 회로(36)의 한쪽 입력에도 제공된다. NOR 회로(36)의 다른쪽 입력에는 인버터 회로(37)를 통해 제1 보정 클럭이 제공된다. 제2 보정 클럭은 NAND 회로(33)의 다른쪽 입력에 제공된다. D 플립플롭 회로(31)에는 이전 주사 기간의 데이타가 기억되고, EXOR 회로(32)에 의해 이전 주사 기간의 데이타와 라인 래치 회로(23)로부터의 현 주사 기간의 데이타가 비교된다. 데이타가 동일하고, 또한 제2 보정 클럭이 "하이"인 기간에서만, 인버터 회로(34)의 출력이 "하이" 로 된다. 이 출력이 레벨 시프터(26)를 통하는 출력 ②로서 액정 구동 출력 회로(228)에 제공되면, 보정용의 중간 레벨의 전압인 V10, V12, V34, V45가 출력된다.

EXOR 회로(32)의 출력은 NOR 회로(36)에도 제공되고, 데이타가 다르고, 또한 인버터 회로(37)를 통해 입력되는 제1 보정 클럭이 "하이" 기간에서만, NOR 회로(36)의 출력이 "하이" 로 된다. 이 출력은 레벨 시프터(26)를 통하는 출력 ①로서 액정 구동 출력 회로(228)에 제공되는 도 49는 도 47의 액정 구동 출력 회로(228)의 1세그먼트 전극분의 회로 구성을 도시한다. 각 세그먼트 전극 Xn에는 소스 전극이 V0, V10, V12, V2, V1에 각각 접속되는 P채널 MOS 트랜지스터101, 102, 103, 104, 123의 드레인 전극과, 소스 전극이 V3, V34, V45, V5, V4에 각각 접속되는 N채널 MOS 트랜지스터(105, 106, 107, 108, 126)의 드레인 전극이 공통 접속된다. P채널 MOS 트랜지스터(101, 102, 103, 104, 123)의 게이트 전극에는 NAND 회로(156, 112, 113, 157, 125)의 출력 단자가 각각 접속된다. N채널 MOS 트랜지스터(105, 106, 107, 108, 126)의 게이트 전극에는 NOR 회로(158, 116, 117, 159, 127)의 출력 단자가 각각 접속된다. NAND 회로(156, 112, 113, 157, 125) 및 NOR 회로(158, 116, 117, 159, 127)의 입력측에는 출력 제어부(227)의 인버터 회로(34) 및 NOR 회로(36)의 레벨 시프터(26)를 통하는 출력 ① ②와, 라인 래치(23)로부터 레벨 시프터(25)를 통하는 출력 ⑧과, 교류화 신호로부터 레벨 시프터(27)를 통하는 입력④가 직접 또는 인버터 회로(121, 120, 119)를 통해 제공된다. 다음 표 7은 도 47의 논리 회로의 동작을 설명하는 진리치를 도시한다.

도 50은 각 구동 회로의 출력 파형과 액정 셀에 인가되는 전압 파형을 도시한다. 출력이 변화할 때는 제1 보정 클럭의 기간 중에 출력이 한번 V1 또는 V4의 중간 레벨로 유지되므로, 공통측에 걸려 있는 스파이크 노이즈를 분산시켜서, 실효 전압차를 작게 하는 것이 가능해진다. 이에 따라, 휘도 불균일(쉐도잉)의 억제를 더욱 행할 수 있다.

도 51은 본 발명의 실시의 제10 형태로서, 실시의 제9 형태를 5V 구동법으로실현하는 구성을 도시한다. 본 실시 형태에서, 제1 및 제9 형태에 대응하는 부분은 동일한 참조 부호를 붙여 중복된 설명은 생략하기로 한다. 본 실시 형태는 특히, 도 20에 도시한 실시의 제4 형태와 동일하며, 보정 클럭이 추가되어 2개로 되어 있는점이 다르다. 이 때문에 세그먼트측 구동 회로(236)의 구성도, 도 52에 도시한 바와 같이 다르다. 또한, 전원 회로(124)로부터 세그먼트측 구동 회로(236)에는 5 종류의 전압에 제공된다. 도 53은 1출력분의 보다 상세한 회로 구성의 일례를 도시한다.

도 54는 도 52의 액정 구동 출력 회로(238)의 1세그먼트 전극분의 회로 구성을 도시한다. 각 세그먼트 전극 Xn에는 소스 전극이 VSH, VSHH, VCM에 각각 접속되는 P채널 MOS 트랜지스터(71, 72, 95)의 드레인 전극과, 소스 전극이 VSLH, VSL, VCM에 각각 접속되는 N채널 MOS 트랜지스터(73, 74, 96)의 드레인 전극이 공통 접속된다. P채널 MOS 트랜지스터(71, 72)의 게이트 전극에는 NAND 회로(91, 92)의 출력 단자가 각각 접속된다. N 채널 MOS 트랜지스터(73, 74)의 게이트 전극에는 NOR 회로(93, 94)의 출력 단자가 각각 접속된다. NAND 회로(91, 92) 및 NOR 회로(93, 94)의 입력측에는 출력 제어부(227)의 인버터 회로(34) 및 NOR 회로(36)의 출력 ① 및 ②와, 라인 래치(23)의 출력 ⑧과, 교류화 신호 ④가, 인버터 회로(76, 80, 81, 97) 및 클럭 인버터 회로(78, 79)로 구성하는 논리 회로를 통해 제공된다. 다음 표 8은 도 54의 논리 회로의 동작을 설명하는 진리치를 도시한다.

도 55는 본 실시 형태의 동작시의 각부의 전압 파형을 도시하고, 도 56 및 도 57은 ON 표시시와 OFF 표시시에 대해 각각 확대하여 도시한 것이다. 세그먼트측의 출력 전압이 변화할 때에, 한번 중간 레벨로 유지되므로, 공통측에 걸려 있는 스파이크가 분산되어, 영향을 감지시킬 수 있다.

또한, 본 실시 형태에서는 레벨 시프터를 포함하지 않는 구성으로 하고 있어도, 레벨 시프터를 포함하여 구성하는 것도 가능하다. 그 경우는 도52 및 도53에 있어서, 출력 제어부(227) 및 라인 래치(23)와 액정 구동 출력 회로(238)의 사이와, 교류화 신호의 액정 구동 출력 회로(238)의 입력부에, 레벨 시프터를 구성하면 실현할 수 있다.

도 58은 본 발명의 실시의 제11 형태에 의한 액정 구동 장치의 세그먼트측 구동 회로(242)의 구성을 도시한다. 도 59는 1출력분에 대한 보다 상세한 내부 구성을 도시한다. 본 실시 형태는 도 42에 도시한 실시의 제8 형태의 세그먼트측 구동 회로(222)와 같이 5V 구동법을 이용하여 보정 클럭을 추가하고 있음과 동시에, 액정 구동 출력 회로(248)에 5종류의 전압을 제공한다. EXOR 회로(32)의 출력과, NAND 회로(33)와 NOR 회로(36)의 입력의 사이에는 클럭 인버터 회로(231, 232) 및 인버터 회로(234, 233)로 이루어지는 논리 회로가 설치되고, 교류화 신호 비교 회로(209)로부터의 출력에 의해, 그대로 접속되거나, 반전하여 접속될 수 있다. 따라, 교류화 신호의 변화시에는 표시 데이타가 변화하지 않은 경우에, 출력 제어부(244)로부터의 출력에 의해, 액정 구동 출력 회로(248)로부터 제1 보정 기간 중에 중간 레벨로서 VCM이 출력된다. 이에 따라, 교류화 신호가 변화할 때의 영향을 개선할 수 있다.

도 60은 본 실시 형태의 동작시의 각부의 전압 파형을 도시한다. 교류화 신호가 변화할 경우에, 표시 데이타는 "ON"에서 변하지만, 세그먼트측 출력 전압은 한번 중간의 VCM으로 변하고 나서 다시 변화된다. 도 55에서는 이러한 2단계의 변화가 아니라, 1회로 변화하고 있다. 또한, 도 55에서는 교류화 신호가 변화한 후, 제2 보정 기간에서 보정이 행해지지만, 도 60에서는 제2 보정 기간에서의 보정은 행해지지 않는다. 또한, 본 실시 형태에서는 레벨 시프터를 포함하지 않고서 구성되어 있지만, 레벨 시프터를 포함하여 구성하는 것도 가능하다. 그 경우는 도 58 및 도 59에서, 출력 제어부(244) 및 라인 래치(23)와 액정 구동 출력 회로(248)의 사이와, 교류화 신호의 액정 구동 출력 회로(248)의 입력부에 레벨 시프터를 구성하면 실현할 수 있다.

이상 설명한 실시의 각 형태에 이용되고 있는 보정 기간을 설정하기 위한 보정 클럭 발생 수단의 회로 구성을 도 61에 도시하고, 실시의 제12 형태로서 설명한다.

보정 클럭 발생 수단은 리셋트부 D 플립플롭(301), 리셋트부 T 플립플롭(302, 303), 2입력 AND 회로(304, 311), EXNOR 회로(305, 306, 307), 4입력 AND 회로(308), 셋트부 D 플립플롭(309), 및 인버터 회로(310)에 의해 구성되어 있다.

다음에 회로의 동작에 대해 설명하기로 한다. 수평 동기 신호의 하이 기간 중에 D 플립플롭(301) 및 T 플립플롭(302, 303)은 리셋트되고, 각각의 플립플롭의 Q 출력은 로우로 된다. 데이타 래치 클럭의 변화에 따라, D 플립플롭(301)으로부터는 데이타 래치 클럭의 2분주의 주기의 파형이, T 플립플롭(302, 303)으로부터는 4분주 및 8분주의 주기의 파형이, Q 출력으로부터 각각 출력된다. 3 비트의 비교용치 A1, A2, A3는 하이 레벨 또는 로우 레벨로 고정된다. A1 및 A3을 어떤 레벨로 고정할지에 의해, 보정 클럭의 폭을 바꿀 수 있다. 여기서는 설명의 편의상, A1 및 A3을 하이 레벨, A2를 로우 레벨로 하지만, 필요한 보정 기간에 따라, 변경하는 것은 가능하다. D 플립플롭(301) 및 T 플립플롭(302, 303)의 Q 출력과 A1 및 A3을 EXNOR 회로(305, 307)에서 비교한다. D 플립플롭(309)은 수평 동기 신호의 하이 기간 중에 셋트되고, Q 출력이 하이 레벨로 된다. 비교 결과인 EXNOR 회로(305, 307)의 출력과, D 플립플롭(309)의 Q 출력에 따라, 4입력 AND 회로(308)의 출력이 변화한다. 그 변화에 의해, D 플립플롭(309)의 Q 출력을 로우 레벨로 변화시켜서, AND 회로(311)에서, 인버터 회로(310)에 의해 수평 동기 신호의 반전시킨 신호와 논리곱을 취하면, 보정 클럭이 얻어진다. 이상 설명한 동작의 내용을 도 62에 도시한다.

또한, 본 실시 형태에서 2분주 회로를 3단으로 하고, 비교를 3 비트로 하고 있지만, 보정 클럭의 폭에 따라 비교 비트수를 증가시키면, 큰 폭의 보정 클럭을 얻을 수 있다. 또한, 본 실시 형태의 회로를 세그먼트측 구동 회로에 내장하는 것도 가능함과 함께 제어부 내에 구성하는 것도 가능하다.

실시의 제12 형태에서는 수평 동기 신호의 변화 직후에 보정 클럭을 발생시키고 있지만, 보정 기간은 1주사 기간 내이면, 어디에 설치하여도 좋다. 그 때문에, 수평 동기 신호 변화 직후 이외에 보정 클럭을 발생시키는 방법을 실시의 제13 형태로서 설명한다.

본 실시 형태에 의한 보정 클럭 발생을 위한 회로 구성을 도 63에 도시한다. 실시의 제12 형태와 동일한 부분에 대해서는, 동일한 참조 부호를 붙여 설명은 생략하기로 한다. 실시의 제12 형태와 다른 부분은 비교의 결과가 3 입력의 AND 회로(313)에 입력되는 것과, 셋트부 D 플립플롭(314) 및 리셋트부 D 플립플롭(315, 316)에 의해 시프트 레지스터 회로가 구성되어 있는 것이다.

다음에, 회로의 동작의 타임차트를 도 64에 도시한다. 3입력 AND 회로(313)의 출력이 EXNOR 회로(305, 307)의 비교 결과에 따라 변화하고, 수평 동기 신호의 하이 기간 중에 셋트된 D 플립플롭(314)의 하이 레벨의 데이타를 그 3입력 AND 회로(313)의 출력 신호에 의해 D 플립플롭(315, 316)으로 순서대로 시프트함으로써 보정 클럭이 얻어진다. D 플립플롭(314, 315, 316)에 의해 구성되는 시프트 레지스터의 규모를 크게 하면, 수평 동기 신호의 변화로부터 보정 기간의 개시 시점까지의 기간을 크게 할 수 있다. 또한, A1 내지 A3의 고정 레벨을 여러 가지 조합으로 함에 따라, 보정 기간의 폭 및 보정 기간의 위치를 바꿀 수 있다. 또한, 본 실시 형태에서, 2분주 회로를 3단으로 하고, 비교를 3비트로 행하고 있지만, 보정 클럭의 폭에 따라 비교 비트수를 증가시키면, 보다 큰 폭의 보정 클럭을 얻을 수도 있게 된다. 또한, 본 실시 형태의 회로를 제어부 내에 구성하는 이외에, 세그먼트측 구동 회로에 내장하는 것도 가능하다.

도 65는 본 발명의 실시의 제14 형태로서, 1주사 기간에 2종류의 보정 기간을 설정하기 위한 2종류의 보정 클럭 발생 회로를 도시한다. 본 실시 형태는 실시의 제12 형태와 제13 형태를 병합한 구성을 지니고, 그 동작의 타이밍을 도 66에 도시한다. 제1 보정 클럭인 보정 클럭 1로서, 실시의 제12 형태와 동일한 보정 클럭이 얻어진다. 제2 보정 클럭인 보정 클럭 2는 실시의 제13 형태와 동일한 보정 클럭이 얻어진다. 본 실시 형태에서는 보정 클럭 1 및 보정 클럭 2를 공통의 비교결과에 기초하여 발생되지만, 각각 따로따로 비교 결과에 기초하여 발생될 수도 있다. 또한 분주 회로의 단수, 비교의 비트수, 시프트 레지스터의 규모, A1 내지 A3의 고정 레벨의 조합 등을 필요에 따라 변경함으로써, 보정 기간의 위치, 폭 등을 자유롭게 바꿀 수도 있다. 또한, 본 실시 형태의 회로를 제어부 내에 구성하는 이외에, 세그먼트측 구동 회로에 내장하는 것도 가능하다.

본 발명의 실시의 제15 형태로서, 도 67에 도시한 바와 같이, 2개의 보정 클럭용으로서 D 플립플롭(331, 332, 333) 및 D 플립플롭(337, 338, 339, 340)에 의한 시프트 레지스터를 2종류 사용하고, 3비트의 비교치 A1, A2, A3용으로서 EXNOR 회로(305, 306, 307) 및 3입력 AND 회로(330)를 2비트의 비교치 B1 및 B2용으로서 EXNOR 회로(334, 335) 및 2입력 AND 회로(336)를 설치하고, 비교를 따로따로 행하여 구성될 수도 있다. 또한, 본 실시 형태의 회로를 제어부 내에 구성하는 이외에, 세그먼트측 구동 회로에 내장하는 것도 가능하다.

또한, 본 발명의 실시의 제12 내지 제15 형태에서 상술한 비교치 A1, A2, A3, B1, B2 용의 각 단자는 외부 단자로서 추출하는 이외에, 반도체 집적 회로 내부에서, 전원 전압이나 접지 전압과 단락시켜 고정할 수도 있다. 또한, 반도체 집적 회로 제조시의 어셈블리 공정에서, 와이어 본드 또는 테이프 캐리어 패키지 상의 내부 판독 배선 등에 의해 해당부와 전원을 단락시켜도 좋다.

이상 설명한 실시의 각 형태에서는 단순 매트릭스형의 액정 패널(1)에 대한 구동에 본 발명을 적용하고 있지만, 액티브 매트릭스형 액정 패널에서도 신호선의 구동에 동일한 보정을 행할 수 있으므로, 휘도의 불균일의 저감을 꾀할 수 있다.

본 발명은 그 정신 또는 주요한 특징으로부터 일탈하지 않고, 다른 여러 가지의 형태로 실시할 수 있다. 따라 상술한 실시예는 모든 점에서 단순한 예시에 지나지 않고, 본 발명의 범위는 특허 청구의 범위에 도시한 것으로서, 명세서 본문에는 구속되지 않는다.

또한, 특허 청구의 범위의 균등 범위에 속하는 변형이나 변경은 모두 본 발명의 범위 내의 것이다.

Claims

표시 데이타에 따라 주사 방향으로 배열되는 화소열을 구동하는 세그먼트측 구동 회로와, 주사 기간마다 주사선을 순차 선택적으로 구동하는 공통측 구동 회로를, 제어부에 의해 제어하여, 매트릭스형 액정 패널에 의해 표시를 행하는 액정 표시 장치의 구동 장치에 있어서, 구동하고자 하는 화소에 대한 표시 데이타와, 전회의 주사 기간에서의 표시데이터와의 비교를 각 화소열마다 행하는 표시 데이타 비교 수단과, 상기 표시 데이타 비교 수단에 의한 비교 결과에 응답하여, 표시 데이타가 동일할 경우, 1주사 기간 내에서 미리 설정되는 보정 기간 중에 상기 세그먼트측 구동 회로의 출력 전압을 ON 표시 레벨과 OFF 표시 레벨의 중간 레벨로 변화시키도록 하는 제어를 각 화소열마다 행하는 출력 제어 수단을 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제1항에 있어서, 상기 출력 제어 수단은 보정 기간 중에 변화시키는 중간 레벨을, 상기 세그먼트측 구동 회로로부터의 출력 전압이 ON 표시 전압 레벨인 경우와 OFF 표시 전압레벨인 경우에, 서로 다른 전압 레벨을 선택하도록 제어하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제1항에 있어서, 상기 출력 제어 수단은 보정 기간 중에 변화시키는 중간 레벨을, 상기 공통측 구동 회로가 주사선을 비선택 상태로 하기 위한 비선택 전압이 되도록 제어하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제1항에 있어서, 상기 출력 제어 수단은 보정 기간의 길이를, 상기 세그먼트측 구동 회로로부터의 출력 전압이 ON 표시 전압 레벨인 경우와 OFF 표시 전압 레벨인 경우에, 서로 다르게 제어하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제1항에 있어서, 상기 출력 제어 수단은 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할 경우에, 상기 표시 데이타 비교 수단에 의한 비교 결과에서 표시 데이타가 동일하더라도, 상기 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키는 제어를 행하지 않는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제5항에 있어서, 상기 출력 제어 수단은 상기 액정 패널을 교류화 구동하기 위한 상기 교류화 신호가 변화할 경우에, 상기 표시 데이타 비교 수단에 의한 비교 결과에서 표시 데이타가 다를 때에는 상기 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키도록 제어하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제1항에 있어서, 상기 세그먼트측 구동 회로에 대해, 표시 데이타에 따라 표시를 행하기 위한 전압과, 보정 기간 중에 중간 레벨로 변화시킨 전압을 선택하여 공급하는 전압 선택 수단을 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제1항에 있어서, 상기 출력 제어 수단은, 1주사 기간 중에 2개의 보정 기간을 제1 보정 기간의 쪽이 제2 보정 기간보다도 주사 기간의 개시 시점에 근접되도록 설정하고, 상기 표시 데이타 비교 수단으로부터의 비교 결과에 응답하여 표시 데이타가 다를 때에는 변화시에 제1 보정 기간 중에 상기 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키고, 표시 데이타가 동일한 때에는 제2 보정 기간 중에 상기 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제8항에 있어서, 상기 출력 제어 수단은 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할 경우에, 상기 표시 데이타 비교 수단에 의한 비교 결과에 응답하여 표시 데이타가 동일한 때에는 변화시에 상기 제1 보정 기간 중에 상기 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키고, 표시 데이타가 다른 때에는 상기 제2 보정 기간 중에 상기 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키도록 제어하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제8항에 있어서, 상기 출력 제어 수단은 상기 제1 보정 기간에 대해 상기 제2 보정 기간의 쪽이 크게 되도록 설정하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
제1항에 있어서, 상기 세그먼트측의 구동 회로는 상기 보정 기간을 설정하기위한 보정 클럭 발생 수단을 내장하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.
표시 데이타에 따라 주사 방향으로 배열되는 화소열을 세그먼트측 구동 회로가 구동하고, 주사 기간마다 주사선을 공통측 구동 회로가 순차 선택적으로 구동하여 매트릭스형 액정 패널에 의해 표시를 행하는 액정 표시 장치의 구동 방법에 있어서, 구동하고자 하는 화소에 대한 표시 데이타와, 전회의 주사 기간에서의 표시데이터와의 비교를 각 화소열마다 행하고, 비교한 표시 데이타가 동일할 경우, 1주사 기간 내에서 미리 설정되는 보정 기간 중에 상기 세그먼트측 구동 회로의 출력 전압을 ON 표시 레벨과 OFF 표시 레벨의 중간 레벨로 변화시키는 제어를 각 화소열마다 행하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제12항에 있어서, 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할 경우에는, 연속하는 2회의 주사 기간의 표시 데이타가 동일하더라도, 상기 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키지 않는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제12항에 있어서, 액정 패널을 교류화 구동하기 위한 교류화 신호가 변화할 경우에, 상기 표시 데이타 비교 수단에 의한 비교 결과에서 표시 데이타가 다를 때에는 상기 세그먼트측 구동 회로의 출력 전압을 중간 레벨로 변화시키도록 제어하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제12항에 있어서, 상기 보정 기간은 1주사 기간 내에 2개 설정되고, 상기 비교의 결과, 표시데이타가 다를 때에는 변화시에 주사 기간의 개시 시점에 가까운 제1 보정 기간 중에 상기 중간 레벨로의 변화를 행하고, 표시 데이타가 동일한 때에는 제1 보정 기간보다도 지연되어 개시되는 제2 보정 기간 중에 상기 중간 레벨로의 변화를 행하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.