JPH10116056A - 液晶表示装置の駆動装置および駆動方法 - Google Patents
液晶表示装置の駆動装置および駆動方法Info
- Publication number
- JPH10116056A JPH10116056A JP8296896A JP29689696A JPH10116056A JP H10116056 A JPH10116056 A JP H10116056A JP 8296896 A JP8296896 A JP 8296896A JP 29689696 A JP29689696 A JP 29689696A JP H10116056 A JPH10116056 A JP H10116056A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- display
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
ターンの違いによる輝度むらを解消し、液晶セルに印加
される実効電圧の損失を最小限として表示品位の向上を
図る。 【解決手段】 液晶パネル1のセグメント電極を駆動す
るセグメント側駆動回路2は、1走査期間前の表示デー
タと現在の表示データとを比較し、表示データが一致し
ている場合のみ補正クロック信号に基づく出力電圧の中
間レベルへの補正を行う。表示パターンに変化がないと
きに変化が付け加えられるので、波形なまりの影響を表
示パターンによらず同等とし、輝度むらを解消すること
ができる。表示データに変化があるときには、補正によ
る実効電圧値の損失を防止し、消費電流の増加を抑える
ことができる。さらに補正期間を2回もうけ、輝度むら
の解消とともに、表示データの変化時のコモン側のスパ
イクを低減することもできる。
Description
示装置の表示品質を向上させることができる駆動装置お
よび駆動方法に関する。
表示パネルの駆動のための構成を図68に示す。液晶パ
ネル251には、セグメントドライバであるセグメント
側駆動回路252とコモンドライバであるコモン側駆動
回路253とが接続される。セグメント側駆動回路25
2およびコモン側駆動回路253には、電力を供給する
電源回路254および各種の制御信号を送出するコント
ローラ255がそれぞれ接続されている。コントローラ
255からセグメント側駆動回路252には、表示デー
タ、表示データを取込むためのデータラッチクロック、
水平同期信号および液晶パネル251を交流駆動するた
めの交流化信号がそれぞれ与えられる。コントローラ2
55からコモン側駆動回路253へは、水平同期信号、
交流化信号および1画面の先頭を認識するための垂直同
期信号がそれぞれ与えられる。電源回路254は、電圧
値の順にV0,V1,V2,V3,V4,V5の6種類
の電圧を発生し、セグメント側駆動回路252にはV
0,V2,V3,V5を、コモン側駆動回路253には
V0,V1,V4,V5の電圧をそれぞれ供給する。液
晶パネル251は、セグメント電極X1,X2,X3,
X4,…,Xmとコモン電極Y1,Y2,Y3,Y4,
…,Ynが単純マトリクスを構成し、セグメント電極と
コモン電極との交点の液晶セルで画素が形成される。
内部構成を示す。セグメント側駆動回路252内には、
シフトレジスタ261、データラッチ262、ラインラ
ッチ263、レベルシフタ264および液晶駆動出力回
路265が含まれ、たとえば160列分のセグメント電
極を駆動することができる。160列分の表示データ
は、シフトレジスタ261にデータラッチクロックに同
期してシリアルに入力され、シフトレジスタ261でパ
ラレルデータに変換され、データラッチ262にラッチ
されて蓄積される。1走査電極分の表示データが蓄積さ
れると、水平同期信号(LP)が加えられ、蓄積された
表示データがラインラッチ263にラッチされてからレ
ベルシフタ264によってレベル変換され、液晶駆動出
力回路265に与えられる。レベルシフタ264は、シ
フトレジスタ261、データラッチ262、ラインラッ
チ263などの一般的な論理回路用電圧レベルを、液晶
駆動出力回路265の液晶駆動電圧レベルに変換する。
液晶駆動出力回路265では、レベルシフタ264から
与えられる入力と交流化信号とに応じて、液晶パネル2
51のセグメント電極を駆動するための出力電圧を出力
する。
す。説明の便宜上、液晶パネル251は走査電極の本数
が7本であるとして説明する。実際の液晶パネル251
はもっと大きな本数を有している。走査電極であるコモ
ン電極に対するコモン出力電圧VYは、垂直同期信号に
基づく先頭ラインから水平同期信号に従って、表示され
る走査線を順次選択する。コモン出力電圧VYは、水平
同期信号と交流化信号との組合せに応じて4レベルの電
源電圧V0,V1,V4,V5の中からいずれか1つの
レベルが選択され、コモン側電極に印加される。データ
電極であるセグメント電極へのセグメント出力電圧VX
は、表示データに従って4レベルの液晶駆動電源電圧V
0,V2,V3,V5の中からいずれか1つのレベルが
選択され、1走査電極分の出力が並列にセグメント側電
極に印加される。
ト側電極とコモン側電極との間の電位差が印加され、1
画面を表示するために必要な時間である1フレーム期間
の電位差の実効値に応じて表示または非表示が決定され
る。液晶パネル251では、画面一面を同一の表示、た
とえばON表示またはOFF表示を行う部分と、1ライ
ン毎にON表示またはOFF表示を繰返す、たとえばス
トライプ表示等を行う部分とでは、ON表示やOFF表
示同士で比較するとしても、パネル上の表示色や濃淡が
微妙に異なってしまう。
の場合を想定すると、各セグメント側駆動回路252か
らのセグメント出力電圧VXAは、1フレーム期間、交
流化信号との組合せによってON表示電圧レベルである
V0またはV5レベルのみを出力する。液晶パネル25
1の各画素である液晶セルに印加される電圧VAの実効
値Veff1は、セグメント出力波形とコモン出力波形
との差で表される。
線毎にONとOFFとを繰返すストライプ表示の場合、
セグメント側駆動回路252の出力波形は、1フレーム
期間、交流化信号との組合せに従ってON表示電圧レベ
ルであるV0,V5レベルまたはOFF表示電圧レベル
であるV2,V3レベルを交互に出力する。液晶セルに
印加される電圧VBは、セグメント出力波形とコモン出
力波形との差の実効電圧Veff2で表される。
形の出力レベルの変化回数が異なることにある。出力レ
ベルの変化時には、液晶セルの容量、液晶パネルの電極
の電気的抵抗、駆動回路の出力抵抗等によって出力波形
が鈍るため、変化回数が多いと実効電圧が小さくなって
しまう。すなわち図71でのセグメント出力波形の出力
レベルの変化回数は、図72でのセグメント出力波形の
変化回数に対し、1フレーム期間で12回少ない。1回
の変化で生じる波形鈍りによって液晶セルにかかる実効
電圧の損失をSとすると、図72での液晶セルでの実効
電圧より図71での液晶セルの実効電圧は12S分だけ
大きくなる。このため、同じON表示の画素であって
も、Veff1>Veff2となり、シャドウイングと
呼ばれる輝度むらが生じる。また画面一面OFF表示の
場合の各駆動回路の出力波形を考えると、セグメント側
駆動回路の出力波形は1フレーム期間V2またはV3レ
ベルのみを出力する。図73に示すように、液晶セルに
印加される電圧VCの実効値Veff3は、セグメント
出力波形とコモン出力波形との差として表される。スト
ライプ表示の場合のOFF表示の各駆動回路の出力波形
を考えると、セグメント出力波形は1フレーム期間、水
平同期信号毎にV0,V2レベルまたはV3,V5レベ
ルを交互に出力し、図74に示すような液晶セルに印加
される電圧VDの実効値Veff4として表される。O
N表示時のセグメント波形の違いと同様に、OFF表示
時にも実効電圧がVeff3>Veff4となり、輝度
むらが生じる。
動する液晶表示装置における表示パターンに依存した表
示の輝度むらを低減するための先行技術は、たとえば特
開平5−265402などに開示されている。この先行
技術では、単純マトリクス液晶表示装置の駆動方法とし
て、1ライン走査期間毎にセグメント側駆動回路に相当
するカラム側駆動回路からの全ての出力に対し補正期間
を設ける。補正期間では、カラム側駆動回路から出力さ
れる表示電圧に代えて、ON表示電圧レベルとOFF表
示電圧レベルとの中間の電圧レベルの補正電圧を出力す
る。
技術による液晶パネルの駆動のための構成を示す。電源
回路254から出力される電圧V0〜V5は、電圧セレ
クタ271を介してVS1〜VS4として液晶パネル2
51のセグメント電極を駆動するカラム側駆動回路27
2に与えられる。コモン電極を駆動するロウ側駆動回路
273には、図68に示した構成と同様にV0,V1お
よびV4,V5の4種類の電圧が与えられる。電圧セレ
クタ271の動作は、データラッチクロックおよび水平
同期信号をカウントするカウンタ274が出力する補正
クロックのレベルに応じて切換えられる。
プ表示、全画面一面OFF表示および全画面一面ON表
示の場合のコモン出力電圧VYおよびセグメント出力電
圧VXmをそれぞれ示す。表示パターンに関係なく、全
てのセグメント駆動回路の出力波形が1走査期間毎にO
N表示電圧レベルとOFF表示電圧レベルとの中間の電
圧レベルに変化するので、セグメント駆動回路の出力の
変化回数が同一となって、表示パターンに依存した印加
電圧の実効値のばらつきが低減される。
89860として提案されている技術による出力波形を
示す。この技術では、セグメント側駆動回路の電源電圧
を低電圧、たとえば5Vの単一電源で駆動可能としてい
る。セグメント側駆動回路は、交流化信号と表示データ
との組合せによって、VSHまたはVSLの2値の電圧
を出力して表示のONまたはOFFを決定する。コモン
側駆動回路は、交流化信号と、選択または非選択との組
合せによって、VCH、VCMまたはVCLの3値の電
圧から1つの電圧が選ばれて出力される。
晶セルに印加される電圧波形はどちらの駆動方法も全く
同一となる。次の各式が成立すれば、印加電圧の実効値
も等しくなる。この駆動方法を5V駆動方法と称するこ
とにする。
技術と同様にセグメント出力波形の出力レベルの変化回
数の差によって輝度むらが生じる可能性がある。特開平
5−265402に開示されている先行技術を応用すれ
ば、表示パターンに関係なくセグメント駆動回路の出力
レベルの変化回数が同一となるので、表示パターンに依
存する印加電圧のばらつきは低減される。その場合のタ
イムチャートを図80に示す。
たって同一表示の場合、補正クロックの“High”期
間に表示データの出力を反転させることによって、輝度
むらを低減させる技術を特願平7−128008として
提案している。
1、図82、図83および図84に示すように、セグメ
ント電極への出力波形の変化がコモン電極にスパイク状
のヒゲとして電圧変動を生じさせ、液晶セルに印加され
る電圧の実効値に変化を生じさせる可能性もある。液晶
パネルを構成するセグメント電極およびコモン電極が0
ではない電気抵抗を有し、電極間に存在する液晶層が誘
電体として働くからである。なお、図81は図68や図
75の従来技術と同様な駆動方法の場合、図82〜図8
4は図79と同様な5V駆動方法の場合のタイムチャー
トをそれぞれ示す。
2に開示されている先行技術では、セグメント電極の駆
動波形の全てに補正期間を設けて、ON表示電圧レベル
とOFF表示電圧レベルとの中間の電圧レベルを出力し
ているので、液晶セルに印加される実効電圧値は表示パ
ターンによらずに同一回数変化し、変化に伴う波形鈍り
に基づく輝度むらの解消が可能である。しかしながら、
補正期間で中間レベルを出力するので、通常の駆動法の
場合の液晶セルに印加される実効電圧値に比較すれば、
実効電圧値が減少してしまう。そのため、実効電圧値の
減少の結果コントラストが低下し、表示品位が落ちると
いう問題がある。すなわち図85に示すように、液晶セ
ルに印加される電圧Vmの実効値Veffmは、斜線を
施して示す部分が失われてしまうので低下する。このよ
うな実効電圧値の損失による表示品位の低下を避けるた
めには、バイアス比を大きくし、ON表示電圧レベルと
OFF表示電圧レベルとの差を大きくしておく必要があ
る。バイアス比を大きくすると、出力電圧の変化の振幅
が大きくなり、表示電圧レベルの変化に伴う消費電流の
増大から、消費電力の増加を招く。
に補正期間で表示データを白黒反転させて輝度むらを低
減する技術は、電圧変化がONとOFFとの間で行われ
るため、電圧変化が大きいことによる消費電流の増加を
招く。補正期間での電圧変化が大きいため、最適な補正
を行うためには補正クロックのパルス幅を小さくする必
要があるけれども、その調整は困難である。また、液晶
セルに印加される実効電圧値の損失が大きく、前述のよ
うに表示品位の低下につながるという問題点も有する。
リクス型の液晶パネルには、カラー化、大画面化、高速
化、低電圧化が求められており、特に輝度むらを効果的
に解消し、低電圧駆動が可能であることが求められてい
る。
効電圧の損失を最小限とし、バイアス比の変化を最小限
に抑えて消費電流増加を抑制することができ、液晶パネ
ルの表示品位の向上を図ることができる液晶表示装置の
駆動装置および駆動方法を提供することである。
従って走査方向に配列される画素列を駆動するセグメン
ト側の駆動回路と、走査期間毎に走査線を順次選択的に
駆動するコモン側の駆動回路とを、コントローラによっ
て制御し、マトリクス型液晶パネルによって表示を行う
液晶表示装置の駆動装置において、各画素列毎に、駆動
すべき画素に対する表示データと、前回の走査期間での
表示データとを比較する表示データ比較手段と、表示デ
ータ比較手段による比較結果に応答して、表示データが
同一であるとき、1走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ON表示
レベルとOFF表示レベルとの中間のレベルに変化させ
るように制御する出力制御手段とを含むことを特徴とす
る液晶表示装置の駆動装置である。本発明に従えば、1
走査期間内で予め設定される補正期間で、各画素列で表
示すべき画像データが2回の走査期間で変化がない場合
のみセグメント側駆動回路の出力電圧をON表示電圧レ
ベルとOFF表示電圧レベルとの中間のレベルに補正す
る。これによって表示データの変化がある場合とない場
合とで液晶セルに印加される実効電圧値を同一とし、表
示データの変化に伴う電圧波形のなまりによる実効電圧
の損失の影響の差を解消し、表示パターンの違いによる
輝度むらを低減することができる。
間に変化させる中間のレベルを、セグメント側の駆動回
路からの出力電圧がON表示電圧レベルであるときとO
FF表示電圧レベルであるときとで、異なる電圧レベル
を選択するように制御することを特徴とする。本発明に
従えば、補正期間に変化させる中間のレベルを、セグメ
ント側の駆動回路からの出力電圧がON表示電圧レベル
であるときとOFF表示電圧レベルであるときとで異な
る電圧レベルを選択する。液晶セルは、印加される電圧
レベルによって容量が変化するので、補正電圧もONと
OFFとで変化させ、それぞれ独立に波形なまりの程度
に対する補正を行い、より一層、実効電圧値のばらつき
の低減を図ることができる。また、変化させる電圧値の
電位差を小さくし、消費電流増加を抑えるとともに、よ
り微妙な補正電圧の調整が可能となる。
間に変化させる中間のレベルを、コモン側の駆動回路が
走査線を非選択状態にするための非選択電圧となるよう
に制御することを特徴とする。本発明に従えば、補正電
圧となる中間のレベルとしてコモン側の駆動回路が走査
線を非選択状態にするための非選択電圧を利用するの
で、別の電圧源を用意する場合に必要なコストの増加を
抑えて安価な駆動装置を実現することができる。
間の長さを、セグメント側の駆動回路からの出力電圧が
ON表示電圧レベルであるときとOFF表示電圧レベル
であるときとで、異なるように制御することを特徴とす
る。本発明に従えば、補正期間の長さがセグメント側の
駆動回路からの出力電圧がON表示電圧レベルであると
きとOFF表示電圧レベルであるときとで異ならせるの
で、液晶セルの容量が印加される電圧によって変化して
も、波形なまりの差に応じてそれぞれ独立に調整し、一
層有効に表示むらの解消を図ることができる。
ネルを交流化駆動するための交流化信号が変化する際
に、表示データ比較手段による比較結果で表示データが
同一であっても、セグメント側の駆動回路の出力電圧を
中間のレベルに変化させる制御を行わないことを特徴と
する。本発明に従えば、液晶パネルを交流化駆動する際
には、表示データに変化がなくてもセグメント側駆動回
路の出力電圧は変化するので、中間電圧への補正を行わ
ない。それにより、一層有効に表示むらの解消を図るこ
とができる。
ネルを交流化駆動するための交流化信号が変化する際
に、表示データ比較手段による比較結果で表示データが
異なるときには、セグメント側の駆動回路の出力電圧を
中間のレベルに変化させるように制御することを特徴と
する。本発明に従えば、交流化駆動のための交流化信号
が変化する際に、表示データが異なるときにはセグメン
ト側駆動回路の出力電圧に変化が生じないので、補正期
間を設けて中間電圧への補正を行い、表示パターンの種
類に関係なく液晶セルに印加される実効電圧値を一定に
することができる。これによって液晶セルに印加される
実効電圧の表示パターンによるばらつきの低減を図り、
輝度むらを抑制することができる。
路に対して、表示データに従って表示を行うための電圧
と、補正期間に中間レベルに変化させた電圧とを選択し
て供給する電圧選択手段を備えることを特徴とする。本
発明に従えば、セグメント側の駆動回路には、電圧選択
手段によって選択された電圧が供給されるので、セグメ
ント側の駆動回路に必要な電源端子の数を減少させるこ
とができる。セグメント側の駆動回路は複数個の半導体
集積回路で構成することが多く、電圧選択手段を共通化
して半導体集積回路の規模やチップ面積を小さくでき、
効率的かつ安価に駆動装置を形成することができる。
期間中に2つの補正期間を、第1の補正期間の方が第2
の補正期間よりも走査期間の開始時点に近くなるように
設定し、前記表示データ比較手段からの比較結果に応答
し、表示データが異なるときには、変化の際に第1の補
正期間でセグメント側駆動回路の出力電圧を中間のレベ
ルに変化させ、表示データが同一であるときには、第2
の補正期間にセグメント側駆動回路の出力電圧を中間の
レベルに変化させることを特徴とする。本発明に従え
ば、1走査期間に2つの補正期間を設ける。1走査期間
と前走査期間とで表示データに変化があるとき、変化の
際に第1の補正期間でセグメント側駆動回路の出力電圧
として1度中間のレベルを出力する。出力の変化が2回
にわたって行われるので、コモン側にのるスパイクを分
散させることができる。表示データに変化がないとき
は、第2の補正期間に中間のレベルに変化させる。出力
の変化が2回にわたって行われるので、コモン側にのる
スパイクを分散させることができ、輝度むらの抑制を図
ることができる。
ネルを交流化駆動するための交流化信号が変化する際
に、前記表示データ比較手段による比較結果に応答し、
表示データが同一のときには、変化の際に前記第1の補
正期間でセグメント側の駆動回路の出力電圧を中間のレ
ベルに変化させ、表示データが異なるときには、前記第
2の補正期間にセグメント側の駆動回路の出力電圧を中
間のレベルに変化させるように制御することを特徴とす
る。本発明に従えば、セグメント側の駆動回路の出力電
圧が変化する場合、つまり交流化信号の切換り時点で表
示データが同一の際に、1度中間のレベルに変化させる
ので、コモン側にのるスパイクが分散され、輝度むらを
低減することができる。
1の補正期間に対し、前記第2の補正期間の方が大きく
なるように設定することを特徴とする。本発明に従え
ば、コモン側にのるスパイクを低減させるための第1の
補正期間よりも、輝度むらを解消するための第2の補正
期間を大きくして、第2の補正期間における出力電圧の
変化量を小さくし、コモン側にのるスパイクの一層の低
減を図ることができる。
は、前記補正期間を設定するための補正クロックの発生
手段を内蔵することを特徴とする。本発明に従えば、補
正クロックの発生手段をセグメント側の駆動回路に内蔵
するので、セグメント側駆動回路の入力端子数を削減す
ることができるとともに、各種の制御信号を送出するコ
ントローラの回路構成を簡単にすることができ、補正ク
ロックの発生手段を含まない従来のコントローラでの駆
動が可能となり、表示品位を改善した液晶表示装置の駆
動装置を容易に構成することができる。
方向に配列される画素列をセグメント側の駆動回路が駆
動し、走査期間毎に走査線をコモン側の駆動回路が順次
選択的に駆動して、マトリクス型液晶パネルによって表
示を行う液晶表示装置の駆動方法において、各画素列毎
に、駆動すべき画素に対する表示データと、前回の走査
期間での表示データとを比較し、比較した表示データが
同一であるとき、1走査期間内で予め設定される補正期
間に、セグメント側の駆動回路の出力電圧を、ON表示
レベルとOFF表示レベルとの中間のレベルに変化させ
ることを特徴とする液晶表示装置の駆動方法である。本
発明に従えば、セグメント側駆動回路が駆動する各画素
列で走査期間毎に表示する表示データに変化がないとき
には補正期間に出力電圧レベルを中間の電圧レベルに変
化させるので、表示データに変化があるときとないとき
とで液晶セルに印加される実効電圧値を同一とすること
ができ、電極の電気抵抗や液晶セルの容量による波形な
まりの影響を、表示パターンが変わっても等しくするこ
とができ、表示むらを解消して表示品位の向上を図るこ
とができる。表示データが変化しているときには補正を
行わないので、実効電圧値の損失を最小限に抑えること
ができ、消費電流の増大を最小限に抑制し、適切な補正
による表示むらの解消を図ることができる。
ための交流化信号が変化する際には、連続する2回の走
査期間の表示データが同一であっても、セグメント側の
駆動回路の出力電圧を中間のレベルに変化させないこと
を特徴とする。本発明に従えば、交流化信号が変化する
際には、連続する表示データが同一でもセグメント側駆
動回路の出力電圧は変化するので、補正を行わず、実効
電圧の損失を避けて一層有効に表示むらの解消を図るこ
とができる。
るための交流化信号が変化する際に、表示データ比較手
段による比較結果で表示データが異なるときには、セグ
メント側の駆動回路の出力電圧を中間のレベルに変化さ
せるように制御することを特徴とする。本発明に従え
ば、交流化駆動のための交流化信号が変化する際には、
連続する表示データが異なるときにはセグメント側駆動
回路の出力電圧に変化が生じないので、補正期間を設け
て中間電圧への補正を行い、表示パターンの種類に関係
なく液晶セルに印加される実効電圧値を一定にすること
ができる。これによって液晶セルに印加される実効電圧
の表示パターンによるばらつきの低減を図り、一層有効
に輝度むらを抑制することができる。
内に2つ設けられ、前記比較の結果、表示データが異な
るときには変化の際に走査期間の開始時点に近い第1の
補正期間で前記中間のレベルへの変化を行い、表示デー
タが同一のときには第1の補正期間よりも遅れて開始さ
れる第2の補正期間で前記中間のレベルへの変化を行う
ことを特徴とする。本発明に従えば、補正期間が1走査
期間内に2つ設けられ、表示データが変化する際には、
第1の補正期間でセグメント側の駆動回路の出力電圧を
中間のレベルに1度留めるので、コモン側にのるスパイ
クを分散させ、低減させることができる。第2の補正期
間では、表示データに変化がないときの補正を行い、輝
度むらを低減することができる。
による液晶表示パネルの駆動装置の概略的な電気的構成
を示す。セグメント電極X1,X2,X3,X4,…,
Xmによる列と、コモン電極Y1,Y2,Y3,Y4,
…,Ynによる行とで単純マトリクスが構成される液晶
パネル1のセグメント電極は、セグメント側駆動回路2
によって駆動され、コモン電極はコモン側駆動回路3に
よって駆動される。セグメント側駆動回路2およびコモ
ン側駆動回路3には、電源回路4およびコントローラ5
からの電源電圧および制御信号が与えられる。コントロ
ーラ5からセグメント側駆動回路2へは、表示データラ
イン6を介する表示データ、データラッチクロックライ
ン7を介するデータラッチクロック、水平同期信号ライ
ン8を介する水平同期信号および交流化信号ライン9を
介する交流化信号が与えられる。コントローラ5からコ
モン側駆動回路3へは、水平同期信号ライン8を介する
水平同期信号と交流化信号ライン9を介する交流化信号
と垂直同期信号ライン10を介する垂直同期信号とが与
えられる。コモン側駆動回路3では、垂直同期信号が与
えられると第1列のコモン電極Y1を選択し、水平同期
信号が与えられる毎に、順次、次のコモン電極Y2,Y
3,…を選択する。電源回路4は、電源電圧ライン1
1,12,13,14,15,16を介して6値の電圧
V0,V1,V2,V3,V4,V5をセグメント側駆
動回路2に与える。これらのV0〜V5の電圧の大きさ
は、V0>V1>V2>V3>V4>V5である。コモ
ン側駆動回路3には、V0,V1,V4,V5の4種類
の電圧が供給される。コントローラ5からセグメント側
駆動回路3へは、さらに補正クロックライン17を介し
て補正クロックが与えられる。セグメント側駆動回路2
は、出力コントロール回路を内蔵し、補正クロックに従
って、連続する走査期間にわたって出力レベルに変化が
ないときにのみ出力電圧の補正を行う。
内部構成を示す。このセグメント側駆動回路は、たとえ
ばX1〜X240の240本分のセグメント電極を駆動
可能とする。他の出力本数も可能であることは勿論であ
る。シフトレジスタ21には、この出力本数分の表示デ
ータがシリアル信号として与えられる。データラッチ2
2は、パラレル信号に変換された表示データをデータラ
ッチクロックに同期してラッチする。ラインラッチ23
は、水平同期信号(LP)に同期して、データラッチ2
2のデータをラッチし、ラッチされた表示データを出力
コントロール部24およびレベルシフタ25に与える。
出力コントロール部24は、水平同期信号および補正ク
ロックに応答し、表示データが前回の走査時点から異な
っているか否かを判別する。出力コントロール部24の
出力はレベルシフタ26に与えられる。交流化信号もレ
ベルシフタ27に与えられる。レベルシフタ25,2
6,27は、セグメント側駆動回路2の論理回路部で動
作するたとえば5Vの電源電圧VCCから、信号レベル
を液晶駆動用の高電圧レベルに変換するために用いられ
る。各レベルシフタ25,26,27からの出力は液晶
駆動出力回路28に与えられる。液晶駆動出力回路28
は、表示データと交流化信号と出力コントロール信号に
応じてV0〜V5から選択される出力電圧を各セグメン
ト電極X1〜X240に与える。
4のより詳細な構成と関連する回路構成とを示す。デー
タラッチ22およびラインラッチ23は、Dフリップフ
ロップ回路によってそれぞれ構成される。出力コントロ
ール部24は、Dフリップフロップ回路31、EXOR
回路32、NAND回路33およびインバータ回路3
4,35によって構成される。Dフリップフロップ回路
31のデータ入力Dには、ラインラッチ回路23の出力
Qが入力される。Dフリップフロップ31のクロック入
力CKには、水平同期信号(LP)が入力される。した
がって、Dフリップフロップ31の出力Qは、1水平同
期期間だけ先行するラインラッチ回路23の出力データ
となる。表示データ比較手段であるEXOR回路32に
は、ラインラッチ回路23の出力Qと、Dフリップフロ
ップ回路31の出力Qをインバータ回路35で反転した
出力とが入力される。1水平同期期間前の表示データと
現在の表示データとが等しいときには、EXOR回路3
2の出力はハイレベルとなり、NAND回路33の入力
のうちの一方がハイレベルとなるので、補正クロックが
ハイレベルであれば、NAND回路33の出力はローレ
ベルとなる。この出力はインバータ回路34で反転さ
れ、レベルシフタ26に与えられる。
力回路28の1出力回路分の構成を示す。出力Xnは、
ソース電極がONレベルの電源電圧V0、補正電圧レベ
ルの電源電圧V1およびOFFレベルの電源電圧V2に
それぞれ接続されるPチャネルMOSトランジスタ4
1,42,43のドレイン電極に共通接続される。また
ソース電極がOFFレベルの電源電圧V3、補正電圧レ
ベルの電源電圧V4およびONレベルの電源電圧V5に
それぞれ接続されるNチャネルMOSトランジスタ4
4,45,46のドレイン電極にも共通接続される。P
チャネルMOSトランジスタ41,42,43のゲート
電極には、NAND回路51,52,53の出力端子が
それぞれ接続される。NチャネルMOSトランジスタ4
4,45,46のゲート電極には、NOR回路54,5
5,56の出力端子がそれぞれ接続される。NANDゲ
ート51,52,53の入力側には、レベルシフタ25
からの出力またはインバータ回路57を介する出力と、
レベルシフタ26からの出力またはインバータ回路58
を介する出力とが入力として与えられ、さらにレベルシ
フタ27からの出力も与えられる。液晶駆動出力回路2
8の動作の真理値を、次の表1に示す。
より詳細な構成と関連する回路構成の動作および図4の
液晶駆動出力回路28の動作のタイムチャートを示す。
各セグメント電極の液晶駆動電圧は、前述の表1のよう
に、レベルシフタ25,26,27の出力によって決定
される。補正レベルの電圧V1またはV4は、レベルシ
フタ26の出力が“High”の期間のみ出力される。
この中間レベルV1またはV4は、コモン側液晶駆動回
路3に与えられる非選択電圧と同一であるため、特別な
電源は不要である。
示、画面一面OFF表示およびストライプ表示の場合
の、各駆動回路の出力波形と液晶セルに印加される電圧
波形とをそれぞれ示す。これらの電圧波形では、補正ク
ロックが“High”になる期間は、水平同期信号の直
後であるけれども、水平同期信号間の走査期間内であれ
ばどの時点であっても同様の動作が可能である。また、
説明の便宜上、走査線の数を7本とするけれども、実際
はもっと多くなる。図6および図8のON表示時の液晶
セルにかかる実効電圧、および図7および図8のOFF
表示時の液晶セルにかかる実効電圧を、補正クロックの
パルス幅によって調整し、実効電圧を同じにすれば、表
示パターンの違いによる輝度むらを低減することができ
る。また、補正電圧レベルをコモン側駆動回路に供給す
る非選択時の電圧としているけれども、ON表示時とO
FF表示時との中間レベルであれば他の電圧レベルとす
ることもできる。またデータラッチ回路22、ラインラ
ッチ回路23および出力コントロール回路部24にDフ
リップフロップ回路を用いているけれども、他のラッチ
回路、たとえばハーフラッチ回路などを用いても構成す
ることができる。本実施形態によれば、図8に示すよう
なストライプ表示時には、セグメント出力電圧に対する
補正は行われず、液晶セルに印加される電圧の実効値も
低下しない。
晶パネルの駆動装置の概略的な電気的構成を示す。本実
施形態では、セグメント側駆動回路62、コモン側駆動
回路63および電源回路64が、5V駆動法を実現す
る。電源回路64は、コモン側駆動回路63に、VC
H,VCM,VCLの3レベルの電圧を与え、またセグ
メント側駆動回路62にはVSH,VCM,VSLの3
レベルの電圧を与える。本実施形態で実施の第1形態に
対応する部分には同一の参照符を付し、説明を省略す
る。
2の内部構成を示す。実施の第1形態のセグメント側駆
動回路2とレベルシフタ25,26,27の有無を除い
てほぼ同一の構成を有する。セグメント側の駆動を5V
で行うので、レベルシフトの必要がなく、ラインラッチ
23または出力コントロール部24の出力を直接液晶駆
動出力回路68に接続することができるからである。図
11に示すように、液晶駆動出力回路68に与える信号
の論理は、図3と同様である。
メント電極分の回路構成を示す。ソース電極がOFFま
たはON電圧レベルであるVSHに接続されるPチャネ
ルMOSトランジスタ71と、ソース電極が補正電圧レ
ベルであるVCMに接続されるPチャネルMOSトラン
ジスタ72と、ソース電極が同じく補正電圧レベルVC
Mに接続されるNチャネルMOSトランジスタ73と、
ソース電極がONまたはOFF電圧レベルであるVSL
に接続されるNチャネルMOSトランジスタ74とは、
ドレイン電極が出力Xnのセグメント電極に共通接続さ
れる。PチャネルMOSトランジスタ71,72および
NチャネルMOSトランジスタ73,74のゲート電極
には、NAND回路75、インバータ回路76、NOR
回路77、クロックドインバータ回路78,79および
インバータ回路80,81によって形成される論理回路
を介するラインラッチ出力、出力コントロール部出力お
よび交流化信号が入力される。これらの論理回路の動作
を表す真理値を次の表2に示す。
波形と液晶セルに印加される電圧波形とを示す。また補
正クロックによって補正が行われる期間が水平同期信号
の直後に設けられているけれども、1走査期間内であれ
ばどの位置でも同様である。ON表示時の液晶セルにか
かる実効電圧およびOFF表示時の液晶セルにかかる実
効電圧を、補正クロックのパルス幅によって調整し、実
効電圧を等しくすれば、表示パターンの違いによる輝度
むらであるシャドウイングを低減することができる。ま
た、表示データが同一でなく、ONとOFFとが切換わ
るときには、補正を行わないので、液晶セルに印加され
る実効電圧値の損失も少ない。
おいては、レベルシフタを含まない構成としているけれ
ども、出力コントロール部24およびラインラッチ23
と液晶駆動出力回路68との間と、液晶駆動出力回路6
8への交流化信号の入力側とにレベルシフタを構成し、
出力コントロール部24およびラインラッチ23までの
回路であるコントロールロジック部と液晶駆動出力回路
部とを別電源で駆動するような5V駆動法を実現するこ
とも可能である。たとえば、コントロールロジック部を
3Vで駆動し、液晶駆動出力回路部を5Vで駆動するこ
とも可能である。そのようにすれば、より低消費電力の
液晶駆動装置の実現も可能となる。
液晶パネルの駆動のための構成を示す。本実施形態は、
図1に示す実施の第1形態とセグメント側駆動回路82
および電源回路84が異なり、他の構成は同一であるの
で重複した説明は省略する。電源回路84は、ON表示
時の補正電圧レベルV10,V45、OFF表示時の補
正電圧レベルV12,V34、ON表示電圧レベルV
0,V5およびOFF表示時の電圧レベルV2,V3の
合計8レベルの電圧をセグメント側駆動回路82に与え
る。これらの8レベルの電圧とコモン側駆動回路3に与
える電圧V1,V4との間の大きさの関係は、V0>V
10>V1>V12>V2>V3>V34>V4>V4
5>V5である。これらの電圧は、電源電圧ライン9
0,91,92,93,94,95,96,97,9
8,99を介して導出され、このうちV0,V10,V
12,V2,V3,V34,V45,V5がセグメント
側駆動回路82に与えられる。図1に示す実施の第1形
態と異なる点は、ON表示時の補正電圧レベルとOFF
表示時の電圧レベルが異なる点である。通常、液晶セル
のON時の誘電率とOFF時の誘電率とは異なるので、
ON時の補正電圧とOFF時の補正電圧とを異なったレ
ベルに変えて補正する。この効果として、ON表示時と
OFF表示時とで、それぞれシャドウイングによる輝度
むらの低減を別個に制御することができる。
電圧とで異なった補正電圧とすることにより補正期間の
電圧変化を小さくし、消費電流を低減するとともに、よ
り微妙な補正電圧の調整が可能となり、より一層の輝度
むらの低減を図ることができる。
回路82の構成を示す。本構成は、図2に示す実施の第
1形態のセグメント側駆動回路2と類似し、液晶駆動出
力回路88の部分のみが異なる。
88の1セグメント電極分の構成を示す。各セグメント
電極Xnには、ソース電極がV0,V10,V12,V
2にそれぞれ接続されるPチャネルMOSトランジスタ
101,102,103,104のドレイン電極と、ソ
ース電極がV3,V34,V45,V5にそれぞれ接続
されるNチャネルMOSトランジスタ105,106,
107,108のドレイン電極とが共通接続される。P
チャネルMOSトランジスタ101,102,103,
104のゲート電極には、NAND回路111,11
2,113,114の出力端子がそれぞれ接続される。
NチャネルMOSトランジスタ105,106,10
7,108のゲート電極には、NOR回路115,11
6,117,118の出力端子がそれぞれ接続される。
NAND回路111,112,113,114およびN
OR回路115,116,117,118の入力側に
は、ラインラッチ23の出力からレベルシフタ25を介
して与えられる信号およびインバータ回路119を介す
るその反転信号と、出力コントロール部24からの出力
をレベルシフタ26を介して与えられる信号およびイン
バータ回路120によるその反転出力と、交流化信号か
らレベルシフタ27を介して与えられる信号とがそれぞ
れ入力される。これらの論理動作の真理値を次の表3に
示す。
態で1画面ON表示時、1画面OFF表示時およびスト
ライプ表示時の各出力波形ならびに液晶セルに印加され
る電圧波形をそれぞれ示す。前述の実施形態と同様に、
補正クロックの印加される期間と走査電極本数とは、異
なる位置および本数も可能である。図17および図19
のON表示時の液晶セルにかかる実効電圧と、図18お
よび図19のOFF表示時の液晶セルにかかる実効電圧
とを補正クロックのパルス幅によって調整し、実効電圧
を同一にすることによって、表示パターンの違いによる
輝度むらを低減することができる。
て、実施の第3形態を5V駆動法に適用する場合の構成
を示す。セグメント側駆動回路122と電源回路124
とコモン側駆動回路63は、5V駆動用に変更する。図
21に示すように、セグメント側駆動回路122は、レ
ベルシフタがなく、電源電圧の種類が異なるので液晶駆
動出力回路128の構成が異なる点を除いて、図15に
示すセグメント側駆動回路82に類似する。
8の1セグメント電極分の構成を示す。動作について
は、図12に示す実施の第2形態の構成とほぼ同様であ
る。ただしPチャネルMOSトランジスタ72のソース
電極はVSHH電圧に接続され、NチャネルMOSトラ
ンジスタ73のソース電極はVSLHに接続される点が
異なる。またPチャネルMOSトランジスタ71,72
およびNチャネルMOSトランジスタ73,74のゲー
ト電極を駆動する論理回路は、図12に示すNAND回
路75、インバータ回路76、NOR回路77、クロッ
クドインバータ回路78,79、インバータ回路80,
81の他に、NAND回路129およびNOR回路13
0が追加されている。これらの論理回路の動作の真理値
を、次の表4に示す。
らびに液晶セルに印加される電圧波形を示す。液晶セル
に印加される電圧の波形は、図6〜図8と基本的に同様
であるけれども、液晶駆動出力回路で選択される補正電
圧レベルが異なる。
と同様に、図21においてレベルシフタを含まない構成
としているけれども、出力コントロール部24およびラ
インラッチ23までの回路であるコントロールロジック
部と液晶駆動回路部とを別電源で駆動するような5V駆
動法を実現することも可能である。たとえば、コントロ
ールロジック部を3Vで駆動し、液晶駆動回路部を5V
で駆動するような方法も可能である。
液晶パネルの駆動のための構成を示す。本実施形態は液
晶パネル1、コモン側駆動回路3、電源回路4、コント
ローラ5として図1に示す実施の第1形態と同等のもの
を使用するけれども、電圧選択手段である電圧セレクタ
131をセグメント側駆動回路132の外部に設けるこ
とを特徴とする。大画面の液晶パネル1では、セグメン
ト電極の必要な個数は多く、セグメント側駆動回路13
2は複数個使用する必要がある。本実施形態のセグメン
ト側駆動回路132には、電圧セレクタ131によって
選択された電圧VS1,VS3,VS4,VS2が供給
されるので、電源電圧ラインとして必要な本数を、図1
の実施形態のセグメント側駆動回路2に比較して、2本
少なくすることができる。これによりセグメント側駆動
回路132の入力端子数の削減を図るとともに、半導体
集積回路(略称「IC」)の回路規模を小さくすること
ができ、電圧セレクタ131を外部に設けることによっ
て、駆動装置を効率的にかつ安価に構成することが可能
になる。
回路132の内部構成を示す。本実施形態で図1に示す
実施の第1形態に対応する部分には同一の参照符を付
し、重複した説明を省略する。本実施形態のセグメント
側駆動回路132では、液晶駆動出力回路138に電圧
セレクタ131によって選択された電圧が供給される点
が異なる。図26は、電圧セレクタ131の構成を示
す。6値の電圧V0〜V5から4つの値の電圧VS1,
VS3,VS4,VS2を選択するために、アナログス
イッチ141,142,143,144,145,14
6,147,148が設けられる。各アナログスイッチ
141〜148の制御のため、NAND回路151、N
OR回路152およびインバータ回路153,154,
155が設けられる。この論理回路には、補正クロック
と交流化信号とが入力され、次の表5に示すような真理
値表に従う論理動作を行う。
1の動作を示し、図28は出力コントロール部134に
関連する構成を示す。出力コントロール部134は、図
1の実施形態の出力コントロール部24と類似するけれ
ども、Dフリップフロップ回路31の出力QとEXOR
回路32の入力との間にはインバータ回路が設けられて
おらず、インバータ回路34から導出される出力は、連
続する2回の走査期間で表示データが異なる場合でかつ
補正クロックが“High”の場合のみ“High”と
なる。
138における1つのセグメント電極Xn分の構成を示
す。セグメント電極Xnには、ソース電極がVS1,V
S3にそれぞれ接続されるPチャネルMOSトランジス
タ161,162と、ソース電極がVS4,VS2にそ
れぞれ接続されるNチャネルMOSトランジスタ16
3,164のドレイン電極がそれぞれ共通に接続され
る。PチャネルMOSトランジスタ161,162のゲ
ート電極には、NAND回路171,172の出力がそ
れぞれ接続され、NチャネルMOSトランジスタ16
3,164のゲート電極にはNOR回路173,174
の出力がそれぞれ接続される。NAND回路171,1
72およびNOR回路173,174の入力側には、イ
ンバータ回路175,176も設けられ、レベルシフタ
25,26,27を介してラインラッチ出力、出力コン
トロール信号および交流化信号が与えられ、次の表6の
真理値表に従って動作する。注目すべきは、出力コント
ロール信号が“High”のとき、すべてのMOSトラ
ンジスタ161,162,163,164がOFFとな
り、出力はハイインピーダンス状態となる。セグメント
電極Xnに対する出力がハイインピーダンス状態となる
と、セグメント電極に接続される液晶セルに蓄えられた
容量値によって電圧が維持され、電圧セレクタ131の
電圧レベルの変化を受けない。出力がハイインピーダン
スになっていないセグメント電極に対しては、電圧セレ
クタ131によって選択された電圧が表6の論理に従っ
て選択されて出力される。
力波形および液晶セルに印加される電圧波形を示す。本
実施形態でも、実施の第1および第2形態と同様の効果
が得られ、補正クロックのパルス幅を調整することによ
ってシャドゥイングなどの輝度むらを低減させることが
できる。なお、本実施形態では補正期間に出力される補
正電圧をV1,V4としているけれども、他の電位でも
よいことは勿論である。またON表示時とOFF表示時
とで別々の電位とすることもできる。さらに前述のよう
な5V駆動法にも適用することが可能である。その場
合、図25および図28のレベルシフタ25,26,2
7を削除し、液晶駆動出力回路を2値出力回路で、補正
期間においてハイインピーダンスとなるような構成に
し、さらに電源回路は補正期間に電圧レベルが補正電圧
に変化するようなものとすることができる。また、5V
駆動法に適用した場合、レベルシフタを含む構成とする
ことも可能である。その場合は、図25および図28の
レベルシフタ25,26,27と同様に、出力コントロ
ール部およびラインラッチと液晶駆動出力回路との間
と、交流化信号の液晶駆動出力回路への入力部にレベル
シフタを構成する。
液晶パネルの駆動のための構成を示す。本実施形態で、
図1に示す実施の第1形態に対応する部分には同一の参
照符を付し、重複した説明を省略する。本実施形態で
は、セグメント側駆動回路182に対し、コントローラ
185からON用の補正クロック信号とOFF用の補正
クロック信号とが別個に供給される。図32は、図31
に示すセグメント側駆動回路182の内部構成を示す。
図2に示すセグメント側駆動回路2の内部構成とは、出
力コントロール部184が異なる。
連する構成を示す。本実施形態の出力コントロール部1
84では、EXOR回路32の出力側に、2入力NAN
D回路191,192のそれぞれ一方の入力が共通に接
続される。NAND回路191,192の他方の入力に
は、OFF用の補正クロックおよびON用の補正クロッ
クがそれぞれ入力される。NAND回路191,192
の出力は、クロックドインバータ回路193,194を
介してレベルシフタ26に与えられる。クロックドイン
バータ回路193,194の制御のために、インバータ
回路195を介してラインラッチ23の出力が与えられ
る。本実施形態の出力コントロール部184では、ライ
ンラッチ23の出力QがOFF用であるかON用である
かに従って、クロックドインバータ回路193,194
を切換え、それぞれ異なる補正クロックをレベルシフタ
26に与える。たとえば2回続けてONの表示データが
与えられると、ON用の補正クロックが選択されてレベ
ルシフタ26に与えられ、2回続けてOFFの表示デー
タであると、OFF用の補正クロックが選択されてレベ
ルシフタ26に与えられる。
の出力波形と液晶セルに印加される電圧波形を示す。液
晶セルは、ON表示時とOFF表示時とで印加される電
圧が異なるとき誘電率が変化するので電気容量も異な
る。このため信号のなまりの程度も異なるので、補正ク
ロックのパルス幅をON用とOFF用とで異ならせ、そ
れぞれ独立に調整することによって、表示パターンに関
係なく実効電圧値を同一とし、輝度むらの低減を図るこ
とができる。
現することも可能である。その場合のセグメント側駆動
回路350の内部構成を図35に、出力コントロール部
184に関連する構成を図36に示す。液晶駆動出力回
路68の1セグメント分の回路構成は、図12と同一と
なる。以上説明した実施形態に対応する部分には同一の
参照符を付す。図12のかわりに、図22のようにする
ことも可能である。また、各駆動回路の出力波形および
液晶セルに印加される電圧波形を図37に示す。図34
と図37とで、液晶セルに印加される電圧波形は同じと
なり、同一の効果が得られる。なお、回路の詳細な説明
および動作説明については、前述の内容と重複する部分
が多いため、ここでは省略する。さらに図35および図
36の出力コントロール部184およびラインラッチ2
3と液晶駆動出力回路68との間と、交流化信号の液晶
駆動出力回路68への入力部にレベルシフタを構成する
ことも可能である。
セグメント側駆動回路202の内部構成を示す。本実施
形態で、液晶パネル1を駆動するための全体的構成は図
1に示す実施の第1形態と同様であり、対応する部分に
は同一の参照符を付して重複した説明を省略する。本実
施形態では、交流化信号の変化の際の影響を考慮するた
め、セグメント側駆動回路202内に交流化信号比較回
路209を内蔵する。出力コントロール部204は、同
一の表示データが続く場合であっても交流化信号が変化
する際には補正クロックによる電圧補正を行わない。
ベルシフタまでのより詳細な構成を示す。出力コントロ
ール部204内には、EXOR回路32の出力とインバ
ータ回路34の入力との間に、3入力のNAND回路2
10が挿入される。3入力NAND回路210の1つの
入力はEXOR回路32の出力に接続され、他の2つの
入力に補正クロックおよび交流化信号比較回路の出力が
それぞれ与えられる。
部構成例を示す。交流化信号比較回路209内には、2
つのDフリップフロップ回路211,212が、共に水
平同期信号(LP)をクロック信号CKとして動作す
る。一方のDフリップフロップ回路211のデータ入力
Dには交流化信号が与えられ、他方のDフリップフロッ
プ回路212のデータ入力Dは一方のDフリップフロッ
プ回路211の出力Qに接続される。他方のDフリップ
フロップ回路212の出力Qは、インバータ回路213
によって反転される。EXOR回路214の一方入力に
は一方のDフリップフロップ回路211の出力Qが与え
られ、EXOR回路214の他方入力にはインバータ回
路213の出力が与えられる。交流化信号比較回路20
9は、或る走査期間とその前の走査期間の交流化信号の
状態を比較し、交流化信号変化直後の1走査期間で“L
ow”の出力を導出する。
号の変化によって表示データ信号の状態に関係なく変化
する。このため、仮に連続する2走査期間の表示データ
が同一のデータであっても、交流化信号の変化時には出
力電圧が変化するので、電圧補正を行わなくても電圧レ
ベルの変化が生じる。本実施形態では、交流化信号の変
化時には補正電圧を出力しないように、交流化信号比較
回路209によって変化が検出されると、出力コントロ
ール部204から出力される信号を“Low”として表
示データの状態に関係なく、液晶駆動出力回路28には
補正電圧が出力されないように構成されている。
セルに印加される電圧波形を図41に示す。たとえば交
流化信号の変化の際、表示データがONで継続していて
も、Aで示すようにセグメント出力電圧には補正が行わ
れず、過剰な電圧変化による実効値の損失を防ぐことが
できる。このような交流化信号の変化の際に補正を行わ
ないようにする考え方は、第1〜第6実施形態と組合せ
て用いても効果的に使用することができる。
セグメント側駆動回路222の内部構成を示す。他の部
分の構成については、図9に示す実施の第2形態と同様
であるので説明を省略する。本実施形態の出力コントロ
ール部224には、図40に示すような交流化信号比較
回路209からの比較結果が入力される。出力コントロ
ール部224の内部構成および関連する構成は図43に
示される。出力コントロール部224内には、EXOR
回路32の出力とNAND回路33の入力との間に、ク
ロックドインバータ回路231,232による選択回路
が挿入され、交流化信号比較回路209からの出力によ
ってEXOR回路32の出力をそのままNAND回路3
3の入力に与えるか反転して与えるかを切換える。一般
的に、5V駆動法におけるセグメント駆動回路におい
て、交流化信号の変化と同時に表示データの状態が変化
すると出力波形は変化せず出力レベルが維持され、また
交流化信号の変化の際には表示データ信号に変化がない
場合に出力波形が変化する。そのため、交流化信号の変
化直後の1走査期間において、その走査期間と前回の走
査期間との間で表示データが異なる場合に補正電圧を出
力し、表示データが同じ場合には補正電圧が出力されな
いように構成する。
ルに印加される電圧波形を示す。この例では、交流化信
号の切換時に表示データがONからOFFに変わるの
で、セグメント出力電圧にはAで示すような補正が行わ
れる。図45に示すように、交流化信号の変化時に表示
データがONで変化しなければ、Bで示すように補正は
行われない。このような交流化信号の変化の際の補正
は、他の実施形態でも同様に適用することができる。
おいて、レベルシフタを含まない構成となっているけれ
ども、出力コントロール部224およびラインラッチ2
3と液晶駆動出力回路68との間と、交流化信号の液晶
駆動出力回路68への入力部とに、レベルシフタを構成
し、出力コントロール部224およびラインラッチ23
までの回路であるコントロールロジック部と液晶駆動出
力回路部とを別電源で駆動するような5V駆動法とする
ことも可能である。
液晶表示パネルの駆動装置の概略的な電気的構成を示
す。本実施形態で、実施の第1〜第8形態の構成と対応
する部分には同一の参照符を付し、重複した説明を省略
する。本実施形態の特徴は、コントローラ225から2
つの補正クロックが供給され、1走査期間に2つの補正
期間が設定されることである。また電源回路84からセ
グメント側駆動回路226へは、V0からV5までの1
0種類の電圧が与えられる。本実施形態の駆動装置の構
成は、前記コントローラ225およびセグメント側駆動
回路226を除いては、本発明の第3の実施形態の図1
4と同じである。
内部構成を示す。出力コントロール部227および液晶
駆動出力回路228以外の構成については、図15に示
す実施の第3形態と同様であるので説明を省略する。出
力コントロール部227の内部構成および関連する構成
は図48に示される。出力コントロール部227内に
は、EXOR回路32の出力がNAND回路33の一方
の入力と共に、NOR回路36の一方の入力にも与えら
れる。NOR回路36の他方の入力には、インバータ回
路37を介して第1の補正クロックが与えられる。第2
の補正クロックは、NAND回路33の他方の入力に与
えられる。Dフリップフロップ回路31には、前走査期
間のデータが記憶され、EXOR回路32によって前走
査期間のデータとラインラッチ回路23からの現走査期
間のデータとが比較される。データが同一であり、かつ
第2の補正クロックが”High”の期間においての
み、インバータ回路34の出力が”High”となる。
この出力がレベルシフタ26を介する出力として液晶
駆動出力回路228に与えられると、補正用の中間レベ
ルの電圧であるV10,V12,V34,V45が出力
される。
にも与えられ、データが異なり、かつインバータ回路3
7を介して入力される第1の補正クロックが”Hig
h”期間においてのみ、NOR回路36の出力が”Hi
gh”となる。この出力は、レベルシフタ26を介する
出力として液晶駆動出力回路228に与えられる図4
9は、図47の液晶駆動出力回路228の1セグメント
電極分の回路構成を示す。各セグメント電極Xnには、
ソース電極がV0,V10,V12,V2,V1にそれ
ぞれ接続されるPチャネルMOSトランジスタ101,
102,103,104,123のドレイン電極と、ソ
ース電極がV3,V34,V45,V5,V4にそれぞ
れ接続されるNチャネルMOSトランジスタ105,1
06,107,108,126のドレイン電極とが共通
接続される。PチャネルMOSトランジスタ101,1
02,103,104,123のゲート電極には、NA
ND回路156,112,113,157,125の出
力端子がそれぞれ接続される。NチャネルMOSトラン
ジスタ105,106,107,108,126のゲー
ト電極には、NOR回路158,116,117,15
9,127の出力端子がそれぞれ接続される。NAND
回路156,112,113,157,125およびN
OR回路158,116,117,159,127の入
力側には、出力コントロール部227のインバータ回路
34およびNOR回路36のレベルシフタ26を介する
出力と、ラインラッチ23からレベルシフタ25を
介する出力と、交流化信号からレベルシフタ27を介
する入力とが、直接、またはインバータ回路121,
120,119を介して与えられる。次の表7は、図4
7の論理回路の動作を表す真理値を示す。
ルに印加される電圧波形を示す。出力が変化する際に
は、第1の補正クロックの期間に出力が1度V1または
V4の中間レベルに留まるので、コモン側にのるスパイ
ク(ヒゲ)を分散させ、実効電圧差を小さくすることが
可能になる。これによって、さらに輝度むら(シャドウ
イング)の抑制を行うことができる。
て、実施の第9形態を5V駆動法で実現する構成を示
す。本実施形態で、第1〜第9形態に対応する部分は同
一の参照符を付し、重複した説明を省略する。本実施形
態は、特に、図20に示す実施の第4形態に類似し、補
正クロックが追加されて2つになっている点が異なる。
このためセグメント側駆動回路236の構成も、図52
に示すように異なる。また、電源回路124からセグメ
ント側駆動回路236へは5種類の電圧が与えられる。
図53は、1出力分のより詳細な回路構成の一例を示
す。
8の1セグメント電極分の回路構成を示す。各セグメン
ト電極Xnには、ソース電極がVSH,VSHH,VC
Mにそれぞれ接続されるPチャネルMOSトランジスタ
71,72,95のドレイン電極と、ソース電極がVS
LH,VSL,VCMにそれぞれ接続されるNチャネル
MOSトランジスタ73,74,96のドレイン電極と
が共通接続される。PチャネルMOSトランジスタ7
1,72のゲート電極には、NAND回路91,92の
出力端子がそれぞれ接続される。NチャネルMOSトラ
ンジスタ73,74のゲート電極には、NOR回路9
3,94の出力端子がそれぞれ接続される。NAND回
路91,92およびNOR回路93,94の入力側に
は、出力コントロール部227のインバータ回路34お
よびNOR回路36の出力と、ラインラッチ23の
出力と、交流化信号とが、インバータ回路76,8
0,81,97およびクロックドインバータ回路78,
79で構成する論理回路を介して与えられる。次の表8
は、図54の論理回路の動作を表す真理値を示す。
波形を示し、図56および図57はON表示時とOFF
表示時についてそれぞれ拡大して示す。セグメント側の
出力電圧が変化する際に、1度中間レベルに留まるの
で、コモン側にのるスパイクが分散され、影響を低減す
ることができる。
タを含まない構成としているけれども、レベルシフタを
含む構成とすることも可能である。その場合は、図52
および図53において、出力コントロール部227およ
びラインラッチ23と液晶駆動出力回路238との間
と、交流化信号の液晶駆動出力回路238への入力部と
に、レベルシフタを構成すれば実現することができる。
る液晶駆動装置のセグメント側駆動回路242の構成を
示す。図59は、1出力分についてのより詳細な内部構
成を示す。本実施形態は、図42に示す実施の第8形態
のセグメント側駆動回路222と同様に5V駆動法を用
い、補正クロックを追加しているとともに、液晶駆動出
力回路248に5種類の電圧を与える。EXOR回路3
2の出力と、NAND回路33およびNOR回路36の
入力との間には、クロックドインバータ回路231,2
32およびインバータ回路234,233からなる論理
回路がもうけられ、交流化信号比較回路209からの出
力によって、そのまま接続されるか、反転して接続され
るかが切換えられる。したがって、交流化信号の変化時
には、表示データが変化しない場合の方に、出力コント
ロール部244からの出力によって、液晶駆動出力回路
248から、第1の補正期間に中間レベルとしてVCM
が出力される。これによって、交流化信号の変化の際の
影響を改善することができる。
圧波形を示す。交流化信号が変化する際に、表示データ
は”ON”で変わらないけれども、セグメント側出力電
圧は、1度中間のVCMに変わってからさら変化する。
図55では、このような2段階の変化ではなく、1回で
変化している。また、図55では、交流化信号が変化し
た後、第2の補正期間での補正が行われているけれど
も、図60では第2の補正期間での補正は行われていな
い。また、本実施形態においては、レベルシフタを含ま
ない構成としているけれども、レベルシフタを含む構成
とすることも可能である。その場合は、図58および図
59において、出力コントロール部244およびライン
ラッチ23と液晶駆動出力回路248との間と、交流化
信号の液晶駆動出力回路248への入力部とに、レベル
シフタを構成すれば実現することができる。
る補正期間を設定するための補正クロック発生手段の回
路構成を図61に示し、実施の第12形態として説明す
る。補正クロック発生手段は、リセット付きDフリップ
フロップ301、リセット付きTフリップフロップ30
2,303、2入力AND回路304,311、EXN
OR回路305,306,307、4入力AND回路3
08、セット付きDフリップフロップ309、およびイ
ンバータ回路310によって構成されている。
期信号のHigh期間にDフリップフロップ301およ
びTフリップフロップ302,303はリセットされ、
それぞれのフリップフロップのQ出力はLowとなる。
データラッチクロックの変化によって、Dフリップフロ
ップ301からはデータラッチクロックの2分周の周期
の波形が、Tフリップフロップ302,303からは4
分周および8分周の周期の波形が、Q出力からそれぞれ
出力される。3ビットの比較用値A1,A2,A3は、
HighレベルまたはLowレベルに固定する。A1〜
A3をどのレベルに固定するかによって、補正クロック
の幅を変えることができる。ここでは説明の便宜上、A
1,A3をHighレベル、A2をLowレベルとする
けれども、必要な補正期間に応じて、変更することは可
能である。Dフリップフロップ301およびTフリップ
フロップ302,303のQ出力とA1〜A3とを、E
XNOR回路305〜307で比較する。Dフリップフ
ロップ309は、水平同期信号のHigh期間にセット
され、Q出力がHighレベルとなる。比較結果である
EXNOR回路305〜307の出力と、Dフリップフ
ロップ309のQ出力とに応じて、4入力AND回路3
08の出力が変化する。その変化によって、Dフリップ
フロップ309のQ出力をLowレベルに変化させ、A
ND回路311で、インバータ回路310によって水平
同期信号を反転させた信号と論理積をとれば、補正クロ
ックが得られる。以上説明した動作の内容を図62に示
す。
3段とし、比較を3ビットとしているけれども、補正ク
ロックの幅に応じて、比較ビット数を増加させれば、大
きな幅の補正クロックを得ることができる。さらに、本
実施形態の回路を、セグメント側駆動回路に内蔵するこ
とも可能であるとともにコントローラ内に構成すること
も可能である。
の変化直後に補正クロックを発生させているけれども、
補正期間は一走査期間内であれば、どこに設けてもよ
い。そのため、水平同期信号変化直後以外に補正クロッ
クを発生させる方法を、実施の第13形態として説明す
る。
の回路構成を図63に示す。実施の第12形態と同一の
部分については、同一の参照符を付し、説明は省略す
る。実施の第12形態と異なる部分は、比較の結果が3
入力のAND回路313に入力されることと、セット付
きDフリップフロップ314およびリセット付きDフリ
ップフロップ315,316によってシフトレジスタ回
路が構成されていることである。
4に示す。3入力AND回路313の出力がEXNOR
回路305〜307の比較結果に応じて変化し、水平同
期信号のHigh期間にセットされたDフリップフロッ
プ314のHighレベルのデータを、その3入力AN
D回路313の出力信号により、Dフリップフロップ3
15,316へ順にシフトし、補正クロックが得られ
る。Dフリップフロップ314,315,316によっ
て構成されるシフトレジスタの規模を大きくすれば、水
平同期信号の変化から補正期間の開始時点までの期間を
大きくすることができる。また、A1〜A3の固定レベ
ルをさまざまな組合せとすることによって、補正期間の
幅および補正期間の位置を変えることができる。また、
本実施形態において、2分周回路を3段とし、比較を3
ビットで行っているけれども、補正クロックの幅に応じ
て比較ビット数を増加させれば、より大きな幅の補正ク
ロックを得ることもできる。さらに、本実施形態の回路
をコントローラ内に構成する以外に、セグメント側駆動
回路に内蔵することも可能である。
て、一走査期間に2種類の補正期間を設定するための2
種類の補正クロック発生回路を示す。本実施形態は、実
施の第12形態と第13形態とを併合した構成を有し、
その動作のタイミングを図66に示す。第1の補正クロ
ックである補正クロック1として、実施の第12形態と
同じ補正クロックが得られる。第2の補正クロックであ
る補正クロック2は、実施の第13形態と同じ補正クロ
ックが得られる。本実施形態においては、補正クロック
1および補正クロック2を共通の比較結果に基づいて発
生しているけれども、それぞれ別々の比較結果に基づい
て発生することも可能である。また分周回路の段数、比
較のビット数、シフトレジスタの規模、A1〜A3の固
定レベルの組合せ等を必要に応じて変更することによっ
て、補正期間の位置、幅などを自由に変えることが可能
となる。さらに、本実施形態の回路をコントローラ内に
構成する以外に、セグメント側駆動回路に内蔵すること
も可能である。
に示すように、2つの補正クロック用にDフリップフロ
ップ331,332,333およびDフリップフロップ
337,338,339,340によるシフトレジスタ
を2種類使用し、3ビットの比較値A1,A2,A3用
にEXNOR回路305,306,307および3入力
AND回路330を、2ビットの比較値B1,B2用に
EXNOR回路334,335および2入力AND回路
336を設け、比較を別々に行う構成とすることもでき
る。さらに、本実施形態の回路をコントローラ内に構成
する以外に、セグメント側駆動回路に内蔵することも可
能である。
で述べた比較値A1,A2,A3,B1,B2用の各端
子は、外部端子として取出す以外に、半導体集積回路内
部で、電源電圧や接地電圧にショートさせて固定するこ
ともできる。さらに、半導体集積回路製造時のアセンブ
リ工程で、ワイヤボンドあるいは、テープキャリアパッ
ケージ上のインナーリード配線などによって、該当部と
電源とをショートさせてもよい。
リクス型の液晶パネル1に対する駆動に本発明を適用し
ているけれども、アクティブマトリクス型液晶パネルで
も信号線の駆動の際に同様な補正を行って、輝度のむら
の低減を図ることができる。
間内で予め設定される補正期間で、各画素列で表示すべ
き画像データが2回の走査期間で変化がない場合のみセ
グメント側駆動回路の出力電圧をON表示電圧レベルと
OFF表示電圧レベルとの中間のレベルに補正する。こ
れによって表示データの変化がある場合とない場合とで
液晶セルに印加される実効電圧値を同じとし、変化に伴
う電圧波形のなまりによる実効電圧の損失の程度を合わ
せ、表示パターンの違いによる輝度むらを低減すること
ができる。表示データの変化がある場合には補正を行わ
ないので、バイアス電圧比の変化を最小限に抑え、消費
電流の増大を抑えることができる。
る中間のレベルを、セグメント側の駆動回路からの出力
電圧がON表示電圧レベルであるときとOFF表示電圧
レベルであるときとで異なる電圧レベルを選択する。液
晶セルは、印加される電圧レベルによって容量が変化す
るので、補正電圧もONとOFFとで変化させ、それぞ
れ独立に波形なまりの程度の補正を行い、より一層の実
効電圧値のばらつきの低減を図ることができる。また、
変化させる補正電圧値の各表示電圧値からの電位差をさ
らに小さくし、消費電流増加を抑えるとともに、補正期
間の調整により容易に実効電圧値のバラツキを低減し、
輝度むらを低減できる。
コモン側の駆動回路が走査線を非選択状態にするために
出力する非選択電圧を補正電圧として利用するので、製
造コストの増加を抑えて安価な駆動装置を実現すること
ができる。
グメント側の駆動回路からの出力電圧がON表示電圧レ
ベルであるときとOFF表示電圧レベルであるときとで
異ならせるので、液晶セルの容量が印加される電圧によ
って変化しても、波形なまりの差に応じてそれぞれ独立
に調整し、一層有効に輝度むらの解消を図ることができ
る。
駆動する際には、表示データに変化がなくてもセグメン
ト側駆動回路の出力電圧は変化するので、中間電圧への
補正を行わず、一層有効に表示むらの解消を図ることが
できる。
交流化信号が変化する際に、表示データが異なるときに
はセグメント側駆動回路の出力電圧に変化が生じないの
で、補正期間を設けて中間電圧への補正を行う。表示パ
ターンの種類に関係なく液晶セルに印加される実効電圧
値を一定にすることができ、実効電圧のばらつきの低減
を図り、輝度むらの発生を抑制することができる。
のセグメント側駆動回路に対して共通化したり配線本数
を減らしたりすることができるので、半導体集積回路の
規模やチップ面積を小さくでき、入力端子数の削減を行
うことができ、製造コストの低減を図ることができる。
の補正期間を設定し、1走査期間と前走査期間との表示
データに変化があるとき、変化の際に走査期間の開始時
点に近い第1の補正期間でセグメント側駆動回路の出力
電圧として1度中間のレベルを出力するので、コモン側
にのるスパイクを分散させることができる。表示データ
に変化がないときは、第2の補正期間に中間のレベルに
変化させるので、表示パターンによる輝度むらの抑制を
図ることができる。
回路の出力電圧を、交流化信号の切換り時点で表示デー
タが変化しない際に、つまり、出力波形が変化する際に
1度中間のレベルに変化させるので、コモン側にのるス
パイクが分散され、輝度むらを低減することができる。
イクを低減させるための第1の補正期間よりも、輝度む
らを解消するための第2の補正期間を大きくして、第2
の補正期間における出力電圧の変化量を小さくし、輝度
むら低減のための補正の際にコモン側にのるスパイクの
一層の低減を図ることができる。
段をセグメント側の駆動回路に内蔵するので、セグメン
ト側駆動回路の入力端子数を削減することができるとと
もに、従来のコントローラでの駆動装置の構成が可能と
なり、駆動装置の構成が容易となる。
回路が駆動する各画素列で走査期間毎に表示する表示デ
ータに変化がないときには補正期間の出力電圧レベルを
中間の電圧レベルに変化させるので、表示データに変化
があるときとないときとで液晶セルに印加される実効電
圧値を同一とすることができ、電極の電気抵抗や液晶セ
ルの容量による波形なまりの影響を、表示パターンが変
わっても等しくすることができ、表示むらを解消して表
示品位の向上を図ることができる。表示データが変化し
ているときには補正を行わないので、実効電圧値の損失
を最小限に抑えることができ、消費電流の増大を最小限
に抑制し適切なタイミングの補正による表示むらの解消
を図ることができる。
る際には、連続する表示データが同一でもセグメント側
駆動回路の出力電圧は変化するので、補正を行わず、不
要な補正を避けて実効電圧値の低下を最小限に留め、一
層有効に表示むらの解消を図ることができる。
交流化信号が変化する際に、表示データが異なるときに
はセグメント側駆動回路の出力電圧に変化が生じないの
で、補正期間を設けて中間電圧への補正を行う。表示パ
ターンの種類に関係なく液晶セルに印加される実効電圧
値を一定にすることができ、実効電圧のばらつきの低減
を図り、輝度むらの発生を抑制することができる。
間内に2つ設けられ、表示データが変化する際には、走
査期間の開始時点に近い第1の補正期間でセグメント側
の駆動回路の出力電圧を中間のレベルに1度留めてコモ
ン側にのるスパイクを分散させ、低減させることができ
る。第2の補正期間では、表示データに変化がないとき
の補正を行い、輝度むらを低減することができる。
動のための概略的な電気的構成を示すブロック図であ
る。
構成を示すブロック図である。
的構成を示すブロック図である。
る。
ある。
チャートである。
チャートである。
チャートである。
の駆動のための概略的な電気的構成を示すブロック図で
ある。
気的構成を示すブロック図である。
論理的構成を示すブロック図である。
である。
ャートである。
駆動のための概略的な電気的構成を示すブロック図であ
る。
電気的構成を示すブロック図である。
である。
イムチャートである。
イムチャートである。
イムチャートである。
駆動のための概略的な電気的構成を示すブロック図であ
る。
の電気的構成を示すブロック図である。
図である。
イムチャートである。
駆動のための概略的な電気的構成を示すブロック図であ
る。
の電気的構成を示すブロック図である。
示す論理回路図である。
ムチャートである。
る論理的構成を示すブロック図である。
図である。
トである。
駆動のための概略的な電気的構成を示すブロック図であ
る。
の電気的構成を示すブロック図である。
る構成を示す論理回路図である。
を示すタイムチャートである。
合のセグメント側駆動回路350の内部の電気的構成を
示すブロック図である。
る構成を示す論理回路図である。
すタイムチャートである。
側駆動回路202の内部の電気的構成を示すブロック図
である。
る論理的構成を示すブロック図である。
構成を示す論理回路図である。
イムチャートである。
駆動回路222の内部の電気的構成を示すブロック図で
ある。
る論理的構成を示すブロック図である。
イムチャートである。
イムチャートである。
駆動のための概略的な電気的構成を示すブロック図であ
る。
の電気的構成を示すブロック図である。
る論理的構成を示すブロック図である。
図である。
イムチャートである。
の駆動のための概略的な電気的構成を示すブロック図で
ある。
の電気的構成を示すブロック図である。
る論理的構成を示すブロック図である。
図である。
イムチャートである。
イムチャートである。
イムチャートである。
ト側駆動回路242の内部の電気的構成を示すブロック
図である。
る論理的構成を示すブロック図である。
イムチャートである。
ック発生手段の回路構成を示す論理回路図である。
イムチャートである。
ック発生手段の回路構成を示す論理回路図である。
イムチャートである。
ック発生手段の回路構成を示す論理回路図である。
イムチャートである。
ック発生手段の回路構成を示す論理回路図である。
な電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
チャートである。
チャートである。
チャートである。
チャートである。
チャートである。
晶パネルの駆動のための概略的な電気的構成を示すブロ
ック図である。
を示すタイムチャートである。
を示すタイムチャートである。
を示すタイムチャートである。
を示すタイムチャートである。
を示すタイムチャートである。
を示すタイムチャートである。
を示すタイムチャートである。
を示すタイムチャートである。
を示すタイムチャートである。
を示すタイムチャートである。
22,226,236,242,350 セグメント側
駆動回路 3,63 コモン側駆動回路 4,64,84,124 電源回路 5,185,225 コントローラ 21 シフトレジスタ 22 データラッチ 23 ラインラッチ 24,134,184,204,224,227,24
4 出力コントロール部 25,26,27 レベルシフタ 28,68,88,128,138,228,238,
248 液晶駆動出力回路 131 電圧セレクタ 209 交流化信号比較回路
Claims (15)
- 【請求項1】 表示データに従って走査方向に配列され
る画素列を駆動するセグメント側の駆動回路と、走査期
間毎に走査線を順次選択的に駆動するコモン側の駆動回
路とを、コントローラによって制御し、マトリクス型液
晶パネルによって表示を行う液晶表示装置の駆動装置に
おいて、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較する表示データ
比較手段と、 表示データ比較手段による比較結果に応答して、表示デ
ータが同一であるとき、1走査期間内で予め設定される
補正期間に、セグメント側の駆動回路の出力電圧を、O
N表示レベルとOFF表示レベルとの中間のレベルに変
化させるように制御する出力制御手段とを含むことを特
徴とする液晶表示装置の駆動装置。 - 【請求項2】 前記出力制御手段は、補正期間に変化さ
せる中間のレベルを、セグメント側の駆動回路からの出
力電圧がON表示電圧レベルであるときとOFF表示電
圧レベルであるときとで、異なる電圧レベルを選択する
ように制御することを特徴とする請求項1記載の液晶表
示装置の駆動装置。 - 【請求項3】 前記出力制御手段は、補正期間に変化さ
せる中間のレベルを、コモン側の駆動回路が走査線を非
選択状態にするための非選択電圧となるように制御する
ことを特徴とする請求項1または2記載の液晶表示装置
の駆動装置。 - 【請求項4】 前記出力制御手段は、補正期間の長さ
を、セグメント側の駆動回路からの出力電圧がON表示
電圧レベルであるときとOFF表示電圧レベルであると
きとで、異なるように制御することを特徴とする請求項
1〜3のいずれかに記載の液晶表示装置の駆動装置。 - 【請求項5】 前記出力制御手段は、液晶パネルを交流
化駆動するための交流化信号が変化する際に、表示デー
タ比較手段による比較結果で表示データが同一であって
も、セグメント側の駆動回路の出力電圧を中間のレベル
に変化させる制御を行わないことを特徴とする請求項1
〜4のいずれかに記載の液晶表示装置の駆動装置。 - 【請求項6】 前記出力制御手段は、液晶パネルを交流
化駆動するための交流化信号が変化する際に、表示デー
タ比較手段による比較結果で表示データが異なるときに
は、セグメント側の駆動回路の出力電圧を中間のレベル
に変化させるように制御することを特徴とする請求項5
に記載の液晶表示装置の駆動装置。 - 【請求項7】 前記セグメント側の駆動回路に対して、
表示データに従って表示を行うための電圧と、補正期間
に中間レベルに変化させた電圧とを選択して供給する電
圧選択手段を備えることを特徴とする請求項1〜6のい
ずれかに記載の液晶表示装置の駆動装置。 - 【請求項8】 前記出力制御手段は、1走査期間中に2
つの補正期間を、第1の補正期間の方が第2の補正期間
よりも走査期間の開始時点に近くなるように設定し、前
記表示データ比較手段からの比較結果に応答し、表示デ
ータが異なるときには、変化の際に第1の補正期間でセ
グメント側駆動回路の出力電圧を中間のレベルに変化さ
せ、表示データが同一であるときには、第2の補正期間
にセグメント側駆動回路の出力電圧を中間のレベルに変
化させることを特徴とする請求項1記載の液晶表示装置
の駆動装置。 - 【請求項9】 前記出力制御手段は、液晶パネルを交流
化駆動するための交流化信号が変化する際に、前記表示
データ比較手段による比較結果に応答し、表示データが
同一のときには、変化の際に前記第1の補正期間でセグ
メント側の駆動回路の出力電圧を中間のレベルに変化さ
せ、表示データが異なるときには、前記第2の補正期間
にセグメント側の駆動回路の出力電圧を中間のレベルに
変化させるように制御することを特徴とする請求項8に
記載の液晶表示装置の駆動装置。 - 【請求項10】 前記出力制御手段は、前記第1の補正
期間に対し、前記第2の補正期間の方が大きくなるよう
に設定することを特徴とする請求項8または9に記載の
液晶表示装置の駆動装置。 - 【請求項11】 前記セグメント側の駆動回路は、前記
補正期間を設定するための補正クロックの発生手段を内
蔵することを特徴とする請求項1〜10のいずれかに記
載の液晶表示装置の駆動装置。 - 【請求項12】 表示データに従って走査方向に配列さ
れる画素列をセグメント側の駆動回路が駆動し、走査期
間毎に走査線をコモン側の駆動回路が順次選択的に駆動
して、マトリクス型液晶パネルによって表示を行う液晶
表示装置の駆動方法において、 各画素列毎に、駆動すべき画素に対する表示データと、
前回の走査期間での表示データとを比較し、 比較した表示データが同一であるとき、1走査期間内で
予め設定される補正期間に、セグメント側の駆動回路の
出力電圧を、ON表示レベルとOFF表示レベルとの中
間のレベルに変化させることを特徴とする液晶表示装置
の駆動方法。 - 【請求項13】 液晶パネルを交流化駆動するための交
流化信号が変化する際には、連続する2回の走査期間の
表示データが同一であっても、セグメント側の駆動回路
の出力電圧を中間のレベルに変化させないことを特徴と
する請求項12に記載の液晶表示装置の駆動方法。 - 【請求項14】 液晶パネルを交流化駆動するための交
流化信号が変化する際に、表示データ比較手段による比
較結果で表示データが異なるときには、セグメント側の
駆動回路の出力電圧を中間のレベルに変化させるように
制御することを特徴とする請求項12に記載の液晶表示
装置の駆動方法。 - 【請求項15】 前記補正期間は、1走査期間内に2つ
設けられ、前記比較の結果、表示データが異なるときに
は変化の際に走査期間の開始時点に近い第1の補正期間
で前記中間のレベルへの変化を行い、表示データが同一
のときには第1の補正期間よりも遅れて開始される第2
の補正期間で前記中間のレベルへの変化を行うことを特
徴とする請求項12に記載の液晶表示装置の駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29689696A JP3415727B2 (ja) | 1996-06-11 | 1996-11-08 | 液晶表示装置の駆動装置および駆動方法 |
TW086106855A TW473630B (en) | 1996-06-11 | 1997-05-22 | Device and method for driving liquid crystal display apparatus |
US08/867,909 US6100867A (en) | 1996-06-11 | 1997-06-03 | Device and method for driving liquid crystal display apparatus |
KR1019970024182A KR100260009B1 (ko) | 1996-06-11 | 1997-06-11 | 액정표시 장치의 구동 장치 및 구동 방법 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17296796 | 1996-06-11 | ||
JP8-172967 | 1996-08-23 | ||
JP22277396 | 1996-08-23 | ||
JP8-222773 | 1996-08-23 | ||
JP29689696A JP3415727B2 (ja) | 1996-06-11 | 1996-11-08 | 液晶表示装置の駆動装置および駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10116056A true JPH10116056A (ja) | 1998-05-06 |
JP3415727B2 JP3415727B2 (ja) | 2003-06-09 |
Family
ID=27323708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29689696A Expired - Fee Related JP3415727B2 (ja) | 1996-06-11 | 1996-11-08 | 液晶表示装置の駆動装置および駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6100867A (ja) |
JP (1) | JP3415727B2 (ja) |
KR (1) | KR100260009B1 (ja) |
TW (1) | TW473630B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501455B1 (en) | 1998-07-14 | 2002-12-31 | Sharp Kabushiki Kaisha | Driving device and driving method of liquid crystal display device |
JP2009053333A (ja) * | 2007-08-24 | 2009-03-12 | New Japan Radio Co Ltd | 液晶表示装置の駆動回路 |
JP2010204592A (ja) * | 2009-03-06 | 2010-09-16 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
JP2011158916A (ja) * | 2011-03-18 | 2011-08-18 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4386479B2 (ja) * | 1998-05-11 | 2009-12-16 | Okiセミコンダクタ株式会社 | 表示装置駆動回路、表示ユニット、及び携帯用表示機器 |
JP2954162B1 (ja) * | 1998-05-20 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動回路 |
JP3835113B2 (ja) * | 2000-04-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器 |
JP2002229525A (ja) * | 2001-02-02 | 2002-08-16 | Nec Corp | 液晶表示装置の信号線駆動回路及び信号線駆動方法 |
KR100864492B1 (ko) * | 2002-05-03 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
JP2012032520A (ja) * | 2010-07-29 | 2012-02-16 | On Semiconductor Trading Ltd | 液晶駆動回路 |
CN109427287B (zh) * | 2017-08-29 | 2020-12-22 | 昆山国显光电有限公司 | 适用于高像素密度的像素驱动电路、像素结构和制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05265402A (ja) * | 1991-04-02 | 1993-10-15 | Hitachi Ltd | 液晶表示装置の駆動方法および装置 |
DE69529400T2 (de) * | 1994-11-24 | 2003-10-30 | Koninklijke Philips Electronics N.V., Eindhoven | Flüssigkristallanzeigegerät mit aktiver matrix und steurungsverfahren dafür zur kompensation von übersprechen |
JP3167882B2 (ja) * | 1995-02-16 | 2001-05-21 | シャープ株式会社 | 液晶表示装置の駆動方法及び駆動装置 |
JP3098930B2 (ja) * | 1995-04-14 | 2000-10-16 | シャープ株式会社 | 表示装置 |
-
1996
- 1996-11-08 JP JP29689696A patent/JP3415727B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-22 TW TW086106855A patent/TW473630B/zh not_active IP Right Cessation
- 1997-06-03 US US08/867,909 patent/US6100867A/en not_active Expired - Lifetime
- 1997-06-11 KR KR1019970024182A patent/KR100260009B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501455B1 (en) | 1998-07-14 | 2002-12-31 | Sharp Kabushiki Kaisha | Driving device and driving method of liquid crystal display device |
JP2009053333A (ja) * | 2007-08-24 | 2009-03-12 | New Japan Radio Co Ltd | 液晶表示装置の駆動回路 |
JP2010204592A (ja) * | 2009-03-06 | 2010-09-16 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
JP2011158916A (ja) * | 2011-03-18 | 2011-08-18 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3415727B2 (ja) | 2003-06-09 |
TW473630B (en) | 2002-01-21 |
US6100867A (en) | 2000-08-08 |
KR980004295A (ko) | 1998-03-30 |
KR100260009B1 (ko) | 2000-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI401639B (zh) | A display driving device, a liquid crystal display driving device, and a source driver | |
US6262704B1 (en) | Method of driving display device, display device and electronic apparatus | |
JP5214601B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機 | |
US7133013B2 (en) | Display device driving circuit, driving method of display device, and image display device | |
US6181317B1 (en) | Display and method of and drive circuit for driving the display | |
US6727878B2 (en) | Liquid crystal display | |
KR100251669B1 (ko) | 액정 표시 장치의 구동 장치 및 구동 방법 | |
KR0169769B1 (ko) | Tft액정표시디스플레이 | |
US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
US20100315402A1 (en) | Display panel driving method, gate driver, and display apparatus | |
US9196205B2 (en) | Scanning signal line drive circuit and display device equipped with same | |
US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
WO2012014564A1 (ja) | 映像信号線駆動回路およびそれを備える表示装置 | |
JP2003216127A (ja) | 表示装置用駆動装置および表示装置の駆動方法 | |
JPH10116056A (ja) | 液晶表示装置の駆動装置および駆動方法 | |
JP3196998B2 (ja) | 液晶表示装置 | |
JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
JP3432747B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
JPH07325556A (ja) | 液晶表示装置の階調電圧生成回路 | |
JPH08136892A (ja) | 液晶表示装置 | |
JPH06230340A (ja) | 液晶表示装置の駆動回路 | |
KR101151286B1 (ko) | 액정표시장치의 구동방법 | |
JPH08254684A (ja) | 液晶表示制御駆動回路 | |
JPH0869266A (ja) | 液晶表示装置及び方法 | |
JPH09281462A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |