KR100393150B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100393150B1
KR100393150B1 KR10-2001-0005227A KR20010005227A KR100393150B1 KR 100393150 B1 KR100393150 B1 KR 100393150B1 KR 20010005227 A KR20010005227 A KR 20010005227A KR 100393150 B1 KR100393150 B1 KR 100393150B1
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
time
signal
polarity
Prior art date
Application number
KR10-2001-0005227A
Other languages
English (en)
Other versions
KR20010078316A (ko
Inventor
오꾸조노노보루
고가고이찌
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20010078316A publication Critical patent/KR20010078316A/ko
Application granted granted Critical
Publication of KR100393150B1 publication Critical patent/KR100393150B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

저소비 전력으로, 회로 구성을 복잡화시키지 않고 가로 줄무늬를 방지할 수 있는 액정 표시 장치를 제공한다. 기입 전압 극성을 복수 라인마다 반전시킨 경우, 극성이 반전하는 n 라인에서는 드레인 라인(3)의 충전에 의해 드레인 라인 파형의 상승이 둔화된다. n+1 라인에서는 n 라인의 기입으로 드레인 라인이 충전되기 때문에 파형 열화는 생기지 않는다. 이 때문에, 양 라인에서의 기입 상태의 차이가 가로 줄무늬로 된다. 그래서, 클럭 신호(VCK)의 상승기에서 출력 인에이블 신호(/VOE)를 활성화하여 소정 시간(A)이 경과한 시점에 게이트 라인(2n, 2n+1, 2n+m)을 활성화하여 기입을 개시시킨다. 따라서, 파형 열화의 기간에 기입이 행해지지 않아, 기입 상태가 모든 라인에서 동일해진다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 도트 매트릭스 구성의 액정 표시 장치에 관한 것으로, 특히, 액정 셀에 인가하는 기입 전압의 극성을 복수의 주사선(라인)마다 반전시키도록 한 액티브 매트릭스형의 액정 표시 장치에 관한 것이다.
일반적으로 이용되고 있는 액정 표시 장치로서는, STN(Super TwistedNematic)형이나 TFT(Thin Film Transistor: 박막 트랜지스터)형 등이 대표적이다. 이 중, STN형의 액정 표시 장치로서는 단순 매트릭스 구동을 행한다. 즉, 단순 매트릭스 구동에서는 스위칭 소자를 설치하지 않고 전극과 액정으로 액정 패널을 구성하고, 매트릭스형으로 배치된 각 화소의 액정을 주사 신호에 동기하여 직접적으로 시분할 구동한다.
한편, TFT형의 액정 표시 장치로서는 액티브 매트릭스 구동을 행한다. 즉, 액티브 매트릭스 구동에서는 TFT 등의 능동 소자로 이루어지는 스위칭 소자를 화소마다 배치함으로써, 온 화소와 오프 화소를 분리하면서 온 화소에 인가하는 전압을 보유 가능하게 하여, 매트릭스형으로 배치된 각 화소의 액정을 주사 신호에 동기하여 시분할 구동한다. 이와 같이 함으로써, 콘트라스트나 응답 등이 양호하며 고화질 또한 대용량 표시를 용이하게 실현할 수 있기 때문에, 최근에는 액티브 매트릭스형의 액정 표시 장치가 주류로 된다.
이 이후에는, 액티브 매트릭스형의 액정 표시 장치를 전제로 하여 설명한다. 우선, 액정 표시 장치에서는 선순차 구동을 행하고 있고, 화면 최상변의 주사선으로부터 최하변의 주사선을 향해 주사선을 순차적으로 구동해 감으로써 1 화면분의 영상을 표시한다. 또, 이 1 화면을 일반적으로 프레임(필드라고도 함)이라고 부르고 있다. 또한 액정 표시 장치에서는 액정 셀을 구동하는데 대응하여 액정 재료가 열화되지 않도록, 액정 셀에 인가하는 기입 전압의 극성을 소정 기간마다 반전시켜 교류 구동하도록 한다.
여기서, 기입 전압의 극성을 반전시키는 타이밍으로서는 프레임 단위로 행하는 경우, 주사선 단위로 행하는 경우, 화소(도트) 단위로 행하는 경우가 있고, 각각 프레임 반전 구동, 라인 반전 구동, 도트 반전 구동이라 부르고 있다. 이 중, 프레임 반전 구동은 가장 기본적인 구동 수법으로서, 각 화소에 인가하는 기입 전압의 극성을 프레임마다 바꿔 주는 것이다. 즉, 임의의 프레임으로 특정한 화소를 정(+)극성으로 구동한 것이면, 1 프레임분의 구동을 행한 다음의 프레임으로 다시 이 화소를 구동할 때는 부(-)극성으로 구동하는 것이다.
한편, 라인 반전 구동 및 도트 반전 구동은 각 프레임 내에서도 극성을 반전시키도록 한 것이다. 이 중의 라인 반전 구동(정확하게는, 1 라인 반전 구동)에 의하면, 임의의 주사선을 정극성으로 구동한 것이면, 이 주사선의 바로 아래에 있는 다음 주사선에 대해서는 부극성으로 구동하고, 또한 다음 주사선에 대해서는 다시 정극성으로 구동하게 된다. 한편, 도트 반전 구동은 각 주사선 상의 화소마다 극성을 반전시킴으로써, 상호 인접하는 2개의 액정 셀을 단위로서 기입 전압의 극성이 교대로 전환하여 가는 것이다.
그런데, 기입 전압의 극성을 반전시킨 경우, 이 기입 전압을 액정 셀에 공급하기 위한 드레인 라인을 부극성의 전압으로부터 정극성의 전압으로 충전하거나, 혹은, 이와는 반대로 정극성의 전압으로부터 부극성의 전압으로 방전시킬 필요가 있다. 이 때문에, 라인 반전 구동을 행하면 드레인 라인의 충방전이 빈번하게 행해져 소비 전력이 커지게 된다. 특히, 상술한 바와 같이 1 주사선마다 기입 전압의 극성을 반전시키도록 하면 소비 전력의 증대가 현저하다.
한편, 프레임 반전 구동으로 하면 소비 전력을 저감시킬 수 있지만, 이 경우에는 1 프레임의 기간에 걸쳐 동일 극성의 전압이 액정 셀에 계속해서 보유되기 때문에, TFT의 누설 전류에 의해 화소의 표시 계조 결함이 발생된다. 이러한 점으로부터 최근에는 절충안으로서 복수 라인마다 기입 전압의 극성을 반전시키는 「복수 라인 반전 구동」이 채용되고 있다. 그러나, 이러한 복수 라인 반전 구동에도 이하에 진술하는 바와 같은 문제가 있다.
여기서, 도 9는 관련 기술에 따른 액정 표시 장치의 구성의 주요부를 도시하고 있고, 여기서는 관련 기술의 문제점을 설명하기 위해 필요한 사항에 대해서만 설명한다. 우선, 도면 중의 TFT(1OO), 액정 셀(101)은 개개의 화소를 구성한다. 각 화소는 행 방향(주사선 방향)으로 달리는 복수의 게이트 라인(102)과 열 방향으로 달리는 복수의 드레인 라인(103)이 교차하는 위치에 배열되고, 이들에 의해 액정 패널(104)을 형성한다.
게이트 드라이버(105)는 게이트 라인(102)에 구동 전압을 순차 공급해 감으로써 각 게이트 라인에 접속된 TFT(1OO)의 도통 상태를 제어한다. 또한, 소스 드라이버(106)는 기입 전압을 드레인 라인(103)에 공급함으로써, 게이트 드라이버(105)의 구동하는 TFT(1OO)를 통하여 각 액정 셀(1O1)에 기입을 행한다. 또한, 타이밍 컨트롤러(107)는 각종 제어 신호를 게이트 드라이버(105) 및 소스 드라이버(106)로 송출한다. 또, 액정 셀(101)의 일단이 접속된 공통 전극(108)에는 일정 전압이 인가된다.
다음에, 도 10은 도 9에 도시한 액정 표시 장치에서 2 라인 반전 구동을 행했을 때의 타이밍 파형을 나타낸 것이다. 도면 중, 클럭 신호 VCK는 게이트 드라이버(105)가 게이트 라인(102)을 순차 활성화시키기 위한 것이다. 또한, 래치 펄스 신호 STB는 소스 드라이버(106)가 수신한 1 주사선분의 영상 데이터를 드레인 라인(103)으로 송출하기 위한 타이밍 신호이다. 그리고 여기서는, 도 10에 도시한 타이밍에 대응한 프레임 직전의 프레임에 있어서, n 번째 및 n+1 번째의 주사선에 어느쪽이나 부극성의 기입 전압이 인가되어 있도록 한다. 또, n 번째의 주사선(게이트 라인)을 이 이후의 설명에서는 간단히 「n 라인」이라 부르도록 하며, 이 이외의 주사선에 대해서도 마찬가지로 한다.
우선, 시각 t1OO에서 클럭 신호 VCK가 상승하면,「n 라인 게이트 파형」으로 나타낸 구동 전압을 n 라인으로 인가하여 이 게이트 라인에 접속된 화소를 선택한다. 다음에, 시각 t1O1에서 래치 펄스 신호 STB가 하강하면, n 라인 상의 영상 데이터에 대응한 기입 전압을 드레인 라인(103)에 인가하여, 이 n 라인에 접속된 액정 셀(101)로의 기입을 개시한다.
그런데, 이 경우에는 기입 전압의 극성이 반전한 직후로서, 액정 셀(101)의 용량 외에 드레인 라인(103)이 갖는 용량을 충전(또, 정극성의 기입 전압으로부터 부극성의 기입 전압으로 천이시키는 경우에는 방전)해야만 한다. 이 때문에, 드레인 라인(103)의 전압이 부극성의 기입 전압으로부터 서서히 정극성의 기입 전압으로 상승해 가고, 시각 t102로 되어 점차 전압의 상승이 멈춘다.
그 후, 화면 상의 1 수평 기간에 상당하는 시간 T가 시각 t100으로부터 경과하여 시각 t103으로 되면, n 라인에 대하여 구동 전압이 인가되지 않게 되어, 그 대신에 「n+1 라인 게이트 파형」으로 나타낸 구동 전압이 n+1 라인으로 인가되도록 된다. 다음에, 시각 t104에서 래치 펄스 신호 STB가 하강하면, n 라인의 경우와 마찬가지로 하여, 영상 데이터에 대응한 기입 전압이 드레인 라인(103)으로 공급되도록 된다.
무엇보다도, 이 시점에서는 n 라인으로의 기입에 따라서 드레인 라인(103)이 이미 정극성의 전압으로 충전된다. 이 때문에, n+1 라인에서는 액정 셀(1O1)의 용량만을 충전(방전)하면 되어, 드레인 라인 파형은 거의 동전위 상태 그대로의 편평한 파형으로 된다. 그리고, 시각 t104로부터 시간 T가 경과한 시각 t105에서 래치 펄스 신호 STB가 하강하면, n+2 라인으로의 기입 때문에 드레인 라인(3)이 정극성의 전압으로부터 부극성의 전압으로 천이한다.
이상과 같이, n 라인에서는 드레인 라인(103)이 갖는 용량을 충전하기 위한 시간이 여분으로 걸리기 때문에, 드레인 라인 파형의 상승 부분에서 파형 열화가 발생된다(시각 t101∼t102). 한편, n+1 라인에서는 드레인 라인(103)이 갖는 용량을 충전할 필요가 없기 때문에 n 라인일 때와 같이 드레인 라인 파형에 파형 열화가 발생되는 경우도 없어진다(시각 t104∼).
이러한 차이에도 불구하고, 관련 기술에 따른 액정 표시 장치에서는 각 게이트 라인을 동일하게 구동하고 있고, 각 주사선에 있어서의 기입 기간이 항상 일정시간 T로 된다. 이 때문에, 예를 들면 n 라인과 n+1 라인에서는 액정 셀(1O1)로의 기입 상태가 달라진다. 이러한 점도, n+1 라인에 접속된 액정 셀의 보유 전압은 기입 기간이 충분하기 때문에, 소스 드라이버(106)가 출력하는 영상 데이터에 대응한 전압까지 도달된다. 한편, n 라인에 접속된 액정 셀의 보유 전압은 파형 열화의 영향으로 실질적인 기입 기간이 충분히 확보되지 않아, 영상 데이터에 대응한 전압까지 도달되지 않는다.
여기서, 액정 셀의 보유 전압이 내려 가면 그만큼 화소의 휘도도 낮아지기 때문에, n 라인의 휘도는 n+1 라인의 휘도보다도 내려 가게 된다. 이러한 현상이 다른 주사선에도 생기기 때문에, 화소의 휘도가 1 주사선마다 달라져서 화면 상에서 횡선(가로 줄무늬)으로 되어 나타난다. 이것은, 액정 표시 장치를 고해상도로 하여 1 수평 기간(시간 T)을 짧게 하면 할수록, 드레인 라인 파형에 있어서의 상승 부분의 영향을 무시할 수 없기 때문에, 그만큼 가로 줄무늬도 현저하게 된다.
그런데, 특개평9-15560호 공보(이하「공지예」라고 함)에서는, 기입 전압의 극성이 반전하는 주사선에 대하여 1 수평 기간의 길이를 이 이외의 주사선의 길이보다도 넓게 한다. 이렇게 하면, 동일 극성에서의 기입의 경우와 반대의 극성에서의 기입인 경우에 기입 상태의 차가 감소하여 가로 줄무늬의 발생도 완화된다고 생각된다.
그러나, 상기 공지예와 같이 1 수평 기간의 길이 그 자체를 바꾸기 위해서는, 액정 표시 장치 내에서 기준이 되는 클럭 신호(이하「기준 클럭 신호」라고 함)의 주기를 가변시키지 않으면 안된다. 그런데, 일반적인 액정 표시 장치에서는 1 수평 기간이 일정한 것을 전제로 하여 회로 설계가 행해지고 있다. 따라서, 기준 클럭 신호의 주기를 가변으로 하게 되면, 회로 구성[특히, 도 9에 도시한 타이밍 컨트롤러(107)에 상당하는 회로 블록]이 복잡화하게 되는 것은 회피하기 어렵다.
또한, 상기 공지예와 같게 하면 다음과 같은 문제도 있다. 즉 상기 공지예에서는, 기입 전압의 극성이 반전하는 주사선에 대해서는 그 수평 주사 기간을 소정의 시간 폭만큼 넓히고 있다. 그러나, 1 프레임 내의 주사선의 갯수는 일정하고 또한 불변이기 때문에, 넓어진 시간 폭을 보상하기 위해서는 이 이외의 주사선의 수평 주사 기간을 단축시키지 않으면 안된다. 예를 들면, 상기 공지예에서는 3주사선마다 기입 전압의 극성을 반전시키고 있기 때문에, 3개의 주사선 중의 2개의 주사선에 대하여 각각 수평 주사 기간을 좁힐 필요가 있다.
여기서, 수평 주사 기간이 단축되더라도 동일 화소수분의 영상 데이터를 액정 셀로 기입하기 위해서는, 영상 데이터를 수신하기 위한 클럭 신호( 이하「 데이터 수신 클럭 신호」라고 함)의 주파수를 높여 줄 필요가 있다. 그런데, 상기 공지예에서는 기입 전압의 극성이 반전하는 주사선의 수평 주사 기간을 1.1배∼1.4배 정도로까지 넓히고 있다. 이 때문에, 장치 내의 각 부[특히, 도 9에 도시한 타이밍 컨트롤러(107) 및 소스 드라이버(106)에 상당하는 회로 블록]에 대하여 동작 주파수를 상당한 정도까지 높이지 않으면 안되어, 회로 설계나 레이아웃 설계를 행하기 위한 장해가 된다. 그뿐만 아니라, 동작 주파수를 높임으로써 EMI(Electro-Magnetic Interference: 전자 방해) 노이즈의 대책이 필요하게 되는 것은 공지의 사실이다.
본 발명의 목적은 복수 라인 반전 구동에 의해 소비 전력이 낮고, 또한, 타이밍 컨트롤러 등의 회로 구성을 복잡화시키지 않고 가로 줄무늬의 발생을 방지하여 고화질 표시가 가능한 액정 표시 장치를 제공하는 것이다.
본 발명은, 기입 신호의 극성이 반전하는 주사선에서는 데이터선의 전압의 극성과는 역극성의 기입 신호의 공급이 개시되고 나서 소정 시간 후보다 상기 데이터선으로 구동 신호를 공급하고, 이것 이외의 후속의 주사선에서도, 기입 신호의 극성이 반전하는 주사선에 대하여 구동 신호가 공급되는 시간과 동일 시간만큼 구동 신호를 공급한다. 이것에 의해, 데이터선의 전압 파형에 있어서의 왜곡 부분을 마스크할 수 있어 액정 셀에 대한 기입 상태를 모든 주사선으로 동일하게 할 수가 있다. 따라서 주사선 사이의 휘도차에 의한 가로 줄무늬가 발생되지 않아 표시 품위가 향상된다.
또한, 본 발명은 기입 신호의 극성이 반전하는 주사선 이외의 후속의 주사선에 있어서, 기입 신호의 극성이 반전하는 주사선에 대하여 구동 신호가 공급되는 시간보다도 소정 시간 짧은 시간만큼 구동 신호를 공급한다. 이것에 의해 액정 셀에 대한 기입 상태를 모든 주사선으로 동일하게 할 수가 있기 때문에, 주사선 사이의 휘도차에 의한 가로 줄무늬가 발생되지 않아 표시 품위가 향상된다. 또한, 기입 신호의 극성이 반전하는 주사선에 대해서는 구동 신호를 공급하는 시간을 짧게 하지 않기 때문에, 그만큼 휘도를 저하시키지 않고 종료하게 된다.
또한, 본 발명은, 기입 신호의 극성이 반전하는 주사선에서는 무효 기간의 범위 내에 있는 일정 시간만큼 1 수평 기간보다도 긴 기간 내에서 구동 신호 및 기입 신호를 공급하고, 이 이외의 후속 주사선에서는 상기 일정 시간만큼 1 수평 기간보다도 짧은 기간 내에서 구동 신호 및 기입 신호를 공급하도록 한다. 이에 따라, 액정 셀에 대한 기입 상태를 모든 주사선으로 동일하게 할 수 있기 때문에, 주사선 사이의 휘도차에 의한 가로 줄무늬가 발생되지 않아 표시 품위가 향상된다. 또한, 구동 신호 및 기입 신호를 공급하는 기간을 무효 기간의 범위 내에서 신축시키고 있기 때문에, 데이터선 구동 회로가 영상 데이터를 수신하기 위한 도트 클럭 신호의 주파수를 변경하는 등의 필요는 전혀 없다.
또, 상기에 있어서, 눈으로 확인한 평가로 화면에 가로 줄무늬가 인정하지 않게 되도록, 구동 신호 또는 기입 신호가 공급되는 기간을 조정함으로써, 액정 표시 장치 내의 각부의 특성에 변동이 있더라도 유연한 조정이 가능해지기 때문에, 눈으로 확인하여 가로 줄무늬를 인식할 수 없는 범위에서 가능한 한 휘도를 높이는 것이 가능해진다.
도 1은 본 발명의 각 실시예에 따른 액정 표시 장치의 주요부의 구성을 나타낸 블록도.
도 2는 2 라인 도트 반전 구동을 행한 경우에, 임의의 1 프레임 내에서 각 화소에 기입된 영상 데이터의 전압의 극성을 나타낸 설명도.
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 동작을 2 라인 도트 반전 구동의 경우에 대하여 나타낸 타이밍차트.
도 4는 SXGA 규격, 프레임 주파수 60㎐에서 2 라인 도트 반전 구동을 실시한 경우에 대하여 횡선 정도의 확인 결과를 나타낸 도표.
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 동작을 2 라인 도트 반전 구동의 경우에 대하여 나타낸 타이밍차트.
도 6은 제2 실시예에 따른 액정 표시 장치의 동작을 3 라인 도트 반전 구동의 경우에 대하여 나타낸 타이밍차트.
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 동작을 2 라인 도트 반전 구동의 경우에 대하여 나타낸 타이밍차트.
도 8은 제3 실시예에 따른 액정 표시 장치의 동작을 3 라인 도트 반전 구동의 경우에 대하여 나타낸 타이밍차트.
도 9는 관련 기술에 따른 액정 표시 장치의 주요부의 구성을 나타내는 블록도.
도 10은 관련 기술에 따른 액정 표시 장치의 동작을 2 라인 도트 반전 구동의 경우에 대하여 나타낸 타이밍차트.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 액정 패널
3 : 드레인 라인
4 : TFT
5 : 액정 셀
6 : 공통 전극
7 : 게이트 드라이버
8 : 타이밍 컨트롤러
9 : 소스 드라이버
이하, 도면을 참조하여 본 발명의 실시예에 대하여 순차 설명해 간다.
[제1 실시예]
(1) 구성의 설명
도 1은 본 실시예에 따른 액정 표시 장치의 구성의 주요부를 나타낸 것이다. 도면 중의 참조 번호(1)는 액정 패널이고, 행 방향으로 달리는 게이트 라인(2n), 게이트(2n+1, …, 2n+m) 및 열 방향으로 달리는 드레인 라인(3, …, 3)이 각각 배선된다.
이 중, 각 게이트 라인은 각각 주사선에 대응한다. 또한, 드레인 라인(3)에는 액정 패널(1) 상에서 화면 표시를 행하기 위한 영상 데이터가 공급된다. 이 때문에, 드레인 라인(3)은 데이터선 등이라 불리는 경우도 있다. 그리고, 게이트 라인 및 드레인 라인이 상호 교차하는 위치에는 화소가 매트릭스형으로 배치된다.
이들 각 화소는 TFT(4) 및 액정 셀(5)에 의해 구성된다. 이 중, TFT(4)의 게이트 단자, 드레인 단자, 소스 단자는 각각 게이트 라인(2n 등), 드레인 라인(3), 액정 셀(5)의 일단에 접속된다. 한편, 액정 셀(5)은 그 일단이 TFT(4)의 소스 단자에 접속되고, 그 타단이 공통 전극(6)에 접속된다. 이 액정 셀(5)은 1 도트분의 표시를 행하는 외에 소스 드라이버(9 : 후술됨)로부터 드레인 라인(3)을 통하여 공급되는 기입 전압을 보유하기 위한 용량을 구성한다.
여기서, 액정 셀(5)을 통과하는 광의 투과율은 인가되는 기입 전압의 레벨에 따라서 변화하기 때문에, 이러한 성질을 이용하여 기입 전압의 레벨을 적절하게 바꿔 주면, 화소의 휘도를 원하는 상태로 설정할 수가 있다. 또한, 공통 전극(6)에는 일정 전압으로서 예를 들면 7V가 인가되어 있고, 이 일정 전압을 기준으로 하여 액정 셀(5)에 대한 기입 전압의 극성(정극성 또는 부극성)이 정해진다. 예를 들면 본 실시예에서는 정극성의 기입 전압을 8∼13V, 부극성의 기입 전압을 1∼6V로 하고 있고, 각 극성에 있어서 공통 전극(6)의 전위 7V로부터의 차전압(lV∼6V)의 범위 내에서 화소의 휘도를 바꾼다.
그리고, 어느 하나의 게이트 라인에 구동 전압을 인가하여 이것에 접속된 TFT(4)를 온시키면, 드레인 라인(3)을 통하여 공급되는 영상 데이터의 기입 전압이, 각 TFT(4)에 접속된 액정 셀(5)의 용량에 인가되어 상기 용량에 전하가 기입되어 간다. 또한, 게이트 라인에 구동 전압이 인가되지 않게 되어 TFT(4)가 오프하더라도, 액정 셀(5)은 다시 기입이 행해지기까지의 1 프레임의 기간 중에는 기입 전압을 보유하고 있으며, 이 보유 전압에 의해 액정 패널(1) 상의 표시가 계속적으로 행해진다.
또, 액정 패널(1)은 대향하는 2 장의 유리 기판을 구비하고 있고, 이들 유리 기판 사이에 액정이 봉입된다. 그리고 한쪽의 유리 기판에는, TFT(4)가 배치됨과 함께 게이트 라인(2n) 등 및 드레인 라인(3)이 배선된다. 또한, 다른쪽의 유리 기판에는 필터와 공통 전극(6)이 배치되어 있고, 액정 표시 장치가 컬러이면 필터로서 RGB의 3원색의 컬러 필터가 설치된다. 여기서, 본 명세서에서는 액정 패널(1)의 해상도가 SXGA(Super Extended Graphics Array) 규격(1280도트×1024도트)에 준거하며, 프레임 주파수를 60㎐로서 설명한다. 따라서, 드레인 라인(3)은 RGB 각 색에 대하여 1280개, 게이트 라인은 1024개로 된다.
다음에, 게이트 드라이버(7)는 주사선 방향의 구동을 담당하고 있고, 타이밍 컨트롤러(8)로부터 공급되는 클럭 신호 VCK에 동기하여 펄스형의 구동 전압(이하「게이트 펄스 신호」라 함)을 게이트 라인(2n) 등에 순서대로 공급하여 이들 게이트 라인을 선순차 구동한다. 따라서, 게이트 드라이버(7)가 각 게이트 라인에 게이트 펄스 신호를 인가하고 있는 기간(즉, 게이트 펄스 신호의 펄스 폭)이 액정 셀(5)에 대한 기입 기간이 된다.
또한, 게이트 드라이버(7)는 타이밍 컨트롤러(8)로부터 공급되는 출력 인에이블 신호/VOE에 따라서 게이트 라인(2n) 등으로 게이트 펄스 신호를 공급하는지의 여부를 제어한다. 즉, 출력 인에이블 신호/VOE가 로우 레벨(이하 "L"이라 약기함)이면 게이트 드라이버(7)는 게이트 라인(2n) 등으로 게이트 펄스 신호를 인가하여 출력 인에이블 신호/V0E가 하이 레벨(이하 "H"라 약기함)이면 게이트 펄스 신호를 인가하지 않는다. 또, 기호「/」는 반전 신호인 것을 의미한다.
다음에, 타이밍 컨트롤러(8)는 도트 클럭 신호 DCK, 래치 펄스 신호 STB, 클럭 신호 VCK, 출력 인에이블 신호/VOE, 영상 데이터를 각각 생성하여 이들을 게이트 드라이버(7) 및 소스 드라이버(9)로 송출함으로써 액정 패널(1) 상에 있어서의 화면 표시를 제어하도록 한다. 또, 이들 신호의 타이밍의 상세에 대해서는 동작 설명 시에 명백해지므로, 여기서는 상세히 설명하지 않는다.
다음에, 소스 드라이버(9)는 시프트 레지스터, 래치 및 드라이버 회로(어느것이나 도시를 생략)를 내장한다. 또, 이들 시프트 레지스터 등은 어느쪽이나 1 주사선분의 영상 데이터(여기서는 1280 도트분)에 대응한 구성으로 된다. 그리고 소스 드라이버(9)는 타이밍 컨트롤러(8)로부터 공급되는 스타트 펄스 신호 SP 및 도트 클럭 신호 DCK에 기초하여 스타트 펄스 신호 SP에 주어진 펄스의 상승 시점에서 도트 클럭 신호 DCK에 따라서 영상 데이터를 1 화소씩 순차 시프트 레지스터에 입력해 간다다.
그리고, 소스 드라이버(9)는 1 주사선분의 영상 데이터를 입력한 시점에서 시프트 레지스터로의 입력을 정지시킨다. 또한, 소스 드라이버(9)는 타이밍 컨트롤러(8)로부터 래치 펄스 신호 STB의 펄스가 공급된 경우에, 그 상승에 동기하여 시프트 레지스터에 입력해 놓은 모든 영상 데이터를 동시에 래치로 전송한다. 또한, 소스 드라이버(9)는 래치 펄스 신호 STB의 하강에 동기하여 래치로 전송된 영상 데이터를 액정 셀(5)에 대한 기입 전압으로 변환하여 드레인 라인(3)으로 동시에 송출한다.
여기서, 본 발명의 각 실시예에 따른 액정 표시 장치는 복수 라인 반전 구동 또한 도트 반전 구동을 행하고 있고, 이러한 구동 형태를 「복수 라인 도트 반전 구동」이라 부르고 있다. 예를 들면 2 라인 도트 반전 구동을 행하는 경우에는, 도 2에 도시한 바와 같은 기입 전압의 극성으로 개개의 화소를 구동하게 된다. 도 2는 액정 패널(1)의 좌측 상부 코너의 근방에 대하여 임의의 1 프레임 내에서 각 화소에 기입된 영상 데이터의 전압의 극성을 나타낸 것이다. 도시한 바와 같이, n 라인에 대해서는 좌단의 화소부터 순서대로 정극성, 부극성의 전압이 반복하여 기입되고, n+1 라인에 대해서도 n 라인과 동일한 극성의 전압이 기입된다.
한편, n+2 라인 및 n+3 라인에 대해서는 n 라인 및 n+1 라인과 정반대 극성의 전압이 기입되어 있고, 좌단의 화소로부터 부극성, 정극성의 전압이 반복하여 기입된다. 그리고, n+4 라인 이후에는 n 라인∼n+3 라인과 마찬가지의 기입이 반복되어 간다. 그리고, 도 2에 도시한 프레임의 다음 프레임에서는, 지금 진술한 것과 극성이 정반대의 전압을 순차 기입해 간다. 예를 들면, n 라인 및 n+1 라인에 대해서는 좌단의 화소부터 순서대로 부극성, 정극성의 전압이 반복하여 기입되어 가게 된다.
(2) 동작의 설명
다음에, 본 실시예에 따른 액정 표시 장치의 동작을 도 3의 타이밍차트에 따라 설명한다. 도 3은 도 2에 도시한 바와 같은 2 라인 도트 반전 구동을 행한 경우에 대하여 나타낸 것이다. 또한, 도 3에서는 드레인 라인 파형의 도시를 간단히 하기 위해 화면 상에서 베타 표시를 행한 경우에 대하여 나타낸 것으로, 이것은 이 이후에 참조하는 도면에서도 마찬가지이다. 그리고 본 실시예에 있어서도, 직전의 프레임에서는 n 라인 및 n+1 라인 중 어느 하나가 부극성의 기입 전압으로 구동되어 있고, 도 3에 도시한 타이밍의 프레임에서는 이들 양 라인이 어느쪽이나 정극성의 기입 전압으로 구동되도록 한다.
도 3에 있어서, 「드라이버 입력 데이터」는 타이밍 컨트롤러(8)로부터 소스 드라이버(9)에 공급되는 영상 데이터로서, 1 수평 기간에 상당하는 시간 T(상술한 SXGA, 60㎐의 경우에는 15.6㎲)를 주기로 하여 1 주사선분의 영상 데이터가 공급된다. 여기서, 1 수평 기간은 유효 기간 및 무효 기간(INVALID 기간이라고도 함)으로 구성되어 있고, 예를 들면 유효 기간은 11.9㎲, 무효 기간은 3.7㎲이다. 그리고, 유효 기간은 실제로 영상 데이터가 공급되는 기간이며, 또한, 1 주사선 상에 있는 1280 도트의 영상 데이터를 이 유효 기간 내에 입력하기 위해, 상술한 도트 클럭 DCK의 주파수는 약 108㎒로 설정된다.
한편, 무효 기간은 CRT(Cathode Ray Tube) 디스플레이 등으로 이용되고 있는 수평 귀선 소거 기간에 상당하는 것으로서, 액정 표시 장치에서는 본래 필요 없는 기간이기는 하지만, CRT 디스플레이 등과의 호환성을 취하기 위해 설치된다. 그리고, 스타트 펄스 신호 SP에 주어진 펄스의 상승이 유효 기간의 시작으로서, 이 유효 기간이 종료한 시점부터 무효 기간이 시작된다. 또한, 스타트 펄스 신호 SP의 상승으로부터 시간 T만큼 경과하여 다시 스타트 펄스 신호 SP에 펄스가 주어지게되면 새로운 유효 기간이 시작된다.
그런데 우선 시각 t1 이전에는 소스 드라이버(9)가 n 라인의 영상 데이터를 도트 클럭 신호 DCK에 따라서 입력한다. 그리고 시각 t1이 되면 타이밍 컨트롤러(8)는 클럭 신호 VCK에 펄스를 발생시킨다. 그렇게 하면, 게이트 드라이버(7)는 클럭 신호 VCK의 상승에 동기하여 게이트 펄스 신호를 시프트시킨다.
이것에 의해 게이트 드라이버(7)는 게이트 라인(2n)에 공급하는 구동 전압을 상승시키게 된다. 그런데 이 경우, 타이밍 컨트롤러(8)는 출력 인에이블 신호/V0E로서 시간 A의 폭을 갖는 펄스를 동일 시각 t1로부터 발생시키고 있다. 이 때문에, 게이트 드라이버(7)는 게이트 라인(2n)에 대한 게이트 펄스 신호의 공급을 정지하여, 도 3에 도시한 바와 같이 n 라인 게이트 파형을 "L"인 상태 그대로 유지한다.
다음에, 시각 t2에서 타이밍 컨트롤러(8)는 래치 펄스 신호 STB에 펄스를 발생시킨다. 이 때, 타이밍 컨트롤러(8)로부터 소스 드라이버(9)에 공급되는 영상 데이터는 유효 기간으로부터 무효 기간으로 이행하기 때문에, 소스 드라이버(9)는 영상 데이터를 시프트 레지스터로 입력하는 것을 멈추고, 이들 n 라인 상의 영상 데이터를 시프트 레지스터로부터 래치로 전송한다. 또, 클럭 신호 VCK가 상승하고 나서 게이트 라인 파형이 하강될 때까지는 어느 정도의 시간을 요한다 (예를 들면, 시각 t6 이후의 n 라인 게이트 파형을 참조). 이 때문에, 클럭 신호 VCK의 상승을 래치 펄스 신호 STB의 하강보다도 전으로 두지 않으면, 다음 라인의 영상 데이터를 입력하게 된다. 이러한 점으로부터, 도 3에서는 약간의 여유를 갖게 하여, 클럭신호 VCK의 하강을 래치 펄스 신호 STB의 상승보다도 일정 시간만큼 전으로 한다.
다음에, 시각 t3에서 타이밍 컨트롤러(8)가 래치 펄스 신호 STB를 하강시키면, 이 하강에 동기하여, 소스 드라이버(9) 내의 드라이버 회로는 래치 내의 영상 데이터에 대응한 정극성의 기입 전압을 드레인 라인(3)으로 송출한다. 여기서, 이 시점까지 드레인 라인(3)은 부극성의 기입 전압으로 되어 있었기 때문에, 정극성의 기입 전압이 새롭게 인가됨으로써 드레인 라인(3)이 갖는 용량에 대한 충전이 시작된다. 이 결과, 도 3에 도시한 바와 같이 드레인 라인 파형이 시각 t3으로부터 서서히 상승해 가고, 시각 t4가 되면 드레인 라인(3)의 전압이 소스 드라이버(9)로부터 출력된 기입 전압에 도달된다.
한편, 타이밍 컨트롤러(8)는, 시각 t1에서 미리 결정해 놓은 시간 A가 경과하는 것을 감시하고 있고, 이것에 대응한 시각 t4에서 출력 인에이블 신호/VOE의 레벨을 "L"로 복귀한다. 이 것에 의해, 게이트 드라이버(7)는 게이트 라인(2n)에 대한 게이트 펄스 신호의 인가를 개시시키기 때문에, 도 3에 도시한 바와 같이 「n 라인 게이트 파형」이 상승된다. 그 결과, 게이트 라인(2n)에 접속된 TFT(4)가 어느쪽이나 온으로 되어, 이들 TFT에 접속된 액정 셀(5)에 대하여 드레인 라인(3)으로부터 공급되는 정극성의 기입 전압에서 기입이 행해진다.
여기서, 시간 A는 드레인 라인 파형이 부극성의 기입 전압으로부터 정극성의 기입 전압으로 상승하기까지의 시간과 동일하거나, 혹은, 이것을 초과한 시간으로 결정해 놓는다. 이론적으로는, 시간 A의 값을 소스 드라이버(9)의 구동 능력, 소스 드라이버(9)에 관한 액정 패널(1)의 부하[드레인 라인(3)의 저항이나 용량]등에 기초하여 산출 가능하다. 그러나, 액정 패널(1)이나 소스 드라이버(9)의 특성에는 장치마다 변동이 있기 때문에, 시간 A를 계산에만 따라 정밀도 있게 구하는 것은 일반적으로 어려운 일이다.
그래서, 실제로는 시간 A의 값을 평가에 의해 구한다. 그 때문에, 액정 표시 장치의 외부로부터 시간 A의 값을 가변할 수 있도록 타이밍 컨트롤러(8)를 구성해 놓는다. 그리고, 액정 표시 장치를 실제로 동작시켜 소정의 패턴(예를 들면 전 화면이 베타)을 액정 패널(1) 상에 표시시키면서, 시간 A를 미세 조정하여 화면 상에서 횡선이 발생하는지의 여부를 눈으로 확인하여, 횡선이 사라졌을 때의 시간 A를 구하도록 한다.
또, 도 3에서는 드레인 라인 파형이 상승된 부분(시각 t4)을 출력 인에이블 신호/VOE의 하강에 일치시키고 있다. 그러나, 출력 인에이블 신호/VOE가 시각 t4보다도 빨리 (즉, 드레인 라인 파형이 상승된 부근에서) 하강하더라도, 눈으로 확인하여 평가한 결과로서 가로 줄무늬가 눈에 띄지 않는 것이면 아무런 문제는 없다. 덧붙여서 말하면, 출력 인에이블 신호/V0E의 하강을 시각 t4보다도 후로 하여도 좋지만, 시간 A를 길게 하면 할수록 액정 셀(5)에 충분히 기입이 행해지지 않게 되어 휘도가 저하된다. 따라서, 시간 A는 횡선이 사라지는 최소치의 시간으로 하는 것이 바람직하다.
여기서, 도 4는 SXGA, 60㎐에서 2 라인 도트 반전 구동을 실시한 경우에 대하여 횡선 정도를 눈으로 확인한 확인 결과를 나타낸 것이다. 액정 셀(5)에 127 계조의 계조 표시를 행하는 경우, 시간 A가 0㎲에서는 엷은 횡선이 인정되어지는데 반하여, 시간 A를 1.26, 2.5, 5.0㎲로 함으로써 어떠한 경우에도 횡선은 없어진다. 이러한 점으로부터, 127계조 표시에서는 시간 A의 최종 값을 1.26㎲로 결정하면 좋다. 한편, 63계조 표시를 행하는 경우에는 시간 A를 1.26㎲로 하여도 엷은 횡선이 발생되기 때문에, 횡선이 사라지는 2.5㎲를 시간 A의 최종 값으로 결정하면 좋다.
다음에, 도 3에 도시한 시각 t5가 되면 타이밍 컨트롤러(8)는 스타트 펄스 신호 SP에 펄스를 발생시키지만, 이 펄스의 상승에 동기하여 유효 기간으로 들어 가기 때문에 소스 드라이버(9)에 대하여 영상 데이터가 공급된다. 그래서, 소스 드라이버(9)는 도트 클럭 신호 DCK에 따라서 영상 데이터를 순차 시프트 레지스터에 입력되어 간다. 다음에, 시각 t6으로 되면, 타이밍 컨트롤러(8)는 시각 t1과 마찬가지로 클럭 신호 VCK 및 출력 인에이블 신호/VOE를 상승시킨다.
이에 따라, 게이트 드라이버(7)는 게이트 펄스 신호를 시프트시켜 게이트 라인(2n)에 대한 게이트 펄스 신호의 공급을 정지시키는 결과, 도 3과 같이 n 라인 게이트 파형이 하강하여, 게이트 라인(2n)에 접속된 액정 셀(5)로의 기입이 종료한다. 이상과 같이, 기입 전압의 극성이 반전하는 주사선에서는 시간(T-A)만큼 액정 셀(5)에 기입이 행해지게 된다. 그리고, 이 후에는 n+1 라인에 대해서도, n 라인일 때(시각 t1∼t6)와 거의 마찬가지의 동작이 시각 t6∼t11에서 행해진다.
즉, 시각 t6에서 출력 인에이블 신호/VOE가 상승하기 때문에, 게이트 드라이버(7)는 게이트 라인(2n+1)으로 게이트 펄스 신호를 인가하지 않도록 한다. 다음에, 시각 t7에서 래치 펄스 신호 STB가 상승하면 n+1 라인 상의 영상 데이터의입력이 정지하고, 시각 t8에서 래치 펄스 신호 STB가 하강하면 지금까지 입력된 n+1 라인의 영상 데이터에 대응하는 기입 전압이 드레인 라인(3)에 인가되도록 된다. 여기서, n+1 라인에서는 드레인 라인(3)이 이미 정극성의 기입 전압으로 충전되어 있고, 시각 t8∼t9에서는 시각 t3∼t4와 같은 드레인 라인 파형의 상승은 존재하지 않는다.
다음에, 시각 t9에서 출력 인에이블 신호/VOE가 하강하면, 게이트 라인(2n+1)에 게이트 펄스 신호가 인가되도록 되어 이 게이트 라인에 접속된 액정 셀(5)에 대한 기입이 시작된다. 이 후에는, 시각 t10에서 n+2 라인의 영상 데이터의 입력이 시작된다. 또한, 시각 t11에서 게이트 펄스 신호가 시프트하여 게이트 라인(2n+1)에 대한 게이트 펄스 신호의 공급이 정지하여 이것에 접속된 액정 셀(5)로의 기입이 종료한다. 이상과 같이, n+1 라인에 대해서도 시간(T-A)만큼 기입이 행해지게 된다.
이렇게 해서 동일 시각 t11에서 2주사선분의 기입이 종료하면, 이 후에는 n+2 라인 이후의 주사선에 대해서도 n 라인 및 n+1 라인과 마찬가지로 하여 기입이 행해져 간다. 여기서, 본 실시예에서는 2 라인 도트 반전 구동을 행하고 있기 때문에, 도 3의 시각 t13에 도시한 바와 같이 n+2 라인에서는 드레인 라인(3)이 부극성의 기입 전압으로 구동되고, 도 3에 도시한 바와 같이 드레인 라인 파형이 정극성의 기입 전압으로부터 부극성의 기입 전압으로 천이한다. 또, n+2 라인 및 n+3 라인에서의 기입 동작은 드레인 라인 파형이 부극성의 기입 전압이 되는 이외에는 n 라인 및 n+1 라인과 동일하다.
이상과 같이 본 실시예에 따르면, 기입 전압의 극성이 반전하는 주사선에서는, 드레인 라인(3)의 상승 또는 하강 기간에 있어서 게이트 라인으로 구동 전압이 인가되지 않도록, 게이트 드라이버(7)의 출력을 마스크한다. 그리고, 드레인 라인 파형이 상승되어 평탄하게 된 시점에서, 게이트 라인에 게이트 펄스 신호를 인가하여 액정 셀(5)에 대한 기입을 개시시키고 있다. 또한, 동일 극성으로 기입이 행해지는 이 이후의 각 주사선에서는 기입 전압의 극성이 반전되는 주사선과 동일한 만큼의 기입 기간을 취하도록 한다.
이렇게 함으로써, 동일 극성으로 기입되는 모든 주사선에 대하여 액정 셀(5)에 대한 기입 상태를 같게 할 수 있다. 이 때문에, 액정 셀(5)에 인가되는 기입 전압이 모든 주사선에 대하여 동일해지기 때문에, 주사선 사이에서 휘도차가 없어져 가로 줄무늬가 발생되는 일도 없어진다. 또한, 지금까지의 액정 표시 장치(도 9를 참조)와 비교한 경우, 본 실시예에서는 출력 인에이블 신호/VOE의 생성 논리를 타이밍 컨트롤러(8)에 설치하는 외에, 게이트 드라이버(7)가 출력 인에이블 신호/VOE에 따라서 각 게이트 라인으로 기입 전압을 공급하는지의 여부를 제어하기 위한 논리를 설치하는 것만이어도 좋다.
또, 상술한 설명에서는 2 라인 도트 반전 구동에 대하여 예시하였지만, 3 라인 이상의 복수 라인 도트 반전 구동을 행하는 경우에서도 마찬가지의 동작이 된다. 즉, 동일 극성의 기입 전압으로 구동되는 3번째의 주사선 이후에는, 2번째의 주사선과 동일하게 드레인 라인(3)이 이미 동일 극성으로 충방전된다. 따라서, 도 3에 도시한 시각 t6∼t11에 있어서의 2번째의 주사선과 마찬가지의 동작이 3번째의주사선 이후에도 행해지게 된다.
[제2 실시예]
본 실시예에 따른 액정 표시 장치의 기본적인 구성은 제1 실시예(도 l을 참조)와 동일하며, 본 실시예에서는 타이밍 컨트롤러(8)에 있어서의 신호의 타이밍 제어가 제1 실시예와 다르다. 그래서 이하, 액정 표시 장치의 구체적 동작을 설명하지만, 본 실시예에서는 2 라인 도트 반전 구동의 경우와 3 라인 이상의 라인 도트 반전 구동에서는 동작이 약간 다르다.
(1) 2 라인 도트 반전 구동
그래서 우선 도 5의 타이밍차트를 참조하여 2 라인 도트 반전 구동의 동작을 설명한다.
또, 도 5에서는 도 3에 도시한 시각에 대응하는 것에 대하여 동일한 시각을 부여한다. 또한 본 실시예에서도 도 5에 도시한 타이밍 직전의 프레임에서는, n 라인 및 n+1 라인이 어느것이나 부극성의 기입 전압에 의해 구동되어 있도록 한다.
우선, 시각 t1이 되면 타이밍 컨트롤러(8)는 클럭 신호 VCK에 펄스를 발생시킨다. 그러나, 이 경우에는 제1 실시예와 달리 타이밍 컨트롤러(8)는 동일 시각 t1에서 출력 인에이블 신호/VOE에 펄스를 발생시키지 않는다. 이 때문에, 게이트 드라이버(7)는 클럭 신호 VCK의 상승에 동기하여 게이트 펄스 신호를 시프트시켜, 게이트 라인(2n)에 대하여 게이트 펄스 신호를 공급하는 결과, 게이트 라인(2n)의 전압이 동일 시각 t1로부터 상승한다. 특히, 이 시점에서 소스 드라이버(9)는 n 라인의 영상 데이터를 수신하고 있는 상태로서, 드레인 라인(3)에는 n-1 라인의 영상 데이터에 대응한 부극성의 기입 전압이 인가된 상태로 된다.
다음에, 시각 t2 이후에 있어서의 n 라인의 기입 동작은 제1 실시예의 것과 대체적으로 동일하다. 즉, 시각 t2에서 래치 펄스 신호 STB가 상승하면 영상 데이터의 입력이 정지되고, 시각 t3에서 래치 펄스 신호 STB가 하강하면, n 라인의 영상 데이터에 대응한 정극성의 기입 전압이 드레인 라인(3)으로 공급된다. 이 경우, 본 실시예에서는 이미 시각 t1에서 게이트 라인(2n)에 게이트 펄스 신호가 공급되어 있기 때문에, 게이트 라인(2n)에 대응한 액정 셀(5)에 대하여 동일 시각 t3으로부터 기입이 시작된다.
다음에, 시각 t5에서 스타트 펄스 신호 SP가 상승하면 n+1 라인의 영상 데이터의 입력이 시작된다. 그리고, 시각 t1로부터 시간 T가 경과한 시각 t6이 되면, 타이밍 컨트롤러(8)는 다시 클럭 신호 VCK에 펄스를 발생시킨다. 다만, 이 때에는 n 라인의 경우와는 달리 타이밍 컨트롤러(8)는 출력 인에이블 신호/VOE에도 펄스를 발생시킨다.
이 때문에, 게이트 드라이버(7)는 게이트 펄스 신호를 시프트시켜 게이트 라인(2n)에 대한 게이트 펄스 신호의 공급을 멈추는 외에, 게이트 라인(2n+1)에 대하여 게이트 펄스 신호를 공급하지 않는다. 이렇게 해서, 동일 시각 t6에서 게이트 라인(2n)에 대응하는 액정 셀(5)로의 기입은 종료한다. 이상과 같이, 본 실시예에서는 기입 전압의 극성이 반전하는 주사선에 있어서의 기입 기간은 시간 T로 된다.
그리고 이 이후에는 제1 실시예에 있어서의 n+1 라인일 때의 동작과 마찬가지의 것이 행해진다. 다만, 본 실시예에서는 출력 인에이블 신호/V0E의 펄스 폭으로서 시간 A 대신에 시간 A2를 이용하고 있으며, n+1 라인 게이트 파형이 상승하는 시각을 도 3에 도시한 시각 t9가 아니라 시각 t92로 한다. 또, 이 시간 A2의 값은 제1 실시예에 있어서의 시간 A와 마찬가지로 하여, 가로 줄무늬가 없는 화면이 되는 최소치를 눈으로 확인하면서 미리 구해 놓는다. 그리고, 시각 t7에서 래치 펄스 신호 STB가 상승하면 n+1 라인의 영상 데이터의 수신 동작이 정지하고, 시각 t8에서 래치 펄스 신호 STB가 하강하면 동일 라인의 영상 데이터에 대응한 기입 전압을 드레인 라인(3)에 공급한다.
다음에, 시각 t6 내지 시간 A2가 경과한 시각 t92에서 타이밍 컨트롤러(8)가 출력 인에이블 신호/VOE를 하강시키면, 게이트 드라이버(7)는 게이트 라인(2n+1)으로 게이트 펄스 신호를 인가하여 액정 셀(5)로의 기입을 개시시킨다. 그리고 이 후에는, 시각 t11에서 클럭 신호 VCK가 상승하여 n+1게이트 라인 파형이 하강할 때까지 게이트 라인(2n+1)에 대한 기입을 계속한다. 이상과 같이, n+1 라인에 대해서는 기입 기간이 시간(T-A2)으로 된다. 또, 시각 t11에서는 n+2 라인 이후에 대한 기입으로 되지만, 예를 들면 n+2 라인 및 n+3 라인의 기입 동작은 드레인 라인 파형이 부극성의 기입 전압이 되는 이외에는 n 라인 및 n+1 라인과 동일하다.
(2) 3 라인 도트 반전 구동
다음에, 도 6의 타이밍차트를 참조하면서 3 라인 도트 반전 구동의 경우에 대하여 구체적 동작을 설명한다. 또, 도 6에서는 도 5에 도시한 시각에 대응하는 것에 대해서는 동일한 시각을 부여한다. 3 라인 도트 반전 구동의 경우에도, 도 6의 시각 t1∼t11에서의 동작은 도 5에 도시한 이들 시간대의 동작과 완전히 동일하다.
그리고, 시각 t11∼t18에서는 n+2 라인에 대하여 동일 정극성의 기입 전압에의한 기입 동작이 실시되지만, 이 기간 중의 동작은 기입 대상이 n+1 라인이 아니라 n+2 라인인 점을 제외하고 도 5에 도시한 시각 t6∼t13의 동작과 동일하다. 결국, 기입 전압의 극성이 반전하는 주사선 이외의 주사선에서는 드레인 라인(3)이 이미 정극성의 기입 전압에 충전되어 있기 때문에, 어느 것에 대해서도 기입 기간을 시간(T-A2)으로 하면 좋다. 이것은 4라인 이상의 라인 도트 반전 구동을 행하는 경우에도 마찬가지다.
이상과 같이 본 실시예에서는 드레인 라인의 상승에 의한 영향으로 n 라인에서의 기입이 불충분하게 되어 있는 만큼, 이것과 동일 극성의 기입 전압으로 구동되는 n+1 라인 이후의 주사선에 대해서는 기입 기간을 균등하게 짧게 한다. 그 때문에 예를 들면 2 라인 도트 반전 구동에서는 n+1 라인의 기입에 있어서, 게이트 라인(2n+1)에 공급하는 게이트 펄스 신호의 상승 타이밍을 출력 인에이블 신호/VOE에 의해 시간 A2만큼 늦추고 있다. 이렇게 함으로써, 모든 주사선에 대하여 동일한 기입 상태로 하는 것이 가능해져, 주사선 사이의 휘도차에 의한 횡선이 발생되지 않게 된다.
또한 본 실시예에서는, n 라인의 기입 기간을 관련 기술의 액정 표시 장치와 동일하게 1 수평 기간에 상당하는 시간 T인 상태 그대로 하고, 이것에 맞춰 n+1 라인 이후의 기입 기간을 변경하도록 한다. 즉, 횡선이 발생되지 않는 범위 내에서기입 기간을 최대로 하고 있기 때문에, 기입 기간을 단축함으로써 휘도의 저하를 최소한으로 억제할 수 있다. 또한 본 실시예에서는 제1 실시예와 동일하게, 지금까지의 액정 표시 장치(도 9를 참조)의 구성에 대하여 약간의 추가·변경을 행함으로써 실현할 수 있다고 하는 이점이 있다.
[제3 실시예]
본 실시예에 따른 액정 표시 장치의 기본적인 구성도 제1 실시예(도 1을 참조)와 동일하며, 제2 실시예와 동일하게 타이밍 컨트롤러(8)에 있어서의 신호의 타이밍 제어가 제1 실시예와 다르다. 그래서 이하, 본 실시예에 따른 액정 표시 장치의 구체적인 동작을 설명하지만, 본 실시예에서도 2 라인 도트 반전 구동의 경우와 3 라인 이상의 라인 도트 반전 구동에서는 동작이 약간 다르다.
(1) 2 라인 도트 반전 구동
우선 도 7의 타이밍차트를 참조하여 2 라인 도트 반전 구동의 경우에 대하여 구체적인 동작을 설명한다. 또, 도 7에 있어서 도 3(제1 실시예) 또는 도 5(제2 실시예)에 도시한 시각에 대응하는 것에 대해서는 동일한 시각을 부여한다. 또한 본 실시예에서도, 도 7에 도시한 타이밍의 직전의 프레임에 있어서, n 라인 및 n+1 라인이 어느 것이나 부극성의 기입 전압으로 구동되어 있도록 한다. 또한, 2 라인 도트 반전 구동으로서는 출력 인에이블 신호/VOE를 사용하지 않기 때문에, 타이밍 컨트롤러(8)는 출력 인에이블 신호/VOE를 항상 "L"로 유지한다.
우선, 시각 t1∼t5에 있어서의 동작은 제2 실시예에 있어서의 동일 기간내의 동작과 동일하며, 이 시각 t5보다도 후의 동작이 제2 실시예와 다르다. 즉, 타이밍컨트롤러(8)는 시각 t1로부터 시간 T가 경과하더라도 클럭 신호 VCK에 펄스를 발생시키지 않는다. 마찬가지로, 타이밍 컨트롤러(8)는 시각 t2로부터 시간 T가 경과하여 시각 t7로 되어도, 래치 펄스 신호 STB에 펄스를 발생시키지 않는다. 이 때문에 시각 t7에서는, 소스 드라이버(9)에 입력되는 데이터가 무효 기간으로 전환되어 n+1 라인의 영상 데이터의 수신이 정지하는 동작만이 행해진다.
다음에, 시각 t1로부터 시간(T+A3)이 경과하여 시각 t63으로 되면, 타이밍 컨트롤러(8)는 제1 실시예나 제2 실시예일 때보다도 시간 A3만큼 지연되어 클럭 신호 VCK에 펄스를 발생시킨다. 여기서, 시간 A3의 값은 0≤A3≤(무효 기간의 시간 폭)의 범위 내에서 가변으로 된다. 또한, 시간 A3의 값은 상술한 각 실시예에 있어서의 시간 A나 시간 A2와 동일하게, 가로 줄무늬가 없는 화면이 되도록 눈으로 확인하면서 그 최소치를 상기 범위 내에서 결정하면 좋다.
그리고 시각 t63에서 클럭 신호 VCK가 상승하면, 게이트 드라이버(7)는 게이트 펄스 신호를 시프트시켜 게이트 라인(2n)에 대한 게이트 펄스 신호의 공급을 정지시킨다. 이렇게 해서 본 실시예로서는 n 라인의 기입 기간이 시간(T+A3)으로 된다. 그리고, 상술한 바와 같이 출력 인에이블 신호/VOE는 항상 "L"이기 때문에, 게이트 드라이버(7)는 동일 시각 t63에서 게이트 라인(2n+1)으로의 게이트 펄스 신호의 공급을 개시시킨다. 다음에, 시각 t7로부터 시간 A3이 경과하여 시각 t73으로 된 시점에서 타이밍 컨트롤러(8)는 래치 펄스 신호 STB를 발생시킨다.
이것에 의해, 소스 드라이버(9)는 래치 펄스 신호 STB의 상승에 동기하여 시각 t7까지 시프트 레지스터로 입력해 놓은 n+1 라인의 영상 데이터를 래치로 전송한다. 다음에, 시각 t10에서 타이밍 컨트롤러(8)가 스타트 펄스 신호 SP를 발생시킴으로써, 소스 드라이버(9)는 n+2 라인의 영상 데이터의 입력을 개시시킨다. 또, 시간 A3을 무효 기간의 범위 내에 제한하고 있기 때문에, 래치 펄스 신호 STB의 상승이 스타트 펄스 신호 SP의 상승보다도 후로 되는 일은 없다. 따라서, 소스 드라이버(9) 내에서는 시프트 레지스터의 내용을 래치로 전송하고 나서, 새로운 영상 데이터를 시프트 레지스터로 입력시킬 수 있다.
다음에, 시각 t3으로부터 시간(T+A3)이 경과하여 시각 t83으로 되면, 타이밍 컨트롤러(8)는 제1 실시예나 제2 실시예일 때보다도 시간 A3만큼 지연되어 래치 펄스 신호 STB를 하강시킨다. 이에 따라, 소스 드라이버(9)는 n+1 라인의 영상 데이터에 대응한 기입 전압을 드레인 라인(3)에 공급하도록 된다. 이 때, 게이트 라인(2n+1)에는 이미 시각 t63으로부터 게이트 펄스 신호가 인가되어 있기 때문에, 동일 시각 t83으로부터 게이트 라인(2n+1)에 대응하는 액정 셀(5)로의 기입이 개시된다.
그리고, 이 이후의 동작은 제1 실시예나 제2 실시예와 마찬가지이다. 즉, 시각 t11에서 클럭 신호 VCK가 상승하면 게이트 라인(2n+1)에 대한 게이트 펄스 신호의 공급이 정지하여, 이 게이트 라인에 대한 기입이 종료한다. 이렇게 해서 본 실시예에서는 n+1 라인의 기입 기간이 시간(T-A3)으로 된다. 이 후, 시각 t12에서 래치 펄스 신호 STB가 상승하면, n+2 라인의 영상 데이터의 수신이 정지하고, 시각t13에서 래치 펄스 신호 STB가 하강하면, n+2 라인의 영상 데이터에 대응한 부극성의 기입 전압이 드레인 라인(3)에 공급된다.
(2) 3 라인 도트 반전 구동
다음에, 도 8의 타이밍차트를 참조하여 3 라인 도트 반전 구동에 대하여 구체적으로 동작을 설명한다. 또, 도 8에서는 도 6(제2 실시예) 또는 도 7에 도시한 시각에 대응하는 것에 대해서는 동일한 시각을 부여한다. 이 경우에도, 시각 t1∼t13에 있어서의 동작은 이하에 진술하는 점을 제외하고 도 7에 도시한 동일 기간 내의 동작과 동일하다.
즉, 이 경우에는 시각 t11에서 클럭 신호 VCK가 상승됨과 동시에, 타이밍 컨트롤러(8)는 출력 인에이블 신호/V0E를 "H"로 한다. 이와 같이 하는 것은, n+2 라인의 기입 기간을 n+1 라인과 동일 시간(T-A3)으로 하기 위해서이다. 이것에 의해서, 게이트 드라이버(7)는 게이트 라인(2n+1)으로의 게이트 펄스 신호의 공급을 정지시켜 n+1 라인에 대한 기입을 종료시키는 외에, 게이트 라인 2n+2(도시 생략)에 대해서도 게이트 펄스 신호를 공급하지 않도록 한다.
그리고, 시각 t11로부터 시간 A3이 경과하여 시각 t143이 된 시점에서, 타이밍 컨트롤러(8)는 출력 인에이블 신호/VOE를 하강시킨다. 이것에 의해, 게이트 드라이버(7)는 게이트 라인(2n+2)에 대하여 게이트 펄스 신호를 공급하도록 된다. 이 때에는, 이미 시각 t13에서 n+2 라인의 영상 데이터에 대응한 정극성의 기입 전압이 드레인 라인(3)에 인가되어 있기 때문에, 동일 시각 t143에서 게이트 라인(2n+2)에 대응한 액정 셀(5)로의 기입이 시작된다. 다음에, 시각 t15에서 스타트 펄스 신호 SP가 상승하면 n+3 라인의 영상 데이터의 수신이 시작된다.
그리고, 이 이후의 동작은 n+1 라인과 거의 마찬가지다. 즉, 시각 t16에서 클럭 신호 VCK가 상승함으로써 게이트 라인(2n+2)에 대한 게이트 펄스 신호의 공급이 정지하고, 게이트 라인(2n+3: 도시 생략)에 대하여 게이트 펄스 신호가 공급되도록 된다. 이 후, 시각 t17에 있어서 래치 펄스 신호 STB가 상승함으로써 n+3 라인의 영상 데이터의 수신이 정지하고, 시각 t18에 있어서 래치 펄스 신호 STB가 하강함으로써 n+3 라인의 영상 데이터에 대응한 부극성의 기입 전압이 드레인 라인(3)에 공급된다. 이와 같이, 3 라인 이상의 라인 도트 반전 구동인 경우, n+2 라인 이후의 라인에서는 n+1 라인과 기입 상태를 동일하게 하기 위해서 게이트 라인에 공급되는 게이트 펄스 신호의 상승을 시간 A3만큼 지연시키고 있다.
이상과 같이, 제1 실시예나 제2 실시예에서는 클럭 신호 VCK 및 래치 펄스 신호 STB의 주기가 일정 시간 T였다. 이것에 대하여, 본 실시예에서는 n 라인과 n+1 라인 이후의 라인 사이에서는, 클럭 신호 VCK 및 래치 펄스 신호 STB의 주기를 연동하여 바꾸도록 한다. 즉, 드레인 라인 파형의 상승 기간이 포함되는 n 라인에서는 기입 기간을 길게 취하고, 드레인 라인 파형이 편평한 n+1 라인 이후의 라인에서는 기입 기간을 짧게 한다. 이렇게 함으로써, 기입 전압의 극성이 반전하는 주사선과 그 이후의 주사선으로 기입 상태를 동일하게 할 수가 있다. 이 때문에, 주사선 사이에서 휘도차가 없어져 횡선의 발생을 방지할 수가 있다.
또한, 본 실시예에서는 클럭 신호 VCK 및 래치 펄스 신호 STB의 주기를 신축시킬 때의 가변 범위를 드라이버 입출력 데이터의 무효 기간 내에 들어가는 제한을 부과한다. 여기서, 만일 아무런 제약도 부과하지 않고 이들 신호의 주기를 가변할 수 있도록 하면, 무효 기간의 범위 밖으로 된 기간만큼 유효 기간이 짧아진다. 이 때문에, 본래의 유효 기간(11.9㎲)보다도 단시간(예를 들면 10㎲)으로 1 수평 기간분의 영상 데이터를 입력하지 않으면 안된다. 그렇게 하기 위해서는, 도트 클럭 신호의 주파수를 높이지 않으면 안되기 때문에,〔관련 기술의 설명〕에서 진술한 바와 같은 문제가 발생된다. 이것에 대하여, 본 실시예에서는 제1 실시예나 제2 실시예와 동일한 유효 기간 내에 모든 영상 데이터를 수신할 수 있으며, 도트 클럭 신호 DCK의 주파수를 일체 변경할 필요가 없다.
또한 본 실시예에 따르면, 2 라인 도트 반전 구동을 행하는 것이면, 래치 펄스 신호 STB 및 클럭 신호 VCK의 타이밍을 조정하는 것만이어도 좋다. 이 때문에, 타이밍 컨트롤러의 구성을 약간 변경함으로써 실현 가능해진다. 또한, 이 경우에는 출력 인에이블 신호/VOE의 타이밍을 제어할 필요가 없기 때문에, 타이밍 컨트롤러(8)의 제어가 간단하게 된다고 하는 이점도 있다. 한편, 3 라인 이상의 라인 도트 반전 구동을 행하는 경우에도, 출력 인에이블 신호/VOE의 생성 논리를 타이밍 컨트롤러(8)에 설치함과 함께 출력 인에이블 신호/VOE에 따라서 구동 전압을 각 게이트 라인으로 공급하는지의 여부를 제어하는 논리를 게이트 드라이버(7)에 설치하는 것만으로 좋다.
[변형예]
(1) 상술한 각 실시예에서는, 복수 라인 도트 반전 구동을 전제로 하여 설명하였지만, 단순한 복수 라인 반전 구동에서도 본 발명을 똑같이 적용할 수 있다.
(2) 또한, 상술한 설명에서는 TFT를 이용한 구성을 전제로 하여 설명을 행하고 있었지만, TFT를 대신해서 MIM(Metal Insulator Metal) 다이오드를 이용한 구성을 채용하여도 좋다. 이 밖에, 개개의 액정 셀에 대하여 외부로 보유 용량을 병렬적으로 설치한 구성 등에도 본 발명을 마찬가지로 적용할 수가 있다.
(3) 또한, 상술한 각 실시예에서는, 게이트 라인 및 드레인 라인에 각각 구동 신호 및 기입 전압을 시간 T만큼 공급하는 관련 기술의 구성(도 10을 참조)을 전제로 하여, 이 관련 기술의 구성에 대하여 본 발명을 적용하는 경우를 설명하였다. 그러나, 구동 신호 및 기입 전압을 공급하는 시간은 반드시 시간 T가 아니더라도 좋고, 예를 들면 시간 T보다도 소정 시간 α만큼 짧은 시간(T-α)의 사이만큼 구동 신호 및 기입 전압을 공급하는 구성을 전제로 하여, 본 발명을 적용하여도 좋다.
상술한 바와 같이 본 발명은, 기입 신호의 극성이 반전하는 주사선에서는 데이터선의 전압의 극성과는 역극성의 기입 신호의 공급이 개시되고 나서 소정 시간 후보다 상기 데이터선으로 구동 신호를 공급하고, 이것 이외의 후속의 주사선에서도, 기입 신호의 극성이 반전하는 주사선에 대하여 구동 신호가 공급되는 시간과 동일 시간만큼 구동 신호를 공급한다. 이것에 의해, 데이터선의 전압 파형에 있어서의 왜곡 부분을 마스크할 수 있어 액정 셀에 대한 기입 상태를 모든 주사선으로 동일하게 할 수가 있다. 따라서 주사선 사이의 휘도차에 의한 가로 줄무늬가 발생되지 않아 표시 품위가 향상된다.
또한, 본 발명은 기입 신호의 극성이 반전하는 주사선 이외의 후속의 주사선에 있어서, 기입 신호의 극성이 반전하는 주사선에 대하여 구동 신호가 공급되는 시간보다도 소정 시간 짧은 시간만큼 구동 신호를 공급한다. 이것에 의해 액정 셀에 대한 기입 상태를 모든 주사선으로 동일하게 할 수가 있기 때문에, 주사선 사이의 휘도차에 의한 가로 줄무늬가 발생되지 않아 표시 품위가 향상된다. 또한, 기입 신호의 극성이 반전하는 주사선에 대해서는 구동 신호를 공급하는 시간을 짧게 하지 않기 때문에, 그만큼 휘도를 저하시키지 않고 종료하게 된다.
또한, 본 발명은, 기입 신호의 극성이 반전하는 주사선에서는 무효 기간의 범위 내에 있는 일정 시간만큼 1 수평 기간보다도 긴 기간 내에서 구동 신호 및 기입 신호를 공급하고, 이 이외의 후속 주사선에서는 상기 일정 시간만큼 1 수평 기간보다도 짧은 기간 내에서 구동 신호 및 기입 신호를 공급하도록 한다. 이에 따라, 액정 셀에 대한 기입 상태를 모든 주사선으로 동일하게 할 수 있기 때문에, 주사선 사이의 휘도차에 의한 가로 줄무늬가 발생되지 않아 표시 품위가 향상된다. 또한, 구동 신호 및 기입 신호를 공급하는 기간을 무효 기간의 범위 내에서 신축시키고 있기 때문에, 데이터선 구동 회로가 영상 데이터를 수신하기 위한 도트 클럭 신호의 주파수를 변경하는 등의 필요는 전혀 없다.
또, 상기에 있어서, 눈으로 확인한 평가로 화면에 가로 줄무늬가 인정하지 않게 되도록, 구동 신호 또는 기입 신호가 공급되는 기간을 조정함으로써, 액정 표시 장치 내의 각부의 특성에 변동이 있더라도 유연한 조정이 가능해지기 때문에,눈으로 확인하여 가로 줄무늬를 인식할 수 없는 범위에서 가능한 한 휘도를 높이는 것이 가능해진다.

Claims (6)

  1. 액정 표시 장치에 있어서,
    액정 셀(5)과 스위치 소자(4)를 구비하고, 주사선(2n, 2n+1, 2n+m)과 데이터선(3)의 교차 위치에 배치된 화소;
    영상 데이터에 대응한 기입 신호를 상기 데이터선 및 상기 스위치 소자로부터 상기 액정 셀에 공급하는 데이터선 구동 회로(9);
    상기 기입 신호의 극성을 복수의 주사선마다 반전시키는 제어 회로(8); 및
    상기 주사선에 구동 신호를 공급하여 상기 스위치 소자를 온 오프함으로써 상기 기입 신호의 극성이 반전하는 주사선에 대하여 상기 데이터선 구동 회로가 상기 데이터선의 전압의 극성과는 역극성의 기입 신호의 공급을 상기 데이터선에 대하여 개시하고 나서 소정 시간(A) 후에 상기 구동 신호를 공급하고, 상기 주사선과 동일 극성의 기입 신호가 공급되는 후속의 주사선에 대하여 상기 기입 신호의 극성이 반전하는 주사선에 대하여 상기 구동 신호가 공급되는 시간과 동일 시간(T-A)만 상기 구동 신호를 공급하는 주사선 구동 회로(7)
    를 포함하는 액정 표시 장치.
  2. 제1항에 있어서, 상기 주사선 구동 회로는, 상기 구동 신호를 상기 주사선에 공급하는지의 여부를 제어하기 위한 출력 인에이블 신호(/VOE)에 따라 상기 구동 신호를 공급하는 기간을 조정하는 액정 표시 장치.
  3. 액정 표시 장치에 있어서,
    액정 셀(5)과 스위치 소자(4)를 구비하고, 주사선(2n, 2n+1, 2n+m)과 데이터선(3)의 교차 위치에 배치된 화소;
    영상 데이터에 대응한 기입 신호를 상기 데이터선 및 상기 스위치 소자로부터 상기 액정 셀에 공급하는 데이터선 구동 회로(9);
    상기 기입 신호의 극성을 복수의 주사선마다 반전시키는 제어 회로(8); 및
    상기 주사선에 구동 신호를 공급하여 상기 스위치 소자를 온 오프함으로써 동일 극성의 기입 신호가 공급되는 복수의 주사선 중, 상기 기입 신호의 극성이 반전되는 주사선 이외의 후속의 주사선에 대하여 상기 기입 신호의 극성이 반전되는 주사선에 대하여 상기 구동 신호가 공급되는 시간(T)보다 소정 시간(A2) 짧은 시간(T-A2)만 상기 구동 신호를 공급하는 주사선 구동 회로(7)
    를 포함하는 액정 표시 장치.
  4. 제3항에 있어서, 상기 주사선 구동 회로는, 상기 구동 신호를 상기 주사선에 공급하는지의 여부를 제어하기 위한 출력 인에이블 신호(/VOE)에 따라 상기 구동 신호를 공급하는 기간을 조정하는 액정 표시 장치.
  5. 액정 표시 장치에 있어서,
    액정 셀(5)과 스위치 소자(4)를 구비하고, 주사선(2n, 2n+1, 2n+m)과 데이터선의 교차 위치에 배치된 화소;
    영상 데이터에 대응한 기입 신호를 상기 데이터선 및 상기 스위치 소자로부터 상기 액정 셀에 공급하는 데이터선 구동 회로(9);
    상기 기입 신호의 극성을 복수의 주사선마다 반전시키는 제어 회로(8); 및
    상기 주사선에 구동 신호를 공급하여 상기 스위치 소자를 온 오프하는 주사선 구동 회로(7)
    를 포함하고,
    상기 주사선 구동 회로 및 상기 데이터선 구동 회로는,
    상기 기입 신호의 극성이 반전하는 주사선에 대해서는 상기 영상 데이터가 공급되지 않는 무효 기간의 범위 내에서 결정된 일정 시간(A3)만 1 수평 기간(T)보다 긴 기간(T+A3) 내에서 각각 상기 구동 신호 및 상기 기입 신호를 공급하고, 상기 주사선과 동일 극성의 기입 신호가 공급되는 후속의 주사선에 대해서는 상기 일정 시간만 1 수평 기간(T)보다 짧은 기간(T-A3) 내에서 각각 상기 구동 신호 및 상기 기입 신호를 공급하는 액정 표시 장치.
  6. 제5항에 있어서, 상기 주사선 구동 회로는, 상기 구동 신호를 상기 주사선에 공급하는지의 여부를 제어하기 위한 출력 인에이블 신호(/VOE)에 따라 상기 구동 신호를 공급하는 기간을 조정하는 액정 표시 장치.
KR10-2001-0005227A 2000-02-04 2001-02-03 액정 표시 장치 KR100393150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-028079 2000-02-04
JP2000028079A JP3428550B2 (ja) 2000-02-04 2000-02-04 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20010078316A KR20010078316A (ko) 2001-08-20
KR100393150B1 true KR100393150B1 (ko) 2003-07-31

Family

ID=18553547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0005227A KR100393150B1 (ko) 2000-02-04 2001-02-03 액정 표시 장치

Country Status (4)

Country Link
US (3) US6727878B2 (ko)
JP (1) JP3428550B2 (ko)
KR (1) KR100393150B1 (ko)
TW (1) TW574516B (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3428550B2 (ja) * 2000-02-04 2003-07-22 日本電気株式会社 液晶表示装置
JP2001249643A (ja) * 2000-03-02 2001-09-14 Advanced Display Inc 液晶表示装置の駆動方法およびこれを使用した液晶表示装置
KR100759972B1 (ko) * 2001-02-15 2007-09-18 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 방법
KR100770543B1 (ko) * 2001-03-20 2007-10-25 엘지.필립스 엘시디 주식회사 액정표시장치와 그 구동방법
JP4566459B2 (ja) * 2001-06-07 2010-10-20 株式会社日立製作所 表示装置
KR100767364B1 (ko) * 2001-06-19 2007-10-17 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100806907B1 (ko) * 2001-09-26 2008-02-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR100806898B1 (ko) * 2001-08-21 2008-02-22 삼성전자주식회사 액정 표시 장치
TW552573B (en) * 2001-08-21 2003-09-11 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR100769166B1 (ko) * 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
JP3745259B2 (ja) * 2001-09-13 2006-02-15 株式会社日立製作所 液晶表示装置およびその駆動方法
KR100880934B1 (ko) * 2001-12-26 2009-02-04 엘지디스플레이 주식회사 액정표시장치 및 구동방법
US7755652B2 (en) * 2002-01-07 2010-07-13 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels
JP4188603B2 (ja) * 2002-01-16 2008-11-26 株式会社日立製作所 液晶表示装置およびその駆動方法
KR20030084020A (ko) * 2002-04-24 2003-11-01 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100878235B1 (ko) * 2002-07-11 2009-01-13 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20040029724A (ko) * 2002-10-02 2004-04-08 삼성전자주식회사 액정 표시 장치
JP2006504131A (ja) * 2002-10-25 2006-02-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電荷共有を有するディスプレイ装置
KR100891122B1 (ko) * 2002-12-23 2009-04-06 엘지디스플레이 주식회사 전압유기 방지회로를 구비한 타이밍컨트롤러 리셋회로
JP2004325808A (ja) 2003-04-24 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置およびその駆動方法
US7187353B2 (en) * 2003-06-06 2007-03-06 Clairvoyante, Inc Dot inversion on novel display panel layouts with extra drivers
US20040246280A1 (en) * 2003-06-06 2004-12-09 Credelle Thomas Lloyd Image degradation correction in novel liquid crystal displays
US7209105B2 (en) * 2003-06-06 2007-04-24 Clairvoyante, Inc System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error
US8035599B2 (en) 2003-06-06 2011-10-11 Samsung Electronics Co., Ltd. Display panel having crossover connections effecting dot inversion
US7218301B2 (en) * 2003-06-06 2007-05-15 Clairvoyante, Inc System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts
US7397455B2 (en) * 2003-06-06 2008-07-08 Samsung Electronics Co., Ltd. Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
JP4390483B2 (ja) * 2003-06-19 2009-12-24 シャープ株式会社 液晶中間調表示方法及びその方法を用いた液晶表示装置
TWI241551B (en) * 2003-06-25 2005-10-11 Au Optronics Corp Layout method for a polysilicon thin film transistor liquid crystal display
JP4612349B2 (ja) * 2003-11-11 2011-01-12 東芝モバイルディスプレイ株式会社 液晶表示装置
JP2005156661A (ja) * 2003-11-21 2005-06-16 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
JP4721396B2 (ja) 2004-01-08 2011-07-13 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
KR101061631B1 (ko) * 2004-03-30 2011-09-01 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
JP4449556B2 (ja) 2004-04-26 2010-04-14 三菱電機株式会社 液晶表示装置
JP4572095B2 (ja) * 2004-07-15 2010-10-27 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置、携帯機器及び液晶表示装置の駆動方法
JP4634087B2 (ja) * 2004-07-30 2011-02-16 株式会社 日立ディスプレイズ 表示装置
TWI236657B (en) * 2004-09-01 2005-07-21 Au Optronics Corp Timing controller with external interface and apparatuses based thereon
JP4561259B2 (ja) * 2004-09-08 2010-10-13 セイコーエプソン株式会社 電気光学装置用駆動回路及び駆動方法並びに電気光学装置及び電子機器
JP4617132B2 (ja) * 2004-10-15 2011-01-19 シャープ株式会社 液晶表示装置及び液晶表示装置における誤動作防止方法
JP2006177992A (ja) 2004-12-20 2006-07-06 Mitsubishi Electric Corp 液晶表示装置の駆動方法および液晶表示装置
KR101192759B1 (ko) * 2005-10-18 2012-10-18 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
JP5380765B2 (ja) * 2005-12-05 2014-01-08 カシオ計算機株式会社 駆動回路及び表示装置
KR101234422B1 (ko) * 2006-05-11 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
US8441424B2 (en) * 2006-06-29 2013-05-14 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same
WO2008035476A1 (fr) * 2006-09-19 2008-03-27 Sharp Kabushiki Kaisha Dispositif d'affichage, son circuit de commande et son procédé de commande
JP5229713B2 (ja) * 2007-01-29 2013-07-03 株式会社ジャパンディスプレイイースト 表示装置
JP4306753B2 (ja) * 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5172212B2 (ja) * 2007-05-30 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
US8451205B2 (en) * 2007-06-12 2013-05-28 Sharp Kabushiki Kaisha Liquid crystal display device, liquid crystal display device drive method, and television receiver
JP5214601B2 (ja) * 2007-06-12 2013-06-19 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機
WO2008152857A1 (ja) * 2007-06-12 2008-12-18 Sharp Kabushiki Kaisha 液晶パネル駆動装置、液晶表示装置、液晶表示装置の駆動方法、駆動条件設定プログラム、およびテレビジョン受像機
CN101329484B (zh) * 2007-06-22 2010-10-13 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
JP5299734B2 (ja) * 2007-07-30 2013-09-25 Ｎｌｔテクノロジー株式会社 画像処理方法、画像表示装置及びそのタイミングコントローラ
JP5100450B2 (ja) * 2007-11-29 2012-12-19 三菱電機株式会社 画像表示装置及びその駆動方法
US8581821B2 (en) * 2008-03-24 2013-11-12 Sony Corporation Liquid crystal display device, liquid crystal display method, display control device, and display control method
KR101498230B1 (ko) 2008-09-17 2015-03-05 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
TWI406248B (zh) * 2009-06-02 2013-08-21 Sitronix Technology Corp 液晶點反轉之驅動方法
KR101842064B1 (ko) * 2011-05-18 2018-03-27 삼성디스플레이 주식회사 액정 표시 장치의 구동 장치 및 방법
KR101888672B1 (ko) * 2011-07-27 2018-08-16 엘지디스플레이 주식회사 입체영상 표시장치와 그 구동방법
JP2014077907A (ja) * 2012-10-11 2014-05-01 Japan Display Inc 液晶表示装置
KR102071628B1 (ko) * 2013-04-11 2020-01-31 삼성디스플레이 주식회사 표시 장치
CN104766583B (zh) * 2015-04-27 2017-07-04 京东方科技集团股份有限公司 一种极性反转的补偿方法、装置和液晶显示器
CN105489185B (zh) * 2016-01-25 2017-12-01 京东方科技集团股份有限公司 驱动装置、显示装置和驱动方法
JP6780408B2 (ja) * 2016-09-26 2020-11-04 セイコーエプソン株式会社 走査線駆動回路、表示ドライバー、電気光学装置、電子機器及び駆動方法
KR102359666B1 (ko) * 2017-07-07 2022-02-09 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP2019168518A (ja) * 2018-03-22 2019-10-03 カシオ計算機株式会社 液晶制御回路、電子時計、及び液晶制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843795A (ja) * 1994-07-28 1996-02-16 Nec Corp 液晶表示装置
JPH0915560A (ja) * 1995-06-27 1997-01-17 Casio Comput Co Ltd 液晶表示装置及び液晶表示素子の駆動方法
KR20000001129A (ko) * 1998-06-09 2000-01-15 권오경 액정 표시장치
JP2000020033A (ja) * 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 液晶表示装置
KR20010026019A (ko) * 1999-09-02 2001-04-06 윤종용 액정표시장치 및 그 구동방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3306173B2 (ja) * 1993-07-06 2002-07-24 オリンパス光学工業株式会社 映像表示装置
JP3054520B2 (ja) * 1993-10-06 2000-06-19 シャープ株式会社 アクティブマトリックスセルの駆動方法
US5883608A (en) * 1994-12-28 1999-03-16 Canon Kabushiki Kaisha Inverted signal generation circuit for display device, and display apparatus using the same
JP3639969B2 (ja) 1995-08-03 2005-04-20 カシオ計算機株式会社 表示装置
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
US6084562A (en) * 1997-04-02 2000-07-04 Kabushiki Kaisha Toshiba Flat-panel display device and display method
US6307532B1 (en) * 1997-07-16 2001-10-23 Seiko Epson Corporation Liquid crystal apparatus, driving method thereof, and projection-type display apparatus and electronic equipment using the same
JP3659013B2 (ja) * 1997-10-22 2005-06-15 セイコーエプソン株式会社 液晶装置及びその駆動方法並びにそれを用いた電子機器
JP3428550B2 (ja) 2000-02-04 2003-07-22 日本電気株式会社 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843795A (ja) * 1994-07-28 1996-02-16 Nec Corp 液晶表示装置
JPH0915560A (ja) * 1995-06-27 1997-01-17 Casio Comput Co Ltd 液晶表示装置及び液晶表示素子の駆動方法
KR20000001129A (ko) * 1998-06-09 2000-01-15 권오경 액정 표시장치
JP2000020033A (ja) * 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 液晶表示装置
KR20010026019A (ko) * 1999-09-02 2001-04-06 윤종용 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US6982693B2 (en) 2006-01-03
TW574516B (en) 2004-02-01
US20040150604A1 (en) 2004-08-05
US20010043178A1 (en) 2001-11-22
US6727878B2 (en) 2004-04-27
KR20010078316A (ko) 2001-08-20
US20040150612A1 (en) 2004-08-05
US6911967B2 (en) 2005-06-28
JP2001215469A (ja) 2001-08-10
JP3428550B2 (ja) 2003-07-22

Similar Documents

Publication Publication Date Title
KR100393150B1 (ko) 액정 표시 장치
US8698724B2 (en) Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver
EP0678849B1 (en) Active matrix display device with precharging circuit and its driving method
EP0848368B1 (en) Crosstalk reduction in active-matrix display
US6980190B2 (en) Liquid crystal display device having an improved precharge circuit and method of driving same
US8902203B2 (en) Liquid crystal display and pulse adjustment circuit thereof
KR100627762B1 (ko) 평면 표시 패널의 구동 방법 및 평면 표시 장치
TWI554991B (zh) 液晶顯示及其驅動方法
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
US20140028640A1 (en) Hold type image display system
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
KR101037259B1 (ko) 전기 광학 장치, 구동 방법 및 전자 기기
JP4510530B2 (ja) 液晶表示装置とその駆動方法
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR100366933B1 (ko) 액정표시장치 및 그의 구동 방법
WO2004011996A1 (en) Liquid crystal display
KR20060012444A (ko) 표시 장치 및 그 구동 방법
JP2002132227A (ja) 表示装置およびその駆動方法
JP2004101922A (ja) 液晶表示装置の駆動方法
JP2000035560A (ja) アクティブマトリクス型表示装置
WO2007010482A2 (en) Display devices and driving method therefor
KR20050037052A (ko) 액정 표시 장치의 구동 방법
KR20070059728A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee