JP2019168518A - 液晶制御回路、電子時計、及び液晶制御方法 - Google Patents
液晶制御回路、電子時計、及び液晶制御方法 Download PDFInfo
- Publication number
- JP2019168518A JP2019168518A JP2018054658A JP2018054658A JP2019168518A JP 2019168518 A JP2019168518 A JP 2019168518A JP 2018054658 A JP2018054658 A JP 2018054658A JP 2018054658 A JP2018054658 A JP 2018054658A JP 2019168518 A JP2019168518 A JP 2019168518A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- timing
- inversion
- signal
- crystal control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/08—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques
- G04G9/12—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques using light valves, e.g. liquid crystals
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0005—Transmission of control signals
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0082—Visual time or date indication means by building-up characters using a combination of indicating elements and by selecting desired characters out of a number of characters or by selecting indicating elements the positions of which represents the time, i.e. combinations of G04G9/02 and G04G9/08
- G04G9/0094—Visual time or date indication means by building-up characters using a combination of indicating elements and by selecting desired characters out of a number of characters or by selecting indicating elements the positions of which represents the time, i.e. combinations of G04G9/02 and G04G9/08 using light valves, e.g. liquid crystals
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/02—Visual time or date indication means by selecting desired characters out of a number of characters or by selecting indicating elements the position of which represent the time, e.g. by using multiplexing techniques
- G04G9/06—Visual time or date indication means by selecting desired characters out of a number of characters or by selecting indicating elements the position of which represent the time, e.g. by using multiplexing techniques using light valves, e.g. liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】転送を待機することなく画像データを出力する。【解決手段】画素を書き換えるＥＮＢ信号をＭＩＰ液晶表示パネル１２０に出力するＥＮＢＧ端子４２，ＥＮＢＳ端子４３と、ＥＮＢ信号の開始タイミングを周期的に指定するタイミング入力端子４４と、交流電圧の極性を指定するＶＣＯＭ信号を液晶表示パネル１２０に出力するＶＣＯＭ信号出力端子４１と、極性が反転する任意の第１反転タイミングの次の第２反転タイミングを計時する計時部１と、開始タイミングの列に基づいて、第１反転タイミングの後の第１開始タイミングを演算する演算部４と、第２反転タイミングが第１開始タイミングの所定時間前から該第１開始タイミングまでの反転禁止期間に入るか否か判定する判定部２と、第２反転タイミングが反転禁止期間に入ると判定したとき、第１開始タイミングから開始するＥＮＢ信号が停止した後に、ＶＣＯＭ信号の状態を反転させる反転部３とを備える。【選択図】図１
Description
本発明は、液晶制御回路、電子時計、及び液晶制御方法に関する。
液晶パネルは、画素に交流電圧を印加し、液晶の信頼性を保持することが行われている。例えば、液晶パネルを構成する複数の画素の一方の電極を共通にし、その共通電極の電位を反転させる構成にしている。また、ＭＩＰ（Memory In Pixel）液晶は、画素毎にメモリを備え、画素に印加する交流電圧の極性を規定するＶＣＯＭ信号の反転と画像データ信号の書き込みタイミングとが非同期で行われる。
ＶＣＯＭ信号と画像データ信号のタイミングとが非同期であると、極性の反転タイミングと画像データの出力期間とが重なってしまい、正常に画像データの書き込みが行われないことがある。このため、液晶パネルを制御する液晶制御回路は、２つの信号の競合を避けるタイミング制御が必要である。
例えば、特許文献１に記載の液晶表示装置は、画像信号を液晶パネルに出力し終わるまでの転送期間が転送待機期間に含まれていると判定した場合、該転送待機期間が終了した後に、画像信号を液晶パネルに出力するようにしている。ここで、転送待機期間は交流電圧の極性を反転させる基準時間から極性反転期間及び極性変化時間を含む期間である。
また、マイコン等を用いて液晶を制御する場合、画像データの送信命令をＣＰＵが行い、その送信タイミングをタイマ回路を用いて設定することが一般的である。その場合、データ送信の度にＣＰＵ割り込み処理が発生し、その分、処理時間が掛かったり、処理中はＣＰＵが占有されてしまい他の処理が一時停止したりする問題点がある。
しかしながら、特許文献１の技術は、転送期間が転送待機期間に含まれている場合、転送待機期間が終了するまで、画像信号（画像データ）を液晶パネルに出力しないものである。これにより、液晶パネルに表示される動画のフレーム周期が乱れ、動きが不自然になる。
本発明は、このような問題を解決するためになされたものであり、転送を待機することなく画像データを出力することができる液晶制御回路、電子時計、及び液晶制御方法を提供することを目的とする。
前記課題を解決するために、本発明は、交流電圧を複数の画素に印加する液晶表示パネルと制御部（CPU）との間に接続される液晶制御回路であって、前記画素を書き換える書換信号（ENBG,ENBS）を前記液晶表示パネルに出力する書換信号出力端子（４２，４３）と、前記書換信号の開始タイミングを周期的に指定するタイミング入力端子（４４）と、前記交流電圧の極性を指定する極性信号（VCOM）を前記液晶表示パネルに出力する極性信号出力端子（４１）と、前記極性が反転する任意の第１反転タイミング（T1）の次の第２反転タイミング（T2）を計時する計時回路（１）と、前記開始タイミング（の列）を用いて、前記第１反転タイミング（T1）の２つ後の第１開始タイミング（T4）を演算する演算部（４）と、前記第２反転タイミング（T2)が前記第１開始タイミング（T0）の所定時間前（T4）から該第１開始タイミング（T0）までの反転禁止期間に入るか否か判定する判定回路（２）と、前記判定回路が前記反転禁止期間に入ると判定したとき、前記第１開始タイミング（T0）から開始する前記書換信号が停止した後（T5）に、前記極性信号の状態を反転させる反転部（３）と、を備えることを特徴とする。なお、括弧内の符号や文字は例示である。
本発明によれば、転送を待機することなく画像データを出力することができる。
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本実施形態を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
（第１実施形態）
図１は、第１実施形態における液晶制御回路を含む電子時計の構成図であり、図２は、第１実施形態における電子時計の外観図である。
電子時計２００は、ＭＩＰ（Memory In Pixel）液晶パネル１２０と、制御部としてのＣＰＵ（Central Processing Unit）１３０と、液晶制御回路１００と、発振源・分周回路１４０と、ＶＲＡＭ１５０と、ＤＭＡ（Direct Memory Access）コントローラ１６０とを有する液晶表示装置を備える。
図１は、第１実施形態における液晶制御回路を含む電子時計の構成図であり、図２は、第１実施形態における電子時計の外観図である。
電子時計２００は、ＭＩＰ（Memory In Pixel）液晶パネル１２０と、制御部としてのＣＰＵ（Central Processing Unit）１３０と、液晶制御回路１００と、発振源・分周回路１４０と、ＶＲＡＭ１５０と、ＤＭＡ（Direct Memory Access）コントローラ１６０とを有する液晶表示装置を備える。
ＭＩＰ液晶パネル１２０は、２次元配列した複数の画素を備え、図２に示すように、静止画や動きの有る画像を表示することができるものである。液晶は、直流駆動すると液晶内部の僅かな不純物が電荷となり、一方に偏って蓄積し、液晶が劣化してしまう。このため、ＭＩＰ液晶パネル１２０は、複数の画素に交流電圧を印加し、いわゆる焼き付き等を抑えている。また、ＭＩＰ液晶パネル１２０は、複数の画素の各々に画像データ（輝度データ）を格納するメモリを有し、画素に印加される交流電圧の極性を指定するＶＣＯＭ信号の反転タイミングと画像データ信号の書き込みタイミングとが非同期で行われる。
液晶制御回路１００は、ＭＩＰ液晶パネル１２０とＣＰＵ１３０との間に接続され、ＣＰＵ１３０の制御に基づいて、ＭＩＰ液晶パネル１２０を駆動制御する。
液晶制御回路１００は、ＣＰＵ１３０からモード切替信号、タイミング間隔信号、データ送信命令を受信し、ＣＰＵ１３０にデータ送信中フラグ、データ送信終了割込を出力する。液晶制御回路１００は、ＭＩＰ液晶パネル１２０に対して、ＥＮＢＧ信号及びＥＮＢＳ信号からなるＥＮＢ（Enable）信号、ＶＣＯＭ信号、及び画像データを出力する。このため、液晶制御回路１００は、極性信号出力端子としてのＶＣＯＭ出力端子４１と、書換信号出力端子としての、ＥＮＢＧ端子４２及びＥＮＢＳ端子４３と、タイミング入力端子４４と、データ送信命令入力端子４５と、モード切替端子４６と、タイミング間隔設定端子４７と、データ送信終了割込端子４８と、データ送信中フラグ端子４９とを備える。
液晶制御回路１００は、ＣＰＵ１３０からモード切替信号、タイミング間隔信号、データ送信命令を受信し、ＣＰＵ１３０にデータ送信中フラグ、データ送信終了割込を出力する。液晶制御回路１００は、ＭＩＰ液晶パネル１２０に対して、ＥＮＢＧ信号及びＥＮＢＳ信号からなるＥＮＢ（Enable）信号、ＶＣＯＭ信号、及び画像データを出力する。このため、液晶制御回路１００は、極性信号出力端子としてのＶＣＯＭ出力端子４１と、書換信号出力端子としての、ＥＮＢＧ端子４２及びＥＮＢＳ端子４３と、タイミング入力端子４４と、データ送信命令入力端子４５と、モード切替端子４６と、タイミング間隔設定端子４７と、データ送信終了割込端子４８と、データ送信中フラグ端子４９とを備える。
ＣＰＵ１３０は、画像データを生成すると共に、各部を制御する。このため、ＣＰＵ１３０は、ＶＲＡＭ１５０、液晶制御回路１００、及びＤＭＡコントローラ１６０とバスラインで接続されている。発振源・分周回路１４０は、水晶振動子を内蔵し、ＣＰＵ１３０にクロックを供給するとともに、ＣＰＵ１３０が設定する所定間隔のデータ送信タイミングをＭＩＰ液晶パネル１２０及びＤＭＡコントローラ１６０に与える。ＶＲＡＭ１５０は、画像データを格納する。データ送信タイミングの間隔は、標準モードの約１秒、又は予め設定された約２０ｍｓｅｃ〜約１００ｍｓｅｃである。
ＤＭＡコントローラ１６０は、ＣＰＵ１３０が生成した画像データをＶＲＡＭ１５０に格納し、ＶＲＡＭ１５０に格納された画像データを液晶制御回路１００まで転送する。なお、液晶制御回路１００に転送された画像データは、ＭＩＰ液晶パネル１２０に出力される。また、ＤＭＡコントローラ１６０の転送タイミングは、発振源・分周回路１４０が出力するデータ送信タイミングに基づいている。
液晶制御回路１００は、設定部５と、ＶＣＯＭ信号生成部１０と、書換信号生成部としてのＥＮＢ（Enable）信号生成部２０との機能をハードウェアロジックで実現する。
設定部５は、ＣＰＵ１３０からのモード切替信号に基づいて、通常モードと、ＶＣＯＭ同期送信モードとの何れかにモード設定する。通常モードは、データ送信タイミングの間隔を、約１秒に固定するモードである。タイミング固定送信モードは、データ送信タイミングの間隔を可変するモードである。設定部５は、タイミング固定送信モードの場合、データ送信タイミングの間隔を、約２０ｍｓｅｃ〜約１００ｍｓｅｃの範囲で設定する。例えば、３３ｍｓｅｃに設定すれば、３０フレーム／ｓｅｃの動きの有る画像を表示することができる。また、設定部５は、ＶＣＯＭ信号の反転間隔ｔｃＶＣＯＭを設定する。
設定部５は、ＣＰＵ１３０からのモード切替信号に基づいて、通常モードと、ＶＣＯＭ同期送信モードとの何れかにモード設定する。通常モードは、データ送信タイミングの間隔を、約１秒に固定するモードである。タイミング固定送信モードは、データ送信タイミングの間隔を可変するモードである。設定部５は、タイミング固定送信モードの場合、データ送信タイミングの間隔を、約２０ｍｓｅｃ〜約１００ｍｓｅｃの範囲で設定する。例えば、３３ｍｓｅｃに設定すれば、３０フレーム／ｓｅｃの動きの有る画像を表示することができる。また、設定部５は、ＶＣＯＭ信号の反転間隔ｔｃＶＣＯＭを設定する。
ＶＣＯＭ信号生成部１０は、計時回路としての計時部１と、判定回路としての判定部２と、反転回路としての反転部３と、演算部４とを備える。ＥＮＢ信号生成部２０は、画像データに基づいて、書換信号としてのＥＮＢ信号（ＥＮＢＧ信号、ＥＮＢＳ信号）を出力する。
図３は、第１実施形態における液晶制御回路のＶＣＯＭ信号を説明するためのタイミングチャートである。
前記したように、ＭＩＰ液晶パネル１２０は、複数の画素の一方の電極を共通にし、その複数の画素に交流電圧を印加するものである。図３は、ＭＩＰ液晶パネル１２０のＧＮＤレベルを基準に、太い実線で示す液晶の共通端子の電位（ＶＣＯＭ）と、非共通端子の白レベル電位（破線）と、非共通端子の黒レベル電位（一点鎖線）とを示している。なお、共通端子の電位（ＶＣＯＭ）から下向きの矢印は、負の印加電圧を示し、上向きの矢印は、正の印加電圧を示す。
前記したように、ＭＩＰ液晶パネル１２０は、複数の画素の一方の電極を共通にし、その複数の画素に交流電圧を印加するものである。図３は、ＭＩＰ液晶パネル１２０のＧＮＤレベルを基準に、太い実線で示す液晶の共通端子の電位（ＶＣＯＭ）と、非共通端子の白レベル電位（破線）と、非共通端子の黒レベル電位（一点鎖線）とを示している。なお、共通端子の電位（ＶＣＯＭ）から下向きの矢印は、負の印加電圧を示し、上向きの矢印は、正の印加電圧を示す。
つまり、ＭＩＰ液晶パネル１２０は、共通端子の電位、及び非共通電極の電位を、ＧＮＤ電位に対して反転させて、画素に交流電圧を印加している。ＶＣＯＭ信号（図１）は、液晶に印加される交流電圧の極性を指定する信号である。なお、黒レベルの電位差は、白レベルの電位差よりも大きい。
図４は、第１実施形態における液晶制御回路のＶＣＯＭ信号を説明するためのタイミングチャートである。図4は、上段から、データ送信命令、データ送信タイミング、ＶＣＯＭ信号、ＥＮＢ信号、データ送信中フラグ、データ送信中割込みが記載されている。
計時部１は、ＶＣＯＭ信号の任意の反転タイミング（第１反転タイミングＴ１）を基準に、次の反転タイミング（第２反転タイミングＴ２）までを計時する計時回路である。つまり、計時部１は、第１反転タイミングＴ１から反転間隔ｔｃＶＣＯＭだけ経過した第２反転タイミングＴ２を計時する。
計時部１は、ＶＣＯＭ信号の任意の反転タイミング（第１反転タイミングＴ１）を基準に、次の反転タイミング（第２反転タイミングＴ２）までを計時する計時回路である。つまり、計時部１は、第１反転タイミングＴ１から反転間隔ｔｃＶＣＯＭだけ経過した第２反転タイミングＴ２を計時する。
また、演算部４は、データ送信タイミングの列に基づいて、第１反転タイミングＴ１の後の第１開始タイミングＴ０を演算する。つまり、演算部４は、第１反転タイミングＴ１の次のデータ送信タイミングＴ３まで計時し、データ送信タイミングＴ３を基準にデータ送信タイミング間隔を加算した第１開始タイミングＴ０を演算する。このデータ送信タイミング間隔は、例えば、周期的に受信するデータ送信タイミングの列を用いて、液晶制御回路１００の内部に備えるＰＬＬ（Phase Locked Loop）等で演算可能である。
判定部２は、計時部１が計時した第２反転タイミングＴ２がデータ送信タイミングの第１開始タイミングＴ０の所定時間前Ｔ４から該第１開始タイミングＴ０までの反転禁止期間に入るか否か判定する判定回路である。ここで、所定時間は、液晶の特性により規定される極性変化時間ｔｒＶＣＯＭと極性反転期間ｔｓＶＣＯＭとの和である。第２反転タイミングＴ２が反転禁止期間に入らないと判定されたとき、反転部３は、破線のように、第２反転タイミングＴ２でＶＣＯＭ信号を反転させる。ここでは、第２反転タイミングＴ２が反転禁止期間に入ると判定されたとき、反転部３は、実線のように、第２反転タイミングＴ２でＶＣＯＭ信号を反転させずに、ＥＮＢ信号の終了時Ｔ５から所定時間（ｔｈＶＣＯＭ）経過後Ｔ６に、ＶＣＯＭ信号を反転させる。
ＥＮＢ信号生成部２０は、データ送信タイミングＴ３，Ｔ０，Ｔ７・・・のときに、ＥＮＢ信号の出力を開始する。また、ＥＮＢ信号生成部２０は、ＥＮＢ信号の出力中、データ送信中フラグをハイレベルに設定し、ＥＮＢ信号の終了時、データ送信終了割込を発生する。
以上説明したように、本実施形態の液晶制御回路１００は、第２反転タイミングＴ２が反転禁止期間に入るとき、ＶＣＯＭ信号を反転させないように構成されている。ここで、反転禁止期間とは、第１開始タイミングＴ０の所定時間前Ｔ４から第１開始タイミングＴ０までを意味する。つまり、ＶＣＯＭ信号が反転しないので、画像データを書き換えるＥＮＢ信号を出力させることができる。そして、画像データの書き換えが終了し、ＥＮＢ信号の出力が停止したとき（Ｔ５）、反転部３は、所定時間（ｔｈＶＣＯＭ）待機して、時刻Ｔ６でＶＣＯＭ信号を反転させる。つまり、反転部３は、ＥＮＢ信号の出力期間、及びその前後の期間（ｔｒＶＣＯＭ＋ｔｓＶＣＯＭ、ｔｈＶＣＯＭ）において、ＶＣＯＭ信号が待機される。
これにより、データ送信とＶＣＯＭ信号の反転タイミングとの競合を避けることが可能となる。また、一定周期でデータの送信を行いたい場合、タイマ回路によるカウントやＣＰＵ１３０への割り込みを行うことなく、ＣＰＵ１３０は、データ送信タイミング間隔内の任意のタイミングでデータ送信命令を出力すればよい。また、ＣＰＵ１３０によるデータ送信命令は、データ送信の頭に限らず、任意のタイミングで行うことができる。
（第２実施形態）
前記第１実施形態の液晶制御回路１００は、データ送信タイミングの第１開始タイミングＴ０で、画像データが有り、ＥＮＢ信号が出力されたが、第１開始タイミングＴ０で、画像データが無いこともある。以下、第１開始タイミングＴ０で、画像データが無い場合について説明する。本実施形態の電子時計２００の構成は、前記実施形態の電子時計２００の構成と同一である。
前記第１実施形態の液晶制御回路１００は、データ送信タイミングの第１開始タイミングＴ０で、画像データが有り、ＥＮＢ信号が出力されたが、第１開始タイミングＴ０で、画像データが無いこともある。以下、第１開始タイミングＴ０で、画像データが無い場合について説明する。本実施形態の電子時計２００の構成は、前記実施形態の電子時計２００の構成と同一である。
図５は、第２実施形態における液晶制御回路のタイミングチャートである。
計時部１と、判定部２との動作は、前記第１実施形態と同様である。
第２反転タイミングＴ２がＴ４〜Ｔ０までの反転禁止期間に入らないと判定されたとき、反転部３は、破線のように、第２反転タイミングＴ２でＶＣＯＭ信号を反転させる。一方、第２反転タイミングＴ２が反転禁止期間に入ると判定されたとき、反転部３は、実線のように、第１開始タイミングＴ０でＶＣＯＭ信号を反転させる。つまり、液晶制御回路１００は、第１開始タイミングＴ０になるまでは、画像データの有無を判定できないので、反転部３は、第２反転タイミングＴ２でＶＣＯＭ信号を反転させることなく、第１開始タイミングＴ０でＶＣＯＭ信号を反転させる。
計時部１と、判定部２との動作は、前記第１実施形態と同様である。
第２反転タイミングＴ２がＴ４〜Ｔ０までの反転禁止期間に入らないと判定されたとき、反転部３は、破線のように、第２反転タイミングＴ２でＶＣＯＭ信号を反転させる。一方、第２反転タイミングＴ２が反転禁止期間に入ると判定されたとき、反転部３は、実線のように、第１開始タイミングＴ０でＶＣＯＭ信号を反転させる。つまり、液晶制御回路１００は、第１開始タイミングＴ０になるまでは、画像データの有無を判定できないので、反転部３は、第２反転タイミングＴ２でＶＣＯＭ信号を反転させることなく、第１開始タイミングＴ０でＶＣＯＭ信号を反転させる。
なお、第１開始タイミングＴ０の次のデータ送信タイミング（第２開始タイミングＴ７）で、ＥＮＢ信号生成部２０は、ＥＮＢ信号の出力を開始する。ＥＮＢ信号生成部２０は、ＥＮＢ信号の出力に伴い、データ送信中フラグをハイレベルに設定する。そして、ＥＮＢ信号の出力が停止したら、反転部３は、ＥＮＢ信号の終了時Ｔ８から所定時間（ｔｈＶＣＯＭ）経過後Ｔ９に、ＶＣＯＭ信号を反転させる。そして、ＥＮＢ信号生成部２０は、ＥＮＢ信号の停止に伴い、データ送信中フラグをローレベルに設定すると共に、データ送信終了割込を発生する。
本実施形態の液晶制御回路１００によれば、反転禁止期間に入ったとき、反転部３は、第１開始タイミングＴ０で、ＶＣＯＭ信号を反転させる。ここで、反転禁止期間とは、第２反転タイミングＴ２が第１開始タイミングＴ０の所定時間前Ｔ４から第１開始タイミングＴ０までを意味する。そして、第１開始タイミングＴ０の次のデータ送信タイミング（第２開始タイミングＴ７）で、ＥＮＢ信号生成部２０は、ＥＮＢ信号の出力を開始する。そして、画像データの書き換えが無くなり、ＥＮＢ信号の出力が停止したとき（Ｔ８）、反転部３は、所定時間（ｔｈＶＣＯＭ）待機して、時刻Ｔ９でＶＣＯＭ信号を再反転させる。
（第３実施形態）
前記第１，２実施形態の液晶制御回路１００（１００ａ）は、ハードウェアロジックで設定部５と、ＶＣＯＭ信号生成部１０と、ＥＮＢ（Enable）信号生成部２０との機能を実現していた。本実施形態の液晶制御回路１００（１００ｂ）では、ＣＰＵ１３０と異なる他のＣＰＵ（制御部）がプログラムを実行し、各機能を実現するものとする。つまり、他のＣＰＵは、プログラムの実行により、設定部５と、ＶＣＯＭ信号生成部１０と、ＥＮＢ信号生成部２０との全部又は一部の機能を実現する。また、他のＣＰＵは、Ｔ４〜Ｔ０までの反転禁止期間であることを示す反転禁止期間フラグを有する。なお、他のＣＰＵは、プログラムの実行によって、液晶制御方法を使用する。
前記第１，２実施形態の液晶制御回路１００（１００ａ）は、ハードウェアロジックで設定部５と、ＶＣＯＭ信号生成部１０と、ＥＮＢ（Enable）信号生成部２０との機能を実現していた。本実施形態の液晶制御回路１００（１００ｂ）では、ＣＰＵ１３０と異なる他のＣＰＵ（制御部）がプログラムを実行し、各機能を実現するものとする。つまり、他のＣＰＵは、プログラムの実行により、設定部５と、ＶＣＯＭ信号生成部１０と、ＥＮＢ信号生成部２０との全部又は一部の機能を実現する。また、他のＣＰＵは、Ｔ４〜Ｔ０までの反転禁止期間であることを示す反転禁止期間フラグを有する。なお、他のＣＰＵは、プログラムの実行によって、液晶制御方法を使用する。
図６は、第３実施形態における液晶制御回路の動作を説明するためのフローチャート（１）である。このルーチンＳ１０は、電源投入時又はリセット時であって、最初にデータ送信命令を受信した時Ｔ１に割込起動する。
ＶＣＯＭ信号生成部１０は、最初にデータ送信命令を受信した時Ｔ１にＶＣＯＭ信号を反転させる（Ｓ１１）。Ｓ１１の処理後、ＶＣＯＭ信号生成部１０は、反転禁止期間フラグをリセットし（Ｓ１２）、処理を終了する。
ＶＣＯＭ信号生成部１０は、最初にデータ送信命令を受信した時Ｔ１にＶＣＯＭ信号を反転させる（Ｓ１１）。Ｓ１１の処理後、ＶＣＯＭ信号生成部１０は、反転禁止期間フラグをリセットし（Ｓ１２）、処理を終了する。
図７は、第３実施形態における液晶制御回路の動作を説明するためのフローチャート（２）である。このルーチンＳ２０は、発振源・分周回路１４０が出力するデータ送信タイミングＴ３，Ｔ０，Ｔ７，・・・（図４，５）を受信したときに、逐次、割込起動する。
ＥＮＢ信号生成部２０は、データ送信タイミングの周期（データ送信タイミング間隔）を取得する（Ｓ２１）。例えば、ＥＮＢ信号生成部２０は、ＣＰＵ１３０が発振源・分周回路１４０に設定したパラメータを取得したり、任意のデータ送信タイミングＴ３から次のデータ送信タイミング（第１開始タイミングＴ０）までのデータ送信タイミング間隔を計時したりすればよい。
ＥＮＢ信号生成部２０は、データ送信タイミングの周期（データ送信タイミング間隔）を取得する（Ｓ２１）。例えば、ＥＮＢ信号生成部２０は、ＣＰＵ１３０が発振源・分周回路１４０に設定したパラメータを取得したり、任意のデータ送信タイミングＴ３から次のデータ送信タイミング（第１開始タイミングＴ０）までのデータ送信タイミング間隔を計時したりすればよい。
Ｓ２１の処理後、ＥＮＢ信号生成部２０は、次のデータ送信タイミング（第１開始タイミングＴ０）から所定時間前Ｔ４の時刻を演算し（Ｓ２２）、反転禁止期間フラグを設定する（Ｓ２３）。
Ｓ２３の処理後、ＥＮＢ信号生成部２０は、画像データの有無を判定する（Ｓ２４）。画像データが有るとき（Ｓ２４で有り）、データ送信中フラグをＨｉｇｈレベルにし（Ｓ２５）、画像データに基づいて、ＥＮＢ信号を出力する（Ｓ２６）。Ｓ２６の処理後、ＥＮＢ信号生成部２０は、データ送信中フラグをＬｏｗレベルにし（Ｓ２７）、データ送信終了割込を発生させ（Ｓ２８）、反転禁止期間フラグの設定を解除する（Ｓ２９）。一方、Ｓ２４の判定において、画像データが無いとき（Ｓ２４で無し）、反転禁止期間フラグの設定を解除する（Ｓ２９）。
図８は、第３実施形態における液晶制御回路の動作を説明するためのフローチャート（３）である。このルーチンＳ３０は、ＶＣＯＭ信号の反転があったとき（例えば、Ｔ１）、割込起動する。
ＶＣＯＭ信号生成部１０は、反転間隔（ｔｃＶＣＯＭ）だけ計時し、次の反転タイミング（第２反転タイミングＴ２）を取得する（Ｓ３１）。Ｓ３１の処理後、ＶＣＯＭ信号生成部１０は、Ｓ２３で設定した反転禁止フラグの状態を確認し（Ｓ３２）、Ｓ３１で取得した第２反転タイミングＴ２が反転禁止期間に入るか否か判定する（Ｓ３３）。
ＶＣＯＭ信号生成部１０は、反転間隔（ｔｃＶＣＯＭ）だけ計時し、次の反転タイミング（第２反転タイミングＴ２）を取得する（Ｓ３１）。Ｓ３１の処理後、ＶＣＯＭ信号生成部１０は、Ｓ２３で設定した反転禁止フラグの状態を確認し（Ｓ３２）、Ｓ３１で取得した第２反転タイミングＴ２が反転禁止期間に入るか否か判定する（Ｓ３３）。
第２反転タイミングＴ２が反転禁止期間に入れば（Ｓ３３で入る）、ＶＣＯＭ信号生成部１０は、データ送信中フラグの状態を判定する（Ｓ３４）。データ送信中フラグがＨｉｇｈレベル−であれば（Ｓ３４でＨ）、ＶＣＯＭ信号生成部１０は、データ送信中フラグがＬｏｗレベルになるまで待機する（Ｓ３５）。データ送信中フラグがＬｏｗレベルになったら（Ｓ３５でＬ、Ｔ５）、ＶＣＯＭ信号生成部１０は、所定時間ｔｈＶＣＯＭ待機し（Ｓ３６）、ＶＣＯＭ信号を反転させる（Ｓ３７、Ｔ６）。
一方、第２反転タイミングＴ２が反転禁止期間に入らない場合や（Ｓ３３で入らない）、データ送信中フラグがＬｏｗレベルであったりした場合（Ｓ３４でＬ）、ＶＣＯＭ信号生成部１０は、データ送信タイミング（第１開始タイミングＴ０）が有ったときに、ＶＣＯＭ信号を反転させ（Ｓ３７）、処理を終了する。
以上説明したように、本実施形態によれば、最小限のハードウェアロジックで、液晶制御回路を実現することができる。また、ＣＰＵ１３０の機能を液晶制御回路に取り込めば、単一ＣＰＵで実現することができる。
〔付記〕
＜請求項１＞
交流電圧を複数の画素に印加する液晶表示パネルと制御部との間に接続される液晶制御回路であって、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力と、
前記書換信号の開始タイミングを周期的に指定するタイミング入力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号出力端子と、
前記極性が反転する任意の第１反転タイミングの次の第２反転タイミングを計時する計時回路と、
前記開始タイミングに基づいて、前記第１反転タイミング後の第１開始タイミングを演算する演算部と、
前記第２反転タイミングが前記第１開始タイミングの所定時間前から該第１開始タイミングまでの反転禁止期間に入るか否か判定する判定回路と、
前記第２反転タイミングが前記反転禁止期間に入ると前記判定回路が判定したとき、前記第１開始タイミングから開始する前記書換信号が停止した後に、前記極性信号の状態を反転させる反転部と、
を備えることを特徴とする液晶制御回路。
＜請求項２＞
請求項１に記載の液晶制御装置であって、
前記第１開始タイミングから前記書換信号を出力する書換信号生成部をさらに備えることを特徴とする液晶制御回路。
＜請求項３＞
請求項１に記載の液晶制御回路であって、
前記第１開始タイミングで前記書換信号が無い場合、
前記反転部は、前記極性信号を前記第１開始タイミングで反転させ、その後、前記書換信号が停止した後に再反転させる
ことを特徴とする液晶制御回路。
＜請求項４＞
請求項１乃至請求項３の何れか一項に記載の液晶制御回路であって、
前記液晶表示パネルは、前記書換信号のタイミングで、格納された画像データを前記画素に出力するメモリを、前記画素毎に備える
ことを特徴とする液晶制御回路。
＜請求項５＞
請求項４に記載の液晶制御回路であって、
第１反転タイミング及び第２反転タイミングは、前記書換信号の開始タイミングと非同期である
ことを特徴とする液晶制御回路。
＜請求項６＞
請求項１乃至請求項５の何れか一項に記載の液晶制御回路を備えた電子時計。
＜請求項７＞
交流電圧を複数の画素に印加する液晶表示パネルに接続される液晶制御回路の制御部が実行する液晶制御方法であって、
前記液晶制御回路は、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力端子と、
前記書換信号の開始タイミングを周期的に指定するタイミング入力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号入力端子とを備えたものであり、
前記極性が反転する任意の第１反転タイミングの次の第２反転タイミングを計時する計時ステップと、
前記開始タイミングを用いて、前記第１反転タイミングの２つ後の第１開始タイミングを演算する演算ステップと、
前記第２反転タイミングが前記第１開始タイミングの所定時間前から該第１開始タイミングまでの反転禁止期間に入るか否か判定する判定ステップと、
前記第２反転タイミングが前記反転禁止期間に入ると前記判定ステップが判定したとき、前記第１開始タイミングから開始する前記書換信号が停止した後に、前記極性信号の状態を反転させる反転ステップと、
を前記制御部が実行することを特徴とする液晶制御方法。
＜請求項８＞
交流電圧を複数の画素に印加する液晶表示パネルに接続される液晶制御回路が実行する液晶制御方法であって、
前記液晶制御回路は、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号入力端子と、
を備えたものであり、
前記書換信号の出力中の期間、及びその前後の期間において、前記極性信号の反転が待機されるステップを実行することを特徴とする液晶制御方法。
＜請求項１＞
交流電圧を複数の画素に印加する液晶表示パネルと制御部との間に接続される液晶制御回路であって、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力と、
前記書換信号の開始タイミングを周期的に指定するタイミング入力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号出力端子と、
前記極性が反転する任意の第１反転タイミングの次の第２反転タイミングを計時する計時回路と、
前記開始タイミングに基づいて、前記第１反転タイミング後の第１開始タイミングを演算する演算部と、
前記第２反転タイミングが前記第１開始タイミングの所定時間前から該第１開始タイミングまでの反転禁止期間に入るか否か判定する判定回路と、
前記第２反転タイミングが前記反転禁止期間に入ると前記判定回路が判定したとき、前記第１開始タイミングから開始する前記書換信号が停止した後に、前記極性信号の状態を反転させる反転部と、
を備えることを特徴とする液晶制御回路。
＜請求項２＞
請求項１に記載の液晶制御装置であって、
前記第１開始タイミングから前記書換信号を出力する書換信号生成部をさらに備えることを特徴とする液晶制御回路。
＜請求項３＞
請求項１に記載の液晶制御回路であって、
前記第１開始タイミングで前記書換信号が無い場合、
前記反転部は、前記極性信号を前記第１開始タイミングで反転させ、その後、前記書換信号が停止した後に再反転させる
ことを特徴とする液晶制御回路。
＜請求項４＞
請求項１乃至請求項３の何れか一項に記載の液晶制御回路であって、
前記液晶表示パネルは、前記書換信号のタイミングで、格納された画像データを前記画素に出力するメモリを、前記画素毎に備える
ことを特徴とする液晶制御回路。
＜請求項５＞
請求項４に記載の液晶制御回路であって、
第１反転タイミング及び第２反転タイミングは、前記書換信号の開始タイミングと非同期である
ことを特徴とする液晶制御回路。
＜請求項６＞
請求項１乃至請求項５の何れか一項に記載の液晶制御回路を備えた電子時計。
＜請求項７＞
交流電圧を複数の画素に印加する液晶表示パネルに接続される液晶制御回路の制御部が実行する液晶制御方法であって、
前記液晶制御回路は、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力端子と、
前記書換信号の開始タイミングを周期的に指定するタイミング入力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号入力端子とを備えたものであり、
前記極性が反転する任意の第１反転タイミングの次の第２反転タイミングを計時する計時ステップと、
前記開始タイミングを用いて、前記第１反転タイミングの２つ後の第１開始タイミングを演算する演算ステップと、
前記第２反転タイミングが前記第１開始タイミングの所定時間前から該第１開始タイミングまでの反転禁止期間に入るか否か判定する判定ステップと、
前記第２反転タイミングが前記反転禁止期間に入ると前記判定ステップが判定したとき、前記第１開始タイミングから開始する前記書換信号が停止した後に、前記極性信号の状態を反転させる反転ステップと、
を前記制御部が実行することを特徴とする液晶制御方法。
＜請求項８＞
交流電圧を複数の画素に印加する液晶表示パネルに接続される液晶制御回路が実行する液晶制御方法であって、
前記液晶制御回路は、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号入力端子と、
を備えたものであり、
前記書換信号の出力中の期間、及びその前後の期間において、前記極性信号の反転が待機されるステップを実行することを特徴とする液晶制御方法。
１ 計時部
２ 判定部
３ 反転部
４ 演算部
１０ ＶＣＯＭ信号生成部
２０ ＥＮＢ信号生成部（書換信号生成部）
４１ ＶＣＯＭ出力端子（極性信号出力端子）
４２ ＥＮＢＧ端子（書換信号出力端子）
４３ ＥＮＢＳ端子（書換信号出力端子）
４４ タイミング入力端子
４５ データ送信命令入力端子
１００ 液晶制御回路
１２０ ＭＩＰ液晶パネル
１３０ ＣＰＵ（制御部）
２００ 電子時計（液晶表示装置）
２ 判定部
３ 反転部
４ 演算部
１０ ＶＣＯＭ信号生成部
２０ ＥＮＢ信号生成部（書換信号生成部）
４１ ＶＣＯＭ出力端子（極性信号出力端子）
４２ ＥＮＢＧ端子（書換信号出力端子）
４３ ＥＮＢＳ端子（書換信号出力端子）
４４ タイミング入力端子
４５ データ送信命令入力端子
１００ 液晶制御回路
１２０ ＭＩＰ液晶パネル
１３０ ＣＰＵ（制御部）
２００ 電子時計（液晶表示装置）
Claims (8)
- 交流電圧を複数の画素に印加する液晶表示パネルと制御部との間に接続される液晶制御回路であって、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力と、
前記書換信号の開始タイミングを周期的に指定するタイミング入力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号出力端子と、
前記極性が反転する任意の第１反転タイミングの次の第２反転タイミングを計時する計時回路と、
前記開始タイミングに基づいて、前記第１反転タイミング後の第１開始タイミングを演算する演算部と、
前記第２反転タイミングが前記第１開始タイミングの所定時間前から該第１開始タイミングまでの反転禁止期間に入るか否か判定する判定回路と、
前記第２反転タイミングが前記反転禁止期間に入ると前記判定回路が判定したとき、前記第１開始タイミングから開始する前記書換信号が停止した後に、前記極性信号の状態を反転させる反転部と、
を備えることを特徴とする液晶制御回路。 - 請求項１に記載の液晶制御装置であって、
前記第１開始タイミングから前記書換信号を出力する書換信号生成部をさらに備えることを特徴とする液晶制御回路。 - 請求項１に記載の液晶制御回路であって、
前記第１開始タイミングで前記書換信号が無い場合、
前記反転部は、前記極性信号を前記第１開始タイミングで反転させ、その後、前記書換信号が停止した後に再反転させる
ことを特徴とする液晶制御回路。 - 請求項１乃至請求項３の何れか一項に記載の液晶制御回路であって、
前記液晶表示パネルは、前記書換信号のタイミングで、格納された画像データを前記画素に出力するメモリを、前記画素毎に備える
ことを特徴とする液晶制御回路。 - 請求項４に記載の液晶制御回路であって、
第１反転タイミング及び第２反転タイミングは、前記書換信号の開始タイミングと非同期である
ことを特徴とする液晶制御回路。 - 請求項１乃至請求項５の何れか一項に記載の液晶制御回路を備えた電子時計。
- 交流電圧を複数の画素に印加する液晶表示パネルに接続される液晶制御回路の制御部が実行する液晶制御方法であって、
前記液晶制御回路は、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力端子と、
前記書換信号の開始タイミングを周期的に指定するタイミング入力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号入力端子とを備えたものであり、
前記極性が反転する任意の第１反転タイミングの次の第２反転タイミングを計時する計時ステップと、
前記開始タイミングを用いて、前記第１反転タイミングの２つ後の第１開始タイミングを演算する演算ステップと、
前記第２反転タイミングが前記第１開始タイミングの所定時間前から該第１開始タイミングまでの反転禁止期間に入るか否か判定する判定ステップと、
前記第２反転タイミングが前記反転禁止期間に入ると前記判定ステップが判定したとき、前記第１開始タイミングから開始する前記書換信号が停止した後に、前記極性信号の状態を反転させる反転ステップと、
を前記制御部が実行することを特徴とする液晶制御方法。 - 交流電圧を複数の画素に印加する液晶表示パネルに接続される液晶制御回路が実行する液晶制御方法であって、
前記液晶制御回路は、
前記画素を書き換える書換信号を前記液晶表示パネルに出力する書換信号出力端子と、
前記交流電圧の極性を指定する極性信号を前記液晶表示パネルに出力する極性信号入力端子と、
を備えたものであり、
前記書換信号の出力中の期間、及びその前後の期間において、前記極性信号の反転が待機されるステップを実行することを特徴とする液晶制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018054658A JP2019168518A (ja) | 2018-03-22 | 2018-03-22 | 液晶制御回路、電子時計、及び液晶制御方法 |
| US16/358,222 US20190295486A1 (en) | 2018-03-22 | 2019-03-19 | Liquid crystal control circuit, electronic timepiece, and liquid crystal control method |
| CN201910222561.9A CN110299119B (zh) | 2018-03-22 | 2019-03-22 | 液晶控制电路、电子时钟、以及液晶控制方法 |
| US17/014,730 US11295686B2 (en) | 2018-03-22 | 2020-09-08 | Liquid crystal control circuit, electronic timepiece, and liquid crystal control method |
| JP2022127507A JP7456465B2 (ja) | 2018-03-22 | 2022-08-10 | 液晶制御回路、電子時計、及び液晶制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018054658A JP2019168518A (ja) | 2018-03-22 | 2018-03-22 | 液晶制御回路、電子時計、及び液晶制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022127507A Division JP7456465B2 (ja) | 2018-03-22 | 2022-08-10 | 液晶制御回路、電子時計、及び液晶制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019168518A true JP2019168518A (ja) | 2019-10-03 |
Family
ID=67985572
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018054658A Pending JP2019168518A (ja) | 2018-03-22 | 2018-03-22 | 液晶制御回路、電子時計、及び液晶制御方法 |
| JP2022127507A Active JP7456465B2 (ja) | 2018-03-22 | 2022-08-10 | 液晶制御回路、電子時計、及び液晶制御方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022127507A Active JP7456465B2 (ja) | 2018-03-22 | 2022-08-10 | 液晶制御回路、電子時計、及び液晶制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20190295486A1 (ja) |
| JP (2) | JP2019168518A (ja) |
| CN (1) | CN110299119B (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102349A1 (ja) * | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 液晶表示装置、表示方法、表示プログラム及びコンピュータ読み取り可能な記録媒体 |
| WO2011102202A1 (ja) * | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 駆動回路及び液晶表示装置 |
| WO2013084813A1 (ja) * | 2011-12-07 | 2013-06-13 | シャープ株式会社 | 表示装置および電子機器 |
| JP2015087437A (ja) * | 2013-10-29 | 2015-05-07 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置の駆動方法及びドットマトリクス型表示装置 |
| CN206258659U (zh) * | 2015-12-01 | 2017-06-16 | 株式会社日本显示器 | 显示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5117309B1 (ja) * | 1970-12-17 | 1976-06-01 | ||
| JP3428550B2 (ja) * | 2000-02-04 | 2003-07-22 | 日本電気株式会社 | 液晶表示装置 |
| KR101242727B1 (ko) * | 2006-07-25 | 2013-03-12 | 삼성디스플레이 주식회사 | 신호 생성 회로 및 이를 포함하는 액정 표시 장치 |
| US8471793B2 (en) * | 2007-04-27 | 2013-06-25 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US8836680B2 (en) * | 2011-08-04 | 2014-09-16 | Sharp Kabushiki Kaisha | Display device for active storage pixel inversion and method of driving the same |
| DE102012024520B4 (de) * | 2012-09-28 | 2017-06-22 | Lg Display Co., Ltd. | Organische lichtemittierende Anzeige und Verfahren zum Entfernen eines Bildverbleibs von derselben |
| US9959821B2 (en) * | 2013-12-11 | 2018-05-01 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving same |
| JP2015118506A (ja) * | 2013-12-18 | 2015-06-25 | シナプティクス・ディスプレイ・デバイス合同会社 | タッチパネル制御回路及びそれを備える半導体集積回路 |
| CN105939157B (zh) * | 2015-03-03 | 2019-08-06 | 卡西欧计算机株式会社 | 电平变换电路以及投影装置 |
| CN104730793B (zh) * | 2015-04-15 | 2018-03-20 | 合肥京东方光电科技有限公司 | 像素结构及其驱动方法、显示面板和显示装置 |
| JP6337863B2 (ja) * | 2015-10-14 | 2018-06-06 | 京セラドキュメントソリューションズ株式会社 | 表示装置及びこれを含む画像形成装置 |
| JP2018132716A (ja) * | 2017-02-17 | 2018-08-23 | カシオ計算機株式会社 | 液晶駆動装置、電子時計、液晶駆動方法、及びプログラム |
| TWI631402B (zh) * | 2017-06-20 | 2018-08-01 | 友達光電股份有限公司 | 陣列基板與顯示面板 |
-
2018
- 2018-03-22 JP JP2018054658A patent/JP2019168518A/ja active Pending
-
2019
- 2019-03-19 US US16/358,222 patent/US20190295486A1/en not_active Abandoned
- 2019-03-22 CN CN201910222561.9A patent/CN110299119B/zh active Active
-
2020
- 2020-09-08 US US17/014,730 patent/US11295686B2/en active Active
-
2022
- 2022-08-10 JP JP2022127507A patent/JP7456465B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102349A1 (ja) * | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 液晶表示装置、表示方法、表示プログラム及びコンピュータ読み取り可能な記録媒体 |
| WO2011102202A1 (ja) * | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 駆動回路及び液晶表示装置 |
| WO2013084813A1 (ja) * | 2011-12-07 | 2013-06-13 | シャープ株式会社 | 表示装置および電子機器 |
| JP2015087437A (ja) * | 2013-10-29 | 2015-05-07 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置の駆動方法及びドットマトリクス型表示装置 |
| CN206258659U (zh) * | 2015-12-01 | 2017-06-16 | 株式会社日本显示器 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110299119A (zh) | 2019-10-01 |
| US20200402474A1 (en) | 2020-12-24 |
| JP7456465B2 (ja) | 2024-03-27 |
| JP2022161961A (ja) | 2022-10-21 |
| US20190295486A1 (en) | 2019-09-26 |
| CN110299119B (zh) | 2021-09-24 |
| US11295686B2 (en) | 2022-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3749147B2 (ja) | 表示装置 | |
| JP6114703B2 (ja) | タイミングコントローラ、及びこれを有する表示装置 | |
| CN109542263B (zh) | 显示驱动器、显示设备和驱动显示面板的方法 | |
| CN107615369B (zh) | 控制装置、显示装置、控制方法、及计算机可读取存储介质 | |
| US20010048417A1 (en) | Liquid crystal display device | |
| US9001015B2 (en) | Liquid crystal display device, display method, display program, and computer readable recording medium | |
| JP2007041258A (ja) | 画像表示装置およびタイミングコントローラ | |
| JP2019168518A (ja) | 液晶制御回路、電子時計、及び液晶制御方法 | |
| JP2000284761A (ja) | 表示装置および表示装置用インターフェイス回路 | |
| JP6816765B2 (ja) | 車両用表示装置 | |
| TWI797543B (zh) | 驅動裝置及其操作方法 | |
| JP7366522B2 (ja) | 液晶制御回路、電子時計、および液晶制御方法 | |
| US10692451B2 (en) | Liquid crystal control circuit, electronic timepiece, and liquid crystal control method | |
| CN111487896A (zh) | 半导体装置 | |
| JP2018013723A (ja) | 表示装置 | |
| JP2002244610A (ja) | 表示装置 | |
| US10636371B2 (en) | Driving device, electronic timepiece, driving method, and storage medium | |
| JPH11272227A (ja) | 表示制御回路 | |
| JP2022111247A (ja) | 表示ドライバ、表示装置及び表示パネルの駆動方法 | |
| JP2006098944A (ja) | 表示制御装置及び画像形成装置 | |
| JP2019062653A (ja) | 電源制御装置、電子時計、電源制御方法、及びプログラム | |
| JP2017098657A (ja) | 映像処理装置、映像処理方法、表示装置及びプロジェクター | |
| JP2001154628A (ja) | 表示装置 | |
| JP2009025677A (ja) | 液晶パネルの駆動制御回路および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220517 |