JP7366522B2 - 液晶制御回路、電子時計、および液晶制御方法 - Google Patents
液晶制御回路、電子時計、および液晶制御方法 Download PDFInfo
- Publication number
- JP7366522B2 JP7366522B2 JP2018054626A JP2018054626A JP7366522B2 JP 7366522 B2 JP7366522 B2 JP 7366522B2 JP 2018054626 A JP2018054626 A JP 2018054626A JP 2018054626 A JP2018054626 A JP 2018054626A JP 7366522 B2 JP7366522 B2 JP 7366522B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- vcom
- crystal control
- control circuit
- mip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/08—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques
- G04G9/12—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques using light valves, e.g. liquid crystals
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0005—Transmission of control signals
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0082—Visual time or date indication means by building-up characters using a combination of indicating elements and by selecting desired characters out of a number of characters or by selecting indicating elements the positions of which represents the time, i.e. combinations of G04G9/02 and G04G9/08
- G04G9/0094—Visual time or date indication means by building-up characters using a combination of indicating elements and by selecting desired characters out of a number of characters or by selecting indicating elements the positions of which represents the time, i.e. combinations of G04G9/02 and G04G9/08 using light valves, e.g. liquid crystals
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/02—Visual time or date indication means by selecting desired characters out of a number of characters or by selecting indicating elements the position of which represent the time, e.g. by using multiplexing techniques
- G04G9/06—Visual time or date indication means by selecting desired characters out of a number of characters or by selecting indicating elements the position of which represent the time, e.g. by using multiplexing techniques using light valves, e.g. liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Electric Clocks (AREA)
Description
本発明は、液晶制御回路、電子時計、および液晶制御方法に関する。
近年、携帯電話に代表されるモバイル機器の進化は目覚ましく、搭載されるディスプレイに対する高性能化と高機能化の要求はますます高くなっている。ディスプレイへの要求性能としては、大画面化、高精細化、薄型軽量化、狭額縁化、低消費電力化、高輝度化、広視野角化、高速応答化等がある。
また、モバイル機器は多くの場合バッテリにより駆動されるため、システムの消費電力とバッテリ容量により使用時間が決定される。そのため、システムとしての低消費電力化は必須となり、機器に搭載されるデバイス個々にも低消費電力化が非常に強く要求される。このような用途には、ＭＩＰ（メモリインピクセル）液晶が適している。特許文献１には、ＭＩＰ液晶の制御に係る発明が記載されている。
一般的な液晶では、モバイル機器の待ち受けに使われるような静止画像であっても、電流を流し続けなければ、その静止画像を表示し続けることができない。これに対してＭＩＰ液晶は、画面を構成する画素の中にメモリを持っており、一度画像を表示させると、電流を流さなくても、その静止画像が表示される。
ＭＩＰ液晶は、表示用途の素子として競合する電子ペーパに対し、データ更新時の消費電力の小ささと画像書換時間の短さ、明環境と暗環境における視認性において優位性を持っている。電子ペーパは画面を書き換える際に画面のリフレッシュが必要であるため、動画を表示できないが、ＭＩＰ液晶は動画表示が可能である。
またＭＩＰ液晶は、表示用途の素子として競合する有機ＥＬ（electro-luminescence）に対し、消費電力と明環境における視認性で優位性を有している。有機ＥＬは自発光特性を有する各表示素子に一定の電流が流れるが、ＭＩＰ液晶では、静止画像を表示し続けているとき、各表示素子に電流は流れない。
ＭＩＰ液晶は、液晶の信頼性を保つために表示素子に印加するＣＯＭ反転信号と画像データ信号のタイミングとが同期していない。このようなＭＩＰ液晶パネルにおいて、その出力タイミングが重なってしまうと正常に画像の書き込みが行われない可能性がある。そのため、ＣＯＭ反転信号と画像データ信号の競合を避けるタイミング制御が必要である。
特許文献１に記載の発明によれば、ＣＯＭ反転信号と画像データ信号の競合を避けることができる。しかし、特許文献１の発明では、画像データ信号が本来の送信タイミングとは異なるタイミングで送信されるため、動画表示の品位を損なってしまう。
特許文献１に記載の発明によれば、ＣＯＭ反転信号と画像データ信号の競合を避けることができる。しかし、特許文献１の発明では、画像データ信号が本来の送信タイミングとは異なるタイミングで送信されるため、動画表示の品位を損なってしまう。
そこで、本発明は、ＭＩＰ液晶パネルのように、液晶の信頼性を保つためのＣＯＭ反転信号と画像データ信号のタイミングが同期していない液晶において、フレームレートを保ちつつ、ＶＣＯＭ反転信号と画像データ信号の競合を避けることを課題とする。
本発明は、上記目的を達成するため、
画像信号に応じた電位を保持する記憶素子、および、前記記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されているＭＩＰ（メモリインピクセル）液晶パネルを駆動制御する液晶制御回路であって、
前記液晶制御回路は、前記ＭＩＰ液晶パネルへ出力する前記画像信号を活性化するイネーブル信号を出力している第１のモードでは、前記液晶制御回路が前記ＭＩＰ液晶パネルの更新に係るデータ送信命令を受け付けてから第１の所定期間が経過すると前記表示素子に印加する交流電圧の極性を反転させ、極性の反転が完了した後第２の所定期間が経過すると前記イネーブル信号を出力する、
ことを特徴とする液晶制御回路である。
画像信号に応じた電位を保持する記憶素子、および、前記記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されているＭＩＰ（メモリインピクセル）液晶パネルを駆動制御する液晶制御回路であって、
前記液晶制御回路は、前記ＭＩＰ液晶パネルへ出力する前記画像信号を活性化するイネーブル信号を出力している第１のモードでは、前記液晶制御回路が前記ＭＩＰ液晶パネルの更新に係るデータ送信命令を受け付けてから第１の所定期間が経過すると前記表示素子に印加する交流電圧の極性を反転させ、極性の反転が完了した後第２の所定期間が経過すると前記イネーブル信号を出力する、
ことを特徴とする液晶制御回路である。
本発明によれば、ＭＩＰ液晶パネルのように、液晶の信頼性を保つためのＣＯＭ反転信号と画像データ信号のタイミングが同期していない液晶において、フレームレートを保ちつつ、ＶＣＯＭ反転信号と画像データ信号の競合を避けることが可能となる。
以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
ＭＩＰ液晶のように、液晶の信頼性を保つためのＣＯＭ反転信号（ＶＣＯＭ）と画像データ信号のタイミングが同期していない液晶において、ＶＣＯＭと画像データ信号のタイミングの競合を避ける制御を行う。
ＭＩＰ液晶のように、液晶の信頼性を保つためのＣＯＭ反転信号（ＶＣＯＭ）と画像データ信号のタイミングが同期していない液晶において、ＶＣＯＭと画像データ信号のタイミングの競合を避ける制御を行う。
図１は、本実施形態のＶＣＯＭ同期送信回路５を含む電子時計１の概略を示す構成図である。
電子時計１は、ＣＰＵ（Central Processing Unit）２と、ＤＭＡ（Direct Memory Access）コントローラ３と、ＲＡＭ４（Random Access Memory）を備える。電子時計１は更に、ＶＣＯＭ同期送信回路５と、ＭＩＰ液晶パネル６を含んで構成される。電子時計１は、時刻を計測し、この時刻を表示するものである。
電子時計１は、ＣＰＵ（Central Processing Unit）２と、ＤＭＡ（Direct Memory Access）コントローラ３と、ＲＡＭ４（Random Access Memory）を備える。電子時計１は更に、ＶＣＯＭ同期送信回路５と、ＭＩＰ液晶パネル６を含んで構成される。電子時計１は、時刻を計測し、この時刻を表示するものである。
ＣＰＵ２は、この電子時計１を統轄制御するものであり、ＤＭＡコントローラ３とＶＣＯＭ同期送信回路５に接続されて、これらを直接に制御する。ＣＰＵ２は、ＶＣＯＭ同期送信回路５に対してモード切替信号とＶＣＯＭ反転回数を設定し、更にデータ送信命令を出力する。ここでＣＰＵ２は、ＶＣＯＭ反転回数として、ＶＣＯＭの反転がなるべく少なくなり、かつＭＩＰ液晶パネルの信頼性に影響が出ないような最適値を選んで設定している。
ＤＭＡコントローラ３は、後記するＲＡＭ４からＶＣＯＭ同期送信回路５を介してＭＩＰ液晶パネル６に画像データを転送する専用回路である。ＣＰＵ２がデータ送信命令をＶＣＯＭ同期送信回路５に出力したのち、画像データをＶＣＯＭ同期送信回路５に出力する際に用いられる。なお、ＤＭＡコントローラ３は、汎用的なＤＭＡコントローラとしてではなく、データ出力用の専用回路によって構成されてもよい。
ＲＡＭ４は、揮発性の半導体記憶装置であり、ＭＩＰ液晶パネル６に表示される画像データを蓄える。
ＲＡＭ４は、揮発性の半導体記憶装置であり、ＭＩＰ液晶パネル６に表示される画像データを蓄える。
ＶＣＯＭ同期送信回路５は、ＭＩＰ液晶パネル６に画像データとＶＣＯＭとイネーブル信号を出力して駆動制御する液晶制御回路である。画像データとは、ＭＩＰ液晶パネル６に表示するための画像の情報である。ＶＣＯＭとは、ＭＩＰ液晶パネル６の信頼性を保つために、交流電圧の極性を指定するＣＯＭ反転信号である。イネーブル信号は、図１に示したENBSとENBGであり、ＭＩＰ液晶パネル６において画像データを活性化（イネーブル）するものである。
このＶＣＯＭ同期送信回路５は、ＣＰＵ２によって設定されたモード切替信号により、動作モードを決定する。更にＶＣＯＭ同期送信回路５は、ＶＣＯＭの反転から次の反転までに、指定回数分の画像データを送信する。
ＭＩＰ液晶パネル６には、画像信号に応じた電位を保持する記憶素子、および、この記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されている。ＭＩＰ液晶パネル６は、各画素内に、画像信号に応じた電位を保持する記憶素子として１ビットのスタティックＲＡＭを内蔵している。
ＭＩＰ液晶パネル６は、ゲートバスラインが選択されたとき、データバスラインのデータをスタティックＲＡＭに記憶する。スタティックＲＡＭに記憶したデータに応じて、表示電圧供給回路（不図示）は、表示素子の画素電極に電圧を供給する。そして、各表示素子は、対向電極と画素電極間に印加された電圧により表示を行う。
表示データを書き換える場合は、周辺回路を動作させ、各画素内のスタティックＲＡＭのデータを更新する。静止画表示で表示の書換えが必要ない場合、画素電極へは表示電圧供給回路より常に電位供給が行われ、画素電極の電位変動は発生しない。そのためＭＩＰ液晶パネル６のＶＣＯＭの反転周期は、１Ｈｚという低周波数に設定することが可能である。これにより、ＭＩＰ液晶パネル６は、極めて消費電力を小さくすることができる。
図２は、電子時計１の外観図である。
この電子時計１は、デジタル腕時計であり、ＭＩＰ液晶パネル６に数字で時刻を表示する。この電子時計１は、極めて小さな電池で長期間に亘って駆動することが望まれるため、消費電力を低減することは極めて重要である。
この電子時計１は、デジタル腕時計であり、ＭＩＰ液晶パネル６に数字で時刻を表示する。この電子時計１は、極めて小さな電池で長期間に亘って駆動することが望まれるため、消費電力を低減することは極めて重要である。
図３は、ＶＣＯＭ周期的反転モードのタイムチャートである。
ＶＣＯＭ周期的反転モード（第２のモード）では、モード切替信号はＬレベルに設定されている。ＶＣＯＭ周期的反転モードにおいてＶＣＯＭは、所定周期で反転する。本実施形態のＶＣＯＭは、１秒ごとに極性が反転している。
ＶＣＯＭ周期的反転モード（第２のモード）では、モード切替信号はＬレベルに設定されている。ＶＣＯＭ周期的反転モードにおいてＶＣＯＭは、所定周期で反転する。本実施形態のＶＣＯＭは、１秒ごとに極性が反転している。
ＶＣＯＭ周期的反転モードでは、データ送信命令が無い。よってイネーブル信号は出力されず、データ送信中フラグはＬのままであり、データ送信終了割込は発生しない。したがってＶＣＯＭと画像データ出力信号のタイミングの競合は発生しない。
図４は、ＶＣＯＭ同期送信モードで、１フレームごとにＶＣＯＭを反転するタイムチャートである。なお、各図では、期間thVCOMを単に“th”と記載し、期間trVCOMを単に“tr”と記載し、期間tcVCOMを単に“tc”と記載している。
ＶＣＯＭ同期送信モードにおいてＶＣＯＭは、所定周期で反転するのではなく、データ信号の送信の直前（trVCOM+tsVCOM）に反転している。これにより、必ずＶＣＯＭ反転タイミングとデータ送信タイミングがずれるようにしている。期間trVCOMは、ＶＣＯＭ信号の極性反転に要する過渡期間である。期間tsVCOMは、ＶＣＯＭ信号の極性反転後、データ送信が行えるようになるまでの期間である。
ＶＣＯＭ同期送信モードにおいてＶＣＯＭは、所定周期で反転するのではなく、データ信号の送信の直前（trVCOM+tsVCOM）に反転している。これにより、必ずＶＣＯＭ反転タイミングとデータ送信タイミングがずれるようにしている。期間trVCOMは、ＶＣＯＭ信号の極性反転に要する過渡期間である。期間tsVCOMは、ＶＣＯＭ信号の極性反転後、データ送信が行えるようになるまでの期間である。
図４の例では、時刻ｔ０において、ＣＰＵ２がＶＣＯＭ同期送信回路５に対してデータ送信命令を出力する。すると、データ送信中フラグがＬレベルからＨレベルに変化する。これらによりＶＣＯＭ同期送信回路５は、ＣＰＵ２に対して、データ送信命令を受け付けたことを通知している。
時刻ｔ１は、時刻ｔ０から期間thVCOM（第１の所定期間）だけ経過している。この時刻ｔ１において、ＶＣＯＭはＬレベルからＨレベルに変化する。これにより、ＭＩＰ液晶パネル６の交流極性が反転する。
時刻ｔ１は、時刻ｔ０から期間thVCOM（第１の所定期間）だけ経過している。この時刻ｔ１において、ＶＣＯＭはＬレベルからＨレベルに変化する。これにより、ＭＩＰ液晶パネル６の交流極性が反転する。
時刻ｔ２は、時刻ｔ１から期間（trVCOM+tsVCOM）（第２の所定期間）だけ経過している。この時刻ｔ２において、イネーブル信号はパルス状となる。これによりＭＩＰ液晶パネル６は、画像データ信号を活性化する。言い換えると、時刻ｔ２においてＶＣＯＭ同期送信回路５は、画像データ信号の出力を開始する。
時刻ｔ３は、イネーブル信号のパルスが終了する時刻であり、時刻ｔ２から期間twだけ経過している。この時刻ｔ３において、データ送信中フラグがＨレベルからＬレベルに変化し、かつデータ送信終了割込が発生している。これらにより、ＣＰＵ２に対して、次のデータ送信が可能であることを通知している。
これら時刻ｔ０～ｔ３の一連の動作によって、画像フレームを構成する一群の画像データがＭＩＰ液晶パネル６に出力される。
これら時刻ｔ０～ｔ３の一連の動作によって、画像フレームを構成する一群の画像データがＭＩＰ液晶パネル６に出力される。
時刻ｔ４において、ＣＰＵ２がＶＣＯＭ同期送信回路５に対してデータ送信命令を出力する。すると、データ送信中フラグがＬレベルからＨレベルに変化する。これらにより、ＶＣＯＭ同期送信回路５は、ＣＰＵ２に対して、データ送信命令を受け付けたことを通知している。
時刻ｔ５は、時刻ｔ４から期間thVCOMだけ経過している。この時刻ｔ５において、ＶＣＯＭはＨレベルからＬレベルに変化しており、極性が反転している。
時刻ｔ５は、時刻ｔ４から期間thVCOMだけ経過している。この時刻ｔ５において、ＶＣＯＭはＨレベルからＬレベルに変化しており、極性が反転している。
時刻ｔ６は、時刻ｔ５から期間（trVCOM+tsVCOM）だけ経過している。この時刻ｔ６において、イネーブル信号はパルス状となる。これによりＭＩＰ液晶パネル６は、画像データ信号を活性化する。言い換えると、時刻ｔ６においてＶＣＯＭ同期送信回路５は、画像データ信号の出力を開始する。
時刻ｔ７は、イネーブル信号のパルスが終了する時刻であり、時刻ｔ６から期間twだけ経過している。この時刻ｔ７において、データ送信中フラグがＨレベルからＬレベルに変化し、かつデータ送信終了割込が発生している。これらにより、ＣＰＵ２に対して、次のデータ送信が可能であることを通知している。
これら時刻ｔ４～ｔ７の一連の動作によって、画像フレームを構成する一群の画像データがＭＩＰ液晶パネル６に出力される。
これら時刻ｔ４～ｔ７の一連の動作によって、画像フレームを構成する一群の画像データがＭＩＰ液晶パネル６に出力される。
時刻ｔ８～ｔ１１における各信号の変化は、時刻ｔ０～ｔ３における各信号の変化と同様である。
このように、ＶＣＯＭ同期送信モード（第１のモード）では、イネーブル信号の出力と同期して、各表示素子に印加する交流電圧の極性を反転させている。これにより、ＶＣＯＭ反転信号と画像データ信号の競合を避けることができる。
このように、ＶＣＯＭ同期送信モード（第１のモード）では、イネーブル信号の出力と同期して、各表示素子に印加する交流電圧の極性を反転させている。これにより、ＶＣＯＭ反転信号と画像データ信号の競合を避けることができる。
図５は、ＶＣＯＭ同期送信モードで、２フレームごとにＶＣＯＭ反転するタイムチャートである。
毎データ送信の度にＶＣＯＭを反転して所定期間だけ待機すると、ＭＩＰ液晶パネル６のフレームレートが低下するおそれがある。そこで、本実施形態は、ＶＣＯＭ反転回数の設定を可能にする。例えば、データ送信ｎ回（ｎは２以上の整数）につきＶＣＯＭを反転して所定期間だけ待機する。ＶＣＯＭの反転は、最初の１回のみである。図５で示すタイムチャートは、データ送信２回につきＶＣＯＭを１回だけ反転している。これにより、フレームレートを保ちつつ、ＶＣＯＭ反転信号とデータ信号の競合を避けることができる。
毎データ送信の度にＶＣＯＭを反転して所定期間だけ待機すると、ＭＩＰ液晶パネル６のフレームレートが低下するおそれがある。そこで、本実施形態は、ＶＣＯＭ反転回数の設定を可能にする。例えば、データ送信ｎ回（ｎは２以上の整数）につきＶＣＯＭを反転して所定期間だけ待機する。ＶＣＯＭの反転は、最初の１回のみである。図５で示すタイムチャートは、データ送信２回につきＶＣＯＭを１回だけ反転している。これにより、フレームレートを保ちつつ、ＶＣＯＭ反転信号とデータ信号の競合を避けることができる。
図５の例では、時刻ｔ２０において、ＣＰＵ２がＶＣＯＭ同期送信回路５に対してデータ送信命令を出力する。すると、データ送信中フラグがＬレベルからＨレベルに変化する。これらにより、ＶＣＯＭ同期送信回路５は、ＣＰＵ２に対して、データ送信命令を受け付けたことを通知している。
時刻ｔ２１は、時刻ｔ２０から期間thVCOMだけ経過している。この時刻ｔ２１において、ＶＣＯＭはＬレベルからＨレベルに変化しており、極性が反転している。
時刻ｔ２１は、時刻ｔ２０から期間thVCOMだけ経過している。この時刻ｔ２１において、ＶＣＯＭはＬレベルからＨレベルに変化しており、極性が反転している。
時刻ｔ２２は、時刻ｔ２１から期間（trVCOM+tsVCOM）だけ経過している。この時刻ｔ２２において、イネーブル信号はパルス状となる。これによりＭＩＰ液晶パネル６は、画像データ信号を活性化する。言い換えると、時刻ｔ２２において、画像データ信号の出力が開始される。
時刻ｔ２３は、イネーブル信号のパルスが終了する時刻であり、時刻ｔ２２から期間twだけ経過している。この時刻ｔ２３において、データ送信中フラグがＨレベルからＬレベルに変化し、かつデータ送信終了割込が発生している。これらにより、ＣＰＵ２に対して、次のデータ送信が可能であることを通知している。
時刻ｔ２４において、ＣＰＵ２がＶＣＯＭ同期送信回路５に対してデータ送信命令を出力する。すると、データ送信中フラグがＬレベルからＨレベルに変化する。これらにより、ＶＣＯＭ同期送信回路５は、ＣＰＵ２に対して、データ送信命令を受け付けたことを通知している。
時刻ｔ２５は、時刻ｔ２４から期間Δｔだけ経過している。２回目のデータ送信動作では、ＶＣＯＭを反転しないため所定期間だけ待つ必要はない。そのためデータ送信命令の直後に、次のデータ送信を行うことができる。しかし、実際にはデータ送信命令からイネーブル信号のパルスが立ち上がるまでに、ＭＩＰ液晶パネル６の書換アドレスの設定、画像データの取得および設定等の動作が必要となる。これらに要するのが期間Δｔである。
この時刻ｔ２５において、イネーブル信号はパルス状となる。これによりＭＩＰ液晶パネル６は、画像データ信号を活性化する。言い換えると、時刻ｔ２５において、画像データ信号の出力が開始される。
時刻ｔ２６は、イネーブル信号のパルスが終了する時刻であり、時刻ｔ２５から期間twだけ経過している。この時刻ｔ２６において、データ送信中フラグがＨレベルからＬレベルに変化し、かつデータ送信終了割込が発生している。これらにより、ＣＰＵ２に対して、次のデータ送信が可能であることを通知している。
時刻ｔ２７において、ＣＰＵ２がＶＣＯＭ同期送信回路５に対してデータ送信命令を出力する。すると、データ送信中フラグがＬレベルからＨレベルに変化する。これらにより、ＶＣＯＭ同期送信回路５は、ＣＰＵ２に対して、データ送信命令を受け付けたことを通知している。
時刻ｔ２８は、時刻ｔ２７から期間thVCOMだけ経過している。この時刻ｔ２８において、ＶＣＯＭはＬレベルからＨレベルに変化しており、極性が反転している。
時刻ｔ２８は、時刻ｔ２７から期間thVCOMだけ経過している。この時刻ｔ２８において、ＶＣＯＭはＬレベルからＨレベルに変化しており、極性が反転している。
時刻ｔ２９は、時刻ｔ２８から期間（trVCOM+tsVCOM）だけ経過している。この時刻ｔ２９において、イネーブル信号はパルス状となる。これによりＭＩＰ液晶パネル６は、画像データ信号を活性化する。言い換えると、時刻ｔ２９において、画像データ信号の出力が開始される。
時刻ｔ３０は、イネーブル信号のパルスが終了する時刻であり、時刻ｔ２９から期間twだけ経過している。この時刻ｔ３０において、データ送信中フラグがＨレベルからＬレベルに変化し、かつデータ送信終了割込が発生している。これらにより、ＶＣＯＭ同期送信回路５は、ＣＰＵ２に対して次のデータ送信が可能であることを通知している。
このように制御することで、ＶＣＯＭ同期送信回路５は、ＭＩＰ液晶パネル６のフレームレートを保ちつつ、ＶＣＯＭとデータ送信の競合を避けることが可能となる。
このように制御することで、ＶＣＯＭ同期送信回路５は、ＭＩＰ液晶パネル６のフレームレートを保ちつつ、ＶＣＯＭとデータ送信の競合を避けることが可能となる。
図６は、ＶＣＯＭ同期送信回路５のモード遷移図である。
当初、このＶＣＯＭ同期送信回路５は、ＶＣＯＭを周期的に反転する第２のモード（Ｍ１０）から開始する。このモードＭ１０における処理は、後記する図７で説明する。
当初、このＶＣＯＭ同期送信回路５は、ＶＣＯＭを周期的に反転する第２のモード（Ｍ１０）から開始する。このモードＭ１０における処理は、後記する図７で説明する。
モードＭ１０において、モード切替信号がＨレベルに変化すると、ＶＣＯＭ同期送信回路５は、ＶＣＯＭと同期してデータを送信する第１のモード（Ｍ２０）に遷移する。このモードＭ２０における処理は、後記する図８で説明する。
モードＭ２０において、モード切替信号がＬレベルに変化すると、ＶＣＯＭ同期送信回路５は、ＶＣＯＭを周期的に反転する第２のモード（Ｍ１０）に遷移する。
モードＭ２０において、モード切替信号がＬレベルに変化すると、ＶＣＯＭ同期送信回路５は、ＶＣＯＭを周期的に反転する第２のモード（Ｍ１０）に遷移する。
図７は、ＶＣＯＭ周期的反転モードにおけるフローチャートである。
ＶＣＯＭ同期送信回路５は、処理を開始すると、モード切替信号がＬレベルであるか否かを判定する（ステップＳ１０）。ステップＳ１０において、ＶＣＯＭ同期送信回路５は、モード切替信号がＬレベルでないならば（Ｎｏ）、図７の処理を終了して、図８に示す各種処理に遷移する。ステップＳ１０において、ＶＣＯＭ同期送信回路５は、モード切替信号がＬレベルならば（Ｙｅｓ）、ステップＳ１１に進み、１秒（所定期間）が経過したか否かを判定する（ステップＳ１１）。
ＶＣＯＭ同期送信回路５は、処理を開始すると、モード切替信号がＬレベルであるか否かを判定する（ステップＳ１０）。ステップＳ１０において、ＶＣＯＭ同期送信回路５は、モード切替信号がＬレベルでないならば（Ｎｏ）、図７の処理を終了して、図８に示す各種処理に遷移する。ステップＳ１０において、ＶＣＯＭ同期送信回路５は、モード切替信号がＬレベルならば（Ｙｅｓ）、ステップＳ１１に進み、１秒（所定期間）が経過したか否かを判定する（ステップＳ１１）。
ステップＳ１１において、ＶＣＯＭ同期送信回路５は、１秒が経過したならば（Ｙｅｓ）、ＶＣＯＭを反転して（ステップＳ１２）、ステップＳ１０に戻る。ステップＳ１１において、ＶＣＯＭ同期送信回路５は、１秒が経過していないならば（Ｎｏ）、ステップＳ１０に戻る。
図８は、ＶＣＯＭ同期送信モードにおけるフローチャートである。
このモードに遷移すると、ＶＣＯＭ同期送信回路５は、ＶＣＯＭ反転回数を設定する（ステップＳ３０）。ＶＣＯＭ反転回数は、ＣＰＵ２によってＶＣＯＭ同期送信回路５に対して設定される。
このモードに遷移すると、ＶＣＯＭ同期送信回路５は、ＶＣＯＭ反転回数を設定する（ステップＳ３０）。ＶＣＯＭ反転回数は、ＣＰＵ２によってＶＣＯＭ同期送信回路５に対して設定される。
次にＶＣＯＭ同期送信回路５は、モード切替信号がＨレベルであるか否かを判定する（ステップＳ３１）。ステップＳ３１において、ＶＣＯＭ同期送信回路５は、モード切替信号がＨレベルでないならば（Ｎｏ）、図８の処理を終了して、図７に示す各種処理に遷移する。ステップＳ３１において、ＶＣＯＭ同期送信回路５は、モード切替信号がＨレベルならば（Ｙｅｓ）、ステップＳ３２に進み、データ送信命令を受けたか否かを判定する。
ステップＳ３２において、ＶＣＯＭ同期送信回路５は、データ送信命令を受けていないならば（Ｎｏ）、ステップＳ３１の処理に戻る。ＶＣＯＭ同期送信回路５は、データ送信命令を受けたならば（Ｙｅｓ）、ステップＳ３３の処理に進み、データ送信中フラグをＨに設定する。これによりＣＰＵ２は、ＶＣＯＭ同期送信回路５によってデータ送信命令が受け付けられたことを検出可能である。
その後、ＶＣＯＭ同期送信回路５は、期間thVCOMだけ待ったのち（ステップＳ３４）、ＶＣＯＭを反転し（ステップＳ３５）、更に期間（trVCOM+tsVCOM）だけ待つ（ステップＳ３６）。そして、ＶＣＯＭ同期送信回路５は、イネーブル信号（ENBG,ENBS）を送信する（ステップＳ３７）。ＶＣＯＭ同期送信回路５は、データ送信中フラグをＬレベルに設定し（ステップＳ３８）、データ送信終了割込を発生して（ステップＳ３９）、データ送信動作を終えたタイミングをＣＰＵ２に知らせる。
ステップＳ４０において、ＶＣＯＭ同期送信回路５は、設定された反転回数だけ画像フレームを構成する画像データを送信したか否かを判定する。ＶＣＯＭ同期送信回路５は、設定された反転回数だけ画像フレームを構成する画像データを送信したならば（Ｙｅｓ）、ステップＳ３１の処理に戻る。ＶＣＯＭ同期送信回路５は、設定された反転回数だけ画像データを送信していないならば（Ｎｏ）、ステップＳ３７の処理に戻る。
（変形例）
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能であり、例えば、次の（ａ）～（ｃ）のようなものがある。
（ａ） ＶＣＯＭ同期送信回路５が搭載されるのは、電子時計１に限定されず、任意の電子機器であってもよい。例えば、電子書籍リーダやタブレット、心拍計、歩数計、温度計、ストップウオッチなどであってもよい。
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能であり、例えば、次の（ａ）～（ｃ）のようなものがある。
（ａ） ＶＣＯＭ同期送信回路５が搭載されるのは、電子時計１に限定されず、任意の電子機器であってもよい。例えば、電子書籍リーダやタブレット、心拍計、歩数計、温度計、ストップウオッチなどであってもよい。
（ｂ） ＶＣＯＭ同期送信回路５がデータ送信命令を受けてからＶＣＯＭを反転するまでの期間thVCOMは、ＶＣＯＭ反転信号とデータ信号の競合を避けることができる最小期間に限定されず、前記した最小期間から５００ミリ秒までの間のいずれの値であってもよい。なお５００ミリ秒とは、ＶＣＯＭを周期的に反転させるモードにおける反転周期の半分である。
（ｃ） ＶＣＯＭ同期送信回路５がＶＣＯＭを反転してから、データ送信するまでの期間（trVCOM+tsVCOM）は、ＶＣＯＭ反転信号とデータ信号の競合を避けることができる最小期間に限定されず、前記した最小期間から５００ミリ秒までの間のいずれの値であってもよい。なお５００ミリ秒とは、ＶＣＯＭを周期的に反転させるモードにおける反転周期の半分である。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
〔付記〕
《請求項１》
画像信号に応じた電位を保持する記憶素子、および、前記記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されているＭＩＰ（メモリインピクセル）液晶パネルを駆動制御する液晶制御回路であって、
前記液晶制御回路は、前記ＭＩＰ液晶パネルへ出力する前記画像信号を活性化するイネーブル信号を出力している第１のモードでは、当該イネーブル信号の出力と同期して前記表示素子に印加する交流電圧の極性を反転させる、
ことを特徴とする液晶制御回路。
《請求項２》
前記液晶制御回路は、前記イネーブル信号を前記ＭＩＰ液晶パネルへ出力していない第２のモードでは、前記表示素子に印加する交流電圧の極性を所定周期で反転させる、
ことを特徴とする請求項１に記載の液晶制御回路。
《請求項３》
前記液晶制御回路は、前記第１のモードでは、前記表示素子に印加する交流電圧の極性を反転させたのちに第１の所定期間が経過すると、前記イネーブル信号を出力する、
ことを特徴とする請求項１または２に記載の液晶制御回路。
《請求項４》
前記液晶制御回路は、前記第１のモードでは、所定回数のイネーブル信号の出力と、前記表示素子に印加する交流電圧の極性の反転とを同期させる、
ことを特徴とする請求項１または２に記載の液晶制御回路。
《請求項５》
請求項１から４のうちいずれか１項に記載の液晶制御回路と、
前記ＭＩＰ液晶パネルと、
を備えた電子時計。
《請求項６》
画像信号に応じた電位を保持する記憶素子、および、前記記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されているＭＩＰ液晶パネルを駆動制御する液晶制御方法であって、
液晶制御回路は、前記ＭＩＰ液晶パネルへ出力する前記画像信号を活性化するイネーブル信号を出力している第１のモードでは、当該イネーブル信号の出力と同期して前記表示素子に印加する交流電圧の極性を反転させ、
前記イネーブル信号を前記ＭＩＰ液晶パネルへ出力していない第２のモードでは、前記表示素子に印加する交流電圧の極性を所定周期で反転させる、
ことを特徴とする液晶制御方法。
〔付記〕
《請求項１》
画像信号に応じた電位を保持する記憶素子、および、前記記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されているＭＩＰ（メモリインピクセル）液晶パネルを駆動制御する液晶制御回路であって、
前記液晶制御回路は、前記ＭＩＰ液晶パネルへ出力する前記画像信号を活性化するイネーブル信号を出力している第１のモードでは、当該イネーブル信号の出力と同期して前記表示素子に印加する交流電圧の極性を反転させる、
ことを特徴とする液晶制御回路。
《請求項２》
前記液晶制御回路は、前記イネーブル信号を前記ＭＩＰ液晶パネルへ出力していない第２のモードでは、前記表示素子に印加する交流電圧の極性を所定周期で反転させる、
ことを特徴とする請求項１に記載の液晶制御回路。
《請求項３》
前記液晶制御回路は、前記第１のモードでは、前記表示素子に印加する交流電圧の極性を反転させたのちに第１の所定期間が経過すると、前記イネーブル信号を出力する、
ことを特徴とする請求項１または２に記載の液晶制御回路。
《請求項４》
前記液晶制御回路は、前記第１のモードでは、所定回数のイネーブル信号の出力と、前記表示素子に印加する交流電圧の極性の反転とを同期させる、
ことを特徴とする請求項１または２に記載の液晶制御回路。
《請求項５》
請求項１から４のうちいずれか１項に記載の液晶制御回路と、
前記ＭＩＰ液晶パネルと、
を備えた電子時計。
《請求項６》
画像信号に応じた電位を保持する記憶素子、および、前記記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されているＭＩＰ液晶パネルを駆動制御する液晶制御方法であって、
液晶制御回路は、前記ＭＩＰ液晶パネルへ出力する前記画像信号を活性化するイネーブル信号を出力している第１のモードでは、当該イネーブル信号の出力と同期して前記表示素子に印加する交流電圧の極性を反転させ、
前記イネーブル信号を前記ＭＩＰ液晶パネルへ出力していない第２のモードでは、前記表示素子に印加する交流電圧の極性を所定周期で反転させる、
ことを特徴とする液晶制御方法。
１ 電子時計
２ ＣＰＵ
３ ＤＭＡコントローラ
４ ＲＡＭ
５ ＶＣＯＭ同期送信回路 （液晶制御回路）
６ ＭＩＰ液晶パネル
２ ＣＰＵ
３ ＤＭＡコントローラ
４ ＲＡＭ
５ ＶＣＯＭ同期送信回路 （液晶制御回路）
６ ＭＩＰ液晶パネル
Claims (5)
- 画像信号に応じた電位を保持する記憶素子、および、前記記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されているＭＩＰ（メモリインピクセル）液晶パネルを駆動制御する液晶制御回路であって、
前記液晶制御回路は、前記ＭＩＰ液晶パネルへ出力する前記画像信号を活性化するイネーブル信号を出力している第１のモードでは、前記液晶制御回路が前記ＭＩＰ液晶パネルの更新に係るデータ送信命令を受け付けてから第１の所定期間が経過すると前記表示素子に印加する交流電圧の極性を反転させ、極性の反転が完了した後第２の所定期間が経過すると前記イネーブル信号を出力する、
ことを特徴とする液晶制御回路。 - 前記液晶制御回路は、前記イネーブル信号を前記ＭＩＰ液晶パネルへ出力していない第２のモードでは、前記表示素子に印加する交流電圧の極性を所定周期で反転させる、
ことを特徴とする請求項１に記載の液晶制御回路。 - 前記液晶制御回路は、前記第１のモードでは、所定回数のイネーブル信号の出力と、前記表示素子に印加する交流電圧の極性の反転とを同期させる、
ことを特徴とする請求項１または２に記載の液晶制御回路。 - 請求項１から３のうちいずれか１項に記載の液晶制御回路と、
前記ＭＩＰ液晶パネルと、
を備えた電子時計。 - 画像信号に応じた電位を保持する記憶素子、および、前記記憶素子が保持する電位に応じた電圧が印加される表示素子を備えた画素が複数配されているＭＩＰ液晶パネルを駆動制御する液晶制御方法であって、
液晶制御回路は、前記ＭＩＰ液晶パネルへ出力する前記画像信号を活性化するイネーブル信号を出力している第１のモードでは、前記液晶制御回路が前記ＭＩＰ液晶パネルの更新に係るデータ送信命令を受け付けてから第１の所定期間が経過すると前記表示素子に印加する交流電圧の極性を反転させ、極性の反転が完了した後第２の所定期間が経過すると前記イネーブル信号を出力し、
前記イネーブル信号を前記ＭＩＰ液晶パネルへ出力していない第２のモードでは、前記表示素子に印加する交流電圧の極性を所定周期で反転させる、
ことを特徴とする液晶制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018054626A JP7366522B2 (ja) | 2018-03-22 | 2018-03-22 | 液晶制御回路、電子時計、および液晶制御方法 |
| US16/357,979 US10783845B2 (en) | 2018-03-22 | 2019-03-19 | Liquid crystal control circuit, electronic timepiece, and liquid crystal control method |
| CN201910208215.5A CN110299117B (zh) | 2018-03-22 | 2019-03-19 | 液晶控制电路、电子表以及液晶控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018054626A JP7366522B2 (ja) | 2018-03-22 | 2018-03-22 | 液晶制御回路、電子時計、および液晶制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019168516A JP2019168516A (ja) | 2019-10-03 |
| JP7366522B2 true JP7366522B2 (ja) | 2023-10-23 |
Family
ID=67985530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018054626A Active JP7366522B2 (ja) | 2018-03-22 | 2018-03-22 | 液晶制御回路、電子時計、および液晶制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10783845B2 (ja) |
| JP (1) | JP7366522B2 (ja) |
| CN (1) | CN110299117B (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060145985A1 (en) | 2004-12-31 | 2006-07-06 | Hwang Han W | Liquid crystal display device and driving method thereof |
| WO2011102349A1 (ja) | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 液晶表示装置、表示方法、表示プログラム及びコンピュータ読み取り可能な記録媒体 |
| WO2011102202A1 (ja) | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 駆動回路及び液晶表示装置 |
| WO2013084813A1 (ja) | 2011-12-07 | 2013-06-13 | シャープ株式会社 | 表示装置および電子機器 |
| CN206258659U (zh) | 2015-12-01 | 2017-06-16 | 株式会社日本显示器 | 显示装置 |
| WO2017169406A1 (ja) | 2016-03-31 | 2017-10-05 | カシオ計算機株式会社 | ドットマトリクス型表示装置および時刻表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10198311A (ja) * | 1996-12-30 | 1998-07-31 | Casio Comput Co Ltd | 液晶駆動方法及び液晶表示装置 |
| JP4380439B2 (ja) * | 2004-07-16 | 2009-12-09 | ソニー株式会社 | データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器 |
| CN101188091A (zh) * | 2006-11-17 | 2008-05-28 | 上海广电Nec液晶显示器有限公司 | 一种液晶显示器扫描驱动方法 |
| CN101887697B (zh) * | 2009-05-11 | 2012-12-12 | 联咏科技股份有限公司 | 用于降低液晶面板的共振能量的方法及液晶显示器 |
| JP5865134B2 (ja) * | 2012-03-15 | 2016-02-17 | 株式会社ジャパンディスプレイ | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
| JP6305725B2 (ja) * | 2013-10-29 | 2018-04-04 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置の駆動方法及びドットマトリクス型表示装置 |
| KR102156769B1 (ko) * | 2013-12-26 | 2020-09-16 | 엘지디스플레이 주식회사 | 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법 |
| KR102331176B1 (ko) * | 2015-06-11 | 2021-11-26 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP6686390B2 (ja) * | 2015-11-30 | 2020-04-22 | セイコーエプソン株式会社 | 計時装置、電子機器、及び、移動体 |
| CN106297686B (zh) * | 2016-05-18 | 2017-09-15 | 京东方科技集团股份有限公司 | 像素内存储单元、像素内数据存储方法以及像素阵列 |
-
2018
- 2018-03-22 JP JP2018054626A patent/JP7366522B2/ja active Active
-
2019
- 2019-03-19 US US16/357,979 patent/US10783845B2/en active Active
- 2019-03-19 CN CN201910208215.5A patent/CN110299117B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060145985A1 (en) | 2004-12-31 | 2006-07-06 | Hwang Han W | Liquid crystal display device and driving method thereof |
| WO2011102349A1 (ja) | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 液晶表示装置、表示方法、表示プログラム及びコンピュータ読み取り可能な記録媒体 |
| WO2011102202A1 (ja) | 2010-02-19 | 2011-08-25 | シャープ株式会社 | 駆動回路及び液晶表示装置 |
| WO2013084813A1 (ja) | 2011-12-07 | 2013-06-13 | シャープ株式会社 | 表示装置および電子機器 |
| CN206258659U (zh) | 2015-12-01 | 2017-06-16 | 株式会社日本显示器 | 显示装置 |
| WO2017169406A1 (ja) | 2016-03-31 | 2017-10-05 | カシオ計算機株式会社 | ドットマトリクス型表示装置および時刻表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10783845B2 (en) | 2020-09-22 |
| US20190295485A1 (en) | 2019-09-26 |
| JP2019168516A (ja) | 2019-10-03 |
| CN110299117A (zh) | 2019-10-01 |
| CN110299117B (zh) | 2021-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8854344B2 (en) | Self-refresh panel time synchronization | |
| US11763771B2 (en) | Sink device with variable frame rate and display device including the same | |
| JP4409152B2 (ja) | 表示制御駆動装置および表示システム | |
| RU2445717C1 (ru) | Устройство отображения и мобильный терминал | |
| US7030871B2 (en) | Active matrix display device | |
| WO2017004979A1 (zh) | 数据线驱动方法及单元、源极驱动器、面板驱动装置和显示装置 | |
| KR100910683B1 (ko) | 듀얼 디스플레이 컨트롤러 사이의 인공물이 없는 전환을제공하는 시스템 및 그 방법 | |
| US9299301B2 (en) | Display device and method for driving the display device | |
| JP2009229961A (ja) | 液晶表示制御装置及び電子機器 | |
| US20130321365A1 (en) | Display panel driving and scanning method and system | |
| US9001015B2 (en) | Liquid crystal display device, display method, display program, and computer readable recording medium | |
| JP4160539B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JP2015094806A (ja) | 表示ドライバ、表示システム、及びマイクロコンピュータ | |
| CN113314068A (zh) | 显示面板的驱动方法及其驱动装置、显示装置 | |
| KR20150028075A (ko) | 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템 | |
| JP7366522B2 (ja) | 液晶制御回路、電子時計、および液晶制御方法 | |
| JP2019139060A (ja) | 画像処理装置および画像処理方法 | |
| JP2004287163A (ja) | 表示システム、データドライバ及び表示駆動方法 | |
| JP2007256391A (ja) | 走査信号線駆動装置、液晶表示装置、ならびに液晶表示方法 | |
| JP7187792B2 (ja) | 電子機器、電子時計、液晶制御方法およびプログラム | |
| JP7456465B2 (ja) | 液晶制御回路、電子時計、及び液晶制御方法 | |
| JP2011150306A (ja) | 半導体処理装置 | |
| KR101246568B1 (ko) | 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치 | |
| JP2006154225A (ja) | 画像表示装置およびその制御回路 | |
| US20120287110A1 (en) | Liquid crystal display device, drive method of liquid crystal display device, and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220517 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220812 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230221 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7366522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |