KR100209976B1 - 액정 구동 장치 - Google Patents

액정 구동 장치 Download PDF

Info

Publication number
KR100209976B1
KR100209976B1 KR1019960010928A KR19960010928A KR100209976B1 KR 100209976 B1 KR100209976 B1 KR 100209976B1 KR 1019960010928 A KR1019960010928 A KR 1019960010928A KR 19960010928 A KR19960010928 A KR 19960010928A KR 100209976 B1 KR100209976 B1 KR 100209976B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
voltages
output
circuit
Prior art date
Application number
KR1019960010928A
Other languages
English (en)
Other versions
KR960038725A (ko
Inventor
마사까즈 고바야시
다쯔야 나까이
히로유끼 히라시마
마사히꼬 모노모우시
요시끼 사노
Original Assignee
쓰지 하루오
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰지 하루오, 샤프 가부시키가이샤 filed Critical 쓰지 하루오
Publication of KR960038725A publication Critical patent/KR960038725A/ko
Application granted granted Critical
Publication of KR100209976B1 publication Critical patent/KR100209976B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3692Details of drivers for data electrodes suitable for passive matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3681Details of drivers for scan electrodes suitable for passive matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

N행

Description

액정 구동 장치
제1도는 본 발명의 제1실시예의 전기적 구성을 도시하는 블럭도.
제2a도는 세그먼트 드라이버(52)의 구성을 도시하는 블럭도.
제2b도는 세그먼트 드라이버(52)의 동작을 설명하기 위한 파형도.
제3도는 코먼 드라이버(53)의 구성을 도시하는 블럭도.
제4도는 코먼 드라이버(53)의 동작을 설명하기 위한 도면.
제5도는 제1실시예에서 각 출력의 합성 파형을 도시하는 파형도.
제6도는 제5 출력 파형의 부분적인 확대도.
제7도는 본 발명의 제2 실시예의 전기적 구성을 도시하는 블럭도.
제8a도는 제2 실시예에서 각 출력의 합성 파형을 도시하는 파형도.
제8b도는 종래 기술에서 각 출력의 합성 파형을 도시하는 파형도.
제9도는 본 발명의 제3 실시예의 전기적 구성을 도시하는 블럭도.
제10도는 세그먼트 드라이버(77)의 구성을 도시하는 블럭도.
제11도는 제3 실시예에서 각 출력의 합성 파형을 도시하는 파형도.
제12도는 본 발명의 제4실시예의 전기적 구성을 도시하는 블럭도.
제13도는 제4실시예의 동작 파형을 도시하는 파형도.
제14도는 본 발명의 제5실시예의 전기적 구성을 도시하는 블럭도.
제15도는 제5실시예의 동작 파형을 도시하는 파형도.
제16도는 본 발명의 제6 실시예의 전기적 구성을 도시하는 블럭도.
제17도는 본 발명의 제7 실시예의 전기적 구성을 도시하는 블럭도.
제18도는 본 발명의 제8 실시예의 전기적 구성을 도시하는 블럭도.
제19도는 종래의 단순 매트릭스형 액정 표시 패널(1)을 구동하는 전기적 구성을 도시하는 간략화한 블럭도.
제20a도는 코먼 드라이버(3)의 출력 파형을 도시하는 파형도.
제20b도는 세그먼트 드라이버(2)의 출력 파형을 도시하는 파형도.
제21도는 액정 표시 패널(1)의 기본 구조를 도시하는 측면단면도.
제22도는 액정 표시 패널(1)의 동작을 상태를 설명하기 위한 평면도.
제23도는 액정 표시 패널(1)의 각 전극을 구동하기 위한 출력 파형을 도시하는 파형도.
제24a도는 점등 상태일 때의 각 출력의 합성 파형을 도시하는 파형도.
제24b도는 비점등 상태일 때의 각 출력의 합성 파형을 도시하는 파형도.
제25도는 액정 표시 패널(1)을 교류 구동하는 필요성을 설명하기 위한 모식도.
제26도는 액정재(5)의 광학 특성을 도시하는 그래프.
제27도는 액정 표시 패널(1)을 구동하는 경우의 실제의 출력 파형 이상(理想)적 출력 파형을 비교하여 도시하는 파형도.
제28도는 액정 표시 패널(1)에 계조 표시를 행하기 위한 전형적인 전기적 구성을 도시하는 블럭도.
제29a도는 펄스 폭 변조를 행하는 세그먼트 드라이버(2)의 구성을 도시하는 블럭도.
제28b도는 펄스 폭 변조를 행하는 세그먼트 드라이버(2)의 동작을 설명하기 위한 블럭도.
제30a도는 코먼 드라이버(3)으로부터의 출력 전압을 도시하는 파형도.
제30b도는 세그먼트 드라이버(2)로부터의 출력 전압을 도시하는 파형도.
제30c도는 제30a도 및 제30b도에 도시하는 출력 전압의 파형을 합성하여 도시하는 파형도.
제31도는 제30c도에 도시하는 합성 파형의 2 프레임분을 도시하는 파형도.
제32도는 제31도에 도시하는 영역 A를 호가대하여 도시하는 파형도.
제33도는 선행 기술에서 펄스 수 변조 방식에 의한 변조로 계조 표시를 행하기 위한 세그먼트 드라이버(2a)의 전기적 구성을 도시하는 블럭도.
제34a도는 선행 기술에서 프레임 추출 방식에 의한 변조로 계조 표시를 행하기 위해 이용하는 전환 테이블을 도시하는 도면.
제34b도는 선행 기술에서 프레임 추출 방식에 의한 변조로 계조 표시를 행할 때의 출력 파형을 도시하는 파형도.
* 도면의 주요부분에 대한 부호의 설명
50 : 액정 표시 장치 51 : 액정 표시 패널
52 : 세그먼트 드라이버 53 : 코먼 드라이버
55 : 전압원 회로 56~60 : 버퍼
61~65 : 저항 66 : 가변 저항
본 발명은 단순 매트릭스형의 액정 표시 패널을 시분할 평균 전압법에 의해 구동하는 액정 구동 장치에 관한 것이다.
제19도는 단순 매트릭스형 액정 표시 패널(1)을 구동하는 기본적인 구성을 도시하는 블럭도이다. 액정 표시 패널(1)은 N형의 주사 라인에 상당하는 코먼 드라이버(3)에 의해 구동되는 행 방향 전극과 M열의 데이타 라인에 상당하고 세그먼트 드라이버(2)에 의해 구동되는 열 방향 전극을 갖는다. 이와 같은 N형M열의 액정 패널(1)에 화상을 표시시키는 경우는 코먼 드라이버(3)으로부터, 예를 들면 제20a도에 도시되는 코먼 출력을 상기 주사 라인에 인가하고, 세그먼트 드라이버(2)로부터, 예를 들면 제20b도에 도시되는 세그먼트 출력을 상기 데이타 라인에 인가한다. 코먼 출력은 4값의 전압 V1, V2, V5, V6을 갖고, 세그먼트 출력은 4값의 전압 V1, V3, V4, V6을 갖는다.
제19도의 액정 표시 패널(1)은 제21도에 도시하는 바와 같은 단면 구조를 갖는다. 즉, 액정재(5)를 2개의 글라스 기판(6, 7) 사이에 끼우고, 또 직교하는 형으로 배선되어 있는 열 방향 전극(8) 및 행 방향 전극(9)에 접속되는 전극을 포함하여 구성된다. 행측 배선지(9)의 전극은 제19도의 코먼 드라이버(3)의 접속되고, 열측 배선재(8)의 전극은 제17도의 세그먼트 드라이버(2)에 접속된다. 행 방향 전극(8)과 열 방향 전극(9)와 액정재(5)에 의해 콘덴서가 형성된다. 액정 표시 패널(1)에서는 이 콘덴서에 축척되는 실효 전압을 제어함으로써, 점등 또는 비점등의 제어를 행하고 있다. 행 방향 전극(8) 및 열 방향 전극(9)는 글라스 기판(6, 7)의 액정재(5)에 인접하는 한쪽 표면이 아닌 다른 쪽 표면에 설치되어 테일이 한쪽 표면에 설치되는 구성이어도 좋다.
제22도는 액정 표시 패널(1)의 표시 동작을 설명하기 위한 평면도이다. 제22도에서는 설명을 용이하게 하기 위해 액정 표시 패널(1)의 구성을 3행3열로서 설명을 행한다. 따라서, 액정 표시 패널(1)에는 열 방향 전극인 세그먼트 전극 SEG1, SEG2, SEG3과, 행 방향 전극인 코먼 전극 COM1, COM2, COM3이 형성된다. 제22도에 도시하는 액정 표시 패널(1)에서는 사선으로 도시하는 영역(10)은 비점등 상태를 나타내고, 영역(11)은 점등 상태를 나타낸다. 즉, 코먼 전극 COM1과 세그먼트 전극 SEG1, SEG2의 각 교점과, 코먼 전극 COM2와 세그먼트 전극 SEG3과의 교점과, 코먼 전극 COM3과 세그먼트 전극 SEG2와의 교점이 점등 상태이고, 코먼 전극 COM1과 세그먼트 전극 SEG3과 교점과, 코먼 전극 COM2와 세그먼트 전극 SEG1, SEG2와의 교점과, 코먼 전극 COM3과 세그먼트 전극 SEG1, SEG3과의 각 교점이 비점등 상태이다.
제23도는 제22도에 도시하는 액정 표시 패널(1)을 구동하기 위해 각 전극에 공급되는 전압의 파형도이다. 제23도에서는 코먼 전극 COM1, COM2, COM3에 공급되는 전압의 파형과, 세그먼트 전극 SEG1, SEG2, SEG3에 공급되는 전압의 파형과 제어 신호 FR을 나타낸다. 제어 신호 FR에 대해 상세히 후술한다. 제어 신호 FR이 하이 레벨일 때에, 코먼 전극 COM에는 전압 V1이 순차 인가되고, 전압 V1이 인가되어 있지 않은 코먼 전극에는 전압 V5가 인가된다. 제어 신호 FR이 로우 레벨일 때에, 코먼 전극 COM에는 전압 V6이 순차 인가되고, 전압 V6이 인가되어 있지 않은 코먼 전극에는 전압 V2가 인가된다. 또, 제어 신호 FR이 하이 레벨일 때에, 세그먼트 전극 SEG에는 상기 교점을 점등 상태로 하기 위한 온 전압으로서 전압 V6이 인가되고, 비점등 상태로 하기 위한 오프 전압으로서 전압 V4가 인가되고 있다. 제어 신호 FR이 로우 레벨일 때에, 세그먼트 전극 SEG에는 상기 교점을 점등 상태로 하기 위한 온 전압으로서 전압 V1이 인가되고, 비점등 상태로 하기 위한 오프 전압으로서 전압 V3이 인가되어 있다. 액정재(5)에 인가되는 전압의 파형은 각 전극에 인가되어 있는 전압을 합성한 파형이 된다.
제24a도는 점등 상태일 때에 액정재(5)에 가하는 전압 파형을 도시하고, 제24b도는 비점등 상태일 때에 액정재(5)에 가하는 전압 파형을 도시한다. 제24a도 및 제24b도에 있어서, 코먼 드라이버(3)으로부터의 출력은 실선으로 도시하고, 세그먼트 드라이버(2)로부터의 출력은 파선으로 도시한다. 제24b도에 도시하는 코먼 전극 COM에 인가되는 비선택 전압 V2, V5와, 세그먼트 전극 SEG에 인가되는 전압 V1, V3, V4, V6과의 각각의 전위 차를 전압 VB로 하고, 제24a도에 도시하는 코먼 전극 COM에 인가되는 선택 전압 V1, V6과 세그먼트 전극 SEG에 인가되는 전압 V6, V1과의 전위 차를 전압 VA라 한다. 코먼 전극 COM에 비선택 전압이 인가되어 있을 때에, 합성 파형의 전압은 어느 것도 전압 VB로 되어 점등되지 않는다. 코먼 전극 COM에 선택 전압이 인가되어 있을 때에 합성 파형의 전압이 전압 VA가 되는 교점은 점등된다.
제25도에 도시하는 바와 같이, 액정재(5)를 구성하는 액정 분자(13)은 횡으로 보면 타원형을 갖고 있고, 항상 한 방향으로부터 동일 방향의 전압을 받아들이는 극성을 가지고 있으며, 전압의 인가를 중지해도 항상 동일 방향을 향한 상태로 되어버리는 특성이 있다. 그 때문에 정기적으로 전압의 방향으로 바꾸어 정부(正負)의 극성을 반전하기 위해, 제20a도, 제20b도, 제23도, 제24a도 및 제24b도에 도시하는 바와 같이, 제어 신호 FR에 동기하여 코먼측과 세그먼트측에서의 전위 관계를 정기적으로 반전시킬 필요가 있다. 상기 제어 신호 FR은 액정 분자(13)에 인가하는 전압의 극성을 정기적으로 전환할 때의 타이밍을 규정하는 신호이다. 이와 같은 구동방식에서는 액정의 코먼측 전극 라인 및 세그먼트측 전극 라인의 직교점에서의 실효 전압을 구하는 경우, 다음 제1식과 제2식과 같이 구해진다.
단, T=Nt로 한다. 여기에서, N은 주사측(코먼측) 전극의 개수이고, t는 시간이다. 점등시 및 비점등시의 실효 전압은 상기 제1식 및 제2식에 의해 표면되고, 다음의 제3식이 성립할 때에 VONVOFF의 콘트라스트 비가 최대인이 된다.
통상, 제3식을 만족하는 전압 VA 및 VB의 관계를 구하고, 또 액정의 임계치 전압 VTH가 정확하게 VOFF가 되는 제26도에 도시하는 바와 같은 경우에 다음의 제4식 및 제5식이 성립한다. 전압 VA에서 VB까지는 액정의 상반전하고 있는 부분이다.
따라서, 전압 VA와 VB가 제4식 및 제5식의 관계를 만족하면, 코먼 및 세그먼트의 출력 전압에 의해 액정 표시 상태를 콘트롤할 수 있다. 그러나, 상술한 관계는 어디까지나 이론적인 것이고, 실제로 액정 표시 패널(1)을 구동하여 표시시키는 경우의 파형은 당연하게 이론에서 벗어나는 부분이 생긴다. 예를 들면, 제27도에 도시하는 바와 같이, 세그먼트 출력 파형을 확대하면, 실선과 같은 이상적인 구형 파형이면 전술한 식에 의한 결과와 일치하지만, 실제로는 파선으로 도시하는 바와 같이 용량 성분과 저항 성분에 의해 둔화된 파형이 되어 버린다. 이 경우, N이 크게 됨에 따라, 즉 대화면화함에 따라 파형 둔화의 실효 성분은 많아지고, 비용 등이 발생하며 표시 품질의 열화로 이어져 버린다.
이상의 선행 기술에서, 코먼 드라이버(3) 및 세그먼트 드라이버(2)는 각각 4값의 전압을 이용하여 액정 표시 패널(1)을 구동하고 있지만, 특개소 57-38497호 공보에서는 세그먼트측을 2값 구동, 코먼측을 3값 구동으로서 백흑 표시를 행하는 구성이 개시되어 있다.
계조 표시를 행하는 전형적인 선행 기술은 제28도에 도시하는 바와 같이 세그먼트 전극측 및 코먼 전극측과 함께 4값의 전압을 사용하고, 세그먼트 전극측의 출력 전압의 파형을 변조함으로써 계조 표시를 실현하고 있다. 제28도에 도시하는 선행 기술에서는 액정 표시 패널(1)을 세그먼트 드라이버(2) 및 코먼 드라이버(3)에 의해 매트릭스 구동한다. 세그먼트 드라이버(2)는 4값의 전압 V1, V3, V4, V6에 의해 액정 표시 패널(1)의 행 전극을 구동한다. 코먼 드라이버(3)은 4값 전압 V1, V2, V5, V6에 의해 액정 패널(1)의 행 전극을 구동한다. 세그먼트 드라이버(2) 및 코먼 드라이버(3)의 구동 전압 중, 최대값 V1 및 최소값 V6은 각 드라이버(2, 3)에서 공통으로 이용되고 있기 때문에, 구동 전압 발생 회로(15)는 6종류의 전압 V1, V2, V3, V4, V5, V6을 발생한다.
액정 구동 장치(16)은 액정 표시 패널(1), 세그먼트 드라이버(2), 코먼 드라이버(3) 및 구동 전압 발생 회로(15)를 포함하여 구성된다. 액정 표시 장치(16)은 외부의 콘트롤러(20)으로부터 세그먼트 드라이버(2) 및 코먼 드라이버(3)에 공급되는 신호에 따라 동작한다. 콘트롤러(20)은 액정 표시 패널(1)에 의해 표시해야 할 화상 데이타가 기억되는 표시용 RAM(랜덤 억세스 메모리 : 21)과 직결되고, 데이타 버스(22)를 통해 CPU(중앙 처리 장치 : 23), RAM(24), ROM(리드 온 메모리 : 25), 게이트 어레이(26) 및 주변 I/O(Input/Output : 27)에 접속된다.
제29a도는 세그먼트 드라이버(2)의 구성을 도시하는 블럭도이고, 제29b도는 세그먼트 드라이버(2)의 동작을 설명하기 위한 파형도이다. 제29a도는 제29b도는 4비트의 데이타에 의해 16계조의 표시를 행하는 경우를 예로서 각각 도시한다. 4비트의 입력 데이타 D0~D3은 데이타 래치(31)로 읽어들여진다. 1 수평 주사 라인분의 데이타가 읽어들여지면, 래치 펄스 LP에 동기하여 일제히 4비트의 라인 래치(32)에 읽어들여진다. 라인 래치(32)에 읽어들여진 4비트 데이타에 기초하여 16종류의 펄스 폭을 갖는 기본 신호 S0~S15 중 1개를 계조 디코더(33)에 의해 선택한다. 선택된 기본 신호 S는 전압 V1, V3, V4, V6의 4레벨의 전압이 공급되는 액정 구동 출력 회로(34)에 입력된다. 상기 기본 신호 S에 의해, 액정 구동 출력 회로(34)의 출력 Yi의 펄스 폭이 가변으로 출력된다. 출력 Yi는 액정 표시 패널(1)의 열 방향 전극인 세그먼트 전극에 인가된다.
제30a도는 액정 표시 패널(1)을 구동할 때의 코먼 출력 파형을 도시하는 파형도이고, 제30b도는 액정 표시 펄스(1)을 구동할 때의 세그먼트 출력 파형을 도시하는 파형도이며, 제30c도는 코먼과 세그먼트와의 합성 파형을 도시하는 파형도이다. 코먼 드라이버(3)은 4개의 전압 V1, V2, V5, V6을 선택하여 출력하고, 액정 점등시는 전압 V1 또는 V6을 출력한다. 세그먼트 드라이버(2)는 4개의 전압 V1, V3, V4, V6을 선택하여 출력하고, 입력 데이타 D0~D3이 도시하는 기간만 전압 V1, V6을 출력한다. 제30c도에 도시하는 바와 같이, 액정 점등시에는 코먼 전극 및 세그먼트 전극에 전압 V1 또는 V6 중 어느 한쪽씩 각각 인가된다. 이 때, 세그먼트 전극측의 출력 전압의 펄스 폭이 변경됨으로써, 계조 표시가 실현되고 있다.
제31도는 제30c도에 도시하는 합성 파형의 일부를 확대한 파형도이다. 여기에서, 각 전압 V1, V2, V3, V4, V5, V6을 각 순서대로 26V, 24V, 22V, 4V, 2V, 0V라 하면, 점등 상태일 때에 액정재(5)에 인가되는 전압 VH는 26V가 된다. 상술한 선행 기술에서, 세그먼트 드라이버(2)에 인가되는 전압은 가장 변화할 때에는 26V 변화하고, 코먼 드라이버(3)에 인가되는 전압은 가장 변화할 때에는 24V 변화한다.
세그먼트 드라이버(2) 및 코먼 드라이버(3)도 큰 진폭의 전압 변화를 따르기 때문에, 제31도에 도시하는 펄스 폭 Pw를 변경하는 부분 A는 제32도에 확대하여 도시하는 바와 같이 파형의 둔화가 크게 된다. 제32도에서는 2점 쇄선으로 이상 파형을 도시하고, 파선으로 실제의 파형을 도시한다. 예를 들면, 제32도에 도시하는 예에서는 8/16 계조를 표시하고자 있지만, 파형이 무뎌져 4/16 계조로 되어 있다.
계조 표시를 실현하는 방법으로서, 펄스 폭 변조 방식에 대해 설명을 행했지만, 그 외에 계조 표시를 실현하는 방법으로서, 펄스 진폭 변조, 펄스 수 변조, 프레임 추출 등이 있다.
제33도는 펄스 진폭 변조에 의한 계조 표시를 행하기 위한 세그먼트 드라이버(2a)의 구성을 도시하는 블럭도이다. 전술한 제28도에 도시하는 세그먼트 드라이버(2)와 마찬가지로, 4 비트의 입력 데이타 D0~D3에 의해 16계조의 표시를 행하는 경우에 대해 설명한다. 세그먼트 드라이버(2a)에서, 세그먼트 드라이버(2)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 세그먼트 드라이버(2a)는 제28도에 도시하는 액정 표시 장치(16)에서 세그먼트 드라이버(2)로 치환하여 이용된다.
계조 디코더(36)은 4비트의 라인 래치(32)에 읽어들여진 데이타에 기초하여 액정 구동 출력 회로(37)에 선택 신호를 공급한다. 액정 구동 출력 회로(37)에는 계조용 기준 전압 발생 회로(38)로부터 16종류의 진폭을 갖는 전압이 공급된다. 액정 구동 출력 회로(37)에서는 계조 디코더(36)으로부터의 선택 신호에 의해 어떤 진폭의 전압을 선택하여 출력 Yi로서 출력한다. 출력 Yi는 그 진폭이 계조에 따라 변화한다. 이 진폭의 변화는 전압 V1에서 V3까지, 또는 전압 V4에서 V6까지의 전압을 16분할한 레벨을 선택함으로써 행해진다.
펄스 수 변조에 의한 계조 표시의 경우는 제33도에 도시하는 세그먼트 드라이버(2a)와 마찬가지의 구성으로, 계조용 기준 전압 발생 회로(38)로부터 1 프레임 기간에 16개의 펄스 신호를 출력한다. 액정 구동 출력 회로(37)은 입력 데이타 D0~D3에 도시되는 계조 수와 동일한 수의 펄스 신호를 출력 Yi로서 선택적으로 출력한다.
제34a도는 프레임 추출에 의해 4계조의 표시를 행할 때의 표시 테이블이고, 제34b도는 각 계조마다 프레임을 도시한다. 2비트의 입력 데이타를 2비트의 데이타 래치에 읽여들여지고, 1 주사 라인분의 데이타를 읽어들인 후에 래치 펄스 LP에 동기하여 일제히 2비트의 라인 래치에 읽어들여진다. 라인 래치에 읽어들여진 2비트 데이타로부터 제34a도에 도시하는 표시 테이블에 따라 4프레임을 1개의 기간으로서 번갈아 출력을 전환하여 제34b도에 도시하는 바와 같이 해서 계조 표시를 실현한다.
액정 표시 패널이 대화면화함에 따라, 1라인에 표시 전압을 인가할 수 있는 시간이 짧게 되고, 결과로서 화소당 실효 전압이 낮게 되기 때문에 고전압 구동을 행할 필요가 발생하고 있다. 시분할 평균 전압법인 듀티 구동 방식에 의한 액정 구동 전압은 다음 제6식과 같이 표시된다.
여기에서, 예를 들면 행 수 N를 144개로서, 액정의 임계치 전압 VTH를 2V로하면 액정 구동 전압은 26V가 된다. 제6식에 의하면, 행 수 N이 증대하는 대화면화에 의해 보다 큰 구동 전압이 필요하게 된다. 다시 말하면, 동일 구동 전압에서는 보다 큰 화면의 액정 표시 패널을 구동할 때에 1행당 표시 전압을 인가할 수 있는 시간이 짧게 되어 실효 전압이 낮아져 버린다.
실행 전압이 낮아지면, 충분한 표시 콘트라스트가 얻어지지 않기 때문에, 구동 전압을 고전압화할 필요가 발생하지만, 고전압화에 대응하기 위해서는 세그먼트 드라이버(2), 코먼 드라이버(3) 및 그 주변 회로도 고내압화 프로세스를 이용하여 반도체 집적 회로를 제조하는 것이 필요하게 된다. 고내압화 프로세스에서는 특히 출력 버퍼부의 트랜지스터 사이즈가 크게 되어 반도체 집적 회로의 칩 사이즈가 증대하여 비용 상승을 초래할 가능성이 있다.
또, 화상 표시 품위의 점에서도, 펄스 폭 변조의 경우를 예로서 설명한 바와 같이 출력 레벨의 변화시에 파형 둔화가 크게 되고, 또 출력 레벨의 변화에 따른 스위칭 노이즈 등의 발생도 발생하기 쉽게 되며, 휘도의 얼룩이 쉽게 발생한다.
또, 표시 장치의 소형화나 저비용화를 도모하기 위해서는 반도체 집적 회로를 보다 대규모로 하는 LSI화를 추진할 필요가 있지만, 표시용 드라이버에 대해 내압이 필요한 제조 프로세스를 이용하면, 표시용 드라이버와 다른 주변 LSI를 복합화하는 것이 곤란하게 된다. LSI화가 곤란하기 때문에, 배선 거리가 길게 되고 부유용량이 증가하여 고속화도 곤란하게 된다.
본 발명의 목적은 계조 표시를 행하는 단순 매트릭스형의 표시 패널의 한 방향 전극에 대해서는 고내압화 프로세스에 기인하지 않고 저전압 구동 회로를 이용하여 구동할 수 있고, 구동 회로의 고집적화가 가능한 액정 구동 장치를 제공하는 것이다.
본 발명은 서로 직교하는 2방향으로 각각 배열되는 세그먼트측 및 코먼측 전극을 갖는 단순 매트릭스형 액정 표시 패널을 반도체 집적 회로를 이용하는 시분할 평균 전압법에 의해 표시 구동하는 액정 구동 장치에 있어서, 한 방향에 배열되는 전극을 미리 결정한 2값의 출력 전압 VS1, VS2에 기초하여 구동하는 저전압 구동 회로와; 다른 방향으로 배열되는 전극을 미리 결정한 3값의 전압 VC1, VC2, VC3으로, 최대값 VC1과 최소값 VC3 사이의 전위 차의 절대값이 상기 2값의 전압 VS1, VS2 사이의 전위 차를 절대값보다도 크게, 중간값 VC2는 상기 2값의 전압 VS1, VS2 사이의 전압값으로서 설정되는 그와 같은 3값의 출력 전압 VC1, VC2, VC3에 기초하여 구동하는 고전압 구동 회로와; 저전압 구동 회로로부터의 출력 전압 파형을 계조 표시용 신호에 따라 변조하는 변조 회로를 포함하는 것을 특징으로 하는 액정 구동 장치이다.
또, 본 발명의 상기 2값의 전압 VS1, VS2는 표준적인 논리용 반도체 집적 회로 소자의 전원 전압 VDD와 접지 전위 GND 사이의 범위 이내에 설정되는 것을 특징으로 한다.
또, 본 발명의 상기 저전압 구동 회로는 세그먼트측 전극을 구동하고, 상기 고전압 구동 회로는 코먼측 전극을 구동하는 것을 특징으로 한다.
또, 본 발명의 상기 변조 회로는 상기 출력 전압 파형을 펄스 폭 변조하는 것을 특징으로 한다.
또, 본 발명의 상기 변조 회로는 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일한 수의 각각 다른 폭을 갖는 펄스 신호를 발생하는 펄스 신호 발생 수단과; 상기 계조 표시용 신호가 나타내는 계조에 대응하는 폭의 펄스 신호를 선택하는 펄스 신호 선택 수단과; 펄스 신호 선택 수단에 의해 선택된 펄스 신호를 기초하여 전압 VS1, VS2를 출력하는 출력 수단을 포함하는 것을 특징으로 한다.
또, 본 발명의 상기 변조 회로는 상기 출력 전압 파형을 진폭 변조하는 것을 특징으로 한다.
또, 본 발명의 상기 변조 회로는, 전압 VS1에서 전압 VS2까지를 미리 결정한 비율로 분할하여 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일한 수의 각각 다른 진폭의 전압을 작성하는 전압 작성 수단과; 계조 표시용 신호가 나타내는 계조에 대응하는 진폭의 전압을 선택하여 출력하는 전압 선택 수단을 포함하는 것을 특징으로 한다.
또, 본 발명의 상기 변조 회로는 상기 출력 전압 파형을 펄스의 집합체로서 펄스 수를 조정하는 방식에 의해 변조하는 것을 특징으로 한다.
또, 본 발명의 상기 변조 회로는 표시 패널의 한 방향으로 배열되는 전극의 모든 전극에 대해 순차적으로 미리 결정한 전압을 인가하는데 필요한 프레임 기간에 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일한 수의 미리 결정한 폭의 펄스 신호를 출력하는 펄스 신호 출력 수단과; 상기 펄스 신호 출력 수단으로부터 상기 프레임 기간에 출력되는 펄스 신호중, 계조 표시용 신호가 도시하는 계조 수와 동일한 수의 펄스 신호를 선택하고, 상기 펄스 신호의 상기 미리 결정한 폭의 기간에서는 전압 VS1, VS2 중 어느 한쪽의 전압을 출력하고, 상기 미리 결정한 폭 이외의 기간에서는 어느 다른 쪽의 전압을 출력하는 출력 수단을 포함하는 것을 특징으로 한다.
또, 본 발명의 상기 변조 회로는 상기 출력 파형을 프레임 추출 방식에 의해 변조하는 것을 특징으로 한다.
또, 본 발명의 상기 변조 회로는 표시 패널의 한 방향으로 배열되는 전극의 모든 전극에 대해 순차적으로 미리 결정한 전압을 인가하는데 필요한 프레임 기간마다 전압 VS1, VS2 중 어느 한쪽의 전압을 출력하는 전압 출력 수단과; 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일한 수의 프레임 기간을 포함하는 기준 프레임 기간을 정해, 계조 표시용 신호가 도시하는 계조 수에 기초하여 기준 프레임 기간에서의 각 프레임 기간마다 전압을 결정하는 출력 수단을 포함하는 것을 특징으로 한다.
또, 본 발명의 상기 저전압 구동 회로는 표시 패널에 계조 표시를 행하기 위한 계조 표시용 신호를 일시적으로 기억하는 표시용 메모리를 포함하여 형성되는 것을 특징으로 한다.
또, 본 발명의 상기 저전압 구동 회로는 구동 회로 및 고전압 구동 회로의 제어를 행하는 처리 장치를 포함하여 형성되는 것을 특징으로 한다.
또, 본 발명의 상기 저전압 구동 회로는 미리 결정한 기능을 행하기 위해 반도체 소자에 의해 형성된 게이트 어레이를 포함하여 형성되는 것을 특징으로 한다.
또, 본 발명에 따르면, 저전압 구동 회로로부터의 2값의 출력 전압 VS1, VS2 및 고전압 구동 회로로부터의 3값의 출력 전압 VC1, VC2, VC3을 조합시켜 액정 표시의 점등 상태 및 비점등 상태를 전환한다. 점등 상태가 되는 것은 3값의 전압의 최대값 VC1과 2값의 전압의 최소값 VS2가 조합되는 경우와, 3값의 전압의 최소값 VC3과 2값의 전압의 최대값 VS1이 조합되는 경우이다. 그외의 경우는 비점등 상태가 된다. 저전압 구동 회로는 고내압화 프로세스에 기인하지 않고 형성되기 때문에, 보다 작은 버퍼 사이즈로 형성할 수 있고 반도체 집적 회로의 칩 사이즈를 감소하여 비용 절감이 가능하다. 변조 회로는 저전압 구동 회로의 출력 전압 파형을 변조하기 때문에, 계조 표시를 위한 변조도 용이하게 행할 수 있다.
또, 본 발명에 따르면, 2값의 전압 VS1, VS2는 표준적인 논리용 반도체 집적 회로 소자의 전원 전압 VDD와 접지 전위 GND 사이의 범위 이내에 설정되기 때문에, 저전압 구동 회로를 표준적인 논리용 반도체 집적 회로 소자와 마찬가지의 프로세스로 제조하고, 또 논리용 반도체 집적 회로 소자와 전기적으로 접속하는 것도 용이하게 된다.
또, 본 발명에 따르면, 저전압 구동 회로에 의해 세그먼트측 전극을 구동하고, 고전압 구동 회로에 의해 코먼측 전극을 구동하기 때문에, 조전압의 세그먼트측 전극을 구동하는 출력 파형을 용이하게 변조하고, 계조 표시를 실현할 수 있다.
또, 본 발명에 따르면, 펄스 신호 발생 수단에 의해 발생된 각각 다른 폭의 펄스 신호를 계조 표시용 신호에 의해 1개 선택하고, 선택된 펄스 신호에 기초하여 전압 VS1, VS2 중 어느 전압을 출력한다. 따라서, 계조 표시용 신호에 의해 나타내는 계조에 대응하는 기간, 전압 VS1, VS2 중 어느 한쪽의 전압이 출력되고, 그외의 기간에서는 어느 다른 쪽의 전압이 출력되기 때문에, 펄스 폭 변도에 의한 계조 표시를 행할 수 있다.
또, 본 발명에 따르면 전압 작성 수단에 의해 발생된 전압 VS1, VS2 사이의 각각 다른 진폭의 전압을 계조 표시용 신호에 의해 1개 선택하여 출력하기 때문에, 진폭 변조에 의한 계조 표시를 행할 수 있다.
또, 본 발명에 따르면, 펄스 신호 출력 수단에 의해 1 프레임 기간에 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일 수의 펄스 신호를 출력하고, 계조 표시용 신호에 의해 도시되는 계조 수와 동일한 수의 펄스 신호를 선택하며, 펄스 신호의 신호 레벨에 따라 전압 VS1, VS2 중 어느 한쪽의 전압을 출력하기 때문에, 프레임 기간에 선택되는 펄스 수에 의해 계조 표시를 행할 수 있다.
또, 본 발명에 따르면, 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일 수의 프레임 기간을 기준 프레임 기간으로 하고, 계조 표시용 신호가 도시하는 계조 수에 기초하여 각 프레임 기간마다 전압을 정하고 있기 때문에, 기준 프레임 기간에서의 각 프레임 기간마다 전압 레벨이 정해져 계조 표시를 행할 수 있다.
또, 본 발명에 따르면, 표시용 메모리를 저전압 구동 회로에 포함하기 때문에, 표시용 메모리의 구성을 액정 패널의 구성에 합쳐 최적화하는 것이 용이하여 시간적인 지연이 없는 고속의 구동을 실현할 수 있다.
또, 본 발명에 따르면, CPU 등의 처리 장치를 저전압 구동 회로에 포함하기 때문에, 액정 표시 패널에 의한 표시 내용의 화상 처리를 합쳐 행할 수 있다.
또, 본 발명에 따르면, 게이트 어레이를 저전압 구동 회로에 포함하기 때문에, 동일한 설계에 의한 액정 표시 장치를 이용하여 유저의 요망에 의거하여 여러 가지의 사양을 실현할 수 있다.
이상과 같이 본 발명에 의하면, 단순 매트릭스형 액정 표시 패널의 서로 직교하는 2방향으로 각각 배열되는 세그먼트측 및 코먼측 전극 중 한 방향으로 배열되는 전극을 고내압화 프로세스에 기인하지 않고 형성되는 저전압 구동 회로로부터의 2값의 출력 전압 VS1, VS2에 기초하여 구동하기 때문에, 반도체 집적 회로로서의 고집적화가 가능하고, 비용 저감을 도모할 수 있다. 또, 다른 방향으로 배열되는 전극을 구동하는 고전압 구동 회로의 출력 전압도 3값의 VC1, VC2, VC3이기 때문에, 전체로서, 액정 표시용 전원 전압의 수를 감소하는 것이 가능하고, 그 결과 저소비 전류화도 도모할 수 있다.
또, 본 발명에 의하면, 2값의 전압 VS1, VS2는 표준적인 논리용 반도체 집적 회로 소자의 전원 전압 VDD와 접지 전위 GND와의 범위 이내에 설정되기 때문에, 널리 이용되고 있는 반도체 집적 회로의 제조 프로세스를 적용하여 고집적화를 도모할 수 있고, 고속 동작도 행할 수 있다.
또, 본 발명에 의하면, 저전압 구동 회로는 세그먼트측 전극을 구동하기 때문에, 세그먼트 드라이버의 고집적화가 가능하게 되고, 특히 1주사 라인당 화소 수를 크게 하는 경우에 유리하다.
또, 본 발명에 의하면, 변조 회로는 저전압 구동 회로의 출력 파형을 펄스 폭 변조하기 때문에, 펄스 폭 변조를 행할 때에 문제가 되는 파형 둔화에 의한 휘도 얼룩의 저감이 가능하다.
또, 본 발명에 의하면, 변조 회로는 저전압 구동 회로의 출력 전압의 진폭 변조를 행하기 때문에, 노이즈 등의 영향을 받고 있는 상태에서 계조 표시를 행할 수 있다.
또, 본 발명에 의하면, 변조 회로는 저전압 구동 회로의 출력 전압의 펄스로서의 집합체의 펄스 수를 조정하기 때문에, 파형의 둔화나 노이즈의 발생이 적은 상태에서 계조 표시를 행할 수 있다.
또, 본 발명에 의하면, 변조 회로는 저전압 구동 회로의 출력 전압 파형을 프레임 추출 방식에 의해 변조하여 계조 표시를 행하기 때문에, 파형의 둔화나 노이즈의 발생에 의한 표시 품질의 저하가 없는 상태에서 계조 표시를 행할 수 있다.
또, 본 발명에 의하면, 저전압 구동 회로 내에 표시용 메모리를 포함하기 때문에, 액정 구동 장치를 고집적화하고, 전체로서 소형화 고성능화를 도모할 수 있다.
또, 본 발명에 의하면, 저전압 구동 회로는 CPU를 포함하기 때문에, 액정 구동 장치 전체로서 고기능화를 도모할 수 있다.
또, 본 발명에 의하면, 저전압 구동 회로는 게이트 어레이를 포함하기 때문에, 액정 구동 장치에서 요구되는 여러 가지 사용에 충분하게 적합시키는 것이 용이하게 된다.
본 발명의 이들 목적과 그 이외의 목적과 특색과 이점은 하기의 상세한 설명과 도면으로부터 한층 명확하게 된다.
이하, 도면을 참조하여 본 발명의 양호한 실시예를 상세하게 설명한다.
제1도는 본 발명의 제1 실시예인 액정 구동 장치를 포함하는 액정 표시 장치(50)의 전기적 구성을 도시하는 블럭도이다. 액정 표시 장치(50)은 세그먼트 드라이버(52) 및 코먼 드라이버(53)인 액정 구동 장치와, 액정 표시 패널(51)과 전압원 회로(55)를 포함하여 구성된다.
액정 표시 패널(51)은 N행M열의 단순 매트릭스형 표시 패널로, 세그먼트 드라이버(52)에 의해 열 방향의 전극이 구동되고, 코먼 드라이버(53)에 의해 행방향의 전극이 구동된다. 전압원 회로(55)는 열 방향 및 행 방향 전극을 구동하기 위한 전압을 세그먼트 드라이버(52), 코먼 드라이버(53)에 공급한다. 전압원 회로(55)는 표시용 전원 전압 VEE에서 접지 전위 GND까지의 사이를 고전압측에서 차례로 직렬로 접속한 저항(61~65) 및 가변 저항(66)에 의해 분압하여 버퍼(56~60)을 통해 전압 VC1, VS1, VS2, VC2, VC3을 출력한다. 이들 5값의 전압의 관계는 다음 제7식과 같이 된다.
코먼 드라이버(53)에는 4값 전압 VEE, VC1, VC2, VC3이 공급되고, 그 중 3값의 전압 VC1, VC2, VC3에 기초하여 행 방향 전극의 구동을 행한다. 세그먼트 드라이버(52)에는 2값의 전압 VS1, VS2가 공급되어 열 방향 전극의 구동을 행한다.
제2a도는 세그먼트 드라이버(52)의 구성을 도시하는 블럭도이고, 제2b도는 세그먼트 드라이버(52)의 동작을 설명하기 위한 파형도이다. 제2a도 및 제2b도에서는 4비트의 데이타에 의해 16계조 표시를 행하는 경우를 예로서 각각 도시한다.
본 실시예에서는 제29b도에 도시하는 선행 기술과 마찬가지로 펄스 폭 변조에 의해 계조 표시를 행한다. 계조를 표시하는 4비트의 입력 데이타 D0~D3은 4비트의 데이타 래치(71)에 읽어들여져, 1행분의 데이타를 읽어들인 후, 래치 펄스 LP에 동기하여 일제히 라인 래치(72)로 읽어들여진다. 라인 래치(72)에 읽어들여진 4비트 데이타에 기초하여 16종류의 펄스 폭을 갖는 입력 신호 S0~S15 중 1개를 계조 디코더(73)에 의해 선택하고, 액정 구동 출력 회로(74)로부터의 세그먼트 출력 Yi의 펄스 폭을 가변으로 한다. 세그먼트 출력 Yi는 액정 표시 패널(51)의 각 열 방향 전극에 공급된다. 본 실시예에 의한 액정 구동 출력 회로(74)는 2값 전압 VS1, VS2 중 어느 것을 출력한다.
제2b도에 도시하는 바와 같이 래치 펄스 LP가 하강에서 다시 하강하기까지가 1프레임 기간으로 되어 있고, 입력 신호 S0, S1, S2, S3,, Si,, S15는 1 라인 기간내에 이 순서로 하이 레벨인 기간이 길게, 즉 펄스 폭이 넓게 되도록 정해진다. 계조 리코드(73)으로부터 입력 신호 Si가 액정 구동 출력 회로(74)에 공급되면, 입력 신호 Si가 하이 레벨이 되는 기간과 동일 기간만 전압 VS1이 되는 세그먼트 출력 Yi가 출력된다. 액정 표시 패널(51)을 교류적으로 구동하는 방법에 대해 후술한다.
제3도는 코먼 드라이버(53)의 구성을 도시하는 블럭도이고, 제4도는 코먼 드라이버(53)의 타이밍차트이다. 코먼 드라이버(53)은 시프트 레지스터(101), 레벨 시프터(102), 반전 회로(103), 출력 버퍼(104)를 포함하여 구성된다. 시프트 레지스터(101)에는 수평 동기 신호 CK 및 수직 동기 신호 SP가 입력되어 있다. 시프트 레지스터(101)은 수직 동기 신호 SP가 하강에서 다시 하강하기까지의 기간에서 수평 동기 신호 CK가 상승할 때마다 신호 C1, C2,, 추CN을 차례로 레벨 시프터(102)로 공급한다. 레벨 시프터(102)는 신호 C1, C2,, CN을 소정의 전압 레벨로 시프트시켜 반전 회로(103)에 공급한다. 반전 회로(103)에는 액정 표시 패널(51)을 교류적으로 구동하기 위한 교류화 주기를 규정하는 제어 신호 FR이 공급되어 있다.
출력 버퍼(104)에는 전술한 전압 VC1, VC2, VC3이 공급되어 있고, 신호 C1~CN 및 제어 신호 FR에 기초하여 코먼 출력 COM1, COM2,, COMN을 출력한다. 코먼 출력 COM1, COM2,, COMN은 각각 액정 표시 패널(51)의 각 행 방향 전극에 공급된다. 제어 신호 FR이 하이 레벨인 경우, 신호 C1이 하이 레벨인 기간에서는 코먼 출력 COM1은 전압 VC1이 되고, 로우 레벨인 기간에서는 코먼 출력 COM1은 전압 VC2가 된다. 제어 신호 FR이 로우 레벨인 경우, 신호 C1이 하이 레벨인 기간에서는 코먼 출력 COM1은 전압 VC3이 되고, 로우 레벨인 기간에서는 코먼 출력 COM1은 전압 VC2가 된다. 본 명세서에서, 전극에 인가되는 전압에 도시하는 각 드라이버(52, 53)으로부터의 출력과, 그 출력이 인가되는 전극에 동일 참조 부호를 붙여 설명한다.
제5도는 세그먼트 드라이버(52)로부터의 출력 파형과 코먼 드라이버(53)으로부터의 출력 파형과의 합성 파형을 도시하는 파형도이다. 제5도에서는 세그먼트 드라이버(52)의 출력 파형을 파선으로 도시하고, 코먼 드라이버(53)의 출력 파형을 실선으로 도시한다.
전술한 바와 같이 코먼 드라이버(53)에서는 3값의 전압 VC1, VC2, VC3으로 변화하는 출력 파형이 얻어지고, 세그먼트 드라이버(52)에서는 2값의 전압 VS1, VS2로 변화하는 출력 파형이 얻어진다. 2개의 출력 파형의 전압 차에 의해, 행 방향 전극 및 열 방향 전극의 교점이 점등 상태가 되는지 비점등 상태가 되는지가 결정된다. 각 전압값 VC1, VC2, VC3; VS1, VS2는 코먼 출력 전압이 VC1일 때 세그먼트 출력 전압이 VS2이면 점등하고, 코먼 출력 전압이 VC3일 때 세그먼트 출력 전압이 VS1이면 점등하며, 다른 조합에서는 비점등 상태가 되도록 결정된다.
액정 표시 패널(51)을 구동할 때에 필요한 구동 전압은 이하에 도시하는 제8식과 같이 표시된다.
여기에서, 액정 표시 패널(51)의 행 수 N=144로 하고, 액정 임계치 전압을 VTH=2V로 하면, 구동 전압 Vmax는 48V가 된다. 전압 VC2를 0V로 하면, 각 전압은 예를 들면 전압 VC1, VS1, VS2, VC3이 이 순서대로 각각 26V, 4V, 2V, -22V가 된다. 따라서, 코먼 드라이버(53)에는 전압 VC1~VC3까지의 최대 전압 VH2인 48V의 전압이 인가되고, 세그먼트 드라이버(52)에는 전압 S1~VS2까지의 4V의 전압만이 인가되지 않는다. 코먼 드라이버(53)은 고내압화하여 형성할 필요가 있지만, 세그먼트 드라이버(52)는 고내압화하여 형성할 필요가 없다.
제6도는 제5도에 도시하는 영역 A2를 확대하여 도시하는 도면이다. 제6도에서 2점 쇄선에 의해 도시되는 파형은 열 방향 전극에 공급되어야 할 이상의 전압 파형이고, 파선에 의해 도시되는 파형은 열 방향 전극에 실제로 공급되는 전압 파형이다. 상술한 바와 같이, 세그먼트 출력이 취하는 2값의 전압 VS1과 VS2 사이의 진폭이 작기 때문에, 파형 둔화가 억제된다. 따라서, 예를 들면 2점 쇄선으로 도시되는 바와 같이 8/16 계조를 표시하기 위한 전압 파형이, 파선으로 도시되는 바와 같이 6/16 계조에 상당하는 전압 파형이 되고, 전술한 종래 기술의 파형보다도 이상값에 가까운 것이 가능하게 된다.
이상과 같이 본 발명의 제1실시예에 의하면, 액정 구동 장치에서 어느 한쪽의 드라이버(52, 53)은 그 드라이버가 구동해야 할 전극 개수에 관계없는 저전압으로 동작할 수 있다. 저전압으로 구동하는 회로로 함으로써, 고내압화한 회로로서 형성할 필요가 없고, 그 회로의 주변에 배치되는 다른 회로와 동일한 프로세스로 제조할 수 있다.
일반적으로, 액정 구동 장치에서, 표시를 위한 신호, 예를 들면 계조 표시용 신호에 기초한 전압이 인가되는 열 방향 전극을 구동하는 세그먼트 드라이버(52)는 코먼 드라이버(53)보다도 많이 설치되기 때문에, 액정 표시 패널(51)의 구성이 크게 되어 열 방향 및 행 방향 전극의 개수가 증대한 것으로도 세그먼트 드라이버(52)가 형성되는 면적이 대형화하는 것을 방지할 수 있다.
제7도는 본 발명의 제2 실시예에 의한 액정 구동 장치를 포함하는 액정 표시 장치의 전기적 구성을 도시하는 블럭도이다. 본 실시예에서 전술한 제1 실시예에 대응하는 부분에는 동일 참조 부호를 붙인다. 주목해야 할 세그먼트 드라이버(75)는 표준적인 논리용 반도체 집적 회로의 전원 전압 VDD, 예를 들면 5V가 공급되고, 이것을 제1도의 실시예의 VS1로 하고, 접지 전위 GND를 VS2로서 액정 표시 패널(51)을 구동하는 것이다. 상기 표준적인 논리용 반도체 집적 회로는, 예를 들면 TTL74 시리즈나 CMOS 표준 게이트 등이다. 이들 반도체 집적 회로는 전원 전압 VDD로서 5V±10%의 전압이 공급되어 동작한다. 전압원 전압(55a)는 전압 VC1, VC2, VC3을 코먼 드라이버(53)에 공급한다. 세그먼트 드라이버(75) 내에는 데이타 래치(71), 라인 래치(72), 계조 디코더(73) 및 액정 구동 출력 회로(74)가 포함된다.
제8a도는 본 실시예에서 코먼 드라이버(53)으로부터의 출력 파형 및 세그먼트 드라이버(75)로부터의 출력 파형의 합성 파형을 도시하는 파형도이다. 실선으로 세그먼트 드라이버(75)로부터의 출력 파형을 도시하고, 2점 쇄선으로 코먼 드라이버(53)으로부터의 출력 파형을 도시한다. 본 실시예에서는 제1 실시예와 마찬가지로, 펄스 폭 변조함으로써, 세그먼트측 출력 파형이 변화하고, 계조 표시가 행해지는 상태를 도시한다.
제8b도는 종래 기술에서 각 출력 파형을 합성한 파형도이다.
제8b도에 도시하는 종래 기술의 합성 파형에서는 코먼측의 출력 파형이 도시하는 전압 및 세그먼트측의 출력 파형이 도시하는 전압이 각각 전압 V1, V6 중 어느 한쪽씩이 됨으로써 점등 상태가 된다.
제8a도에 도시하는 본 실시예의 합성 파형에서는 코먼측의 출력 파형이 도시하는 전압이 전압 VC1인 경우에는 세그먼트측의 출력 파형이 도시하는 전압이 전압 GND일 때, 코먼측의 출력 파형이 도시하는 전압이 전압 VC3인 경우에는 세그먼트측의 출력 파형이 도시하는 전압이 전압 VDD일 때에 점등 상태가 된다.
이상과 같이 본 발명의 제2 실시예에 의하면, 제1 실시예와 동일한 효과를 얻고, 또한 예를 들면 세그먼트 드라이버(75)가 동작하는 전압을 표준적인 논리 반도체 집적 회로와 동일하게 하고 있기 때문에, 세그먼트 드라이버(75)는 고내압의 제조 프로세스로 제조할 필요가 없고, 세그먼트 드라이버(75)가 형성되는 면적을 추출할 수 있다. 또, 세그먼트 드라이버(75)와 상기 반도체 집적 회로를 동일 프로세스로 동시에 형성할 수 있어 회로의 소형화를 도모할 수 있다. 회로의 소형화를 도모함으로써 회로의 LS1화를 도모할 수 있다. 회로의 LS1화를 도모함으로써 액정 표시 패널(51)을 구동하기 위한 구성을 추출할 수 있다.
제9도는 본 발명의 제3 실시예인 액정 구동 장치를 포함하는 액정 표시 장치(76)의 전기적 구성을 도시하는 블럭도이다. 본 실시예는 전술한 제2 실시예와 유사하기 때문에, 대응하는 부분에는 동일한 참조 부호를 붙여 설명을 생략한다. 본 실시예의 특징은 계조 표시를 실현하기 위한 변조 방식으로서 진폭 변조를 행하고 있는 것이다. 세그먼트 드라이버(77)은 출력 파형을 계조 표시 데이타 D0~D3에 기초하여 진폭 변조하여 출력한다. 진폭 변조를 행하기 위한 기준이 되는 진폭 파형을 계조용 기준 진폭 파형 발생 회로(78)로 공급된다.
제10도는 세그먼트 드라이버(77)의 구성을 도시하는 블럭도이다. 세그먼트 드라이버(77)에서, 전술한 세그먼트 드라이버(52)와 동일한 구성 요소에는 동일한 참조 부호를 붙여 설명을 생략한다. 또, 이하의 설명에서도 계조 표시용 신호는 4 비트의 데이타인 것으로 설명한다.
라인 래치(72)에 읽어들여진 4 비트의 데이타에 기초하여, 계조용 디코더(73a)는 어느 진폭의 전압을 출력할 것인지를 표시하는 선택 신호를 액정 구동 출력 회로(74a)에 공급한다. 액정 구동 출력 회로(74a)는 상기 선택 신호에 기초하여 계조용 기준 진폭 파형 회로(78)로부터 공급되는 16종류의 진폭의 전압 중 1개를 액정 구동 출력 회로(74a)로부터 세그먼트 출력 Yi로서 출력한다. 상기 계조용 기준 진폭 파형 회로(78)는 전압 VS1으로부터 전압 VS2까지를 미리 정해놓은 비율로 분할하고, 계조 표시용 신호를 표시할 수 있는 최대의 계조와 동일한 수의 각각 다른 진폭의 전압을 작성한다. 구체적으로 설명하자면, 이 16종류의 진폭의 전압은 다음과 같다.
VS2=VDD
(14(VS2-VS1)/15)+VS1
(13(VS2-VS1)/15)+VS1
(12(VS2-VS1)/15)+VS1
(11(VS2-VS1)/15)+VS1
(10(VS2-VS1)/15)+VS1
(9(VS2-VS1)/15)+VS1
(8(VS2-VS1)/15)+VS1
(7(VS2-VS1)/15)+VS1
(6(VS2-VS1)/15)+VS1
(5(VS2-VS1)/15)+VS1
(4(VS2-VS1)/15)+VS1
(3(VS2-VS1)/15)+VS1
(2(VS2-VS1)/15)+VS1
(1(VS2-VS1)/15)+VS1
VS1=GND
본 실시예에 의한 액정 구동 회로(74a)는 2값의 전압 VDD, GND 중의 어느 하나를 출력한다.
본 실시예에 의한 액정 구동 출력 회로(74a)는 2값의 전압 VS1, VS2 중 어느 것을 출력한다.
제11도는 본 실시예에서 코먼 드라이버(53)으로부터의 출력 파형 및 세그먼트 드라이버(77)으로부터의 출력 파형을 합성 파형을 도시하는 파형도이다. 제11도에서는 실선으로 세그먼트 드라이버(77)로부터의 출력 파형을 도시하고, 2점 쇄선으로 코먼 드라이버(53)으로부터의 출력 파형을 도시한다.
제11도에 도시하는 바와 같이, 액정 구동 출력 회로(74a)로부터의 세그먼트 출력 파형의 진폭을 전압 VDD와 GND 사이에서 변화시키는 진폭 변조를 행하면, 코먼측 출력 전압 사이의 전압 차가 변화하고, 그 전압의 차에 의해 계조 표시를 행할 수 있다.
이상과 같이 본 발명이 제3 실시예에 의하면, 예를 들면 세그먼트 드라이버(77)로부터의 출력 전압 레벨의 절대적인 변화량이 감소하기 때문에, 파형 둔화가 없어지고, 그 결과 진폭 변조를 행한 경우의 액정 표시 패널(51)에 인가되는 전압의 파형을 보다 이상의 파형에 가깝게 할 수 있고, 휘도 얼룩을 저감할 수 있다. 또, 액정 표시 장치(76) 전체의 저소비 전류화나, 세그먼트 드라이버(77)을 반도체 집적 회로에 구성하는 경우의 고집적화가 가능하게 된다.
제12도는 본 발명의 제4 실시예인 액정 구동 장치를 포함하는 액정 표시 장치(80)의 전기적 구성을 도시하는 블럭도이다. 본 실시예도 전술한 제2 실시예에 유사하기 때문에, 대응하는 부분에는 동일한 참조 부호를 붙여 설명을 생략한다. 본 실시예의 특징은 계조 표시를 실현하기 위한 변조 방식으로서 펄스 수 변조를 행하고 있는 것이다.
기준 펄스 수 발생 회로(82)는 제13도에 도시하는 바와 같이 1 프레임 기간에 액정 표시 패널(51)에 행하고자 하는 계조 수에 따라 펄스 신호가 발생하여, 세그먼트 드라이버(81)의 액정 구동 출력 회로(74b)에 공급된다. 라인 래치(72)의 출력에 기초하여 계조 리코더(73b)는 1 프레임 기간에 몇 개의 펄스 신호를 출력하도록 하는가를 정하고, 펄스 신호 수를 도시하는 신호를 선택 신호로서 액정 구동 출력 회로(74b)에 공급한다. 액정 구동 출력 회로(74b)는 상기 선택 신호에 기초하여 1 프레임 기간에 계조 표시용 신호에 의해 도시되는 계조 수에 대응하는 펄스 신호를 출력한다. 즉, 제13도에서는 제어 신호 FR을 도시하여 1 프레임 기간마다 교류구동이 행해지고 있는 경우에 대해 도시했다. 제어 신호 FR이 하이 레벨일 때에는 점등 상태로 하기 위한 선택 레벨은 전압 GND이고, 비점등 상태로 하기 위한 비선택 레벨은 전압 VDD이다. 또, 제어 신호 FR이 로우 레벨일 때에는 점등 상태로 하기 위한 선택 레벨은 전압 VDD이고, 비점등 상태로 하기 위한 비선택 레벨은 전압 GND이다.
이상과 같이 본 발명의 제4 실시예에 의하면, 세그먼트 출력 레벨은 전압 VDD가 GND이기 때문에, 전압의 절대적 변화량이 감소하게 되고, 파형 둔화가 작게 되며, 그 결과 펄스 수 변조를 행한 경우의 액정 패널(51)에 인가되는 전압의 파형을 이상(理想)의 전압 파형에 가깝게 할 수 있고, 휘도 얼룩을 저감할 수 있다. 또, 액정 표시 장치 전체의 시스템을 저소비 전력화나 세그먼트 드라이버(81)을 반도체 집적 회로화하는 경우의 고집적화가 가능하게 된다.
제14도는 본 발명의 제5 실시예인 액정 구동 장치를 포함하는 액정 표시 장치(83)의 전기적 구성을 도시하는 블럭도이다. 본 실시예도 전술한 제2 실시예에 유사하기 때문에, 대응하는 부분에는 동일 참조 부호를 붙여 설명을 생략한다. 본 실시예의 특징은 계조 표시를 실현하기 위한 변조 방식으로서 프레임 전환 변조, 소위 프레임 추출 방식을 행하고 있는 것이다.
프레임 신호 디코더 마스크 신호 발생 회로(85)에는 도시하지 않은 다른 회로부터 1 프레임 기간을 정하기 위한 프레임 신호가 공급된다. 프레임 신호 디코더 마스크 신호 발생 회로(85)는 프레임 신호에 기초하여 프레임을 추출하기 위한 마스크 신호를 발생하고, 액정 구동 출력 회로(74c)에 공급한다. 상기 프레임 신호는 액정 표시 패널(51)에 의해 표시해야 할 화상의 단위인 1 프레임 주기를 표시하는 신호이다. 마스크 신호를 이용하여 제15도에 도시하는 바와 같이 4 프레임 기간을 1개의 기준이 되는 기간으로서, 4단계의 계조 표시를 프레임 전환 변조에 의해 실현할 수 있다.
라인 래치(72)의 출력에 기초하여, 계조 디코더(73c)는 기준으로서 정해진 프레임 기간에서, 어느 프레임 기간을 선택 레벨로 하는지를 도시하는 신호를 액정 구동 출력 회로(74c)에 공급한다. 액정 구동 출력 회로(74c)는 상기 신호에 기초하여 기준 프레임 기간에서 프레임 기간마다 선택 전압이나 비선택 전압을 출력한다. 또, 제15도에서는 제어 신호 FR을 도시하여 1 프레임 기간마다 교류 구동이 행하고 있는 경우에 대해 도시했다. 제어 신호 FR이 하이 레벨일 때에는 점등 상태로 하기 위한 선택 레벨은 전압 GND이고, 비점등 상태로 하기 위한 비선택 레벨은 전압 VDD이다. 또, 제어 신호 FR이 로우 레벨일 때에는 점등 상태로 하기 위한 선택레벨은 전압 VDD이고, 비점등 상태로 하기 위한 비선택 레벨은 전압 GND이다.
이상과 같이 본 발명의 제5 실시예에 의하면, 세그먼트 출력 레벨은 전압 VDD가 GND이기 때문에, 전압의 절대적 변화량이 감소하게 되고, 파형 둔화가 적게 되며, 그 결과 펄스 수 변조를 행한 경우의 액정 표시 패널(51)에 인가되는 전압의 파형을 이상의 전압 파형에 가깝게 할 수 있고, 휘도 얼룩이 저감되며, 또 시스템 전체의 저소비 전력화, 세그먼트 드라이버의 반도체 집적화에서 고집적화가 가능하게 된다.
제16도는 본 발명의 제6 실시예에 의한 액정 구동 장치의 전체적 구성의 블럭도이고, 제17도는 본 발명의 제7 실시예에 의한 액정 구동 장치의 전체적인 구성의 블럭도이며, 제18도는 본 발명의 제8 실시예에 의한 액정 구동 장치의 전체적인 구성의 블럭도이다. 각 실시예에서, 예를 들면 전술한 제1 실시예와 동일 구성 요소에는 동일 부호를 붙여 설명을 생략한다.
각 실시예의 세그먼트 드라이버(88, 89, 90)에는 2값의 출력 전압 VS1, VS2가 공급되고 있다. 전술한 바와 같이, 전압 V1, VS2는 저전압으로 정해지기 때문에, 고내압화 프로세스를 이용하는 반도체 집적 회로로서 형성할 필요는 없고, 표시용 RAM, CPU 또는 게이트 어레이를 각각 내장하도록 해서 또한 고집적화를 도모하고 있다. 제6, 제7 및 제8 실시예에서는 전술한 제28도에 도시하는 선행 기술에 대응하여 표시용 RAM(91), 데이타 버스(92), CPU(93), ROM(94), ROM(95), 게이트 어레이96) 및 주변 I/O(97)등을 구비하여 그 일부를 세그먼트 드라이버(88, 89, 90)에 내장한다.
제16도에 도시하는 제6 실시예에서는 표시용 RAM을 세그먼트 드라이버(88)에 내장하고 있기 때문에, 표시의 타이밍에 따라 표시용 RAM의 내용을 판독하고 고속으로 표시할 수 있다. 또, 표시용 RAM에 대한 외부 배선이 불필요하게 되기 때문에, 표시 장치 시스템 전체로서의 소형화가 가능하게 된다.
제17도에 도시하는 제7실시예에서, 세그먼트 드라이버(89)는 CPU를 내장하고 있기 때문에, 계조 표시 등의 콘트롤을 행하고, 필요에 따라 표시 내용을 정하는 제어를 효율적으로 행할 수 있다.
제18도에 도시하는 제8 실시예에서, 세그먼트 드라이버(90)은 게이트 어레이를 내장하고 있기 때문에, 유저가 필요로 하는 기능을 포함한 구성의 세그먼트 드라이버(90)을 용이하게 실현할 수 있다. 게이트 어레이를 포함하여 구성함으로써, CPU(93)에서 프로그램을 동작시켜 세그먼트 드라이버(90)을 제어하지 않아도 게이트 어레이에 의해 세그먼트 드라이버(90)을 제어할 수 있고, 데이타 버스(92) 등을 통해 신호의 수수가 행해지지 않기 때문에, 표시 속도를 향상시킬 수 있다.
이상과 같이 본 발명의 제6~제8 실시예에 의하면 세그먼트측의 액정 구동 전압을 낮출 수 있기 때문에, 세그먼트 드라이버(88~90)을 낮은 내압의 프로세스로 구축할 수 있고, 세그먼트 드라이버(88~90)을 반도체 집적 회로로서 고집적화가 가능하며, 또 로직계 프로세스로 제조하고, 주변 회로의 일부도 세그먼트 드라이버(88~90)에 취입하는 것이 용이하게 된다. 이것에 의해 계조 표시 시스템을 구성하는 반도체 집적 회로의 소자 수가 삭감되어 반도체 집적 회로간을 접속하는 신호 개수도 삭감되어 신호 전송 회수의 삭감에 의해 시스템의 소형화, 고속화, 저소비 전력화, 저가격화가 가능하게 된다.
본 발명은 그 정신 또는 주요한 특징으로부터 벗어나지 않고, 다른 여러 가지 형태로 실시할 수 있다. 따라서, 전술한 실시예는 모든 점에서 단순한 예시에 불과하고, 본 발명의 범위는 특허 청구의 범위에 도시하는 것으로 명세서 본문에는 아무런 구속이 없다.
또, 특허 청구의 범위의 균등 범위에 속하는 변형이나 변경은 모두 본 발명의 범위 내의 것이다.

Claims (16)

  1. 서로 직교하는 2방향으로 각각 배열되는 세그먼트측 및 코먼측 전극을 갖는 단순 매트릭스형 액정 표시 패널을 반도체 집적 회로를 이용하는 시분할 평균 전압법에 의해 표시 구동하는 액정 구동 장치에 있어서, 한 방향으로 배열되는 전극을 미리 결정한 2값의 출력 전압 VS1, VS2에 기초하여 상기 세그먼트측 전극을 구동하는 저전압 구동 회로-상기 2값의 전압 VS1, VS2는 표준적인 논리용 반도체 집적 회로 소자의 전원 VDD와 접지 전위 GND 사이의 범위 이내에 설정됨; 다른 방향으로 배열되는 전극을 미리 결정한 3값과 전압 VC1, VC2, VC3으로, 최대값 VC1과 최소값 VC3 사이의 전위 차의 절대값이 상기 2값의 전압 VS1, VS2 사이의 전위 차의 절대값보다도 크게, 중간값 VC2는 상기 2값의 전압 VS1, VS2 사이의 전압값으로서 설정되는, 그와 같은 3값의 출력 전압 VC1, VC2, VC3에 기초하여 상기 코먼측 전극을 구동하는 고전압 구동 회로; 및 저전압 구동 회로로부터의 출력 전압 파형을 계조 표시용 신호에 따라 변조하는 변조 회로를 포함하고, 상기 변조 회로는 상기 출력 전압 파형을 펄스 폭 변조하는 것으로서, 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일한 수의 각각 다른 폭을 갖는 펄스 신호를 발생하는 펄스 신호 발생 수단; 상기 계조 표시용 신호가 나타내는 계조에 대응하는 폭의 펄스 신호를 선택하는 펄스 신호 선택 수단; 및 펄스 신호 선택 수단에 의해 선택된 펄스 신호를 기초하여 전압 VS1, VS2를 출력하는 출력 수단을 포함하는 것을 특징으로 하는 액정 구동 장치.
  2. 서로 직교하는 2방향으로 각각 배열되는 세그먼트측 및 코먼측 전극을 갖는 단순 매트릭스형 액정 표시 패널을 반도체 집적 회로를 이용하는 시분할 평균 전압법에 의해 표시 구동하는 액정 구동 장치에 있어서, 한 방향으로 배열되는 전극을 미리 결정한 2값의 출력 전압 VS1, VS2에 기초하여 상기 세그먼트측 전극을 구동하는 저전압 구동 회로-상기 2값의 전압 VS1, VS2는 표준적인 논리용 반도체 집적 회로 소자의 전원 VDD와 접지 전위 GND 사이의 범위 이내에 설정됨-; 다른 방향으로 배열되는 전극을 미리 결정한 3값의 전압 VC1, VC2, VC3으로, 최대값 VC1과 최소값 VC3 사이의 전위 차의 절대값이 상기 2값의 전압 VS1, VS2 사이의 전위 차를 절대값보다도 크게, 중간값 VC2는 상기 2값의 전압 VS1, VS2 사이의 전압값으로서 설정되는, 그와 같은 3값의 출력 전압 VC1, VC2, VC3에 기초하여 상기 코먼측 전극을 구동하는 고전압 구동 회로; 및 저전압 구동 회로로부터의 출력 전압 파형을 계조 표시용 신호에 따라 변조하는 변조 회로를 포함하고, 상기 변조 회로는 상기 출력 전압 파형을 진폭 변조하는 것으로서, 전압 VS1에서 전압 VS2까지를 미리 결정한 비율로 분할하여 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일한 수의 각각 다른 진폭의 전압을 작성하는 전압 작성 수단; 및 계조 표시용 신호가 나타내는 계조에 대응하는 진폭의 전압을 선택하여 출력하는 전압 선택 수단을 포함하는 것을 특징으로 하는 액정 구동 장치.
  3. 서로 직교하는 2방향으로 각각 배열되는 세그먼트측 및 코먼측 전극을 갖는 단순 매트릭스형 액정 표시 패널을 반도체 집적 회로를 이용하는 시분할 평균 전압법에 의해 표시 구동하는 액정 구동 장치에 있어서, 한 방향으로 배열되는 전극을 미리 결정한 2값의 출력 전압 VS1, VS2에 기초하여 상기 세그먼트측 전극을 구동하는 저전압 구동 회로-상기 2값의 전압 VS1, VS2는 표준적인 논리용 반도체 집적 회로 소자의 전원 VDD와 접지 전위 GND 사이의 범위 이내에 설정됨-; 다른 방향으로 배열되는 전극을 미리 결정한 3값의 전압 VC1, VC2, VC3으로, 최대값 VC1과 최소값 VC3 사이의 전위 차의 절대값이 상기 2값의 전압 VS1, VS2 사이의 전위 차를 절대값보다도 크게, 중간값 VC2는 상기 2값의 전압 VS1, VS2 사이의 전압값으로서 설정되는, 그와 같은 3값의 출력 전압 VC1, VC2, VC3에 기초하여 상기 코먼측 전극을 구동하는 고전압 구동 회로; 및 저전압 구동 회로로부터의 출력 전압 파형을 계조 표시용 신호에 따라 변조하는 변조 회로를 포함하고, 상기 변조 회로는 상기 출력 전압 파형을 펄스의 집합체로서 펄스 수를 조정하는 방식으로 변조하는 것으로서, 표시 패널의 한 방향으로 배열되는 전극의 모든 전극에 대해 순차적으로 미리 결정한 전압을 인가하는데 필요한 프레임 기간에 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일한 수의 미리 결정한 폭의 펄스 신호를 출력하는 펄스 신호 출력 수단; 및 상기 펄스 신호 출력 수단으로부터 상기 프레임 기간에 출력되는 펄스 신호 중, 계조 표시용 신호가 나타내는 계조 수와 동일한 수의 펄스 신호를 선택하고, 상기 펄스 신호의 상기 미리 결정한 폭의 기간에서는 전압 VS1, VS2 중 어느 한쪽의 전압을 출력하고, 상기 미리 결정한 폭 이외의 기간에서는 어느 다른쪽의 전압을 출력하는 출력 수단을 포함하는 것을 특징으로 하는 액정 구동 장치.
  4. 서로 직교하는 2방향으로 각각 배열되는 세그먼트측 및 코먼측 전극을 갖는 단순 매트릭스형 액정 표시 패널을 반도체 집적 회로를 이용하는 시분할 평균 전압법에 의해 표시 구동하는 액정 구동 장치에 있어서, 한 방향으로 배열되는 전극을 미리 결정한 2값의 출력 전압 VS1, VS2에 기초하여 상기 세그먼트측 전극을 구동하는 저전압 구동 회로-상기 2값의 전압 VS1, VS2는 표준적인 논리용 반도체 집적 회로 소자의 전원 VDD와 접지 전위 GND 사이의 범위 이내에 설정됨-; 다른 방향으로 배열되는 전극을 미리 결정한 3값의 전압 VC1, VC2, VC3으로, 최대값 VC1과 최소값 VC3 사이의 전위 차의 절대값이 상기 2값의 전압 VS1, VS2 사이의 전위 차를 절대값보다도 크게, 중간값 VC2는 상기 2값의 전압 VS1, VS2 사이의 전압값으로서 설정되는, 그와 같은 3값의 출력 전압 VC1, VC2, VC3에 기초하여 상기 코먼측 전극을 구동하는 고전압 구동 회로; 및 저전압 구동 회로로부터의 출력 전압 파형을 계조 표시용 신호에 따라 변조하는 변조 회로를 포함하고, 상기 변조 회로는 상기 출력 파형을 프레임 추출 방식에 의해 변조하는 것으로서, 표시 패널의 한 방향으로 배열되는 전극의 모든 전극에 대해 순차적으로 미리 결정한 전압을 인가하는데 필요한 프레임 기간마다 전압 VS1, VS2 중 어느 한쪽의 전압을 출력하는 전압 출력 수단; 및 계조 표시용 신호가 나타낼 수 있는 최대의 계조 수와 동일한 수의 프레임 기간을 포함하는 기준 프레임 기간을 정해, 계조 표시용 신호가 나타내는 계조 수에 기초하여 기준 프레임 기간에서의 각 프레임 기간마다 전압을 결정하는 출력 수단을 포함하는 것을 특징으로 하는 액정 구동 장치.
  5. 제1항에 있어서, 상기 저전압 구동 회로는 표시 패널에 계조 표시를 행하기 위한 계조 표시용 신호를 일시적으로 기억하는 표시용 메모리를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  6. 제1항에 있어서, 상기 저전압 구동 회로는 저전압 구동 회로 및 고전압 구동 회로의 제어를 행하는 처리 장치를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  7. 제1항에 있어서, 상기 저전압 구동 회로는 미리 결정한 기능을 행하기 위해 반도체 소자에 의해 형성된 게이트 어레이를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  8. 제2항에 있어서, 상기 저전압 구동 회로는 표시 패널에 계조 표시를 행하기 위한 계조 표시용 신호를 일시적으로 기억하는 표시용 메모리를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  9. 제3항에 있어서, 상기 저전압 구동 회로는 표시 패널에 계조 표시를 행하기 위한 계조 표시용 신호를 일시적으로 기억하는 표시용 메모리를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  10. 제4항에 있어서, 상기 저전압 구동 회로는 표시 패널에 계조 표시를 행하기 위한 계조 표시용 신호를 일시적으로 기억하는 표시용 메모리를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  11. 제2항에 있어서, 상기 저전압 구동 회로는 저전압 구동 회로 및 고전압 구동 회로의 제어를 행하는 처리 장치를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  12. 제3항에 있어서, 상기 저전압 구동 회로는 저전압 구동 회로 및 고전압 구동 회로의 제어를 행하는 처리 장치를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  13. 제4항에 있어서, 상기 저전압 구동 회로는 저전압 구동 회로 및 고전압 구동 회로의 제어를 행하는 처리 장치를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  14. 제2항에 있어서, 상기 저전압 구동 회로는 미리 결정한 기능을 행하기 위해 반도체 소자에 의해 형성된 게이트 어레이를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  15. 제3항에 있어서, 상기 저전압 구동 회로는 미리 결정한 기능을 행하기 위해 반도체 소자에 의해 형성된 게이트 어레이를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
  16. 제4항에 있어서, 상기 저전압 구동 회로는 미리 결정한 기능을 행하기 위해 반도체 소자에 의해 형성된 게이트 어레이를 포함하여 형성되는 것을 특징으로 하는 액정 구동 장치.
KR1019960010928A 1995-04-12 1996-04-12 액정 구동 장치 KR100209976B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP08716895A JP3395866B2 (ja) 1995-04-12 1995-04-12 液晶駆動装置
JP95-087168 1995-04-12

Publications (2)

Publication Number Publication Date
KR960038725A KR960038725A (ko) 1996-11-21
KR100209976B1 true KR100209976B1 (ko) 1999-07-15

Family

ID=13907466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010928A KR100209976B1 (ko) 1995-04-12 1996-04-12 액정 구동 장치

Country Status (4)

Country Link
US (1) US5801671A (ko)
JP (1) JP3395866B2 (ko)
KR (1) KR100209976B1 (ko)
TW (1) TW310419B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3411494B2 (ja) * 1997-02-26 2003-06-03 シャープ株式会社 マトリクス型表示装置の駆動用電圧生成回路
KR100495801B1 (ko) * 1997-07-23 2005-09-15 삼성전자주식회사 킥백전압을보상하는액정표시장치및그구동방법
US6147664A (en) * 1997-08-29 2000-11-14 Candescent Technologies Corporation Controlling the brightness of an FED device using PWM on the row side and AM on the column side
JP3482159B2 (ja) * 1999-07-28 2003-12-22 シャープ株式会社 電源装置、及びこれを用いた液晶表示装置
JP2001051651A (ja) * 1999-08-05 2001-02-23 Saipaaku:Kk 光源装置およびその制御方法
JP3666318B2 (ja) * 1999-09-27 2005-06-29 セイコーエプソン株式会社 電気光学装置及びそれを用いた電子機器並びに表示駆動ic
JP3743505B2 (ja) * 2001-06-15 2006-02-08 セイコーエプソン株式会社 ライン駆動回路、電気光学装置及び表示装置
JP2003029719A (ja) * 2001-07-16 2003-01-31 Hitachi Ltd 液晶表示装置
JP4136670B2 (ja) * 2003-01-09 2008-08-20 キヤノン株式会社 マトリクスパネルの駆動制御装置及び駆動制御方法
JP4942012B2 (ja) * 2005-05-23 2012-05-30 ルネサスエレクトロニクス株式会社 表示装置の駆動回路、および駆動方法
JP2010127881A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp セグメントドライバの検査方法及びその検査システム
US20110069049A1 (en) * 2009-09-23 2011-03-24 Open Labs, Inc. Organic led control surface display circuitry

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738497A (en) * 1980-08-19 1982-03-03 Sharp Kk Drive system for liquid crystal display unit

Also Published As

Publication number Publication date
TW310419B (ko) 1997-07-11
JPH08286171A (ja) 1996-11-01
JP3395866B2 (ja) 2003-04-14
US5801671A (en) 1998-09-01
KR960038725A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR101388588B1 (ko) 액정표시장치
KR100614712B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
JP4497067B2 (ja) 電気光学装置、電気光学装置用駆動回路および電気光学装置用駆動方法
CN101038411B (zh) 液晶驱动器件
KR100765676B1 (ko) 표시 장치용 구동 장치 및 표시 장치용 구동 방법
US20040212632A1 (en) Driving circuit for color image display and display device provided with the same
KR100561946B1 (ko) 액정표시장치 및 그 구동방법
US20050264508A1 (en) Liquid crystal display device and driving method thereof
JP2010102189A (ja) 液晶表示装置及びその駆動方法
TW583616B (en) Liquid crystal driving devices
US6320562B1 (en) Liquid crystal display device
KR101037259B1 (ko) 전기 광학 장치, 구동 방법 및 전자 기기
KR100209976B1 (ko) 액정 구동 장치
US8659528B2 (en) Electro-optical device driven by polarity reversal during each sub-field and electronic apparatus having the same
CN111566721B (zh) 液晶显示装置及其驱动方法
CN101714322A (zh) 电光学装置、其驱动方法、及电子设备
KR101492885B1 (ko) 구동회로 및 이를 포함하는 액정 표시 장치
JP2008164952A (ja) 液晶表示装置
KR100260009B1 (ko) 액정표시 장치의 구동 장치 및 구동 방법
US20020097211A1 (en) Liquid crystal display device and method for driving the same
US5956007A (en) Frame modulation driving circuit and method for liquid crystal display
JPH11352464A (ja) 液晶表示装置および液晶パネル
CN1159599A (zh) 液晶显示驱动方法
US6850251B1 (en) Control circuit and control method for display device
KR100861270B1 (ko) 액정표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee