KR960016342B1 - 디스플레이 모듈 구동 회로 - Google Patents

디스플레이 모듈 구동 회로 Download PDF

Info

Publication number
KR960016342B1
KR960016342B1 KR1019920022056A KR920022056A KR960016342B1 KR 960016342 B1 KR960016342 B1 KR 960016342B1 KR 1019920022056 A KR1019920022056 A KR 1019920022056A KR 920022056 A KR920022056 A KR 920022056A KR 960016342 B1 KR960016342 B1 KR 960016342B1
Authority
KR
South Korea
Prior art keywords
signals
signal
output voltage
output
voltage
Prior art date
Application number
KR1019920022056A
Other languages
English (en)
Other versions
KR930010837A (ko
Inventor
가오루 나까니시
고오이찌로 세이하라
Original Assignee
샤프 가부시끼가이샤
쯔지 하루오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시끼가이샤, 쯔지 하루오 filed Critical 샤프 가부시끼가이샤
Publication of KR930010837A publication Critical patent/KR930010837A/ko
Application granted granted Critical
Publication of KR960016342B1 publication Critical patent/KR960016342B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Abstract

요약없음

Description

디스플레이 모듈 구동 회로
제1도는 본 발명의 제1실시예에 따라 게이트 드라이버와 소스 드라이버를 포함하는 구동회로를 갖는 매트릭스형 액정 디스플레이 모듈(TFT LCD 모듈)의 블럭도.
제2도는 제1도에 도시된 소스 드라이버의 전체 시스템의 블럭도.
제3도는 소스 드라이버의 한 신호군을 처리하는 부분의 구성을 도시한 도면.
제4도는 소스 드라이버를 구성하는 부분인 타이밍 신호 발생 회로를 도시한 블럭도.
제5도는 소스 드라이버를 구성하는 부분인 타이밍 신호 발생 회로의 출력 파형의 타이밍 차트.
제6도는 타이밍 신호 발생 회로의 다른 출력 파형의 타이밍 차트.
제7도는 소스 드라이버를 구성하는 부분인 전압 제어 회로에서 제어 신호를 발생하기 위한 과정을 설명하기 위한 차트.
제8도는 타이밍 신호 발생 회로의 또 다른 출력 파형의 예의 타이밍 차트.
제9도는 본 발명에 따른 입력 디지탈 비디오 신호의 내용에 따라 제어 신호를 발생하기 위한 과정을 설명하기 위한 차트.
제10도는 타이밍 신호와 구동 전압간의 관계를 도시한 그래프.
제11도는 노말리-화이트 액정(normally-white liquid crystal)의 인가 전압과 투과율간의 관계를 도시한 특성곡선.
제12도는 외부 전력 전압을 정정하기 위한 전압-시간 특성 곡선.
제13도는 종래의 매트릭스형 액정 디스플레이 모듈(TFT LCD 모듈)의 블럭도.
제14도는 제13도에 도시된 종래의 액정 디스플레이 모듈에 사용된 종래의 소스 드라이버의 전체 시스템의 블럭도.
제15도는 제14도에 도시된 소스 드라이버의 한 신호군을 처리하는 부분을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 시프트 레지스터2 : 샘플링 메모리
3 : 홀드 메모리4 : 타이밍 신호 발생 회로
5 : 전압 제어 회로6 : 출력 전압 발생 회로
7 : 소스 드라이버
본 발명은 디스플레이 모듈 구동 회로에 관한 것으로, 특히 특정 비트수의 입력 디지탈 비디오 신호에 따라 다밀도 레벨의 화상(multi-density-level image)을 표시하기 위해 다계조의 구동 전압(multi-level drive voltages)을 출력하기 위한 디지탈 소스 드라이버에 관한 것이다.
제13도는 종래 매트릭스형 액정 표시 모듈을 나타낸다. 이 매트릭스형 액정 표시 모듈은 화소 전극을 구동하기 위한 스위칭 소자로서 TFT(박막 트랜지스터)를 사용한다. TFT액정 표시 패널(300)은 서로 평행하게 배치된 m개의 신호 전극(302)(01-0m)과 서로 평행하게 그리고 상기 신호 전극(302)에 수직으로 배치된 i개의 주사 전극(301)(1-i)을 포함한다. 각 주사 전극(301)과 각 신호 전극(302)간의 교차점에 인접하여 대응 화소 전극(303)을 구동하기 위한 TFT(304)가 제공된다. 하나의 수평 주사선은 한 주사 전극(301)에 접속된 m개의 화소 전극들(303)로 구성된다.
상기 TFT액정 패널(300)은 소스 드라이버(201)와 게이트 드라이버(202)를 포함하는 LCD모듈 구동 회로(200)에 의해 구동된다. 상기 소스 드라이버(201)와 게이트 드라이버(202)는 상기 신호 전극(302)과 주사 전극(301)에 각각 접속된다. 상기 소스 드라이버(201)는 입력 디지탈 화상 신호 또는 비디오 신호를 샘플링하고 홀드하여 상기 신호를 신호 전극(302)에 공급한다. 한편, 게이트 드라이버(202)는 상기 주사 전극(301)에 주사 펄스를 연속적으로 출력한다. 상기 게이트 드라이버(202)와 소스 드라이버(201)는 제어 회로(203)로부터의 클럭 신호와 같은 제어 신호를 수신한다. 외부 전력 전압 발생 회로(204)는 입력 전력 전압으로부터 서로 다른 레벨(예컨대, 8개)를 갖는 복수의 외부 전력 전압을 발생시키고, 상기 소스 드라이버(201)에 공급한다.
제14도는 제13도에 도시된 소스 드라이버(201)의 구성을 상세히 도시한 것이다. 상기 소스 드라이버(201)는 시프트 레지스터(101), 샘플링 메모리(102), 홀드 메모리(103), 디코더(104) 및 출력 전압 선택 회로(105)를 포함한다. 상기 소스 드라이버(201)는 m개의 신호 전극에 대응하는 m개의 신호 시스템을 갖는다.
제15도는 상기 소스 드라이버(201)의 n번째(1≤n≤m) 신호 시스템의 구성을 도시한다. 제15도에 도시된 바와 같이, 출력 전압 선택 회로(105)의 n번째 신호 시스템에 속하는 부분은 8개의 아날로그 스위치 ASW0내지 ASW7로 구성된다. 동작시, 제13도와 제14도에 도시된 시프트 레지스터(101)는 n번째 화소에 대한 샘플링(SAMPLING) 펄스 Tsmpn을 출력한다. 상기 샘플링(SAMPLING) 펄스 Tsmpn의 상승 에지(leading edge)에는 외부에서 입력 비디오 신호 D0, D1및 D2가 샘플링 메모리(102)내로 입력되어 상기 샘플링 메모리(102)의 n번째 신호 시스템에 속하는 3개의 D-플립 플롭(121,122,123)에 홀드된다. 한 수평 주기에 대한 샘플링 동작시 완료된때, 출력(OUTPUT) 펄스 OE가 홀드 메모리(103)에 입력된다. 이 펄스 OE에 응하여, 상기 샘플링 메모리(102)에 홀드되어 있는 비디오 신호들(D0,D1,D2)이 홀드 메모리(103)(3개의 D-플립 플롭 131,132 및 133)및 디코더(104)로 전송된다. 상기 디코더(104)는 입력된 비디오 신호들(D0,D1,D2)를 디코드하여 8개의 이네이블 신호(Y0내지 Y7)(이신호중 하나만 하이(H)레벨이고 나머지는 로우(L)레벨로 되어 있음)을 출력한다. 상기 이네이블 신호(Y0내지 Y7)의 내용에 따라 아날로그 스위치 ASW0내지 ASW7중 하나가 도통된다. 따라서, 외부 전력 전압 발생 회로(204)에서 출력 전압 선택회로(105)로 전송되는 8종류의 외부 전력 전압 V0내지 V7중 도통된 아날로그 스위치에 인가된 하나의 전압은 신호 전극(소스 라인) On(1≤n≤m)으로 출력된다. 이와 같이, 상기 비디오 신호들(D0,D1,D2)의 내용에 따라 다계조 또는 다단계를 갖는 외부 전력 전압 V0내지 V7이 TFT 액정 패널(300)에 대한 구동 전압으로 공급될 수 있다.
그러나, 상기 종래의 구동 회로에서는 다밀도 레벨 화상의 재생도를 향상시키기 위해 비디오 신호의 비트수를 증가시킬때, 밀도-스케일(density-scale)기준 전압으로 동작하는 외부 전력 전압의 수를 증대시켜야 하는 문제가 있다. 예컨대, 비디오 신호의 비트수가 3,4,6,8,…으로 증가할 때, 외부 전력 전압의 수는 23(=8), 24(=16), 26(=64), 28(=256), …으로 증가한다. 따라서, 다음과 같은 문제가 발생한다.
(1) 외부전원의 규모가 커져, 그로 인한 코스트가 증가한다.
(2) 상기 소스 드라이버를 내장한 LSI(대규모 집적회로)는 그 입력 단자수가 증가하여 LSI를 팩키징하는 것이 어려워진다.
(3) 각 외부 전력 전압에 보다 높은 정밀도가 요구되어 전압 조정 동작의 관리가 어렵다.
EP-A 제298,255호는 액티브 매트릭스 액정(LC) 디스플레이 패널용 구동 회로를 개시하고 있는데, 상기 회로에서 제어 전압은 LC소자의 온 상태에 대응하는 값에서 오프 상태에 대응하는 값으로 한 수평 주사주기동안 주기적으로 변환한다. 상기 패널의 소스 라인에 접속된 아나로그 스위치는 각각의 수평 주사 주기의 초기에 스위칭 온된다. 그후, 각각의 소스 라인은 그 각각의 디지탈 데이타 신호 샘플에 대응하는 전압에 도달할 때까지 충전되고, 그리고 나서 각각의 아날로그 스위치는 턴 오프된다. 이 전압은 그 후에 상기 소스 라인의 커패시턴스 및/또는 부가적인 샘플 홀더에 의해 유지된다.
따라서, 본 발명의 목적은 상기 문제점들을 해소하기 위한 것으로, 외부 전원의 수를 증가시키지 않고, 표시될 다밀도 레벨의 화상에 대응하여 다계조의 구동 전압을 공급할 수 있는 소스 드라이버를 갖는 디스플레이 모듈 구동 회로를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 시변 전압 출력을 제공하는 외부 전원으로부터 매트릭스형 디스플레이 패널(300)의 화소 요소의 디스플레이 강도(display intensity)를 제어하기 위한 복수의 출력 전압 신호를 발생하는데에 적합한 디스플레이 모듈 구동 회로로서, 상기 출력 전압 신호 각각은 디스플레이 될 화상을 나타내는 입력 디지탈 비디오 신호(D0,D1,D2)에 따라 선정된 디스플레이 강도의 수 중 선택된 하나에 대응하는 레벨을 가지는 디스플레이 모듈 구동 회로에 있어서, 서로 다른 폭의 복수의 타이밍 신호(T0-T7)를 발생시키기 위한 수단(4)으로, 상기 타이밍 신호의 수는 상기 디스플레이 강도의 수와 동일한 수단(4); 상기 비디오 신호의 레벨에 따라 상기 타이밍 신호중 하나를 선택하고 그로부터 제어 신호를 발생시키기 위한 수단(5)으로, 상기 제어 신호는 연속적인 수평 주기에서 번갈아서 제1 및 제2제어 신호(CON1,CON2)로서 발생되는 수단(5); 및 상기 복수의 출력 전압 신호를 발생시키기 위한 수단(6)으로, 상기 제1제어신호 또는 제2제어 신호에 각각 응하여 상기 두 커패시터중 하나가 상기 외부 전원에 접속될 때, 다른 커패시터는 상기 출력 전압 신호를 공급하도록 상기 외부 전원을 제1커패시터(C1) 또는 제2커패시터(C2)로 선정된 주기동안 접속시키기 위한 수단(ASW1-4)을 포함하는 수단(6)을 포함하는 디스플레이 모듈 구동 회로를 제공한다.
본 발명의 한 실시예에 따른 디스플레이 모듈 구동 회로의 소스 드라이버의 동작을 설명하면 다음과 같다. 우선, 상기 타이밍 신호 발생회로는 각 수평 주기마다 서로 다른 펄스폭을 갖는 타이밍 신호를 발생시킨다. 상기 타이밍 신호의 수(예컨대, 8개)는 표시될 화상의 밀도 레벨에 좌우된다. 이 타이밍 신호중 하나는 항상 H레벨로 홀드된다. 상기 전압 제어 회로는 비디오 신호와 타이밍 신호를 수신하여 각 수평 주기마다 상기 비디오 신호의 내용에 따라 타이밍 신호중 하나를 선택한다. 제9도는 제어 신호의 발생을 위한 타이밍 신호를 선택하기 위한 예를 나타낸다. 제9도에 도시한 바와 같이 D0,D1및 D2로 표시된 비디오 신호가 각각 L, L 및 L레벨을 나타낼때, 타이밍 신호 T0가 선택된다. 비디오 신호D0,D1, 및 D2가 각각 H, L 및 L레벨을 나타낼 때, 타이밍 신호 T1이 선택된다. 또한, 비디오 신호 D0,D1, 및 D2가 각각 H, H 및 H레벨을 나타낼 때는 타이밍 신호 T7이 선택된다. 이에 따라, 상기 전압 제어 회로는 선택된 타이밍 신호의 펄스폭에 대응하는 주기동안 하이 레벨로 제어 신호를 출력한다. 상기 출력 전압 발생 회로에 있어서, 커패시터는 구동 전압이 각 수평 주기내에 발생되도록 제어 신호가 각 수평 주기마다 출력되는 시간 동안 상기 제1스위치 수단을 통해 외부 전원으로부터 외부 전력 전압을 받는다. 본 발명의 한 실시예에서 사용된 타이밍 신호와 구동 전압간의 관계를 도시한 제10도에 도시된 바와 같이, 시간의 경과에 따라 높아지는 전위를 제공하는 외부 전원으로부터 외부 전력 전압이 공급된다 ; 따라서, 구동 전압의 레벨은 다계조의 구동 전압이 발생될 수 있도록 선택된 타이밍 신호의 펄스폭에 따라 제어가능하게 된다.
상술한 본 발명의 디스플레이 모듈 구동 회로에 따르면, 단일 외부 전원으로부터 다계조의 구동 전압이 얻어질 수 있다. 화질을 향상시키기 위한 다밀도 레벨 디스플레이를 증진하기 위해(promote) 비디오 신호의 비트수를 증가시킴에 따라, 타이밍 신호 발생 회로는 단계(gradation)의 수에 따라 증가된 수의 타이밍 신호를 발생시키며, 이에 따라 구동 전압의 수가 증가된다. 상기 구성은 외부 전원의 수의 증가를 방지한다. 보다 상세히, 외부 전원을 증가시키지 않고, 다계조의 구동 전압이 발생될 수 있다. 따라서, 다음과 같은 이점이 얻어진다.
(1) 외부 전원의 규모가 감소되어 코스트가 절감된다.
(2) 상술한 내장 소스 드라이버를 갖는 LSI(대규모 집적 회로)의 입력 단자수가 감소되어 상기 LSI의 패키징을 용이하게 한다.
(3) 각 외부 전력 전압에 요구되는 정밀도가 완화되어 외부 전력 전압의 제어가 용이하게 된다.
본 발명에 의하면, 상술한 출력 전압 발생회로가 2개의 커패시터를 구비하고 상기 2개의 커패시터는 교호적인(alternate)수평 주기에 외부 전력 전압으로 번갈아 충전된때, 상기 두 커패시터로부터 구동 전압들이 번갈아서 출력된다. 즉, 상기 커패시터중 하나가 충전되었을때, 다른 커패시터는 구동 전압을 출력한다. 따라서 구동 전압의 연속적인 출력이 달성된다. 한 실시예에 있어서, 상기 두 커패시터는 타이밍 신호 발생회로에 의해 발생되는 출력 스위칭 신호에 의해 스위칭된다. 상기 출력 스위칭 신호는 그 활성 주기에서 서로 반대 레벨로 되며 매 수평 주기마다 각각 반전된다.
이하, 본 발명에 의한 디스플레이 모듈 구동 회로의 바람직한 실시예를 첨부 도면에 따라 상세히 설명한다.
제1도는 본 발명의 한 실시예에 따른 소스 드라이버(7)와 제13도에 도시한 것과 같은 게이트 드라이버(202)를 포함하는 구동 회로(200)를 사용하는 매트릭스형 액정 디스플레이 모듈의 블럭도이다. 제1도에 있어서, 종래 매트릭스형 액정 디스플레이 모듈을 나타내는 제13도에 도시된 것과 동일한 부분은 동일한 도면부호로 표시했으며, 이들에 대한 별도의 상세한 설명은 생략한다. 제1도에 도시된 액정 디스플레이 모듈은 제13도에 도시된 외부 전력 전압 발생 회로(204)와 같은 다계조의 복수의 외부 전력 전압을 발생하기 위한 회로는 구비하지 않는 점에 주목해야 한다.
제2도는 제1도에 도시된 전체 소스 드라이버(7)의 구성을 도시하고 있다. 제3도는 소스 드라이버(7)의 m개 신호군(각각 3비트로 표시)중 n번째(1≤n≤m )의 신호 시스템을 도시한다. 상기 m개 신호군은 m개의 화소들에 대응한다. 상기 소스 드라이버(7)는 시프트 레지스터(1), 샘플링 메모리(2), 홀드 메모리(3), 타이밍 신호 발생 회로(4), 전압 제어 회로(5) 및 출력 전압 발생 회로(6)를 포함한다. 상기 시프트 레지스터(1), 샘플링 메모리(2) 및 홀드 메모리(3)는 각각 제13도 내지 제15도에 도시된 시프트 레지스터(101), 샘플링 메모리(102) 및 홀드 메모리(103)와 동일하다.
타이밍 신호 발생 회로(4)는 제4도에 도시한 바와 같이 2개의 부분(4A와 4B)으로 구성된다. 상기 한 부분(4A)은 D-플립 플롭회로(41,42,43), AND 회로(44), NOR회로(45) 및 NAND 회로(47)로 구성된다. 제5도에 도시된 바와 같이, 클럭 펄스 CLK와 한 수평 주기마다 입력되는 펄스 신호 OE를 수신할 때, 상기 타이밍 신호 발생 회로(4)의 한 부분(4A)은 펄스 신호 OE의 대부분(most part)을 반전시켜 얻는 클리어신호 CLR1과, 출력 스위칭 신호 OE1과 OE2를 발생하며, 이 출력 스위칭 신호는 그 활성 주기에서 서로 반대 레벨로 되고 수평 주기마다 각각 반전된다. 제5도에 도시된 신호 OEA 와 OEB는 각각 D-플립 플롭회로(42,43)의 출력이다.
한편, 상기 타이밍 신호 발생 회로(4)의 다른 부분(4B)은 제4도에 도시한 바와 같이, 6비트 카운터(46), 인버터(48) 및 D-플립 플롭회로(49 내지 55) 로 구성된다. 클럭 펄스 CLK를 수신했을 때, 상기 다른 부분(4B)은 우선 제6도에 도시된 바와 같이 64개의 클럭 펄스를 나타내는 신호 64CLK를 발생한다. 그리고 나서, 서로 다른 펄스폭을 갖는 8종류(화상의 밀도 레벨의 수에 대응)의 타이밍 신호 T0, T1, …, T7이 상기 신호 64CLK에 따라 한 수평 주기에서 발생된다(이때, 상기 타이밍 신호 T0는 H레벨로 유지된다).
전압 제어 회로(5), 보다 구체적으로 제3도에 도시된 n번째 신호군을 처리하는 부분은 홀드 메모리(3)로 부터의 비디오 신호 HnD0, HnD1, HnD2를 수신하고 타이밍 신호 발생 회로(4)로부터 타이밍 신호 T0, T1, …, T7및 출력 스위칭 신호 OE1과 OE2를 수신한다. 다음, 제7도에 도시된 바와 같이, 수신된 신호 및 출력스위칭 신호의 내용에 따라, 매 수평 주기마다 특정 레벨의 제어 신호 CON1, CON2를 출력한다. 더욱 상세히, 상기 신호 OE1과 OE2가 각각 논리 "1" 및 논리 "0"을 나타낼때, 제어 신호 CON1은 비디오 신호 HnD0, HnD1, HnD2의 내용에 따라 선택된 타이밍 신호 T0, T1, …또는 T7의 펄스폭에 대응하는 기간동안 T레벨로 홀드된다. 한편, 상기 제어 회로 CON2는 상기 비디오 신호 HnD0, HnD1, HnD2의 내용에 무관하게 L레벨로 유지된다. 또한 상기 출력 스위치 신호 OE1 과 OE2 가 각각 논리 "0"(L레벨에 대응) 및 논리 "1"(H레벨에 대응)을 나타내는 경우, 제어 신호 CON1은 비디오 신호 HnD0, HnD1, HnD2에 관계없이 L레벨로 된다. 한편, 상기 제어 회로 CON2는 상기 비디오 신호 HnD0, HnD1, HnD2의 내용에 따라 선택된 타이밍신호 T0, T1, …또는 T7의 펄스폭에 대응하는 기간동안 H레벨로 홀드된다. 또한 상기 출력 스위칭 신호 OE1 과 OE2가 모두 논리 "0"을 나타낼 경우, 제어 신호 CON1, CON2는 비디오 신호 HnD0, HnD1, HnD2의 내용에 관계없이, 모두 L 레벨로 스위칭된다. 또한, 제5도로부터 명백한 바와 같이, 상기 신호 OE1과 OE2가 모두 논리 "1"을 나타내는 경우는 없다.
제3도에 도시된 바와 같이, 출력 전압 발생회로(6)(보다 구체적으로 제 n번째 신호군을 처리하는 부분)는 외부 전원(전압(V)과 소스 라인(신호 전극) On을 접속하는 와이어 L1 및 L2, 각 와이어 L1 및 L2와 그라운드간에 접속되는 커패시터 C1 및 C2, 그리고 아날로그 스위치 ASW1, ASW2, ASW3 및 ASW4로 구성된다. 아날로그 스위치 ASW1 과 ASW3는 각각 와이어 L1, 외부 전원을 향한 커패시터 C1의 반대측 및 소스 라인 On에 설치된다. 이러한 아날로그 스위치 ASW1과 ASW3는 각각 전원 제어 회로(5)로부터의 제어 신호 CON1, 타이밍 신호 발생 회로(4)로부터의 출력 스위칭 신호 OE2에 의해 턴온 및 턴 오프된다(상기 스위치들은 제어 신호가 H레벨일때 턴 온, L레벨일때 턴 오프된다.) 한편 아날로그 스위치 ASW2와 ASW4는 각각 와이어 L2, 외부 전원측, 커패시터 C2로부터 소스 라인(신호 전극)On에 설치된다. 이러한, 상기 스위치 ASW2와 ASW4는 전압 제어 회로(5)로부터의 제어 신호 CON2및 타이밍 신호 발생 회로(4)로부터 출력 스위칭 신호 OE1에 의해 각각 턴온 및 턴 오프된다(상기 스위치는 제어 신호가 H레벨일때 턴 온, L레벨일때 턴 오프된다).
상술한 소스 드라이버(7)는 다음과 같이 동작한다.
우선, 시프트 레지스터(1)가 n번째 화소에 대한 샘플링 Tsmpn을 출력하면, 이 샘플링 펄스 Tsmpn의 상승 에지에서 외부적으로 입력 비디오 신호 D0, D1, D2가 샘플링 메모리(2)로 입력된다. 이에 따라, 샘플링된 비디오 신호들은 샘플링 메모리(2)(제 n번째 신호군을 처리하는 부분)의 3개의 D-플립 플롭(21,22,23)에 비디오 신호 SnD0, SnD1, SnD2로서 홀드된다. 한 수평 주기의 샘플링 동작이 완료된 시점에서, 펄스 신호 OE는 홀드 메모리(3)로 입력된다. 이 펄스 신호 OE에 응하여, 샘플링 메모리(2)에 홀드되는 비디오 신호 SnD0, SnD1, SnD2가 홀드 메모리(3)(3개의 D-플립 플롭 31,32 및 33)에 의해 수신되고, 그리고 나서 전압 제어 회로(5)에 비디오 신호 HnD0, HnD1및 HnD2로서 전송된다. 상기 전압 제어 회로 (5)는 상술한 바와 같이, 비디오 신호 HnD0, HnD1및 HnD2의 내용에 따라 각각의 수평 주기마다 선택되는 타이밍 신호 T0, T1, …또는 T7의 펄스폭에 대응하는 기간동안 H레벨의 제어 신호 CON1 또는 CON2를 출력한다. 예컨대, 특정 수평 주기에서 출력 스위칭 신호 OE1이 H레벨로 되고, 출력 스위칭 신호 OE2가 L레벨로 된다. 이 경우, 제어 신호 CON1이 H레벨로 되고, 제어 신호 CON2가 L레벨로 된다. 결과적으로, 출력 전압발생 회로(6)에서 아날로그 스위치 ASW1, ASW4는 턴 온되는 반면, 아날로그 스위치 ASW2, ASW3는 턴 오프된다. 따라서, 아날로그 스위치 ASW1을 통해, 전압 제어 회로(5)에 의해 선택된 타이밍 신호 T0, T1, … T7의 펄스폭에 대응하는 주기동안 커패시터 C1이 외부 전력 전압 V로 충전된다. 이때, 제10도에 도시된 바와 같은 시간에 따라 높아지는 전위를 갖는 외부 전원으로부터 외부 전력 전압을 공급함으로써, 비디오신호 D0, D1, D2의 내용에 대응하는 구동 전압이 커패시터(C1)의 전극간에 형성된다. 한편 이전 수평 주기에서 커패시터(C2)에 충전된 전압이 아날로그 스위치 ASW4를 통해 소스 라인(신호 전극) On으로 출력된다.
상술한 바와 같이, 출력 스위칭 신호 OE1, OE2는 커패시터 C1,C2중 외부 전력 전압으로 충전되어야 하는 커패시터 및 커패시터 C1,C2에 충전된 전압중 소스 라인 On에 공급되어야만 하는 전압을 결정하는 역할을 수행한다.
다음 수평 주기에 있어서, 출력 스위칭 신호 OE1은 L레벨로 스위칭되고, 출력 스위칭 신호 OE2는 H레벨로 스위칭된다. 이 경우, 제어 신호 CON1이 L레벨, 제어 신호 CON2가 H레벨로 스위칭된다. 이 전압 상태의 변경에 따라 출력 전압 발생 회로(6)의 아날로그 스위치 ASW1 및 ASW4가 턴 오프되는 반면, 아날로그 스위치 ASW2 및 ASW3가 턴온된다. 따라서, 전압 제어 회로(5)에 의해 선택된 타이밍 신호 T0, T1, …또는 T7의 펄스폭에 대응하는 기간 동안 아날로그 스위치 ASW2를 통해, 커패시터 C2가 외부 전력 전압 V로 충전된다. 이때, 제10도에 도시된 바와 같이 시간에 따라 높아지는 전위를 갖는 외부 전원으로부터 외부 전력 전압이 공급되기 때문에, 비디오 신호 D0, D1, D2의 내용에 대응하는 레벨의 구동 전압이 커패시터(C2)의 전극간에 형성된다. 한편, 이전 수평 주기에서 충전된 전압(구동 전압)이 커패시터(C1)에서 아날로그 스위치 ASW3를 통해 소스 라인(신호 전극) On으로 출력된다. 상술한 것으로부터 명백한 바와 같이, 한 커패시터가 충전되는 동안, 다른 커패시터는 구동 전압을 출력할 수 있으며, 이에 따라 출력 전압 발생 회로(6)로부터 다계조의 구동 전압이 연속적으로 출력된다. 한 수평 주기에서 다른 수평 주기로 전이될때, 출력 신호 OE1, OE2는 모두 L레벨로 되고, 제어 신호 CON1 및 CON2로 모두 L레벨로 되는 기간이 있으나(아날로그 스위치 ASW1, …ASW4는 모두 OFF상태), 각 수평 주기에서의 상술한 동작에는 거의 영향을 미치지 않는다.
상술한 바와 같이, 소스 드라이버(7)는 단일 외부 전원만에 의해 다계조의 구동 전압을 발생할 수 있다. 화상의 밀도 레벨의 수를 증가시키기 위한 비디오 신호의 비트수를 증가시킨 경우, 타이밍 신호 발생 회로(4)가 밀도 레벨의 수에 따라 타이밍 신호의 수를 증가시켜 발생하며, 이 타이밍 신호에 따라 다계조의 구동 전압을 발생시키도록 한다. 이와 같이, 외부 전원의 수를 증가시키지 않고도 다계조의 구동 신호를 제공할 수 있다.
노말리-화이트(normally-white)의 액정 표시 패널이 표시 패널(300)용으로 사용될때, 광투과율은 중간전압 영역에서 변화하고, 제11도에 도시된 바와 같이 저전압 영역 및 고전압 영역에서 포화된다. 디지탈 1비트 표시 시스템의 경우는 ON 및 OFF상태만 갖기때문에, 표시 패널이 상기 저전압 영역과 고전압 영역에서의 전압으로 구동되는 한 하이 콘트라스트가 얻어질 수 있다. 그러나, 다밀도 레벨 표시 시스템에서, 상기 인가 전압 V 의 저전압 영역 및 고전압 영역에서 광투과율이 비선형으로 변화되기 때문에, 인가 전압 V에 대한 변경없이는 원하는 휘도를 얻을 수 없어 정확한 색을 표시할 수 없게 된다. 따라서, 제10도에 도시된 외부 전력 전압의 특성 곡선(전압-시간 특성)이 선형 특성을 갖는 전압 레벨 또는 전압 단계를 제공하기 위해 제12도에 도시된 바와 같이 정정된다.
제11도에 도시된 바와 같이 현재의 투과율이 중간 전압 영역에서 변화할지라도, 이후 3볼트정도의 낮은 구동 전압을 사용하는 액정 디스플레이 모듈이 사용가능하기 때문에 상기 투과율이 저전압 영역에서 변화하도록 할 필요가 있다.
당해 분야의 전문가라면 첨부된 특허 청구의 범위에서 정의된 본 발명의 범위와 정신을 벗어나지 않는 한도에서 여러가지 변형이 가능할 것이다.

Claims (8)

  1. 시변 전압 출력을 제공하는 외부 전원으로부터 매트릭스형 디스플레이 패널(300)의 화소 요소의 디스플레이 강도(display intensity)를 제어하기 위한 복수의 출력 전압 신호를 발생하는 데에 적합한(adapted)디스플레이 모듈 구동 회로로서, 상기 출력 전압 신호 각각은 디스플레이 될 화상을 나타내는 입력디지탈 비디오 신호(D0, D1,D2)에 따라 선정된 디스플레이 강도의 수 중 선택된 하나에 대응하는 레벨을 가지는 디스플레이 모듈 구동 회로에 있어서, 서로 다른 폭의 복수의 타이밍 신호(T0-T7)를 발생시키기 위한 수단(4)으로, 상기 타이밍 신호의 수는 상기 디스플레이 강도의 수와 동일한 수단(4); 상기 비디오 신호의 레벨에 따라 상기 타이밍 신호중 하나를 선택하고 그로부터 제어 신호를 발생시키기 위한 수단(5)으로, 상기 제어 신호는 연속적인 수평 주기에서 번갈아서 제1 및 제2제어 신호(CON1,CON2)로서 발생되는 수단(5) ; 및 상기 복수의 출력 전압 신호를 발생시키기 위한 수단(6)으로, 상기 제1제어 신호 또는 제2제어 신호에 각각 응하여 상기 두 커패시터중 하나가 상기 외부 전원에 접속될때, 다른 커패시터는 상기 출력 전압 신호를 공급하도록 상기 외부 전원을 제1커패시터(C1)또는 제2커패시터(C2)로 선정된 주기동안 접속시키기 위한 수단(ASW1-4)을 포함하는 수단(6)을 포함하는 디스플레이 모듈 구동 회로.
  2. 제1항에 있어서, 상기 타이밍 신호 발생회로(4)은 그 활성 주기동안 서로 반대 레벨로 되며, 매 수평 주기마다 각각 반전되는 제1 및 제2출력 스위칭 신호(OE1,OE2)를 더 발생시키며, 상기 선택 수단(5)은 상기 비디오 신호(D0,D1,D2), 상기 타이밍 신호(T0-T7)및 출력 스위칭 신호(OE1,OE2)를 수신하고, 상기 비디오 신호의 내용 및 각 수평 주기내에 상기 출력 스위칭 신호에 따라 상기 타이밍 신호중 하나를 선택하여, 상기 선택된 타이밍 신호(T0-T7)의 상기 펄스폭에 대응하는 시간 동안 특정 레벨에서 상기 제1 또는 제2제어신호(CON1,CON2)를 출력하도록 하는 것을 특징으로 하는 디스플레이 모듈 구동 회로.
  3. 제1항에 있어서, 상기 출력 전압 발생 수단(6)은 상기 제1 및 제2제어 신호(CON1,CON2)를 상기 제1 및 제2커패시터(C1,C2)에 각각 접속하기 위한 제1스위칭 수단(ASW1,ASW2)를 구비한 것을 특징으로 하는 디스플레이 모듈 구동 회로.
  4. 제2항에 있어서, 상기 출력 전압 발생 수단(6)은 상기 제1 및 제2제어 신호(CON1,CON2)를 상기 제1 및 제2커패시트(C1,C2)에 각각 접속하기 위한 제1스위치 수단(ASW1,ASW2)을 구비한 것을 특징으로하는 디스플레이 모듈 구동 회로.
  5. 제3항에 있어서, 상기 출력 전압 발생 수단(6)은 상기 제1 및 제2커패시터(C1,C2)로부터 번갈아서 상기 출력 전압 신호를 출력하기 위한 제2스위치 수단(ASW3,ASW4)을 구비한 것을 특징으로 하는 디스플레이 모듈 구동 회로.
  6. 제4항에 있어서, 상기 출력 전압 발생 수단(6)은 상기 제1 및 제2커패시터(C1,C2)로부터 번갈아서 상기 출력 전압 신호를 출력하기 위한 제2스위치 수단(ASW3,ASW4)을 구비한 것을 특징으로하는 디스플레이 모듈 구동 회로.
  7. 제6항에 있어서, 상기 제2스위치 수단(ASW3,ASW4)은 상기 제1 및 제2출력 스위칭 신호(OE1,OE2)의 상태에 따라 제어되는 것을 특징으로하는 디스플레이 모듈 구동 회로.
  8. 제1항, 제2항 또는 제3항, 제4항, 제5항, 제6항 또는 제7항중 어느 한 항에 있어서, 상기 외부 전원에 의한 상기 전압 파형 출력은 상기 표시 패널(300)에서 사용된 액정 물질의 인가 전압 대 투과율(Transmissivity) 특성에서 비선형성을 정정하도록 배치된 것을 특징으로 하는 디스플레이 모듈 구동 회로.
KR1019920022056A 1991-11-27 1992-11-21 디스플레이 모듈 구동 회로 KR960016342B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-312319 1991-11-27
JP3312319A JPH05150737A (ja) 1991-11-27 1991-11-27 表示装置用駆動回路

Publications (2)

Publication Number Publication Date
KR930010837A KR930010837A (ko) 1993-06-23
KR960016342B1 true KR960016342B1 (ko) 1996-12-09

Family

ID=18027814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022056A KR960016342B1 (ko) 1991-11-27 1992-11-21 디스플레이 모듈 구동 회로

Country Status (4)

Country Link
EP (1) EP0544427B1 (ko)
JP (1) JPH05150737A (ko)
KR (1) KR960016342B1 (ko)
DE (1) DE69216785T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139892B2 (ja) * 1993-09-13 2001-03-05 株式会社東芝 データ選択回路
EP1041535A1 (fr) * 1999-03-30 2000-10-04 EM Microelectronic-Marin SA Dispositif de commande d'un dispositif LCD ayant au moins un niveau de couleur
JP3925467B2 (ja) * 2003-06-20 2007-06-06 セイコーエプソン株式会社 電気光学装置及びその駆動方法並びに電子機器
CN102842278B (zh) * 2012-08-06 2015-09-02 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示器
CN115128573B (zh) * 2022-08-30 2022-12-06 北京摩尔芯光半导体技术有限公司 用于光学相控阵的驱动电路、驱动方法及激光雷达装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125184A (ja) * 1984-07-13 1986-02-04 株式会社　アスキ− 表示制御装置
JP2779494B2 (ja) * 1986-07-07 1998-07-23 セイコーエプソン株式会社 駆動回路及び液晶表示装置
JPH0750389B2 (ja) * 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
JP2667204B2 (ja) * 1988-06-18 1997-10-27 株式会社日立製作所 階調表示装置
DE3930259A1 (de) * 1989-09-11 1991-03-21 Thomson Brandt Gmbh Ansteuerschaltung fuer eine fluessigkristallanzeige

Also Published As

Publication number Publication date
DE69216785T2 (de) 1997-07-24
EP0544427B1 (en) 1997-01-15
EP0544427A2 (en) 1993-06-02
KR930010837A (ko) 1993-06-23
JPH05150737A (ja) 1993-06-18
EP0544427A3 (en) 1993-07-21
DE69216785D1 (de) 1997-02-27

Similar Documents

Publication Publication Date Title
US5555000A (en) Process and device for the control of a microtip fluorescent display
US5414443A (en) Drive device for driving a matrix-type LCD apparatus
US7102610B2 (en) Display system with frame buffer and power saving sequence
US6384817B1 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
KR100294164B1 (ko) 액티브매트릭스형표시장치의구동방법
US6624800B2 (en) Controller circuit for liquid crystal matrix display devices
US20120092392A1 (en) Liquid Crystal Display Apparatus
EP0767449B1 (en) Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage
JPH05100635A (ja) アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法
JPH11507446A (ja) ピクセル反転動作を伴うｌｃｄドライバｉｃ
KR970006862B1 (ko) 표시장치의 구동회로와 그 표시장치
KR20060128024A (ko) 표시유닛
EP0597117A1 (en) Liquid crystal display and electronic equipment using the liquid crystal display
US20030030608A1 (en) Electro-optical apparatus and method of driving electro-optical material, driving circuit therefor, electronic apparatus, and display apparatus
KR101340790B1 (ko) 개선된 어드레싱 방법을 가지는 액정 매트릭스디스플레이를 포함하는 비디오 시스템
EP0624862B1 (en) Driving circuit for display apparatus
EP1552498B1 (en) Active matrix display
KR960016342B1 (ko) 디스플레이 모듈 구동 회로
JPH04237091A (ja) フラットディスプレイの階調駆動回路
US5680148A (en) Driving circuit for a display apparatus capable of display of an image with gray scales
KR20080073326A (ko) 컬러 순차 액정 매트릭스 디스플레이
EP0655726B1 (en) Grey level selecting circuit for a display driver
US5642126A (en) Driving circuit for driving a display apparatus and a method for the same
EP0599622B1 (en) A driving circuit for driving a display apparatus and a method for the same
US20030112211A1 (en) Active matrix liquid crystal display devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011128

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee