JP2779494B2 - 駆動回路及び液晶表示装置 - Google Patents
駆動回路及び液晶表示装置Info
- Publication number
- JP2779494B2 JP2779494B2 JP61159235A JP15923586A JP2779494B2 JP 2779494 B2 JP2779494 B2 JP 2779494B2 JP 61159235 A JP61159235 A JP 61159235A JP 15923586 A JP15923586 A JP 15923586A JP 2779494 B2 JP2779494 B2 JP 2779494B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- pulses
- output
- liquid crystal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマトリクス型液晶表示体の駆動回路、及びそ
の駆動回路を有する液晶表示装置に関する。 〔従来の技術とその問題点、及び本発明の目的〕 近年、液晶表示体を画像表示部に用いた携帯型テレビ
を中心とした階調表示機器が商品化されつつある。これ
らに用いられている液晶表示体としては ハイデユーテイ駆動（多重マルチプレツクス駆動）
と呼ばれるパツシブ．マトリクス TFT（Thin Film Transistor）等の三端子素子、MIM
（Metal−Insvlator−Metal），ダイオード等の二端子
素子を液晶層と直列に介在させたアクテイブ．マトリク
ス の二種類がある。 のパツシブ．マトリクスで階調表示を行なう場合に
は、まずアナログ映像信号をA/D（アナログ−デイジタ
ル）変換し、ｎビツト（2nの階調表示）の階調コードを
発生させ、列方向駆動回路においてその階調コードに対
応した重みを持つデユーテイのPWM信号を選択期間Ｔで
発生させることによる。そのPWM信号の発生法として
は、例えば選択期間ＴがTH（TH:テレビの一水平信号期
間）とすると、2n/THの信号を基準信号として、その信
号を計数し、計数した信号の個数に対応してON電位幅を
決める方法が一般的である。 回路例を第２図に示す。201はA/D変換された４ビツト
の映像データを格納するメモリ、202はクロツク信号ｆ
（ｆ＝24×TH）を計数するカウンタであつて、その４ビ
ツトの出力Q0〜Q3には16進のバイナリイ・コードが出力
される。203はカウンタ202のQ0〜Q3の４ビツトとメモリ
202の０〜３（格納されたデータの反転コード）と
の一致を検出する一致検出回路であつて、両コードの一
致時には、204のSRラツチをセツトする。SRラツチ204の
リセツト入力にはリセツト信号Ｒが入力されている。ま
たSRラツチ204のＱおよび出力は、205のマルチプレク
サと接続され、Ｑ＝「１」ではON電位VONを、Ｑ＝「Ｑ
ではOFF電位VOFFを206の列方向駆動信号として液晶表示
体パネルへ出力する。ここで201,203,204,205,206で一
個の列方向駆動回路を形成している。 この回路のタイムチヤートを第３図に示す。リセツト
信号Ｒは選択期間Ｔ＝THの周期で出力される。メモリ20
1の４ビツトコードにより、図のように（0,0,0,0）〜
（1,1,1,1）の16段階の階調信号が204Qに出力される。2
04Qの「１」の期間、VONがマルチプレクサ205に出力さ
れる。このようにデイジタル化された階調コードに対応
した重みを持つPWM信号が列方向駆動信号として出力さ
れる。 のアクテイブ・マトリクスで階調表示を行う場合に
ついては、三端子素子のTFTの例では、第一例（小口幸
一他、「商品化された液晶ポケツト・カラー・テレ
ビ」、日経エレクトロニクス、1984年９月10日、P211〜
240）があり、二端子素子のMIMの例では、第二例（特開
昭59−107328）がある。いずれも列方向駆動回路として
は、サンプル・アンド・ホールド方式を用いている。こ
の回路例を第４図に示す。401はシフトレジスタで、映
像サンプリング信号を402のサンプル・アンド・ホール
ド回路へ出力する。402はアナログ・スイツチと容量で
構成され、アナログ・スイツチの一端は映像信号線と接
続されているため、シフトレジスタ401からサンプリン
グ信号が出力されると、その時点の映像信号の電圧アナ
ログ値が容量に書きこまれる。線順次方式の場合は、列
方向に並ぶ全てのサンプル・アンド・ホールド回路402
に映像信号の電圧アナログ値が書き込まれた後に、イネ
ーブル信号ENが「１」となつて、403のバツフア回路が
能動状態となり、404列方向駆動信号を発生する。（点
順次方式の場合には、バツフア回路403は必要としな
い。） アテイブ・マトリクスにおいても、PWM方式で列方向
駆動信号を形成することは可能である。PWM方式でアク
テイブ・マトリクスを駆動する例としては、二端子素子
のアモルフアス・シリコンPNダイオードについての第３
例（富樫他、テレビジヨン学会技術報告、ED−782.IPD8
6−３）がある。この場合もPWM信号を発生する列方向駆
動回路としては、第２図に示した回路が考えられる。 〔発明が解決しようとする問題点〕 ところが、従来の液晶表示体駆動回路では、液晶表示
体の持つ特質を充分生かすことができなかつた。 映像信号のγ補正（通常のテレビ映像信号はブラウ
ン管の輝度特性を補償するためにγ補正してある） 液晶表示体への印加電圧とその透過率は一次線型で
はない。 特にアクテイブ・マトリクスの場合、各画素に電荷
充電の制御を行なう能動素子の特性、および能動素子と
液晶層（第５図参照。二端子素子の例）との等価的なCR
時定数による電荷充電（時間に対して、充電される電荷
は非線型）のため、液晶表示体への印加電圧に対する液
晶層へ充電された電荷（すなわち透過率も）の関係も非
線型である。 これらの特性を補償して、液晶表示体の持つ特質を充
分生かすためには、これらの特性を補償するように、映
像信号データ（アナログ値、デイジタル値にかかわら
ず）に何らかの非線型補正を行う必要がある。ところ
が、既に説明した従来の回路では、このような補正を行
なわないか、行なう場合でもアナログの映像信号レベル
で非線型補正をやらなければならず、回路構成が極めて
複雑となつた。 このような液晶表示体の電圧−輝度特性の非線型性を
補償する回路の公知例としては、特開昭53−148918があ
る。同例においては、「輝度信号の階調を不等間隔に規
定するための輝度変調パルスを発生する輝度変調パルス
発生器と、映像信号のレベルに応じて上記輝度変調パル
スの一つを選択して表示用信号電極に与える選択スイツ
チとを備え」ている。しかし、同例では階調に対応した
輝度変調パルスを信号線（例えば16階調ならば16本）が
多数表示装置内に配線されるため、占有する空間が大と
なるし、同回路部分をIC化する場合にはその信号線の配
線領域が大となるため、IC単価の上昇が問題となる。 本発明は、以上述べたような液晶表示体への印加電圧
と透過率、すなわち輝度特性の非線型性の補償を行なう
ための映像信号データの非線型補正を簡便に実現できる
回路を提供することを目的とする。 〔問題点を解決するための手段〕 前記目的を実現するために、本発明は、 第１に、画像データの示す階調レベルをON電位とOFF
電位のパルスからなる駆動信号に変換し、能動素子と液
晶層が電気的に直列接続されて構成される画素に前記駆
動信号を供給する駆動回路において、 前記画素に前記駆動信号を供給する期間Ｔに対してN/
T（Ｎは正整数）として周波数が表示される周波数信号f
1のＮ個の等間隔のパルスからＭ個（Ｍは正整数,N＞
Ｍ）のパルスを選択する選択手段と、 該選択手段の選択したＭ個のパルスの発生タイミング
を計数する計数手段と、 該計数手段の出力と前記画像データとを比較する比較
手段と、 前記期間Ｔの開始からOFF電位を出力すると共に前記
比較手段により一致検出されたタイミングに応じてON電
位を出力し、前記期間Ｔの終了時までON電位を出力する
ように構成される出力手段とを備え、 前記選択手段は、前記画素における透過率特性の非線
形性を補償するために、前記OFF電位とON電位の出力切
り換えタイミングの間隔を不等間隔とするように当該出
力切り換えタイミングに対応するタイミングで発生する
パルスを、前記周波数信号f1のＮ個のパルスからＭ個選
択する ことを特徴とする。 第２に、画像データの示す階調レベルをON電位とOFF
電位のパルスからなる駆動信号に変換する駆動回路と、
能動素子と液晶層が電気的に直列接続されて構成される
画素を有する液晶表示体とを備え、該液晶表示体の画素
に前記駆動信号を供給してなる液晶表示装置において、 前記駆動回路は、 前記画素に前記駆動信号を供給する期間Ｔに対してN/
T（Ｎは正整数）として周波数が表示される周波数信号f
1のＮ個の等間隔のパルスからＭ個（Ｍは正整数,N＞
Ｍ）のパルスを選択する選択手段と、 該選択手段の選択したＭ個のパルスの発生タイミング
を計数する計数手段と、 該計数手段の出力と前記画像データとを比較する比較
手段と、 前記期間Ｔの開始からOFF電位を出力すると共に前記
比較手段により一致検出されたタイミングに応じてON電
位を出力し、前記期間Ｔの終了時までON電位を出力する
ように構成される出力手段とを備え、 前記選択手段は、前記画素における透過率特性の非線
形性を補償するために、前記OFF電位とON電位の出力切
り換えタイミングの間隔を不等間隔とするように当該出
力切り換えタイミングに対応するタイミングで発生する
パルスを、前記周波数信号f1のＮ個のパルスからＭ個選
択する ことを特徴とする。 〔作用〕 本発明は上記構成を採用することにより、周波数がN/
Tとして表される周波数信号f1の等間隔を有するＮ個の
パルスから、Ｍ個のパルスを選択する手段を設けたの
で、Ｍ個のパルスの選択の仕方に応じて、表示の階調レ
ベルと駆動信号のパルス幅の関係を任意に設定できる。 すなわち、簡単な構成の選択手段において等間隔のＮ
個のパルスからＭ個のパルスを選択するだけで、階調レ
ベルと駆動信号のON電位とOFF電位によるパルス幅を設
定することができ、それにより、能動素子を介して液晶
層に供給される駆動信号による印加電圧と透過率との非
線形性を線形方向に補償することができる。また、この
非線形性の補償により、能動素子の非線形特性や能動素
子を介して液晶層を充電するときの時定数等の非線形特
性、等も同時に補償することができる。 さらに、駆動信号のON電位を期間Ｔの後縁側に配置し
たので、ON電位の出力期間（パルス幅）を画素の液晶層
への充電に当てることができ、OFF電位とON電位の切り
換えタイミング間隔を微妙に不等間隔にして制御して
も、液晶層への充電電圧及び画素の透過率を忠実に制御
することができる。すなわち、ON電位を期間Ｔの前半に
設定した場合、いきなりON電位を与えても配線や能動素
子等の抵抗及び容量の時定数により液晶層に供給される
ON電位の開始部分は鈍ってしまい、ON電位の出力期間を
階調レベルの制御のために使えないが、期間Ｔの後縁側
にON電位を配置することで、液晶層への充電がOFF電位
→ON電位と順次電圧が上がる階段波形となるので、配線
や能動素子等による時定数の影響を駆動信号の段階波形
により低減しON電位パルスの波形の鈍りを抑えることが
きる。 〔実施例〕 以下、本発明の一実施例について図面をもとに説明す
る。 階調表示の補正を必要とするパラメータとしては、γ
補正、液晶の印加電圧と透過率との非線型性と多々あ
る。ここでは非線型素子を介して画素への書き込み電荷
量を制御する場合に、画素への電荷充電が液晶層の容量
と駆動回路の出力抵抗、あるいは液晶層に対してシリー
ズに接続された非線型素子の抵抗との時定数によつて、
画素に印加される電圧と実際に液晶層に印加される電圧
との非線型性による場合の補正を考える。（ただし、印
加電圧と透過率との関係は線型とし、ガンマ逆補正はし
ないものとする。それらが必要な場合には、以下に説明
する補正について、それらのパラメータをさらにもり込
んで、パルス間隔の設定を行えばよい。）これについ
て、さらに詳しく説明する。第５図のように、行電極50
1と列電極502間に、能動素子（非線型素子）503と液晶
層504がシリーズに接続されている画素では、その等価
回路は第７図のように考えられる。ここでROは行側，列
側それぞれの駆動回路の出力抵抗の合成抵抗であり、R
NLは能動素子の等価抵抗（実際には、RNLは電圧に対し
ての変数と考えられるが、ここでは一定値とする）、C
LCは液晶層の等価容量である。この図から明らかなよう
に、液晶層への充電電圧VLCは、画素への印加電圧VPに
対して、時定数τ＝CLC.Rにより決まる曲線を描く。選
択期間Ｔ＝THの期間にVLCがVONの80％まで立上るような
時定数τを仮定すれば、VLCの時間による変化は第８図
のようになる。この図では、VDは選択期間THの全期間に
わたつてVONの場合であるが、PWM（パルス幅変調）によ
る電荷書きこみでは、階調のデイジタルデータに対応し
た重みで、VON割合が変化し、それによつてVLCの到達す
る電圧が決定される。 第８図からわかるように、画素への印加電圧VPに対し
て、液晶層への印加電圧VLCは非線型な関係にある。 この例について、上記の非線型性の補償方法を説明す
る。 第１図は本発明によるその回路構成例である。101の
メモリ,102のカウンタ,103の一致検出回路,104のSRラツ
チ,205のマルチプレクサは、第２図の201,202,203,204,
205と全く同一の機能である。107はパルス選択回路であ
る。１は例えばテレビの水平PLL回路（図示せず）か
らの信号で、外部水平同期信号に対して、位相同期のと
れた１＝Ｎ×Ｈ（Ｈはテレビの水平同期信号周波
数）で発振する電圧制御発振器の発振信号である。パル
ス選択回路107では、１を計数して、選択期間TH内で
Ｎ個のパルス群中のＭ個、具体的なこの例では14個のパ
ルスを選択して、４ビツトの階調デイジタルデータによ
る16段階のPWM信号を発生するべく、1TH内に14個のパル
スが存在するクロツク信号f2をカウンタ102へ供給す
る。 ここで、本発明例ではＮ＝80×4,１＝80×４×Ｈ
としている。 次にパルス選択回路102について説明する。第６図は
その回路例、第９図は各部のタイムチヤートである。 602はＤ型フリツプ・フロツプであり、ANDゲート603
と共に、信号Ｒの立上り微分パルスを形成する。その微
分パルスにより、カウンタ601はリセツトされる。カウ
ンタ601は信号f1を計数する９段のバイナリイ・カウン
タであつて、そのQ2〜Q8の７ビツトの出力には、Ｎチヤ
ンネル.MOSFETによるPLA回路604が接続されている。PLA
604は10個の出口を有しており、それぞれ、〜とい
つた丸囲みの数値をデコードする。ここで、この数値の
設定について説明する。 第８図にCLC×Ｒの時定数によるVLCの電圧曲線を描い
てあるが、曲線上の数字は、一選択期間THを80分割した
場合に、THの期間VP＝VONの場合に達成されるVLC＝0.8V
Pの電圧を均等に15分割した時、それぞれの電圧を得る
ためのTH/80のパルスの個数である。それらは全部で14
個あり、16階調を出すことに対応する。その電圧VLC＝
0.8×VPを15分割するパルスの個数の80に対する補数
が、第６図及び第９図の丸囲みの数字である。 605はPLA604のためのプルアツプ用ＰチヤネルMOSFET
である。ANDゲート606ではPLA604の出力とカウンタ601
のQ1出力との積をとる。 第９図のように、Ｒ信号によりカウンタ601はリセツ
トされ、信号１の計数を開始する。PLA604では１の
４分周601Q1を計数してゆき78,76〜に14個の「０」パ
ルスを発生する。そして、ANDゲート606で、さらに601Q
1との積をとり、信号２を発生する。 この信号２により、第１図メモリ101のコード（M3,
M2,M1,M0）が２＝（0,0,1,0）,6＝（0,1,1,0）,12＝
（1,1,0,0）の各場合に発生する104Qの信号を、同じく
第９図に示す。104Qが「１」の時VONが選択されて列方
向駆動信号106として出力される。 このように、メモリ101の４ビツトコードの増え方に
対して、104Qの「１」の割合が非線型になるため、例え
ば101のコードが２＝（0,0,1,0）,6＝（0,1,1,0）,12＝
（1,1,0,0）のそれぞれの場合、第８図で4,16,44と曲線
上に示されたVLCが液晶層へ印加される。 以上の構成によつて、本例ではCLC×Ｒの時定数によ
つて生ずるVLCのVPに対する非線型性を線型に補償でき
る。実際の場合には、ガンマの逆補正、液晶層への印加
電圧VLCと透過率との非線型性等についても補償する必
要があるが、本実施例と同様に、それらについても全て
加味して、選択期間TH内に任意の位置にパルスを設定し
て補償することができる。また、本実施例では第６図に
示したように、選択期間THを80分割して任意のパルスを
選択する例を説明したが、PLA604へのカウンタ601のコ
ードのビツト数をさらに増加させれば、補償精度はさら
に向上する。また、本実施例のようにパルス選択をPLA
等（ROMも考えられる）で構成すれば、回路全体をIC化
した場合に、メタルマスク−層ぐらいの変更で、種の液
晶パネルに合わせた印加電圧補償が可能である。 〔発明の効果〕 以上述べたように本発明によれば、画素に駆動信号を
供給する期間Ｔに対してN/T（Ｎは正整数）として周波
数が表示される周波数信号f1のＮ個の等間隔のパルスか
らＭ個（Ｍは正整数,N＞Ｍ）のパルスを選択する選択手
段を設け、選択手段の選択したＭ個のパルスの発生タイ
ミングを計数し、計数出力と画像データとを比較し、一
致検出されたタイミングに応じた長さのON電位パルスを
期間Ｔの後縁側に有する駆動信号を、能動素子を介して
画素の液晶層に供給する構成を備えたので、Ｍ個のパル
スの選択の仕方に応じて、表示の階調レベルと駆動信号
のON電位パルス幅の関係を任意に設定できる。 すなわち、簡単な構成の選択手段において等間隔のＮ
個のパルスからＭ個のパルスを選択するだけで、階調レ
ベルとON電位パルス幅を設定することができ、それによ
り、能動素子を介して液晶層に供給される駆動信号によ
る印加電圧と透過率との非線形性を線形方向に補償する
ことができる。また、この非線形性の補償により、能動
素子の非線形特性や能動素子を介して液晶層を充電する
ときの時定数等の非線形特性、等も同時に補償すること
ができる。さらに、これらの非線形性の補償を、等間隔
のパルスから所定タイミングで発生するパルスを選択す
る、というきわめて簡単な構成の選択手段により達成で
きる。特に、選択手段は、ＮとＭのパルスの個数を増加
すれば、補償精度をさらに向上することができる。 さらに、駆動信号のON電位を期間Ｔの後縁側に配置し
たので、ON電位の出力期間（パルス幅）を画素の液晶層
への充電に当てることができるので、階調制御がし易く
なる。
の駆動回路を有する液晶表示装置に関する。 〔従来の技術とその問題点、及び本発明の目的〕 近年、液晶表示体を画像表示部に用いた携帯型テレビ
を中心とした階調表示機器が商品化されつつある。これ
らに用いられている液晶表示体としては ハイデユーテイ駆動（多重マルチプレツクス駆動）
と呼ばれるパツシブ．マトリクス TFT（Thin Film Transistor）等の三端子素子、MIM
（Metal−Insvlator−Metal），ダイオード等の二端子
素子を液晶層と直列に介在させたアクテイブ．マトリク
ス の二種類がある。 のパツシブ．マトリクスで階調表示を行なう場合に
は、まずアナログ映像信号をA/D（アナログ−デイジタ
ル）変換し、ｎビツト（2nの階調表示）の階調コードを
発生させ、列方向駆動回路においてその階調コードに対
応した重みを持つデユーテイのPWM信号を選択期間Ｔで
発生させることによる。そのPWM信号の発生法として
は、例えば選択期間ＴがTH（TH:テレビの一水平信号期
間）とすると、2n/THの信号を基準信号として、その信
号を計数し、計数した信号の個数に対応してON電位幅を
決める方法が一般的である。 回路例を第２図に示す。201はA/D変換された４ビツト
の映像データを格納するメモリ、202はクロツク信号ｆ
（ｆ＝24×TH）を計数するカウンタであつて、その４ビ
ツトの出力Q0〜Q3には16進のバイナリイ・コードが出力
される。203はカウンタ202のQ0〜Q3の４ビツトとメモリ
202の０〜３（格納されたデータの反転コード）と
の一致を検出する一致検出回路であつて、両コードの一
致時には、204のSRラツチをセツトする。SRラツチ204の
リセツト入力にはリセツト信号Ｒが入力されている。ま
たSRラツチ204のＱおよび出力は、205のマルチプレク
サと接続され、Ｑ＝「１」ではON電位VONを、Ｑ＝「Ｑ
ではOFF電位VOFFを206の列方向駆動信号として液晶表示
体パネルへ出力する。ここで201,203,204,205,206で一
個の列方向駆動回路を形成している。 この回路のタイムチヤートを第３図に示す。リセツト
信号Ｒは選択期間Ｔ＝THの周期で出力される。メモリ20
1の４ビツトコードにより、図のように（0,0,0,0）〜
（1,1,1,1）の16段階の階調信号が204Qに出力される。2
04Qの「１」の期間、VONがマルチプレクサ205に出力さ
れる。このようにデイジタル化された階調コードに対応
した重みを持つPWM信号が列方向駆動信号として出力さ
れる。 のアクテイブ・マトリクスで階調表示を行う場合に
ついては、三端子素子のTFTの例では、第一例（小口幸
一他、「商品化された液晶ポケツト・カラー・テレ
ビ」、日経エレクトロニクス、1984年９月10日、P211〜
240）があり、二端子素子のMIMの例では、第二例（特開
昭59−107328）がある。いずれも列方向駆動回路として
は、サンプル・アンド・ホールド方式を用いている。こ
の回路例を第４図に示す。401はシフトレジスタで、映
像サンプリング信号を402のサンプル・アンド・ホール
ド回路へ出力する。402はアナログ・スイツチと容量で
構成され、アナログ・スイツチの一端は映像信号線と接
続されているため、シフトレジスタ401からサンプリン
グ信号が出力されると、その時点の映像信号の電圧アナ
ログ値が容量に書きこまれる。線順次方式の場合は、列
方向に並ぶ全てのサンプル・アンド・ホールド回路402
に映像信号の電圧アナログ値が書き込まれた後に、イネ
ーブル信号ENが「１」となつて、403のバツフア回路が
能動状態となり、404列方向駆動信号を発生する。（点
順次方式の場合には、バツフア回路403は必要としな
い。） アテイブ・マトリクスにおいても、PWM方式で列方向
駆動信号を形成することは可能である。PWM方式でアク
テイブ・マトリクスを駆動する例としては、二端子素子
のアモルフアス・シリコンPNダイオードについての第３
例（富樫他、テレビジヨン学会技術報告、ED−782.IPD8
6−３）がある。この場合もPWM信号を発生する列方向駆
動回路としては、第２図に示した回路が考えられる。 〔発明が解決しようとする問題点〕 ところが、従来の液晶表示体駆動回路では、液晶表示
体の持つ特質を充分生かすことができなかつた。 映像信号のγ補正（通常のテレビ映像信号はブラウ
ン管の輝度特性を補償するためにγ補正してある） 液晶表示体への印加電圧とその透過率は一次線型で
はない。 特にアクテイブ・マトリクスの場合、各画素に電荷
充電の制御を行なう能動素子の特性、および能動素子と
液晶層（第５図参照。二端子素子の例）との等価的なCR
時定数による電荷充電（時間に対して、充電される電荷
は非線型）のため、液晶表示体への印加電圧に対する液
晶層へ充電された電荷（すなわち透過率も）の関係も非
線型である。 これらの特性を補償して、液晶表示体の持つ特質を充
分生かすためには、これらの特性を補償するように、映
像信号データ（アナログ値、デイジタル値にかかわら
ず）に何らかの非線型補正を行う必要がある。ところ
が、既に説明した従来の回路では、このような補正を行
なわないか、行なう場合でもアナログの映像信号レベル
で非線型補正をやらなければならず、回路構成が極めて
複雑となつた。 このような液晶表示体の電圧−輝度特性の非線型性を
補償する回路の公知例としては、特開昭53−148918があ
る。同例においては、「輝度信号の階調を不等間隔に規
定するための輝度変調パルスを発生する輝度変調パルス
発生器と、映像信号のレベルに応じて上記輝度変調パル
スの一つを選択して表示用信号電極に与える選択スイツ
チとを備え」ている。しかし、同例では階調に対応した
輝度変調パルスを信号線（例えば16階調ならば16本）が
多数表示装置内に配線されるため、占有する空間が大と
なるし、同回路部分をIC化する場合にはその信号線の配
線領域が大となるため、IC単価の上昇が問題となる。 本発明は、以上述べたような液晶表示体への印加電圧
と透過率、すなわち輝度特性の非線型性の補償を行なう
ための映像信号データの非線型補正を簡便に実現できる
回路を提供することを目的とする。 〔問題点を解決するための手段〕 前記目的を実現するために、本発明は、 第１に、画像データの示す階調レベルをON電位とOFF
電位のパルスからなる駆動信号に変換し、能動素子と液
晶層が電気的に直列接続されて構成される画素に前記駆
動信号を供給する駆動回路において、 前記画素に前記駆動信号を供給する期間Ｔに対してN/
T（Ｎは正整数）として周波数が表示される周波数信号f
1のＮ個の等間隔のパルスからＭ個（Ｍは正整数,N＞
Ｍ）のパルスを選択する選択手段と、 該選択手段の選択したＭ個のパルスの発生タイミング
を計数する計数手段と、 該計数手段の出力と前記画像データとを比較する比較
手段と、 前記期間Ｔの開始からOFF電位を出力すると共に前記
比較手段により一致検出されたタイミングに応じてON電
位を出力し、前記期間Ｔの終了時までON電位を出力する
ように構成される出力手段とを備え、 前記選択手段は、前記画素における透過率特性の非線
形性を補償するために、前記OFF電位とON電位の出力切
り換えタイミングの間隔を不等間隔とするように当該出
力切り換えタイミングに対応するタイミングで発生する
パルスを、前記周波数信号f1のＮ個のパルスからＭ個選
択する ことを特徴とする。 第２に、画像データの示す階調レベルをON電位とOFF
電位のパルスからなる駆動信号に変換する駆動回路と、
能動素子と液晶層が電気的に直列接続されて構成される
画素を有する液晶表示体とを備え、該液晶表示体の画素
に前記駆動信号を供給してなる液晶表示装置において、 前記駆動回路は、 前記画素に前記駆動信号を供給する期間Ｔに対してN/
T（Ｎは正整数）として周波数が表示される周波数信号f
1のＮ個の等間隔のパルスからＭ個（Ｍは正整数,N＞
Ｍ）のパルスを選択する選択手段と、 該選択手段の選択したＭ個のパルスの発生タイミング
を計数する計数手段と、 該計数手段の出力と前記画像データとを比較する比較
手段と、 前記期間Ｔの開始からOFF電位を出力すると共に前記
比較手段により一致検出されたタイミングに応じてON電
位を出力し、前記期間Ｔの終了時までON電位を出力する
ように構成される出力手段とを備え、 前記選択手段は、前記画素における透過率特性の非線
形性を補償するために、前記OFF電位とON電位の出力切
り換えタイミングの間隔を不等間隔とするように当該出
力切り換えタイミングに対応するタイミングで発生する
パルスを、前記周波数信号f1のＮ個のパルスからＭ個選
択する ことを特徴とする。 〔作用〕 本発明は上記構成を採用することにより、周波数がN/
Tとして表される周波数信号f1の等間隔を有するＮ個の
パルスから、Ｍ個のパルスを選択する手段を設けたの
で、Ｍ個のパルスの選択の仕方に応じて、表示の階調レ
ベルと駆動信号のパルス幅の関係を任意に設定できる。 すなわち、簡単な構成の選択手段において等間隔のＮ
個のパルスからＭ個のパルスを選択するだけで、階調レ
ベルと駆動信号のON電位とOFF電位によるパルス幅を設
定することができ、それにより、能動素子を介して液晶
層に供給される駆動信号による印加電圧と透過率との非
線形性を線形方向に補償することができる。また、この
非線形性の補償により、能動素子の非線形特性や能動素
子を介して液晶層を充電するときの時定数等の非線形特
性、等も同時に補償することができる。 さらに、駆動信号のON電位を期間Ｔの後縁側に配置し
たので、ON電位の出力期間（パルス幅）を画素の液晶層
への充電に当てることができ、OFF電位とON電位の切り
換えタイミング間隔を微妙に不等間隔にして制御して
も、液晶層への充電電圧及び画素の透過率を忠実に制御
することができる。すなわち、ON電位を期間Ｔの前半に
設定した場合、いきなりON電位を与えても配線や能動素
子等の抵抗及び容量の時定数により液晶層に供給される
ON電位の開始部分は鈍ってしまい、ON電位の出力期間を
階調レベルの制御のために使えないが、期間Ｔの後縁側
にON電位を配置することで、液晶層への充電がOFF電位
→ON電位と順次電圧が上がる階段波形となるので、配線
や能動素子等による時定数の影響を駆動信号の段階波形
により低減しON電位パルスの波形の鈍りを抑えることが
きる。 〔実施例〕 以下、本発明の一実施例について図面をもとに説明す
る。 階調表示の補正を必要とするパラメータとしては、γ
補正、液晶の印加電圧と透過率との非線型性と多々あ
る。ここでは非線型素子を介して画素への書き込み電荷
量を制御する場合に、画素への電荷充電が液晶層の容量
と駆動回路の出力抵抗、あるいは液晶層に対してシリー
ズに接続された非線型素子の抵抗との時定数によつて、
画素に印加される電圧と実際に液晶層に印加される電圧
との非線型性による場合の補正を考える。（ただし、印
加電圧と透過率との関係は線型とし、ガンマ逆補正はし
ないものとする。それらが必要な場合には、以下に説明
する補正について、それらのパラメータをさらにもり込
んで、パルス間隔の設定を行えばよい。）これについ
て、さらに詳しく説明する。第５図のように、行電極50
1と列電極502間に、能動素子（非線型素子）503と液晶
層504がシリーズに接続されている画素では、その等価
回路は第７図のように考えられる。ここでROは行側，列
側それぞれの駆動回路の出力抵抗の合成抵抗であり、R
NLは能動素子の等価抵抗（実際には、RNLは電圧に対し
ての変数と考えられるが、ここでは一定値とする）、C
LCは液晶層の等価容量である。この図から明らかなよう
に、液晶層への充電電圧VLCは、画素への印加電圧VPに
対して、時定数τ＝CLC.Rにより決まる曲線を描く。選
択期間Ｔ＝THの期間にVLCがVONの80％まで立上るような
時定数τを仮定すれば、VLCの時間による変化は第８図
のようになる。この図では、VDは選択期間THの全期間に
わたつてVONの場合であるが、PWM（パルス幅変調）によ
る電荷書きこみでは、階調のデイジタルデータに対応し
た重みで、VON割合が変化し、それによつてVLCの到達す
る電圧が決定される。 第８図からわかるように、画素への印加電圧VPに対し
て、液晶層への印加電圧VLCは非線型な関係にある。 この例について、上記の非線型性の補償方法を説明す
る。 第１図は本発明によるその回路構成例である。101の
メモリ,102のカウンタ,103の一致検出回路,104のSRラツ
チ,205のマルチプレクサは、第２図の201,202,203,204,
205と全く同一の機能である。107はパルス選択回路であ
る。１は例えばテレビの水平PLL回路（図示せず）か
らの信号で、外部水平同期信号に対して、位相同期のと
れた１＝Ｎ×Ｈ（Ｈはテレビの水平同期信号周波
数）で発振する電圧制御発振器の発振信号である。パル
ス選択回路107では、１を計数して、選択期間TH内で
Ｎ個のパルス群中のＭ個、具体的なこの例では14個のパ
ルスを選択して、４ビツトの階調デイジタルデータによ
る16段階のPWM信号を発生するべく、1TH内に14個のパル
スが存在するクロツク信号f2をカウンタ102へ供給す
る。 ここで、本発明例ではＮ＝80×4,１＝80×４×Ｈ
としている。 次にパルス選択回路102について説明する。第６図は
その回路例、第９図は各部のタイムチヤートである。 602はＤ型フリツプ・フロツプであり、ANDゲート603
と共に、信号Ｒの立上り微分パルスを形成する。その微
分パルスにより、カウンタ601はリセツトされる。カウ
ンタ601は信号f1を計数する９段のバイナリイ・カウン
タであつて、そのQ2〜Q8の７ビツトの出力には、Ｎチヤ
ンネル.MOSFETによるPLA回路604が接続されている。PLA
604は10個の出口を有しており、それぞれ、〜とい
つた丸囲みの数値をデコードする。ここで、この数値の
設定について説明する。 第８図にCLC×Ｒの時定数によるVLCの電圧曲線を描い
てあるが、曲線上の数字は、一選択期間THを80分割した
場合に、THの期間VP＝VONの場合に達成されるVLC＝0.8V
Pの電圧を均等に15分割した時、それぞれの電圧を得る
ためのTH/80のパルスの個数である。それらは全部で14
個あり、16階調を出すことに対応する。その電圧VLC＝
0.8×VPを15分割するパルスの個数の80に対する補数
が、第６図及び第９図の丸囲みの数字である。 605はPLA604のためのプルアツプ用ＰチヤネルMOSFET
である。ANDゲート606ではPLA604の出力とカウンタ601
のQ1出力との積をとる。 第９図のように、Ｒ信号によりカウンタ601はリセツ
トされ、信号１の計数を開始する。PLA604では１の
４分周601Q1を計数してゆき78,76〜に14個の「０」パ
ルスを発生する。そして、ANDゲート606で、さらに601Q
1との積をとり、信号２を発生する。 この信号２により、第１図メモリ101のコード（M3,
M2,M1,M0）が２＝（0,0,1,0）,6＝（0,1,1,0）,12＝
（1,1,0,0）の各場合に発生する104Qの信号を、同じく
第９図に示す。104Qが「１」の時VONが選択されて列方
向駆動信号106として出力される。 このように、メモリ101の４ビツトコードの増え方に
対して、104Qの「１」の割合が非線型になるため、例え
ば101のコードが２＝（0,0,1,0）,6＝（0,1,1,0）,12＝
（1,1,0,0）のそれぞれの場合、第８図で4,16,44と曲線
上に示されたVLCが液晶層へ印加される。 以上の構成によつて、本例ではCLC×Ｒの時定数によ
つて生ずるVLCのVPに対する非線型性を線型に補償でき
る。実際の場合には、ガンマの逆補正、液晶層への印加
電圧VLCと透過率との非線型性等についても補償する必
要があるが、本実施例と同様に、それらについても全て
加味して、選択期間TH内に任意の位置にパルスを設定し
て補償することができる。また、本実施例では第６図に
示したように、選択期間THを80分割して任意のパルスを
選択する例を説明したが、PLA604へのカウンタ601のコ
ードのビツト数をさらに増加させれば、補償精度はさら
に向上する。また、本実施例のようにパルス選択をPLA
等（ROMも考えられる）で構成すれば、回路全体をIC化
した場合に、メタルマスク−層ぐらいの変更で、種の液
晶パネルに合わせた印加電圧補償が可能である。 〔発明の効果〕 以上述べたように本発明によれば、画素に駆動信号を
供給する期間Ｔに対してN/T（Ｎは正整数）として周波
数が表示される周波数信号f1のＮ個の等間隔のパルスか
らＭ個（Ｍは正整数,N＞Ｍ）のパルスを選択する選択手
段を設け、選択手段の選択したＭ個のパルスの発生タイ
ミングを計数し、計数出力と画像データとを比較し、一
致検出されたタイミングに応じた長さのON電位パルスを
期間Ｔの後縁側に有する駆動信号を、能動素子を介して
画素の液晶層に供給する構成を備えたので、Ｍ個のパル
スの選択の仕方に応じて、表示の階調レベルと駆動信号
のON電位パルス幅の関係を任意に設定できる。 すなわち、簡単な構成の選択手段において等間隔のＮ
個のパルスからＭ個のパルスを選択するだけで、階調レ
ベルとON電位パルス幅を設定することができ、それによ
り、能動素子を介して液晶層に供給される駆動信号によ
る印加電圧と透過率との非線形性を線形方向に補償する
ことができる。また、この非線形性の補償により、能動
素子の非線形特性や能動素子を介して液晶層を充電する
ときの時定数等の非線形特性、等も同時に補償すること
ができる。さらに、これらの非線形性の補償を、等間隔
のパルスから所定タイミングで発生するパルスを選択す
る、というきわめて簡単な構成の選択手段により達成で
きる。特に、選択手段は、ＮとＭのパルスの個数を増加
すれば、補償精度をさらに向上することができる。 さらに、駆動信号のON電位を期間Ｔの後縁側に配置し
たので、ON電位の出力期間（パルス幅）を画素の液晶層
への充電に当てることができるので、階調制御がし易く
なる。
【図面の簡単な説明】
第１図……本発明による液晶表示体の駆動回路構成図
第２図……従来の液晶表示体の駆動回路構成図（１）
第３図……第２図のタイムチヤート
第４図……従来の液晶表示体の駆動回路構成図（２）
第５図……能動素子を有する液晶画素図
第６図……パルス選択回路構成図
第７図……第５図の等価回路図
第８図……選択期間中のON電位供給時間と液晶層への印
加電圧VLCとの関係図 第９図……第６図のタイムチヤート 107……パルスを選択する手段としてのパルス選択回路,
102……カウンタ,103……一致検出回路,104……SRラツ
チ,105……マルチプレクサ（103,104,105でPWM信号発生
手段を構成する）
加電圧VLCとの関係図 第９図……第６図のタイムチヤート 107……パルスを選択する手段としてのパルス選択回路,
102……カウンタ,103……一致検出回路,104……SRラツ
チ,105……マルチプレクサ（103,104,105でPWM信号発生
手段を構成する）
Claims (1)
- (57)【特許請求の範囲】 １．画像データの示す階調レベルをON電位とOFF電位の
パルスからなる駆動信号に変換し、能動素子と液晶層が
電気的に直列接続されて構成される画素に前記駆動信号
を供給する駆動回路において、 前記画素に前記駆動信号を供給する期間Ｔに対してN/T
（Ｎは正整数）として周波数が表示される周波数信号f1
のＮ個の等間隔のパルスからＭ個（Ｍは正整数,N＞Ｍ）
のパルスを選択する選択手段と、 該選択手段の選択したＭ個のパルスの発生タイミングを
計数する計数手段と、 該計数手段の出力と前記画像データとを比較する比較手
段と、 前記期間Ｔの開始からOFF電位を出力すると共に前記比
較手段により一致検出されたタイミングに応じてON電位
を出力し、前記期間Ｔの終了時までON電位を出力するよ
うに構成される出力手段とを備え、 前記選択手段は、前記画素における透過率特性の非線形
性を補償するために、前記OFF電位とON電位の出力切り
換えタイミングの間隔を不等間隔とするように当該出力
切り換えタイミングに対応するタイミングで発生するパ
ルスを、前記周波数信号f1のＮ個のパルスからＭ個選択
する ことを特徴とする駆動回路。 ２．画像データの示す階調レベルをON電位とOFF電位の
パルスからなる駆動信号に変換する駆動回路と、能動素
子と液晶層が電気的に直列接続されて構成される画素を
有する液晶表示体とを備え、該液晶表示体の画素に前記
駆動信号を供給してなる液晶表示装置において、 前記駆動回路は、 前記画素に前記駆動信号を供給する期間Ｔに対してN/T
（Ｎは正整数）として周波数が表示される周波数信号f1
のＮ個の等間隔のパルスからＭ個（Ｍは正整数,N＞Ｍ）
のパルスを選択する選択手段と、 該選択手段の選択したＭ個のパルスの発生タイミングを
計数する計数手段と、 該計数手段の出力と前記画像データとを比較する比較手
段と、 前記期間Ｔの開始からOFF電位を出力すると共に前記比
較手段により一致検出されたタイミングに応じてON電位
を出力し、前記期間Ｔの終了時までON電位を出力するよ
うに構成される出力手段とを備え、 前記選択手段は、前記画素における透過率特性の非線形
性を補償するために、前記OFF電位とON電位の出力切り
換えタイミングの間隔を不等間隔とするように当該出力
切り換えタイミングに対応するタイミングで発生するパ
ルスを、前記周波数信号f1のＮ個のパルスからＭ個選択
する ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61159235A JP2779494B2 (ja) | 1986-07-07 | 1986-07-07 | 駆動回路及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61159235A JP2779494B2 (ja) | 1986-07-07 | 1986-07-07 | 駆動回路及び液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23270895A Division JPH08101670A (ja) | 1995-09-11 | 1995-09-11 | 液晶表示体の駆動回路及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6314129A JPS6314129A (ja) | 1988-01-21 |
| JP2779494B2 true JP2779494B2 (ja) | 1998-07-23 |
Family
ID=15689293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61159235A Expired - Lifetime JP2779494B2 (ja) | 1986-07-07 | 1986-07-07 | 駆動回路及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2779494B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63199323A (ja) * | 1987-02-16 | 1988-08-17 | Matsushita Electric Ind Co Ltd | 映像信号補正回路 |
| JP2667204B2 (ja) * | 1988-06-18 | 1997-10-27 | 株式会社日立製作所 | 階調表示装置 |
| JPH02125289A (ja) * | 1988-11-02 | 1990-05-14 | Ascii Corp | カラー表示装置 |
| JPH05150737A (ja) * | 1991-11-27 | 1993-06-18 | Sharp Corp | 表示装置用駆動回路 |
| JP2815311B2 (ja) * | 1994-09-28 | 1998-10-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置の駆動装置及び方法 |
| JPH09120273A (ja) * | 1996-11-01 | 1997-05-06 | Hitachi Ltd | 表示回路 |
| JPH09218673A (ja) * | 1997-02-20 | 1997-08-19 | Casio Comput Co Ltd | 画像表示装置 |
| JP2004117598A (ja) * | 2002-09-24 | 2004-04-15 | Nec Electronics Corp | 液晶パネルの駆動方法、液晶表示装置及びモニタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532063A (en) * | 1978-08-29 | 1980-03-06 | Suwa Seikosha Kk | Liquid crystal display |
| JPS57185486A (en) * | 1981-05-12 | 1982-11-15 | Hitachi Ltd | Pulse generation circuit for liquid crystal display unit |
| JPS57188182A (en) * | 1981-05-14 | 1982-11-19 | Seiko Epson Corp | Gamma compensation circut for liquid crystal video display |
-
1986
- 1986-07-07 JP JP61159235A patent/JP2779494B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6314129A (ja) | 1988-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3367808B2 (ja) | 表示パネルの駆動方法および装置 | |
| US7129921B2 (en) | Gray voltage generation circuit for driving a liquid crystal display rapidly | |
| US6172661B1 (en) | Low power driving method for reducing non-display area of TFT-LCD | |
| US5477234A (en) | Liquid crystal display apparatus | |
| JPH08227283A (ja) | 液晶表示装置、その駆動方法及び表示システム | |
| JPH05100635A (ja) | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 | |
| KR100517153B1 (ko) | 화상 표시 장치 및 화상 표시 방법, 및 화상 표시프로그램을 기록한 기록 매체 | |
| JP2004530171A (ja) | 液晶表示装置 | |
| JPH0968689A (ja) | 液晶表示装置の駆動方法 | |
| EP0508628B1 (en) | Method for driving active matrix type liquid crystal display device | |
| KR100589566B1 (ko) | 액정 구동 장치 | |
| KR100520383B1 (ko) | 액정표시장치의 기준전압 발생회로 | |
| JP2779494B2 (ja) | 駆動回路及び液晶表示装置 | |
| US6466189B1 (en) | Digitally controlled current integrator for reflective liquid crystal displays | |
| US5790089A (en) | Method of driving an active matrix type liquid crystal display | |
| US6512506B1 (en) | Driving device for liquid crystal display element | |
| JP2003122326A (ja) | 表示装置 | |
| JPH0973283A (ja) | 液晶表示装置の階調電圧発生回路 | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| US20090040156A1 (en) | Display device and method for driving the same | |
| JP2000003159A (ja) | 液晶ディスプレイの階調駆動回路 | |
| EP0544427B1 (en) | Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source | |
| JP3162040B2 (ja) | プラズマディスプレイ装置 | |
| JP2621161B2 (ja) | 液晶駆動方式 | |
| JP2002533788A (ja) | 光電表示装置におけるサンプリング誤差の補償 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |