JPH02125289A - カラー表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、液晶表示パネルあるいはプラズマ表示パネ
ル等を駆動する際に用いて好適なカラー表示装置に関す
る。

「従来の技術」 近年、白と黒のコントラストにより表示を行う液晶表示
パネルが開発されており、また、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の３原色のフィルタを用いてカラー化した液晶
表示パネルも実用化の段階に入っている。さらに、プラ
ズマ表示パネルｂ、Ｒ，Ｇ。

Ｂの３原色の蛍光体を用いてカラー化したものが開発さ
れつつある。

［発明が解決しようとする課題」 ところで、透過型の液晶表示パネルの駆動電圧の実効値
と輝度との関係は、第１０図の曲線Ｂ／Ｗに示すように
直線関係になく、その特性は液晶材等の設計内容によっ
て種々異なっている。また、同図に示すようにＲ，Ｇ、
Ｂのフィルタの特性も異なっているため、単に直線的な
階調制御を行うとカラーＣＲＴに表示される色とは異な
った色となってしまう。例えば、第１０図に示す直線１
２１は、カラーバランス（白色表示）の取れる位置を示
しており、Ｒ，Ｇ、Ｂ各色についての実効値を異ならせ
ないと、カラーバランスが取れないことが判る。この事
情は、第１１図に示すように反転型の液晶表示パネルに
ついても同様であり、また、プラズマ表示パネルについ
ても同様である（第１２図参照）。

一方、パネルインターフェイスのデータは階調を示すデ
ジタルレベルであるため、Ｒ，Ｇ、Ｂの特性に応じた入
力レベルによるバランス制御ができないという実状があ
る。また、パネル上の電極を駆動するドライバは、Ｒ，
Ｇ、Ｂのそれぞれについて共通であるため、Ｒ，Ｇ、’
Ｂ個々に駆動電圧または駆動電流等を調整してバランス
制御することは難しい。さらに、フィルタ等の特性を調
整することによりバランスを調整することも考えられる
が、満足な調整を行うことはできない。

上述の事情により、カラーパネルを駆動する従来のカラ
ー表示装置にあっては、カラーＣＲＴに表示した場合と
は異なる色となってしまうという問題があった。

この発明は、上述した事情に鑑みてなされたもので、カ
ラーＣＲＴに表示される色とカラーパネルに表示される
色とを一致させることができるカラー表示装置を提供す
ることを目的としている。

［課題を解決するための手段」 上記課題を解決するために、請求項１に記載の発明にあ
っては、表示セグメントの駆動量を示す制御信号をＲ，
Ｇ、Ｂ各色毎に出力する制御信号出力手段と、表示デー
タがＲ，Ｇ、Ｂ各々のドツトの駆動を示す場合に、前記
■Ｉ御倍信号示す駆動量に応じてＲ，Ｇ、Ｂ各色の表示
セグメントについての駆動信号の実効値を制御する表示
駆動回路とを具備している。

また、請求項２に記載の発明にあっては、請求項ｌに記
載の制御信号をパルス幅が駆動ｍに対応する信号とし、
前記表示駆動回路を前記Ｒ，Ｇ。

Ｂ各色毎の制御信号のパルス幅に応じて、Ｒ，Ｇ。

Ｂ各色の表示セグメントの駆動信号の実効値を制御する
ように構成している。

また、請求項３ｋ記載の発明にあっては、重みパルスの
パルス間隔およびパルス数を設定するとともに、前記重
みパルスをＲ，Ｇ、ｎ各色毎に出力するｍみパルス出力
手段と、表示データが示すＲ，Ｇ、Ｂ各色の階調と前記
止みパルスのカウント数とに基づきＲ，Ｇ、Ｂ各色の表
示セグメントについての駆動信号の実効値を制御する表
示駆動回路とを具備している。

請求項４記戦の発明にあっては、表示セグメントの駆動
ｍを示す制御信号をＲ，Ｇ、ｎ各色毎に出力する制御信
号出力手段と、Ｒ，Ｇ、Ｂ各色の表示セグメントが所定
の順で繰り返し配列されている表示パネルと、２０ビッ
ト（ｎは２以上の整数）の出力端を有し、表示データが
示すＲ，Ｇ。

ｎ各色毎の表示の有無および第１、第２、第３制御入力
端に各々供給される前記制御信号に基づいて第３ｋ、第
（３ｋ＋１）、第（３ｋ＋２）ビット目の出力端（ｋは
０．１．２……）から送出される駆動信号の実効値を各
々制御し、かつ、その出力端が前記表示セグメントに順
次割り当てられる段数のセグメントドライバとを具備し
、前ＢＱ　Ｒ＋Ｇ、Ｂ各色の制御信号を前記各セグメン
トドライバの第１１第２、第３の制御入力端子に制御色
に対応するように供給している。

また、請求項５記載の発明にあっては、止みパルスのパ
ルス間隔およびパルス数を設定するとともに、前記ｍみ
パルスをＲ，Ｇ、ｎ各色毎に出力するｍみパルス出力手
段と、Ｒ，Ｇ、Ｂ各色の表示セグメントが所定の順で繰
り返し配列されている表示パネルと、２０ビブト（ｎは
２以上の整数）の出力端を有し、表示データが示すＲ，
Ｇ、ｎ各色毎の階調および第１、第２、第３制御入力端
に各々供給される前記止みパルスのカウント数に基づい
て第３ｋ、第（３ｋ＋１）、第（３ｋ＋２）ビ・１ト目
の出力端（ｋは０．１．２……）から送出される駆動信
号の実効値を各々制御し、かつ、その出力端が前記表示
セグメントに順次割り当てられるｉＳｌ数のセグメント
ドライバとを具備し、前記Ｒ，Ｇ、Ｂ各色の重みパルス
を前記各セグメントドライバの第１．第２、第３の制御
入力端子に制御色に対応するように供給している。

「作用」 表示駆動回路あるいはセグメントドライバがＲｌＧ、Ｂ
別々に制御信号に基づいて階調制御を行う機能を有して
おり、かつ、制御信号出力手段またはｍみパルス出力手
段がＲ，Ｇ、ｎ各色毎に制御信号を発生するため、各色
毎に階調制御がなされる。したがって、最高階調、最低
階調に対応する駆動信号の実効値を各色毎に′１Ｊｔｇ
ｌｌＬ、得るとともに、中間階調に対する駆動信号の実
効値をも各色毎に制御することができる。

また、請求項４，５にかかる発明にあっては、セグメン
トドライバの出力端数が２°なので、汎用のセグメント
ドライバを使用することができる。

「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。

第１ガは、この発明の一実施例の構成を示すブロック図
である。図において、１は装置各部を制御するＣＰＵで
あり、２はＲＡＭおよびプログラムＲＯＭからなるメモ
リである。３はＩ１０コントローラであり、段数のＩ１
０＃ｌ−［１０＃Ｎが接続されている。また、５はＣＰ
ＩＪ　１の制御の下ニ、パネルデイスプレィ６の表示面
の走査およびその他の表示を制御するデイスプレィコン
トローラであり、図示のように種々の制御信号を発生す
る。第２図は、パネルデイスプレィ６の構成を示すブロ
ック図であり、ＩＯはカラーパネル部である。カラーパ
ネル部１０は、図示のように、横方向６４０ドツト、縦
方向４８０ドツトで構成されており、さらに、各ドツト
が横方向に並んだＲｌＧ、Ｂの３つのセグメントにより
構成されている。

１１−１．１１−２・・・・・・は各々セグメントドラ
イバであり、カラーパネル部１０の各セグメントの表示
を制御する。１２は表示面のスキャンに対応して順次い
ずれかのラインを駆動するコモンドライバである。

ここで、セグメントドライバ１１−１．１１−２・・・
・・・の構成について説明する。ただし、これらは同一
構成であるため、セグメントドライバ１１＝１について
第３図を参照して説明する。

第３図に示す２１はシフトレジスタであり、デイスプレ
ィコントローラ５（第１図参照）から供給される表示デ
ータＤＴを取り込む複数のラッチからなっており、これ
らのラッチに表示データＤＴがそのビット数（あるいは
千のビット数の２倍）毎に順次記憶されるようになって
いる。また、表示データＤＴは、Ｒ，Ｇ、Ｂ各々につい
て単階調の場合は３ピツト（８色）、２階調の場合は６
ビット（６４色）である。こ、の表示データＤＴのビッ
ト数は、８ビット、１２ビットあるいは１６ビットにな
る場合もある。ただし、以下においては、３ビットの場
合を例にとって説明する。

次に、２０は、シフトセレクタでありｊ’、ｆｉ子ＥＩ
に“１”信号が供給されると、クロックパルスＣＰが供
給される毎にｌクロック期間だけｌ”信号となる信号Ｓ
ｔ　（１＝０．１．２……）を下位ピットから順にシフ
トしてシフトレジスタ２１に供給するものである。上述
のシフトレジスタ２１内の各ラッチは、シフトセレクタ
２０から１”信号が供給されることにより順次ロード状
態となるように構成されており、これにより、所定ビッ
ト数毎に表示データＤＴの記憶がなされる。また、シフ
トセレクタ２０は、“１″信号を最終ビットまでシフト
した後に、さらにクロックパルスＣＰが供給されると、
端子ＥＯから“１″信号を出力し、次の段のセグメント
ドライバ１１−２の端子Ｅｌに供給するようになってい
る。すなわち、セグメントドライバ１１−１の端子Ｅｌ
に供給された“１″信号は、セグメントドライバｚ−を
内において順次シフトされた後、セグメントドライバ１
１−２に供給され、以後同様にして順次シフトされてい
き、最終的にはセグメントドライバ１１−ｎ内のシフト
セレクタ２０の最終ビットに至る。そして、セグメント
ドライバ１１−ｎの出力端ＥＯから″１ｎ信号が出力さ
れた後は、各セグメントドライバ１１における“１”信
号のシフト動作は停止されるようになっている。

次に、第３図に示す２２は、信号ＬＰの立ち下がり時に
、シフトレジスタ２１の出力データをラッチして幅変調
回路２３ｋ出力するデータラ０．チである。ここで、信
号ＬＰは水平同期信号に対応すル信号であり、カラーパ
ネル部１０における１ラインの走査開始時に出力される
。

幅変調回路２３はデータラッチ２２から出力される表示
データの値に応じてパルス幅変調を行う回路である。こ
こで、第４図に、幅変調回路２３とデータラッチ２２の
構成を示す。ただし、第４図においては、それぞれ３ビ
ット分（ｌピクセル分）の構成を示しており、実際には
図示の記号ｉについてｉ＝Ｑ〜ｋまでのドツトについて
の構成がある。そして、セグメントドライバ１１−１〜
１１−ｎの全体においては、６３９Ｘ３ビット分の構成
となっている。

さて、第４図において、２２ａ、２２ｂ、２２Ｃは各々
１ビットのラッチであり、信号ＬＰが“ｌ”となるとロ
ード状態となる。ラッチ２２ａ。

２２ｂ、２２Ｇの出力信号ＦＩＯ，Ｆｉｌ、Ｆ１２は、
各々アンドゲートＡＮＯ，ＡＮ１．ＡＮ２の一方の入力
端に供給され、ここで、銀みクロックｗｃｏ、ｗｃｔ、
ＷＣ２と論理積が取られるようになっている。重みクロ
、りＷＣＯ，ＷＣ１゜ＷＣ２は、Ｒ，Ｇ、Ｂの各表示セ
グメントがオンのときの表示期間を決定するクロックで
ある。これらの重みクロックＷＣＯ，ＷＣＩ、ＷＣ２は
、デイスプレィコントローラ５から出力されるｍみクロ
ックＷＣＲ，ＷＣＧ、ＷＣＢであり、この重みクロック
ＷＣＲ，ＷＣＧ、ＷＣＢが端子ＷＣＱ。

ＷＣｌ、ＷＣ２（第２図参照）に供給されることにより
、端子の符号と同一名のクロック信号となる。次１こ、
アンドゲートＡＮＯ，八Ｎｌ、ＡＮ２の各出力信号は、
イクスクルーシブオアゲートＥＸＯＲＯ〜ＥＸＯＲ２の
一方の入力端に供給されるようになっている。イクスク
ルーシブオアゲー）ＥＸＯＲＯ−ＥＸＯＲ２の各他方の
入力端には、信号ＤＰが供給されており、これにより、
イクスクルーシブオアゲートＥＸＯＲＯ−ＥＸＯＲ２１
１、信号Ｆｉｇ、Ｆｉｌ、Ｆｉ２に対して、信号ＤＰが
“ｌ”のときはインバータとして機能し、信号ＤＰが“
０”のときはスルーとなる。これらイクスフルーシブオ
アゲートＥＸＯＲＯ〜ＥＸＯＲ２の各出力信号は、信号
ＰＩＯ，Ｐｉ１．Ｐｉ２として第３図に示すレベルシフ
タ２４に供給されるようになっている。

レベルシフタ２４は、信号ＰＩＯ，Ｐｉｔ、Ｐｉ２の“
１”／“０”値と、交流化信号ＤＦの値とに応じて４レ
ベルドライバ２５に駆動信号のレベルを指示する回路で
ある。すなわち、４レベルドライバ２５が出力する４つ
のレベルの電圧のうち、信号ＤＦに対応する２つのレベ
ルの信号の組を選択し、さらに、選択した組の２レベル
の信号から信号Ｐｉｅ、Ｐｉｌ、Ｐｉ２の値に応じた１
つのレベルの信号を選択する。例えば、４レベルドライ
バ２５の出力電圧がＶ　ｌ＞Ｖ２＞Ｖ３＞Ｖ４であった
場合に、信号ＤＦが“０“であるときは、信号ｐｉＱ、
ｐｉ１．Ｐｉ２の“０”および１″に対し各々電圧■２
およびＶｌが選択され、同様に、信号ＤＦが“ｌ”であ
るときは、信号ＰｉＯ，ｐＨ，Ｐｉ２の“０”および“
１′に対し各々電圧ｖ４およびｖ３が選択される。、こ
のように、レベルシフタ２４と４レベルドラバ２５とは
、いわゆる交流化駆動回路を構成している。

４レベルドラバ２５の出力端子０１＠、　Ｏｌｌ＋　０
、、Ｃｔ＝Ｏ〜ｋ）は、各々Ｒ，Ｇ、Ｂのセグメントに
接続される端子であり、この端子から出力される駆動信
号のパルス幅（実効値に対応）は、信号Ｐｉｅ、Ｐｉｌ
、Ｐｆ２のパルス幅に対応している。

次に、上記構成によるこの実施例の動作について説明す
る。

まず、第５図（イ）に示す時刻１．において、信号ＬＰ
が立ち下がると、第４図に示すラッチ２２ａ、２２ｂ、
２２ｃおよび図示せぬデータラ、２チ２２内のラッチが
すべてホールド状態となる。

また、同図（０）に示す時刻（、以降にクロックパスル
ＣＰが出力されると、これに同期して表示データＤＴｉ
Ｏ〜ＤＴ　ｉ　２がドツト番号０，１゜２・・・・・・
に対応する順でシフトレジスタ２１に取り込まれていく
（第５図（ハ）参照）。そして、第６３９ドツト目に対
応する表示データＤＴ　ｉ　Ｏ〜ＤＴ　ｉ　２が時刻ｔ
ｓ（第５図（ロ）参照）においてセグメントドライバ１
１−ｎ内のシフトレジスタ２１に取り込まれる。この結
果、時刻ｔ、の直後におけるセグメントドライバ１１−
１〜１１−ｎ内のシフトレジスタ２１の全出力は、１５
４７分の各ドツトについてのＲ，Ｇ、Ｂのオン／オフを
示すデータとなる。そして、時刻ｔ４−において信号Ｌ
Ｐが立ち上がると、データラッチ２２内の各ラッチがロ
ード状態となり、これによって、上記ｌライフ分のデー
タがデータラッチ２２にロードされる（第５図（ニ）参
照）。次に、時刻ｔ６において信号ＬＰが立ち下がると
、データラッチ２２内の各ラッチがホールド状態となり
、上記データが保持される。

一方、第５図（ロ）に示す時刻ｔ０においては、クロッ
クパルスＣＰが立ち下がることによって、１つ前のライ
ンの第６３９ドツト目の表示データＤＴｉＯ〜ＤＴ＋２
のラッチが終了し、信号ＬＰが立ち上がる時刻１１−に
おいて、第５図（ニ）に示すように、このラインのデー
タがデータラブチ２２にロードされる。そして、時刻１
．において信号ＬＰが立ち下がると、データラッチ２２
がホールド状態となって上記データが保持される。

次に、時刻ｔ、以後においては、同図（ホ）、（へ）、
（ト）に示すようハ重みクロックＷＣＯ。

ＷＣＩ、ＷＣ２が出力される。この図に示すように、重
みクロックＷＣＱは、期間Ｔ１にわたって出力され、ｍ
みクロックＷＣ１は期間Ｔ２にわたって出力される。ま
た、重みクロックＷＣ２は全期間において出力されてい
る。したがって、第４図に示すアンドゲートＡＮＱ、Ａ
Ｎ　１は、各々期間ＴｌおよびＴ２において開状態とな
っており、ΔＮ２は常に開状態となっている。したがっ
て、信号ＤＰが０”であれば、イクスクルーシブオアゲ
ートＥＸＯＲＯ〜ＥＸＯＲ２がオアゲートとして機能す
るため、信号Ｐｉｅ、Ｐｉｌ、Ｐｉ２は、各々ラッチ２
２ａ、２２ｂ、２２ｃの出力信号Ｆｉ０．Ｆｉｔ、Ｆｉ
２の値に応じて第５図（チ）、（す）、（ヌ）に示すよ
うになる。この図から判るように、Ｒ，Ｇ、Ｂ各色につ
いて階調「０」が指定されるときは、信号ＰＩＱ、Ｐｉ
ｌ、Ｐ１２は水平表示期間中“０”信号であるが、階ｅ
　ｌ’　Ｉ　Ｊが指定されるときは、信号Ｐｉｅ、Ｐｉ
ｔ、Ｐｉ２の“１′信号期間がＲ，Ｇ、Ｂ毎に異なり、
各色毎にセグメントの駆動期間が異なる。これは、各色
毎にセグメントの最小駆動時間を固定して最大駆動時間
を異ならせていることになり、表示パネル１０が第１Ｏ
図に示す特性を持っている場合において、カラーバラン
スを良好にとることができる。

一方、信号ＤＰを“ｌ”にすると、第４図に示すイクス
クルーシブオアゲートＥＸＯＲＯ〜ＥＸＯＲ２がインバ
ータとして機能するため、信号ＦｉＯ〜Ｆｉ２と信号Ｐ
ｉＱ〜Ｐｉ２との関係は、第５図（チ）〜（ヌ）に示す
関係とは逆になる。

すなわち、各色毎に値］°ｌ」の時のセグメントの駆動
時間が制御されることになり、最大駆動時間が一定で、
最小駆動時間が各色毎に異なる。したがって、表示パネ
ル１０が第１１図に示す特性を持っている場合（反転型
液晶の場合）においてカラーバランスを良好にとること
ができる。

さて、上述した実施例は、Ｒ，Ｇ、Ｂのそれぞれについ
て単階調の場合の実施例であったが、各色毎に４階調の
場合は、データラブチ２２および幅制御回路２３は、各
々第６図に示すように構成すればよい。まず、データラ
ッチ２２は、第６図に示すように２ビットのラッチ２２
ａ　　、２２ｂ＝２２Ｃ′を用いて構成する。幅制御回
路２３は、前述の構成に加えて、オアゲートＯＲＯ〜Ｏ
Ｒ５、アントゲ−１−ＡＮ３〜ＡＮ５およびノＪウンタ
２３ａ、２３ｂ、２３０を追加する。アンドゲートΔＮ
３およびオアゲートＯＲＯは、各々信号Ｆｉ０１とカウ
ンタ２３ａの第１ビット出力との論理積および論理和を
とり、アンドゲートΔＮ４およびオアデー）ＯＲ２は、
各々信号ｒｉｌ＋とカウンタ２３ｂの第１ビット出力と
の論理積および論理和をとり、アントゲ−１−Ａ　Ｎ　
５およびオアゲートＯＲ４は、各々信号Ｆｉ２．とカウ
ンタ２３ｃの第１ビット出力との論理積および論理和を
とる。

また、オアゲートＯＲＩはアンドゲートＡＮ３、信号Ｆ
ｉＱ、およびカウンタ２３ａの第０ビット出力の論理和
をとり、オアゲートＯＲ３はアントゲ−）ＡＮ４、信号
Ｆｉ１．およびカウンタ２３ｂの第０ビット出力の論理
和をとり、オアゲートＯＲ５はアンドゲートＡＮ５、信
号Ｆ１２゜およびカウンタ２３ａの第０ピツ、ト出力の
論理和をとる。アンドゲートΔＮＯはオアゲートＯＲ０
，ＯＲ１の各出力の論理積をとり、アンドゲートＡＮ１
はオアゲートＯＲ２，ＯＲ３の各出力の論理積をとり、
アンドゲートＡＮ２はオアゲートＯＲ４゜ＯＲ５の各出
力の論理積をとる。カウンタ２３ａ。

２３ｂ、２３ｃは、各々重みクロックｗＣｏ１ｗＣ１，
ＷＣ２をダウンカウントするもので、また、信号ＬＲの
立ち上がり時において１３」にセットされるようになっ
ている。

上述の構成をとった場合の動作は以下の通りである。

第７図（イ）〜（ニ）に示す各信号のタイミングは、第
５図（イ）〜（ニ）の場合と同様である。

そして、第７図（ホ）、（へ）、（ト）は、各々ｍｂり
ｏ　ツクＷＣＯ，ＷＣｌ、ＷＣ２を示しティる。これら
の徂みクロックは、デイスプレィコントローラ５から出
力されるｍみクロックＷＣＲ。

ＷＣＧ、ＷＣＢであり、この重みクロックＷＣＲ。

ＷＣＧ、ＷＣＢが端子ｗｃｍ、ＷＣ１，ＷＣ２（第２図
襲照）に供給されることにより、端子の符号と同一名の
クロ・ツク信号となる。

次に、信号ＤＰが“０”である場合、すなわち、イクス
クルーシブオアゲートＥＸＯＲＱ〜ＥＸＯＲ２がスルー
となる場合の各色毎の幅ＤＩＩＢについて説明する。

まず、Ｒ（赤）について説明する。時刻ｔ、。において
ラッチ２２ａ″にホールドされた表示データＤｉ　０　
＋＋　　Ｄ　ｉ　Ｏｏは、信号Ｆ　ｉ　Ｏ＋＋　　Ｆ　
ｉ　Ｏｏとして出力される。この信号ＦｉＱ、、ＦｉＯ
０の値が「０」である場合は、カウンタ２３の出力が「
０」とならない限り、オアゲートＯＲＯまたはＯＲ１の
双方が“ｌ”信号を出力するため、アンドゲートΔＮＯ
の出力信号が“０”にならず、イクスクルーシブオアゲ
ートＥＸＯＲＯの出力信号ＰｒＯは０”信号となる。そ
して、３個目の徂みクロックＷＣＯが時刻ｔ、３（第７
図（ホ）参照）においてカウンタ２３ａに読み込まれる
と、カウンタ２３ａの出力が１゛０」となり、アンドゲ
ートＡＮＯの出力信号が“０”となって信号ＰｉＱが“
１″信号となる。そして、この“１ｍ信号は、信号ＬＰ
が立ち下がる時刻ｔ、において、再びカウンタ２３ａに
「３」がセットされるまで継続される。次に、信号Ｆｉ
Ｏ１，［’ｉ０ｏの値がＮＪであるときは、カウンタ２
３ａの出力がｒ’ｌＪ、ｒ。

」となっている間だけ、信号ＰｉＯが“１”信号となる
。すなわち、時刻ｔ１．からｔ１４に至るまでの間、信
号ＰｉＯが“ｌ”信号となる。また、同様にして信号Ｆ
　ｉ　ＯＩ＋　Ｆ　ｉ　Ｏｏの値が１２」のときは、カ
ウンタ２３ａの出力が「２」となる時刻１＋＋から信号
１１Ｑが“１”信号になり、信号Ｆｉｏｎ、ＦｉＱ。の
値が「３」のときは水平表示期間の全期間において信号
ＰｉＱが“１”信号になる。

次に、Ｇ（緑）の場合は、上記Ｒの場合と同様に信号Ｆ
ｉｔ、、Ｆ１１６の値がＩ’ＯＪ、Ｉ’ｌＪ。

１°２」のときは、それぞれ第７図（へ）に示す時刻ｔ
　ｌ？＋　　’　＋＠＋　　ｔ　１１から信号１’ｉｌ
が“Ｉ”信号になり、信号Ｉｌｌ、、Ｆｉ１．の値が］
３」のときは時刻ｔｏｏから信号Ｐｉｌが“ｌ”信号に
なる。

Ｂ（青）の場合も上記と同様であるが、信号Ｆｉ２ｔ、
Ｆｉ２゜の値が「０」のときは信号Ｐｉ２は水平表示期
間の全期間において“０”信号である。

以上のように、第６図に示す回路によれば、各色毎に階
調に対するセグメント駆動時間が異なっている。これは
、第１１図に示すように、Ｒ，Ｇ。

Ｂ毎に特性曲線が異なるので、これに応じて階調制御を
リニアに行うためである。また、第７図から判るように
、Ｒ，Ｇ、Ｂ毎に輝度コードｌ’ＯＪすなわち、最大輝
度についてのセグメント駆動時間が冗なり、また、最小
輝度についてのセグメント駆動時間が一定である。した
がって、表示ｉ＜ネル１０が第１１図に示す特性の場合
に好適であることが判る。

次に、信号ＤＰを“１”にすると、信号ＦｉＯ＋、　Ｆ
ｉＯｏ、Ｆｉｓｔ、Ｆｉｌ　。、Ｆｉ２＋、Ｆｉ２゜と
信号ＰｉＯ１Ｐｉｔ、Ｐｉ２との関係は、第７図（チ）
〜（ツ）に示す関係とは逆になり、輝度コード「３」す
なわち、最小輝度に対するセグメント駆動時間が各色に
よって異なるようになる。また、最大輝度に対するセグ
メント駆動時間は、各色とも一定である。したがって、
表示パネル１０が第１０図に示す特性の場合に好適であ
ることが判る。

なお、上述した実施例は、システム全体が第１図に示す
構成のものであったが、これに代えて第８図に示すよう
にシステムを構成してもよい。すなわち、デイスプレィ
コントローラ５からは、ドツトクロックＤＣＬＫと、Ｒ
ＧＩ３ビデオ信号、および垂直／水平同期信号Ｖ／ＨＳ
　Ｙ　Ｎのみを出力するように構成し、その他の制御信
号は、パネルインターフェイス３０から出力するように
構成する。

この場合、パネルインターフェイス３０内に重みクロッ
クＷｃｏ、ｗｅ　ｔ、ＷＯ２の各々のパルス間隔あるい
はパルス幅を記憶するレジスタ３０ａを設け、パラメー
タ設定部２１によって、上記パルス間隔あるいはパルス
幅を設定すれば、使用する表示パネル１０の特性に合わ
せたｍみクロックを出力することができる。また、パネ
ルインターフェイス３０は、通常表示パネル内に設けら
れる。

上述の構成によると、デイスプレィコントローラ５側の
制御が簡易になり、汎用性が増すという利点がある。

さらに、表示パネル１０とセグメントドライバ１ｌ−１
＝１１−ｎとを第９図に示すように構成してもよい。す
なわち、表示パネル１０を横方向に１６０ビット毎に１
２ブロツクに区切り、セグメントドライバ１１−１〜１
ｌ−ｎ（この場合ｎ＝１２）にそれぞれのブロックを駆
動させる。そシテ、各セグメ・ントドライバ２−１〜１
１−１２の出力数を１６０ビットとする。このように、
構成すると、セグメントドライバ１１−１の第０ビット
出力Ｏ０゜が駆動するセグメントはＲ（赤）であるが、
セグメントドライバ１１−２の第Ｏビ。

ト出力Ｏ６゜が駆動するセグメントはＧ（緑）であリ、
セグメントドライバ１１−３の第０ビット出力ｏ０゜が
駆動するセグメントはＢ（青）である。

このように、各セグメントドライバ１１−１〜１１−１
２において、出力ビットの番号とセグメントの色とがず
れて（る。そこで、第９図に示すように、Ｒ用、Ｇ用、
Ｂ用の各重みクロックＷＣＲ１ＷＣＧ％ＷＣＢをセグメ
ントドライバ１１−１〜１ｌ−１２７ｉに適宜ずらして
供給している。すなわち、セグメントドライバ１１−１
．１１−４゜１１−７．１１−１０については、重みク
ロックＷＣＲ，ＷＣＧ、ＷＣＢを各々端子ｗｃｏ、ｗｃ
１、ＷＯ２に供給し、セグメントドライバ１ｌ−２，１
１−５，１１−８，１１−１１については重みクロック
ＷＣＲ，ＷＣＧ、ＷＣＢを各々端子ＷＣ２，ＷＣＯ，Ｗ
ＣＩに０（給し、また、セグメントドライバ１１−３．
１１−６．１１−９．１１−１２については、重みクロ
・ツクｗｃＲ，ｗｃＧ、ＷＣＢを各々端子ＷＣＩ、ＷＣ
２，ＷＣＯに供給する。

上記構成によれば、セグメントドライバ１１−１〜１１
−１２の出力ビット数を２ｎとすることができるので、
セグメントドライバの汎用性を向上させることができる
。すなわち、第２図に示す構成においては、セグメント
ドライ／（ＩＩ−１〜１１−ｎの各出力ビット数を３の
倍数としなければならないため、カラー用のみのドライ
バを用いなければならないが、第９図の構成によれば汎
用タイプのものとすることができる。したがって、カラ
ーとモノクロのドライバの共通化を図ることができる。

なお、上記各実施例は、液晶表示パネルを駆動する場合
の実施例であったが、この発明は、カラープラズマ表示
パネルを駆動する場合も適用することができる。

また、重みクロックｗｃｎ、ｗｃｃ、ｗｃｎに代えて、
他の符号方法による階調制御信号を発生ずるように構成
してｂ上記と同球の効果を奏することができる。

「発明の効果」 以上説明したように、請求項１〜５に記載の発明によれ
ば、表示駆動回路あるいはセグメントドライバがＲ，Ｇ
、Ｂ別々に制御信号に基づいて階調制御を行う機能を有
しており、かつ、制御信号出力手段がＲ，Ｇ、Ｉ３各色
毎に制御信号を発生するため、各色毎に階調制御がなさ
れる。したがって、最高階調、最低階調に対応する駆動
信号の実効値を各色毎に制御し得るとともに、中間階調
に対する駆動信号の実効値をも各色毎に制御することが
できる。これにより、表示パネルのＲ，Ｇ。

Ｂ各色の特性に応じた階調制御を行うことができ、カラ
ーＣＲＴに表示される色とカラーパネルに表示される色
とを一致させることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は同実施例におけるパネルデイスプレィの構成を
示すブロック図、第３図は同実施例におけるセグメント
ドライバの構成を示すブロック図、第４図はセグメント
ドライバ内のデータラッチ２２および幅変調回路２３の
構成を示す回路図、第５図は幅変調回路２３の動作を示
すタイミングチャート、第６図はデータラッチ２２およ
び幅変調回路２３の池の構成例を示す回路図、第７図は
第６図に示す回路の動作を示すタイミングチャート、第
８図は同実施例の一変形例の構成を示すブロック図、第
９図は同実施例の他の変形例の（１が成を示すブロック
図、第１０図および第１１図は、各々液晶カラー表示パ
ネルの輝度特性を示す特性図、第１２図はプラズマ表示
パネルの輝度特性を示す特性図である。 ５・・・・・・デイスプレィコントローラ（制御信号出
力手段）、１０・・・・・・カラーパネル部、１１−１
〜１１−ｎ・・・・・・セグメントドライバ（表示駆動
回路）２２・・・・・・データラッチ、２３ａ〜２３ｃ
・・・・・・カウンタ、３０・・・・・・パネルインタ
ーフェイス（制御信号出力手段）、ＡＮＯ〜ＡＮ５・・
・・・・アンドゲート、Ｏｆ’ｔ　Ｏ〜０１１５　・−
・・・−オフゲート、ＥＸＯＲＯ〜ＥＸＯｎ２・・・・
・・イクスクルーシブオアゲート。 第１図 第８凶 も＆−−ｑ、　ｑ２％・−・−・−−−〜−へＡ１〜第
３ 図

Claims (5)

【特許請求の範囲】
1. （１）表示セグメントの駆動量を示す制御信号をＲ、Ｇ
   、Ｂ各色毎に出力する制御信号出力手段と、表示データ
   がＲ、Ｇ、Ｂ各々のドットの駆動を示す場合に、前記制
   御信号の示す駆動量に応じてＲ、Ｇ、Ｂ各色の表示セグ
   メントについての駆動信号の実効値を制御する表示駆動
   回路とを具備することを特徴とするカラー表示装置。
2. （２）前記制御信号は、パルス幅が駆動量に対応し、前
   記表示駆動回路は前記Ｒ、Ｇ、Ｂ各色毎の制御信号のパ
   ルス幅に応じて、Ｒ、Ｇ、Ｂ各色の表示セグメントの駆
   動信号の実効値を制御することを特徴とする請求項１記
   載のカラー表示装置。
3. （３）重みパルスのパルス間隔およびパルス数を設定す
   るとともに、前記重みパルスをＲ、Ｇ、Ｂ各色毎に出力
   する重みパルス出力手段と、表示データが示すＲ、Ｇ、
   Ｂ各色の階調と前記重みパルスのカウント数とに基づき
   Ｒ、Ｇ、Ｂ各色の表示セグメントについての駆動信号の
   実効値を制御する表示駆動回路とを具備することを特徴
   とするカラー表示装置。
4. （４）表示セグメントの駆動量を示す制御信号をＲ、Ｇ
   、Ｂ各色毎に出力する制御信号出力手段と、Ｒ、Ｇ、Ｂ
   各色の表示セグメントが所定の順で繰り返し配列されて
   いる表示パネルと、２ｎビット（ｎは２以上の整数）の
   出力端を有し、表示データが示すＲ、Ｇ、Ｂ各色毎の表
   示の有無および第１、第２、第３制御入力端に各々供給
   される前記制御信号に基づいて第３ｋ、第（３ｋ＋１）
   、第（３ｋ＋２）ビット目の出力端（ｋは０、１、２…
   …）から送出される駆動信号の実効値を各々制御し、か
   つ、その出力端が前記表示セグメントに順次割り当てら
   れる複数のセグメントドライバとを具備し、前記Ｒ、Ｇ
   、Ｂ各色の制御信号を前記各セグメントドライバの第１
   、第２、第３の制御入力端子に制御色に対応するように
   供給したことを特徴とする特徴とするカラー表示装置。
5. （５）重みパルスのパルス間隔およびパルス数を設定す
   るとともに、前記重みパルスをＲ、Ｇ、Ｂ各色毎に出力
   する重みパルス出力手段と、Ｒ、Ｇ、Ｂ各色の表示セグ
   メントが所定の順で繰り返し配列されている表示パネル
   と、２ｎビット（ｎは２以上の整数）の出力端を有し、
   表示データが示すＲ、Ｇ、Ｂ各色毎の階調および第１、
   第２、第３制御入力端に各々供給される前記重みパルス
   のカウント数に基づいて第３ｋ、第（３ｋ＋１）、第（
   ３ｋ＋２）ビット目の出力端（ｋは０、１、２……）か
   ら送出される駆動信号の実効値を各々制御し、かつ、そ
   の出力端が前記表示セグメントに順次割り当てられる複
   数のセグメントドライバとを具備し、前記Ｒ、Ｇ、Ｂ各
   色の重みパルスを前記各セグメントドライバの第１、第
   ２、第３の制御入力端子に制御色に対応するように供給
   したことを特徴とする特徴とするカラー表示装置。