JPS6314129A

JPS6314129A - 液晶表示体の駆動回路

Info

Publication number: JPS6314129A
Application number: JP15923586A
Authority: JP
Inventors: Yoichi Wakai; 洋一若井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1986-07-07
Filing date: 1986-07-07
Publication date: 1988-01-21
Anticipated expiration: 2013-07-23
Also published as: JP2779494B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はマトリクス型液晶表示体の駆動回路、特にその
列方向駆動回路に関する。

〔従来の技術とその問題点、及び本発明の目的〕近年、
液晶表示体を画像表示部に用いた携帯型テレビを中心と
した階調表示機器が商品化されつつある。これらに用い
られている液晶表示体としては ■　ハイデユーティ駆動（多重マルチプレックス駆動）
と呼ばれるパッシブ、マトリクス■　Ｔ　Ｆ　Ｔ　（Ｔ
ｈ１ｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）等の三端子
素子、Ｍ工Ｍ　（Ｍｅｔａｌ−工ｎｓｖｌａｔｏｒ−Ｍ
ｅｔａｌ）。

ダイオード等の二端子素子を液晶層と直列に介在させた
アクティブ、マトリクスの二種類がある。

■のパッシブ、マトリクスで階調表示を行なう場合には
、まずアナログ映像信号をＡ／Ｄ（アナログ−ディジタ
ル）変換し、ｎビット（２の階調表示）の階調コードを
発生させ、列方向駆動回路においてその階調コードに対
応した重みを持つデユーティのＰＷＭ信号を選択期間Ｔ
で発生させることによる。そのＰＷＭ信号の発生法とし
ては、例えば選択期間ＴがＴｉ（Ｔａ　：テレビの一水
平信号期間）とすると、２／ＴＩの信号を基準信号とし
て、その信号を計数し、計数した信号の個数に対応して
ＯＮ電位幅を決める方法が一般的である。

回路例を第２図に示す。２０１はＡ　／　Ｄ変換された
４ビツトの映像データを格納するメモリ、２０２はクロ
ック信号ｆ　（ｆ＝２’　ＸＴＨ）を計数するカウンタ
であって、その４ビツトの出力Ｑ０〜ｑ、には１６進の
パイナリイ・コードが出力される。２０３はカウンタ２
０２のＱ０〜Ｑ、の４ビツトとメモリ２０２のＭ０〜”
ｓ　　（格納されたデータの反転コード）との一致を検
出する一致検出回路であって、両コードの一致時には、
２０４のＳＲラッチをセットする。８１ラツチ２０４の
す＋ット入力にはリセット信号Ｒが入力されている。ま
た８Ｒラツチ２０４のＱおよびＱ出力は、２０５のマル
チプレクサと接続され、Ｑ、＝ｒ　＋　ＪではＯＮ電位
ＶＯＮを、ｃ＋、＝ｒ　ｑテはＯＦＦ電位Ｍｏｌ！ＦＦ
　　を２０６の列方向駆動信号として液晶表示体パネル
へ出力する。ここで２０１，２０３゜２０４、　２０５
．　２０６で一個の列方向駆動回路を形成している。

この回路のタイムチャートを第３図に示す。リセット信
号Ｒは選択期間Ｔ＝Ｔ１１の周期で出力される。メそり
２０１０４ビツトコードにより、図のように（ｏ、ｏ、
ｏ、ｏ）〜（’＊　　’ｔ　　Ｌ　　１）の１６段階の
階調信号が２０４Ｑに出力される。

２０４Ｑの「１」の期間、ＶＯＮがマルチプレクサ２０
５に出力される。このようにディジタル化された階調コ
ードに対応した重みを持つＰＷＭ信号が列方向駆動信号
として出力される。

■のアクティブ・マトリクスで階調表示を行う場合につ
いては、三端子素子のＴＦＴの例では、第−例（小ロ幸
−他、「商品化された液晶ポケット・カラー・テレビ」
１日経エレクトロニクス。

１９８４年９月１０日、？２１１〜２４０）があり、二
端子素子のＭＩＭの例では、第二例（特開昭５ｑ−１０
７３２８）がある。いずれも列方向駆動回路としては、
サンプル・アンドｅホールド方式を用いている。この回
路例を第４図に示す。

４０１はシフトレジスタで、映像サンプリング信号を４
０２のサンプル、＠アンド−ホールド回路へ出力する。

４０２はアナログ・スイッチと容量で構成され、アナロ
グ・スイッチの一端は映像信号線と接続されているため
、シフトレジスタ４０１からサンプリング信号が出力さ
れると、その時点の映像信号の電圧アナログ値が容量に
書きこまれる。線順次方式の場合は、列方向に並ぶ全て
のサンプル・アンド・ホールド回路４０２に映像信号の
電圧アナログ値が書き込まれた後に、イネーブル信号Ｅ
Ｎが「１」となって、４０５のバッファ回路が能動状態
となり、４０４列方向駆動信号を発生する。（点、順次
方式の場合には、バッファ回路４０５は必要としない。

）アテイプ・マトリクスにおいても、ＰＷＭ方式で列方向
駆動信号を形成することは可能でちる。

ＰＷＭ方式でアクティブ・マトリクスを駆動する例とし
ては、二端子素子のアモルファス・シリコンＰＭダイオ
ードについての第３例（富樫他、テレビジョン学会技術
報告、ＥＩ）−７８２，ＩＰＤａ　６二３　）がある。

この場合もＰＷＭ信号を発生する列方向駆動回路として
は、第２図に示した回路が考えられる。

〔発明が解決しようとする問題点〕

とこるが、従来の液晶表示体駆動回路では、液晶表示体
の持つ特質を充分生かすことができなかった。

■　映像信号のγ補正（通常のテレビ映像信号はブラウ
ン管の輝度特性を補償するためにγ補正しである） ■　液晶表示体への印加電圧とその透過率は一次線型で
はない。

■　特にアクティブ・マトリクスの場合、各画素に電荷
充電の制御を行なう能動素子の特性、および能動素子と
液晶層（第５図参照。二端子素子の例）との等測的なＯ
Ｒ時定数による電荷充電（時間に対して、充電される電
荷は非線型）のため、液晶表示体への印加電圧に対する
液晶層へ充電された電荷（すなわち透過率も）の関係も
非線型である。

これらの特性を補償して、液晶表示体の持つ特質を充分
生かすためには、これらの特性を補償するように、映像
信号デー°夕（アナログ値、ディジタル値にかかわらず
）に何らかの非線型補正を行う必要がある。ところが、
既に説明した従来の回路では、このような補正を行なわ
ないか、行なう場合でもアナログの映像信号レベルで非
線型補正をやらなければならず、回路構成が極めて複雑
となった。

このよう力液晶表示体の電圧−輝度特性の非線型性を補
償する回路の公知例としては、特開昭５３−１４８９１
８がある。同例においては、［輝度信号の階調を不等間
隔に規定するための輝度変調パルスを発生する輝度変調
パルス発生器と、映像信号のレベルに応じて上記輝度変
調パルスの一つを選択して表示用信号電極に与える選択
スイッチとを備え」ている。しかし、同例では階調に対
応した輝度変調パルスを信号線（例えば１６階調々らば
１６本）が多数表示装置内に配線されるため、占有する
空間が犬となるし、同回路部分をＩＣ化する場合にはそ
の信号線の配線領域が大となるため、工Ｃ単価の上昇が
問題となる。

本発明は、以上述べ九ような液晶表示体への印加電圧と
透過率、すなわち輝度特性の非線型性の補償を行なうた
めの映像信号データの非線型補正を簡便に実現できる回
路を提供することを目的とする。

〔問題点を解決するための手段〕

前記目的を実現するために、本発明は、（ａ）　　ディ
ジタルされた画像データに基づき、選択期間Ｔ内で１列
方向駆動信号のデユーティを変調させ、階調表示をせし
める、マトリクス型液晶表示体の列方向駆動回路におい
てｃｂ）周波数Ｎ／Ｔ（ｌは正整数）の信号ｆ、中の、Ｍ
個（Ｍは正整数１．Ｎ）Ｍ）の任意のパルスを選択する
手段（その選択されたパルス群を信号ｆ、とする）（ｃ）　　信号ｆ、を計数するカウンタ（１）（ａ）　
　選択期間Ｔにおいて、カウンタ（１）のディジタルデ
ータと前記画像データとの一致検出時ｔ、から選択期間
Ｔの終了まで、○Ｎ電位を発生せしめる、もしくは選択
期間Ｔの開始から前記一致検出時１ｔ１で、ＯＮｔ位を
発生せしめるＰＷＭ（パルス幅変調）信号発生手段を有
することを特徴とする。

〔作用〕

前記構成によれば、周波数Ｎ／１である信号Ａ中の、Ｍ
個の任意のパルスを選択する手段によυ、その選択期間
Ｔ中にＭ個のパルスが存在する信号Ｂは、選択期間Ｔ内
の任意の位置にＭ個のノくルスを指定できるため、後に
述べる作用によって、そのＭ個のパルスの間隔に対応す
る表示階調のレベル変化を任意に設定できる。（すなわ
ち、液晶表示体への印加電圧と透過率の非線型性を補正
するように階調のレベル変化を設定できる。）また、信
号Ｂを計数するカウンタのコードとディジタル化された
画像データの一致を検出することにより、選択期間Ｔの
開始からコード一致まで、もしくはコード一致から選択
期間Ｔの終了までＯＮ電位を発生せしめるＰＷＭ信号発
生手段によって、選択期間Ｔ内で任意のパルス間隔を持
つ信号Ｂによる階調表示が実現される。

〔実施例〕

以下、本発明の一実施例について図面をもとに説明する
。

階調表示の補正を必要とするパラメータとしては、γ補
正、液晶の印加電圧と透過率との非線型性と多々ある。

ここでは非線型素子を介して画素への書き込み電荷量を
制御する場合に、画素への電荷光電が液晶層の容量と駆
動回路の出力抵抗、あるいは液晶層に対してシリーズに
接続された非線型素子の抵抗との時定数によって、画素
に印加される電圧と実際に液晶層に印加される電圧との
非線型性による場合の補正を考える。（ただし、印加電
圧と透過率との関係は線型とし、ガシマ逆補正はしない
ものとする。それらが必要な場合には、以下に説明する
補正について、それらのパラメータをさらにもり込めば
よい。）これについて、さらに詳しく説明する。第５図
のように、行電極５０１と列電極５０２間に、能動素子
（非線型素子）５０３と液晶層５０４がシリーズに接続
されている画素では、その等価回路は第７図のように考
えられる。ここでＲＯは行側１列側それぞれの駆動回路
の出力抵抗の合成抵抗でちゃ、ＲＭＬ　　は能動素子の
等価抵抗（実際には、ＲＮＩ、　　は電圧に対しての変
数と考えられるが、ここでは一定値とする）、ＱＬＯは
液晶層の等価容量である。この図から明らかなように、
液晶層への充電電圧Ｖｔ、ａは、画素への印加電圧ｖＰ
に対して、時定数τ＝Ｑｐｃ、Ｈにより決まる曲線を描
く。選択期間Ｔ＝　Ｔ　Ｈの期間に’ＶＩＪｏ　が７ｏ
ＩＩのＢＯｌまで立上るような時定数τを仮定すれば、
ＶＬＯの時間による変化は第８図のようになる。この図
では、ＶＤは選択期間Ｔｌ＋の全期間にわたってＶｏｉ
　の場合であるが、ＰＷＭによる電荷書きこみでは、階
調のディジタルデータに対応した重みで、ＶＯＭ割合が
変化し、それによってＶｚｏ　　の到達する電圧が決定
される。

第８図かられかるように、画素への印加電圧Ｖｐに対し
て、液晶層への印加電圧’％ｌ＋ｏは非線型な関係にあ
る。

この例について、上記の非線型性の補償方法を説明する
。

第１図は本発明によるその回路構成例である。

１０１のメモリ、１０２のカウンタ、１０５の一致検出
回路、１０４のＳＲラッチ、２０５のマルチプレクサは
、第２図の２０１，２０２，２０５゜２０４．２０５と
全く同一の機能である。１０７はパルス選択回路である
。ｆ、は例えばテレビの水平ＰＬＬ回路（図示せず）か
らの信号で、外部水平同期信号に対して、位相同期のと
れたｆｓ＝Ｎｘｆｙｘ（ｆｌｌはテレビの水平同期信号
周波数）で発振する電圧制御発振器の発振信号である。

パルス選択回路１０７では、ｆｉ　　を計数して、選択
期間ＴＩ内でＮ個のパルス群中のＭ個、具体的なこの例
では１４個のパルスを選択して、４ビツトの階調ディジ
タルデータによる１６段階のＰＷＭ信号を発生するべく
、エフ１１内に１４個のパルスが存在するクロック信号
ｆ、をカウンタ１０２へ供給する。

ここで、本発明例ではＮ＝８０　Ｘ　４．　ｆ、　＝８
０×４×ｆＨとしている。

次にパルス選択回路１０゛７について説明する。

第６図はその回路例、第９図は各部のタイムチャートで
ある。

６０２はＤ型フリップ・フロップであり、ＡＮＤゲート
６０５と共に、信号只の立上り微分パルスを形成する。

その微分パルスにより、カウンタ６０１はリセットされ
る。カウンタ６０１は信号ｆ、を計数する９段のバイナ
リイ・カウンタであって、そのＱ、〜Ｑ、の７ビツトの
出力には、Ｎチャンネル、ＭＯＳＦＥＴによるＰ　Ｌ　
Ａ回路６０４が接続されている。ＰＩＪＡ６０４は１０
個の出口を有しており、それぞれ、■〜＠といった丸囲
みの数値をデコードする。ここで、この数値の設定につ
いて説明する。

第８図に０ＸＩＯＸＲの時定数によるＶｒａｏ　　の電
圧曲線を描いであるが、曲線上の数字は、−選択期間Ｔ
ｍを８０分割した場合に、ＴＩの期間Ｖｐ＝Ｔｏｍ　　
の場合に達成される■Ｌｏ＝＝（Ｌ８Ｖアの電圧を均等
に１５分割した時、それぞれの電圧を得るためのＴＨ／
８０のパルスの個数である。それらは全部で１４個あシ
、１６階調を出すことに対応する。その電圧ｖＬＯ＝ｃ
Ｌ８ＸｖＰを１５分割するパルスの個数の８０に対する
補数が、第６図及び第９図の丸囲みの数字である。

６０５はＰＩＩＡ６０４のためのプルアップ用Ｐｆヤニ
ｊｆ、ｋＭ　Ｏ８Ｆ　Ｅ　Ｔテ４ル。Ａ　Ｎ　Ｄゲート
６０６ではＰＬＡ６０４の出力とカウンタ６０１のＱ。

出力との積をとる。

第９図のように、Ｒ信号によりカウンタ６０１はリセツ
“トされ、信号ｆ１の計数を開始する。ＰＬＡ６０４で
はｆ、の４分周６０１　Ｑ、を計数してゆき７８．７６
〜［相］に１４個の「０」　パルスを発生する。

そして、ＡＮＤゲート６０６で、さらに６０１　Ｑ、Ｉ
との積をとり、信号ｆ、を発生する。

この信号ｆ！により、第１図メモリ１０１のコード（”
３　ｚ　Ｍ！　ｔ　ＭＩ　ｙ　’Ｏ）が２＝（Ｌｌ、０
，１゜０）、６エ（０，１，１，Ｏ）、１２＝（１，１
゜０．０）の各場合に発生する１０４Ｑの信号を、同じ
く第９図に示す。１０４Ｑが「１」の時ＶＯ）１が選択
されて列方向駆動信号１０６として出力される。

このように、メモリ１０１０４ビツトコードの増え方に
対して、１０４Ｑの「１」の割合が非線型になるために
、例えば１０１のコードが２＝（０，０，１，Ｏ）、６
＝（０，１，１，０）。

１２＝（１，１，Ｏ，Ｏ）のそれぞれの場合、第８図で
４．１６．４４と曲線上に示されたＶＬＯが゛液晶層＾
印加される。

〔発明の効果〕

以上の構成によって、本例ではＣ！ＬＯｘＲの時定数に
よって生ずるＶｚｏのＶｐに対する非線型性を線型に補
償できる。実際の場合には、ガンマの逆補正、液晶層へ
の印加電圧ｖＬＯと透過率との非線型性等についても補
償する必要があるが、本実施例と同様に、それらについ
ても全て加味して、選択期間Ｔｉ内に任意の位置にパル
スを設定して補償することができる。また、本実施例で
は第６図に示したように、選択期間Ｔｎを８０分割して
任意のパルスを選択する例を説明したが、ＰＬＡ６０４
へのカウンタ６０１のコードのビット数をさらに増加さ
せれば、補償精度はさらに向上する。

また、本実施例のようにパルス選択をＰＬＡ等（ＲＯＭ
も考えられる）で構成すれば、回路全体を工Ｃ化した場
合に、メタルマスク一層ぐらいの変更で、攬の液晶パネ
ルに合わせた印加電圧補償が可能である。

【図面の簡単な説明】

第１図・・・本発明による液晶表示体の駆動回路構成図第２図・・・従来の液晶表示体の駆動回路構成図（１）
第３図・・・第２図のタイムチャート第４図・・・従来の液晶表示体の駆動回路構成図（２）
第５図・・・能動素子を有する液晶画素口笛６図・・・
パルス選択回路構成図第７図・・・第５図の等価回路図第８図・・・画素印加電圧’ｉｐ　と液晶層への印加電
圧Ｖｚａ　　との関係図第９図・・・第６図のタイムチャート１０７・・・パルスを選択する手段としてのパルス選択
回路、１０２・・・カウンタ、１０３・・・一致検出回
路、１０４・・・ＳＲラッチ、１０５・・・マルチプレ
クサ（１０３，１０４，１０５でＰＷＭ信号発生手段を
構成する）以上第１図第２図第３図第４図第５図

Claims

【特許請求の範囲】（ａ）ディジタル化された画像データに基づき、選択期
間Ｔ内で、列方向駆動信号のデューティを変調させ、階
調表示をせしめる、マトリクス型液晶表示体の列方向駆
動回路において（ｂ）周波数Ｎ／Ｔ（Ｎは正整数）の信号ｆ＿１中の、
Ｍ個（Ｍは正整数、Ｎ＞Ｍ）の任意のパルスを選択する
手段（その選択されたパルス群を信号ｆ＿２とする）（ｃ）信号ｆ＿２を計数するカウンタ（１）（ａ）選択
期間Ｔにおいて、カウンタ（１）のディジタルデータと
前記画像データとの一致検出時ｔ＿１から選択期間Ｔの
終了まで、ＯＮ電位を発生せしめる、もしくは選択期間
Ｔの開始から前記一致検出時ｔ＿１まで、ＯＮ電位を発
生せしめるＰＷＭ（パルス幅変調）信号発生手段を有す
ることを特徴とする液晶表示体の駆動回路。