JPH09218673A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH09218673A JPH09218673A JP9036430A JP3643097A JPH09218673A JP H09218673 A JPH09218673 A JP H09218673A JP 9036430 A JP9036430 A JP 9036430A JP 3643097 A JP3643097 A JP 3643097A JP H09218673 A JPH09218673 A JP H09218673A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- data
- grayscale
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】本発明は、Ｒ、Ｇ、Ｂ各色で最適な階調を表示
することができる画像表示装置を提供する。 【解決手段】ＲＯＭ１３より出力されたφc データＤ1
、Ｄ2 、Ｄ3 より周期の異なる３種類の階調クロック
φc1、φc2、φc3を生成し、これら階調クロックφc1、
φc2、φc3を各別にカウンタ１５１、１５２、１５３で
カウントするとともに、これらカウンタ１５１、１５
２、１５３のカウント値と予め設定された階調データと
の一致条件に応じて階調発生回路１６１〜１６５より階
調信号を出力する。
することができる画像表示装置を提供する。 【解決手段】ＲＯＭ１３より出力されたφc データＤ1
、Ｄ2 、Ｄ3 より周期の異なる３種類の階調クロック
φc1、φc2、φc3を生成し、これら階調クロックφc1、
φc2、φc3を各別にカウンタ１５１、１５２、１５３で
カウントするとともに、これらカウンタ１５１、１５
２、１５３のカウント値と予め設定された階調データと
の一致条件に応じて階調発生回路１６１〜１６５より階
調信号を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、最適な色階調を設
定可能にした画像表示装置に関する。
定可能にした画像表示装置に関する。
【０００２】
【従来の技術】従来、画像表示装置、例えば液晶テレビ
では、液晶（ＬＣＤ）ドライバを図５に示すように構成
したものがある。すなわち、このものはデータラッチク
ロック発生回路１によりクロックφ1 、φ2 に同期して
入力信号ＳＴＩを順次シフトしながら取込むとともに、
ラッチクロックを発生し、これをデータラッチ回路２に
出力する。データラッチ回路２は、ラッチクロックにし
たがって画像信号Ｄ1 、Ｄ2 、Ｄ2 を順次取込み、これ
らの画像信号を階調データｅ1 、ｅ2 、…として階調信
号発生回路３に与え、セットリセット信号φN および階
調クロックφc を使用して階調信号ｙ1 、ｙ2 、…を生
成する。そして、これら階調信号ｙ1 、ｙ2 、…をアナ
ログマルチプレクサ４に与え、垂直帰線期間はＥＣ信号
により電圧Ｖ2 を出力し、それ以外の期間は階調信号発
生回路３からの階調信号ｙ1 、ｙ2、…に応じて電圧Ｖ1
、Ｖ3 をセグメント信号として出力するようにしてい
る。
では、液晶（ＬＣＤ）ドライバを図５に示すように構成
したものがある。すなわち、このものはデータラッチク
ロック発生回路１によりクロックφ1 、φ2 に同期して
入力信号ＳＴＩを順次シフトしながら取込むとともに、
ラッチクロックを発生し、これをデータラッチ回路２に
出力する。データラッチ回路２は、ラッチクロックにし
たがって画像信号Ｄ1 、Ｄ2 、Ｄ2 を順次取込み、これ
らの画像信号を階調データｅ1 、ｅ2 、…として階調信
号発生回路３に与え、セットリセット信号φN および階
調クロックφc を使用して階調信号ｙ1 、ｙ2 、…を生
成する。そして、これら階調信号ｙ1 、ｙ2 、…をアナ
ログマルチプレクサ４に与え、垂直帰線期間はＥＣ信号
により電圧Ｖ2 を出力し、それ以外の期間は階調信号発
生回路３からの階調信号ｙ1 、ｙ2、…に応じて電圧Ｖ1
、Ｖ3 をセグメント信号として出力するようにしてい
る。
【０００３】ここで、階調信号発生回路３は、図６に示
すように構成している。この場合、５１、５２、５３、
…は階調発生回路、６はカウンタである。そして、図７
に示すセットリセット信号φN により階調発生回路５
１、５２、５３をセットするとともに、カウンタ６をリ
セットし、階調クロックφc によりカウンタ６をカウン
トアップするようにしている。そして、カウンタ６で
の、階調クロックφc のカウントアップに応じた３ビッ
トのデータを階調発生回路５１、５２、…のＡ端子に入
力し、これら階調発生回路５１、５２、…のＢ端子に与
えられるデータラッチ回路２からの階調データと比較す
る。そして、これらが一致すると、対応する階調発生回
路５１、５２、…をリセットし、図７に示すような各階
調（ここでは、階調０〜階調６）に応じた階調信号ｙを
出力するようになる。
すように構成している。この場合、５１、５２、５３、
…は階調発生回路、６はカウンタである。そして、図７
に示すセットリセット信号φN により階調発生回路５
１、５２、５３をセットするとともに、カウンタ６をリ
セットし、階調クロックφc によりカウンタ６をカウン
トアップするようにしている。そして、カウンタ６で
の、階調クロックφc のカウントアップに応じた３ビッ
トのデータを階調発生回路５１、５２、…のＡ端子に入
力し、これら階調発生回路５１、５２、…のＢ端子に与
えられるデータラッチ回路２からの階調データと比較す
る。そして、これらが一致すると、対応する階調発生回
路５１、５２、…をリセットし、図７に示すような各階
調（ここでは、階調０〜階調６）に応じた階調信号ｙを
出力するようになる。
【０００４】ところが、このような構成によると、階調
発生回路５１、５２、…の全てのセグメントで、共通の
階調クロックφc を用いているので、データラッチ回路
２からの階調データに対するＬＣＤパネルのＲ、Ｇ、Ｂ
電極への階調信号は全て同じものになる。このことは、
ＬＣＤパネルのγ特性がＲ、Ｇ、Ｂで異なるような場合
は、Ｒ、Ｇ、Ｂ各色で最適な階調を表示するのが難し
く、良好な表示が得られない欠点があった。
発生回路５１、５２、…の全てのセグメントで、共通の
階調クロックφc を用いているので、データラッチ回路
２からの階調データに対するＬＣＤパネルのＲ、Ｇ、Ｂ
電極への階調信号は全て同じものになる。このことは、
ＬＣＤパネルのγ特性がＲ、Ｇ、Ｂで異なるような場合
は、Ｒ、Ｇ、Ｂ各色で最適な階調を表示するのが難し
く、良好な表示が得られない欠点があった。
【０００５】
【発明が解決しようとする課題】このように従来のもの
は、階調発生回路の全てのセグメントで、共通の階調ク
ロックφc を用いるため、ＬＣＤパネルのＲ、Ｇ、Ｂ電
極への階調信号は全て同じものになり、ＬＣＤパネルの
γ特性がＲ、Ｇ、Ｂで異なる場合は、Ｒ、Ｇ、Ｂ各色で
最適な階調を表示するのが難しくなる問題点があった。
そこで、本発明の目的とするところは、Ｒ、Ｇ、Ｂ各色
で最適な階調を表示することができる画像表示装置を提
供するにある。
は、階調発生回路の全てのセグメントで、共通の階調ク
ロックφc を用いるため、ＬＣＤパネルのＲ、Ｇ、Ｂ電
極への階調信号は全て同じものになり、ＬＣＤパネルの
γ特性がＲ、Ｇ、Ｂで異なる場合は、Ｒ、Ｇ、Ｂ各色で
最適な階調を表示するのが難しくなる問題点があった。
そこで、本発明の目的とするところは、Ｒ、Ｇ、Ｂ各色
で最適な階調を表示することができる画像表示装置を提
供するにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
周期の異なる少なくとも３種類の階調クロックを発生す
る階調クロック発生手段からの階調クロックを各別にカ
ウンタでカウントするとともに、これらカウンタのカウ
ント値と予め設定された階調データとの一致条件に応じ
た階調信号を出力するようになっている。この結果、本
発明によれば、周期の異なる独立した階調クロックを用
いることにより、Ｒ、Ｇ、Ｂ各色について最適な階調信
号を設定できる。
周期の異なる少なくとも３種類の階調クロックを発生す
る階調クロック発生手段からの階調クロックを各別にカ
ウンタでカウントするとともに、これらカウンタのカウ
ント値と予め設定された階調データとの一致条件に応じ
た階調信号を出力するようになっている。この結果、本
発明によれば、周期の異なる独立した階調クロックを用
いることにより、Ｒ、Ｇ、Ｂ各色について最適な階調信
号を設定できる。
【０００７】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に従い説明する。図１は、同実施の形態の回路構成を
示すものである。図において、１１はアドレスカウンタ
で、このカウンタ１１は、セットリセット信号φN によ
りリセットされたのち、クロック信号φ2 によりカウン
トアップされる。アドレスカウンタ１１の出力は、アド
レスラッチ１２にラッチされたのち、クロック信号φ1
のタイミングによりＲＯＭ１３のＡ0 、Ａ1 、〜Ａm-1
端子にアドレスデータとして与えられる。
面に従い説明する。図１は、同実施の形態の回路構成を
示すものである。図において、１１はアドレスカウンタ
で、このカウンタ１１は、セットリセット信号φN によ
りリセットされたのち、クロック信号φ2 によりカウン
トアップされる。アドレスカウンタ１１の出力は、アド
レスラッチ１２にラッチされたのち、クロック信号φ1
のタイミングによりＲＯＭ１３のＡ0 、Ａ1 、〜Ａm-1
端子にアドレスデータとして与えられる。
【０００８】ＲＯＭ１３は、ＲＧＢモード入力Ｍ0 、Ｍ
1 、…Ｍm がＡn 、Ａn1、…Ａnm1端子に与えられる
と、Ａ0 、Ａ1 、〜Ａm-1 端子に与えられるアドレスデ
ータからＲＧＢ入力モードに応じた３ビットのφc デー
タＤ1 、Ｄ2 、Ｄ3 を出力するようにしている。この場
合、ＲＯＭ１３は、Ａn 、Ａn1、…Ａnm1 端子に与えら
れるＲＧＢ入力モードにより図２に示すモード０のφc
データ、モード１のφcデータ、…のいずれかが指定さ
れ、これら入力モード（ここでは入力モード０）に対し
て図３に示すようなφc データＤ1 、Ｄ2 、Ｄ3 をアド
レス０、１、２、…に対応させて記憶している。
1 、…Ｍm がＡn 、Ａn1、…Ａnm1端子に与えられる
と、Ａ0 、Ａ1 、〜Ａm-1 端子に与えられるアドレスデ
ータからＲＧＢ入力モードに応じた３ビットのφc デー
タＤ1 、Ｄ2 、Ｄ3 を出力するようにしている。この場
合、ＲＯＭ１３は、Ａn 、Ａn1、…Ａnm1 端子に与えら
れるＲＧＢ入力モードにより図２に示すモード０のφc
データ、モード１のφcデータ、…のいずれかが指定さ
れ、これら入力モード（ここでは入力モード０）に対し
て図３に示すようなφc データＤ1 、Ｄ2 、Ｄ3 をアド
レス０、１、２、…に対応させて記憶している。
【０００９】ＲＯＭ１３より出力されたφc データＤ1
、Ｄ2 、Ｄ3 は、ラッチ１４に与えられ、クロック信
号φ2 のタイミングで階調クロックφc1、φc2、φc3と
して読出され、各別にカウンタ１５１、１５２、１５３
のＣＫ端子に与えられる。これらカウンタ１５１、１５
２、１５３は３ビットカウンタからなるもので、このう
ちカウンタ１５１からの出力は階調発生回路１６１、１
６４のＡ端子に、カウンタ１５２からの出力は階調発生
回路１６２、１６５のＡ端子に、カウンタ１５３からの
出力は階調発生回路１６３、１６６（図示せず）のＡ端
子に与えられる。これら階調発生回路１６１、１６２、
…は、Ｂ端子にデータラッチ回路１７からの階調データ
ｅ1 、ｅ2 、…が与えられるもので、対応するカウンタ
１５１、１５２、１５３からの出力が一致するとリセッ
トされ、夫々階調信号ｙ1 、ｙ2 、ｙ3 、…を出力する
ようになっている。
、Ｄ2 、Ｄ3 は、ラッチ１４に与えられ、クロック信
号φ2 のタイミングで階調クロックφc1、φc2、φc3と
して読出され、各別にカウンタ１５１、１５２、１５３
のＣＫ端子に与えられる。これらカウンタ１５１、１５
２、１５３は３ビットカウンタからなるもので、このう
ちカウンタ１５１からの出力は階調発生回路１６１、１
６４のＡ端子に、カウンタ１５２からの出力は階調発生
回路１６２、１６５のＡ端子に、カウンタ１５３からの
出力は階調発生回路１６３、１６６（図示せず）のＡ端
子に与えられる。これら階調発生回路１６１、１６２、
…は、Ｂ端子にデータラッチ回路１７からの階調データ
ｅ1 、ｅ2 、…が与えられるもので、対応するカウンタ
１５１、１５２、１５３からの出力が一致するとリセッ
トされ、夫々階調信号ｙ1 、ｙ2 、ｙ3 、…を出力する
ようになっている。
【００１０】なお、カウンタ１５１、１５２、１５３は
セットリセット信号φN によりリセットされ、階調発生
回路１６１、１６２、…は、セットリセット信号φN に
よりセットされるようになっている。
セットリセット信号φN によりリセットされ、階調発生
回路１６１、１６２、…は、セットリセット信号φN に
よりセットされるようになっている。
【００１１】次に、このように構成した実施の形態の動
作を説明する。いま、ＲＧＢ入力モードＭ0 、Ｍ1 、…
Ｍm として「０、０、…、０」がＲＯＭ１３のＡn 、Ａ
n1、…Ａnm1 端子に与えられ、図２に示すモード０のφ
c データが指定されたとする。
作を説明する。いま、ＲＧＢ入力モードＭ0 、Ｍ1 、…
Ｍm として「０、０、…、０」がＲＯＭ１３のＡn 、Ａ
n1、…Ａnm1 端子に与えられ、図２に示すモード０のφ
c データが指定されたとする。
【００１２】この状態で、アドレスカウンタ１１が、図
４（ｃ）に示すセットリセット信号φN により一旦リセ
ットされたのち、同図（ｂ）に示すクロック信号φ2 に
よりカウントアップされると、同図（ｄ）に示すアドレ
スカウンタ１１の出力は、アドレスラッチ１２にラッチ
され、同図（ａ）に示すクロック信号φ1 のタイミング
でＲＯＭ１３のＡ0 、Ａ1 、〜Ａm-1 端子に同図（ｅ）
に示すアドレスデータとして与えられる。すると、入力
モード０に対応する図３に示すφc データＤ1、Ｄ2 、
Ｄ3 がアドレス１、２、３、…の順で読出され、ラッチ
１４に与えられ、同図（ｂ）に示すクロック信号φ2 の
タイミングで同図（ｆ）に示すように階調クロックφc
1、φc2、φc3としてカウンタ１５１、１５２、１５３
に与えられる。ここで、ＲＯＭ１３から読出される図３
に示すφc データＤ1 、Ｄ2 、Ｄ3は、アドレス０〜４
までは「０、０、０」で階調クロックφc1、φc2、φc3
は、いずれも出力されず、アドレス５で「１、０、０」
になると、図４（ｇ）に示すように階調クロックφc1の
みが出力され、カウンタ１５１にカウントされ、アドレ
ス７で「０、１、０」になると、図４（ｈ）に示すよう
に階調クロックφc2のみが出力され、カウンタ１５２に
カウントされ、アドレス８で「０、０、１」になると、
図４（ｉ）に示すように階調クロックφc3のみが出力さ
れ、カウンタ１５３にカウントされるようになる。以
下、同様にしてＲＯＭ１３から読出される図３に示すφ
c データＤ1 、Ｄ2 、Ｄ3 に応じた階調クロックφc1、
φc2、φc3によりカウンタ１５１、１５２、１５３は、
異なる周期で、独立してカウントアップされる。そし
て、カウンタ１５１からの出力は階調発生回路１６１、
１６４のＡ端子に、カウンタ１５２からの出力は階調発
生回路１６２、１６５のＡ端子に、カウンタ１５３から
の出力は階調発生回路１６３、１６６（図示せず）のＡ
端子に夫々与えられ、これら階調発生回路１６１、１６
２、…のＢ端子に与えられるデータラッチ回路１７から
の階調データｅ1 、ｅ2 、…と比較される。そして、両
者が一致すると、リセットされ、異なる内容の階調信号
ｙ1 、ｙ2 、ｙ3、…が夫々出力されるようになる。
４（ｃ）に示すセットリセット信号φN により一旦リセ
ットされたのち、同図（ｂ）に示すクロック信号φ2 に
よりカウントアップされると、同図（ｄ）に示すアドレ
スカウンタ１１の出力は、アドレスラッチ１２にラッチ
され、同図（ａ）に示すクロック信号φ1 のタイミング
でＲＯＭ１３のＡ0 、Ａ1 、〜Ａm-1 端子に同図（ｅ）
に示すアドレスデータとして与えられる。すると、入力
モード０に対応する図３に示すφc データＤ1、Ｄ2 、
Ｄ3 がアドレス１、２、３、…の順で読出され、ラッチ
１４に与えられ、同図（ｂ）に示すクロック信号φ2 の
タイミングで同図（ｆ）に示すように階調クロックφc
1、φc2、φc3としてカウンタ１５１、１５２、１５３
に与えられる。ここで、ＲＯＭ１３から読出される図３
に示すφc データＤ1 、Ｄ2 、Ｄ3は、アドレス０〜４
までは「０、０、０」で階調クロックφc1、φc2、φc3
は、いずれも出力されず、アドレス５で「１、０、０」
になると、図４（ｇ）に示すように階調クロックφc1の
みが出力され、カウンタ１５１にカウントされ、アドレ
ス７で「０、１、０」になると、図４（ｈ）に示すよう
に階調クロックφc2のみが出力され、カウンタ１５２に
カウントされ、アドレス８で「０、０、１」になると、
図４（ｉ）に示すように階調クロックφc3のみが出力さ
れ、カウンタ１５３にカウントされるようになる。以
下、同様にしてＲＯＭ１３から読出される図３に示すφ
c データＤ1 、Ｄ2 、Ｄ3 に応じた階調クロックφc1、
φc2、φc3によりカウンタ１５１、１５２、１５３は、
異なる周期で、独立してカウントアップされる。そし
て、カウンタ１５１からの出力は階調発生回路１６１、
１６４のＡ端子に、カウンタ１５２からの出力は階調発
生回路１６２、１６５のＡ端子に、カウンタ１５３から
の出力は階調発生回路１６３、１６６（図示せず）のＡ
端子に夫々与えられ、これら階調発生回路１６１、１６
２、…のＢ端子に与えられるデータラッチ回路１７から
の階調データｅ1 、ｅ2 、…と比較される。そして、両
者が一致すると、リセットされ、異なる内容の階調信号
ｙ1 、ｙ2 、ｙ3、…が夫々出力されるようになる。
【００１３】この実施の形態では、ＲＧＢ入力モードと
して、図２に示すモード０のφc データを選択した場合
を述べたが、モード１、２、…のφc データを選択した
場合も同様である。
して、図２に示すモード０のφc データを選択した場合
を述べたが、モード１、２、…のφc データを選択した
場合も同様である。
【００１４】したがって、このようにすればＲＯＭ１３
より読出されるφc データＤ1 、Ｄ2 、Ｄ3 に応じて、
Ｒ、Ｇ、Ｂ各色毎に周期の異なる独立した階調クロック
φc1、φc2、φc3を出力できるので、Ｒ、Ｇ、Ｂで最適
な階調表示できるようになり、ＬＣＤパネルのγ特性が
Ｒ、Ｇ、Ｂで異なるような場合も、良質な表示を実現す
ることができる。また、ＲＯＭ１３に複数種類のφc デ
ータを記憶しているので、γ特性の異なるＬＣＤパネル
にもモード切換えにより対応させることもできる。
より読出されるφc データＤ1 、Ｄ2 、Ｄ3 に応じて、
Ｒ、Ｇ、Ｂ各色毎に周期の異なる独立した階調クロック
φc1、φc2、φc3を出力できるので、Ｒ、Ｇ、Ｂで最適
な階調表示できるようになり、ＬＣＤパネルのγ特性が
Ｒ、Ｇ、Ｂで異なるような場合も、良質な表示を実現す
ることができる。また、ＲＯＭ１３に複数種類のφc デ
ータを記憶しているので、γ特性の異なるＬＣＤパネル
にもモード切換えにより対応させることもできる。
【００１５】なお、本発明は上記実施の形態にのみ限定
されず、要旨を変更しない範囲で適宜変形して実施でき
る。例えば、上述の実施の形態ではＲＯＭに書込まれた
φcデータにより階調クロックφc1、φc2、φc3を得る
ようにしたが、ＲＯＭを使用せずに、外部入力端子を２
本増やして外部から直接階調クロックφc を入力しても
よい。こうすれば、さらに自由に階調クロックφc を設
定でき、より最適な階調表示を実現することができる。
されず、要旨を変更しない範囲で適宜変形して実施でき
る。例えば、上述の実施の形態ではＲＯＭに書込まれた
φcデータにより階調クロックφc1、φc2、φc3を得る
ようにしたが、ＲＯＭを使用せずに、外部入力端子を２
本増やして外部から直接階調クロックφc を入力しても
よい。こうすれば、さらに自由に階調クロックφc を設
定でき、より最適な階調表示を実現することができる。
【００１６】
【発明の効果】本発明によれば、周期の異なる少なくと
も３種類の階調クロックを発生する階調クロック発生手
段からの階調クロックを各別にカウンタでカウントする
とともに、これらカウンタのカウント値と予め設定され
た階調データとの一致条件に応じた階調信号を出力する
ようになっているので、Ｒ、Ｇ、Ｂ各色について周期の
異なる独立した階調クロックにより最適な階調信号を設
定できるようになり、ＬＣＤパネルのγ特性がＲ、Ｇ、
Ｂで異なる場合も、良質な表示を実現することができ
る。
も３種類の階調クロックを発生する階調クロック発生手
段からの階調クロックを各別にカウンタでカウントする
とともに、これらカウンタのカウント値と予め設定され
た階調データとの一致条件に応じた階調信号を出力する
ようになっているので、Ｒ、Ｇ、Ｂ各色について周期の
異なる独立した階調クロックにより最適な階調信号を設
定できるようになり、ＬＣＤパネルのγ特性がＲ、Ｇ、
Ｂで異なる場合も、良質な表示を実現することができ
る。
【図１】本発明の一実施の形態の回路構成を示すブロッ
ク図。
ク図。
【図２】一実施の形態に使用されるＲＯＭを説明するた
めの図。
めの図。
【図３】一実施の形態に使用されるＲＯＭを説明するた
めの図。
めの図。
【図４】一実施の形態を説明するためのタイムチャー
ト。
ト。
【図５】従来の画像表示装置の一例を示すブロック図。
【図６】従来の画像表示装置の一例を示すブロック図。
【図７】従来の画像表示装置を説明するためのタイムチ
ャート。
ャート。
１１…アドレスカウンタ、 １２…アドレスラッチ、 １３…ＲＯＭ、 １４…ラッチ、 １５１、１５２、１５３…カウンタ、 １６１〜１６５…階調発生回路、 １７…データラッチ回路。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年３月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
階調信号に応じて複数の階調で画像を表示する画像表示
装置において、複数のモードに応じたタイミングデータ
を記憶している記憶手段と、上記記憶手段から指定され
たモードに対応するタイミングデータを読み出す読み出
し手段と、上記読み出し手段により読み出されたタイミ
ングデータにより、階調表示のためのクロック信号を作
成する階調クロック作成手段と、上記階調クロック作成
手段により作成された階調表示のためのクロック信号を
用いて、画像信号から階調信号を作成する階調信号作成
手段と、上記階調信号作成手段により作成された階調信
号に応じて、同一の画像信号であっても上記複数のモー
ド毎に異なった階調で画像を表示制御する階調表示制御
手段とにより構成している。請求項２記載の発明は、請
求項１記載において、上記複数のモードは、カラー画像
表示におけるＲ表示モード、Ｇ表示モード、Ｂ表示モー
ドである。この結果、本発明によれば、周期の異なる独
立した階調クロックを用いることにより、Ｒ、Ｇ、Ｂ各
色について最適な階調信号を設定できる。
階調信号に応じて複数の階調で画像を表示する画像表示
装置において、複数のモードに応じたタイミングデータ
を記憶している記憶手段と、上記記憶手段から指定され
たモードに対応するタイミングデータを読み出す読み出
し手段と、上記読み出し手段により読み出されたタイミ
ングデータにより、階調表示のためのクロック信号を作
成する階調クロック作成手段と、上記階調クロック作成
手段により作成された階調表示のためのクロック信号を
用いて、画像信号から階調信号を作成する階調信号作成
手段と、上記階調信号作成手段により作成された階調信
号に応じて、同一の画像信号であっても上記複数のモー
ド毎に異なった階調で画像を表示制御する階調表示制御
手段とにより構成している。請求項２記載の発明は、請
求項１記載において、上記複数のモードは、カラー画像
表示におけるＲ表示モード、Ｇ表示モード、Ｂ表示モー
ドである。この結果、本発明によれば、周期の異なる独
立した階調クロックを用いることにより、Ｒ、Ｇ、Ｂ各
色について最適な階調信号を設定できる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】
【発明の効果】本発明によれば、Ｒ、Ｇ、Ｂ各色につい
て周期の異なる独立した階調クロックにより最適な階調
信号を設定でき、ＬＣＤパネルのγ特性がＲ、Ｇ、Ｂで
異なる場合にも、良質な表示を実現することができる。
て周期の異なる独立した階調クロックにより最適な階調
信号を設定でき、ＬＣＤパネルのγ特性がＲ、Ｇ、Ｂで
異なる場合にも、良質な表示を実現することができる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 9/68 Ｈ０４Ｎ 9/68 Ｚ
Claims (1)
- 【請求項１】 周期の異なる少なくとも３種類の階調ク
ロックを発生する階調クロック発生手段と、 この階調クロック発生手段からの階調クロックを各別に
カウントするカウンタと、 これらカウンタのカウント値と予め設定された階調デー
タを比較するとともにこれらの一致条件に応じた階調信
号を出力する階調信号発生手段とを具備したことを特徴
とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036430A JPH09218673A (ja) | 1997-02-20 | 1997-02-20 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036430A JPH09218673A (ja) | 1997-02-20 | 1997-02-20 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09218673A true JPH09218673A (ja) | 1997-08-19 |
Family
ID=12469607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9036430A Pending JPH09218673A (ja) | 1997-02-20 | 1997-02-20 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09218673A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005062286A1 (ja) * | 2003-12-24 | 2005-07-07 | Hiji High-Tech Co., Ltd. | 表示パネルの信号線駆動装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208588A (ja) * | 1983-05-12 | 1984-11-26 | 東芝ライテック株式会社 | 表示装置 |
| JPS6142691A (ja) * | 1984-08-07 | 1986-03-01 | セイコーエプソン株式会社 | 液晶デイスプレイの駆動方法 |
| JPS6314129A (ja) * | 1986-07-07 | 1988-01-21 | Seiko Epson Corp | 液晶表示体の駆動回路 |
-
1997
- 1997-02-20 JP JP9036430A patent/JPH09218673A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208588A (ja) * | 1983-05-12 | 1984-11-26 | 東芝ライテック株式会社 | 表示装置 |
| JPS6142691A (ja) * | 1984-08-07 | 1986-03-01 | セイコーエプソン株式会社 | 液晶デイスプレイの駆動方法 |
| JPS6314129A (ja) * | 1986-07-07 | 1988-01-21 | Seiko Epson Corp | 液晶表示体の駆動回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005062286A1 (ja) * | 2003-12-24 | 2005-07-07 | Hiji High-Tech Co., Ltd. | 表示パネルの信号線駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298352B2 (en) | Apparatus and method for correcting gamma voltage and video data in liquid crystal display | |
| US5465102A (en) | Image display apparatus | |
| US7224351B2 (en) | Liquid crystal display and driving device thereof | |
| US8035660B2 (en) | Liquid crystal display with corrected image data and method of driving the liquid crystal display | |
| US6018331A (en) | Frame display control in an image display having a liquid crystal display panel | |
| JP2002333863A (ja) | 液晶表示装置及びその駆動方法 | |
| US6191765B1 (en) | Multi-tone display device | |
| US5442372A (en) | Apparatus for driving liquid crystal display panel for small size image | |
| JP2006039538A (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
| JP2006171761A (ja) | 表示装置及びその駆動方法 | |
| US20040125422A1 (en) | Data driver with gamma correction | |
| US6028588A (en) | Multicolor display control method for liquid crystal display | |
| US6046725A (en) | Multicolor display control method for liquid crystal display | |
| US20050024311A1 (en) | Liquid crystal display device and an optimum gradation voltage setting apparatus thereof | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| JP2849010B2 (ja) | 表示装置の駆動回路 | |
| JP2006184762A (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
| JPH09218673A (ja) | 画像表示装置 | |
| JP2002108287A (ja) | 液晶駆動用半導体集積回路装置 | |
| US7262755B2 (en) | Multi-tone display device | |
| KR20070052084A (ko) | 표시 장치 | |
| JPH06186925A (ja) | 表示装置の駆動回路 | |
| JPH08340505A (ja) | 液晶駆動方法及び液晶表示装置 | |
| KR950005948B1 (ko) | 확대 계조 표현 구동 회로 | |
| JP3242297B2 (ja) | 画像表示装置 |