JP2000003159A

JP2000003159A - 液晶ディスプレイの階調駆動回路

Info

Publication number: JP2000003159A
Application number: JP16750998A
Authority: JP
Inventors: Hiromasa Sugano; 裕雅菅野
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-06-15
Filing date: 1998-06-15
Publication date: 2000-01-07

Abstract

(57)【要約】【課題】多値階調を行う液晶ディスプレイの階調駆動
回路を小型化し、コストを低減する。【解決手段】階調電圧設定部５３，５５が、例えば８
ビットの階調データを表す５１２個の正負の階調電位＋
Ｖ１〜＋Ｖ２５６，−Ｖ１〜−Ｖ２５６を生成する。階
調電位ブロック選択部５５，５６により、各階調電位＋
Ｖ１〜＋Ｖ２５６，−Ｖ１〜−Ｖ２５６がブロックが分
割され、バスラインＬ１〜Ｌ３２に時分割で順に与えら
れる。これにより、液晶ディスプレイの１ドット当たり
の階調駆動回路に階調電位を供給するバスラインＬ１〜
Ｌ３２の数が、大幅に減じられる。階調電圧選択部５７
により、階調データに基づく階調電位を供給するバスラ
インＬ１〜Ｌ３２が選択され、サンプルホールド回路６
０及び出力回路７０を介して液晶表示素子に階調電位が
与えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶ディスプレイ等に設けられ、液晶表示素子を
階調駆動する液晶ディスプレイの階調駆動回路に関する
ものである。

【０００２】

【従来の技術】従来、この分野の技術としては、例えば
次のような文献に記載されるものがあった。文献１；日経エレクトロニクス、［595]（1993-11-22)
、中島啓一著“１２８０×１０２４画素のフルカラー
ＴＦＴ液晶パネルを開発”P165-175 文献２；ＮＥＣ技法、50［3 ］（1997）橋本他著“高
精細ＴＦＴ−ＬＣＤ用ドライバＩＣμＰＤ１６６３３／
１６６３６／１６６３７”P.137-138

【０００３】図２は、従来のアクティブマトリクス型液
晶ディスプレイを示す構成図である。このアクティブマ
トリクス型液晶ディスプレイは、フラットディスプレイ
の一種であり、複数のＸ電極線Ｘ₁，Ｘ₂，…，Ｘ_m及
びＹ電極線Ｙ₁，Ｙ₂，…，Ｙ_nとを有し、これらが、
絶縁された状態でマトリクス状に直交配置されている。
各Ｘ電極線Ｘ₁〜Ｘ_mとＹ電極線Ｙ₁〜Ｙ_nの交差箇所
に、薄膜トランジスタ（以下、ＴＦＴという）等のアク
ティブ素子１、液晶表示素子２及びコンデンサ３が形成
されている。

【０００４】Ｘ電極線Ｘ₁〜Ｘ_mは走査信号線とも呼ば
れ、走査信号Ｓ４₁〜Ｓ４_mを出力する走査信号回路４
の出力端子Ｏｘ₁〜Ｏｘ_mに接続されている。Ｙ電極線
Ｙ₁〜Ｙ_nはデータ信号線とも呼ばれ、各液晶表示素子
２に対する表示データ信号Ｓ５₁〜Ｓ５_nを出力する階
調駆動回路５の出力端子Ｏｙ₁〜Ｏｙ_nに接続されてい
る。各アクティブ素子１のゲートが、Ｘ電極線Ｘ₁〜Ｘ
_mのうちの１本にそれぞれ接続され、該アクティブ素子
１を介し、液晶表示素子２及びコンデンサ３の一方の電
極が、Ｙ電極線Ｙ₁〜Ｙ_nのうちの１本にそれぞれ接続
されている。これら複数の液晶表示素子２及びコンデン
サ３の他方の電極が、共通電極６に接続されている。

【０００５】次に、図２のアクティブマトリクス型液晶
ディスプレイの動作を説明する。液晶表示素子２に表示
を行う場合、走査信号回路４は、走査信号Ｓ４₁〜Ｓ４
_mを順に活性化し、Ｘ電極線Ｘ₁〜Ｘ_mを走査する。各
Ｘ電極線Ｘ₁〜Ｘ_mに接続されたアクティブ素子１は、
活性化した走査信号Ｓ４₁〜Ｓ４_mが与えられた期間に
オン状態になる。走査に同期して、階調駆動回路５から
表示データ信号Ｓ５₁〜Ｓ５_nを与えることにより、該
各表示データ信号Ｓ５₁〜Ｓ５_nが、オン状態のアクテ
ィブ素子１を介して１ライン分の液晶表示素子２に書き
込まれ、共通電極６との電位差により、該各液晶表示素
子２がライン表示を行う。コンデンサ３は必要に応じて
設けられたものであり、液晶表示素子２における電荷保
持特性を改善する。

【０００６】ここで、表示データ信号Ｓ５₁〜Ｓ５_nの
電位を可変にすることで液晶表示素子２への書き込み電
圧或いは電荷量が変化し、該各液晶表示素子２の光透過
率を可変に制御できる。この方法は、電圧変調駆動法と
言われ、液晶ディスプレイにおいて中間調表示を行う代
表的な階調駆動方法である。なお、液晶ディスプレイで
は、信頼性の面から１フレームごとに、共通電極６の電
位に対して液晶表示素子２を交流駆動する必要がある。
代表的な交流駆動方法としては、階調駆動回路５の出力
する電位を、例えば＋５［Ｖ］以下の低電圧に設定して
低コスト化を図るライン反転駆動法が主流である。この
ライン反転駆動法は、共通電極６の電位も変化させて、
液晶表示素子２に掛かる電圧をＸ電極線毎に極性反転す
る方法であり、１０．４インチ型のノートパソコン用パ
ネルを中心に採用されている。

【０００７】一方、最近、ＣＲＴ（Cathode Ray Tube）
モニタの置き換え用として、大型化（例えば１５インチ
以上）された多階調表示（例えば２５６階調）を行う高
表示品位のディスプレイが開発されている。しかしなが
ら、高表示品位のディスプレイにライン反転駆動方法を
適用すると、黒画面の中に白のウインドウを表示した場
合に、該ウインドウの左右の黒色表示が上下の黒色部分
と異なって見え、表示品位が劣化する。この不具合を解
消するためのドット反転駆動方法が、前記文献１に示さ
れている。また、このドット反転駆動方法を採用する日
本電気社製のＴＦＴ−ＬＣＤ用ドライバＩＣμＰＤ１６
６３３、μＰＤ１６６３６及びμＰＤ１６６３７が、前
記文献２に記載されている。これらのドライバＩＣの階
調機能は、６４階調である。

【０００８】ドット反転駆動方法では、共通電極６を一
定の電位に固定し、隣接する各ドットに対応する液晶表
示素子２に与える表示データ信号Ｓ５₁〜Ｓ５_nの電位
を、共通電極６に対してそれぞれ対称になるように設定
する。例えば、前記ドライバＩＣμＰＤ１６６３３〜μ
ＰＤ１６６３７における階調電圧発生回路では、ＩＣ外
部からガンマ補正電圧を導入し、該ガンマ補正電圧か
ら、液晶表示素子２の表示特性カーブに対応する、それ
ぞれ６４階調の正負の階調電位を発生する。各６４階調
の階調電位は、Ｙ電極線毎に設けられた６ビットのデジ
タル／アナログコンバータ（以下、Ｄ／Ａコンバータと
いう）に伝達され、該各Ｄ／Ａコンバータが１つの階調
電位を選択し、表示データ信号Ｓ５₁〜Ｓ５_nとして各
液晶表示素子２にそれぞれ与える。ここで、奇数番目の
液晶表示素子２に与える表示データ信号Ｓ５₁，Ｓ
５₃，Ｓ５₅，…と、偶数番目の液晶表示素子２に与え
る表示データ信号Ｓ５₂、Ｓ５₄，Ｓ５₆，…とが、互
いに極性が反転するようにすると、ドット反転駆動方法
が可能になる。各ＩＣドライバの電源電圧は、最大で１
３．５Ｖ程度必要になる。階調電位を各Ｄ／Ａコンバー
タへ伝達するバスラインは、正負の６４階調の電位を同
時に伝達するので１ドット当り（１Ｙ電極線当り）１２
８本必要になり、これがＩＣチップのサイズに大きく関
与し、前記各ドライバＩＣのチップサイズは、階調駆動
回路５の短辺方向で、概ねバスライン数の増加分加算さ
れて２．６６〜３．５６ｍｍになっている。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
液晶ディスプレイの階調駆動回路５では、次のような課
題があった。６４階調よりも多階調の、例えば２５６階
調でドット反転駆動方法を実現する場合を考える。

【００１０】図３は、図２の表示データ信号Ｓ５₁〜Ｓ
５_nの階調電位設定を示す図であり、図４は、図３の階
調電位と表示の状態の関係を示す特性図である。２５６
階調でドット反転駆動方法を行うときの階調データは、
Ｄｘ０〜Ｄｘ７の８ビットのデータで構成される。この
階調データの値によって、表示データ信号Ｓ５₁〜Ｓ５
_nに、正極性または負極性の階調電位が割当てられる。
例えば、階調データの“００００００００”には、図３
のように、共通電極６の電位Ｖｃｏｍに対して＋Ｖ１ま
たは−Ｖ１の階調電位が割当てられ、階調データの“０
００００００１”には＋Ｖ２または−Ｖ２の階調電位が
割当てられる。以下、同様に割当てられ、階調データの
“１１１１１１１１”には、＋Ｖ２５６または−Ｖ２５
６の階調電位が割当てられる。同一のフレームの奇数番
目のドットに対応する液晶表示素子２に対して正極性の
階調電位を割当てた場合には、偶数番目のドットに対応
する液晶表示素子２に対して負極性の階調電位を割当て
る。また、フレームが変わったときには、それまでのフ
レームで割当ていた階調電位の極性を反転させる。

【００１１】各正極性の階調電位＋Ｖ１，＋Ｖ２，…
と、負極性の階調電位−Ｖ１，−Ｖ２，…とは、図４の
ように、白〜黒間の輝度の差を等分するようになってい
る。階調電位＋Ｖ１〜＋Ｖ２５６と負極性の階調電位−
Ｖ１〜−Ｖ２５６を伝搬するバスラインの数は、１Ｙ電
極線当たり合計５１２ラインとなる。このように、各階
調電位を伝達するバスラインが増加すると、チップサイ
ズが増加する。図５は、図３のドット反転駆動方法を採
用したときのチップの大きさの説明図である。図２中の
階調駆動回路５の１Ｙ電極線当たりの構成は、図５のよ
うに、入力パッドと、シフトレジスタ、データＤｘ０〜
Ｄｘ７を格納するラッチ、レベルシフタ、Ｄ／Ａコンバ
ータ、出力回路、及び出力パッドで構成され、これら
が、Ｙ電極線に向かって順に並ぶ。そして、５１２ライ
ンのバスラインが、Ｄ／Ａコンバータを横切るように配
置される。よって、図３及び図４のドット反転駆動方法
を採用することにより、バスライン数の増加に伴い、Ｄ
／Ａコンバータの占める面積の割合が４２％にも達し、
全体の長さＬが長くなる。即ち、バスラインが増加する
ことで、チップサイズが大きくなり、低コスト化の妨げ
になっていた。

【００１２】

【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、マトリクス状に配列
された複数の液晶表示素子を有する液晶ディスプレイに
設けられ、各液晶表示素子に対してそれぞれ与えられた
階調データに基づき階調電位を選定し、選定した階調電
位で該各液晶表示素子をそれぞれ階調駆動する液晶ディ
スプレイの階調駆動回路（以下、単に階調駆動回路とい
う）において、次のような階調電圧設定手段、階調電位
ブロック選択手段およびバス選択手段を設けている。前
記階調電圧設定手段は、複数の階調電位を生成するもの
である。階調電位ブロック選択手段は、その複数の階調
電位を所定数の階調電位からなるブロックに分割し、所
定数のバスラインにブロックを選択して時分割で順に与
える手段である。バス選択手段は、その所定数のバスラ
インから、階調データに基づいた階調電位を伝達するバ
スラインを選択し、選択したバスライン上の階調電位を
各液晶表示素子に与える構成になっている。

【００１３】第２の発明では、第１の発明における階調
電圧設定手段及び階調電位ブロック選択手段を、次のよ
うに構成している。その階調電圧設定手段は、分圧抵抗
を有し、与えられた基準電圧を分圧して２ ^a（ａは、２
以上の整数）個の前記階調電位を生成する構成にしてい
る。また、階調電位ブロック選択手段は、２^a個の階調
電位をｂ（ｂは、２以上の整数）個の階調電位からなる
ブロックに分割し、２^a／ｂ本のバスラインに時分割し
て該ブロックを順に与える構成にしている。第３及び第
４の発明は、第１または第２の発明における前記バス選
択手段が選択した階調電位を保持し、この保持した階調
電位で液晶表示素子を駆動するサンプルホールド手段を
設けている。

【００１４】第５の発明では、第１〜第４の発明の階調
駆動回路において、階調電圧設定手段は、正極性及び負
極性の前記階調電位を生成し、バス選択手段は、その正
極性及び負極性の階調電位を交互に選択する構成にして
いる。第１〜第５の発明によれば、以上のように階調駆
動回路を構成したので、階調電圧設定手段により、液晶
表示素子に印加するための複数の階調電位が生成され
る。階調電位ブロック選択手段により、その複数の階調
電位が所定数の階調電位からなるブロックに分割され、
所定数のバスラインにブロックを選択して時分割で順に
与られる。そして、バス選択手段により、所定数のバス
ラインが階調データに基づいて選択され、選択したバス
ライン上の階調電位が各液晶表示素子に与えられる。従
って、前記課題を解決できるのである。

【００１５】

【発明の実施の形態】図６は、本発明の実施形態を示す
階調駆動回路の全体の構成図である。この階調駆動回路
は、アクティブマトリクス型液晶ディスプレイに設けら
れ、ドット駆動方法により、従来の図２のような、マト
リクス状に配列されたアクティブ素子１を介して各液晶
表示素子２を階調駆動するものであり、シフトレジスタ
回路１０を備えている。シフトレジスタ回路１０は、そ
れぞれ例えば８ビットからなるＲ（赤），Ｇ（緑），Ｂ
（青）の階調データＤ１０〜Ｄ１７，Ｄ２０〜Ｄ２７，
Ｄ３０〜３７を入力すると共に、水平同期信号であるス
タート信号ＥＵとデータシフトクロックＣＰとを入力す
るようになっている。

【００１６】シフトレジスタ回路１０の出力側には、ロ
ード信号LOADを入力し、該ロード信号LOADのタイミング
により、シフトレジスタ回路１０から出力されるデータ
をラッチするラッチ部２０が接続されている。ラッチ部
２０の出力側には、比較・デコード部３０が接続され、
該比較・デコード部３０の出力側に、Ｄ／Ａコンバータ
回路部５０が接続されている。比較・デコード部３０に
は、ロード信号LOADとクロックＣＬＫが入力され、Ｄ／
Ａコンバータ回路部５０には、後述する極性選択信号Ｓ
ＥＬと外部から入力されるガンマ補正電圧Ｖｒｅｆ０〜
Ｖｒｅｆ９とが、入力されるようになっている。Ｄ／Ａ
コンバータ部５０の出力側には、サンプルホールド回路
６０が接続され、該サンプルホールド回路６０の出力側
に、出力回路７０が接続されている。サンプルホールド
回路６０には、極性選択信号ＳＥＬが入力され、出力回
路７０の出力端子Ｏｙ₁，Ｏｙ₂，…，Ｏｙ_nから、Ｙ
電極線Ｙ₁，Ｙ₂，…，Ｙ_nに対して階調電位に設定さ
れた表示データ信号が出力されるようになっている。

【００１７】図１は、本発明の実施形態を示す階調駆動
回路の要部の構成図であり、図６中のＤ／Ａコンバータ
回路部５０、サンプルホールド回路６０及び出力回路７
０の要素が示されている。図７は、図６中の１Ｙ電極線
当たりのシフトレジスタ回路１０、ラッチ部２０及び比
較・デコード部３０を示す構成図であり、図８は、図７
中の１６進カウンタ３１及び比較回路３２を示す構成図
である。図９は、図１中の正極性階調電圧設定部５３及
び階調電圧ブロック選択部５５を示す回路図であり、図
１０は、図１中の正極性階調電圧設定部５４及び階調電
圧ブロック選択部５６を示す回路図である。図１１は、
図９中の階調電圧ブロック選択部５５の出力側のバスラ
インを示す回路図であり、図１２は、図１０中の階調電
圧ブロック選択部５６の出力側のバスラインを示す回路
図である。これらの図１及び図７〜図１２を用い、図６
の階調駆動回路の詳細を１Ｙ電極線単位で説明する。

【００１８】シフトレジスタ回路１０は、図７のよう
に、Ｙ電極線Ｙ_N（Ｎ＝１，２，…，ｎ）毎に設けら
れ、シフトクロックＳＲを発生するシフト回路１１と、
該シフトクロックＳＲに同期し、信号Ｄ１０〜Ｄ１７，
Ｄ２０〜Ｄ２７，Ｄ３０〜３７に対応する８ビットの階
調データＤｘ０〜Ｄｘ７を取込む８段のレジスタ（Ｓ
Ｂ）１２−０〜１２−７とを有している。各シフト回路
１１は、隣接するＹ電極線に対応して設けられたシフト
回路１１と接続され、データシフトクロックＣＰに同期
したシフト動作を行い、スタート信号ＥＵを転送する構
成になっている。ラッチ部２０は、各レジスタ１２−０
〜１２−７の出力側にそれぞれ接続され、ビット単位の
データをラッチする８個のビットラッチ回路２１−０〜
２１−７で構成されている。

【００１９】比較・デコード部３０は、クロックＣＬＫ
をカウントアップする１６進カウンタ３１と、ラッチ部
２０のビットラッチ回路２１−０〜２１−７がそれぞれ
出力する出力信号Ｓ２１−０〜Ｓ２１−７のうちの上位
４ビットを入力し、該カウンタ３１の出力値とその４ビ
ットのデータ値とを比較し、一致している場合に一致信
号ＡＧＲを出力する比較回路３２と、階調電圧ブロック
デコード回路３３と、階調バスラインデコード回路３４
とを有している。これらのうち、１６進カウンタ３１及
び階調電圧ブロックデコード回路３３は、複数の電極線
Ｙ₁〜Ｙ_nに対して共通に１組設けられたものである。
比較回路３２及び階調バスラインデコード回路３４は、
Ｙ電極線Ｙ_N毎に設けられたものである。

【００２０】図８のように、１６進カウンタ３１のクロ
ック端子には、クロックＣＬＫが入力され、該カウンタ
３１のリセット端子ＲＳＴにロード信号LOADが入力され
るようになっている。比較回路３２は、パラレルの４個
の排他的論理和回路（ＥＸＯＲ）３２ａ〜３２ｄと、パ
ラレルな２個の２入力ＡＮＤゲート（ＡＮＤ）３２ｅ，
３２ｆと、該ＡＮＤゲート３２ｅ，３２ｆの出力側に接
続されたＡＮＤゲート３２ｇとを有している。１６進カ
ウンタ３１が出力する４ビット幅のカウント値Ｃ１〜Ｃ
４のうち、最上位ビット（ＭＳＢ）のＣ４のカウント値
は、最上位のビットラッチ回路２１−７の出力信号Ｓ２
１−７と共に、排他的論理和回路３２ａの入力端子に入
力される接続になっている。

【００２１】１６進カウンタ３１の出力する４ビット幅
のカウント値Ｃ１〜Ｃ４のうちのＣ３のカウント値は、
ビットラッチ回路２１−６の出力信号Ｓ２１−６と共に
排他的論理和回路３２ｂの入力端子に入力される接続に
なっている。１６進カウンタ３１の出力する４ビット幅
のカウント値Ｃ１〜Ｃ４のうちのＣ２のカウント値は、
ビットラッチ回路２１−５の出力信号Ｓ２１−５と共に
排他的論理和回路３２ｃの入力端子に入力される接続に
なっている。１６進カウンタ３１の出力する４ビット幅
のカウント値Ｃ１〜Ｃ４のうちの最下位（ＬＳＢ）のカ
ウント値Ｃ１は、ビットラッチ回路２１−４の出力信号
Ｓ２１−４と共に排他的論理和回路３２ｄの入力端子に
入力される接続になっている。各排他的論理和回路３２
ａ，３２ｂの出力信号が反転されてＡＮＤゲート３２ｅ
の入力端子に入力される構成になっている。各排他的論
理和回路３２ｃ，３２ｄの出力信号が反転されてＡＮＤ
ゲート３２ｆの入力端子に入力される構成になってい
る。

【００２２】階調電圧ブロックデコード回路３３は、図
７のように、例えば１６本の負極性階調電圧ブロックデ
コード信号ＢＤＥＣ１〜ＢＤＥＣ１６と、１６本の正極
性階調電圧ブロックデコード信号ＢＤＥＣ／１〜ＢＤＥ
Ｃ／１６とを発生するものであり、１６進カウンタ３１
の出力する４ビット幅のカウント値Ｃ１〜Ｃ４が入力さ
れる接続になっている。階調バスラインデコード回路３
４は、例えば１６本の負階調バスラインデコード信号Ｌ
ＤＥＣ１〜ＬＤＥＣ１６と、１６本の正階調バスライン
デコード信号ＬＤＥＣ／１〜ＬＤＥＣ／１６とを発生す
るものであり、下位側の各ビットラッチ回路２１−０〜
２１−３の出力信号Ｓ２１−０〜Ｓ２１−３が入力され
る構成になっている。

【００２３】Ｄ／Ａコンバータ回路部５０へは、図１の
ように、ＩＣ外部より、正極性側の５段階の基準電圧５
１である正極性ガンマ補正電圧Ｖｒｅｆ０〜Ｖｒｅｆ４
と、負極性側の５段階の基準電圧５２である負極性ガン
マ補正電圧Ｖｒｅｆ５〜Ｖｒｅｆ９とが入力される。正
極性ガンマ補正電圧Ｖｒｅｆ０〜Ｖｒｅｆ４は、階調電
圧設定手段である正極性階調電圧設定部５３に入力さ
れ、負極性ガンマ補正電圧Ｖｒｅｆ５〜Ｖｒｅｆ９が、
負極性階調電圧設定部５４に入力される接続になってい
る。正極性階調電圧設定部５３及び負極性階調電圧設定
部５４の出力側に、階調電圧ブロック選択手段である２
個の階調電圧ブロック選択部５５，５６が接続されてい
る。これらの正極性階調電圧設定部５３、負極性階調電
圧設定部５４及び階調電圧ブロック選択部５５，５６
は、Ｙ電極線Ｙ_N単位ではなく、複数のＹ電極線Ｙ₁〜
Ｙ_nに対して１組に設けられている。

【００２４】階調電圧ブロック選択回路５５，５６の出
力側に、Ｙ電極線Ｙ_N毎に設けられたバス選択手段であ
る階調電圧選択部５７が接続されている。階調電圧選択
部５７は、階調電圧ブロック選択部５５に接続された１
６個のスイッチで構成されたスイッチ群５７ａと、階調
電圧ブロック選択部５６に接続された１６個のスイッチ
で構成されたスイッチ群５７ｂと、該スイッチ群５７ａ
の出力側に接続されたスイッチ５７ｃと、該スイッチ群
５７ｂの出力側に接続されたスイッチ５７ｄと、これら
のスイッチ５７ｃ，５７ｄの出力側に接続されたスイッ
チ５７ｅとを有している。サンプルホールド回路６０は
Ｙ電極線Ｙ_N毎に独立した構成をとり、Ｄ／Ａコンバー
タ回路部５０の各スイッチ５７ｅに接続された２個の並
列のスイッチ６１，６２をそれぞれ有している。スイッ
チ６１の出力側は、コンデンサ６３の一方の電極に接続
されると共に、スイッチ６４に接続されている。スイッ
チ６２の出力側は、コンデンサ６５の一方の電極に接続
されると共に、スイッチ６６に接続されている。コンデ
ンサ６３，６５の他方の電極は、共通の端子６７に接続
されている。この端子６７は、例えば液晶ディスプレイ
パネルの共通電極６と同程度の電圧源に接続されてい
る。

【００２５】出力回路７０は、Ｙ電極線Ｙ_N毎に独立し
た構成をとり、演算増幅器７１をそれぞれ備えている。
演算増幅器７１の正相入力端子（＋）は、サンプルホー
ルド回路６０のスイッチ６４，６６の出力端子に接続さ
れている。演算増幅器７１の出力端子が、階調駆動回路
の出力端子Ｏｙ_Nに接続されると共に、該演算増幅器７
１の反転入力端子（−）に接続されている。正極性階調
電圧設定部５３は、各補正電圧Ｖｒｅｆ０〜Ｖｒｅｆ４
間を分圧し、２５６（＝２⁸）個の階調電位＋Ｖ１〜＋
Ｖ２５６を生成するものであり、図９のように、２５５
個の抵抗５３₁〜５３₂₅₅を備えている。階調電圧ブロ
ック選択部５５は、正極性階調電圧設定部５３からの階
調電位＋Ｖ１〜＋Ｖ２５６を電位の高い方からそれぞれ
１６個の階調電位＋Ｖ１〜＋Ｖ１６，＋Ｖ１７〜＋Ｖ３
２，…，＋Ｖ２４１〜＋Ｖ２５６からなる階調電圧ブロ
ックＢＬ１〜ＢＬ１６に分け、各電圧ブロックごとに１
６個のパラレルなスイッチからなる選択手段５５₁〜５
５₁₆をそれぞれ設けている。選択手段５５₁のスイッチ
は、階調電圧ブロックデコード信号ＢＤＥＣ／１に基づ
いて連動してオン、オフする機能を有している。同様
に、選択手段５５₂〜５５₁₆のスイッチは、階調電圧ブ
ロックデコード信号ＢＤＥＣ／２〜ＢＤＥＣ／１６に基
づいて連動してオン、オフする機能を有している。

【００２６】負極性階調電圧設定部５４は、各補正電圧
Ｖｒｅｆ５〜Ｖｒｅｆ９間を分圧し、２５６個の階調電
位−Ｖ１〜−Ｖ２５６を生成するものであり、図１０の
ように、２５５個の抵抗５４₁〜５４₂₅₅を備えてい
る。階調電圧ブロック選択部５６は、負極性階調電圧設
定部５４からの階調電位−Ｖ１〜−Ｖ２５６を電位の低
い方からそれぞれ１６の階調電位−Ｖ１〜−Ｖ１６，−
Ｖ１７〜−Ｖ３２，…，−Ｖ２４１〜−Ｖ２５６からな
る階調電圧ブロックＢＬ１７〜ＢＬ３２に分け、該各電
圧ブロックＢＬ１７〜ＢＬ３２ごとに１６個のパラレル
なスイッチからなる選択手段５６₁₇〜５６₃₂をそれぞれ
設けている。選択手段５６₁₇のスイッチは、階調電圧ブ
ロックデコード信号ＢＤＥＣ１に基づいて連動してオ
ン、オフする機能を有している。同様に、選択手段５６
₁₈〜５６₃₂の各スイッチ群は、階調電圧ブロックデコー
ド信号ＢＤＥＣ２〜ＢＤＥＣ１６に基づいてそれぞれ連
動してオン、オフする機能を有している。

【００２７】階調電圧ブロック選択部５５の出力側に設
けられ、階調電位＋Ｖ１〜＋Ｖ２５６を伝達する２５６
本の出力ラインは、図１１のように、Ｙ電極線Ｙ_N毎の
階調電圧選択部５７に階調電圧＋Ｖ１〜＋Ｖ２５６を伝
達する１６本のバスラインＬ１〜Ｌ１６のいずれかに接
続されている。各階調電圧ブロックＢＬ１〜ＢＬ１６の
先頭の、電位＋Ｖ１，＋Ｖ１７，＋Ｖ３３，＋Ｖ４９，
…，＋Ｖ２４１に対応する１６本の出力ラインは、バス
ラインＬ１に共通に接続されている。各階調電圧ブロッ
クＢＬ１〜ＢＬ１６の２番目の電位＋Ｖ２，＋Ｖ１８，
＋Ｖ３４，＋Ｖ５０，…，＋Ｖ２４２に対応する１６本
の出力ラインは、バスラインＬ２に共通に接続されてい
る。以下同様に、１６本の出力ラインが、各バスライン
Ｌ３〜Ｌ１６にそれぞれ共通に接続されている。

【００２８】階調電圧ブロック選択部５６の出力側の階
調電位−Ｖ１〜−Ｖ２５６を出力する２５６本の出力ラ
インは、図１２のように、Ｙ電極線単位の階調電圧選択
部５７に階調電位−Ｖ１〜−Ｖ２５６を伝達する１６本
のバスラインＬ１７〜Ｌ３２のいずれかに接続されてい
る。各階調電圧ブロックＢＬ１７〜ＢＬ３２の先頭の電
位−Ｖ１，−Ｖ１７，−Ｖ３３，−Ｖ４９，…，−Ｖ２
４１に対応する１６本の出力ラインは、バスラインＬ１
７に共通に接続されている。各階調電圧ブロックＢＬ１
７〜ＢＬ３２の２番目の電位−Ｖ２，−Ｖ１８，−Ｖ３
４，−Ｖ５０，…，−Ｖ２４２に対応する１６本の出力
ラインは、バスラインＬ１８に共通に接続されている。
以下同様に、１６本の出力ラインが、各バスラインＬ１
９〜Ｌ３２にそれぞれ共通に接続されている。

【００２９】図１３及び図１４は、図６の階調駆動回路
の動作（その１，２）を示すタイムチャートである。こ
れらの図１３及び図１４と、以下の図１５〜図１７を参
照しつつ、階調駆動回路の動作を説明する。シフトレジ
スタ回路１０には、液晶ディスプレイでの水平同期信号
であるスタート信号ＥＵのパルスと、シフトクロックＣ
Ｐとが入力され、該シフトレジスタ回路１０内の各シフ
ト回路１１が、このスタート信号ＥＵをシフトクロック
ＣＰに同期してシフトし、順にシフトクロックＳＲを出
力する。ここで、水平同期信号の周波数は、液晶ディス
プレイの解像度と垂直周波数に依存するものであり、例
えば（１０２４画素×７６８ライン）のディスプレイで
は、垂直周波数が６５Ｈｚで水平走査時間が、２０．７
μｓの動作が主流である。この場合、水平同期信号であ
りスタート信号ＥＵの周期は、図７のように、２０．７
μｓとなる。この２０．７μｓの期間は、１水平走査期
間になり、この期間中に例えばｍ番目のラインの１０２
４個の各画素に対応する８ビットの階調データＤｘ０〜
Ｄｘ７が、約５０〜６０ＭＨｚ（２０．７／１０４８）
の速度で転送され、Ｙ電極線Ｙ₁〜Ｙ_nに対応する各レ
ジスタ１２−０〜１２−７に、シフトクロックＳＲのタ
イミングで順次格納される。ｍ番目のライン以降のｍ＋
１番目、ｍ＋番目、…の階調データも、水平走査期間の
２０．７μｓごとに同様に転送され、同様に格納され
る。

【００３０】１ライン分の階調データＤｘ０〜Ｄｘ７が
Ｙ電極線Ｙ₁〜Ｙ_nに対応する各レジスタ１２−０〜１
２−７に格納された後、スタート信号ＥＵと同一の周期
のロード信号LOADが与えられ、それまでにレジスタ１２
−０〜１２−７に格納された階調データＤｘ０〜Ｄｘ７
が、ラッチ部２０の各Ｙ電極線Ｙ_N毎のビットラッチ回
路２１−０〜２１−７に同時に保持される。各ビットラ
ッチ回路２１−０〜２１−７の出力信号Ｓ２１−０〜Ｓ
２１−７のうち、上位側の４ビットの出力信号Ｓ２１−
４〜Ｓ２１−７は、比較回路３２に入力され、下位側の
出力信号Ｓ２１−０〜Ｓ２１−３は階調バスラインデコ
ード回路３４に入力される。１６進カウンタ３１は、１
水平走査期間の先頭でロード信号LOADのタイミングで、
カウント値Ｃ１〜Ｃ４を初期化（すべて“Ｌ”に設定）
し、その後のクロックＣＬＫをカウントアップする。

【００３１】図１５は、図７中の階調バスラインデコー
ド回路３４の選択論理を示す図である。各Ｙ電極線Ｙ_N
毎の階調バスラインデコード回路３４は、信号Ｓ２１−
０〜Ｓ２１−３に基づき、正極側のバスラインＬ１〜Ｌ
１６を選択するための正階調バスラインデコード信号Ｌ
ＤＥＣ／１〜ＬＤＥＣ／１６と、負極側のバスラインＬ
１７〜Ｌ３２を選択するための負階調バスラインデコー
ド信号ＬＤＥＣ１〜ＬＤＥＣ１６とを生成し、Ｄ／Ａコ
ンバータ回路部５０に供給する。例えば図１５のよう
に、階調データの下位Ｄｘ０〜Ｄｘ３に対応する信号Ｓ
２１−０〜Ｓ２１−３が“ＬＬＬＬ”の場合には、バス
ラインＬ１，Ｌ１７を選択するために、デコード信号Ｌ
ＤＥＣ／１，ＬＤＥＣ１をそれぞれ活性化し、信号Ｓ２
１−０〜Ｓ２１−３が“ＬＬＬＨ”の場合には、バスラ
インＬ２，Ｌ１８を選択するために、デコード信号ＬＤ
ＥＣ／２，ＬＤＥＣ２をそれぞれ活性化する。なお、デ
コード信号ＬＤＥＣ１〜ＬＤＥＣ１６は、デコード信号
ＬＤＥＣ／１〜ＬＤＥＣ／１６を反転した信号である。

【００３２】一方、各Ｙ電極線Ｙ_N毎の比較回路３２で
は、階調データの上位４ビットに相当する各信号Ｓ２１
−４〜Ｓ２１−７と各カウント値Ｃ１〜Ｃ４とが、排他
的論理和回路３２ｄ〜３２ａに入力されて比較され、両
者が同値のときには、該排他的論理和回路３２ｄ〜３２
ａの出力値がそれぞれ“Ｌ”になる。排他的論理和回路
３２ｄ〜３２ａの出力値は、反転されてＡＮＤゲート３
２ｅ，３２ｆに入力され、該ＡＮＤゲート３２ｅ，３２
ｆの出力値が、ＡＮＤゲート３２ｇに入力されて論理積
が求められる。つまり、出力信号Ｓ２１−４〜Ｓ２１−
７と、１６進カウンタ３１の出力するカウント値Ｃ１〜
Ｃ４とがビット間で比較され、すべてのビットが一致し
たときには、比較回路３２が“Ｈ”の一致信号ＡＧＲを
Ｄ／Ａコンバータ回路部５０に送出する。よって、各Ｙ
電極線Ｙ_Nに対応する比較回路３２からは、１水平走査
期間に１回、周期２０．７μｓを１６分割した１．２μ
ｓ程度の期間に、“Ｈ”の一致信号ＡＧＲが出力され
る。

【００３３】図１６は、図７中の階調電圧ブロックデコ
ード回路３３の選択論理を示す図である。１６進カウン
タ３１が出力するカウント値Ｃ１〜Ｃ４は、階調電圧ブ
ロックデコード回路３３にも入力される。階調電圧ブロ
ックデコード回路３３は、カウント値Ｃ１〜Ｃ４に基づ
き、正極側の階調電圧ブロックＢＬ１〜ＢＬ１６を選択
するために、正階調電圧ブロックデコード信号ＢＤＥＣ
／１〜ＢＤＥＣ／１６を選択的に活性化すると共に、負
極側の階調電圧ブロックＢＬ１７〜ＢＬ３２を選択する
ために負階調電圧ブロックデコード信号ＢＤＥＣ１〜Ｂ
ＤＥＣ１６を選択的に活性化し、Ｄ／Ａコンバータ回路
部５０の階調電圧ブロック選択部５５或いは５６に出力
する。例えば、図１６のように、カウント値Ｃ１〜Ｃ４
が“ＬＬＬＬ”の場合には、正極側の階調電圧ブロック
ＢＬ１及び負極側の電圧ブロックＢＬ１７を選択するた
めに、デコード信号ＢＤＥＣ１及びＢＤＥＣ／１を活性
化する。カウント値Ｃ１〜Ｃ４はクロックＣＬＫが与え
られる毎に増加するので、図１３のように、１水平走査
期間に、デコード信号ＢＤＥＣ１，ＢＤＥＣ／１、デコ
ード信号ＢＤＥＣ２，ＢＤＥＣ／２、…、及びデコード
信号ＢＤＥＣ１６，ＢＤＥＣ／１６が、順に活性化され
る。なお、負階調電圧ブロックデコード信号ＢＤＥＣ１
〜ＢＤＥＣ１６は、正階調電圧ブロックデコード信号Ｂ
ＤＥＣ／１〜ＢＤＥＣ／１６を反転した信号である。ま
た、正階調電圧ブロックデコード信号ＢＤＥＣ／１〜Ｂ
ＤＥＣ／１６及び負階調電圧ブロックデコード信号ＢＤ
ＥＣ１〜ＢＤＥＣ１６を活性化してブロックを選択する
期間ＴＷは、クロックＣＬＫの１周期に相当し、その期
間ＴＷは、１水平走査時間の２０．７μｓを１６分割し
た１．２μｓ程度になる。

【００３４】階調電圧ブロック選択部５５，５６には、
正極性階調電圧設定部５３或いは負極性階調電圧設定部
５４から２５６個の階調電位も入力される。ここで、正
極性階調電圧設定部５３及び負極性階調電圧設定部５４
の動作を説明する。図１７は、ガンマ補正電圧Ｖｒｅｆ
０〜Ｖｒｅｆ９と階調データの関係を示す特性図であ
る。基準電圧であるガンマ補正電圧Ｖｒｅｆ０〜Ｖｒｅ
ｆ９の数は特に規定する必要がないが、例えば１０の場
合、共通電極６の電位を中心に、図１７のように、電圧
Ｖｒｅｆ０〜Ｖｒｅｆ４と電圧Ｖｒｅｆ５〜Ｖｒｅｆ９
とが対称になるように設定する。各ガンマ補正電圧Ｖｒ
ｅｆ０〜Ｖｒｅｆ９は、使用する液晶表示素子２の駆動
電圧対光透過特性に近似し、階調特性を向上させるため
に用いる。例えば、ＲＧＢの階調データが“００Ｈ”の
ときには、黒色を示すように、ガンマ補正電圧Ｖｒｅｆ
０，Ｖｒｅｆ５が、共通電極６の電位に対して電位差が
最大になるように設定しておく。ＲＧＢの階調データが
“ＦＦＨ”のときには、白色を示すように、ガンマ補正
電圧Ｖｒｅｆ４，Ｖｒｅｆ９が、共通電極６の電位に対
して電位差が最小になるように設定しておく。

【００３５】階調データＤｘ０〜Ｄｘ７が８ビットで、
各色の階調数が２５６レベルの場合には、正極性階調電
圧設定部５３が抵抗５３₁〜５３₂₅₅の分圧により、正
極性側の２５６レベルの階調電位＋Ｖ１〜＋Ｖ２５６を
生成し、負極性階調電圧設定部５４が抵抗５４₁〜５４
₂₅₅の分圧により、負極側の２５６レベルの階調電位−
Ｖ１〜−Ｖ２５６を生成する。例えば、正極側の階調電
位＋Ｖ₂は、各抵抗５３₁〜５３₂₅₅の抵抗値をｒ₁〜
ｒ₂₅₅及びΣＲ＝ｒ₁＋ｒ₂＋ｒ₃＋…＋ｒ₆₄とする
と、次の式で算出できる。＋Ｖ２＝Ｖｒｅｆ１＋（Ｖｒｅｆ０−Ｖｒｅｆ１）×Σ
Ｒ−ｒ₁／ΣＲ以下同様にして、各階調電位＋Ｖ３〜＋Ｖ２５６，−Ｖ
１〜−Ｖ２５６も、設定される。

【００３６】階調電圧ブロック選択部５５は、階調電圧
ブロックデコード信号ＢＤＥＣ／１〜ＢＤＥＣ／１６に
基づいてスイッチ手段５５₁〜５５₁₆をオン、オフし、
正極性階調電圧設定部５３が出力する階調電位＋Ｖ１〜
＋Ｖ２５６を１６の階調電圧ブロックＢＬ１〜ＢＬ１６
に分割して、該階調電圧ブロックＢＬ１〜ＢＬ１６のう
ちの１つのブロックを選択してバスラインＬ１〜Ｌ１６
に接続する。ここで、階調電圧ブロックデコード信号Ｂ
ＤＥＣ／１〜ＢＤＥＣ／１６の値は、その１．２μｓ毎
に変化するので、バスラインＬ１〜Ｌ１６には、各階調
電圧ブロックＢＬ１〜ＢＬ１６の階調電位が、１水平走
査期間中に時分割して順に与えられることになる。階調
電圧ブロック選択部５６も、同様に、負極性階調電圧設
定部５４が出力する階調電位−Ｖ１〜−Ｖ２５６をブロ
ック分割し、階調電圧ブロックデコード信号ＢＤＥＣ／
１〜ＢＤＥＣ／１６に基づいて１６の階調電圧ブロック
ＢＬ１７〜ＢＬ３２のうちの１つのブロックを選択し、
バスラインＬ１７〜Ｌ３２に接続する。即ち、バスライ
ンＬ１７〜Ｌ３２には、各階調電圧ブロックＢＬ１７〜
ＢＬ３２の階調電位が時分割して与えられることにな
る。

【００３７】バスラインＬ１〜Ｌ３２上の階調電位は、
各Ｙ電極線Ｙ_N毎の階調電圧選定部５７に共通に入力さ
れる。各階調電圧選定部５７中のスイッチ群５７ａは、
Ｙ電極線Ｙ_N毎の階調バスラインデコード回路３４から
与えられた、階調データの下位Ｄｘ０〜Ｄｘ３に対応す
る正階調バスラインデコード信号ＬＤＥＣ／１〜ＬＤＥ
Ｃ１６／に基づき、バスラインＬ１〜Ｌ１６の一本を選
択し、該選択したバスライン上の階調電位をスイッチ５
７ｃに与える。その階調電圧選定部５７中のスイッチ群
５７ｂは、Ｙ電極線Ｙ_N毎の階調バスラインデコード回
路３４から与えられた、階調データの下位Ｄｘ０〜Ｄｘ
３に対応する負階調バスラインデコード信号ＬＤＥＣ１
〜ＬＤＥＣ１６に基づき、バスラインＬ１７〜Ｌ３２の
一本を選択し、該選択したバスライン上の階調電位をス
イッチ５７ｄに与える。

【００３８】各スイッチ５７ｃ，５７ｄは、図１３のよ
うに、水平走査期間毎に極性が反転する極性選択信号Ｓ
ＥＬに基づき相補的にオン、オフし、与えられた正極性
側の階調電位または負極性側の階調電位をスイッチ５７
ｅに出力する。スイッチ５７ｅは、一致信号ＡＧＲが
“Ｈ”の期間ＴＷにオンする。一致信号ＡＧＲが“Ｈ”
の期間は、階調データの上位Ｄｘ４〜Ｄｘ７で指定され
た期間であり、一致信号ＡＧＲが“Ｈ”の期間ＴＷに
は、各スイッチ５７ｃ，５７ｄには、各画素毎の階調デ
ータＤｘ０〜Ｄｘ７に対応する正極性側の階調電位、及
び負極性側の階調電位が与えられることになる。各画素
に対応する正極性側の階調電位または負極性側の階調電
位がスイッチ５７ｃ，５７ｄのうちのオンした側とスイ
ッチ５７ｅとを介してサンプルホールド回路６０に出力
される。

【００３９】スイッチ５７ｅがオンしている期間に、Ｙ
電極線Ｙ_N毎のサンプルホールド回路６０中のスイッチ
６１またはスイッチ６２の一方が、極性選択信号ＳＥＬ
に基づき選択的にオンに設定され、コンデンサ６３また
は６５に階調電位が充電される。コンデンサ６３に充電
を行っている期間には、該コンデンサ６３の出力側のス
イッチ６４がオフされ、コンデンサ６５の出力側のスイ
ッチ６６がオンに設定される。コンデンサ６５に充電を
行っている期間には、該コンデンサ６５の出力側のスイ
ッチ６６がオフされ、コンデンサ６３の出力側のスイッ
チ６４がオンに設定される。例えば、図１３のように、
Ｄ／Ａコンバータ５０でｍ番目のラインの画素に対応す
る階調電位を選択している期間であって極性選択信号Ｓ
ＥＬが“Ｈ”のときにはスイッチ６１がオンし、コンデ
ンサ６３が充電される。Ｄ／Ａコンバータ５０で（ｍ＋
１）番目のラインの画素に対応する階調電位を選択して
いる期間であって極性選択信号ＳＥＬが“Ｌ”のときに
は、スイッチ６２がオンし、コンデンサ６５が充電され
る。

【００４０】コンデンサ６３または６５への充電時間
は、階調電圧ブロック選択部５５，５６のスイッチ５５
₁〜５５₁₆，５６₁〜５６₁₆のオン抵抗Ｒ１、スイッチ
群５７ａ，５７ｂのオン抵抗Ｒ２、スイッチ５７ｃ，５
７ｄのオン抵抗Ｒ３及びスイッチ６１，６２のオン抵抗
Ｒ４の合成抵抗（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）と、該コン
デンサ６３，６５の容量値Ｃとで求まる時定数τ（＝Ｃ
×（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４））に依存する。例えば、
Ｃ＝４ｐＦ及びＲ１＋Ｒ２＋Ｒ３＋Ｒ４＝２５ｋΩとす
ると、時定数τは１００ｎｓになる。そこでスイッチ５
７ｅのオン時間を約１０００ｎｓ（１．２μｓ以内）に
した場合に、階調ステップ電位Ｖｓにおけるｔ時間後の
充電電位Ｖ（ｔ）を求めると、Ｖ（ｔ）＝Ｖｓ（１−ｅｘｐ（−ｔ／τ））＝Ｖｓ（１−ｅｘｐ（−１０００／１００））＝Ｖｓ×０．９９９９５となる。よって、約１０τの充電時間で、階調ステップ
電位Ｖｓの９９．９９５％の充電が可能である。

【００４１】スイッチ６１，６２は、極性選択信号ＳＥ
Ｌの極性によって相補的にオン、オフすると共に１水平
走査期間毎に交互にオン、オフするので、コンデンサ６
３及び６５には、正極性側の階調電位と負極性側の階調
電位とが交互に充電される。充電が完了したコンデンサ
６３または６５から、次の水平走査期間にスイッチ６
４，６６を介して階調電位が、出力回路７０の演算増幅
器７１へ入力され、該演算増幅器７１が、選択された階
調電圧をＹ電極線Ｙ_Nに出力して液晶表示素子２を駆動
する。例えば、コンデンサ６５に充電を行っている期間
には、コンデンサ６５の出力側のスイッチ６６がオフさ
れ、コンデンサ６３の出力側のスイッチ６４がオンに設
定される。そのため、それまでコンデンサ６３に充電さ
れた階調電位が、出力回路７０のＹ電極線Ｙ_N毎の演算
増幅器７１へ入力され、該演算増幅器７１が、選択され
た階調電圧をＹ電極線Ｙ_Nに安定化させて出力し、各Ｙ
電極線Ｙ_Nに接続された液晶表示素子２を駆動する。こ
のようにして１ライン分の液晶表示素子２が階調駆動さ
れる。

【００４２】ここで、極性反転信号ＳＥＬとドット反転
駆動方法との関係を説明する。図１４中のフレーム信号
ＦＲＭは、図示しない液晶ディスプレイの制御部等で生
成された信号であり、“Ｈ”の期間と“Ｌ”の期間が交
互に繰り返す信号である。この各“Ｈ”の期間及び
“Ｌ”の期間は、それぞれ約１６．６ｍｓ（垂直周波数
の６０Ｈｚに相当）であり、これらの期間に、液晶ディ
スプレイの１画面が駆動される。一方、交流化信号ＡＬ
Ｔは、ドット駆動を行うためにフレーム信号ＦＲＭの
“Ｈ”の期間と“Ｌ”の期間とに、さらに細かく、
“Ｈ”と“Ｌ”とを繰り返す信号である。極性選択信号
ＳＥＬは、フレーム信号ＦＲＭと交流化信号ＡＬＴとの
排他的論理和をとって生成された信号である。この極性
選択信号ＳＥＬを隣接するＹ電極線Ｙ_N，Ｙ_N+１の階調
電圧選定部５７及びサンプルホールド回路６０へ逆相に
反転させて入力することにより、例えば偶数番号のＹ電
極線Ｙ _Nに接続された液晶表示素子２と、隣接する奇数
番号のＹ電極線Ｙ_N+１に接続された液晶表示素子２と
を、極性を反転した階調電位で駆動することができる。
フレーム信号ＦＲＭが、フレームごとにレベル反転し、
フレームごとに極性選択信号ＳＥＬが逆極性になるの
で、フレームごとに各液晶表示素子２の階調電位が極性
反転する。よって、従来のドット反転駆動方法で液晶表
示素子２が駆動される。

【００４３】以上のように、本実施形態の階調駆動回路
では、図１及び図７で示したような、シフトレジスタ回
路１０、ラッチ部２０、比較・デコード部３０、Ｄ／Ａ
コンバータ回路部５０、サンプルホールド回路６０、及
び出力回路７０を備えているので、次の（１）〜（５）
のような利点がある。（１）図１８は、図６の階調駆動回路のチップサイズ
の説明図である。図６の階調駆動回路を同一チップに集
積して形成すると、１Ｙ電極線ごとに、入力パッド部、
図７のシフトレジスタ回路部１０のシフト回路１１、ラ
ッチ部２０の各ビットラッチ回路２１−１〜２１−７、
比較・デコード部３０、図示しない適宜設けられたレベ
ルシフタ、Ｄ／Ａコンバータ回路部５０の電圧選択部５
７、サンプルホールド回路６０、出力回路７０及び出力
パッド部が、チップの短辺方向に従来と同様に並ぶ。

【００４４】ところが、図６の階調駆動回路では、正極
性階調電圧設定部５３及び負極性階調電圧設定部５４で
分圧した５１２個の階調電位＋Ｖ１〜＋Ｖ２５６，−Ｖ
１〜−Ｖ２５６を、階調電圧ブロック選択部５５，５６
で電圧ブロックＢＬ１〜ＢＬ３２に分割し、これをバス
ラインＬ１〜Ｌ３２に時分割で供給するようにしたの
で、Ｄ／Ａコンバータ回路部５０の各Ｙ電極線毎Ｙ_Nの
階調電圧選択部５７に階調電位を伝達するバスラインＬ
１〜Ｌ３２の本数が、従来の５１２本から１／１６の３
２本に減じられる。そのため、１Ｙ電極線当りでのＤ／
Ａコンバータ回路部５０のチップ占有面積が４％にな
り、従来の約１／１０になる。これに伴い、１Ｙ電極線
当りでの階調駆動回路のチップ占有面積も２５％に減じ
られ、短辺方向の長さが、従来の長さＬの７５％にな
る。よって、チップサイズが減じられて低コストの階調
駆動回路が実現できる。

【００４５】（２）階調電圧設定部５３，５４が、２
５６個ずつの階調電位＋Ｖ１〜＋Ｖ２５６，−Ｖ１〜−
Ｖ２５６を生成し、階調電圧ブロック選択部５５，５６
が１６個のブロックに時分割に分割して出力する構成に
したので、該階調電位により、８ビットのディジタルの
階調データＤｘ０〜Ｄｘ７に対応した適切な表示を行う
ことができる。（３）サンプルホールド回路６０を設け、内蔵するコ
ンデンサ６３，６５に各画素に対応する階調電位を充電
して保持し、該保持された階調電位で液晶表示素子２を
駆動するので、ライン駆動が可能となり、表示品質が安
定化する。

【００４６】（４）コンデンサ６３，６５を交互に充
電し、交互に出力回路７０に接続するようにしたので、
一方のコンデンサ６３または６５に保持された階調電位
で液晶表示素子２を駆動している期間に、他方のコンデ
ンサ６５または６３に階調電位を充電でき、交流駆動が
可能になる。（５）共通電極６に対して正極性の階調電位＋Ｖ１〜
＋Ｖ２５６と負極性の階調電位−Ｖ１〜−Ｖ２５６を生
成し、これらブロック分割して時分割でバスラインＬ１
〜Ｌ３２に与え、液晶表示素子２を該階調電位＋Ｖ１〜
＋Ｖ２５６または−Ｖ１〜−Ｖ２５６で交互に駆動する
ので、交流駆動方法のうちで表示品質の良いドット反転
駆動方法を、低コストで実現できる。

【００４７】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。（ｉ）上記実施形態では、共通電極６の電位を固定し
てドット駆動方法を行うようにしたが、共通電極６の電
位を変化させることで、従来のライン駆動方法と同様の
駆動も実施できる。（ii）極性選択信号ＳＥＬの与え方を変更することに
より、１Ｙ電極線に接続された液晶表示素子２を、例え
ば任意数連続的に正極性の階調電位で駆動するような、
駆動方法を採用することも可能である。（iii) 上記実施形態の階調駆動回路は、アクティブ素
子１を用いない、電圧変調駆動型の液晶ディスプレイに
も適用が可能である。

【００４８】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、複数の階調電位を生成する階調電圧設定手段
と、複数の階調電位をブロックに分割し、所定数のバス
ラインに時分割で順に与える階調電位ブロック選択手段
と、所定数のバスラインから、階調データに基づいた階
調電位を伝達するバスラインを選択し、選択したバスラ
イン上の階調電位を各液晶表示素子に与えるバス選択手
段とを設けたので、バスライン数が減じられ、階調駆動
回路の１ドット当りの占有面積が減少し、低コストの階
調駆動回路が実現できる。第２の発明によれば、第１の
発明における階調電圧設定手段を、基準電圧を分圧して
２^a個の階調電位を生成する構成とし、階調電位ブロッ
ク選択手段を、２ ^a／ｂ本のバスラインに時分割して与
える構成にしたので、ａビットのディジタルの階調デー
タに対応した階調表示を行う階調駆動回路が構成でき
る。

【００４９】第３の発明によれば、第１及び第２の発明
の階調駆動回路に、階調電位を保持するサンプルホール
ド手段を設けたので、ライン駆動が可能になり、表示品
質が安定する。第４の発明によれば、第３の発明におけ
るサンプルホールド手段は、２個の階調電位を保持する
構成にしたので、液晶表示素子の交流駆動が可能にな
る。第５の発明によれば、第１から第４の発明の階調駆
動回路において、階調電圧設定手段が正極性及び負極性
の階調電位を生成し、バス選択手段は、該正極性及び負
極性の階調電位を交互に選択する構成にしたので、高表
示品質が可能なドット反転駆動方法を行う階調駆動回路
を、低コストで実現できる。

【図面の簡単な説明】

【図１】本発明の実施形態を示す階調駆動回路の要部の
構成図である。

【図２】従来のアクティブマトリクス型液晶ディスプレ
イを示す構成図である。

【図３】図２の表示データ信号Ｓ５₁〜Ｓ５_nの階調電
位設定を示す図である。

【図４】図３の階調電位と表示の状態の関係を示す特性
図である。

【図５】図３のドット反転駆動方法を採用したときのチ
ップの大きさの説明図である。

【図６】本発明の実施形態を示す階調駆動回路の全体の
構成図である。

【図７】図６中の１Ｙ電極線当たりのシフトレジスタ回
路１０、ラッチ部２０及び比較・デコード部３０を示す
構成図である。

【図８】図７中の１６進カウンタ３１及び比較回路３２
を示す構成図である。

【図９】図１中の正極性階調電圧設定部５３及び階調電
圧ブロック選択部５５を示す回路図である。

【図１０】図１中の正極性階調電圧設定部５４及び階調
電圧ブロック選択部５６を示す回路図である。

【図１１】図９中の階調電圧ブロック選択部５５の出力
側のバスラインを示す回路図である。

【図１２】図１０中の階調電圧ブロック選択部５６の出
力側のバスラインを示す回路図である。

【図１３】図６の階調駆動回路の動作（その１）を示す
タイムチャートである。

【図１４】図６の階調駆動回路の動作（その２）を示す
タイムチャートである。

【図１５】図７中の階調バスラインデコード回路３４の
選択論理を示す図である。

【図１６】図７中の階調電圧ブロックデコード回路３３
の選択論理を示す図である。

【図１７】補正電圧Ｖｒｅｆ０〜Ｖｒｅｆ９と階調デー
タの関係を示す特性図である。

【図１８】図６の階調駆動回路のチップサイズの説明図
である。

【符号の説明】

１０シフトレジスタ回路２０ラッチ部３０比較・デコード部３１１６進カウンタ３２比較回路３３階調電圧ブロックデコード
回路３４階調バスラインデコード回
路５０Ｄ／Ａコンバータ回路部５１，５２補正電圧発生回路５３正極性階調電圧設定部５４負極性階調電圧設定部５５，５６階調電圧ブロック選択部５７階調電圧選択部６０サンプルホールド回路６３，６５コンデンサ７０出力回路Ｄｘ０〜Ｄｘ７階調データＶｒｅｆ１〜Ｖｒｅｆ１０補正電圧＋Ｖ１〜＋Ｖ２５６，−Ｖ１〜−Ｖ２５６階調電位ＢＬ１〜ＢＬ３２階調電圧ブロックＬ１〜Ｌ３２バスライン

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA16 NA32 NA33 NA43 NA53 NA64 NC13 NC16 NC21 NC22 NC23 NC25 NC26 NC27 NC34 NC35 NC65 ND06 ND17 ND34 ND42 ND49 NH15 5C006 AF83 BB16 BC12 BF11 BF14 BF22 BF24 BF26 BF43 EB05 FA41 FA51 FA56

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配列された複数の液晶表
示素子を有する液晶ディスプレイに設けられ、該各液晶
表示素子に対してそれぞれ与えられた階調データに基づ
き階調電位を選定し、該選定した階調電位で該各液晶表
示素子をそれぞれ階調駆動する液晶ディスプレイの階調
駆動回路において、複数の前記階調電位を生成する階調電圧設定手段と、前記複数の階調電位を所定数の階調電位からなるブロッ
クに分割し、所定数のバスラインに該ブロックを選択し
て時分割で順に与える階調電位ブロック選択手段と、前記所定数のバスラインから、前記階調データに基づい
た前記階調電位を伝達するバスラインを選択し、該選択
したバスライン上の前記階調電位を前記各液晶表示素子
に与えるバス選択手段とを、備えたことを特徴とする液
晶ディスプレイの階調駆動回路。
【請求項２】前記階調電圧設定手段は、分圧抵抗を有
し、与えられた基準電圧を分圧して２^a（ａは、２以上
の整数）個の前記階調電位を生成する構成とし、前記階調電位ブロック選択手段は、前記２^a個の階調電
位をｂ（ｂは、２以上の整数）個の階調電位からなるブ
ロックに分割し、２^a／ｂ本の前記バスラインに時分割
して該ブロックを順に与える構成にしたことを特徴とす
る請求項１記載の液晶ディスプレイの階調駆動回路。
【請求項３】前記バス選択手段が選択した前記階調電
位を保持し、該保持した階調電位で前記液晶表示素子を
駆動するサンプルホールド手段を設けたことを特徴とす
る請求項１または２記載の液晶ディスプレイの階調駆動
回路。
【請求項４】前記サンプルホールド手段は、前記バス
選択手段から前後して与えられた２個の前記階調電位を
保持し、該保持した階調電位を交互に前記液晶表示素子
に与える構成にしたことを特徴とする請求項３記載の液
晶ディスプレイの階調駆動回路。
【請求項５】前記階調電圧設定手段は、正極性及び負
極性の前記階調電位を生成し、前記バス選択手段は、前
記正極性及び負極性の階調電位を交互に選択する構成に
したことを特徴とする請求項１、２、３または４記載の
液晶ディスプレイの階調駆動回路。