JP2003029687A - Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末 - Google Patents

Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末

Info

Publication number
JP2003029687A
JP2003029687A JP2001214905A JP2001214905A JP2003029687A JP 2003029687 A JP2003029687 A JP 2003029687A JP 2001214905 A JP2001214905 A JP 2001214905A JP 2001214905 A JP2001214905 A JP 2001214905A JP 2003029687 A JP2003029687 A JP 2003029687A
Authority
JP
Japan
Prior art keywords
reference voltage
select signal
display device
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001214905A
Other languages
English (en)
Inventor
Yoshitoshi Kida
芳利 木田
Yoshiharu Nakajima
義晴 仲島
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001214905A priority Critical patent/JP2003029687A/ja
Priority to EP02741411A priority patent/EP1408480A4/en
Priority to US10/380,368 priority patent/US20040041801A1/en
Priority to PCT/JP2002/006757 priority patent/WO2003009271A1/ja
Priority to CNB028027647A priority patent/CN100489944C/zh
Priority to TW091114983A priority patent/TWI223788B/zh
Publication of JP2003029687A publication Critical patent/JP2003029687A/ja
Priority to US11/640,576 priority patent/US20070097063A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 【課題】 基準電圧選択型ＤＡ変換回路を有する駆動回
路一体型液晶表示装置では、ＤＡ変換回路の回路面積が
大きくなるため、ＬＣＤパネルの額縁を小さくする上で
大きな問題となる。 【解決手段】 ４ビットのデジタルデータを１６通りの
電圧値Ｖ１〜Ｖ１６のアナログ信号に変換する基準電圧
選択型ＤＡ変換回路において、４つの電圧値を時系列で
持つ４種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４を基準電
圧発生回路１１で発生するとともに、デジタルデータの
下位２ビットに基づいてセレクト信号発生回路１２でセ
レクト信号を発生し、選択回路１３において、このセレ
クト信号に基づいて基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４の
４つの電圧値のいずれかを時分割にて選択してその電圧
値のアナログ信号を出力線１５に出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＤＡ変換回路、こ
れを用いた表示装置および当該表示装置を搭載した携帯
端末に関し、特に基準電圧選択型のＤＡ変換回路、これ
を含む駆動回路を用いた表示装置および当該表示装置を
出力表示部として搭載した携帯端末に関する。
【０００２】
【従来の技術】近年、携帯電話機や(Personal Digital
Assistant：携帯情報機器)などの携帯端末の普及がめざ
ましい。これら携帯端末の急速な普及の要因の一つに、
その出力表示部として搭載される表示装置が挙げられ
る。その理由は、出力表示部として、画素の電気光学素
子に液晶セルを用いた液晶表示装置が搭載されている
が、この液晶表示装置は原理的に駆動するための電力を
要しない特性を持ち、低消費電力の表示デバイスだから
である。画素の電気光学素子にＥＬ(electroluminescen
ce；エレクトロルミネッセンス)素子を用いたＥＬ表示
装置の場合も同様のことが言える。
【０００３】液晶表示装置などでは、デジタルインター
フェーイス駆動回路を画素部（表示エリア部）と同一基
板上に一体的に形成する傾向にある。この駆動回路一体
型液晶表示装置では、スイッチング素子としてポリシリ
コンＴＦＴ(Thin Film Transistor；薄膜トランジスタ)
を用いた画素が行列状に多数配置されてなる画素部に対
して、その周辺部に水平駆動系や垂直駆動系が配され、
これら駆動系がポリシリコンＴＦＴを用いて表示エリア
部と共に同一基板（以下、ＬＣＤパネルと称す）上に一
体的に形成された構成となる。
【０００４】ところで、デジタルインターフェーイス駆
動回路では、入力されるデジタルデータをアナログ信号
に変換するためのＤＡ変換回路が用いられる。このＤＡ
変換回路としては、例えば、複数の基準電圧の中からデ
ジタル画像データに対応した基準電圧を選択してこれを
アナログ画像信号として出力する基準電圧選択型のＤＡ
変換回路が知られている。
【０００５】
【発明が解決しようとする課題】ここで、上記構成の駆
動回路一体型液晶表示装置を作製したときに大きな問題
となるのが、ＬＣＤパネル上にデジタルインターフェー
イス駆動回路を一体形成した際に当該駆動回路が占有す
る面積、即ち画素部の周辺領域（以下、この領域を額縁
と称す）の大きさである。特に、基準電圧選択型ＤＡ変
換回路を有する駆動回路一体型液晶表示装置では、ＤＡ
変換回路の回路面積が大きくなるため、ＬＣＤパネルの
額縁を小さくする上で大きな問題となる。
【０００６】すなわち、基準電圧選択型ＤＡ変換回路
は、表示階調数分の基準電圧を伝送する複数本の基準電
圧線と、これら複数本の基準電圧線の各々と画素部のデ
ータ線の各々との間に接続されたトランジスタスイッチ
の集合からなる階調選択回路とを有する構成となってお
り、この階調選択回路がＤＡ変換回路の中でも大きな面
積を占めている。しかも、表示階調数分の本数だけ基準
電圧線が必要であることから、これら基準電圧線が占め
る面積、即ちＬＣＤパネル内でのＤＡ変換回路までの基
準電圧線の引き回しによって配線が占める面積が大き
い。
【０００７】したがって、多階調化を行うと、デジタル
インターフェーイス駆動回路の面積が大きくなってしま
う。そして、この駆動回路の面積の増大は、ＬＣＤパネ
ルの額縁面積の増加につながる。現行のプロセス技術で
は、階調を表すビット数を２ビットから３ビット、３ビ
ットから４ビットのように１ビット分階調数を増やす
と、額縁の大きさは２倍以上に増加してしまう。
【０００８】また、多階調化を行うと、階調選択回路を
構成するトランジスタ数が大幅に増加する一方、これら
を限られた額縁面積に配置するためにはトランジスタサ
イズを小さくせざるを得ない。トランジスタサイズが小
さいということは大きな電流を扱えないことを意味す
る。したがって、多階調化を行うと、ＤＡ変換回路のデ
ータ線への書き込み特性が悪化する。これらの理由によ
り、従来の技術では、多階調化へ対応が事実上困難であ
った。
【０００９】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、基準電圧選択型の場
合において、回路規模の縮小化を図ることによって多階
調化への対応を可能としたＤＡ変換回路、これを用いた
表示装置および当該表示装置を搭載した携帯端末を提供
することにある。
【００１０】
【課題を解決するための手段】本発明によるＤＡ変換回
路は、複数信号レベル分の電圧値を時系列で持つ基準電
圧を発生する基準電圧発生手段と、デジタルデータのビ
ット情報に基づいて当該基準電圧における複数信号レベ
ル分の電圧値のいずれかを選択するためのセレクト信号
を発生するセレクト信号発生手段と、このセレクト信号
発生手段から出力されるセレクト信号に基づいて上記基
準電圧における複数信号レベル分の電圧値のいずれかを
時分割にて選択してその電圧値のアナログ信号を出力す
る選択手段とを備えた構成となっている。このＤＡ変換
回路は、表示装置の駆動回路を構成する基準電圧選択型
のＤＡ変換回路として用いられる。また、この基準電圧
選択型ＤＡ変換回路を含む駆動回路を用いた表示装置
は、携帯端末にその出力表示部として搭載される。
【００１１】上記構成のＤＡ変換回路、これを用いた表
示装置または当該表示装置を搭載した携帯端末におい
て、基準電圧発生手段からは複数信号レベル（表示装置
の場合は複数階調レベル）分の電圧値を時系列で持つ基
準電圧を出力させることで、基準電圧を伝送する基準電
圧線の本数を減らす。そして、選択回路では、セレクト
信号発生手段から出力されるセレクト信号に基づいて、
基準電圧発生手段から出力される基準電圧における複数
信号レベル分の電圧値のいずれかを時分割にて選択して
その電圧値のアナログ信号を出力する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１３】図１は、本発明の第１実施形態に係るＤＡ
変換回路の回路例を示す回路図である。ここでは、４ビ
ットのデジタルデータを１６通りの電圧値のアナログ信
号に変換する基準電圧選択型ＤＡ変換回路を例に採って
示している。本実施形態に係る基準電圧選択型ＤＡ変換
回路は、基準電圧発生回路１１、セレクト信号発生回路
１２および選択回路（デコーダ）１３を有する構成とな
っている。
【００１４】基準電圧発生回路１１は、１６通りの電圧
値Ｖ１〜Ｖ１６に対して４種類の基準電圧Ｖｒｅｆ１〜
Ｖｒｅｆ４、即ち電圧値Ｖ１〜Ｖ４を持つ基準電圧Ｖｒ
ｅｆ１、電圧値Ｖ５〜Ｖ８を持つ基準電圧Ｖｒｅｆ２、
電圧値Ｖ９〜Ｖ１２を持つ基準電圧Ｖｒｅｆ３および電
圧値Ｖ１３〜Ｖ１６を持つ基準電圧Ｖｒｅｆ４を発生す
る。すなわち、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４はそれ
ぞれ、４つの電圧値を時系列で持っている。
【００１５】基準電圧Ｖｒｅｆ１を例に採ると、図２に
示すように、時系列的に並んだ４つの電圧値Ｖ１〜Ｖ４
を持ち、この基準電圧Ｖｒｅｆ１が一定期間ごとに、例
えば後述するように表示装置に用いる場合は１水平期間
（１Ｈ）ごとに繰り返して基準電圧発生回路１１から出
力されることになる。この基準電圧Ｖｒｅｆ１を時刻ｔ
１で選択すると電圧値Ｖ１を選択でき、時刻ｔ２で選択
すると電圧値Ｖ２を選択でき、時刻ｔ３で選択すると電
圧値Ｖ３を選択でき、時刻ｔ４で選択すると電圧値Ｖ４
を選択できることになる。
【００１６】他の基準電圧Ｖｒｅｆ２〜Ｖｒｅｆ４につ
いても、基準電圧Ｖｒｅｆ１と４つの電圧値が異なるの
みであり、タイミング関係は全く同じである。その結
果、４種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４によって
１６通りの電圧値Ｖ１〜Ｖ１６を設定できることにな
る。これら４種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４
は、基準電圧発生回路１１から基準電圧線１４−１〜１
４−４によって選択回路１３に伝送される。
【００１７】４ビットのデジタルデータは、例えば、上
位側の２ビットと下位側の２ビットとに分けられる。上
位側の２ビットのデータは選択回路１３に供給され、後
述するように、４種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ
４のうちのどの基準電圧を選択するかを決めるのに用い
られる。下位側の２ビットのデータはセレクト信号発生
回路１２に供給される。セレクト信号発生回路１２に
は、２ビットのセレクト制御信号も入力される。
【００１８】セレクト信号発生回路１２は簡単な論理回
路によって構成され、下位側の２ビットのデータおよび
２ビットのセレクト制御信号に基づいて、基準電圧Ｖｒ
ｅｆ１〜Ｖｒｅｆ４の各々について、４つの電圧値のう
ちのどの電圧値を選択するかを決めるためのセレクト信
号を発生する。ここで、下位側の２ビットのデータが４
つの電圧値に対応した情報を持っているのに対して、２
ビットのセレクト制御信号は図２のタイミングチャート
における時刻ｔ１〜ｔ４に対応した情報を持っている。
【００１９】具体的には、セレクト信号発生回路１２で
は、下位側の２ビットのデータおよび２ビットのセレク
ト制御信号に基づいて、１水平期間に時刻ｔ１まで
“Ｈ”レベルのセレクト信号、時刻ｔ２まで“Ｈ”レベ
ルのセレクト信号、時刻ｔ３まで“Ｈ”レベルのセレク
ト信号、時刻ｔ４まで“Ｈ”レベルのセレクト信号の４
種類のセレクト信号が発生されることになる。これらセ
レクト信号は、上位側の２ビットのデータと共に選択回
路１３に供給される。
【００２０】選択回路１３は、基準電圧線１４−１と出
力線１５との間に直列に接続されたＰｃｈＭＯＳ（以
下、単にＰＭＯＳと記す）トランジスタＱ１１，Ｑ１２
およぴＮｃｈＭＯＳ（以下、単にＮＭＯＳと記す）トラ
ンジスタＱ１３と、基準電圧線１４−２と出力線１５と
の間に直列に接続されたＰＭＯＳトランジスタＱ１４お
よびＮＭＯＳトランジスタＱ１５，Ｑ１６と、基準電圧
線１４−３と出力線１５との間に直列に接続されたＮＭ
ＯＳトランジスタＱ１７、ＰＭＯＳトランジスタＱ１８
およびＮＭＯＳトランジスタＱ１９と、基準電圧線１４
−４と出力線１５との間に直列に接続されたＮＭＯＳト
ランジスタＱ２０，Ｑ２１，Ｑ２２とを有する構成とな
っている。
【００２１】ここで、デジタルデータの上位２ビットの
論理が（００）のときＰＭＯＳトランジスタＱ１１，Ｑ
１２が共にオン状態となって基準電圧Ｖｒｅｆ１を選択
し、（０１）のときＰＭＯＳトランジスタＱ１４および
ＮＭＯＳトランジスタＱ１２が共にオン状態となって基
準電圧Ｖｒｅｆ２を選択し、（１０）のときＮＭＯＳト
ランジスタＱ１７およびＰＭＯＳトランジスタＱ１２が
共にオン状態となって基準電圧Ｖｒｅｆ３を選択し、
（１１）のときＮＭＯＳトランジスタＱ２０，Ｑ２１が
共にオン状態となって基準電圧Ｖｒｅｆ４を選択する。
【００２２】一方、セレクト信号発生回路１２から出力
されるセレクト信号が、図２のタイミングチャートにお
いて、時刻ｔ１まで“Ｈ”レベルのときは一番レベルの
低い電圧値Ｖ１を、時刻ｔ２まで“Ｈ”レベルのときは
次にレベルの低い電圧値Ｖ２を、時刻ｔ３まで“Ｈ”レ
ベルのときは２番目にレベルの高い電圧値Ｖ３を、時刻
ｔ４まで“Ｈ”レベルのときは一番レベルの高い電圧値
Ｖ４をそれぞれ、基準電圧Ｖｒｅｆ１に対応するＮＭＯ
ＳトランジスタＱ１３がオン状態となることで時分割に
て選択する。
【００２３】なお、図２のタイミングチャートにおい
て、セレクト信号が“Ｈ”レベルから“Ｌ”レベルに遷
移するタイミング（時刻ｔ１，ｔ２，ｔ３，ｔ４）で電
圧値Ｖ１，Ｖ２，Ｖ３，Ｖ４が確定することになる。基
準電圧Ｖｒｅｆ２〜Ｖｒｅｆ４についても同様に、セレ
クト信号発生回路１２から上記のセレクト信号が出力さ
れ、それぞれに対応するＮＭＯＳトランジスタＱ１６，
Ｑ１９，Ｑ２２がオン状態になることで４つの電圧値の
いずれかが時分割にて選択されることになる。
【００２４】上述したように、４ビットのデジタルデー
タを１６通りの電圧値Ｖ１〜Ｖ１６のアナログ信号に変
換する基準電圧選択型ＤＡ変換回路において、４つの電
圧値を時系列で持つ４種類の基準電圧Ｖｒｅｆ１〜Ｖｒ
ｅｆ４を発生するとともに、デジタルデータのビット情
報に基づいてセレクト信号を発生し、このセレクト信号
に基づいて基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ４の４つの電
圧値のいずれかを時分割にて選択してその電圧値のアナ
ログ信号を出力線１５に出力する構成を採ることによ
り、次のような作用効果を得ることができる。
【００２５】すなわち、４ビットのデジタルデータを１
６通りの電圧値Ｖ１〜Ｖ１６のアナログ信号に変換する
場合、従来技術では１６種類の基準電圧を発生させる構
成を採っていたので、基準電圧線が１６本必要になると
ともに、選択回路を構成するトランジスタ数としては、
４ビットのデジタルデータに基づいて１６種類の基準電
圧のうちのいずれかを選択する必要があることから、６
４（＝１６×４）個のトランジスタが必要となってい
た。
【００２６】これに対して、本実施形態に係る基準電圧
選択型ＤＡ変換回路では、４種類の基準電圧Ｖｒｅｆ１
〜Ｖｒｅｆ４を発生すれば良いことから、基準電圧線が
４本で済み、しかも選択回路１３を構成するトランジス
タ数としても、上位２ビットのデータおよび１ビットの
セレクト信号に基づいて１６個の電圧値Ｖ１〜Ｖ１６の
うちのいずれかを時分割にて選択すれば良いことから、
図１から明らかなように、１２（＝４×３）個のトラン
ジスタで済むため、基準電圧線１４−１〜１４−４の配
線スペースも含めて回路規模を大幅に縮小化できる。
【００２７】また、選択回路１３を構成するトランジス
タ数を大幅に削減できることから、配置スペースに余裕
ができる分だけ個々のトランジスタのサイズを大きく設
定でき、これにより大きな電流をトランジスタに流すこ
とができることになるため、出力線１５に対するアナロ
グ信号の書き込み特性の向上も可能となる。しかも、基
準電圧線の本数を削減できることで、その削減できた基
準電圧線の容量を駆動する分だけ消費電力を低減できる
ことにもなる。
【００２８】図３は、本発明の第２実施形態に係るＤＡ
変換回路の回路例を示す回路図である。ここでは、６ビ
ットのデジタルデータを６４通りの電圧値Ｖ１〜Ｖ６４
のアナログ信号に変換する基準電圧選択型ＤＡ変換回路
において、６ビットのデジタルデータを上位３ビット、
下位３ビットに分けた場合を例に採って示している。
【００２９】基準電圧発生回路２１は、６４通りの電圧
値Ｖ１〜Ｖ６４に対して、上位３ビットに対応した８種
類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ８を発生する。ま
た、これら８種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ８の
各々は、下位３ビットに対応した８つの電圧値を時系列
で持っている。ここで、一番低い基準電圧Ｖｒｅｆ１を
例に採ると、図４に示すように、時系列的に並んだ８つ
の電圧値Ｖ１〜Ｖ８を持ち、この基準電圧Ｖｒｅｆ１が
一定期間ごとに、例えば後述するように表示装置に用い
る場合は１Ｈごとに繰り返して基準電圧発生回路２１か
ら出力されることになる。
【００３０】この基準電圧Ｖｒｅｆ１について、時刻ｔ
１で選択すると電圧値Ｖ１を選択でき、時刻ｔ２で選択
すると電圧値Ｖ２を選択でき、時刻ｔ３で選択すると電
圧値Ｖ３を選択でき、時刻ｔ４で選択すると電圧値Ｖ４
を選択でき、時刻ｔ５で選択すると電圧値Ｖ５を選択で
き、時刻ｔ６で選択すると電圧値Ｖ６を選択でき、時刻
ｔ７で選択すると電圧値Ｖ７を選択でき、時刻ｔ８で選
択すると電圧値Ｖ８を選択できることになる。
【００３１】他の基準電圧Ｖｒｅｆ２〜Ｖｒｅｆ８につ
いても、基準電圧Ｖｒｅｆ１と８つの電圧値が異なるの
みであり、タイミング関係は全く同じである。その結
果、８種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ８によって
６４通りの電圧値Ｖ１〜Ｖ６４を設定できることにな
る。これら８種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ８
は、基準電圧発生回路２１から基準電圧線２４−１〜２
４−８によって選択回路２３に伝送される。
【００３２】６ビットのデジタルデータのうち、上位３
ビットのデータは選択回路２３に供給され、後述するよ
うに、８種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ８のうち
のどの基準電圧を選択するかを決めるのに用いられる。
下位３ビットのデータは、３ビットのセレクト制御信号
と共にセレクト信号発生回路２２に供給される。ここ
で、下位３ビットのデータが８つの電圧値に対応した情
報を持っているのに対して、３ビットのセレクト制御信
号は図４のタイミングチャートにおける時刻ｔ１〜ｔ８
に対応した情報を持っている。
【００３３】セレクト信号発生回路２２は簡単な論理回
路によって構成され、下位３ビットのデータおよび３ビ
ットのセレクト制御信号に基づいて、基準電圧Ｖｒｅｆ
１〜Ｖｒｅｆ８の各々について、８つの電圧値のうちの
どの電圧値を選択するかを決めるためのセレクト信号を
発生する。
【００３４】具体的には、セレクト信号発生回路２２に
おいては、１水平期間に時刻ｔ１まで“Ｈ”レベルのセ
レクト信号、時刻ｔ２まで“Ｈ”レベルのセレクト信
号、時刻ｔ３まで“Ｈ”レベルのセレクト信号、時刻ｔ
４まで“Ｈ”レベルのセレクト信号、時刻ｔ５まで
“Ｈ”レベルのセレクト信号、時刻ｔ６まで“Ｈ”レベ
ルのセレクト信号、時刻ｔ７まで“Ｈ”レベルのセレク
ト信号、時刻ｔ８まで“Ｈ”レベルのセレクト信号の８
種類のセレクト信号が発生される。これらセレクト信号
は、上位３ビットのデータと共に選択回路２３に供給さ
れる。
【００３５】選択回路２３は、基準電圧線２４−１〜２
４−８の各々と出力線２５との間にそれぞれ、４個のＭ
ＯＳトランジスタが直列に接続されている。このよう
に、基準電圧線２４−１〜２４−８ごとに４個ずつ設け
られたＭＯＳトランジスタのうち、上位３ビットのデー
タに対応した３個のＭＯＳトランジスタの導電型（Ｐｃ
ｈ／Ｎｃｈ）は、第１実施形態の場合と同様に、上位３
ビットの論理に対応して決められる。そして、上位３ビ
ットの論理に基づいて、基準電圧線２４−１〜２４−
８、即ち８種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ８のう
ちのいずれかが選択される。
【００３６】一方、セレクト信号発生回路２２から出力
されるセレクト信号が、図４のタイミングチャートにお
いて、時刻ｔ１まで“Ｈ”レベルのときは電圧値Ｖ１
が、時刻ｔ２まで“Ｈ”レベルのときは電圧値Ｖ２が、
時刻ｔ３まで“Ｈ”レベルのときは電圧値Ｖ３が、時刻
ｔ４まで“Ｈ”レベルのときは電圧値Ｖ４が、時刻ｔ５
まで“Ｈ”レベルのときは電圧値Ｖ５が、時刻ｔ６まで
“Ｈ”レベルのときは電圧値Ｖ６が、時刻ｔ７まで
“Ｈ”レベルのときは電圧値Ｖ７が、時刻ｔ８まで
“Ｈ”レベルのときは電圧値Ｖ８がそれぞれ、基準電圧
Ｖｒｅｆ１に対応するＮＭＯＳトランジスタがオン状態
となることによって時分割にて選択される。
【００３７】なお、図４のタイミングチャートにおい
て、セレクト信号が“Ｈ”レベルから“Ｌ”レベルに遷
移するタイミング（時刻ｔ１〜ｔ８）で電圧値Ｖ１〜Ｖ
８が確定することになる。基準電圧Ｖｒｅｆ２〜Ｖｒｅ
ｆ８についても同様に、セレクト信号発生回路２２から
上記のセレクト信号が出力され、それぞれに対応するＮ
ＭＯＳトランジスタがオン状態になることで８つの電圧
値のいずれかが時分割にて選択されることになる。
【００３８】上述したように、６ビットのデジタルデー
タを６４通りの電圧値Ｖ１〜Ｖ６４のアナログ信号に変
換する基準電圧選択型ＤＡ変換回路において、６ビット
のデジタルデータを上位３ビット、下位３ビットに分け
るとともに、８つの電圧値を時系列で持つ８種類の基準
電圧Ｖｒｅｆ１〜Ｖｒｅｆ８を発生し、これら基準電圧
Ｖｒｅｆ１〜Ｖｒｅｆ８の８つの電圧値のいずれかを時
分割にて選択する構成を採ることにより、次のような作
用効果を得ることができる。
【００３９】すなわち、６ビットのデジタルデータを６
４通りの電圧値Ｖ１〜Ｖ６４のアナログ信号に変換する
場合、従来技術では６４種類の基準電圧を発生させる構
成を採っていたので、基準電圧線が６４本必要になると
ともに、選択回路を構成するトランジスタ数としては、
６ビットのデジタルデータに基づいて６４種類の基準電
圧のうちのいずれかを選択する必要があることから、３
８４（＝６４×６）個のトランジスタが必要となってい
た。
【００４０】これに対して、本実施形態に係る基準電圧
選択型ＤＡ変換回路では、８種類の基準電圧Ｖｒｅｆ１
〜Ｖｒｅｆ８を発生すれば良いことから、基準電圧線が
８本で済み、しかも選択回路２３を構成するトランジス
タ数としても、上位３ビットのデータおよび１ビットの
セレクト信号に基づいて６４個の電圧値Ｖ１〜Ｖ６４の
うちのいずれかを時分割にて選択すれば良いことから、
図３から明らかなように、３２（＝８×４）個のトラン
ジスタで済むため、基準電圧線２４−１〜２４−８の配
線スペースも含めて回路規模を大幅に縮小化できる。
【００４１】図５は、本発明の第３実施形態に係るＤＡ
変換回路の回路例を示す回路図である。ここでは、６ビ
ットのデジタルデータを６４通りの電圧値のアナログ信
号に変換する基準電圧選択型ＤＡ変換回路において、６
ビットのデジタルデータを上位４ビット、下位２ビット
に分けた場合を例に採って示している。
【００４２】基準電圧発生回路３１は、６４通りの電圧
値Ｖ１〜Ｖ６４に対して上位４ビットに対応した１６種
類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ１６を発生する。ま
た、これら１６種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ１
６の各々は、下位２ビットに対応した４つの電圧値を時
系列で持っている。ここで、一番低い基準電圧Ｖｒｅｆ
１を例に採ると、図６に示すように、時系列的に並んだ
４つの電圧値Ｖ１〜Ｖ４を持ち、この基準電圧Ｖｒｅｆ
１が一定期間ごとに、例えば後述するように表示装置に
用いる場合は１Ｈごとに繰り返して基準電圧発生回路３
１から出力されることになる。
【００４３】この基準電圧Ｖｒｅｆ１について、時刻ｔ
１で選択すると電圧値Ｖ１を選択でき、時刻ｔ２で選択
すると電圧値Ｖ２を選択でき、時刻ｔ３で選択すると電
圧値Ｖ３を選択でき、時刻ｔ４で選択すると電圧値Ｖ４
を選択できることになる。他の基準電圧Ｖｒｅｆ２〜Ｖ
ｒｅｆ１６についても、基準電圧Ｖｒｅｆ１と４つの電
圧値が異なるのみであり、タイミング関係は全く同じで
ある。その結果、１６種類の基準電圧Ｖｒｅｆ１〜Ｖｒ
ｅｆ１６によって６４通りの電圧値Ｖ１〜Ｖ６４を設定
できることになる。これら１６種類の基準電圧Ｖｒｅｆ
１〜Ｖｒｅｆ１６は、基準電圧発生回路３１から基準電
圧線３４−１〜３４−１６によって選択回路３３に伝送
される。
【００４４】６ビットのデジタルデータのうち、上位４
ビットのデータは選択回路２３に供給され、後述するよ
うに、１６種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ１６の
うちのどの基準電圧を選択するかを決めるのに用いられ
る。下位２ビットのデータは、２ビットのセレクト制御
信号と共にセレクト信号発生回路３２に供給される。こ
こで、下位２ビットのデータが４つの電圧値に対応した
情報を持っているのに対して、２ビットのセレクト制御
信号は図６のタイミングチャートにおける時刻ｔ１〜ｔ
４に対応した情報を持っている。
【００４５】セレクト信号発生回路３２は簡単な論理回
路によって構成され、下位２ビットのデータおよび２ビ
ットのセレクト制御信号に基づいて、基準電圧Ｖｒｅｆ
１〜Ｖｒｅｆ１６の各々について、４つの電圧値のうち
のどの電圧値を選択するかを決めるためのセレクト信号
を発生する。具体的には、セレクト信号発生回路３２で
は、１水平期間に時刻ｔ１まで“Ｈ”レベルのセレクト
信号、時刻ｔ２まで“Ｈ”レベルのセレクト信号、時刻
ｔ３まで“Ｈ”レベルのセレクト信号、時刻ｔ４まで
“Ｈ”レベルのセレクト信号の４種類のセレクト信号が
発生される。これらセレクト信号は、上位４ビットのデ
ータと共に選択回路３３に供給される。
【００４６】選択回路３３は、基準電圧線３４−１〜３
４−１６の各々と出力線３５との間にそれぞれ、５個の
ＭＯＳトランジスタが直列に接続されている。このよう
に、基準電圧線３４−１〜３４−１６ごとに５個ずつ設
けられたＭＯＳトランジスタのうち、上位４ビットのデ
ータに対応した４個のＭＯＳトランジスタの導電型は上
位４ビットの論理に対応して決められる。そして、上位
４ビットの論理に基づいて、基準電圧線３４−１〜３４
−１６、即ち１６種類の基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ
１６のうちのいずれかが選択される。
【００４７】一方、セレクト信号発生回路３２から出力
されるセレクト信号が、図６のタイミングチャートにお
いて、時刻ｔ１まで“Ｈ”レベルのときは電圧値Ｖ１
が、時刻ｔ２まで“Ｈ”レベルのときは電圧値Ｖ２が、
時刻ｔ３まで“Ｈ”レベルのときは電圧値Ｖ３が、時刻
ｔ４まで“Ｈ”レベルのときは電圧値Ｖ４がそれぞれ、
基準電圧Ｖｒｅｆ１に対応するＮＭＯＳトランジスタが
オン状態となることによって時分割にて選択される。
【００４８】なお、図６のタイミングチャートにおい
て、セレクト信号が“Ｈ”レベルから“Ｌ”レベルに遷
移するタイミング（時刻ｔ１〜ｔ４）で電圧値Ｖ１〜Ｖ
４が確定することになる。基準電圧Ｖｒｅｆ２〜Ｖｒｅ
ｆ１６についても同様に、セレクト信号発生回路３２か
ら上記のセレクト信号が出力され、それぞれに対応する
ＮＭＯＳトランジスタがオン状態になることで４つの電
圧値のいずれかが時分割にて選択されることになる。
【００４９】上述したように、６ビットのデジタルデー
タを６４通りの電圧値Ｖ１〜Ｖ６４のアナログ信号に変
換する基準電圧選択型ＤＡ変換回路において、６ビット
のデジタルデータを上位４ビット、下位２ビットに分け
るとともに、４つの電圧値を時系列で持つ１６種類の基
準電圧Ｖｒｅｆ１〜Ｖｒｅｆ１６を発生し、これら基準
電圧Ｖｒｅｆ１〜Ｖｒｅｆ１６の４つの電圧値のいずれ
かを時分割にて選択する構成を採ることにより、次のよ
うな作用効果を得ることができる。
【００５０】すなわち、基準電圧線が１６本で済み、し
かも選択回路３３を構成するトランジスタ数としても、
上位４ビットのデータおよび１ビットのセレクト信号に
基づいて６４個の電圧値Ｖ１〜Ｖ６４のうちのいずれか
を時分割にて選択すれば良いことから、８０（＝１６×
５）個のトランジスタで済むため、基準電圧線が６４
本、選択回路を構成するトランジスタが３８４個必要な
従来技術に比べて基準電圧線の本数およびＭＯＳトラン
ジスタの個数を大幅に削減できる。これにより、基準電
圧線の配線スペースも含めて回路規模を大幅に縮小化で
きる。
【００５１】なお、上記各実施形態では、４ビットのデ
ジタルデータを１６通りの電圧値Ｖ１〜Ｖ１６のアナロ
グ信号に変換する基準電圧選択型ＤＡ変換回路や、６ビ
ットのデジタルデータを６４通りの電圧値Ｖ１〜Ｖ６４
のアナログ信号に変換する基準電圧選択型ＤＡ変換回路
を例に採って説明したが、デジタルデータのビット数と
してはこれらに限られるものではない。また、デジタル
データを上位側と下位側に分けるビット数も任意に設定
可能である。
【００５２】以上説明した第１〜第３実施形態に係る基
準電圧選択型ＤＡ変換回路は、例えば、駆動回路一体型
表示装置の駆動回路を構成する基準電圧選択型ＤＡ変換
回路として用いることができる。
【００５３】図７は、駆動回路一体型液晶表示装置の構
成の一例を示すブロック図である。図７において、画素
が行列状に多数配置されてなる画素部４１に対して、例
えばその左側に垂直（Ｖ）駆動系４２が、例えばその上
側に水平（Ｈ）駆動系４３がそれぞれ配されている。そ
して、これら駆動系４２，４３は、ポリシリコンＴＦＴ
等を用いて画素部４１と同一の透明絶縁基板（例えば、
ガラス基板）上に一体的に形成されている。この透明絶
縁基板は、もう一枚の透明絶縁基板と所定の間隔をもっ
て対向配置され、両基板間に液晶層を保持することによ
ってＬＣＤパネル４４を構成している。
【００５４】画素部４１の構成の一例を図８に示す。図
８において、行列状に配置された画素５０の各々は、画
素トランジスタであるＴＦＴ５１と、このＴＦＴ５１の
ドレイン電極に画素電極が接続された液晶セル５２と、
ＴＦＴ５１のドレイン電極に一方の電極が接続された補
助キャパシタ５３とから構成されている。そして、ＴＦ
Ｔ５１のゲート電極がゲート線…，５４ｍ−１，５４
ｍ，５４ｍ＋１，…に接続され、ソース電極がデータ線
（信号線）…，５５ｎ−１，５５ｎ，５５ｎ＋１，…に
接続されている。また、液晶セル５２の対向電極および
補助キャパシタ５３の他方の電極には、コモン電位ＶＣ
ＯＭが与えられている。
【００５５】この画素部４１の駆動に際しては、一般的
に、各画素５０に印加する信号の極性を１水平期間（１
Ｈ）ごとに反転させる１Ｈ反転駆動法が採られる。ま
た、この１Ｈ反転駆動法に対してコモン反転駆動法を組
み合わせることにより、水平駆動系４３の低電圧化を実
現できる。ここで、コモン反転駆動法とは、各画素５０
における液晶セル５２の対向電極に共通に印加するコモ
ン電位ＶＣＯＭを１Ｈごとに反転させる駆動方法であ
る。
【００５６】垂直駆動系４２は、Ｖドライバ４２１によ
って構成されている。Ｖドライバ４２１は例えばシフト
レジスタからなり、垂直スタートパルスＶＳＴに応答し
て垂直クロックパルスＶＣＫに同期してシフト動作を行
うことで、画素部４１の各画素を行単位で選択する垂直
走査を行う。水平駆動系４３は、例えば、Ｈスキャナ４
３１、サンプリング＆ラッチ回路４３２およびＤＡ変換
回路４３３を有する構成となっている。Ｈスキャナ４３
１は例えばシフトレジスタからなり、水平スタートパル
スＨＳＴに応答して水平クロックパルスＨＣＫに同期し
て順にサンプリングパルスを出力する。
【００５７】サンプリング＆ラッチ回路４３２は、Ｈス
キャナ４３１から順に出力されるサンプリングパルスに
同期してデジタルデータを順次サンプリングし、さらに
サンプリングしたデータをラッチする。ＤＡ変換回路４
３３は、サンプリング＆ラッチ回路４３２でサンプリン
グされかつラッチされたデジタルデータを、画素部４１
のデータ線…，５５ｎ−１，５５ｎ，５５ｎ＋１，…ご
とにアナログ信号に変換してこれらデータ線に書き込
む。
【００５８】このＤＡ変換回路４３３として、先述した
各実施形態に係る基準電圧変換型ＤＡ変換回路が用いら
れる。本例に係る駆動回路一体型液晶表示装置において
は、先述した各実施形態に係る基準電圧変換型ＤＡ変換
回路を構成する基準電圧発生回路、セレクト信号発生回
路および選択回路のうち、基準電圧発生回路が外部回路
として設けられ、セレクト信号発生回路および選択回路
がＬＣＤパネル４４上に形成されることになる。このと
き、外部から供給される基準電圧を選択回路に伝送する
基準電圧線もＬＣＤパネル４４上に配線されることにな
る。ただし、基準電圧発生回路についても、ＬＣＤパネ
ル４４上に画素部４１と一体的に形成することも可能で
ある。
【００５９】ここで、一例として、図１に示した第１実
施形態に係る基準電圧選択型ＤＡ変換回路、即ち４ビッ
トのデジタルデータを１６通りの電圧値のアナログ信号
に変換する基準電圧選択型ＤＡ変換回路を用いた場合の
動作について説明する。このとき、４ビットのデジタル
データ（１６通りの電圧値）により１６階調表示が行わ
れる。また、図１の出力線１５が図８のデータ線（信号
線）…，５５ｎ−１，５５ｎ，５５ｎ＋１，…の各々に
対応する。
【００６０】ここでは、ある１つの基準電圧、例えば一
番低い基準電圧Ｖｒｅｆ１を例に採って、図２のタイミ
ングチャートを用いて説明するものとする。信号を画素
に１水平期間ごとに線順次で書き込む際に、先ず最初
は、下位２ビットの階調レベル（電圧値Ｖ１）を全ての
データ線…，５５ｎ−１，５５ｎ，５５ｎ＋１，…に書
き込む。全てのデータ線の容量を充電する時間が経過し
た後、時刻ｔ１で階調セレクト信号（図１のセレクト信
号）が“Ｌ”レベルになる。これにより、その階調に対
応する信号線電位が確定される。このとき、他の階調に
ついても、この状態でデータ線…，５５ｎ−１，５５
ｎ，５５ｎ＋１，…に電荷が充電されていることにな
る。
【００６１】次に、基準電圧Ｖｒｅｆ１が次の階調レベ
ル（電圧値Ｖ２）に変化し、時刻ｔ２で階調セレクト信
号が“Ｌ”レベルになることで、最初に書き込んだ階調
レベル以外に対応するデータ線の全てに電圧値Ｖ２を書
き込む。このときの時間、即ち時刻ｔ１から時刻ｔ２ま
での時間は、最初の階調レベル（電圧値Ｖ１）を既に書
き込んでいることから、短時間で書き込みを行えるため
に短くて良い。すなわち、時分割によって書き込む構成
を採ることにより、それぞれの階調レベルの書き込み時
間を変えることができる。以降、電圧値Ｖ３，Ｖ４を順
次書き込む動作を行う。このようにして、下位２ビット
（４階調）分の動作が繰り返される。
【００６２】上述したように、駆動回路一体型液晶表示
装置において、その駆動回路を構成するＤＡ変換回路と
して、先述した第１実施形態に係る基準電圧選択型ＤＡ
変換回路を用いることにより、当該ＤＡ変換回路は基準
電圧線が４本で済み、しかも選択回路１３を極めて少な
いトランジスタ数で構成できることから、基準電圧線の
配線スペースも含めて回路規模を大幅に縮小化できるた
め、このＤＡ変換回路を含む駆動回路を配置する額縁の
縮小化、ひいてはＬＣＤパネル４４の縮小化が可能とな
る。
【００６３】しかも、トランジスタ数を大幅に削減でき
ることから、配置スペースに余裕ができる分だけ個々の
トランジスタのサイズを大きく設定でき、これにより大
きな電流をトランジスタに流すことができることになる
ため、データ線…，５５ｎ−１，５５ｎ，５５ｎ＋１，
…に対する書き込み特性の向上も可能となる。また、基
準電圧線の本数を削減できることで、その削減できた基
準電圧線の容量を駆動する分だけ消費電力を低減できる
ため、本液晶表示装置全体の低消費電力化も可能とな
る。
【００６４】ここでは、第１実施形態に係る基準電圧選
択型ＤＡ変換回路を用いた場合を例に採って説明した
が、先述した第２，第３実施形態に係る基準電圧選択型
ＤＡ変換回路についても同様に用いることが可能であ
り、この場合にも同様の作用効果を得ることができる。
【００６５】次に、デジタルデータを上位側と下位側と
に分ける理由について説明する。先ず、時分割で階調レ
ベルを与えるやり方としては、全ての階調レベル（電圧
値）を１つの基準電圧に対して時系列で持たせ、それら
の階調レベルをデジタルデータに基づいて時分割にて選
択する方法を採ることもできる。しかしながら、この場
合、階調レベルが大きくことなる２つの電圧値を続けて
書き込む際に、その書き込みに時間を要することにな
る。
【００６６】このとき、この書き込みを短時間で行える
ようにするためには、大きな電流を流せば良いことにな
る。しかしながら、大きな電流を扱えるようにするため
には階調選択回路を構成するＭＯＳトランジスタのサイ
ズを大きくしなければならない。その結果、基準電圧選
択型ＤＡ変換回路の回路規模が大きくなり、駆動回路一
体型液晶表示装置において、額縁の限られたスペース内
に当該ＤＡ変換回路を含む駆動回路を搭載するのが困難
になったり、あるいは当該ＤＡ変換回路を含む駆動回路
を搭載することで額縁のサイズが大きくなってしまう。
【００６７】これに対して、デジタルデータを上位側と
下位側とに分けることで、大きい単位で分割された基準
電圧の１つを先ず上位側ビットのデータで選択し、その
選択した基準電圧について細かく分割されかつ時系列で
並んだ電圧値を下位側ビットのデータで時分割にて選択
することができることから、続けて書き込むときの電位
差を小さく設定できるため、書き込みを短時間で行える
ことになる。これにより、階調選択回路を構成するトラ
ンジスタには小さな電流を流すことで書き込みを行える
ため、トランジスタサイズを小さく設定できる。その結
果、基準電圧選択型ＤＡ変換回路の回路規模のさらなる
縮小化、ひいては額縁のさらなる縮小化が可能となる。
【００６８】なお、本適用例では、液晶表示装置に適用
した場合を例に採って説明したが、これに限られるもの
ではなく、ＥＬ表示装置など、駆動回路一体型の表示装
置全般に適用可能である。ただし、上記各実施形態に係
る基準電圧選択型ＤＡ変換回路については、駆動回路一
体型の表示装置に用いられる場合に限られるものではな
く、駆動回路をＬＣＤパネル外に持つ構成の表示装置の
場合にも、そのＤＡ変換回路として用いることが可能で
ある。
【００６９】上記適用例に係る駆動回路一体型液晶表示
装置は、例えば、携帯電話機やＰＤＡなどの携帯端末に
その出力表示部として搭載されて用いられる。図９は、
本発明に係る携帯端末、例えば携帯電話機の構成の概略
を示す外観図である。
【００７０】本例に係る携帯電話機は、装置筐体６１の
前面側に、スピーカ部６２、表示部６３、操作部６４お
よびマイク部６５を上部側から順に配置された構成とな
っている。かかる構成の携帯電話機において、表示部６
３には例えば液晶表示装置が用いられ、この液晶表示装
置として先述した適用例に係る駆動回路一体型液晶表示
装置が用いられる。
【００７１】このように、携帯電話機において、その表
示部６３として、先述した適用例に係る駆動回路一体型
液晶表示装置を用いることにより、当該液晶表示装置は
ＬＣＤパネルの縮小化が可能であるため、携帯電話機本
体のさらなる小型化に大きく寄与でき、また低消費電力
化が可能であるため、バッテリー電源による連続使用可
能時間の長時間化が図れることになる。
【００７２】なお、ここでは、駆動回路一体型表示装置
を携帯電話機に搭載した場合を例に採って説明したが、
これに限られるものではなく、親子電話の子機やＰＤＡ
など携帯端末全般に搭載可能である。
【００７３】
【発明の効果】以上説明したように、本発明によれば、
基準電圧選択型ＤＡ変換回路、これを含む駆動回路を用
いた表示装置または当該表示装置を表示部として搭載し
た携帯端末において、複数信号レベル（表示装置の場合
は複数階調レベル）分の電圧値を時系列で持つ基準電圧
を発生させ、デジタルデータのビット情報に基づいて基
準電圧における複数信号レベル分の電圧値のいずれかを
時分割にて選択する構成を採ることで、基準電圧を伝送
する基準電圧線および選択回路を構成するトランジスタ
数を減らすことができるため、回路規模の縮小化を図る
ことができ、それに伴って多階調化への対応が可能とな
る。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＤＡ変換回路の回
路例を示す回路図である。
【図２】第１実施形態に係るＤＡ変換回路の回路の回路
動作を説明するためのタイミングチャートである。
【図３】本発明の第２実施形態に係るＤＡ変換回路の回
路例を示す回路図である。
【図４】第２実施形態に係るＤＡ変換回路の回路の回路
動作を説明するためのタイミングチャートである。
【図５】本発明の第３実施形態に係るＤＡ変換回路の回
路例を示す回路図である。
【図６】第３実施形態に係るＤＡ変換回路の回路の回路
動作を説明するためのタイミングチャートである。
【図７】本発明に係る駆動回路一体型液晶表示装置の構
成の一例を示すブロック図である。
【図８】画素部の構成の一例を示す回路図である。
【図９】本発明に係る携帯電話機の構成の概略を示す外
観図である。
【符号の説明】
１１，２１，３１…基準電圧発生回路、１２，２２，３
２…セレクト信号発生回路、１３，２３，３３…選択回
路、１４−１〜１４−４，２４−１〜２４−８，３４−
１〜３４−１６…基準電圧線、４１…画素部、４２…垂
直駆動系、４３…水平駆動系、４３３…基準電圧選択型
ＤＡ変換回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 Ｋ 3/36 3/36 Ｈ０３Ｍ 1/66 Ｈ０３Ｍ 1/66 Ｃ (72)発明者 前川 敏一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 2H093 NA16 NA51 NC23 NC24 NC26 NC34 ND06 ND42 5C006 AF83 BB16 BC20 BF24 BF34 BF42 FA41 5C080 AA06 AA10 BB05 DD22 EE29 FF11 JJ02 JJ04 KK07 5J022 AB09 BA06 BA10 CB01 CE01 CF07 CG01

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 複数信号レベル分の電圧値を時系列で持
    つ基準電圧を発生する基準電圧発生手段と、 デジタルデータのビット情報に基づいて前記基準電圧に
    おける複数信号レベル分の電圧値のいずれかを選択する
    ためのセレクト信号を発生するセレクト信号発生手段
    と、 前記セレクト信号発生手段から出力される前記セレクト
    信号に基づいて前記基準電圧における複数信号レベル分
    の電圧値のいずれかを時分割にて選択してその電圧値の
    アナログ信号を出力する選択手段とを備えたことを特徴
    とするＤＡ変換回路。
  2. 【請求項２】 前記基準電圧発生手段は、デジタルデー
    タの上位側のビット数に対応した複数の基準電圧を発生
    するとともに、これら複数の基準電圧の各々に対してデ
    ジタルデータの下位側のビット数に対応した数の電圧値
    を設定し、 前記セレクト信号発生手段は、デジタルデータの下位側
    のビット情報に基づいて前記セレクト信号を発生するこ
    とを特徴とする請求項１記載のＤＡ変換回路。
  3. 【請求項３】 画素が行列状に多数配置されてなる画素
    部と、デジタルデータをアナログ信号に変換し、このア
    ナログ信号によって前記画素部の各画素を駆動するＤＡ
    変換回路とを具備する表示装置であって、 前記ＤＡ変換回路は、 複数階調分の電圧値を時系列で持つ基準電圧を発生する
    基準電圧発生手段と、デジタルデータのビット情報に基
    づいて前記基準電圧における複数階調分の電圧値のいず
    れかを選択するための階調セレクト信号を発生するセレ
    クト信号発生手段と、 前記セレクト信号発生手段から出力される前記階調セレ
    クト信号に基づいて前記基準電圧における複数階調分の
    電圧値のいずれかを時分割にて選択してその電圧値のア
    ナログ信号を前記画素部のデータ線の各々に出力する階
    調選択手段とを有することを特徴とする表示装置。
  4. 【請求項４】 前記ＤＡ変換回路は、少なくとも、前記
    セレクト信号発生手段、前記階調選択手段および前記基
    準電圧発生手段から前記階調選択手段に基準電圧を伝送
    する基準電圧線が前記画素部と同一基板上に一体形成さ
    れていることを特徴とする請求項３記載の表示装置。
  5. 【請求項５】 前記基準電圧発生手段は、デジタルデー
    タの上位側のビット数に対応した複数の基準電圧を発生
    するとともに、これら複数の基準電圧の各々に対してデ
    ジタルデータの下位側のビット数に対応した数の電圧値
    を設定し、 前記セレクト信号発生手段は、デジタルデータの下位側
    のビット情報に基づいて前記階調セレクト信号を発生す
    ることを特徴とする請求項４記載の表示装置。
  6. 【請求項６】 前記ＤＡ変換回路は、前記画素部の各画
    素に対して信号を１水平期間ごとに線順次に書き込むこ
    とを特徴とする請求項３記載の表示装置。
  7. 【請求項７】 前記画素の電気光学素子が液晶セルであ
    ることを特徴とする請求項３記載の表示装置。
  8. 【請求項８】 前記画素の電気光学素子がエレクトロル
    ミネッセンス素子であることを特徴とする請求項３記載
    の表示装置。
  9. 【請求項９】 画素が行列状に多数配置されてなる画素
    部と、デジタルデータをアナログ信号に変換し、このア
    ナログ信号によって前記画素部の各画素を駆動するＤＡ
    変換回路とを具備し、 前記ＤＡ変換回路が、複数階調分の電圧値を時系列で持
    つ基準電圧を発生する基準電圧発生手段と、デジタルデ
    ータのビット情報に基づいて前記基準電圧における複数
    階調分の電圧値のいずれかを選択するための階調セレク
    ト信号を発生するセレクト信号発生手段と、前記セレク
    ト信号発生手段から出力される前記階調セレクト信号に
    基づいて前記基準電圧における複数階調分の電圧値のい
    ずれかを時分割にて選択して出力する階調選択手段とを
    有してなる表示装置を出力表示部として搭載したことを
    特徴とする携帯端末。
  10. 【請求項１０】 前記表示装置が液晶表示装置であるこ
    とを特徴とする請求項９記載の携帯端末。
  11. 【請求項１１】 前記表示装置がエレクトロルミネッセ
    ンス表示装置であることを特徴とする請求項９記載の携
    帯端末。
JP2001214905A 2001-07-16 2001-07-16 Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末 Pending JP2003029687A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001214905A JP2003029687A (ja) 2001-07-16 2001-07-16 Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末
EP02741411A EP1408480A4 (en) 2001-07-16 2002-07-03 DA TRANSFER CIRCUIT, DISPLAY THEREFORE AND MOBILE TERMINAL WITH DISPLAY
US10/380,368 US20040041801A1 (en) 2001-07-16 2002-07-03 Da converting circuit, display using the same, and mobile terminal having the display
PCT/JP2002/006757 WO2003009271A1 (fr) 2001-07-16 2002-07-03 Circuit de conversion n/a, afficheur l'utilisant et terminal mobile muni de cet afficheur
CNB028027647A CN100489944C (zh) 2001-07-16 2002-07-03 Da转换电路、使用此电路的显示器、以及具有此显示器的移动终端
TW091114983A TWI223788B (en) 2001-07-16 2002-07-05 D/A conversion circuit, display apparatus using D/A conversion circuit, and portable terminal mounted with the display apparatus
US11/640,576 US20070097063A1 (en) 2001-07-16 2006-12-18 D/A converter circuit, display unit with the D/A converter circuit, and mobile terminal having the display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214905A JP2003029687A (ja) 2001-07-16 2001-07-16 Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末

Publications (1)

Publication Number Publication Date
JP2003029687A true JP2003029687A (ja) 2003-01-31

Family

ID=19049645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214905A Pending JP2003029687A (ja) 2001-07-16 2001-07-16 Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末

Country Status (6)

Country Link
US (2) US20040041801A1 (ja)
EP (1) EP1408480A4 (ja)
JP (1) JP2003029687A (ja)
CN (1) CN100489944C (ja)
TW (1) TWI223788B (ja)
WO (1) WO2003009271A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209057B2 (en) 2005-04-19 2007-04-24 Mitsubishi Denki Kabushiki Kaisha Decode circuitry and a display device using the same
WO2007058408A1 (en) * 2005-11-21 2007-05-24 Anapass Inc. Decoding circuit for flat panel display
KR100732833B1 (ko) 2006-06-05 2007-06-27 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
JP2007310361A (ja) * 2006-05-19 2007-11-29 Samsung Electronics Co Ltd 表示装置とその駆動装置及び駆動方法
US7394419B2 (en) 2006-04-06 2008-07-01 Mitsubishi Electric Corporation Decoding circuit for decoding multibit data, and a display apparatus utilizing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
KR20060047947A (ko) * 2004-07-22 2006-05-18 삼성전자주식회사 유기 전기 발광 표시장치
KR100592640B1 (ko) * 2004-07-27 2006-06-26 삼성에스디아이 주식회사 발광 표시장치 및 주사 구동부
JP4676183B2 (ja) * 2004-09-24 2011-04-27 パナソニック株式会社 階調電圧生成装置，液晶駆動装置，液晶表示装置
JP4887799B2 (ja) * 2006-01-20 2012-02-29 ソニー株式会社 表示装置および携帯端末
TWI406211B (zh) * 2008-04-23 2013-08-21 Pervasive Display Co Ltd 資料驅動電路、顯示裝置及顯示裝置之控制方法
JP5939698B1 (ja) * 2015-07-08 2016-06-22 豊中計装株式会社 アナログデジタル信号混合伝送装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69020036T2 (de) * 1989-04-04 1996-02-15 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen.
JP2676092B2 (ja) * 1991-03-27 1997-11-12 株式会社 半導体エネルギー研究所 電気光学装置
JPH056025A (ja) 1991-06-28 1993-01-14 Mita Ind Co Ltd 感光性トナーおよび電子写真感光体
JPH0535200A (ja) * 1991-07-31 1993-02-12 Hitachi Ltd 表示装置とその駆動方法
JP3235121B2 (ja) * 1991-07-31 2001-12-04 日本電気株式会社 液晶駆動回路
JPH05100635A (ja) * 1991-10-07 1993-04-23 Nec Corp アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法
JP3544996B2 (ja) 1991-12-11 2004-07-21 富士通株式会社 多階調液晶表示装置
JPH05297828A (ja) * 1992-04-17 1993-11-12 Fujitsu Ltd 多階調アクティブマトリックス液晶駆動回路
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
US5619203A (en) * 1994-10-21 1997-04-08 Lucent Technologies Inc. Current source driven converter
JP3277106B2 (ja) * 1995-08-02 2002-04-22 シャープ株式会社 表示装置の駆動装置
JPH1096961A (ja) * 1997-07-26 1998-04-14 Semiconductor Energy Lab Co Ltd プロジエクション型表示装置／携帯型コンピューター／ビューファインダー
JP3464599B2 (ja) * 1997-10-06 2003-11-10 株式会社 日立ディスプレイズ 液晶表示装置
JP3905202B2 (ja) * 1997-12-08 2007-04-18 株式会社 沖マイクロデザイン 液晶表示装置の駆動回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209057B2 (en) 2005-04-19 2007-04-24 Mitsubishi Denki Kabushiki Kaisha Decode circuitry and a display device using the same
WO2007058408A1 (en) * 2005-11-21 2007-05-24 Anapass Inc. Decoding circuit for flat panel display
US7969338B2 (en) 2005-11-21 2011-06-28 Anapass Inc. Decoding circuit for flat panel display
US7394419B2 (en) 2006-04-06 2008-07-01 Mitsubishi Electric Corporation Decoding circuit for decoding multibit data, and a display apparatus utilizing the same
JP2007310361A (ja) * 2006-05-19 2007-11-29 Samsung Electronics Co Ltd 表示装置とその駆動装置及び駆動方法
KR100732833B1 (ko) 2006-06-05 2007-06-27 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치

Also Published As

Publication number Publication date
CN1471701A (zh) 2004-01-28
EP1408480A1 (en) 2004-04-14
US20040041801A1 (en) 2004-03-04
WO2003009271A1 (fr) 2003-01-30
TWI223788B (en) 2004-11-11
EP1408480A4 (en) 2006-01-25
US20070097063A1 (en) 2007-05-03
CN100489944C (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
KR100228248B1 (ko) 전압 출력 회로 및 화상 표시 장치
KR100860632B1 (ko) 액티브 매트릭스형 표시장치 및 이것을 이용한 휴대단말
US6504522B2 (en) Active-matrix-type image display device
US20070097063A1 (en) D/A converter circuit, display unit with the D/A converter circuit, and mobile terminal having the display unit
US20020135556A1 (en) Display, method for driving the same, and portable terminal
JP2003233357A (ja) 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
KR100930162B1 (ko) 표시 장치 및 휴대 단말기
KR20050009977A (ko) 아날로그 버퍼 회로, 표시 장치 및 휴대 단말기
JP2006227272A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243232A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006227271A (ja) 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JPH09138670A (ja) 液晶表示装置の駆動回路
JP2003122326A (ja) 表示装置
KR0127102B1 (ko) 표시장치의 구동회로
JP2006243233A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
KR20080002683A (ko) Ｄ／ａ 변환기 회로, 액정 구동 회로 및 액정 표시 장치
US7898516B2 (en) Liquid crystal display device and mobile terminal
JPH09106265A (ja) 電圧出力回路および画像表示装置
JP2002174823A (ja) アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末
JP2004198672A (ja) 表示装置および携帯端末
JP4288849B2 (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2004226435A (ja) 表示装置および携帯端末
JP2004191536A (ja) 表示装置およびその駆動方法、並びに携帯端末
JPH09120269A (ja) 液晶表示装置用駆動回路、液晶表示装置及び液晶表示装置の駆動方法
JP2007183670A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041025

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041119