JPH0535200A - 表示装置とその駆動方法 - Google Patents
表示装置とその駆動方法Info
- Publication number
- JPH0535200A JPH0535200A JP3191500A JP19150091A JPH0535200A JP H0535200 A JPH0535200 A JP H0535200A JP 3191500 A JP3191500 A JP 3191500A JP 19150091 A JP19150091 A JP 19150091A JP H0535200 A JPH0535200 A JP H0535200A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image signal
- circuit
- voltage generating
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】本発明は、マトリクス表示装置において表示電
圧を発生するための回路の簡素化と動作速度の低減化を
計り、装置の低価格化と高精細で多色表示の両方を同時
に実現する中間調駆動法及び、駆動回路を提供するにあ
る。 【構成】表示電圧を発生する表示回路３は、画像信号処
理回路８，第１の表示電圧発生手段３Ａ，第２の表示電
圧発生手段３Ｂ及び、線順次タイミング回路３Ｃで構成
される。前記、第１と第２の表示電圧発生手段の組合わ
せにより表示電圧を発生する。 【効果】本発明により、低消費電力，低価格，高画質，
高機能のディスプレイ装置を実現できる。
圧を発生するための回路の簡素化と動作速度の低減化を
計り、装置の低価格化と高精細で多色表示の両方を同時
に実現する中間調駆動法及び、駆動回路を提供するにあ
る。 【構成】表示電圧を発生する表示回路３は、画像信号処
理回路８，第１の表示電圧発生手段３Ａ，第２の表示電
圧発生手段３Ｂ及び、線順次タイミング回路３Ｃで構成
される。前記、第１と第２の表示電圧発生手段の組合わ
せにより表示電圧を発生する。 【効果】本発明により、低消費電力，低価格，高画質，
高機能のディスプレイ装置を実現できる。
Description
【産業上の利用分野】本発明は、画像表示装置の駆動法
及び駆動回路に係り、簡単な回路により高画質の中間調
を表示するに最適な表示装置とその駆動方法を提供する
にある。
及び駆動回路に係り、簡単な回路により高画質の中間調
を表示するに最適な表示装置とその駆動方法を提供する
にある。
【従来の技術】従来の表示装置において中間調を表示す
る技術として特開平2−264294 号がある。本発明と直接
関係のある回路部分を図１６に示す。１００はアナログ
ゲート、１０１はホールドコンデンサ、１０２は出力バ
ッファ回路、１０３はレベルシフタである。この公知例
に示されているように液晶の明るさを決めるためのステ
ップ状の電圧ＡＳはデイスプレイパネルに表示する階調
（１６階調）数だけの電圧レベルを有する。この電圧
は、タイミング信号Ｒｐｗ（ｉ）のタイミングによって
アナログゲート１００を介して取り込まれる。この場
合、タイミング信号Ｒｐｗ（ｉ）の立ち下がり時の電圧
ＡＳを保持する。前記タイミング信号Ｒｐｗ（ｉ）のパ
ルス幅が、階調情報によって変化するためにアナログゲ
ート１００の電圧が変化する。これによって、中間調表
示が可能となる。
る技術として特開平2−264294 号がある。本発明と直接
関係のある回路部分を図１６に示す。１００はアナログ
ゲート、１０１はホールドコンデンサ、１０２は出力バ
ッファ回路、１０３はレベルシフタである。この公知例
に示されているように液晶の明るさを決めるためのステ
ップ状の電圧ＡＳはデイスプレイパネルに表示する階調
（１６階調）数だけの電圧レベルを有する。この電圧
は、タイミング信号Ｒｐｗ（ｉ）のタイミングによって
アナログゲート１００を介して取り込まれる。この場
合、タイミング信号Ｒｐｗ（ｉ）の立ち下がり時の電圧
ＡＳを保持する。前記タイミング信号Ｒｐｗ（ｉ）のパ
ルス幅が、階調情報によって変化するためにアナログゲ
ート１００の電圧が変化する。これによって、中間調表
示が可能となる。
【発明が解決しようとする課題】上記方式は、特にディ
スプレイパネルを駆動するときに他の方式と比較して回
路が簡単になるが、階調数が１６階調以上でしかも駆動
のデューティ比が小さくなる（走査線が増加）と１階調
あたりの時間が短くなりアナログゲート１００を高速で
動作させる必要がある。このために、回路の消費電力が
増加するばかりか、レベルシフタ１０３の出力信号であ
るタイミング信号Ｒｐｗ（ｉ）からのノイズがアナログ
ゲート１００の出力信号に重畳する。これによって、デ
ィスプレイパネルの表示が不均一になりさらに、固定ノ
イズパターンが発生する。本発明の目的は、表示電圧を
発生するための表示回路の動作速度を低減し回路の出力
端子間の表示電圧のバラツキを低減し高表示品質ディス
プレイを実現するとともに、回路の小型化，低消費電力
化，高信頼性化を同時に満足する装置を提供するもので
ある。
スプレイパネルを駆動するときに他の方式と比較して回
路が簡単になるが、階調数が１６階調以上でしかも駆動
のデューティ比が小さくなる（走査線が増加）と１階調
あたりの時間が短くなりアナログゲート１００を高速で
動作させる必要がある。このために、回路の消費電力が
増加するばかりか、レベルシフタ１０３の出力信号であ
るタイミング信号Ｒｐｗ（ｉ）からのノイズがアナログ
ゲート１００の出力信号に重畳する。これによって、デ
ィスプレイパネルの表示が不均一になりさらに、固定ノ
イズパターンが発生する。本発明の目的は、表示電圧を
発生するための表示回路の動作速度を低減し回路の出力
端子間の表示電圧のバラツキを低減し高表示品質ディス
プレイを実現するとともに、回路の小型化，低消費電力
化，高信頼性化を同時に満足する装置を提供するもので
ある。
【課題を解決するための手段】前記目的を達成するため
に、ディスプレイパネルの表示電極に印加する表示電圧
を発生させる手段として、画像信号をドット単位に分離
するとともに、分離した画像信号に対応して複数の電圧
選択回路を設け、これらの電圧選択回路の並列動作によ
って回路の動作周波数を低減しようとするものである。
に、ディスプレイパネルの表示電極に印加する表示電圧
を発生させる手段として、画像信号をドット単位に分離
するとともに、分離した画像信号に対応して複数の電圧
選択回路を設け、これらの電圧選択回路の並列動作によ
って回路の動作周波数を低減しようとするものである。
【作用】液晶の明るさを決める源表示電圧を複数に分割
し、まず第１の表示電圧発生手段によって前記源表示電
圧を選択し、次に第２の表示電圧発生手段によって第１
の発生手段によって選択された前記源表示電圧をさらに
選択する。このように、第１と、第２の表示電圧発生手
段の並列動作によって、目的とする画像信号の階調に応
じた源表示電圧の選択時間を大幅に短縮することができ
る。源表示電圧の選択時間を大幅に短縮できるために選
択回路に用いているスイッチのサイズを大幅に縮小で
き、これによって、スイッチを制御するための制御信号
からのノイズを低減でき、出力信号のＳ／Ｎ比を向上で
きる。更に、回路の低消費電力化，高信頼性化を実現で
きる。
し、まず第１の表示電圧発生手段によって前記源表示電
圧を選択し、次に第２の表示電圧発生手段によって第１
の発生手段によって選択された前記源表示電圧をさらに
選択する。このように、第１と、第２の表示電圧発生手
段の並列動作によって、目的とする画像信号の階調に応
じた源表示電圧の選択時間を大幅に短縮することができ
る。源表示電圧の選択時間を大幅に短縮できるために選
択回路に用いているスイッチのサイズを大幅に縮小で
き、これによって、スイッチを制御するための制御信号
からのノイズを低減でき、出力信号のＳ／Ｎ比を向上で
きる。更に、回路の低消費電力化，高信頼性化を実現で
きる。
【実施例】図１に本発明によるディスプレイ装置の全体
の構成例を示す。装置は、画像を表示するディスプレイ
パネル１，前記ディスプレイパネル１の走査電極１Ｃ，
１Ｄを駆動する走査回路２，表示電極１Ａ，１Ｂを駆動
する表示回路３，前記走査回路２と表示回路３を制御す
るコントロール回路４，源表示電圧Ｖｄｉｓｐを発生す
る源表示電圧発生回路５，マイクロプロッセ等で構成さ
れる外部システム６及び、前記外部システム６との情報
の伝達を行うバス信号線７で構成される。また、前記表
示回路３は、コントロール回路４から入力される画像信
号ＤＡＴＡの処理を行う画像信号処理回路８，画像信号
ＤＡＴＡと源表示電圧Ｖｄｉｓｐとから前記ディスプレ
イパネル１を駆動するための表示電圧を発生する第１の
表示電圧発生手段３Ａと第２表示電圧発生手段３Ｂ，前
記ディスプレイパネル１を線順次駆動するための線順時
タイミング回路３Ｃで構成される。以下、図１に示した
本発明の実施例を順を追って詳細に説明する。ディスプ
レイパネル１の一実施例を図２に示す。ディスプレイパ
ネル１は、複数の表示電極１Ａ，１Ｂ，複数の走査電極
１Ｃ，１Ｄ，前記表示電極１Ａ，１Ｂと複数の走査電極
１Ｃ，１Ｄの交点に配置されたＴＦＴ（Thin Film Tran
sisitor)１Ｅ，前記ＴＦＴに接続されて表示画素となる
液晶１Ｆで構成される。走査電極１Ｃ，１Ｄには、走査
電圧Ｖｇ１〜Ｖｇｎが印加され、ＴＦＴ１Ｅをライン毎
に順次駆動する。一方、表示電極１Ａ，１Ｂには、液晶
の明るさを決める表示電圧Ｖｄ１〜Ｖｄｍが走査電圧の
タイミングに合わせて印加される。ディスプレイパネル
１の構成は、本発明にとらわれることなく、例えばエレ
クトロルミネセンス，プラズマ等の他の表示体でも良く
特に限定するものでない。また、パネルを構成する電極
構成及び、表示体を駆動する駆動素子についても特に限
定するものでない。画像信号処理回路８は、コントロー
ル回路からの画像信号ＤＡＴＡを順次取り込み、これを
第１の画像信号ＤＡＴＡ１と第の２画像信号ＤＡＴＡ２
に分離して、第１の表示電圧発生手段３Ａ及び、第２表
示電圧発生手段３Ｂに入力する。なお、画像信号ＤＡＴ
Ａは、それぞれの表示画素の階調情報を含むカラー信号
でも良くその形態については特に限定するものでない。
次に、本発明の特徴である第１の表示電圧発生手段３
Ａ，第２の表示電圧発生手段３Ｂ及び、線順次タイミン
グ回路３Ｃの実施例を図３を用いて説明する。第１の表
示電圧発生手段３Ａは、選択信号発生回路９と電圧選択
回路１０Ａ，１０Ｂで構成される。選択信号発生回路９
には、画像信号処理回路８から第１の画像信号ＤＡＴＡ
１が入力される。また、電圧選択回路１０Ａ，１０Ｂに
は源表示電圧回路５から複数の源表示電圧Vdisp1〜Vdis
pkが入力される。電圧選択回路１０Ａ，１０Ｂは、選択
信号ＳＬ１〜ＳＬｍによってＶｓｉｇ１〜Ｖｓｉｇｋの
いずれかの電圧を選択する。なお、電圧選択回路１０
Ａ，１０Ｂは、アナログ電圧を伝達するものであれば良
く、その構成については特に限定しない。一方、第２の
表示電圧発生手段３Ｂは、サンプリング制御回路１１と
サンプリングスイッチ回路１２Ａ，１２Ｂで構成され
る。サンプリング制御回路１１には、画像信号処理回路
８から第２の画像信号ＤＡＴＡ２が入力され、この信号
によってサンプリング信号Φ１〜Φｍを発生する。ま
た、サンプリング回路１２Ａ，１２Ｂは、前記したサン
プリング信号Φ１〜Φｍのタイミングにより電圧選択回
路１０Ａ，１０Ｂで選択された電圧を取り込み出力す
る。なお、サンプリングスイッチ回路１２Ａ，１２Ｂ
は、アナログ電圧を伝達するものであれば良く、その構
成については特に限定しない。最後に、線順次タイミン
グ回路３Ｃは、キャパシタ１３Ａ，１３Ｂ，スイッチ回
路１４Ａ，１４Ｂ，キャパシタ１５Ａ，１５Ｂ及び、出
力バッファ回路１６Ａ，１６Ｂで構成される。スイッチ
回路１４Ａ，１４Ｂは、アナログ電圧を伝達するもので
あれば良く、その構成については特に限定しない。キャ
パシタ１３Ａ，１３Ｂは、前記第２の表示電圧発生手段
３Ｂに含めても良く、同一の効果が得られるものであれ
ば、その位置については特に限定するものでない。さら
に、このキャパシタ１３Ａ，１３Ｂは、スイッチ回路１
４Ａ，１４ＢがＭＯＳ ＦＥＴで構成されたときにはＭ
ＯＳ ＦＥＴのゲート容量及び配線容量を利用してもよ
くその形態については特に限定しない。このことは、キ
ャパシタ１５Ａ，１５Ｂについても同様である。また、
出力バッファ回路１６Ａ，１６Ｂを省略しても本発明の
効果を損なうものでない。さらについて言えば、前記し
た第１の表示電圧発生手段３Ａ，第２の表示電圧発生手
段３Ｂ及び、線順次タイミング回路３Ｃの全て、もしく
は１部をディスプレイパネル１の内部に含めても良い。
これにより装置の小型化，低価格化が図れる。次に、図
３に示した各部の動作を図４の信号のタイムチャートを
用いて説明する。この実施例は、液晶１Ｆに表示する画
像の階調数を８とし、さらに第１の表示電圧発生手段３
Ａの電圧選択回路１０Ａ，１０Ｂに入力する源表示電圧
Vdispの数を２とした場合である。ＶＳＹＮＣ，ＨＳＹ
ＮＣ信号は、走査回路２を動作させるためのタイミング
信号であり、図１に記載したＴＩＭ２に相当する。これ
らの信号により、走査回路２は、走査電圧Ｖｇ１〜Ｖｇ
ｎを順次発生する。走査電圧のレベルがＶＧＨの時にＴ
ＦＴ１Ｅは、導通状態になり、逆にＶＧＬでは非導通状
態になる。従って、ＴＦＴ１Ｅは１水平ライン毎に導通
状態になり表示電圧が液晶に電圧が書き込まれていく。
電圧選択回路１０Ａ，１０Ｂは、選択信号発生回路９の
出力信号ＳＬ１〜SLmにより源表示電圧のVdisp1またはV
disp2の何れかの電圧を選択して出力する。この時、第
１の画像信号ＤＡＴＡ１は１ｂｉｔの信号である。この
時、Vdisp1及び、Vdisp2は以下に示す電圧波形である。
あるフレーム（例えば偶数フレーム）において、源表示
電圧のVdisp1は、ＶＣを基準にしてＶＢ１，ＶＢ２，Ｖ
Ｂ３，ＶＢ４の４つのレベルからなる。さらに、Ｖｄｉ
ｓｐ２は、ＶＣを基準にしてＶＢ５，ＶＢ６，ＶＢ７，
ＶＢ８の４つのレベルからなる。全体として、ＶＣを基
準にしてＶＢ１〜ＶＢ８の８つレベルからなる。また、
次のフレーム（奇数フレーム）において、Vdisp1はＶＣ
を基準にして−ＶＢ１，−ＶＢ２，−ＶＢ３，−ＶＢ４
の４つのレベルからなる。さらに、Vdisp2は、ＶＣを基
準にして−ＶＢ５，−ＶＢ６，−ＶＢ７，−ＶＢ８の４
つのレベルからなる。全体として、ＶＣを基準にして−
ＶＢ１〜−ＶＢ８の８つレベルからなる。ＶＢ１，ＶＢ
２，ＶＢ３，ＶＢ４及び、ＶＢ５，ＶＢ６，ＶＢ７，Ｖ
Ｂ８の正極性の各レベルは、等間隔でなくとも良く任意
の値であるが特に、液晶の特性に合わせたレベルにする
ことによって良好な中間調及び、ホワイトバランスに優
れたカラー表示が可能となる。このことは、負極性のレ
ベルについても同様である。なお、ＶＣは任意のレベで
ある。また、装置を構成する上でＶＢ１及び、-VB1を０
にすると全体の電圧レベルを１６から１５に低減でき都
合が良い。各レベルの確立時間ｔ１〜ｔ４は、等間隔で
も良く特に限定するものでない。さらに、各レベルの確
立時間ｔ１〜ｔ４の合計の時間ｔ０は、１水平ラインの
選択時間、すなわちＨＳＹＮＣ信号の１周期の時間より
も短くとも良く特に限定するものでない。サンプリング
信号Φ１〜Φｍは、サンプリング制御回路１１に入力さ
れる第２の画像信号ＤＡＴＡ２（２ｂｉｔ）の値によっ
てｔ１〜ｔ４の何れかの期間にＨレベルになりこの結
果、Vdisp1又はVdisp2の何れかのレベルを選択し出力す
る。Vdisp1又はVdisp2の何れかのレベルが選択された後
にこの電圧は、ラッチ信号ＬＡのタイミングでバッハァ
回路１６Ａ，１６Ｂに入力される。バッハァ回路は出力
抵抗が低い回路素子で構成されておりこの出力であるＶ
ｄ１〜Ｖｄｍがディスプレイパネル１の表示電圧とな
る。この動作は、１水平ライン毎に繰り返される。更
に、次のフレームの期間で前記したのと同様の動作を順
次行い、以下これらの動作を繰り返す。なお、サンプリ
ング信号Φ１〜ΦｍがＨからＬに変化するタイミング
は、所望の電圧を確実に取り込む様に決めれば良く特に
限定はしないが、サンプリングスイッチ回路１２Ａ，１
２Ｂ含む回路の遅れ時間（アクイジション時間）を考慮
してVdisp1又はVdisp2の電圧が変化する前に行うと都合
が良い。ここで、第１の表示電圧手段３Ａと第２の表示
電圧発生手段３Ｂ全体の動作例を説明する。ディスプレ
イパネル１に画像を表示する時の明るさを階調１〜階調
８と定め、階調１〜階調８と源表示電圧Vdisp1，Vdisp2
のレベルとの対応を奇数フレームでＶＣ＋ＶＢ１〜ＶＣ
＋ＶＢ８偶数フレームでＶＣ−ＶＢ１〜ＶＣ−ＶＢ８と
定める。例えば、ディスプレイパネル１に階調１を表示
する場合は、サンプリング信号Φ１〜Φｍは時間ｔ１で
Ｈとなり奇数フレームの期間ではＶＣ＋ＶＢ１、偶数フ
レームの期間ではＶＣ−ＶＢ１の電圧が選択される。更
に、階調８を表示する場合は、サンプリング信号Φ１〜
Φｍは時間ｔ４でＨとなり奇数フレームの期間ではＶＣ
＋ＶＢ８、偶数フレームの期間ではＶＣ−ＶＢ８の電圧
が選択される。この動作は、ディスプレイパネル１の表
示電圧Ｖｄ１〜Ｖｄｍ毎に行われる。源表示電圧Vdisp1
及び、Vdisp2の他の実施例を図５に示す。図に記載して
いない信号は、図４と同一であるために省略する。図に
示したように、源表示電圧Vdisp1及び、Vdisp2の電圧極
性を１ライン毎に反転する。また、奇数フレームと偶数
フレームでは電圧の極性を反転し、全体として液晶を交
流駆動するようにしている。図示していないが図４に示
した電圧波形と図５に示した電圧波形を適当に混合して
も良い。この場合、ディスプレイパネル１のフリッカー
を低減でき更に、回路の消費電力を低減できる。全体と
して液晶を交流駆動する電圧波形であれば良く、波形の
形態については特に限定しない。図６にサンプリング信
号Φ１〜Φｍの他の実施例を示す。サンプリング信号
は、第２の画像信号ＤＡＴＡ２に応じてＨからＬに変化
するタイミングがシフトしていく。なお、ＨからＬに変
化するタイミングは、所望の電圧を確実に取り込むよう
に設定すれば良く特に限定しない。図７に源表示電圧Vd
isp1及び、Vdisp2の他の実施例を示す。ステップ状の電
圧の変化は、図４〜図６とは逆に時間とともに減少する
波形である。サンプリング信号の発生タイミングを図４
〜図６と同一とすると液晶の明暗を反転でき都合が良
い。次に、図１に示した画像信号処理回路８の実施例図
８を用いて説明する。画像信号処理回路８は、第１のラ
ッチ回路群１７，第２のラッチ回路群１８で構成され
る。それぞれのラッチ回路群は、ディスプレイ１の横方
向のドット（ｍ個）に対応するようにｍ個のラッチ回路
で構成されている。第１のラッチ回路群１７には、画像
信号ＤＡＴＡ線が接続され、クロック信号CLDATAのタイ
ミングによって画像信号ＤＡＴＡが各ラッチ回路に取り
込まれる。また、第２のラッチ回路群１８には、第１の
ラッチ群１７の出力信号が入力されており、ラッチ信号
LADATAのタイミングによってこの信号を取り込む。な
お、このラッチ信号LADATAは図４に示したＬＡ信号と共
通にしても良い。第２のラッチ回路群１８に取り込まれ
た、画像信号をドット単位で第１の画像信号ＤＡＴＡ１
と第２の画像信号ＤＡＴＡ２に分離し、それぞれの信号
を第１の表示電圧発生手段３Ａ及び、第２の表示電圧発
生手段３Ｂに入力する。図４〜図７に示した実施例の場
合は、前記第１の画像信号ＤＡＴＡ１は1bit，第２の画
像信号ＤＡＴＡ２は２ｂｉｔの合計３ｂｉｔである。従
って、ドット単位の画像信号ＤＡＴＡの構成は、Ｄ２，
Ｄ１，Ｄ０の３ｂｉｔとなる。このうち、最上位ｂｉｔ
のＤ２を第１の画像信号ＤＡＴＡ１、Ｄ１とＤ０を第２
の画像信号ＤＡＴＡ２に振り分ける。図９に、図８に示
した第１のラッチ回路群１７と第２のラッチ回路群１８
の動作を示す。ＶＳＹＮＣ，ＨＳＹＮＣは、図４に示し
た信号と同一である。画像信号はＤＡＴＡは、ＣＬＤＡ
ＴＡの立ち下がりのタイミングで第１のラッチ回路群１
７の１〜ｍの各ラッチ回路に順次取り込まれる。ｍまで
のラッチ回路に画像信号がとりこまれた後にラッチ信号
LADATAの立ち下がりのタイミングで前記画像信号は、第
２ラッチ回路群１８に取り込まれる。この実施例では、
第１のラッチ回路群１７が画像信号ＤＡＴＡを取り込む
方式は、１ドット単位であるが複数ドット単位に取り込
む方式でも良い。複数のドットの画像信号ＤＡＴＡを同
時に取り込むことによって、回路の動作周波数を低減で
きるために、回路の低消費電力化，低コスト化等に有利
である。図１０にカラーディスプレイパネル２０を駆動
するときの実施例を示す。部品番号３Ａ，３Ｂ，３Ｃ，
１は、図３に示した同一番号の部品と同じであるので説
明は省略する。カラーディスプレイパネル２０は、複数
のカラードット１９で構成され、その配置は赤（Ｒ），
緑（Ｇ），青（Ｂ）がそれぞれ縦方向に並んでいる。こ
の配列法は、縦ストライプとも呼ばれている。１画素
は、赤（Ｒ），緑（Ｇ），青（Ｂ）の計３ドットで構成
され、この画素が横方向にＭ画素配列されている。従っ
て、横方向のドット数は、３×Ｍとなり、これにともな
って、第１の表示電圧発生手段３Ａ，第２の表示電圧発
生手段３Ｂ及び、線順次タイミング回路３Ｃは、３×Ｍ
段の回路で構成される。なお、カラードット１９の配列
法は、図１０に示したのに限定されることなく例えば、
図示していないが、赤（Ｒ），緑（Ｇ），青（Ｂ）のカ
ラードットがそれぞれ横方向に配列された横ストライプ
にしても良く特に、配列法については限定しない。図１
１に第１の表示電圧発生手段３Ａ，第２の表示電圧発生
手段３Ｂ及び、線順次タイミング回路３Ｃの他の実施例
を示す。第１の表示電圧発生手段３Ａは、選択信号発生
回路４５と電圧選択回路３９〜４４で構成される。選択
信号発生回路４５は、ＳＬ１〜ＳＬｍの計ｍ個の選択信
号を発生する。また、電圧選択回路３９には源表示電圧
VdispR1とVdispR2、電圧選択回路４０にはVdispG1とVdi
spG2、更に電圧選択回路４１にはVdispB1とVdispB2が入
力される。以下、この順番で源表示電圧と選択回路の対
応させて源表示電圧を各電圧選択回路に入力する。前記
した、VdispR1とVdispR2を図１０に示した赤（Ｒ）のカ
ラードットに対応させ、以下VdispG1とVdispG2を緑
（Ｇ）、VdispB1とVdispB2を青（Ｂ）にそれぞれ対応さ
せると色毎に電圧を設定できるために都合が良い。この
場合、選択信号ＳＬ１，ＳＬ２，ＳＬ３は、それぞれ赤
（Ｒ），緑（Ｇ），青（Ｂ）の画像信号に対応する。以
下、この関係を繰り返す。また、第２の表示電圧発生手
段３Ｂはサンプリング制御回路４６とスイッチ回路２１
〜２６で構成され、更に線順次タイミング回路３Ｃは、
スイッチ回路２７〜３２とバッファ回路３３〜３８で構
成される。バッファ回路３３〜３８の出力電圧ＶＤＲ１
は、図１０に示した赤（Ｒ）に対応し以下、ＶＤＧ１は
緑（Ｇ）、ＶＤＢ１は、青（Ｂ）にそれぞれ対応し以下
この関係でＶＤＲＭ，ＶＤＧＭ，ＶＤＢＭバッファ回路
と各色との対応をさせていく。第２の表示電圧発生手段
３Ｂ及び、線順次タイミング回路３Ｃの動作は、図３の
実施例と同一であるので詳細な説明は省略する。なお、
図３に示したキャパシタ１３Ａ，１３Ｂ，１５Ａ，１５
Ｂと同等の機能をする部品の記載は省略してある。図１
１の実施例は、各色毎の表示電圧の調整を微調すること
ができ液晶カラー表示に最適な駆動装置とすることがで
きる。次に、図１に示した画像信号処理回路８の他の実
施例を図１２に示す。画像信号処理回路８は、処理回路
４７，４８，４９の３組の回路で構成される。処理回路
４７を赤色（Ｒ）、処理回路４８を緑色（Ｇ）、処理回
路４９を青色（Ｂ）に対応させる。このために処理回路
４７〜４９には、それぞれ赤色（Ｒ），緑色（Ｇ），青
色（Ｂ）の各画像信号を独立に入力する。これらの画像
信号は、クロック信号CLDATAのタイミングにより各回路
に取り込まれる。この時の動作は、図９と同一であるの
で詳細な動作は省略する。なお、クロック信号CLDATAに
よる画像信号の取り込みは、各色１ドット単位、又は複
数ドット単位でも良くCLDATAの１クロックで取り込まれ
るドット数については特に限定しない。画像信号処理回
路８に取り込まれた各色の画像信号は、図示していない
が各色毎に第１の画像信号ＤＡＴＡ１及び、第２の画像
信号ＤＡＴＡ２に分離された後に第１の表示電圧発生手
段３Ａ及び、第２の表示発生手段３Ｂにそれぞれ入力さ
れる。なお、ディスプレイパネル１を図１０に示した様
に横方向の画素数がＭ個のカラーパネルとすると、処理
回路４７〜４９はＭ個の回路で構成される。これらの回
路は、中間調を処理できる回路であれば良く、回路の構
成法については特に限定しない。図１に示した第１の表
示電圧発生手段３Ａ，第２の表示電圧発生手段３Ｂ及
び、線順次タイミング回路３Ｃの他の実施例図１３に示
す。第１の表示電圧発生手段３Ａは、サンプリング制御
回路５０とｍ段分のサンプリングスイッチ回路群５１，
５２で構成されるが、計ｍ段のサンプリングスイッチ回
路群がある。更に前記サンプリングスイッチ回路群５
１,５２は、スイッチ５１Ａ,スイッチ５１Ｂ，スイッチ
５１Ｃ及び、スイッチ５２Ａ，スイッチ５２Ｂ，スイッ
チ５２Ｃの各スッイチで構成されるが、それぞれのサン
プリングスイッチ回路群には、計Ｋ個のスイッチがあ
る。サンプリングスイッチ回路群５１のスイッチ５１Ａ
には源表示電圧Ｖｄｐ１が入力され以下、Ｖｄｐ２,Ｖ
ｄｐ３−−− Ｖｄｐｋの源表示電圧が順次各スイッチ
に入力される。以下、図では省略してあるｍ段分のサン
プリングスイッチ回路群には、サンプリングスイッチ回
路群５１と同様の源表示電圧が入力される。スイッチ５
１Ａ，スイッチ５１Ｂ，スイッチ５１Ｃは、サンプリン
グ制御回路５０からのサンプリング信号ＳＲ１〜ＳＲｍ
によってオン、オンして前記源表示電圧を特定のタイミ
ングで取り込む。第２の表示電圧発生手段３Ｂは、選択
信号発生回路５３，キャパシタ５６〜６１，電圧選択回
路５４，５５で構成される。電圧選択回路５４，５５
は、前記した各サンプリングスイッチ回路群に対応して
配置されており計ｍ個の回路からなる。この電圧選択回
路は、選択信号発生回路５３からの選択信号ＳＳ１〜SS
mによって、サンプリングスイッチ回路群によりサンプ
リングされたｍ個の電圧のうち１個の電圧を選択し出力
する。更に、線順次タイミング回路３Ｃは、スイッチ回
路６２，６３，キャパシタ６４，６５及び、バッファ回
路６６，６７で構成される。前記、スイッチ回路６２，
６３，キャパシタ６４，６５及び、バッファ回路６６，
６７は、それぞれｍ個のの部品で構成される。なお、キ
ャパシタ５６〜６１は、図１３の回路をモノシリックＩ
Ｃで構成してた時にＩＣ内に形成しても良いが、この他
にサンプリングスイッチ回路群５１，５２の出力の静電
容量又は、電圧選択回路５４，５５の入力の静電容量又
は、配線容量もしくはこれらの組合わせの静電容量を利
用しても良くその構成法については特に限定しない。キ
ャパシタ６４，６５についても同様である。また、バッ
ファ回路６６，６７は、省略することもできる。さらに
ついて言えば、図示していないが、サンプリングスイッ
チ回路群５１，５２の出力端子又は、サンプリングスイ
ッチ回路群５１，５２の出力電圧を受けるための電圧選
択回路５４，５５の入力端子及び、両方にバッファ回路
を設けても良い。これにより、サンプリングした源表示
電圧をより安定化でき都合が良い。図１３に示した各回
路の動作及び、各部の電圧を図１４を用いて説明する。
ＨＳＹＮＣ及びＶＳＹＮＣとディスプレイパネル１の走
査電圧の関係については図４と同一である。サンプリン
グスイッチ回路群５１，５２に入力する源表示電圧Ｖｄ
ｐ１〜Ｖｄｐｋは、任意の数で良いが実施例ではｋ＝２
としている。また、この実施例では、ディスプレイパネ
ル１に表示する画像の階調数は８としている。源表示電
圧Ｖｄｐ１は、偶数フレームでは、時間とともにステッ
プ状に変化し、そのレベルは、ＶＣ＋ＶＢ１,ＶＣ＋Ｖ
Ｂ２,ＶＣ＋ＶＢ３及び、ＶＣ＋ＶＢ４の４レベルから
なる。この電圧の状態は、１ラインの選択時間ｔ０の期
間にしても良く、更にこの時間以下でも良く、特に限定
しない。以下、各選択時間で前記した電圧の状態にす
る。また、奇数フレームでは偶数フレームと同様にステ
ップ状に変化し、そのレベルは、ＶＣ−ＶＢ１，ＶＣ−
ＶＢ２，ＶＣ−ＶＢ３及び、ＶＣ−ＶＢ４の４レベルか
らなる。また、源表示電圧Ｖｄｐ２は、偶数フレームで
はＶＣ＋ＶＢ５，ＶＣ＋ＶＢ６，ＶＣ＋ＶＢ７及び、Ｖ
Ｃ＋ＶＢ８の４レベルからなり、奇数フレームではＶＣ
−ＶＢ５，ＶＣ−ＶＢ６，ＶＣ−ＶＢ７及び、ＶＣ−Ｖ
Ｂ８の４レベルからなる。全体として源表示電圧Ｖｄｐ
１，Ｖｄｐ２は、それぞれ８レベルで構成される。その
他、電圧の形態については、図４と同様であるので詳細
については省略する。サンプリング信号ＳＲ１〜ＳＲｍ
は、図１４に示したように画像信号ＤＡＴＡ１（３ビッ
ト）の内容に応じてＨレベルとなる期間が変化する方式
１と、Ｈレベルの幅が変化する（長くなる）方式２の２
つの方式をとる。何れの場合も、そのレベルがＨからＬ
に変化するときの源表示電圧Ｖｄｐ１及び、Ｖｄｐ２の
レベルがサンプリングスイッチ群の出力電圧となる。こ
こで、ＶＣ＋ＶＢ１（ＶＣ−ＶＢ１）〜ＶＣ＋ＶＢ８
（ＶＣ−ＶＢ８）の各レベルに対して階調を１〜８に対
応させる。この場合、図示したように方式１，２とも
に、サンプリングスイッチ回路群の出力電圧は、階調１
又は階調５（第１の状態），階調２又は階調６（第２の
状態），階調３又は階調７（第３の状態），階調４又は
階調８（第４の状態）の何れかの状態を取る。各状態と
第１の画像信号ＤＡＴＡ１との対応は、最上位ビットを
Ｄ１，最下位ビットをＤ０とするとＤ１＝０，Ｄ０＝０
で第１の状態、Ｄ１＝０，Ｄ０＝１で第２の状態、Ｄ１
＝１，Ｄ０＝０で第３の状態、Ｄ１＝１，Ｄ０＝１で第
３の状態にそれぞれ対応させことができるが、この対応
については特に限定しない。サンプリングスイッチ回路
群によってサンプリングされた源表示電圧は、電圧選択
回路５４に入力される。この電圧選択回路５４は、電圧
選択制御回路５３からの選択信号ＳＳ１〜ＳＳｍによっ
てサンプリングスイッチ回路群５１の出力信号を選択す
る。ここでの実施例では、各サンプリングスイッチ群の
出力数は、２（ｋ＝２）であり、それぞれの出力には前
記した第１の状態では階調１と階調５、第２の状態では
階調２と階調６、第３の状態では階調３と階調７、第４
の状態では階調４と階調８のレベルが発生する。ここ
で、電圧選択回路は選択信号（１ビット）の制御によっ
て、各状態における何れかの階調を選択する。このよう
に、第１の表示電圧発生手段３Ａによって、第１〜第４
の何れかの状態を選択し、次に第２の表示電圧発生手段
３Ｂによって、それぞれの状態における何れかの階調を
選択する。この２つの手段によって８階調の電圧レベル
を発生することができる。なお、階調数については８階
調以外でも良く特に限定しない。図１５に本発明による
表示回路を集積化した集積回路を用いたときのディスプ
レイ装置の構成例を示す。装置は、複数の表示回路の集
積回路７０，７２，７３とディスプレイパネル１及び、
走査回路２で構成される。なお、コントロール回路及
び、外部システムは省略してある。集積回路７１，７
２，７３には、少なくとも源表示電圧Ｖｄｉｓｐ，クロ
ック信号CLDATA，画像信号ＤＡＴＡ及び、ラッチ信号Ｌ
Ａが入力される。また、各集積回路にはチップイネイブ
ル入力端子ＣＥと出力端子ＣＯを備えており、これらの
端子を相互に接続することによって各集積回路を動作さ
せる。本発明の実施例としては、これまで述べてきた方
式以外にも回路の動作周波数すなわち、１階調当りのサ
ンプリングの時間を短縮するものあるいは回路を簡素化
できる構成であれば良く、図１に示した表示回路側の回
路構成を満足するものであれば、特に方式については限
定するものでない。これによって、源表示電圧を取り込
む速度を低速化できるために例えば、Ｎ−ＭＯＳ，Ｐ−
ＭＯＳのＦＥＴあるいはＣ−ＭＯＳ、もしくは、ａ−Ｓ
ｉやｐ−ＳｉのＴＦＴ等で構成されたサンプリンスイッ
チのサイズをより小さくできサンプリング信号によるノ
イズを低減できＳ／Ｎ比が向上する。この結果、バッフ
ァ回路の出力端子間の電圧（表示電圧）のバラツキが小
さくなり、ディスプレイパネル上に固定パターンが表示
されるのを防止できる。また、図３に示した実施例の表
示回路においてバッファ回路は、電圧増幅率≠１（ＧＡ
ＩＮ≠１）でも良い。例えば、電圧増幅率＞１のバッフ
ァ回路で構成すると、バッファ回路の入力端までの電圧
の低電圧化が可能となり、回路の低消費電力化，高信頼
性化を実現できる他に、特に表示回路を集積化したとき
に集積化のためのプロセスコストをより安価にできて表
示装置の低価格化が実現できる。なお、表示回路を集積
化する場合に、バッファ回路のみをディスクリート部品
で外付けにするかもしくはこれを集積化して、バッファ
回路を除いた表示回路の集積化回路とペアにして表示回
路全体を構成しても良くその構成法については特に限定
しない。また、表示回路を集積化する場合に、図３に示
した源表示電圧Ｖｄｉｓｐの発生回路は、集積化回路の
内部に配置しても良く、その時の配置法，回路の具体的
な構成については特に限定しない。これらのことは、図
１１，図１３に示した他の実施例についても同様であ
る。また、本実施例では、表示回路の大部分をディジタ
ル化できるために装置の高信頼性化を実現できるほかに
保守が容易で、さらに各種ディジタル通信システムや装
置との適合性に優れた装置にできる。なお、表示装置を
構成する上で源表示電圧Ｖｄｉｓｐのレベルを調整する
部品を装置に付加して明るさ，コントラストを微調する
機能もたせることによって付加価値の高い装置とするこ
とができる。この場合、図示していないがディスプレイ
パネルを照明するバックライトの明るさの調整と合わせ
てもしくは、単独で外部システムでも調整できるように
すると都合が良い。図３，図１１，図１３に示した回路
の一部をディスプレイパネルと一体にしても良い。この
場合、表示部の素子と同時に作り込んでも良い。
の構成例を示す。装置は、画像を表示するディスプレイ
パネル１，前記ディスプレイパネル１の走査電極１Ｃ，
１Ｄを駆動する走査回路２，表示電極１Ａ，１Ｂを駆動
する表示回路３，前記走査回路２と表示回路３を制御す
るコントロール回路４，源表示電圧Ｖｄｉｓｐを発生す
る源表示電圧発生回路５，マイクロプロッセ等で構成さ
れる外部システム６及び、前記外部システム６との情報
の伝達を行うバス信号線７で構成される。また、前記表
示回路３は、コントロール回路４から入力される画像信
号ＤＡＴＡの処理を行う画像信号処理回路８，画像信号
ＤＡＴＡと源表示電圧Ｖｄｉｓｐとから前記ディスプレ
イパネル１を駆動するための表示電圧を発生する第１の
表示電圧発生手段３Ａと第２表示電圧発生手段３Ｂ，前
記ディスプレイパネル１を線順次駆動するための線順時
タイミング回路３Ｃで構成される。以下、図１に示した
本発明の実施例を順を追って詳細に説明する。ディスプ
レイパネル１の一実施例を図２に示す。ディスプレイパ
ネル１は、複数の表示電極１Ａ，１Ｂ，複数の走査電極
１Ｃ，１Ｄ，前記表示電極１Ａ，１Ｂと複数の走査電極
１Ｃ，１Ｄの交点に配置されたＴＦＴ（Thin Film Tran
sisitor)１Ｅ，前記ＴＦＴに接続されて表示画素となる
液晶１Ｆで構成される。走査電極１Ｃ，１Ｄには、走査
電圧Ｖｇ１〜Ｖｇｎが印加され、ＴＦＴ１Ｅをライン毎
に順次駆動する。一方、表示電極１Ａ，１Ｂには、液晶
の明るさを決める表示電圧Ｖｄ１〜Ｖｄｍが走査電圧の
タイミングに合わせて印加される。ディスプレイパネル
１の構成は、本発明にとらわれることなく、例えばエレ
クトロルミネセンス，プラズマ等の他の表示体でも良く
特に限定するものでない。また、パネルを構成する電極
構成及び、表示体を駆動する駆動素子についても特に限
定するものでない。画像信号処理回路８は、コントロー
ル回路からの画像信号ＤＡＴＡを順次取り込み、これを
第１の画像信号ＤＡＴＡ１と第の２画像信号ＤＡＴＡ２
に分離して、第１の表示電圧発生手段３Ａ及び、第２表
示電圧発生手段３Ｂに入力する。なお、画像信号ＤＡＴ
Ａは、それぞれの表示画素の階調情報を含むカラー信号
でも良くその形態については特に限定するものでない。
次に、本発明の特徴である第１の表示電圧発生手段３
Ａ，第２の表示電圧発生手段３Ｂ及び、線順次タイミン
グ回路３Ｃの実施例を図３を用いて説明する。第１の表
示電圧発生手段３Ａは、選択信号発生回路９と電圧選択
回路１０Ａ，１０Ｂで構成される。選択信号発生回路９
には、画像信号処理回路８から第１の画像信号ＤＡＴＡ
１が入力される。また、電圧選択回路１０Ａ，１０Ｂに
は源表示電圧回路５から複数の源表示電圧Vdisp1〜Vdis
pkが入力される。電圧選択回路１０Ａ，１０Ｂは、選択
信号ＳＬ１〜ＳＬｍによってＶｓｉｇ１〜Ｖｓｉｇｋの
いずれかの電圧を選択する。なお、電圧選択回路１０
Ａ，１０Ｂは、アナログ電圧を伝達するものであれば良
く、その構成については特に限定しない。一方、第２の
表示電圧発生手段３Ｂは、サンプリング制御回路１１と
サンプリングスイッチ回路１２Ａ，１２Ｂで構成され
る。サンプリング制御回路１１には、画像信号処理回路
８から第２の画像信号ＤＡＴＡ２が入力され、この信号
によってサンプリング信号Φ１〜Φｍを発生する。ま
た、サンプリング回路１２Ａ，１２Ｂは、前記したサン
プリング信号Φ１〜Φｍのタイミングにより電圧選択回
路１０Ａ，１０Ｂで選択された電圧を取り込み出力す
る。なお、サンプリングスイッチ回路１２Ａ，１２Ｂ
は、アナログ電圧を伝達するものであれば良く、その構
成については特に限定しない。最後に、線順次タイミン
グ回路３Ｃは、キャパシタ１３Ａ，１３Ｂ，スイッチ回
路１４Ａ，１４Ｂ，キャパシタ１５Ａ，１５Ｂ及び、出
力バッファ回路１６Ａ，１６Ｂで構成される。スイッチ
回路１４Ａ，１４Ｂは、アナログ電圧を伝達するもので
あれば良く、その構成については特に限定しない。キャ
パシタ１３Ａ，１３Ｂは、前記第２の表示電圧発生手段
３Ｂに含めても良く、同一の効果が得られるものであれ
ば、その位置については特に限定するものでない。さら
に、このキャパシタ１３Ａ，１３Ｂは、スイッチ回路１
４Ａ，１４ＢがＭＯＳ ＦＥＴで構成されたときにはＭ
ＯＳ ＦＥＴのゲート容量及び配線容量を利用してもよ
くその形態については特に限定しない。このことは、キ
ャパシタ１５Ａ，１５Ｂについても同様である。また、
出力バッファ回路１６Ａ，１６Ｂを省略しても本発明の
効果を損なうものでない。さらについて言えば、前記し
た第１の表示電圧発生手段３Ａ，第２の表示電圧発生手
段３Ｂ及び、線順次タイミング回路３Ｃの全て、もしく
は１部をディスプレイパネル１の内部に含めても良い。
これにより装置の小型化，低価格化が図れる。次に、図
３に示した各部の動作を図４の信号のタイムチャートを
用いて説明する。この実施例は、液晶１Ｆに表示する画
像の階調数を８とし、さらに第１の表示電圧発生手段３
Ａの電圧選択回路１０Ａ，１０Ｂに入力する源表示電圧
Vdispの数を２とした場合である。ＶＳＹＮＣ，ＨＳＹ
ＮＣ信号は、走査回路２を動作させるためのタイミング
信号であり、図１に記載したＴＩＭ２に相当する。これ
らの信号により、走査回路２は、走査電圧Ｖｇ１〜Ｖｇ
ｎを順次発生する。走査電圧のレベルがＶＧＨの時にＴ
ＦＴ１Ｅは、導通状態になり、逆にＶＧＬでは非導通状
態になる。従って、ＴＦＴ１Ｅは１水平ライン毎に導通
状態になり表示電圧が液晶に電圧が書き込まれていく。
電圧選択回路１０Ａ，１０Ｂは、選択信号発生回路９の
出力信号ＳＬ１〜SLmにより源表示電圧のVdisp1またはV
disp2の何れかの電圧を選択して出力する。この時、第
１の画像信号ＤＡＴＡ１は１ｂｉｔの信号である。この
時、Vdisp1及び、Vdisp2は以下に示す電圧波形である。
あるフレーム（例えば偶数フレーム）において、源表示
電圧のVdisp1は、ＶＣを基準にしてＶＢ１，ＶＢ２，Ｖ
Ｂ３，ＶＢ４の４つのレベルからなる。さらに、Ｖｄｉ
ｓｐ２は、ＶＣを基準にしてＶＢ５，ＶＢ６，ＶＢ７，
ＶＢ８の４つのレベルからなる。全体として、ＶＣを基
準にしてＶＢ１〜ＶＢ８の８つレベルからなる。また、
次のフレーム（奇数フレーム）において、Vdisp1はＶＣ
を基準にして−ＶＢ１，−ＶＢ２，−ＶＢ３，−ＶＢ４
の４つのレベルからなる。さらに、Vdisp2は、ＶＣを基
準にして−ＶＢ５，−ＶＢ６，−ＶＢ７，−ＶＢ８の４
つのレベルからなる。全体として、ＶＣを基準にして−
ＶＢ１〜−ＶＢ８の８つレベルからなる。ＶＢ１，ＶＢ
２，ＶＢ３，ＶＢ４及び、ＶＢ５，ＶＢ６，ＶＢ７，Ｖ
Ｂ８の正極性の各レベルは、等間隔でなくとも良く任意
の値であるが特に、液晶の特性に合わせたレベルにする
ことによって良好な中間調及び、ホワイトバランスに優
れたカラー表示が可能となる。このことは、負極性のレ
ベルについても同様である。なお、ＶＣは任意のレベで
ある。また、装置を構成する上でＶＢ１及び、-VB1を０
にすると全体の電圧レベルを１６から１５に低減でき都
合が良い。各レベルの確立時間ｔ１〜ｔ４は、等間隔で
も良く特に限定するものでない。さらに、各レベルの確
立時間ｔ１〜ｔ４の合計の時間ｔ０は、１水平ラインの
選択時間、すなわちＨＳＹＮＣ信号の１周期の時間より
も短くとも良く特に限定するものでない。サンプリング
信号Φ１〜Φｍは、サンプリング制御回路１１に入力さ
れる第２の画像信号ＤＡＴＡ２（２ｂｉｔ）の値によっ
てｔ１〜ｔ４の何れかの期間にＨレベルになりこの結
果、Vdisp1又はVdisp2の何れかのレベルを選択し出力す
る。Vdisp1又はVdisp2の何れかのレベルが選択された後
にこの電圧は、ラッチ信号ＬＡのタイミングでバッハァ
回路１６Ａ，１６Ｂに入力される。バッハァ回路は出力
抵抗が低い回路素子で構成されておりこの出力であるＶ
ｄ１〜Ｖｄｍがディスプレイパネル１の表示電圧とな
る。この動作は、１水平ライン毎に繰り返される。更
に、次のフレームの期間で前記したのと同様の動作を順
次行い、以下これらの動作を繰り返す。なお、サンプリ
ング信号Φ１〜ΦｍがＨからＬに変化するタイミング
は、所望の電圧を確実に取り込む様に決めれば良く特に
限定はしないが、サンプリングスイッチ回路１２Ａ，１
２Ｂ含む回路の遅れ時間（アクイジション時間）を考慮
してVdisp1又はVdisp2の電圧が変化する前に行うと都合
が良い。ここで、第１の表示電圧手段３Ａと第２の表示
電圧発生手段３Ｂ全体の動作例を説明する。ディスプレ
イパネル１に画像を表示する時の明るさを階調１〜階調
８と定め、階調１〜階調８と源表示電圧Vdisp1，Vdisp2
のレベルとの対応を奇数フレームでＶＣ＋ＶＢ１〜ＶＣ
＋ＶＢ８偶数フレームでＶＣ−ＶＢ１〜ＶＣ−ＶＢ８と
定める。例えば、ディスプレイパネル１に階調１を表示
する場合は、サンプリング信号Φ１〜Φｍは時間ｔ１で
Ｈとなり奇数フレームの期間ではＶＣ＋ＶＢ１、偶数フ
レームの期間ではＶＣ−ＶＢ１の電圧が選択される。更
に、階調８を表示する場合は、サンプリング信号Φ１〜
Φｍは時間ｔ４でＨとなり奇数フレームの期間ではＶＣ
＋ＶＢ８、偶数フレームの期間ではＶＣ−ＶＢ８の電圧
が選択される。この動作は、ディスプレイパネル１の表
示電圧Ｖｄ１〜Ｖｄｍ毎に行われる。源表示電圧Vdisp1
及び、Vdisp2の他の実施例を図５に示す。図に記載して
いない信号は、図４と同一であるために省略する。図に
示したように、源表示電圧Vdisp1及び、Vdisp2の電圧極
性を１ライン毎に反転する。また、奇数フレームと偶数
フレームでは電圧の極性を反転し、全体として液晶を交
流駆動するようにしている。図示していないが図４に示
した電圧波形と図５に示した電圧波形を適当に混合して
も良い。この場合、ディスプレイパネル１のフリッカー
を低減でき更に、回路の消費電力を低減できる。全体と
して液晶を交流駆動する電圧波形であれば良く、波形の
形態については特に限定しない。図６にサンプリング信
号Φ１〜Φｍの他の実施例を示す。サンプリング信号
は、第２の画像信号ＤＡＴＡ２に応じてＨからＬに変化
するタイミングがシフトしていく。なお、ＨからＬに変
化するタイミングは、所望の電圧を確実に取り込むよう
に設定すれば良く特に限定しない。図７に源表示電圧Vd
isp1及び、Vdisp2の他の実施例を示す。ステップ状の電
圧の変化は、図４〜図６とは逆に時間とともに減少する
波形である。サンプリング信号の発生タイミングを図４
〜図６と同一とすると液晶の明暗を反転でき都合が良
い。次に、図１に示した画像信号処理回路８の実施例図
８を用いて説明する。画像信号処理回路８は、第１のラ
ッチ回路群１７，第２のラッチ回路群１８で構成され
る。それぞれのラッチ回路群は、ディスプレイ１の横方
向のドット（ｍ個）に対応するようにｍ個のラッチ回路
で構成されている。第１のラッチ回路群１７には、画像
信号ＤＡＴＡ線が接続され、クロック信号CLDATAのタイ
ミングによって画像信号ＤＡＴＡが各ラッチ回路に取り
込まれる。また、第２のラッチ回路群１８には、第１の
ラッチ群１７の出力信号が入力されており、ラッチ信号
LADATAのタイミングによってこの信号を取り込む。な
お、このラッチ信号LADATAは図４に示したＬＡ信号と共
通にしても良い。第２のラッチ回路群１８に取り込まれ
た、画像信号をドット単位で第１の画像信号ＤＡＴＡ１
と第２の画像信号ＤＡＴＡ２に分離し、それぞれの信号
を第１の表示電圧発生手段３Ａ及び、第２の表示電圧発
生手段３Ｂに入力する。図４〜図７に示した実施例の場
合は、前記第１の画像信号ＤＡＴＡ１は1bit，第２の画
像信号ＤＡＴＡ２は２ｂｉｔの合計３ｂｉｔである。従
って、ドット単位の画像信号ＤＡＴＡの構成は、Ｄ２，
Ｄ１，Ｄ０の３ｂｉｔとなる。このうち、最上位ｂｉｔ
のＤ２を第１の画像信号ＤＡＴＡ１、Ｄ１とＤ０を第２
の画像信号ＤＡＴＡ２に振り分ける。図９に、図８に示
した第１のラッチ回路群１７と第２のラッチ回路群１８
の動作を示す。ＶＳＹＮＣ，ＨＳＹＮＣは、図４に示し
た信号と同一である。画像信号はＤＡＴＡは、ＣＬＤＡ
ＴＡの立ち下がりのタイミングで第１のラッチ回路群１
７の１〜ｍの各ラッチ回路に順次取り込まれる。ｍまで
のラッチ回路に画像信号がとりこまれた後にラッチ信号
LADATAの立ち下がりのタイミングで前記画像信号は、第
２ラッチ回路群１８に取り込まれる。この実施例では、
第１のラッチ回路群１７が画像信号ＤＡＴＡを取り込む
方式は、１ドット単位であるが複数ドット単位に取り込
む方式でも良い。複数のドットの画像信号ＤＡＴＡを同
時に取り込むことによって、回路の動作周波数を低減で
きるために、回路の低消費電力化，低コスト化等に有利
である。図１０にカラーディスプレイパネル２０を駆動
するときの実施例を示す。部品番号３Ａ，３Ｂ，３Ｃ，
１は、図３に示した同一番号の部品と同じであるので説
明は省略する。カラーディスプレイパネル２０は、複数
のカラードット１９で構成され、その配置は赤（Ｒ），
緑（Ｇ），青（Ｂ）がそれぞれ縦方向に並んでいる。こ
の配列法は、縦ストライプとも呼ばれている。１画素
は、赤（Ｒ），緑（Ｇ），青（Ｂ）の計３ドットで構成
され、この画素が横方向にＭ画素配列されている。従っ
て、横方向のドット数は、３×Ｍとなり、これにともな
って、第１の表示電圧発生手段３Ａ，第２の表示電圧発
生手段３Ｂ及び、線順次タイミング回路３Ｃは、３×Ｍ
段の回路で構成される。なお、カラードット１９の配列
法は、図１０に示したのに限定されることなく例えば、
図示していないが、赤（Ｒ），緑（Ｇ），青（Ｂ）のカ
ラードットがそれぞれ横方向に配列された横ストライプ
にしても良く特に、配列法については限定しない。図１
１に第１の表示電圧発生手段３Ａ，第２の表示電圧発生
手段３Ｂ及び、線順次タイミング回路３Ｃの他の実施例
を示す。第１の表示電圧発生手段３Ａは、選択信号発生
回路４５と電圧選択回路３９〜４４で構成される。選択
信号発生回路４５は、ＳＬ１〜ＳＬｍの計ｍ個の選択信
号を発生する。また、電圧選択回路３９には源表示電圧
VdispR1とVdispR2、電圧選択回路４０にはVdispG1とVdi
spG2、更に電圧選択回路４１にはVdispB1とVdispB2が入
力される。以下、この順番で源表示電圧と選択回路の対
応させて源表示電圧を各電圧選択回路に入力する。前記
した、VdispR1とVdispR2を図１０に示した赤（Ｒ）のカ
ラードットに対応させ、以下VdispG1とVdispG2を緑
（Ｇ）、VdispB1とVdispB2を青（Ｂ）にそれぞれ対応さ
せると色毎に電圧を設定できるために都合が良い。この
場合、選択信号ＳＬ１，ＳＬ２，ＳＬ３は、それぞれ赤
（Ｒ），緑（Ｇ），青（Ｂ）の画像信号に対応する。以
下、この関係を繰り返す。また、第２の表示電圧発生手
段３Ｂはサンプリング制御回路４６とスイッチ回路２１
〜２６で構成され、更に線順次タイミング回路３Ｃは、
スイッチ回路２７〜３２とバッファ回路３３〜３８で構
成される。バッファ回路３３〜３８の出力電圧ＶＤＲ１
は、図１０に示した赤（Ｒ）に対応し以下、ＶＤＧ１は
緑（Ｇ）、ＶＤＢ１は、青（Ｂ）にそれぞれ対応し以下
この関係でＶＤＲＭ，ＶＤＧＭ，ＶＤＢＭバッファ回路
と各色との対応をさせていく。第２の表示電圧発生手段
３Ｂ及び、線順次タイミング回路３Ｃの動作は、図３の
実施例と同一であるので詳細な説明は省略する。なお、
図３に示したキャパシタ１３Ａ，１３Ｂ，１５Ａ，１５
Ｂと同等の機能をする部品の記載は省略してある。図１
１の実施例は、各色毎の表示電圧の調整を微調すること
ができ液晶カラー表示に最適な駆動装置とすることがで
きる。次に、図１に示した画像信号処理回路８の他の実
施例を図１２に示す。画像信号処理回路８は、処理回路
４７，４８，４９の３組の回路で構成される。処理回路
４７を赤色（Ｒ）、処理回路４８を緑色（Ｇ）、処理回
路４９を青色（Ｂ）に対応させる。このために処理回路
４７〜４９には、それぞれ赤色（Ｒ），緑色（Ｇ），青
色（Ｂ）の各画像信号を独立に入力する。これらの画像
信号は、クロック信号CLDATAのタイミングにより各回路
に取り込まれる。この時の動作は、図９と同一であるの
で詳細な動作は省略する。なお、クロック信号CLDATAに
よる画像信号の取り込みは、各色１ドット単位、又は複
数ドット単位でも良くCLDATAの１クロックで取り込まれ
るドット数については特に限定しない。画像信号処理回
路８に取り込まれた各色の画像信号は、図示していない
が各色毎に第１の画像信号ＤＡＴＡ１及び、第２の画像
信号ＤＡＴＡ２に分離された後に第１の表示電圧発生手
段３Ａ及び、第２の表示発生手段３Ｂにそれぞれ入力さ
れる。なお、ディスプレイパネル１を図１０に示した様
に横方向の画素数がＭ個のカラーパネルとすると、処理
回路４７〜４９はＭ個の回路で構成される。これらの回
路は、中間調を処理できる回路であれば良く、回路の構
成法については特に限定しない。図１に示した第１の表
示電圧発生手段３Ａ，第２の表示電圧発生手段３Ｂ及
び、線順次タイミング回路３Ｃの他の実施例図１３に示
す。第１の表示電圧発生手段３Ａは、サンプリング制御
回路５０とｍ段分のサンプリングスイッチ回路群５１，
５２で構成されるが、計ｍ段のサンプリングスイッチ回
路群がある。更に前記サンプリングスイッチ回路群５
１,５２は、スイッチ５１Ａ,スイッチ５１Ｂ，スイッチ
５１Ｃ及び、スイッチ５２Ａ，スイッチ５２Ｂ，スイッ
チ５２Ｃの各スッイチで構成されるが、それぞれのサン
プリングスイッチ回路群には、計Ｋ個のスイッチがあ
る。サンプリングスイッチ回路群５１のスイッチ５１Ａ
には源表示電圧Ｖｄｐ１が入力され以下、Ｖｄｐ２,Ｖ
ｄｐ３−−− Ｖｄｐｋの源表示電圧が順次各スイッチ
に入力される。以下、図では省略してあるｍ段分のサン
プリングスイッチ回路群には、サンプリングスイッチ回
路群５１と同様の源表示電圧が入力される。スイッチ５
１Ａ，スイッチ５１Ｂ，スイッチ５１Ｃは、サンプリン
グ制御回路５０からのサンプリング信号ＳＲ１〜ＳＲｍ
によってオン、オンして前記源表示電圧を特定のタイミ
ングで取り込む。第２の表示電圧発生手段３Ｂは、選択
信号発生回路５３，キャパシタ５６〜６１，電圧選択回
路５４，５５で構成される。電圧選択回路５４，５５
は、前記した各サンプリングスイッチ回路群に対応して
配置されており計ｍ個の回路からなる。この電圧選択回
路は、選択信号発生回路５３からの選択信号ＳＳ１〜SS
mによって、サンプリングスイッチ回路群によりサンプ
リングされたｍ個の電圧のうち１個の電圧を選択し出力
する。更に、線順次タイミング回路３Ｃは、スイッチ回
路６２，６３，キャパシタ６４，６５及び、バッファ回
路６６，６７で構成される。前記、スイッチ回路６２，
６３，キャパシタ６４，６５及び、バッファ回路６６，
６７は、それぞれｍ個のの部品で構成される。なお、キ
ャパシタ５６〜６１は、図１３の回路をモノシリックＩ
Ｃで構成してた時にＩＣ内に形成しても良いが、この他
にサンプリングスイッチ回路群５１，５２の出力の静電
容量又は、電圧選択回路５４，５５の入力の静電容量又
は、配線容量もしくはこれらの組合わせの静電容量を利
用しても良くその構成法については特に限定しない。キ
ャパシタ６４，６５についても同様である。また、バッ
ファ回路６６，６７は、省略することもできる。さらに
ついて言えば、図示していないが、サンプリングスイッ
チ回路群５１，５２の出力端子又は、サンプリングスイ
ッチ回路群５１，５２の出力電圧を受けるための電圧選
択回路５４，５５の入力端子及び、両方にバッファ回路
を設けても良い。これにより、サンプリングした源表示
電圧をより安定化でき都合が良い。図１３に示した各回
路の動作及び、各部の電圧を図１４を用いて説明する。
ＨＳＹＮＣ及びＶＳＹＮＣとディスプレイパネル１の走
査電圧の関係については図４と同一である。サンプリン
グスイッチ回路群５１，５２に入力する源表示電圧Ｖｄ
ｐ１〜Ｖｄｐｋは、任意の数で良いが実施例ではｋ＝２
としている。また、この実施例では、ディスプレイパネ
ル１に表示する画像の階調数は８としている。源表示電
圧Ｖｄｐ１は、偶数フレームでは、時間とともにステッ
プ状に変化し、そのレベルは、ＶＣ＋ＶＢ１,ＶＣ＋Ｖ
Ｂ２,ＶＣ＋ＶＢ３及び、ＶＣ＋ＶＢ４の４レベルから
なる。この電圧の状態は、１ラインの選択時間ｔ０の期
間にしても良く、更にこの時間以下でも良く、特に限定
しない。以下、各選択時間で前記した電圧の状態にす
る。また、奇数フレームでは偶数フレームと同様にステ
ップ状に変化し、そのレベルは、ＶＣ−ＶＢ１，ＶＣ−
ＶＢ２，ＶＣ−ＶＢ３及び、ＶＣ−ＶＢ４の４レベルか
らなる。また、源表示電圧Ｖｄｐ２は、偶数フレームで
はＶＣ＋ＶＢ５，ＶＣ＋ＶＢ６，ＶＣ＋ＶＢ７及び、Ｖ
Ｃ＋ＶＢ８の４レベルからなり、奇数フレームではＶＣ
−ＶＢ５，ＶＣ−ＶＢ６，ＶＣ−ＶＢ７及び、ＶＣ−Ｖ
Ｂ８の４レベルからなる。全体として源表示電圧Ｖｄｐ
１，Ｖｄｐ２は、それぞれ８レベルで構成される。その
他、電圧の形態については、図４と同様であるので詳細
については省略する。サンプリング信号ＳＲ１〜ＳＲｍ
は、図１４に示したように画像信号ＤＡＴＡ１（３ビッ
ト）の内容に応じてＨレベルとなる期間が変化する方式
１と、Ｈレベルの幅が変化する（長くなる）方式２の２
つの方式をとる。何れの場合も、そのレベルがＨからＬ
に変化するときの源表示電圧Ｖｄｐ１及び、Ｖｄｐ２の
レベルがサンプリングスイッチ群の出力電圧となる。こ
こで、ＶＣ＋ＶＢ１（ＶＣ−ＶＢ１）〜ＶＣ＋ＶＢ８
（ＶＣ−ＶＢ８）の各レベルに対して階調を１〜８に対
応させる。この場合、図示したように方式１，２とも
に、サンプリングスイッチ回路群の出力電圧は、階調１
又は階調５（第１の状態），階調２又は階調６（第２の
状態），階調３又は階調７（第３の状態），階調４又は
階調８（第４の状態）の何れかの状態を取る。各状態と
第１の画像信号ＤＡＴＡ１との対応は、最上位ビットを
Ｄ１，最下位ビットをＤ０とするとＤ１＝０，Ｄ０＝０
で第１の状態、Ｄ１＝０，Ｄ０＝１で第２の状態、Ｄ１
＝１，Ｄ０＝０で第３の状態、Ｄ１＝１，Ｄ０＝１で第
３の状態にそれぞれ対応させことができるが、この対応
については特に限定しない。サンプリングスイッチ回路
群によってサンプリングされた源表示電圧は、電圧選択
回路５４に入力される。この電圧選択回路５４は、電圧
選択制御回路５３からの選択信号ＳＳ１〜ＳＳｍによっ
てサンプリングスイッチ回路群５１の出力信号を選択す
る。ここでの実施例では、各サンプリングスイッチ群の
出力数は、２（ｋ＝２）であり、それぞれの出力には前
記した第１の状態では階調１と階調５、第２の状態では
階調２と階調６、第３の状態では階調３と階調７、第４
の状態では階調４と階調８のレベルが発生する。ここ
で、電圧選択回路は選択信号（１ビット）の制御によっ
て、各状態における何れかの階調を選択する。このよう
に、第１の表示電圧発生手段３Ａによって、第１〜第４
の何れかの状態を選択し、次に第２の表示電圧発生手段
３Ｂによって、それぞれの状態における何れかの階調を
選択する。この２つの手段によって８階調の電圧レベル
を発生することができる。なお、階調数については８階
調以外でも良く特に限定しない。図１５に本発明による
表示回路を集積化した集積回路を用いたときのディスプ
レイ装置の構成例を示す。装置は、複数の表示回路の集
積回路７０，７２，７３とディスプレイパネル１及び、
走査回路２で構成される。なお、コントロール回路及
び、外部システムは省略してある。集積回路７１，７
２，７３には、少なくとも源表示電圧Ｖｄｉｓｐ，クロ
ック信号CLDATA，画像信号ＤＡＴＡ及び、ラッチ信号Ｌ
Ａが入力される。また、各集積回路にはチップイネイブ
ル入力端子ＣＥと出力端子ＣＯを備えており、これらの
端子を相互に接続することによって各集積回路を動作さ
せる。本発明の実施例としては、これまで述べてきた方
式以外にも回路の動作周波数すなわち、１階調当りのサ
ンプリングの時間を短縮するものあるいは回路を簡素化
できる構成であれば良く、図１に示した表示回路側の回
路構成を満足するものであれば、特に方式については限
定するものでない。これによって、源表示電圧を取り込
む速度を低速化できるために例えば、Ｎ−ＭＯＳ，Ｐ−
ＭＯＳのＦＥＴあるいはＣ−ＭＯＳ、もしくは、ａ−Ｓ
ｉやｐ−ＳｉのＴＦＴ等で構成されたサンプリンスイッ
チのサイズをより小さくできサンプリング信号によるノ
イズを低減できＳ／Ｎ比が向上する。この結果、バッフ
ァ回路の出力端子間の電圧（表示電圧）のバラツキが小
さくなり、ディスプレイパネル上に固定パターンが表示
されるのを防止できる。また、図３に示した実施例の表
示回路においてバッファ回路は、電圧増幅率≠１（ＧＡ
ＩＮ≠１）でも良い。例えば、電圧増幅率＞１のバッフ
ァ回路で構成すると、バッファ回路の入力端までの電圧
の低電圧化が可能となり、回路の低消費電力化，高信頼
性化を実現できる他に、特に表示回路を集積化したとき
に集積化のためのプロセスコストをより安価にできて表
示装置の低価格化が実現できる。なお、表示回路を集積
化する場合に、バッファ回路のみをディスクリート部品
で外付けにするかもしくはこれを集積化して、バッファ
回路を除いた表示回路の集積化回路とペアにして表示回
路全体を構成しても良くその構成法については特に限定
しない。また、表示回路を集積化する場合に、図３に示
した源表示電圧Ｖｄｉｓｐの発生回路は、集積化回路の
内部に配置しても良く、その時の配置法，回路の具体的
な構成については特に限定しない。これらのことは、図
１１，図１３に示した他の実施例についても同様であ
る。また、本実施例では、表示回路の大部分をディジタ
ル化できるために装置の高信頼性化を実現できるほかに
保守が容易で、さらに各種ディジタル通信システムや装
置との適合性に優れた装置にできる。なお、表示装置を
構成する上で源表示電圧Ｖｄｉｓｐのレベルを調整する
部品を装置に付加して明るさ，コントラストを微調する
機能もたせることによって付加価値の高い装置とするこ
とができる。この場合、図示していないがディスプレイ
パネルを照明するバックライトの明るさの調整と合わせ
てもしくは、単独で外部システムでも調整できるように
すると都合が良い。図３，図１１，図１３に示した回路
の一部をディスプレイパネルと一体にしても良い。この
場合、表示部の素子と同時に作り込んでも良い。
【発明の効果】本発明によれば、マトリクスパネルに中
間調の画像を表示するための駆動回路を簡単な回路で構
成でき、しかも表示電圧を発生させるための動作の低速
化が容易に可能なことから、ＨＤＴＶ，ＣＡＤ，ＣＡＥ
及び、グラフィックディスプレイのような表示画素数が
多い高精細，多色表示のディスプレイ装置を容易に実現
できる。また、回路動作の低速化を実現できるために、
特に回路を集積化したときに回路素子の面積の低減，高
集積化が容易であることから、駆動回路の小チップ化，
低価格化ができるために表示装置の小型化，低価格化が
図れる。更に、出力端子間の出力電圧のバラツキを低減
できることから表示むらのない高品質の画像表示が可能
となる。また、Ｒ，Ｇ，Ｂ毎の中間調の表示制御が容易
であることから表示画像の色再現，色調等に優れかつ、
これらが表示装置の外部に取り付けた部品で容易に微調
できることから使い勝手に優れた表示装置を構成でき
る。さらに、中間調表示制御を外部システムで制御する
場合でも回路構成及び、システム構成を簡単にできため
に装置の高信頼性化，低価格化が図れる。さらに、容易
に多色表示のシステムを構成できることから、テレビジ
ョンのように自然画を表示する機能とコンピュータ等の
情報を表示する機能とをかね備えた複合機能のディスプ
レイ装置を構成できる。さらに言えば、駆動回路を含め
た表示システムの大半をディジタル信号で処理できるた
めに保守が簡単でかつ信頼性に優れ、さらにＬＡＮ(oca
l Area Network）やＩＮＳ（Information Network Syst
em）等のディジタル通信システム系統及び、ＩＣカード
やＲＯＭカード等のディジタル情報機器との適合性に優
れた表示システムを構成できる。
間調の画像を表示するための駆動回路を簡単な回路で構
成でき、しかも表示電圧を発生させるための動作の低速
化が容易に可能なことから、ＨＤＴＶ，ＣＡＤ，ＣＡＥ
及び、グラフィックディスプレイのような表示画素数が
多い高精細，多色表示のディスプレイ装置を容易に実現
できる。また、回路動作の低速化を実現できるために、
特に回路を集積化したときに回路素子の面積の低減，高
集積化が容易であることから、駆動回路の小チップ化，
低価格化ができるために表示装置の小型化，低価格化が
図れる。更に、出力端子間の出力電圧のバラツキを低減
できることから表示むらのない高品質の画像表示が可能
となる。また、Ｒ，Ｇ，Ｂ毎の中間調の表示制御が容易
であることから表示画像の色再現，色調等に優れかつ、
これらが表示装置の外部に取り付けた部品で容易に微調
できることから使い勝手に優れた表示装置を構成でき
る。さらに、中間調表示制御を外部システムで制御する
場合でも回路構成及び、システム構成を簡単にできため
に装置の高信頼性化，低価格化が図れる。さらに、容易
に多色表示のシステムを構成できることから、テレビジ
ョンのように自然画を表示する機能とコンピュータ等の
情報を表示する機能とをかね備えた複合機能のディスプ
レイ装置を構成できる。さらに言えば、駆動回路を含め
た表示システムの大半をディジタル信号で処理できるた
めに保守が簡単でかつ信頼性に優れ、さらにＬＡＮ(oca
l Area Network）やＩＮＳ（Information Network Syst
em）等のディジタル通信システム系統及び、ＩＣカード
やＲＯＭカード等のディジタル情報機器との適合性に優
れた表示システムを構成できる。
【図１】本発明による表示システム全体の構成例。
【図２】図１に示したディスプレイの１実施例。
【図３】本発明による表示回路の１実施例。
【図４】図３に示した表示回路の動作を示すタイミング
例。
例。
【図５】図３に示した表示回路の源表示電圧例。
【図６】図３に示した表示回路の源表示電圧のサンプリ
ングのタイミング例。
ングのタイミング例。
【図７】図３に示した表示回路の源表示電圧の他の実施
例。
例。
【図８】図１に示した画像信号処理回路の１実施例。
【図９】図８に示した回路の信号のタイミング例。
【図１０】図１に示した表示回路間の接続例。
【図１１】図１に示した表示回路の他の実施例。
【図１２】図１１に示した画像信号処理回路の１実施
例。
例。
【図１３】本発明による表示回路の他の実施例。
【図１４】図１３に示した表示回路の動作を示すタイミ
ング例。
ング例。
【図１５】本発明による表示回路の集積回路を用いた時
の表示装置の構成例。
の表示装置の構成例。
【図１６】従来の技術による表示装置例。
１，２０…ディスプレイパネル、１Ａ，１Ｂ…表示電
極、１Ｃ，１Ｄ…走査電極、１Ｅ…ＴＦＴ、１Ｆ…液
晶、２…走査回路、３…表示回路、３Ａ…第１の表示電
圧発生手段、３Ｂ…第２の表示電圧発生手段、３Ｃ…線
順次タイミング回路、４…コントロ−ル回路、５…源表
示電圧発生回路、６…外部システム、８…画像信号処理
回路、９，４５，５３…選択信号発生回路、１０Ａ，１
０Ｂ，３９〜４４…電圧選択回路、１１，４６，５０…
サンプリング制御回路、１２Ａ，12B，２１〜２６，５
１Ａ〜５２Ｃ…サンプリングスイッチ回路、１３Ａ，１
３Ｂ，１５Ａ，１５Ｂ，５６〜６１，６４，６５…キャ
パシタ、１４Ａ，１４Ｂ，２７〜３２，６２，６３…ス
イッチ回路、１６Ａ，１６Ｂ，３３〜３８，６６，６７
…バッハァ回路、１７…第１のラッチ回路、１８…第２
のラッチ回路、１９…カラードット、５１，５２…サン
プリングスイッチ回路群、７０，７１，７２…集積化回
路。
極、１Ｃ，１Ｄ…走査電極、１Ｅ…ＴＦＴ、１Ｆ…液
晶、２…走査回路、３…表示回路、３Ａ…第１の表示電
圧発生手段、３Ｂ…第２の表示電圧発生手段、３Ｃ…線
順次タイミング回路、４…コントロ−ル回路、５…源表
示電圧発生回路、６…外部システム、８…画像信号処理
回路、９，４５，５３…選択信号発生回路、１０Ａ，１
０Ｂ，３９〜４４…電圧選択回路、１１，４６，５０…
サンプリング制御回路、１２Ａ，12B，２１〜２６，５
１Ａ〜５２Ｃ…サンプリングスイッチ回路、１３Ａ，１
３Ｂ，１５Ａ，１５Ｂ，５６〜６１，６４，６５…キャ
パシタ、１４Ａ，１４Ｂ，２７〜３２，６２，６３…ス
イッチ回路、１６Ａ，１６Ｂ，３３〜３８，６６，６７
…バッハァ回路、１７…第１のラッチ回路、１８…第２
のラッチ回路、１９…カラードット、５１，５２…サン
プリングスイッチ回路群、７０，７１，７２…集積化回
路。
Claims (23)
- 【請求項１】走査電極と表示電極で構成され、前記走査
電極と表示電極の交点が画素となり、外部から入力され
る画像信号に応じて前記表示電極に所定の表示電圧を印
加して任意の画像を表示する表示装置において、 前記画像信号を複数に分離する分離手段と、直列に接続
した複数の電圧選択回路とを具備した画像信号処理回路
を設け、前記複数の電圧選択回路には前記分離手段の出
力をそれぞれ入力し、所定の表示電圧を出力する構成と
したことを特徴とした表示装置。 - 【請求項２】走査電極と表示電極で構成され、前記走査
電極と表示電極の交点が画素となり、外部から入力され
る画像信号に応じて前記表示電極に所定の表示電圧を印
加して任意の画像を表示する表示装置において、前記画
像信号を少なくとも第１，第２の画像信号に分離する分
離手段と、前記第１の画像信号に応じて所定の電圧レベ
ルを有する１個以上の源表示電圧の何れかを選択する第
１の表示電圧発生手段と、 前記第１の表示電圧発生手段の出力信号を前記第２の画
像信号に応じて所定のタイミングで選択する第２の表示
電圧発生手段との少なくとも２組以上の表示電圧発生手
段により前記表示電圧を発生することを特徴とした表示
装置。 - 【請求項３】走査電極と表示電極で構成され、前記走査
電極と表示電極の交点が画素となり、外部から入力され
る画像信号に応じて前記表示電極に所定の表示電圧を印
加して任意の画像を表示する表示装置において、前記画
像信号を少なくとも第１，第２の画像信号に分離する分
離手段と、 所定の電圧レベルを有する１個以上の源表示電圧毎に前
記第１の画像信号に応じて所定のタイミングで選択する
第１の表示電圧発生手段と、 前記第１の表示電圧発生手段の複数個の出力信号の何れ
かを、前記第２の画像信号に応じて選択する第２の表示
電圧発生手段との少なくとも２組以上の表示電圧発生手
段とからなる表示電圧発生回路を備え、前記表示電圧発
生回路により前記表示電圧を発生することを特徴とした
表示装置。 - 【請求項４】請求項２及び、３項記載の表示装置におい
て、 前記画素の階調の情報は、第１の画像信号及び／もしく
は第２の画像信号に含まれることを特徴とした表示装
置。 - 【請求項５】請求項２において、前記第１の表示電圧発
生手段に入力される１個以上の前記源表示電圧には、前
記画素を駆動する複数個の階調電圧を有することを特徴
とした表示装置。 - 【請求項６】請求項５において、前記第１の画像信号に
含まれる情報数は前記源表示電圧の数に等しいか、もし
くはそれ以下であることを特徴とした表示装置。 - 【請求項７】請求項５において、前記第２の画像信号に
含まれる情報数は階調電圧の数と等しいか、もしくはそ
れ以下であることを特徴とした表示装置。 - 【請求項８】請求項３項において、前記第１の表示電圧
発生手段に入力される１個以上の前記源表示電圧には、
前記画素を駆動する複数個の階調電圧を有することを特
徴とした表示装置。 - 【請求項９】請求項８において、前記第１の画像信号に
含まれる情報数は階調電圧の数に等しいか、もしくはそ
れ以下であることを特徴とした表示装置。 - 【請求項１０】請求項８において、前記第２の画像信号
に含まれる情報数は源表示電圧の数に等しいか、もしく
はそれ以下であることを特徴とした表示装置。 - 【請求項１１】走査電極と表示電極が形成され、前記走
査電極と表示電極の交点が画素となり、前記画素が全体
としてマトリクス状に配列されたマトリクスパネル及
び、前記走査電極と表示電極を駆動する走査回路と表示
回路とで構成され、外部から入力される画像信号に応じ
て前記表示電極に所定の表示電圧を印加して任意の画像
を表示する表示装置において、 画像信号を所定のタイミングで少なくともドット単位で
順次取り込む第１のデータ取り込み回路と、 前記走査回路の線順次駆動の動作のタイミングに合わせ
て前記第１のデータ取り込み回路に取り込まれた全画像
信号を同時に取り込む第２のデータ取り込み回路と、 前記第２のデータ取り込み回路に取り込まれた画像信号
をドット単位に第１の画像信号と第２の画像信号に分離
する手段と、 所定の電圧レベルを有する１個以上の源表示電圧と前記
第１の画像信号とを入力する手段を具備し、前記源表示
電圧の何れかを前記第１の画像信号に応じて選択する第
１の表示電圧発生手段と、 前記第１の表示電圧発生手段の出力信号と前記第２の画
像信号とを入力する手段を具備し、第２の画像信号に応
じて所定のタイミングで選択する第２の表示電圧発生手
段と、 前記走査回路の線順次駆動の動作のタイミングに合わせ
て前記第２の表示電圧発生手段の出力信号を出力する線
順次タイミング回路を具備したことを特徴とした表示装
置。 - 【請求項１２】走査電極と表示電極が形成され、前記走
査電極と表示電極の交点が画素となり、前記画素が全体
としてマトリクス状に配列されたマトリクスパネル及
び、前記走査電極と表示電極を駆動する走査回路と表示
回路とで構成され、外部から入力される画像信号に応じ
て前記表示電極に所定の表示電圧を印加して任意の画像
を表示する表示装置において、 画像信号を所定のタイミングで少なくともドット単位で
順次取り込む第１のデータ取り込み回路と、 前記走査回路の線順次駆動の動作のタイミングに合わせ
て前記第１のデータ取り込み回路に取り込まれた全画像
信号を同時に取り込む第２のデータ取り込み回路と、 前記第２のデータ取り込み回路に取り込まれた画像信号
をドット単位に第１の画像信号と第２の画像信号に分離
する手段と、 所定の電圧レベルを有する１個以上の源表示電圧と前記
第１の画像信号とを入力する手段を具備し、前記源表示
電圧の各々を前記第１の画像信号に応じて所定のタイミ
ングで選択する第１の表示電圧発生手段と、 前記第１の表示電圧発生手段の１個以上の出力信号と前
記第２の画像信号とを入力する手段を具備し、前記第２
の画像信号に応じて入力される１個以上の前記出力信号
の内１個を選択する第２の表示電圧発生手段と、 前記走査回路の線順次駆動の動作のタイミングに合わせ
て前記第２の表示電圧発生手段の出力信号を出力する線
順次タイミング回路を具備したことを特徴とした表示装
置。 - 【請求項１３】請求項１１及び、１２において、前記源
表示電圧は、液晶の電気光学特性を補償することを特徴
とした表示装置。 - 【請求項１４】請求項１１及び、１２において、前記源
表示電圧は、ステップ上の電圧波形であることを特徴と
した表示装置。 - 【請求項１５】請求項１１及び、１２において、線順次
タイミング回路の出力側に電圧増福率が任意のバッファ
回路を設けたことを特徴とする表示装置。 - 【請求項１６】請求項１１において、前記第２の表示電
圧発生手段の出力側にキャパシタを設けたことを特徴と
する表示装置。 - 【請求項１７】請求項１２において、前記第２の表示電
圧発生手段の入力側にキャパシタを設けたことを特徴と
する表示装置。 - 【請求項１８】請求項１５において、前記バッファ回路
の入力側にキャパシタを設けたことを特徴とする表示装
置。 - 【請求項１９】走査電極と表示電極が形成され、前記走
査電極と表示電極の交点が画素となり、前記画素が全体
としてマトリクス状に配列されたマトリクスパネル及
び、前記走査電極と表示電極を駆動する走査回路と表示
回路とで構成され、外部から入力される画像信号に応じ
て前記表示電極に所定の表示電圧を印加して任意の画像
を表示する表示装置において、 画像信号を所定のタイミングで少なくともドット単位で
順次取り込む第１のデータ取り込み回路と、 前記走査回路の線順次駆動の動作のタイミングに合わせ
て前記第１のデータ取り込み回路に取り込まれた全画像
信号を同時に取り込む第２のデータ取り込み回路と、 前記第２のデータ取り込み回路に取り込まれた画像信号
をドット単位に第１の画像信号と第２の画像信号に分離
する手段と、 所定の電圧レベルを有する複数群の源表示電圧と前記第
１の画像信号とを入力する手段を具備し、前記各々の群
の源表示電圧の内何れかを前記第１の画像信号に応じて
選択する第１の表示電圧発生手段と、 前記第１の表示電圧発生手段の出力信号と前記第２の画
像信号とを入力する手段を具備し、第２の画像信号に応
じて所定のタイミングで選択する第２の表示電圧発生手
段と、 前記走査回路の線順次駆動の動作のタイミングに合わせ
て前記第２の表示電圧発生手段の出力信号を出力する線
順次タイミング回路を具備したことを特徴とした表示装
置。 - 【請求項２０】請求項１９において、前記複数群は、
赤，緑，青の三色に相当する数であることを特徴とする
表示装置。 - 【請求項２１】走査電極と表示電極が形成され、前記走
査電極と表示電極の交点が画素となり、前記画素が全体
としてマトリクス状に配列されたマトリクスパネル及
び、前記走査電極と表示電極を駆動する走査回路と表示
回路とで構成され、外部から入力される画像信号に応じ
て前記表示電極に所定の表示電圧を印加して任意の画像
を表示する表示装置において、 画像信号を所定のタイミングで少なくともドット単位で
順次取り込む第１のデータ取り込み回路と、 前記走査回路の線順次駆動の動作のタイミングに合わせ
て前記第１のデータ取り込み回路に取り込まれた全画像
信号を同時に取り込む第２のデータ取り込み回路と、 前記第２のデータ取り込み回路に取り込まれた画像信号
をドット単位に第１の画像信号と第２の画像信号に分離
する手段と、 所定の電圧レベルを有する複数群の源表示電圧と前記第
１の画像信号とを入力する手段を具備し、前記複数群全
ての源表示電圧を前記第１の画像信号に応じて所定のタ
イミングで選択する第１の表示電圧発生手段と、 前記第１の表示電圧発生手段全ての出力信号と前記第２
の画像信号とを入力する手段を具備し、前記第２の画像
信号に応じて入力される各々の群の何れかの前記出力信
号の内１個を選択する第２の表示電圧発生手段と、前記
走査回路の線順次駆動の動作のタイミングに合わせて前
記第２の表示電圧発生手段の出力信号を出力する線順次
タイミング回路を具備したことを特徴とした表示装置。 - 【請求項２２】請求項２１において、前記複数群は、
赤，緑，青の三色に相当する数であることを特徴とする
表示装置。 - 【請求項２３】複数の走査電極と表示電極、及び前記各
電極間に囲まれた領域が画素となり、外部から入力され
た画像信号に応じて前記表示電極に所定の表示電圧を印
加して任意の画像を表示する表示装置の駆動方法におい
て、 前記入力された画像信号を複数に分離し、前記分離され
た信号を入力とし夫々が直列に接続された複数の電圧選
択回路にて表示電圧を選択し、前記最終段の電圧選択回
路の出力によって前記画素を駆動することを特徴とする
表示装置の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191500A JPH0535200A (ja) | 1991-07-31 | 1991-07-31 | 表示装置とその駆動方法 |
| US07/922,397 US5337070A (en) | 1991-07-31 | 1992-07-31 | Display and the method of driving the same |
| KR1019920013851A KR930002862A (ko) | 1991-07-31 | 1992-07-31 | 표시장치와 그의 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191500A JPH0535200A (ja) | 1991-07-31 | 1991-07-31 | 表示装置とその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535200A true JPH0535200A (ja) | 1993-02-12 |
Family
ID=16275687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191500A Pending JPH0535200A (ja) | 1991-07-31 | 1991-07-31 | 表示装置とその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5337070A (ja) |
| JP (1) | JPH0535200A (ja) |
| KR (1) | KR930002862A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05100635A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
| US6067066A (en) * | 1995-10-09 | 2000-05-23 | Sharp Kabushiki Kaisha | Voltage output circuit and image display device |
| KR100435082B1 (ko) * | 2000-05-30 | 2004-06-09 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 표시 장치 |
| US6771241B2 (en) | 2000-06-16 | 2004-08-03 | Hitachi, Ltd. | Active matrix type display device |
| US6914592B2 (en) | 1998-10-20 | 2005-07-05 | Hitachi, Ltd. | Liquid crystal display device having a gray-scale voltage producing circuit |
| JP2006243061A (ja) * | 2005-02-28 | 2006-09-14 | Nec Electronics Corp | 表示制御回路 |
| KR20080086819A (ko) * | 2007-03-23 | 2008-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 표시장치의 구동방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314080A (ja) * | 1993-04-14 | 1994-11-08 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| KR950007126B1 (ko) * | 1993-05-07 | 1995-06-30 | 삼성전자주식회사 | 액정 디스플레이 구동장치 |
| TW270993B (en) * | 1994-02-21 | 1996-02-21 | Hitachi Seisakusyo Kk | Matrix liquid crystal display and driving circuit therefor |
| DE69526505T2 (de) * | 1995-05-17 | 2002-10-31 | Seiko Epson Corp., Tokio/Tokyo | Flüssigkristall-anzeigevorrichtung und verfahren und steuerschaltkreis zu ihrer ansteuerung |
| JP3922736B2 (ja) * | 1995-10-18 | 2007-05-30 | 富士通株式会社 | 液晶表示装置 |
| JP3322809B2 (ja) * | 1995-10-24 | 2002-09-09 | 富士通株式会社 | ディスプレイ駆動方法及び装置 |
| KR100495792B1 (ko) * | 1997-07-08 | 2005-09-30 | 삼성전자주식회사 | 감마 기준전압 보정을 통한 플리커 보상 기능을 갖는 액정표시 장치 |
| JP3644240B2 (ja) * | 1998-03-24 | 2005-04-27 | セイコーエプソン株式会社 | 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置 |
| US6329974B1 (en) | 1998-04-30 | 2001-12-11 | Agilent Technologies, Inc. | Electro-optical material-based display device having analog pixel drivers |
| US6670822B2 (en) | 1998-08-11 | 2003-12-30 | Fairchild Semiconductor Corporation | Transceiver driver with programmable edge rate control independent of fabrication process, supply voltage, and temperature |
| KR100291770B1 (ko) * | 1999-06-04 | 2001-05-15 | 권오경 | 액정표시장치 |
| KR100344186B1 (ko) * | 1999-08-05 | 2002-07-19 | 주식회사 네오텍리서치 | 액정표시장치의 소오스 구동회로 및 그 구동방법 |
| JP2002149080A (ja) * | 2000-11-08 | 2002-05-22 | Nec Corp | 電源付きプラズマディスプレイモジュール |
| GB0105148D0 (en) * | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Active Matrix Display Device |
| JP2003029687A (ja) * | 2001-07-16 | 2003-01-31 | Sony Corp | Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末 |
| JP3552699B2 (ja) * | 2001-11-08 | 2004-08-11 | セイコーエプソン株式会社 | パルス幅変調信号生成回路、データライン駆動回路、電気光学装置及び電子機器 |
| JP2003271108A (ja) * | 2002-03-18 | 2003-09-25 | Hitachi Ltd | 液晶表示装置 |
| KR20060089934A (ko) * | 2005-02-03 | 2006-08-10 | 삼성전자주식회사 | 트랜지스터 수가 감소된 전류 구동 데이터 드라이버 |
| JP4942012B2 (ja) * | 2005-05-23 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路、および駆動方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337394A (ja) * | 1986-08-01 | 1988-02-18 | 株式会社日立製作所 | マトリクス表示装置 |
| EP0275140B1 (en) * | 1987-01-09 | 1995-07-19 | Hitachi, Ltd. | Method and circuit for scanning capacitive loads |
| US5157386A (en) * | 1987-06-04 | 1992-10-20 | Seiko Epson Corporation | Circuit for driving a liquid crystal display panel |
| JP2852042B2 (ja) * | 1987-10-05 | 1999-01-27 | 株式会社日立製作所 | 表示装置 |
| US4870398A (en) * | 1987-10-08 | 1989-09-26 | Tektronix, Inc. | Drive waveform for ferroelectric displays |
| US5151689A (en) * | 1988-04-25 | 1992-09-29 | Hitachi, Ltd. | Display device with matrix-arranged pixels having reduced number of vertical signal lines |
| JP2520167B2 (ja) * | 1989-04-04 | 1996-07-31 | シャープ株式会社 | 表示装置のための駆動回路 |
-
1991
- 1991-07-31 JP JP3191500A patent/JPH0535200A/ja active Pending
-
1992
- 1992-07-31 US US07/922,397 patent/US5337070A/en not_active Expired - Lifetime
- 1992-07-31 KR KR1019920013851A patent/KR930002862A/ko not_active Application Discontinuation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05100635A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
| US6067066A (en) * | 1995-10-09 | 2000-05-23 | Sharp Kabushiki Kaisha | Voltage output circuit and image display device |
| US6914592B2 (en) | 1998-10-20 | 2005-07-05 | Hitachi, Ltd. | Liquid crystal display device having a gray-scale voltage producing circuit |
| US7460098B2 (en) | 1998-10-20 | 2008-12-02 | Hitachi, Ltd. | Liquid crystal display device having a gray-scale voltage producing circuit |
| KR100435082B1 (ko) * | 2000-05-30 | 2004-06-09 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 표시 장치 |
| US6771241B2 (en) | 2000-06-16 | 2004-08-03 | Hitachi, Ltd. | Active matrix type display device |
| KR100447415B1 (ko) * | 2000-06-16 | 2004-09-04 | 가부시키가이샤 히타치세이사쿠쇼 | 엑티브 매트릭스형 표시장치 및 액정표시장치 |
| JP2006243061A (ja) * | 2005-02-28 | 2006-09-14 | Nec Electronics Corp | 表示制御回路 |
| KR20080086819A (ko) * | 2007-03-23 | 2008-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 표시장치의 구동방법 |
| JP2008268908A (ja) * | 2007-03-23 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 表示装置及び表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930002862A (ko) | 1993-02-23 |
| US5337070A (en) | 1994-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535200A (ja) | 表示装置とその駆動方法 | |
| US6700560B2 (en) | Liquid crystal display device | |
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| EP0310941B1 (en) | Gray scale display | |
| CN109817138B (zh) | 显示屏、显示驱动装置及驱动显示屏上子像素的方法 | |
| US7176947B2 (en) | Device for driving a display apparatus | |
| US5764225A (en) | Liquid crystal display with two separate power sources for the scan and signal drive circuits | |
| US20060097981A1 (en) | Liquid crystal display and driving method thereof | |
| CN107886911B (zh) | 液晶显示设备及其驱动方法 | |
| EP1783727A2 (en) | Image display device and driver circuit with resolution adjustment | |
| KR20020013714A (ko) | 액정 구동 장치 및 액정 표시 장치 | |
| KR20020039898A (ko) | 멀티 프레임 반전 기능을 갖는 액정 표시 장치와 이의구동 장치 및 방법 | |
| JP2003280596A (ja) | 表示駆動装置およびそれを用いた表示装置 | |
| WO2007026551A1 (ja) | 表示装置、表示方法、表示モニターおよびテレビジョン受像機 | |
| JP2005331709A (ja) | 液晶表示駆動装置および液晶表示システム | |
| KR19980021332A (ko) | Lcd 패널 구동 회로 | |
| US7133004B2 (en) | Flat display device | |
| KR100229616B1 (ko) | 다계조처리장치 | |
| CN113223468B (zh) | 显示装置以及源极驱动器 | |
| JPH0580722A (ja) | 液晶表示装置の多階調駆動方法、及びその回路 | |
| JPH11242463A (ja) | 液晶表示装置及び液晶制御回路 | |
| KR19980054752A (ko) | 다계조 처리장치 | |
| JP2004533018A5 (ja) | ||
| KR20150057855A (ko) | 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치 | |
| KR20040015910A (ko) | 액정 표시 장치 |