JP2004191536A - 表示装置およびその駆動方法、並びに携帯端末 - Google Patents
表示装置およびその駆動方法、並びに携帯端末 Download PDFInfo
- Publication number
- JP2004191536A JP2004191536A JP2002357717A JP2002357717A JP2004191536A JP 2004191536 A JP2004191536 A JP 2004191536A JP 2002357717 A JP2002357717 A JP 2002357717A JP 2002357717 A JP2002357717 A JP 2002357717A JP 2004191536 A JP2004191536 A JP 2004191536A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- display
- signal line
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】コモン電位Ｖｃｏｍが変動した際に、容量結合による信号線の電位変動によって最終到達電位への到達時間が長くなる。
【解決手段】デジタル表示データをＤＡ変換回路１４５でアナログ表示信号に変換して信号線２５−１〜２５−ｘに出力する駆動回路一体型液晶表示装置において、ＤＡ変換回路１４５から信号線２５−１〜２５−ｘへアナログ表示信号が出力される前に、信号線２５−１〜２５−ｘの電位をコモン電位Ｖｃｏｍとほぼ同電位にプリチャージし、しかる後アナログ表示信号をＤＡ変換回路１４５から信号線２５−１〜２５−ｘを通して画素部１２の各画素に書き込むようにすることにより、コモン電位Ｖｃｏｍが変動した際に、対向電極との間に形成される容量Ｃｃｏｍの容量結合による信号線２５−１〜２５−ｘの電位変動によって長くなりがちな最終到達電位への到達時間を短縮する。
【選択図】 図１
【解決手段】デジタル表示データをＤＡ変換回路１４５でアナログ表示信号に変換して信号線２５−１〜２５−ｘに出力する駆動回路一体型液晶表示装置において、ＤＡ変換回路１４５から信号線２５−１〜２５−ｘへアナログ表示信号が出力される前に、信号線２５−１〜２５−ｘの電位をコモン電位Ｖｃｏｍとほぼ同電位にプリチャージし、しかる後アナログ表示信号をＤＡ変換回路１４５から信号線２５−１〜２５−ｘを通して画素部１２の各画素に書き込むようにすることにより、コモン電位Ｖｃｏｍが変動した際に、対向電極との間に形成される容量Ｃｃｏｍの容量結合による信号線２５−１〜２５−ｘの電位変動によって長くなりがちな最終到達電位への到達時間を短縮する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置やＥＬ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）表示装置などの表示装置およびその駆動方法、並びに携帯端末に関し、特に画素部と共にその周辺の駆動回路を同一の透明絶縁基板上に一体的に形成してなるいわゆる駆動回路一体型表示装置およびその駆動方法、並びに当該表示装置を画面表示部として具備する携帯端末に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ表示装置に代表されるフラットパネル型表示装置の分野では、近年、表示装置の小型化、薄型化を図るために、画素が行列状に配置されてなる画素部と同じ透明絶縁基板（表示パネル）上に、当該画素部を駆動する周辺の駆動回路、具体的には水平駆動回路や垂直駆動回路などを一体的に形成する駆動回路一体型表示装置の開発が進められている。この駆動回路一体型表示装置では、表示パネルの狭額縁化を図るためには、駆動回路が占有する面積、即ち表示パネル上における画素部の周辺の領域（額縁）の面積をできるだけ小さくすることが必要不可欠となる。
【０００３】
これに対して、従来、水平駆動回路としてデジタルインターフェース駆動回路を搭載し、当該駆動回路におけるデジタルアナログ変換回路（以下、「ＤＡ変換回路」と記す）として例えば基準電圧選択型ＤＡ変換回路を用いてなる駆動回路一体型液晶表示装置において、ＤＡ変換回路を構成するＭＯＳスイッチのトランジスタサイズを選択される階調ごとに異ならせたり、あるいは基準電圧線の線幅を選択される階調ごとに異ならせることで、ＤＡ変換回路の回路規模を縮小化・小面積化して、表示パネルの狭額縁化を図るようにしていた（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２８２１６８号公報（特に、第６頁〜第８頁および図９、図１０）
【０００５】
【発明が解決しようとする課題】
ところで、駆動回路一体型液晶表示装置において、ＤＡ変換回路でアナログ信号に変換された表示信号を画素部の各画素に列単位で伝送する信号線は容量を持っている。この信号線が持つ容量は、グランドに対する容量Ｃｇｎｄと、液晶セルの対向電極（コモン電極）に対する容量Ｃｃｏｍとに分けられる。容量Ｃｃｏｍは、容量Ｃｇｎｄに対して約２倍程度の容量値となる。このように、信号線と対向電極との間に容量Ｃｃｏｍが介在することにより、対向電極に対して画素間で共通に印加されるコモン電位Ｖｃｏｍが変動すると、容量Ｃｃｏｍによる容量結合によって信号線の電位が変動する。信号線の電位が変動することにより、結果的に、ＤＡ変換回路が信号線を充放電する電位差が大きくなる。
【０００６】
信号線を充放電する電位差が大きくなるということは、それだけ許容される最終到達電位に信号線の電位が到達するまでに時間がかかることを意味する。そして、決められた時間内に信号線の電位が最終到達電位に到達できなければ、その差分が最終未到達電位として信号線に残ることになる。液晶表示装置の場合、信号線の最終未到達電位が画質に悪影響を及ぼすため、許容される最終到達電位に必ず到達できなればならない。この最終到達電位に到達するのに要する時間を短くするには、ＤＡ変換回路を構成するＭＯＳスイッチのトランジスタサイズを大きくすることによってＤＡ変換回路の駆動能力を上げたり、あるいは基準電圧線の線幅を太くし、配線抵抗を低くすることによって充放電時定数を短くする必要が生じる。
【０００７】
そのため、特許文献１記載の従来技術のように、例えば、ＤＡ変換回路を構成するＭＯＳスイッチのトランジスタサイズを選択される階調ごとに異ならせることにより、ＤＡ変換回路の回路規模を縮小化し、パネルの狭額縁化を図る構成を採ったとしても、コモン電位Ｖｃｏｍの変動により、信号線が持つ容量Ｃｃｏｍに起因して信号線の電位が変動した際に、充放電時の信号線の電位を決められた時間内に最終到達電位に到達させるには、それだけのトランジスタサイズを最低限確保する必要があり、したがってＭＯＳスイッチのトランジスタサイズをあまり小さくできないため、パネルの狭額縁化にも限界があった。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、コモン電位Ｖｃｏｍが変動した際に容量結合によって長くなりがちな最終到達電位への到達時間を、パネルの狭額縁化を妨げることなく短縮することが可能な表示装置およびその駆動方法、ならびに当該表示装置を画面表示部として具備する携帯端末を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による表示装置は、透明絶縁基板上に画素が行列状に配置されるとともに、当該画素の表示素子の第１電極に表示信号を供給する信号線が列単位で配線されてなる画素部と、前記画素部と同じ透明絶縁基板上に形成され、デジタル表示データをアナログ信号に変換して前記信号線に前記表示信号として出力するＤＡ変換手段と、前記表示信号が前記ＤＡ変換手段から前記信号線へ出力される前に、当該信号線に前記表示素子の第２電極に印加される電位とほぼ同電位のプリチャージ電位をプリチャージするプリチャージ手段とを備えている。
【００１０】
本発明による表示装置の駆動方法は、透明絶縁基板上に画素が行列状に配置されるとともに、当該画素の表示素子の第１電極に表示信号を供給する信号線が列単位で配線されてなる画素部と、前記画素部と同じ透明絶縁基板上に形成され、デジタル表示データをアナログ信号に変換して前記信号線に前記表示信号として出力するＤＡ変換手段とを備えた表示装置において、前記表示信号が前記ＤＡ変換手段から前記信号線へ出力される前に、当該信号線に前記表示素子の第２電極に印加される電位とほぼ同電位のプリチャージ電位をプリチャージし、しかる後前記表示信号を前記ＤＡ変換手段から前記信号線を通して前記画素部の各画素に書き込むようにする。
【００１１】
上記構成の表示装置またはその駆動方法において、デジタル表示データをＤＡ変換手段でアナログ表示信号に変換して信号線に出力する際に、その出力に先立って信号線の電位を、表示素子の第２電極に印加される電位とほぼ同電位にプリチャージすることにより、例えばＤＡ変換手段の駆動能力を大きくしなくても、表示素子の第２電極に印加される電位が変動した際に、容量結合による信号線の電位変動によって長くなりがちな最終到達電位への到達時間を短縮できる。これにより、ＤＡ変換手段を構成するトランジスタのサイズを小さくできるため、ＤＡ変換手段の回路規模を縮小化・小面積化できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係る駆動回路一体型表示装置、例えば液晶表示装置の構成例を示すブロック図である。図１において、透明絶縁基板、例えばガラス基板１１上には、多数の画素が行列状（マトリクス状）に配置されて画素部１２を形成している。ガラス基板１１は、もう一枚のガラス基板（図示せず）と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネルを構成している。
【００１４】
画素部１２における画素回路の構成の一例を図２に示す。行列状に配置された画素２０の各々は、画素トランジスタであるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）２１と、このＴＦＴ２１のドレイン電極に画素電極（第１電極）が接続された液晶セル２２と、この液晶セル２２の画素電極に一方の電極（第１電極）が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極（第２電極）との間で発生する液晶容量を意味する。
【００１５】
この画素構造において、ＴＦＴ２１はゲート電極が走査線（ゲート線）２４に接続され、ソース電極が信号線（ソース線）２５に接続されている。液晶セル２２は対向電極がコモン線２６に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモン線２６を介してコモン電位Ｖｃｏｍが各画素共通に与えられる。保持容量２３は他方の電極（第２電極）がＣＳ線２７に対して各画素共通に接続されている。
【００１６】
ここで、１Ｈ（Ｈは水平期間）反転駆動または１Ｆ（Ｆはフィールド期間）反転駆動を行う場合には、各画素に書き込まれる表示信号は、コモン電位Ｖｃｏｍを基準として極性反転を行うことになる。また、コモン電位Ｖｃｏｍの極性を一定周期、例えば１Ｈ周期または１Ｆ周期で反転させるコモン反転駆動を１Ｈ反転駆動または１Ｆ反転駆動と併用する場合は、ＣＳ線５７の電位（以下、「ＣＳ電位」と記す）の極性もコモン電位Ｖｃｏｍに同期して交流反転する。なお、ＣＳ電位は、コモン電位Ｖｃｏｍとほぼ同振幅、同位相の電位である。
【００１７】
再び図１において、画素部１２と同一のガラス基板１１上には、例えば、画素部１２の上下側に水平（Ｈ）ドライバ（水平駆動回路）１４Ａ，１４Ｂが、画素部１２の右側に垂直（Ｖ）ドライバ（垂直駆動回路）１５が、画素部１２の左側に基準電圧発生回路１６がそれぞれ周辺の駆動回路として搭載されている。ただし、ここでは、周辺の駆動回路として一部を例示したに過ぎず、これらに限られるものではない。これら周辺の駆動回路は、画素部１２の画素トランジスタと共に、低温ポリシリコンあるいはＣＧ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ；連続粒界結晶）シリコンを用いて作製される。
【００１８】
上記構成の駆動回路一体型液晶表示装置において、水平ドライバ１４Ａは、デジタルインターフェース駆動回路構成を採っており、例えば、水平シフトレジスタ１４１、データサンプリングラッチ部１４２、第２ラッチ部１４３、レベルシフタ１４４およびＤＡ変換（ＤＡＣ）回路１４５を有するデジタルドライバ構成となっている。水平ドライバ１４Ｂについても、水平ドライバ１４Ａと全く同じ構成となっている。
【００１９】
水平シフトレジスタ１４１は、タイミング発生回路（図示せず）から供給される水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該タイミング発生回路から供給される水平クロックパルスＨＣＫに同期して１水平期間に順次転送していくサンプリングパルスを生成する。データサンプリングラッチ部１４２は、水平シフトレジスタ１４１で生成されたサンプリングパルスに同期して、基板外部から入力され、インターフェース回路（図示せず）を介して表示データＤａｔａを１水平期間で順次サンプリングしラッチする。
【００２０】
このラッチされた１ライン分のデジタル表示データは、水平ブランキング期間に第２ラッチ部１４３に一括して移される。第２ラッチ部１４３からは、１ライン分のデジタル表示データが一斉に出力される。この出力された１ライン分のデジタル表示データは、レベルシフタ１４４でレベルアップされてＤＡ変換回路１４５に与えられ、ここでアナログ表示信号に変換される。ＤＡ変換回路１４５から出力される１ライン分のアナログ表示信号は、画素部１２の水平方向画素数ｘに対応して配線された信号線２５−１〜２５−ｘに出力される。ＤＡ変換回路１４５については、後でさらに詳細に説明する。
【００２１】
垂直ドライバ１５は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ１５において、垂直シフトレジスタは、タイミング発生回路（図示せず）から供給される垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該タイミング発生回路から供給される垂直クロックパルスＶＣＫに同期して１垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、画素部１２の垂直方向画素数ｍに対応して配線された走査線２４−１〜２４−ｙにゲートバッファを通して順次出力される。
【００２２】
この垂直ドライバ１５による垂直走査により、走査パルスが走査線２４−１〜２４−ｙに順次出力されると、画素部１２の各画素が行（ライン）単位で順に選択される。そして、この選択された１ライン分の画素に対して、ＤＡ変換回路１４５から出力される１ライン分のアナログ表示信号が信号線２５−１〜２５−ｘを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、１画面分の画表示が行われる。
【００２３】
ここで、ＤＡ変換回路１４５についてさらに詳細に説明する。本実施形態に係る液晶表示装置では、ＤＡ変換回路１４５として、複数の基準電圧の中からデジタル表示信号に対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型ＤＡ変換回路が用いられる。この基準電圧選択型ＤＡ変換回路の構成の一例を図３に示す。
【００２４】
図１からも明らかなように、基準電圧選択型ＤＡ変換回路は、基準電圧発生回路１６とＤＡ変換回路１４５とから構成されている。基準電圧発生回路１６は、抵抗分割（抵抗分圧）を用いた構成となっている。すなわち、階調数をｎとすると、第１基準電位ＶＡと第２基準電位ＶＢとの間の電圧を、直列に接続されたｎ−１個の抵抗Ｒ１〜Ｒｎ−１によって分圧する。これにより、各分圧点からｎ−２個の基準電圧Ｖ１〜Ｖｎ−２が得られる。そして、基準電位ＶＡを基準電圧Ｖ０、基準電位ＶＢを基準電圧Ｖｎ−１とすることで、基準電圧発生回路１６からは計ｎ個の基準電圧Ｖ０〜Ｖｎ−１が発生されることになる。
【００２５】
ところで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化するのを防ぐために、先述したように、表示信号の極性をある周期で反転させる交流反転駆動（１Ｈ反転駆動または１Ｆ反転駆動）が採られている。そのため、基準電圧発生回路１６においては、その交流反転に同期して交互に発生するタイミングパルスφ１，φ２によってスイッチＳＷ１〜ＳＷ４をオン（閉）／オフ（開）させるようになっている。
【００２６】
この基準電圧発生回路１６においては、交流反転のある反転タイミングでタイミングパルスφ１が発生すると、スイッチＳＷ１，ＳＷ４がオンするため、第１基準電位ＶＡとして正側電源電圧ＶＣＣが、第２基準電位ＶＢとして負側電源電圧ＶＳＳ（例えば、グランドレベル）がそれぞれ与えられる。次の反転タイミングでタイミングパルスφ２が発生すると、スイッチＳＷ２，ＳＷ３がオンするため、第１基準電位ＶＡとして負側電源電圧ＶＳＳが、第２基準電位ＶＢとして正側電源電圧ＶＣＣがそれぞれ与えられる。
【００２７】
ＤＡ変換回路１４５は、画素部１２の信号線２５−１〜２５−ｘの各々に対応して設けられたｘ個のＤＡＣ部１４５−１〜１４５−ｘから構成されている。これらＤＡＣ部１４５−１〜１４５−ｘには、基準電圧発生回路１６から出力されるｎ個の基準電圧Ｖ０〜Ｖｎ−１がｎ本の基準電圧線３１−１〜３１−ｎによって伝送される。ＤＡＣ部１４５−１〜１４５−ｘは各々同じ回路構成となっており、各出力端が出力線を介して画素部１２の信号線２５−１〜２５−ｘにそれぞれ接続される。
【００２８】
図４は、ＤＡＣ部（１４５−１〜１４５−ｘ）の回路構成の一例を示す回路図である。ここでは、入力されるデジタル表示データが例えば６ビット（ｂ５〜ｂ０）で、この６ビットのデジタル表示データに応じて６４階調のアナログ表示信号のいずれかにＤＡ変換する場合を例に挙げて示している。したがって、基準電圧発生回路１６では、デジタル表示データのビット数“６”に対応した６４階調分の基準電圧Ｖ０〜Ｖ６３が発生され、これら基準電圧Ｖ０〜Ｖ６３が基準電圧線３１−１〜３１−ｎによってＤＡＣ部１４５−１〜１４５−ｘの各々に伝送される。
【００２９】
図４から明らかなように、ＤＡＣ部１４５−１〜１４５−ｘの各々は、基準電圧発生回路１６で発生されるｎ個（本例では、６４階調分）の基準電圧に対応して設けられたｎ個（６４個）の階調選択ユニット３３−１〜３３−ｎによって構成されている。階調選択ユニット３３−１〜３３−ｎの各々は、ｎ個の基準電圧をそれぞれ伝送するｎ本の基準電圧線３１−１〜３１−ｎの各々と、信号線２５−１〜２５−ｘにそれぞれ接続される出力線３２（３２−１〜３２−ｘ）との間に、デジタル表示データのビット数分（本例では、６個）のトランジスタスイッチ、例えばＭＯＳスイッチがシリーズに接続された構成となっている。
【００３０】
上記構成のＤＡＣ部１４５−１〜１４５−ｘにおいて、階調選択ユニット３３−１〜３３−ｎの各ＭＯＳスイッチは、デジタル表示データの各ビットｂ５〜ｂ０の論理状態に応じてオン／オフ動作を行う。そして、階調選択ユニット３３−１〜３３−ｎのうち、ビットｂ５〜ｂ０の論理の組み合わせにしたがって、いずか１つの階調選択ユニットの全てのＭＯＳスイッチがオン状態になることで、６４個の基準電圧Ｖ０〜Ｖ６３の中から１つを選択し、アナログ表示信号として出力線３２（３２−１〜３２−ｘ）を介して対応する信号線２５（２５−１〜２５−ｘ）に出力する。
【００３１】
次に、上記構成の本実施形態に係る駆動回路一体型液晶表示装置において、本発明の特徴とする部分について説明する。
【００３２】
図４に示すように、ＤＡＣ部１４５−１〜１４５−ｘの出力線３２−１〜３２−ｘの各々と、画素部１２の信号線２５−１〜２５−ｘの各々との間に、本発明の特徴とする部分であるプリチャージ回路４０が設けられている。このプリチャージ回路４０は、ＤＡ変換回路１４５でデジタル表示データからＤＡ変換されて得られるアナログ表示信号が、ＤＡＣ部１４５−１〜１４５−ｘの各々から信号線２５−１〜２５−ｘの各々へ出力される前に、これら信号線２５−１〜２５−ｘにコモン電位Ｖｃｏｍとほぼ同電位のプリチャージ電位をプリチャージする作用をなす。
【００３３】
図４から明らかなように、プリチャージ回路４０は、ＤＡＣ部１４５−１〜１４５−ｘからのアナログ表示信号の出力時に一定期間だけ、ＤＡＣ部１４５−１〜１４５−ｘの出力端（出力線）と信号線２５−１〜２５−ｘとの間を遮断するスイッチ４１と、このスイッチ４１の遮断動作に同期してプリチャージ電位を信号線２５−１〜２５−ｘに供給する手段、例えばスイッチ４２と、これらスイッチ４１，４２をオン／オフ駆動するためのタイミング信号Ａ，Ｂを生成するタイミング生成回路４３とを有する構成となっている。プリチャージ電位としては、ここではＣＳ電位を用いている。ＣＳ電位を用いる理由については後述する。
【００３４】
続いて、上記構成のプリチャージ回路４０の回路動作について、図５のタイミング波形図を用いて説明する。
【００３５】
先ず、プリチャージ回路４０が無い場合における画素部１２の各画素に対するアナログ表示信号の書き込み動作について説明する。前にも述べたように、信号線２５−１〜２５−ｘは、グランドに対する容量Ｃｇｎｄと液晶セルの対向電極に対する容量Ｃｃｏｍとを持っている。そして、信号線２５−１〜２５−ｘと対向電極との間に容量Ｃｃｏｍが介在することにより、コモン電位Ｖｃｏｍが変動すると、容量Ｃｃｏｍによる容量結合によって信号線２５−１〜２５−ｘの電位が変動する。
【００３６】
特に、コモン電位Ｖｃｏｍが一定周期で反転するコモン反転駆動の液晶表示装置にあっては、図５のタイミング波形図に示すように、コモン電位Ｖｃｏｍの反転のタイミングで、信号線２５−１〜２５−ｘの電位が瞬間的に変動し、特にＤＡ変換回路１４５から信号線２５−１〜２５−ｘに黒レベルを出力するときに、その変動分が最大になる。したがって、この変動した電位から黒レベル（最終到達電位）まで信号線２５−１〜２５−ｘを充放電しなければならないため、信号線２５−１〜２５−ｘを充放電する電位差が大きくなり、それだけ許容される最終到達電位に信号線２５−１〜２５−ｘの電位が到達するのに時間がかかることになる。
【００３７】
この到達時間を短くするには、ＤＡ変換回路１４５を構成するＭＯＳスイッチのトランジスタサイズを大きくすることによってＭＯＳスイッチの駆動能力を上げたり、基準電圧線３１−１〜３１−ｎの線幅を太くし、配線抵抗を低くすることによって充放電時定数を小さくしたり、あるいは基準電圧発生回路１６の総抵抗値を下げるなどの方策が一般的に考えられる。しかしながら、ＭＯＳスイッチのトランジスタサイズを大きくしたり、基準電圧線３１−１〜３１−ｎの線幅を太くすると表示パネルの額縁サイズが大きくなり、また基準電圧発生回路１６の総抵抗値を下げると消費電力の増大を招くことになる。
【００３８】
これに対して、本実施形態に係る液晶表示装置では、プリチャージ回路４０の作用により、ＤＡ変換回路１４５でデジタル表示データからＤＡ変換されて得られるアナログ表示信号が、ＤＡＣ部１４５−１〜１４５−ｘの各々から信号線２５−１〜２５−ｘの各々へ出力される前に、信号線２５−１〜２５−ｘにコモン電位Ｖｃｏｍとほぼ同電位のプリチャージ電位（本例では、ＣＳ電位）をプリチャージする構成をとり、このプリチャージによって最終到達電位への到達時間を短縮するようにしている。
【００３９】
具体的には、図５のタイミング波形図から明らかなように、プリチャージ回路４０において、ＤＡＣ部１４５−１〜１４５−ｘからのアナログ表示信号の出力時に一定期間ｔだけ、タイミング発生回路４３で発生されるタイミング信号Ａ，Ｂによってスイッチ４１がオフ（開）状態になり、これに同期してスイッチ４２がオン（閉）状態になる。これにより、一定期間ｔだけＤＡＣ部１４５−１〜１４５−ｘの出力端（出力線）と信号線２５−１〜２５−ｘとの間が遮断されると同時に、信号線２５−１〜２５−ｘには対向電極との間に形成される容量Ｃｃｏｍ分の電荷がＣＳ電位によってプリチャージされる。
【００４０】
このとき、ＣＳ電位をプリチャージするラインの出力インピーダンスが低いので、短時間に信号線２５−１〜２５−ｘに対して充放電できる。この信号線２５−１〜２５−ｘのプリチャージにより、コモン電位Ｖｃｏｍの反転タイミングで信号線２５−１〜２５−ｘの電位が瞬間的に変動するのを抑えることができる。その後、スイッチ４１がオン状態、スイッチ４２がオフ状態になり、ＤＡ変換回路１４５からアナログ表示信号がスイッチ４１を介して信号線２５−１〜２５−ｘに出力される。このとき、プリチャージによってコモン電位Ｖｃｏｍの反転タイミングでの信号線２５−１〜２５−ｘの電位の変動が抑えられており、充放電する電位差がプリチャージを行わない場合よりも小さくて済むため、最終到達電位への到達時間を短縮することができるのである。
【００４１】
上述したことからすれば、理論的には、プリチャージ電位として、コモン電位Ｖｃｏｍそのものを用いれば良いことになる。ところが、画素トランジスタであるＴＦＴ２１（図２を参照）のオン／オフの過渡時に寄生容量による分圧作用のため、液晶セル２２に印加する電圧がΔＶだけシフトすることが知られている。したがって、そのシフト分ΔＶを補償するために、実際には、本来ＣＳ電位と同振幅、同位相であるコモン電位Ｖｃｏｍをあらかじめシフト分ΔＶだけ補正した電位として印加するようにしている。
【００４２】
このような理由から、シフト分ΔＶの補正が行われているコモン電位Ｖｃｏｍそのものをプリチャージ電位として用いるよりも、補正が行われる前のコモン電位Ｖｃｏｍと同振幅、同位相のＣＳ電位をプリチャージ電位として用いるのが好ましいのである。ただし、プリチャージ電位としては、ＣＳ電位に限られるものではなく、コモン電位Ｖｃｏｍとほぼ同振幅、同位相のもの、好ましくは補正が行われる前のコモン電位Ｖｃｏｍと同振幅、同位相のものであれば、所期の目的を達成することができる。したがって、コモン電位Ｖｃｏｍとほぼ同振幅、同位相の電位を別途生成し、この生成した電位をプリチャージ電位として用いることも可能である。
【００４３】
上述したように、デジタル表示データをＤＡ変換回路１４５でアナログ表示信号に変換して信号線２５−１〜２５−ｘに出力する液晶表示装置において、ＤＡ変換回路１４５から信号線２５−１〜２５−ｘへアナログ表示信号が出力される前に、信号線２５−１〜２５−ｘの電位をコモン電位Ｖｃｏｍとほぼ同電位にプリチャージし、しかる後アナログ表示信号をＤＡ変換回路１４５から信号線２５−１〜２５−ｘを通して画素部１２の各画素に書き込むことにより、ＭＯＳスイッチのトランジスタサイズを大きくしたり、基準電圧線３１−１〜３１−ｎの線幅を太くしたり、あるいは基準電圧発生回路１６の総抵抗値を下げたりしなくても、コモン電位Ｖｃｏｍが変動した際に、対向電極との間に形成される容量Ｃｃｏｍの容量結合による信号線２５−１〜２５−ｘの電位変動によって長くなりがちな最終到達電位への到達時間を短縮できる。
【００４４】
特に、コモン電位Ｖｃｏｍが一定周期で反転するコモン反転駆動の場合に、最終到達電位への到達時間の短縮の効果が大きい。このように、最終到達電位への到達時間を短縮できることにより、その分だけ信号線２５−１〜２５−ｘを駆動するＤＡＣ部１４５−１〜１４５−ｘの駆動能力が小さくて済む。したがって、ＤＡＣ部１４５−１〜１４５−ｘを構成するＭＯＳトランジスタのトランジスタサイズを小さくすることができるため、ＤＡ変換回路１４５の回路規模の縮小化・小面積化を図ることができる。
【００４５】
その結果、本実施形態に係る液晶表示装置の場合には、駆動回路一体型の構成を採っていることから、ＤＡ変換回路１４５の回路規模の縮小化・小面積化によって、ＤＡ変換回路１４５を配置するスペースを小さくできるため、表示パネルの額縁をさらに狭くできる。なお、ＤＡ変換回路１４５を含む水平ドライバ１４Ａ，１４Ｂをパネル外に配置してＩＣ化する構成を採る場合には、ＤＡ変換回路１４５の回路規模の縮小化によって当該ＩＣの小型化を図ることができる。
【００４６】
また、信号線２５−１〜２５−ｘの電位をコモン電位Ｖｃｏｍとほぼ同電位にプリチャージする、という駆動方法によって最終到達電位への到達時間を短縮できることは、基準電圧線３１−１〜３１−ｎの線幅を細くすることができる、あるいは基準電圧発生回路１６の直列抵抗値を高くすることができることを意味する。そして、基準電圧線３１−１〜３１−ｎの線幅を細くすることにより、基準電圧線３１−１〜３１−ｎの配線スペースが小さくて済むため、表示パネルのさらなる狭額縁化を図ることができる。また、基準電圧発生回路１６の直列抵抗値を高くすることにより、基準電圧発生回路１６での消費電力を下げることができるため、液晶表示装置全体の低消費電力化を図ることができる。
【００４７】
また、コモン電位Ｖｃｏｍが一定周期で反転するコモン反転駆動の液晶表示装置において、ＤＡ変換回路１４５から信号線２５−１〜２５−ｘに高レベル、特に黒レベルを出力する場合には、容量結合によって変動する際の信号線の変動電位に相当する電荷が、プリチャージチャージの際のＣＳ電位の立ち上がり分に使われる、即ちリサイクルされることになるため、ＣＳ電位を信号線２５−１〜２５−ｘにプリチャージするためのＣＳバッファ４４（図４を参照）から信号線２５−１〜２５−ｘに供給する電荷が少なくて済むことになる。このことは、プリチャージ回路４０を追加することによる消費電力の増大分を最小限に抑えることができることを意味する。
【００４８】
以上説明した本実施形態に係る液晶表示装置は、携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ；携帯情報端末）に代表される小型・軽量な携帯端末の画面表示部として用いて好適なものである。
【００４９】
なお、本実施形態では、画素の表示素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明は液晶表示装置への適用に限られるものではなく、画素の表示素子としてエレクトロルミネッセンス（ＥＬ）素子を用いたＥＬ表示装置など、水平駆動回路としてデジタルインタフェイス駆動回路を用いたフラットパネル型の表示装置全般に適用可能である。
【００５０】
図６は、本発明に係る携帯端末、例えばＰＤＡの構成の概略を示す外観図である。
【００５１】
本例に係るＰＤＡは、例えば、装置本体６１に対して蓋体６２が開閉自在に設けられた折り畳み式の構成となっている。装置本体６１の上面には、キーボードなどの各種のキーが配置されてなる操作部６３が配置されている。一方、蓋体６２には、画面表示部６４が配置されている。この画面表示部６４として、先述した実施形態に係る液晶表示装置が用いられる。
【００５２】
当該実施形態に係る液晶表示装置は、先述したように、表示パネルの狭額縁化や装置の低消費電力化を図ることができるため、ＰＤＡにおいて、その画面表示部６４として当該液晶表示装置を搭載することにより、ＰＤＡの小型化や低消費電力化に大きく寄与できる。特に、画面表示部６４の低消費電力化により、バッテリ電源による連続使用可能時間の長時間化を図ることができる。
【００５３】
なお、ここでは、ＰＤＡに適用した場合を例に採って説明したが、この適用例に限られるものではなく、本発明に係る液晶表示装置に代表される表示装置は、特に携帯電話機など小型・軽量の携帯端末全般に用いて好適なものである。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、デジタル表示データをＤＡ変換手段でアナログ表示信号に変換して信号線に出力する表示装置において、ＤＡ変換手段から信号線へアナログ表示信号が出力される前に、信号線の電位を表示素子の第２電極に印加される電位とほぼ同電位にプリチャージし、しかる後アナログ表示信号をＤＡ変換手段から信号線を通して画素部の各画素に書き込むことにより、ＤＡ変換手段の駆動能力を大きくしなくても、表示素子の第２電極に印加される電位が変動した際に、容量結合による信号線の電位変動によって長くなりがちな最終到達電位への到達時間を短縮できるため、ＤＡ変換手段の縮小化・小面積化を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る駆動回路一体型液晶表示装置の構成例を示すブロック図である。
【図２】画素回路の構成の一例を示す回路図である。
【図３】基準電圧選択型ＤＡ変換回路の構成の一例を示すブロック図である。
【図４】ＤＡＣ部およびプリチャージ回路の回路構成の一例を示す回路図である。
【図５】プリチャージ回路の動作説明に供するタイミング波形図である。
【図６】本発明に係るＰＤＡの構成の概略を示す外観図である。
【符号の説明】
１１…ガラス基板、１２画素部、１４Ａ，１４Ｂ…水平ドライバ（水平駆動回路）、１５…垂直ドライバ（垂直駆動回路）、１６…基準電圧発生回路、２０…画素、２１…ＴＦＴ（薄膜トランジスタ）、２２…液晶セル、２３…保持容量、２４，２４−１〜２４−ｙ…走査線（ゲート線）、２５，２５−１〜２５−ｘ…信号線（ソース線）、３１−１〜３１−ｎ…基準電圧線、３２，３２−１〜３２−ｘ…出力線、３３−１〜３３−ｎ…階調選択ユニット、４０…プリチャージ回路、Ｃｃｏｍ…液晶セルの対向電極に対する容量、Ｃｇｎｄ…グランドに対する容量
【発明の属する技術分野】
本発明は、液晶表示装置やＥＬ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）表示装置などの表示装置およびその駆動方法、並びに携帯端末に関し、特に画素部と共にその周辺の駆動回路を同一の透明絶縁基板上に一体的に形成してなるいわゆる駆動回路一体型表示装置およびその駆動方法、並びに当該表示装置を画面表示部として具備する携帯端末に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ表示装置に代表されるフラットパネル型表示装置の分野では、近年、表示装置の小型化、薄型化を図るために、画素が行列状に配置されてなる画素部と同じ透明絶縁基板（表示パネル）上に、当該画素部を駆動する周辺の駆動回路、具体的には水平駆動回路や垂直駆動回路などを一体的に形成する駆動回路一体型表示装置の開発が進められている。この駆動回路一体型表示装置では、表示パネルの狭額縁化を図るためには、駆動回路が占有する面積、即ち表示パネル上における画素部の周辺の領域（額縁）の面積をできるだけ小さくすることが必要不可欠となる。
【０００３】
これに対して、従来、水平駆動回路としてデジタルインターフェース駆動回路を搭載し、当該駆動回路におけるデジタルアナログ変換回路（以下、「ＤＡ変換回路」と記す）として例えば基準電圧選択型ＤＡ変換回路を用いてなる駆動回路一体型液晶表示装置において、ＤＡ変換回路を構成するＭＯＳスイッチのトランジスタサイズを選択される階調ごとに異ならせたり、あるいは基準電圧線の線幅を選択される階調ごとに異ならせることで、ＤＡ変換回路の回路規模を縮小化・小面積化して、表示パネルの狭額縁化を図るようにしていた（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２８２１６８号公報（特に、第６頁〜第８頁および図９、図１０）
【０００５】
【発明が解決しようとする課題】
ところで、駆動回路一体型液晶表示装置において、ＤＡ変換回路でアナログ信号に変換された表示信号を画素部の各画素に列単位で伝送する信号線は容量を持っている。この信号線が持つ容量は、グランドに対する容量Ｃｇｎｄと、液晶セルの対向電極（コモン電極）に対する容量Ｃｃｏｍとに分けられる。容量Ｃｃｏｍは、容量Ｃｇｎｄに対して約２倍程度の容量値となる。このように、信号線と対向電極との間に容量Ｃｃｏｍが介在することにより、対向電極に対して画素間で共通に印加されるコモン電位Ｖｃｏｍが変動すると、容量Ｃｃｏｍによる容量結合によって信号線の電位が変動する。信号線の電位が変動することにより、結果的に、ＤＡ変換回路が信号線を充放電する電位差が大きくなる。
【０００６】
信号線を充放電する電位差が大きくなるということは、それだけ許容される最終到達電位に信号線の電位が到達するまでに時間がかかることを意味する。そして、決められた時間内に信号線の電位が最終到達電位に到達できなければ、その差分が最終未到達電位として信号線に残ることになる。液晶表示装置の場合、信号線の最終未到達電位が画質に悪影響を及ぼすため、許容される最終到達電位に必ず到達できなればならない。この最終到達電位に到達するのに要する時間を短くするには、ＤＡ変換回路を構成するＭＯＳスイッチのトランジスタサイズを大きくすることによってＤＡ変換回路の駆動能力を上げたり、あるいは基準電圧線の線幅を太くし、配線抵抗を低くすることによって充放電時定数を短くする必要が生じる。
【０００７】
そのため、特許文献１記載の従来技術のように、例えば、ＤＡ変換回路を構成するＭＯＳスイッチのトランジスタサイズを選択される階調ごとに異ならせることにより、ＤＡ変換回路の回路規模を縮小化し、パネルの狭額縁化を図る構成を採ったとしても、コモン電位Ｖｃｏｍの変動により、信号線が持つ容量Ｃｃｏｍに起因して信号線の電位が変動した際に、充放電時の信号線の電位を決められた時間内に最終到達電位に到達させるには、それだけのトランジスタサイズを最低限確保する必要があり、したがってＭＯＳスイッチのトランジスタサイズをあまり小さくできないため、パネルの狭額縁化にも限界があった。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、コモン電位Ｖｃｏｍが変動した際に容量結合によって長くなりがちな最終到達電位への到達時間を、パネルの狭額縁化を妨げることなく短縮することが可能な表示装置およびその駆動方法、ならびに当該表示装置を画面表示部として具備する携帯端末を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による表示装置は、透明絶縁基板上に画素が行列状に配置されるとともに、当該画素の表示素子の第１電極に表示信号を供給する信号線が列単位で配線されてなる画素部と、前記画素部と同じ透明絶縁基板上に形成され、デジタル表示データをアナログ信号に変換して前記信号線に前記表示信号として出力するＤＡ変換手段と、前記表示信号が前記ＤＡ変換手段から前記信号線へ出力される前に、当該信号線に前記表示素子の第２電極に印加される電位とほぼ同電位のプリチャージ電位をプリチャージするプリチャージ手段とを備えている。
【００１０】
本発明による表示装置の駆動方法は、透明絶縁基板上に画素が行列状に配置されるとともに、当該画素の表示素子の第１電極に表示信号を供給する信号線が列単位で配線されてなる画素部と、前記画素部と同じ透明絶縁基板上に形成され、デジタル表示データをアナログ信号に変換して前記信号線に前記表示信号として出力するＤＡ変換手段とを備えた表示装置において、前記表示信号が前記ＤＡ変換手段から前記信号線へ出力される前に、当該信号線に前記表示素子の第２電極に印加される電位とほぼ同電位のプリチャージ電位をプリチャージし、しかる後前記表示信号を前記ＤＡ変換手段から前記信号線を通して前記画素部の各画素に書き込むようにする。
【００１１】
上記構成の表示装置またはその駆動方法において、デジタル表示データをＤＡ変換手段でアナログ表示信号に変換して信号線に出力する際に、その出力に先立って信号線の電位を、表示素子の第２電極に印加される電位とほぼ同電位にプリチャージすることにより、例えばＤＡ変換手段の駆動能力を大きくしなくても、表示素子の第２電極に印加される電位が変動した際に、容量結合による信号線の電位変動によって長くなりがちな最終到達電位への到達時間を短縮できる。これにより、ＤＡ変換手段を構成するトランジスタのサイズを小さくできるため、ＤＡ変換手段の回路規模を縮小化・小面積化できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係る駆動回路一体型表示装置、例えば液晶表示装置の構成例を示すブロック図である。図１において、透明絶縁基板、例えばガラス基板１１上には、多数の画素が行列状（マトリクス状）に配置されて画素部１２を形成している。ガラス基板１１は、もう一枚のガラス基板（図示せず）と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネルを構成している。
【００１４】
画素部１２における画素回路の構成の一例を図２に示す。行列状に配置された画素２０の各々は、画素トランジスタであるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）２１と、このＴＦＴ２１のドレイン電極に画素電極（第１電極）が接続された液晶セル２２と、この液晶セル２２の画素電極に一方の電極（第１電極）が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極（第２電極）との間で発生する液晶容量を意味する。
【００１５】
この画素構造において、ＴＦＴ２１はゲート電極が走査線（ゲート線）２４に接続され、ソース電極が信号線（ソース線）２５に接続されている。液晶セル２２は対向電極がコモン線２６に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモン線２６を介してコモン電位Ｖｃｏｍが各画素共通に与えられる。保持容量２３は他方の電極（第２電極）がＣＳ線２７に対して各画素共通に接続されている。
【００１６】
ここで、１Ｈ（Ｈは水平期間）反転駆動または１Ｆ（Ｆはフィールド期間）反転駆動を行う場合には、各画素に書き込まれる表示信号は、コモン電位Ｖｃｏｍを基準として極性反転を行うことになる。また、コモン電位Ｖｃｏｍの極性を一定周期、例えば１Ｈ周期または１Ｆ周期で反転させるコモン反転駆動を１Ｈ反転駆動または１Ｆ反転駆動と併用する場合は、ＣＳ線５７の電位（以下、「ＣＳ電位」と記す）の極性もコモン電位Ｖｃｏｍに同期して交流反転する。なお、ＣＳ電位は、コモン電位Ｖｃｏｍとほぼ同振幅、同位相の電位である。
【００１７】
再び図１において、画素部１２と同一のガラス基板１１上には、例えば、画素部１２の上下側に水平（Ｈ）ドライバ（水平駆動回路）１４Ａ，１４Ｂが、画素部１２の右側に垂直（Ｖ）ドライバ（垂直駆動回路）１５が、画素部１２の左側に基準電圧発生回路１６がそれぞれ周辺の駆動回路として搭載されている。ただし、ここでは、周辺の駆動回路として一部を例示したに過ぎず、これらに限られるものではない。これら周辺の駆動回路は、画素部１２の画素トランジスタと共に、低温ポリシリコンあるいはＣＧ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ；連続粒界結晶）シリコンを用いて作製される。
【００１８】
上記構成の駆動回路一体型液晶表示装置において、水平ドライバ１４Ａは、デジタルインターフェース駆動回路構成を採っており、例えば、水平シフトレジスタ１４１、データサンプリングラッチ部１４２、第２ラッチ部１４３、レベルシフタ１４４およびＤＡ変換（ＤＡＣ）回路１４５を有するデジタルドライバ構成となっている。水平ドライバ１４Ｂについても、水平ドライバ１４Ａと全く同じ構成となっている。
【００１９】
水平シフトレジスタ１４１は、タイミング発生回路（図示せず）から供給される水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該タイミング発生回路から供給される水平クロックパルスＨＣＫに同期して１水平期間に順次転送していくサンプリングパルスを生成する。データサンプリングラッチ部１４２は、水平シフトレジスタ１４１で生成されたサンプリングパルスに同期して、基板外部から入力され、インターフェース回路（図示せず）を介して表示データＤａｔａを１水平期間で順次サンプリングしラッチする。
【００２０】
このラッチされた１ライン分のデジタル表示データは、水平ブランキング期間に第２ラッチ部１４３に一括して移される。第２ラッチ部１４３からは、１ライン分のデジタル表示データが一斉に出力される。この出力された１ライン分のデジタル表示データは、レベルシフタ１４４でレベルアップされてＤＡ変換回路１４５に与えられ、ここでアナログ表示信号に変換される。ＤＡ変換回路１４５から出力される１ライン分のアナログ表示信号は、画素部１２の水平方向画素数ｘに対応して配線された信号線２５−１〜２５−ｘに出力される。ＤＡ変換回路１４５については、後でさらに詳細に説明する。
【００２１】
垂直ドライバ１５は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ１５において、垂直シフトレジスタは、タイミング発生回路（図示せず）から供給される垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該タイミング発生回路から供給される垂直クロックパルスＶＣＫに同期して１垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、画素部１２の垂直方向画素数ｍに対応して配線された走査線２４−１〜２４−ｙにゲートバッファを通して順次出力される。
【００２２】
この垂直ドライバ１５による垂直走査により、走査パルスが走査線２４−１〜２４−ｙに順次出力されると、画素部１２の各画素が行（ライン）単位で順に選択される。そして、この選択された１ライン分の画素に対して、ＤＡ変換回路１４５から出力される１ライン分のアナログ表示信号が信号線２５−１〜２５−ｘを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、１画面分の画表示が行われる。
【００２３】
ここで、ＤＡ変換回路１４５についてさらに詳細に説明する。本実施形態に係る液晶表示装置では、ＤＡ変換回路１４５として、複数の基準電圧の中からデジタル表示信号に対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型ＤＡ変換回路が用いられる。この基準電圧選択型ＤＡ変換回路の構成の一例を図３に示す。
【００２４】
図１からも明らかなように、基準電圧選択型ＤＡ変換回路は、基準電圧発生回路１６とＤＡ変換回路１４５とから構成されている。基準電圧発生回路１６は、抵抗分割（抵抗分圧）を用いた構成となっている。すなわち、階調数をｎとすると、第１基準電位ＶＡと第２基準電位ＶＢとの間の電圧を、直列に接続されたｎ−１個の抵抗Ｒ１〜Ｒｎ−１によって分圧する。これにより、各分圧点からｎ−２個の基準電圧Ｖ１〜Ｖｎ−２が得られる。そして、基準電位ＶＡを基準電圧Ｖ０、基準電位ＶＢを基準電圧Ｖｎ−１とすることで、基準電圧発生回路１６からは計ｎ個の基準電圧Ｖ０〜Ｖｎ−１が発生されることになる。
【００２５】
ところで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化するのを防ぐために、先述したように、表示信号の極性をある周期で反転させる交流反転駆動（１Ｈ反転駆動または１Ｆ反転駆動）が採られている。そのため、基準電圧発生回路１６においては、その交流反転に同期して交互に発生するタイミングパルスφ１，φ２によってスイッチＳＷ１〜ＳＷ４をオン（閉）／オフ（開）させるようになっている。
【００２６】
この基準電圧発生回路１６においては、交流反転のある反転タイミングでタイミングパルスφ１が発生すると、スイッチＳＷ１，ＳＷ４がオンするため、第１基準電位ＶＡとして正側電源電圧ＶＣＣが、第２基準電位ＶＢとして負側電源電圧ＶＳＳ（例えば、グランドレベル）がそれぞれ与えられる。次の反転タイミングでタイミングパルスφ２が発生すると、スイッチＳＷ２，ＳＷ３がオンするため、第１基準電位ＶＡとして負側電源電圧ＶＳＳが、第２基準電位ＶＢとして正側電源電圧ＶＣＣがそれぞれ与えられる。
【００２７】
ＤＡ変換回路１４５は、画素部１２の信号線２５−１〜２５−ｘの各々に対応して設けられたｘ個のＤＡＣ部１４５−１〜１４５−ｘから構成されている。これらＤＡＣ部１４５−１〜１４５−ｘには、基準電圧発生回路１６から出力されるｎ個の基準電圧Ｖ０〜Ｖｎ−１がｎ本の基準電圧線３１−１〜３１−ｎによって伝送される。ＤＡＣ部１４５−１〜１４５−ｘは各々同じ回路構成となっており、各出力端が出力線を介して画素部１２の信号線２５−１〜２５−ｘにそれぞれ接続される。
【００２８】
図４は、ＤＡＣ部（１４５−１〜１４５−ｘ）の回路構成の一例を示す回路図である。ここでは、入力されるデジタル表示データが例えば６ビット（ｂ５〜ｂ０）で、この６ビットのデジタル表示データに応じて６４階調のアナログ表示信号のいずれかにＤＡ変換する場合を例に挙げて示している。したがって、基準電圧発生回路１６では、デジタル表示データのビット数“６”に対応した６４階調分の基準電圧Ｖ０〜Ｖ６３が発生され、これら基準電圧Ｖ０〜Ｖ６３が基準電圧線３１−１〜３１−ｎによってＤＡＣ部１４５−１〜１４５−ｘの各々に伝送される。
【００２９】
図４から明らかなように、ＤＡＣ部１４５−１〜１４５−ｘの各々は、基準電圧発生回路１６で発生されるｎ個（本例では、６４階調分）の基準電圧に対応して設けられたｎ個（６４個）の階調選択ユニット３３−１〜３３−ｎによって構成されている。階調選択ユニット３３−１〜３３−ｎの各々は、ｎ個の基準電圧をそれぞれ伝送するｎ本の基準電圧線３１−１〜３１−ｎの各々と、信号線２５−１〜２５−ｘにそれぞれ接続される出力線３２（３２−１〜３２−ｘ）との間に、デジタル表示データのビット数分（本例では、６個）のトランジスタスイッチ、例えばＭＯＳスイッチがシリーズに接続された構成となっている。
【００３０】
上記構成のＤＡＣ部１４５−１〜１４５−ｘにおいて、階調選択ユニット３３−１〜３３−ｎの各ＭＯＳスイッチは、デジタル表示データの各ビットｂ５〜ｂ０の論理状態に応じてオン／オフ動作を行う。そして、階調選択ユニット３３−１〜３３−ｎのうち、ビットｂ５〜ｂ０の論理の組み合わせにしたがって、いずか１つの階調選択ユニットの全てのＭＯＳスイッチがオン状態になることで、６４個の基準電圧Ｖ０〜Ｖ６３の中から１つを選択し、アナログ表示信号として出力線３２（３２−１〜３２−ｘ）を介して対応する信号線２５（２５−１〜２５−ｘ）に出力する。
【００３１】
次に、上記構成の本実施形態に係る駆動回路一体型液晶表示装置において、本発明の特徴とする部分について説明する。
【００３２】
図４に示すように、ＤＡＣ部１４５−１〜１４５−ｘの出力線３２−１〜３２−ｘの各々と、画素部１２の信号線２５−１〜２５−ｘの各々との間に、本発明の特徴とする部分であるプリチャージ回路４０が設けられている。このプリチャージ回路４０は、ＤＡ変換回路１４５でデジタル表示データからＤＡ変換されて得られるアナログ表示信号が、ＤＡＣ部１４５−１〜１４５−ｘの各々から信号線２５−１〜２５−ｘの各々へ出力される前に、これら信号線２５−１〜２５−ｘにコモン電位Ｖｃｏｍとほぼ同電位のプリチャージ電位をプリチャージする作用をなす。
【００３３】
図４から明らかなように、プリチャージ回路４０は、ＤＡＣ部１４５−１〜１４５−ｘからのアナログ表示信号の出力時に一定期間だけ、ＤＡＣ部１４５−１〜１４５−ｘの出力端（出力線）と信号線２５−１〜２５−ｘとの間を遮断するスイッチ４１と、このスイッチ４１の遮断動作に同期してプリチャージ電位を信号線２５−１〜２５−ｘに供給する手段、例えばスイッチ４２と、これらスイッチ４１，４２をオン／オフ駆動するためのタイミング信号Ａ，Ｂを生成するタイミング生成回路４３とを有する構成となっている。プリチャージ電位としては、ここではＣＳ電位を用いている。ＣＳ電位を用いる理由については後述する。
【００３４】
続いて、上記構成のプリチャージ回路４０の回路動作について、図５のタイミング波形図を用いて説明する。
【００３５】
先ず、プリチャージ回路４０が無い場合における画素部１２の各画素に対するアナログ表示信号の書き込み動作について説明する。前にも述べたように、信号線２５−１〜２５−ｘは、グランドに対する容量Ｃｇｎｄと液晶セルの対向電極に対する容量Ｃｃｏｍとを持っている。そして、信号線２５−１〜２５−ｘと対向電極との間に容量Ｃｃｏｍが介在することにより、コモン電位Ｖｃｏｍが変動すると、容量Ｃｃｏｍによる容量結合によって信号線２５−１〜２５−ｘの電位が変動する。
【００３６】
特に、コモン電位Ｖｃｏｍが一定周期で反転するコモン反転駆動の液晶表示装置にあっては、図５のタイミング波形図に示すように、コモン電位Ｖｃｏｍの反転のタイミングで、信号線２５−１〜２５−ｘの電位が瞬間的に変動し、特にＤＡ変換回路１４５から信号線２５−１〜２５−ｘに黒レベルを出力するときに、その変動分が最大になる。したがって、この変動した電位から黒レベル（最終到達電位）まで信号線２５−１〜２５−ｘを充放電しなければならないため、信号線２５−１〜２５−ｘを充放電する電位差が大きくなり、それだけ許容される最終到達電位に信号線２５−１〜２５−ｘの電位が到達するのに時間がかかることになる。
【００３７】
この到達時間を短くするには、ＤＡ変換回路１４５を構成するＭＯＳスイッチのトランジスタサイズを大きくすることによってＭＯＳスイッチの駆動能力を上げたり、基準電圧線３１−１〜３１−ｎの線幅を太くし、配線抵抗を低くすることによって充放電時定数を小さくしたり、あるいは基準電圧発生回路１６の総抵抗値を下げるなどの方策が一般的に考えられる。しかしながら、ＭＯＳスイッチのトランジスタサイズを大きくしたり、基準電圧線３１−１〜３１−ｎの線幅を太くすると表示パネルの額縁サイズが大きくなり、また基準電圧発生回路１６の総抵抗値を下げると消費電力の増大を招くことになる。
【００３８】
これに対して、本実施形態に係る液晶表示装置では、プリチャージ回路４０の作用により、ＤＡ変換回路１４５でデジタル表示データからＤＡ変換されて得られるアナログ表示信号が、ＤＡＣ部１４５−１〜１４５−ｘの各々から信号線２５−１〜２５−ｘの各々へ出力される前に、信号線２５−１〜２５−ｘにコモン電位Ｖｃｏｍとほぼ同電位のプリチャージ電位（本例では、ＣＳ電位）をプリチャージする構成をとり、このプリチャージによって最終到達電位への到達時間を短縮するようにしている。
【００３９】
具体的には、図５のタイミング波形図から明らかなように、プリチャージ回路４０において、ＤＡＣ部１４５−１〜１４５−ｘからのアナログ表示信号の出力時に一定期間ｔだけ、タイミング発生回路４３で発生されるタイミング信号Ａ，Ｂによってスイッチ４１がオフ（開）状態になり、これに同期してスイッチ４２がオン（閉）状態になる。これにより、一定期間ｔだけＤＡＣ部１４５−１〜１４５−ｘの出力端（出力線）と信号線２５−１〜２５−ｘとの間が遮断されると同時に、信号線２５−１〜２５−ｘには対向電極との間に形成される容量Ｃｃｏｍ分の電荷がＣＳ電位によってプリチャージされる。
【００４０】
このとき、ＣＳ電位をプリチャージするラインの出力インピーダンスが低いので、短時間に信号線２５−１〜２５−ｘに対して充放電できる。この信号線２５−１〜２５−ｘのプリチャージにより、コモン電位Ｖｃｏｍの反転タイミングで信号線２５−１〜２５−ｘの電位が瞬間的に変動するのを抑えることができる。その後、スイッチ４１がオン状態、スイッチ４２がオフ状態になり、ＤＡ変換回路１４５からアナログ表示信号がスイッチ４１を介して信号線２５−１〜２５−ｘに出力される。このとき、プリチャージによってコモン電位Ｖｃｏｍの反転タイミングでの信号線２５−１〜２５−ｘの電位の変動が抑えられており、充放電する電位差がプリチャージを行わない場合よりも小さくて済むため、最終到達電位への到達時間を短縮することができるのである。
【００４１】
上述したことからすれば、理論的には、プリチャージ電位として、コモン電位Ｖｃｏｍそのものを用いれば良いことになる。ところが、画素トランジスタであるＴＦＴ２１（図２を参照）のオン／オフの過渡時に寄生容量による分圧作用のため、液晶セル２２に印加する電圧がΔＶだけシフトすることが知られている。したがって、そのシフト分ΔＶを補償するために、実際には、本来ＣＳ電位と同振幅、同位相であるコモン電位Ｖｃｏｍをあらかじめシフト分ΔＶだけ補正した電位として印加するようにしている。
【００４２】
このような理由から、シフト分ΔＶの補正が行われているコモン電位Ｖｃｏｍそのものをプリチャージ電位として用いるよりも、補正が行われる前のコモン電位Ｖｃｏｍと同振幅、同位相のＣＳ電位をプリチャージ電位として用いるのが好ましいのである。ただし、プリチャージ電位としては、ＣＳ電位に限られるものではなく、コモン電位Ｖｃｏｍとほぼ同振幅、同位相のもの、好ましくは補正が行われる前のコモン電位Ｖｃｏｍと同振幅、同位相のものであれば、所期の目的を達成することができる。したがって、コモン電位Ｖｃｏｍとほぼ同振幅、同位相の電位を別途生成し、この生成した電位をプリチャージ電位として用いることも可能である。
【００４３】
上述したように、デジタル表示データをＤＡ変換回路１４５でアナログ表示信号に変換して信号線２５−１〜２５−ｘに出力する液晶表示装置において、ＤＡ変換回路１４５から信号線２５−１〜２５−ｘへアナログ表示信号が出力される前に、信号線２５−１〜２５−ｘの電位をコモン電位Ｖｃｏｍとほぼ同電位にプリチャージし、しかる後アナログ表示信号をＤＡ変換回路１４５から信号線２５−１〜２５−ｘを通して画素部１２の各画素に書き込むことにより、ＭＯＳスイッチのトランジスタサイズを大きくしたり、基準電圧線３１−１〜３１−ｎの線幅を太くしたり、あるいは基準電圧発生回路１６の総抵抗値を下げたりしなくても、コモン電位Ｖｃｏｍが変動した際に、対向電極との間に形成される容量Ｃｃｏｍの容量結合による信号線２５−１〜２５−ｘの電位変動によって長くなりがちな最終到達電位への到達時間を短縮できる。
【００４４】
特に、コモン電位Ｖｃｏｍが一定周期で反転するコモン反転駆動の場合に、最終到達電位への到達時間の短縮の効果が大きい。このように、最終到達電位への到達時間を短縮できることにより、その分だけ信号線２５−１〜２５−ｘを駆動するＤＡＣ部１４５−１〜１４５−ｘの駆動能力が小さくて済む。したがって、ＤＡＣ部１４５−１〜１４５−ｘを構成するＭＯＳトランジスタのトランジスタサイズを小さくすることができるため、ＤＡ変換回路１４５の回路規模の縮小化・小面積化を図ることができる。
【００４５】
その結果、本実施形態に係る液晶表示装置の場合には、駆動回路一体型の構成を採っていることから、ＤＡ変換回路１４５の回路規模の縮小化・小面積化によって、ＤＡ変換回路１４５を配置するスペースを小さくできるため、表示パネルの額縁をさらに狭くできる。なお、ＤＡ変換回路１４５を含む水平ドライバ１４Ａ，１４Ｂをパネル外に配置してＩＣ化する構成を採る場合には、ＤＡ変換回路１４５の回路規模の縮小化によって当該ＩＣの小型化を図ることができる。
【００４６】
また、信号線２５−１〜２５−ｘの電位をコモン電位Ｖｃｏｍとほぼ同電位にプリチャージする、という駆動方法によって最終到達電位への到達時間を短縮できることは、基準電圧線３１−１〜３１−ｎの線幅を細くすることができる、あるいは基準電圧発生回路１６の直列抵抗値を高くすることができることを意味する。そして、基準電圧線３１−１〜３１−ｎの線幅を細くすることにより、基準電圧線３１−１〜３１−ｎの配線スペースが小さくて済むため、表示パネルのさらなる狭額縁化を図ることができる。また、基準電圧発生回路１６の直列抵抗値を高くすることにより、基準電圧発生回路１６での消費電力を下げることができるため、液晶表示装置全体の低消費電力化を図ることができる。
【００４７】
また、コモン電位Ｖｃｏｍが一定周期で反転するコモン反転駆動の液晶表示装置において、ＤＡ変換回路１４５から信号線２５−１〜２５−ｘに高レベル、特に黒レベルを出力する場合には、容量結合によって変動する際の信号線の変動電位に相当する電荷が、プリチャージチャージの際のＣＳ電位の立ち上がり分に使われる、即ちリサイクルされることになるため、ＣＳ電位を信号線２５−１〜２５−ｘにプリチャージするためのＣＳバッファ４４（図４を参照）から信号線２５−１〜２５−ｘに供給する電荷が少なくて済むことになる。このことは、プリチャージ回路４０を追加することによる消費電力の増大分を最小限に抑えることができることを意味する。
【００４８】
以上説明した本実施形態に係る液晶表示装置は、携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ；携帯情報端末）に代表される小型・軽量な携帯端末の画面表示部として用いて好適なものである。
【００４９】
なお、本実施形態では、画素の表示素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明は液晶表示装置への適用に限られるものではなく、画素の表示素子としてエレクトロルミネッセンス（ＥＬ）素子を用いたＥＬ表示装置など、水平駆動回路としてデジタルインタフェイス駆動回路を用いたフラットパネル型の表示装置全般に適用可能である。
【００５０】
図６は、本発明に係る携帯端末、例えばＰＤＡの構成の概略を示す外観図である。
【００５１】
本例に係るＰＤＡは、例えば、装置本体６１に対して蓋体６２が開閉自在に設けられた折り畳み式の構成となっている。装置本体６１の上面には、キーボードなどの各種のキーが配置されてなる操作部６３が配置されている。一方、蓋体６２には、画面表示部６４が配置されている。この画面表示部６４として、先述した実施形態に係る液晶表示装置が用いられる。
【００５２】
当該実施形態に係る液晶表示装置は、先述したように、表示パネルの狭額縁化や装置の低消費電力化を図ることができるため、ＰＤＡにおいて、その画面表示部６４として当該液晶表示装置を搭載することにより、ＰＤＡの小型化や低消費電力化に大きく寄与できる。特に、画面表示部６４の低消費電力化により、バッテリ電源による連続使用可能時間の長時間化を図ることができる。
【００５３】
なお、ここでは、ＰＤＡに適用した場合を例に採って説明したが、この適用例に限られるものではなく、本発明に係る液晶表示装置に代表される表示装置は、特に携帯電話機など小型・軽量の携帯端末全般に用いて好適なものである。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、デジタル表示データをＤＡ変換手段でアナログ表示信号に変換して信号線に出力する表示装置において、ＤＡ変換手段から信号線へアナログ表示信号が出力される前に、信号線の電位を表示素子の第２電極に印加される電位とほぼ同電位にプリチャージし、しかる後アナログ表示信号をＤＡ変換手段から信号線を通して画素部の各画素に書き込むことにより、ＤＡ変換手段の駆動能力を大きくしなくても、表示素子の第２電極に印加される電位が変動した際に、容量結合による信号線の電位変動によって長くなりがちな最終到達電位への到達時間を短縮できるため、ＤＡ変換手段の縮小化・小面積化を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る駆動回路一体型液晶表示装置の構成例を示すブロック図である。
【図２】画素回路の構成の一例を示す回路図である。
【図３】基準電圧選択型ＤＡ変換回路の構成の一例を示すブロック図である。
【図４】ＤＡＣ部およびプリチャージ回路の回路構成の一例を示す回路図である。
【図５】プリチャージ回路の動作説明に供するタイミング波形図である。
【図６】本発明に係るＰＤＡの構成の概略を示す外観図である。
【符号の説明】
１１…ガラス基板、１２画素部、１４Ａ，１４Ｂ…水平ドライバ（水平駆動回路）、１５…垂直ドライバ（垂直駆動回路）、１６…基準電圧発生回路、２０…画素、２１…ＴＦＴ（薄膜トランジスタ）、２２…液晶セル、２３…保持容量、２４，２４−１〜２４−ｙ…走査線（ゲート線）、２５，２５−１〜２５−ｘ…信号線（ソース線）、３１−１〜３１−ｎ…基準電圧線、３２，３２−１〜３２−ｘ…出力線、３３−１〜３３−ｎ…階調選択ユニット、４０…プリチャージ回路、Ｃｃｏｍ…液晶セルの対向電極に対する容量、Ｃｇｎｄ…グランドに対する容量
Claims (16)
- 透明絶縁基板上に画素が行列状に配置されるとともに、当該画素の表示素子の第１電極に表示信号を供給する信号線が列単位で配線されてなる画素部と、
前記画素部と同じ透明絶縁基板上に形成され、デジタル表示データをアナログ信号に変換して前記信号線に前記表示信号として出力するＤＡ変換手段と、
前記表示信号が前記ＤＡ変換手段から前記信号線へ出力される前に、当該信号線に前記表示素子の第２電極に印加される電位とほぼ同電位のプリチャージ電位をプリチャージするプリチャージ手段と
を備えたことを特徴とする表示装置。 - 前記プリチャージ手段は、前記ＤＡ変換手段からの前記表示信号の出力時に一定期間だけ、前記ＤＡ変換手段の出力端と前記信号線との間を遮断するスイッチ手段と、前記スイッチ手段の遮断動作に同期して前記プリチャージ電位を前記信号線に供給する手段とを有する
ことを特徴とする請求項１記載の表示装置。 - 前記ＤＡ変換手段は、前記デジタル表示データのビット数に対応した複数の基準電圧を発生する基準電圧発生手段と、前記基準電圧発生手段から出力される複数の基準電圧をそれぞれ伝送する複数の基準電圧線の各々と前記信号線に接続される出力線との間に前記デジタル表示データのビット数分だけシリーズに接続され、前記デジタル表示データの各ビットの論理状態に応じて動作するトランジスタスイッチからなる複数の階調選択ユニットとを有する
ことを特徴とする請求項１記載の表示装置。 - 前記表示素子が液晶セルであり、
前記液晶セルの第２電極に印加される電位は、画素間で共通に印加されるコモン電位であって一定周期で極性が反転する
ことを特徴とする請求項１記載の表示装置。 - 前記プリチャージ電位は、前記コモン電位とほぼ同振幅、同位相の電位である
ことを特徴とする請求項４記載の表示装置。 - 前記プリチャージ電位は、前記液晶セルと第１電極が接続された保持容量の第２電極に印加される電位である
ことを特徴とする請求項５記載の表示装置。 - 前記画素部、前記ＤＡ変換手段および前記設定回路は、前記透明絶縁基板上に低温ポリシリコンあるいは連続粒界結晶シリコンを用いて形成されている
ことを特徴とする請求項１記載の表示装置。 - 透明絶縁基板上に画素が行列状に配置されるとともに、当該画素の表示素子の第１電極に表示信号を供給する信号線が列単位で配線されてなる画素部と、
前記画素部と同じ透明絶縁基板上に形成され、デジタル表示データをアナログ信号に変換して前記信号線に前記表示信号として出力するＤＡ変換手段とを備えた表示装置の駆動方法であって、
前記表示信号が前記ＤＡ変換手段から前記信号線へ出力される前に、当該信号線に前記表示素子の第２電極に印加される電位とほぼ同電位のプリチャージ電位をプリチャージし、
しかる後前記表示信号を前記ＤＡ変換手段から前記信号線を通して前記画素部の各画素に書き込む
ことを特徴とする表示装置の駆動方法。 - 前記表示素子が液晶セルからなり、当該液晶セルの第２電極に画素間で共通に印加されるコモン電位の極性が一定周期で反転するコモン反転駆動の液晶表示装置において、
前記プリチャージ電位が前記コモン電位とほぼ同振幅、同位相の電位である
ことを特徴とする請求項８記載の表示装置の駆動方法。 - 前記プリチャージ電位は、前記液晶セルと第１電極が接続された保持容量の第２電極に印加される電位である
ことを特徴とする請求項９記載の表示装置の駆動方法。 - 透明絶縁基板上に画素が行列状に配置されるとともに、当該画素の表示素子の第１電極に表示信号を供給する信号線が列単位で配線されてなる画素部と、
前記画素部と同じ透明絶縁基板上に形成され、デジタル表示データをアナログ信号に変換して前記信号線に前記表示信号として出力するＤＡ変換手段と、
前記表示信号が前記ＤＡ変換手段から前記信号線へ出力される前に、当該信号線に前記表示素子の第２電極に印加される電位とほぼ同電位をプリチャージするプリチャージ手段とを有する構成の表示装置を画面表示部として具備する
ことを特徴とする携帯端末。 - 前記プリチャージ手段は、前記ＤＡ変換手段からの前記表示信号の出力時に一定期間だけ、前記ＤＡ変換手段の出力端と前記信号線との間を遮断するスイッチ手段と、前記スイッチ手段の遮断動作に同期して前記プリチャージ電位を前記信号線に供給する手段とを有する
ことを特徴とする請求項１１記載の携帯端末。 - 前記ＤＡ変換手段は、前記デジタル表示データのビット数に対応した複数の基準電圧を発生する基準電圧発生手段と、前記基準電圧発生手段から出力される複数の基準電圧をそれぞれ伝送する複数の基準電圧線の各々と前記信号線に接続される出力線との間に前記デジタル表示データのビット数分だけシリーズに接続され、前記デジタル表示データの各ビットの論理状態に応じて動作するトランジスタスイッチからなる複数の階調選択ユニットとを有する
ことを特徴とする請求項１１記載の携帯端末。 - 前記表示装置は、前記画素の表示素子として液晶セルを用いた液晶表示装置であり、
前記液晶セルの第２電極に印加される電位は、画素間で共通に印加されるコモン電位であって一定周期で極性が反転する
ことを特徴とする請求項１１記載の携帯端末。 - 前記プリチャージ電位は、前記コモン電位とほぼ同振幅、同位相の電位である
ことを特徴とする請求項１４記載の携帯端末。 - 前記プリチャージ電位は、前記液晶セルと第１電極が接続された保持容量の第２電極に印加される電位である
ことを特徴とする請求項１５記載の携帯端末。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357717A JP2004191536A (ja) | 2002-12-10 | 2002-12-10 | 表示装置およびその駆動方法、並びに携帯端末 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357717A JP2004191536A (ja) | 2002-12-10 | 2002-12-10 | 表示装置およびその駆動方法、並びに携帯端末 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004191536A true JP2004191536A (ja) | 2004-07-08 |
Family
ID=32757641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002357717A Pending JP2004191536A (ja) | 2002-12-10 | 2002-12-10 | 表示装置およびその駆動方法、並びに携帯端末 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004191536A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009058839A (ja) * | 2007-08-31 | 2009-03-19 | Sony Corp | プリチャージ制御方法及び表示装置 |
| US7928951B2 (en) | 2005-06-02 | 2011-04-19 | Sony Corporation | Electro-optical device, method of driving electro-optical device, and electronic apparatus |
| US10056046B2 (en) | 2014-10-23 | 2018-08-21 | Seiko Epson Corporation | Electrophoretic display apparatus and electronic device |
-
2002
- 2002-12-10 JP JP2002357717A patent/JP2004191536A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928951B2 (en) | 2005-06-02 | 2011-04-19 | Sony Corporation | Electro-optical device, method of driving electro-optical device, and electronic apparatus |
| JP2009058839A (ja) * | 2007-08-31 | 2009-03-19 | Sony Corp | プリチャージ制御方法及び表示装置 |
| US10056046B2 (en) | 2014-10-23 | 2018-08-21 | Seiko Epson Corporation | Electrophoretic display apparatus and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741199B2 (ja) | 電気光学装置およびその駆動方法、並びに電子機器 | |
| KR100860632B1 (ko) | 액티브 매트릭스형 표시장치 및 이것을 이용한 휴대단말 | |
| JP3741079B2 (ja) | 表示装置および携帯端末 | |
| JP4172472B2 (ja) | 駆動回路、電気光学装置、電子機器及び駆動方法 | |
| US20070063759A1 (en) | Level shift circuit, display apparatus, and portable terminal | |
| JP4810840B2 (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| US7692615B2 (en) | Display driver, electro-optical device, and method of driving electro-optical device | |
| KR20050009977A (ko) | 아날로그 버퍼 회로, 표시 장치 및 휴대 단말기 | |
| US20070097063A1 (en) | D/A converter circuit, display unit with the D/A converter circuit, and mobile terminal having the display unit | |
| US7932901B2 (en) | Timing generating circuit, display apparatus, and portable terminal | |
| JP2006227272A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| KR100637060B1 (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
| JP4442455B2 (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP2006243232A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| WO2011013416A1 (ja) | 表示回路の駆動装置、表示装置および電子機器 | |
| JP2007208694A (ja) | 差動増幅器及びデジタルアナログ変換器 | |
| JP4110839B2 (ja) | 表示装置および携帯端末 | |
| JP2006243233A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP2004198672A (ja) | 表示装置および携帯端末 | |
| JP2004191536A (ja) | 表示装置およびその駆動方法、並びに携帯端末 | |
| US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
| JP2005010697A (ja) | 表示装置 | |
| JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP2002174823A (ja) | アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末 | |
| JP3956980B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051014 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090203 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091008 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091008 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20091028 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A02 | Decision of refusal |
Effective date: 20100309 Free format text: JAPANESE INTERMEDIATE CODE: A02 |