KR0150262B1 - 표시장치의 구동회로 - Google Patents

표시장치의 구동회로

Info

Publication number
KR0150262B1
KR0150262B1 KR1019940031614A KR19940031614A KR0150262B1 KR 0150262 B1 KR0150262 B1 KR 0150262B1 KR 1019940031614 A KR1019940031614 A KR 1019940031614A KR 19940031614 A KR19940031614 A KR 19940031614A KR 0150262 B1 KR0150262 B1 KR 0150262B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
vibration
gray
bits
Prior art date
Application number
KR1019940031614A
Other languages
English (en)
Other versions
KR950014957A (ko
Inventor
히사오 오까다
유지 야마모또
미쯔요시 세오
구니아끼 다나까
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP29710393A external-priority patent/JP2869315B2/ja
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR950014957A publication Critical patent/KR950014957A/ko
Application granted granted Critical
Publication of KR0150262B1 publication Critical patent/KR0150262B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 표시장치의 구동회로에 관한 것으로, 특히 디지탈 영상신호에 따라 다계조로 화상을 표시하는 액티브매트릭스형 액정표시장치의 구동회로에 관한 것이다. 이 구동회로는: 상기 영상데이타의 복수의 데이타에서 선택된 비트에 의해 표현된 값에 따라, 복수의 원 진동신호들을 수신하고 상기 복수의 원 진동신호들로 부터 진동신호 T를 생성하는 진동신호 생성수단; 상기 진동신호 T를 반전시켜 진동신호 T-바를 출력하는 반전수단; 상기 영상데이타의 복수의 비트중의 상기 선택된 비트 이외의 비트로 표현된 값에 따라, 계조전압 공급수단에서 공급되는 복수의 계조전압중의 제 1 계조전압과 제 2 계조전압을 특정하는 계조전압 특정신호를 생성하는 계조전압 특정수단; 및 상기 진동신호 T와 진동신호 T-바에 따라, 상기 계조전압 특정신호에 의해 특정된 상기 제 1 계조전압과 제 2 계조전압을 상기 데이타선에 출력하는 출력수단; 을 포함한다. 이 구동회로에서, 상기 복수의 원 진동신호들 각각은 제 1 레벨값과 제 2 레벨값중의 하나를 가지며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간이 서로 다르며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간의 길이는 상기 영상데이타의 복수의 비트중의 대응 비트에 따라 가증된다.

Description

표시장치의 구동회로
제1도는 액정표시장치의 구성도.
제2도는 1 수평기간의 입력데이타, 샘플링펄스 및 출력펄스 사이의 관계를 보여주는 타이밍도.
제3도는 1 수직기간의 입력데이타, 출력펄스, 출력전압 및 게이트펄스 사이의 관계를 보여주는 타이밍도.
제4도는 1 수직기간의 입력데이타, 출력펄스, 출력전압, 게이트펄스 및 1 화소에 인가된 전압 사이의 관계를 보여주는 타이밍도.
제5도는 1 출력기간에서 진동하는 출력전압의 파형도.
제6도는 본 발명의 실시예 1의 구동회로의 데이타 드라이버의 부분구성도.
제7도는 본 발명의 실시예1의 구동회로의 선택제어회로(SCOL)의 부분구성도.
제8도는 본 발명의 실시예1의 구동회로의 선택제어회로(SCOL)의 다른 부분구성도.
제9도는 본 발명의 실시예1의 구동회로의 선택제어회로(SCOL)의 또다른 부분구성도.
제10도는 본 발명의 실시예1의 구동회로의 선택제어회로(SCOL)의 또다른 부분구성도.
제11도는 본 발명의 실시예2의 구동회로의 데이타 드라이버의 부분구성도.
제12도는 본 발명의 실시예2의 구동회로의 진동신호 생성회로의 구성도.
제13도는 상기 진동신호 생성회로에 의해 사용된 진동신호의 파형도.
제14도는 상기 진동신호 생성회로에 의해 생성된 진동신호의 파형도.
제15도는 본 발명의 실시예2의 구동회로의 선택제어회로(SCOL)의 부분구성도.
제16도는 본 발명의 실시예2의 구동회로의 선택제어회로(SCOL)의 다른 부분구성도.
제17도는 본 발명의 실시예3의 구동회로의 진동신호 생성회로의 구성도.
제18도는 본 발명에 따른 6비트용 구동회로의 진동신호 생성회로의 구성도.
제19도는 본 발명에 따른 6비트용 구동회로의 선택제어회로(SCOL)으 부분구성도.
제20도는 본 발명에 따른 6비트용 구동회로의 선택제어회로(SCOL)의 다른 부분구성도.
제21도는 종래의 구동회로의 데이타 드라이버의 부분구성도.
제22도는 관련 기술의 구동회로의 데이타 드라이버의 부분구성도.
제23도는 종래의 구동회로의 선택제어회로(SCOL)에 공급된 신호(t1-t4)의 파형도.
제24도는 종래의 구동회로의 선택제어회로(SCOL)의 부분구성도.
제25도는 종래의 구동회로의 선택제어회로(SCOL)의 다른 부분구성도.
* 도면의 주요 부분에 대한 부호의 설명
D0-D7:영상데이타 MSMP:샘플링플립플롭
MH:홀딩플립플롭 DEC:디코더
ASW0-ASW7:아날로그스위치 On:데이타라인
V0-V256:계조용 전압 SCOL:선택제어회로
본 발명은 표시장치의 구동회로에 관한 것으로, 특히 디지탈 영상신호에 따라 다계조로 화상을 표시하는 액티브매트릭스형 액정표시장치의 구동회로에 관한 것이다.
액티브매트릭스형 액정표시장치는 표시패널과 이 표시패널을 구동하기 위한 구동회로를 구비한다. 이 표시패널은 한쌍의 유리기판과 이 한쌍의 유리기판 사이에 형성된 액정층을 포함한다. 한쌍의 유리기판증 한쪽에는 복수의 게이트라인과 복수의 데이타라인들이 형성된다. 구동회로는 표시패널에 있는 각 데이타라인 마다 배치되고, 표시패널의 액정층에 구동전압을 인가한다. 구동회로는 게이트라인과 데이타라인에 접속되어 있는 복수의 스위칭소자를 매 게이트라인용으로 선택하기 위한 게이트 드라이버와, 선택된 스위칭소자를 통해 화상에 대응하는 영상신호를 화소전극에 공급하기 위한 데이타 드라이버를 포함한다.
제21도는 종래기술의 구동회로에 있는 데이타 드리이버의 일부를 보여준다. 제21도에 도시된 회로(21)는 복수의 데이타라인중 하나에 영상신호를 출력한다. 따라서, 이 데이타 드라이버는 표시패널의 데이타라인 수와 같은 수의 회로(210)를 필요로 한다. 설명의 편의상, 여기서는 영상데이타가 3 비트(D0, D1, D2)로 구성되었다고 가정한다. 이 경우, 영상데이타는 0~7의 8개 값을 갖고, 각 화소에 공급된 신호전압은 V0-V7의 8개 레벨중 하나이다.
회로(210)에는 샘플링 플립플롭(MSMP), 홀딩 플립플롭(MH), 디코더(DEC) 및 아날로그 스위치(ASW0-ASW7)가 있다. 아날로그 스위치(ASW0-ASW7) 각각에는 8종류의 다른 외부 전원전압(V0-V7)이 각각 공급된다. 또, 아날로그 스위치(ASW0-ASW7)에는 디코더(DEC)로 부터 제어신호(S0-S7)가 각각 공급된다. 제어신호(S0-S7) 각각은 아날로그 스위치의 ON/OFF 상태를 절환하는데 사용된다.
다음에, 회로(210)의 동작에 대해 설명한다. 제 n번째 화소에 대응하는 샘플링펄스(TSMPn)의 상승 시점에서 샘플링 플립플롭(MSMP)은 영상데이타(D0, D1, D2)를 받아서 보유한다. 1 수평기간의 이런 영상데이타 샘플링이 종료하면, 출력펄스신호(OE)가 홀딩 플립플롭(MH)에 인가된다. 이 출력펄스신호(OE)가 수신되자마자, 홀딩플립플롭(M0)은 샘플링 플립플롭(MSMP)으로 부터 영상데이타(D0, D1, D2)를 받아서 디코더(DEC)로 출력한다.
디코더(DEC)는 영상데이타(D0, D1, D2)를 디코드하고, 이 영상데이타(D0, D1, D2)의 각 값(0-7)에 따라 아날로그스위치(ASW0-ASW7) 각각을 ON 상태로 하는 제어신호를 출력한다. 그 결과, 외부 전원전압(V0-V7)중의 하나가 데이타라인(On)으로 출력된다. 예컨대, 홀딩 플립플롭(MH)에 보유된 영상데이타 값이 3일 경우, 디코더(DEC)는 아날로그스위치(ASW3)를 ON으로 하는 제어신호(S3)를 출력한다. 그 결과, 이 아날로그스위치(ASW3)가 ON 상태로 되고, 외부 전원전압(V0-V7)중 V3가 데이타라인(On)으로 출력된다.
이런 종래의 데이타 드리아버에는, 영상데이타의 비트수가 증가할수록 회로가 복잡해지고 대형화되는 문제가 있다. 이것은, 종래기술의 데이타 드라이버가 표시할 계조와 같은 수의 계조용 전압을 필요로 하기 때문이다. 예컨대, 4비트의 영상데이타를 이용해 16 계조로 영상을 표시할 경우, 필요로 하는 계조용 전압의 수는 24=16개이다. 마찬가지로, 6비트의 영상데이타를 이용해 64 계조로 영상을 표시할 경우, 필요로 하는 계조용 전압의 수는 26=64개이다. 8비트의 영상데이타를 이용해 256 계조로 영상을 표시할 경우, 필요로 하는 계조용 전압의 수는 28=256개이다. 이상 설명한대로, 종래기술의 데이타 드라이버에서는, 영상데이타의 비트수가 증가할수록 계조용 전압의 수도 많아져야 한다. 이때문에, 회로가 복잡해지고 대형화된다. 또, 전원회로와 아날로그스위치의 접속배선도 복잡해진다.
이상의 이유로, 종래기술의 데이타 드라이버는 실제로는 3비트의 영상데이타나 4비트의 영상데이타에 재한된다.
종래의 이런 문제점을 해결하기 위한 표시장치의 구동방법, 구동회로가 일복국특개평 4-136983, 4-140787, 6-27900호에 제안되어 있다.
제22도는 일본국 특개평 6-27900호에 개시된 구동회로의 일부의 구성을 보여준다. 제22도에 도시된 회로(220)는 복수의 데이타라인중 하나에 영상신호를 출력한다. 따라서, 이 데이타 드라이버는 표시패널의 데이타라인 수와 같은 수의 회로(220)를 필요로 한다. 여기서는 영상데이타가 6비트(D0, D1, D2, D3, D4, D5)로 구성되었다고 가정하자. 이런 가정하에, 영상데이타는 0-63의 64개 값을 가질 수 있고, 각 화소에 인가된 신호전압은 9개의 계조용 전압(V0, V8, V16, V24, V32, V40, V48, V56, V64)과 이 계조용 전압(V0, V8, V16, V24, V32, V40, V48, V56, V64)으로 부터 생성된 복수의 보간전압중의 하나이다.
회로(220)에는 샘플링 플립플롭(MSMP), 홀딩 플립플롭(MH), 선택제어회로(SCOL) ACL 아날로그스위치(ASW0-ASW8)가 있다. 아날로그스위치(ASW0-ASW8) 각각에는, 9종류의 각각 다른 계조용 전압(V0, V8, V16, V24, V32, V40, V48, V56, V64)중의 대응 전압이 공급된다. 아날로그스위치(ASW0-AS8)에는 선택제어회로(SCOL)로 부터 제어신호(V0, V8, V16, V24, V32, V40, V48, V56, V64)가 각각 공급된다. 각각의 제어신호는 아날로그스위치를 ON/OFF하는데 이용된다.
제어회로회로(SCOL)에는, 클럭신호(t0, t1, t3, t4)가 공급된다. 제23도와 같이, 이 클럭신호(t0, t1, t3, t4)의 듀티비는 서로 다르다. 선택제어회로(SCOL)는 6-비트 영상데이타(d5, d4, d3, d2, d1, d0)를 수신하고 수신된 영상데이타 값에 따라 제어신호(S0, S8, S16, S24, S32, S40, S48, S56, S64)중의 하나를 출력한다. 선택제어회로(SCOL)의 입출력 관계는 논리표에 의해 결정된다.
표1은 선택제어회로(SCOL)의 논리표이다. 표1의 1열 내지 6열은 영상데이타의 비트 d5, d4, d3, d2, d1, d0각각의 값을 표시한 것이다. 표1의 7열 내지 15열은 제어신호 S0, S8, S16, S24, S32, S40, S48, S56, S64의 각 값을 표시한 것이다. 표1의 7열 부터 15열의 각 공란은 제어신호의 값이 0임을 의미한다. 또, ti은 클럭신호(ti)의 값이 1일 때는 제어신호의 값도 1이고, 클럭신호(ti)의 값이 0일 때는 제어신호의 값도 0이라는 것을 의미한다. 또, ti-바는 클럭신호(ti)의 값이 1일 때는 제어신호의 값이 0이고, 클럭신호(ti)의 값이 0일 때는 제어신호의 값이 1이라는 것을 의미한다. 여기서, i=1, 2, 3, 4이다. 이하, 본 명세서에서, X-바란 표기는 X의 위에 수평바를 붙인 표기로 정의한다. 또, X는 임의의 부호이다.
표 1에서 보는 바와 같이, 영상데이타의 값이 8의 배수이면, 계조용 전압(V,…,V)중의 하나가 데이타라인(On)으로 출력된다. 영상데이타의 값이 8의 배수가 아니면, 계조용 전압(V,…,V)중의 한쌍의 계조용 전압 사이를 클럭신호(t, t, t, t)중의 하나의 듀티비로 진동하는 진동전압이 데이타라인(On)으로 출력된다. 이 데이타 드라이버는, 표1 도시된 논리표에 따라, 인접한 한쌍의 계조용 전압 사이의 7개의 다른 진동전압을 생성한다. 따라서, 9 레벨의 계조용 전압만을 사용해 64 계보의 화상을 얻을 수 있다.
표 1에 나타난 영상데이타 d, d, d, d, d, d, 클럭신호 t, t, t, t, 제어신호 S, S, S, S, S, S, S, S, S사이의 관계를 규정하는 논리식은 다음과 같다.
마찬가지로, 제어신호 S24, S32, S40, S448가 정의된다. 제어신호 S56, S64는 다음과 같이 정의된다.
상기 관계식에서, i은 2진 데이타(d5, d4, d3, d2, d1, d0)의 값을 10진법으로 표기한 경우를 나타낸다. 예컨대, 1 = (d5, d4, d3, d2, d1, d0) = (0,0,0,0,0,1)이다. 또, ti는 신호 ti의 반전신호를 의미한다.
이상의 각 논리식을 기본으로, 제 24, 25도에 도시된 논리회로가 얻어진다. 선택제어회로(SCOL)는 제24, 25도에 도시된 논리회로에 의해 구성된다.
제24도에 도시된 논리회로는 6비트의 영상데이타 (d5, d4, d3, d2, d1, d0)의 값에 따라 64종류의 계조선택데이타 0-63를 생성한다. 제25도에 도시된 논리회로는 계조선택데이타 0-63와 클럭신호(t1,t2,t3,t4)를 기초로, 제어신호 S0, S8, S1, S24, S32, S40, S48, S56, S64를 출력한다. 예컨대, 영상데이타 (d5, d4, d3, d2, d1, d0)= (0,0,0,0,0,1)가 선택제어회로(SCOL)에 입력되는 경우를 설명한다. 이경우, 제24도에 도시된 논리회로는 계조선택제이타 {1}를 출력한다. 제25도에 도시된 논리회로는 이 계조선택데이타 {1}를 수신하고 클럭신호 t1의 듀티비로 제어신호 S0와 제어신호 S8을 교호로 출력한다. 그결과, 계조용 전압 V0와 V8이 클럭신호 t1의 듀티비로 아날로그스위치 ASW0, ASW1을 통해 데이타라인(On)을 교호로 출력된다.
실제의 데이타 드라이버는 데이타라인과 같은 수의 선택제어회로(SCOL)를 필요로 한다. 따라서, 선택제어회로(SCOL)의 회로규모는, 데이타 드라이버를 실장하는 집적회로(LSI)의 칩 사이즈에 큰 영향을 준다. 선택제어회로(SCOL)의 회로규모가 커질수록, 집적회로의 단가가 높아진다. 또, 고품위 화상을 실현하기 위해 영상데이타의 비트수를 증가시키면, 데이카 드라이버의 회로규모도 커진다. 이렇게 되면 집적회로의 사이즈와 생산비도 증가한다.
본 발명의 구동회로는 화소와 이 화소에 전압을 인가하기 위한 데이타선을 구비하고, 복수의 비트로 구성된 영상데이타에 따라 화상을 다계조로 표시하는 표시장치를 구동하는데 사용된다. 이 구동회로는: 상기 영상데이타의 복수의 데이타에서 선택된 비트에 의해 표현된 값에 따라, 복수의 원 진동신호들을 수신하고 상기 복수의 원진동신호들로 부터 진동신호 T를 생성하는 진동신호 생성수단; 상기 진동신호 T를 반전시켜 진동신호 T-바를 출력하는 반전수단; 상기 영상데이타의 복수의 비트중의 상기 선택된 비트 이외의 비트로 표현된 값에 따라, 계조전압 공급수단에서 공급되는 복수의 계조전압중의 제 1 계조전압과 제 2 계조전압을 특정하는 계조전압 특정신호를 생성하는 계조전압 특정수단; 및 상기 진동신호 T와 진동신호 T-바에 따라, 상기 계조전압 특정신호에 의해 특정된 상기 제1 계조전압과 제2 계조전압을 상기 데이타선에 출력하는 출력수단; 을 포함하고, 상기 복수의 원 진동신호들 각각은 제 1 레벨값과 제 2 레벨값중의 하나를 가지며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간이 서로 다르며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간의 길이는 상기 영상데이타의 복수의 비트중의 대응 비트에 따라 가증된다.
본 발명의 일 실시예에서, 상기 제 1 계조전압과 제 2 계조전압은 상기 복수의 계조전압들중 서로 인접하는 계조전압이다.
본 발명의 다른 실시예에서, 상기 복수의 진동신호들 각각의 듀티비는 서로 다르다. 본 발명의 또다른 실시예에서, 상기 복수의 진동신호들중 적어도 한 진동신호는 상기 복수의 진동신호중 다른 진동신호를 반전시켜 얻어지는 반전신호이다.
본 발명의 또다른 실시예에서, 상기 복수의 진동신호들은 듀티비 8:0, 7:1, 6:2, 5:3, 4:4, 3:5, 2:6, 1:7을 각각 갖는 진동신호를 포함한다.
본 발명의 다른 실시예에서, 상기 영상데이타는 (x+y) 비트로 구성되고, x, y는 각각 양의 정수이며; 상기 계조전압 특정수단은 상기 복수의 계조전압중의 2x 종류의 제 1 계조전압과 제 2 계조전압 쌍을 특정하기 위해 (2x+1) 종류의 계조전압 특정시호를 생성하고; 상기 진동신호 생성수단은 2y 종류의 진동실호 T를 출력하여; 레벨이 서로 다른 (2y-1)개의 중간전압이 상기 계조전압 특정수단에 의해 특정된 상기 제 1 ㄱ조전압과 제 2 계조전압 사이에 각각 형성되고, 그결과 2(x+y) 계조로 화상이 표시된다.
본 발명의 또다른 실시예에서, 상기 복수의 원 진동신호의 갯수는 상기 영상데이타의 복수의 비트중의 상기 선택된 비트수와 동일하다.
본 발명의 다른 특징에 따르면, 화소와 이 화소에 전압을 인가하기 위한 데이타선을 구비하고, 복수의 비트로 구성된 영상데이타에 따라 화상을 다계조로 표시하는 표시장치를 구동하는데 사용되는 구동회로가 제공된다. 이 구동회로는: 복수의 비트로 구성된 영상데이타에 따라 복수의 제어신호들을 생성하는 제어신호 생성수단; 및 계조전압 생성수단에 의해 생성된 복수의 계조전압들중의 대응 전압과 상기 복수의 제어신호들중의 대응 신호가 각각 공급되는 복수의 스위칭수단으로서, 이 스위칭수단에 공급된 상기 계조전압은 상기 스위칭수단에 공급된 상기 제어신호에 따라 스위칭수단을 통해 상기 데이타선에 출력되는 복수의 스위칭수단:을 포함하고, 상기 제어신호 생성수단은: 상기 영상데이타의 복수의 비트중에서 선택된 비트로 표현된 값에 따라, 복수의 원 진동신호들을 수신하고 복수의 원 진동신호들로 부터 진동신호 T를 생성하는 진동신호 생성수단; 상기 진동신호 T를 반전시켜 진동신호 T-바를 출력하는 반전수단; 상기 영상데이타의 복수의 비트중의 상기 선택된 비트 이외의 비트로 표현된 값에 따라, 계조전압 공급수단에서 공급되는 복수의 계조전압중의 제 1 계조전압과 제 2 계조전압을 특정하는 계조전압 특정하는 계조전압 특정신호를 생성하는 계조전압 특정수단; 및 상기 계조전압 특정수단으로 특정된 상기 제 1 계조전압이 공급된 상기 스위칭수단에 진동신호 T와 실질적으로 동일한 듀티비로 진동하는 제 1 제어신호를 출력하고, 상기 계조전압 특정수단으로 특정된 상기 제 2 계조전압이 공급된 상기 스위칭수단에 진동신호 T-바와 실질적으로 동일한 듀티비로 진동하는 제 2 제어신호를 출력하는 출력수단;을 구비하며, 상기 복수의 원 진동신호들 각각은 제 1 레벨값과 제 2 레벨값중의 하나를 가지며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간이 서로 다르며, 상기 복수의 원 진동신호들이 1 주기에 제1 레벨값을 갖는 각각의 기간의 길이는 상기 영상데이타의 복수의 비트중의 대응 비트에 따라 가중된다.
본 발명의 일 실시예에서, 상기 제 1 계조전압과 제 2 계조전압은 상기 복수의 계조전압중에 서로 인접하는 계조전압이다.
본 발명의 다른 실시예에서, 상기 복수의 진동신호들중 적어도 한 진동신호는 상기 복수의 진동신호중 다른 진동신호를 반전시켜 얻어지는 반전신호이다.
본 발명의 또다른 실시예에서, 상기 복수의 진동신호들은 듀티비 8:0, 7:1, 6:2, 5:3, 4:4, 3:5, 2:6, 1:7을 각각 갖는 진동신호를 포함한다.
본 발명의 또다른 실시예에서, 상기 영상데이타는 (x+y) 비트로 구성되고, x, y는 각각 양의 정수이며; 상기 계조전압 특정수단은 상기 복수의 계조전압중의 2x종류의 제 1 계조전압과 제 2 계조전압 쌍을 특정하기 위해 (2x+1) 종류의 계조전압 특정신호를 생성하고; 상기 진동신호 생성수단은 2y종류의 진동실호 T를 출력하여; 레벨이 서로 다른 (2y-1)개의 중간전압이 상기 계조전압 특정수단에 의해 특정된 상기 제 1 계조전압과 제 2 계조전압 사이에 각각 형성되고, 그 결과 2(x+y)계조로 화상이 표시된다.
본 발명의 또다른 실시예에서, 상기 복수의 원 진동신호의 갯수는 상기 영상데이타의 복수의 비트중의 상기 선택된 비트수와 동일하다.
본 발명의 또다른 실시예에서, 상기 스위칭수단은 아날로그스위치이다.
표시장치는 복수의 비트로 구성된 영상데이타에 따라 다계조로 화상을 표시한다. 이 표시장치는 매트릭스 형태로 배열된 복수의 화소와 이들 화소에 전압을 인가하는 복수의 데이타선을 구비한 표시부와, 이 표시부를 구동하는 구동회로를 포함한다.
본 발명에 따른 구동회로에는 진동신호 특정수단, 계조전압 특정수단 및 출력수단이 있다. 진동신호 특정수단은, 영상데이타의 복수의 비트중에서 선택된 비트로 표현된 값에 따라, 평균값이 서로 다른 복수의 진동신호들중 하나를 특정한다. 계조전압 특정수단은, 상기 선택된 비트 이외의 비트로 표현된 값에 따라, 복수의 계조전압 중 한쌍을 계조전압을 특정한다. 출력수단은, 상기 특정된 진동신호와 상기 특정된 계조전압쌍을 기초로, 한쌍의 계조전압 사이를 진동하는 진동전압을 데이타선에 출력한다. 따라서, 복수의 주어진 계조전압에 대응하는 상기 계조 사이의 복수의 보간 계조들을 실현할 수 있다.
복수의 진동신호들을 소정 수의 진동신호들에 의해 생성될 수도 있다. 진동신호 수를 낮추면, 구동회로를 소형화할 수 있다.
본 발명의 구동회로에 따르면, 계조전압 특정수단과 진동신호 특정수단을 이용해, 구동회로가 복수의 계조전압 중 하나를 직접 출력하는 경우와 특정된 계조전압 쌍을 교호로 출력하는 경우 모두 동일한 논리회로를 설계할 수 있다.
따라서, 구동회로가 복수의 계조전압중 하나를 직접 출력하는 경우와 특정된 계조전압 쌍을 교호로 출력하는 경우 등, 경우에 따라 다른 구동회로를 배치할 필요가 없다. 그결과, 구동회로의 구성을 단순화할 수 있고 구동회로의 크기를 소형화할 수 있다.
따라서, 이상 설명한 본 발명에 의하면, 구성이 간단하고 소형이면서도 멀티비트 영상데이타에 따라 다계조로 화상을 표시할 수 있는 표시장치용 구동회로를 제공한다는 장점이 가능하다.
이하, 첨부 도면들을 참조하여 본 발명을 자세히 설명하면 다음과 같다.
이하, 본 발명을 실시에에 대해 설명한다. 다음 설명에서는 매트릭스형 액정표시 장치를 예로들어 설명하겠지만, 본 발명은 다른 종류의 표시장치에도 적용 가능하다.
[실시예 1]
제1도는 매트릭스형 액정표시장치의 구성도이다. 제1도의 액정표시장치에는, 영상을 표시하기 위한 표시부(100), 및 표시부(100)를 구동하기 위한 구동회로(101)가 있다. 구동회로(101)에는 표시부(100)에 영상신호를 공급하는 데이타 드아이버(102)와, 표시부에 주사신호를 공급하는 주사 드라이버(103)가 있다. 데이타 드라이버를 소스 드라이버 또는 열 드라이버로 부르기도 한다. 주사 드라이버는 게이트 드라이버 또는 행 드라이버로 부르기도 한다.
표시부(100)에는 M행 N열로 배열된 MxN(M, N은 양의 정수)개으 화소(104)와 이 화소(104)에 접속되는 스위칭소자(105)가 있다.
제1도에서, N개의 데이타선(106)은 각각 데이타 드라이버(102)의 출력단자 S(i)(i=1,2,…,N)와 대응하는 스위칭소자(105)를 접속하는데 사용된다. 마찬가지로, M개의 주사선(107)은 각각 주사 드라이버(103)의 출력단자 G(j)(j=1,2,…,M)와 대응하는 스위칭소자(105)를 접속하는데 사용된다. 스위칭소자(105)로는 박막트랜지스터(TFT)를 사용할 수 있지만, 다른 스위칭소자를 사용해도 좋다. 데이타선은 소스선 또는 열 선으로 불리기도 한다. 또, 주사선은 게이트선 또는 행 선으로 불리기도 한다.
주사 드라이버(103)는 그 출력단자 G(j)로 부터 대응 주사선(107)에 특정 기간동안 하이레벨로 유지되는 전압을 순차로 출력한다. 이 특정 기간을 1 수평기간 jH(j는 1과 M 사이의 정수)라 한다. 모든 수평기간(즉, 1H + 2H + 3H + … + MH), 귀선기간 및 수직동기기간을 가산하여 얻어진 총 기간을 1 수직기간이라 한다.
주사 드라이버(103)의 출력단자 G(j)로 부터 주사선(107)으로 출력되는 전압의 레벨이 하이이면, 출력단자 G(j)에 접속된 스위칭소자(105)가 ON 상태로 된다. 스위칭소자(105)가 ON 상태에 있으면, 데이타 드라이버(102)의 출력단자 S(i)로 부터 대응 데이타선(106)으로 출력되는 전압에 따라 스위칭소자(105)에 접속된 화소(104)가 충전된다. 이렇게 충전된 화소(104)의 전압은 데이타 드라이버(102)에서 공급될 후속 전압에 의해 재충전될 때까지 약 1 수직기간 동안 일정하게 유지된다.
제2도는 수평동기신호(Hsyn)에 의해 규정된 j번째의 1 수평기간 jH 동안으 디지탈 영상데이타(DA), 샘플링펄스(Tsmpi) 및 출력펄스신호(OE) 사이의 관계를 보여준다. 제2도에서 보다시피, 샘플링펄스(Tsmpi1, Tsmpi2,…,Tsmpi,…,TsmpiN)가 데이타 드라이버(102)에 순차적으로 인가되는 동안, 디지탈 영상데이타(DA1, DA2,…,DAi,…,DAN)가 데이타 드리아버(102)에 공급된다. 그후, 출력펄스신호(OE)에 의해 규정된 j번째의 출력펄스(OEj)가 데이타 드라이버(102)에 인가된다. 데이타 드라이버(102)는 j번째의 출력펄스(OEj)를 받자마자 출력단자 S(i)로 부터 전압을 대응 데이타선(106)에 출력한다.
제3도는 수직동기신호(Vsyn)에 의해 규정된 1 수직기간 jH 동안의 수평동기신호(Hsyn), 디지탈 영상데이타(DA), 출력펄스신호(OE), 데이타 드라이버(102)의 출력 타이밍, 및 주사 드라이버(103)의 출력 타이밍 사이의 관계를 보여준다. 제3도에서, SOURCE(j)는, 1 수평기간 jH 동안에 인가되는 디지탈 영상데이타에 따라 그리고 제2도와 같은 타이밍으로, 데이타 드라이버(102)에서 출력되는 전압의 레벨 범위를 보여준다. SOURCE(j)는 데이타 드라이버(102)의 N개의 출력단자 S(1)-S(N) 전부에서 출력된 전압의 레벨범위를 사선으로 표시한 영역이다. SOURCE(j)로 표시된 전압이 데이타선(106)에 인가되는 동안, 주사 드라이버(103)의 j번째의 출력단자 G(j)에서 j번재 주사선(107)으로 출력되는 전압이 하이 레벨로 변화되어 j번째 주사선(107)에 접속된 N개의 스위칭소자(105) 전부를 ON한다. 그결과, N개 스위칭소자(105)에 접속된 N개 화소(104) 각각의 데이타 드라이버(102)로 부터 대응 데이타선(106)에 인가된 전압에 따라 변화된다.
첫번째 부터 M번째 주사선(107)가지 상기 공정이 M회 반복되어, 1 수직기간에 대응하는 화상이 표시된다. 논-인터레이스(non-interlace)형 표시장치의 경우, 이렇게 생성된 영상이 1 화면으로 된다.
본 명세서에서는 출력펄스신호(OE)에 있어서 j번째 출력펄스신호(OEj)와 (j+1)번재 출력펄스신호(OEj+1) 사이의 기간을 1 출력기간으로 규정한다. 1 출력기간은, 제3도에 도시된 SOURCE(j)로 표시된 기간과 일치한다. 통상의 선순차 주사의 경우, 1 출력기간은 1 수평기간과 동일하다. 그 이유는 다음과 같다. 데이타 드라이버(102)가 디지탈 영상데이타에 대응하는 전압을 1 수평(주사)기간 동안 데이타선(106)에 출력하는 동안 다음의 1 수평기간의 디지탈 영상데이타의 샘플링을 행할 수 있다. 이 전압을 데이타 드라이버(102)로 부터 출력할 수 있는 최대의 출력기간은 1 수평기간과 같다. 또, 특수한 경우를 제외하고는, 출력기간이 길어질수록, 화소를 정밀하게 충전할 수 있다. 따라서, 본 명세서에서는 1 출력기간이 1 수평기간과 같다고 하자. 그런, 본 발명에 따르면, 1 출력기간이 반드시 1 수평기간과 같을 필요는 없다.
제4도는 제 2, 3도에 도시된 각 신호의 타이밍에 더하여 이 타이밍에 따라 화소 P(j,i)(j=1,2,…,M)에 인가되는 전압의 레벨을 보여준다.
제5도는 1 출력기간에 데이타 드라이버(102)로 부터 데이타선(106)에 출력된 전압신호의 파형을 예로 든 것이다. 종래의 데이타 드라이버의 경우에는, 데이타선(106)에 출력된 전압신호의 전압레벨이 1 출력기간 동안 일정하다. 반면에, 본 발명에 따른 본 실시예의 데이타 드라이버(102)로 부터 데이타선(106)으로 출력된 전압신호에는 1 출력기간중에 진동하는 진동성분이 있다. 제5도와 같이, 이 전압신호는 펄스형 신호이고, 하이레벨 기간과 로우레벨 기간의 비, 즉 듀티비 n:m이 후술하는 바와같이 선택된다.
제6도는 구동회로(101)의 데이타 드라이버(102)의 구성 일부를 보여준다. 제6도에 도시된 회로(60)는 n번째 출력단자 S(n)로 부터 영상신호를 하나의 데이타선(106)에 출력한다. 데이타 드라이버(102)에는 표시부(100)의 데이타선(106) 과 같은 수의 회로(60)가 있다. 여기서는 영상데이타가 6비트(D0, D1, D2, D3, D4, D5)로 구성되었다고 하자. 이런 가정하에, 영상데이타는 0-63의 64종류의 값을 가질 수 있고, 각 화소에 인가된 전압은 9개의 계조용 전압 V0, V8, V16, V24,V32, V40, V48, V56, V64또는 이들 계조용 전압 V0, V8, V16, V24, V32, V40, V48, V56, V64중에 선택한 어떤 한쌍의 계조용 전압에서 생성되는 보간전압중의 하나이다.
회로(60)에는 샘플링 동작을 행하는 샘플링 플립플롭(MSMP), 홀딩 동작을 행하는 홀딩 플립플롭(MH), 선택제어회로(SCOL) 및 아날로그스위치(ASW0-ASW8)가 있다. 아날로그스위치(ASW0-ASW8) 각각에는 9개의 계조용 전압 V0, V8, V16, V24, V32, V40, V48, V56, V64중의 대응 전압이 공급된다. 계조용 전압 V0-V64의 레벨은 서로 다르다. 선택제어회로(SCOL)에는 7개의 진동신호(t1-t7)가 공급된다. 이 진동신호(t1-t7)의 듀티비는 서로 다르다.
샘플링 플립플롭(MSMP)과 홀딩 플립플롭(MH)으로는, 예컨대 D형 플립플롭을 사용할 수 있다. 이런 샘플링 및 홀딩 플립플롭으로는 다른 종류의 회로소자를 사용할 수 있다.
다음에, 제6도를 참조하여, 회로(60)의 동작에 대해 설명한다. 영상데이타(D0, D1, D2, D3, D4, D5)는 n번째 화소에 대응하는 샘플링펄스(TSMPn)의 상승 시점에 샘플링플립플롭(MSMP)에 인가되어 홀드된다. 1 수평기간의 이런 영상데이타 샘플링이 종료 되면, 홀딩 플립플롭(MH)에 출력펄스신호(OE)가 인가된다. 출력펄스신호(OE)가 인가되면, 샘플링 플립플롭(MSMP)에 홀딩된 영상데이타가 홀딩 플립플롭(MH)에 공급되고 선택제어회로(SCOL)로 출력된다. 선택제어회로(SCOL)는 이 영상데이타를 받아서 영상데이타의 값에 따라 복수의 제어신호를 생성한다. 이 제어신호들은 각각의 아날로그스위치(ASW0-ASW8)의 ON/OFF 상태를 절환하는데 이용된다. 선택제어회로(SCOL)에 입력된 영상데이타는 d0, d1, d2, d3, d4, d5로 표시되고, 선택제어회로(SCOL)에서 출력된 제어신호들은 S0, S8, S16, S24, S32, S40, S48, S56, S64로 표시된다.
표 2는 6비트 영상데이타중 하위 3비트, d2, d1, d0의 논리표이다. 표 2의 1열 부터 3열에는 영상데이타 비트 d2, d1, d0각각의 값이 표시되어 있다. 표 2의 4열 부터 11열에는 진동신호(t0-t7)중의 하나의 진동신호가 표시되어 있다. 표 2의 4열 부터 11열에는 1로 표시된 진동신호가 특정되어 있다. 예컨대, (d2, d1, d0) = (0,0,0)일 경우에는, 진동신호 t0가 특정된다. 이 실시예에서 진동신호(t0-t7)는 각각 듀티비가 8:0, 7:1, 6:2, 5:3, 4:4, 3:5, 2:6, 1:7인 클럭신호이다. 여기서, 진동신호의 듀티비가 k:0 또는 0:k(k는 자연수)라 하면, 진동신호가 항상 일정한 레벨이 있다고 정의한다. 진동신호 t3, t2, t1는 진동신호 t3, t2, t1의 반전신호이다.
표 2의 논리표로 부터 다음 논리식이 얻어진다.
여기서, (i)는 2진 데이타(d2,d1,d0)를 10진법으로 표기한 값이다. 즉,
진동신호 t0가 항상 1이므로, 관계식 (6)을 다음과 같이 달리 표현할 수도 있다.
표 3은 6비트 영상데이타중 상위 3비트 d5, d4, d3와, 제어신호 S0, S8, S16, S24, S32, S40, S48, S56, S64사이의 관계를 나타낸 논리표이다. 표 3에서, 변수 T는 식(6) 또는 (7)에 의해 정의되는 신호 T를 나타낸다. 또, 변수 T-바는 신호 T의 반전에 의해 얻어진 반전신호 T-바를 의미한다.
표 3의 논리표로 부터, 다음 논리식이 얻어진다.
위 식에서, [i]는 논리 0 또는 논리 1의 값이고, j는 2진 데이타(d5, d4, d3)의 값을 10진수로 표시한 것이다. I=(8xj)이면, [i]=논리1이고, 그렇지 않으면 [i]=논리0이다. 예컨대, [8]=d5·d4·d3이다. 또, T는 신호 T의 반전신호이다.
상술한 논리식에 따라, 제 7 내지 10도의 논리회로(70, 80, 90, 95)가 얻어진다. 선택제어회로(SCOL)는 예컨대 제 7-10도의 논리회로(70, 80, 90, 95)에 의해 구성된다.
제 7도에 도시된 논리회로(70)는 하위 3비트의 영상데이타(d2, d1, d0)에 따라 복수의 진동신호 t0-t7중의 하나를 특정하기 위한 진동신호 특정신호 (0)-(7)를 선택적으로 출력한다. 구체적으로는, 영상데이타(d2, d1, d0)와, 영상데이타(d2, d1, d0)를 반전회로 INV0, INV1, INV2로 각각 반전시켜 얻어진 반전신호가 2진법의 0-7을 구성하는 조합으로 AND 회로 AG0-AG7에 입력된다. 따라서, AND 회로 AG0-AG7의 출력으로서 진동신호 특정신호 (0)-(7)가 얻어진다.
제 8도에 도시된 논리회로(80)는 진동신호 특정신호에 따라 복수의 진동신호 t0-t7중의 하나를 특정된 진송신호 T와 이 신호 T를 반전회로 INV3에 의해 반전하여 얻어진 반전진동신호 T-바를 생성한다. 구체적으로는, 진동신호 특정신호 (0)-(7)와 진동신호 t1-t2가 제 8도와 같이 AND 회로 BG1-BG7에 각각 입력된다. AND 회로 BG1-BG7의 출력들은 OR 회로(CG)에 공급된다. 진동신호 T와 반전진동신호 T-바가 OR 회로(CG)의 출력으로서 얻어진다.
제 9도에 도시된 논리회로(90)는 상위 3비트의 영상데이타(d5, d4, d3)에 따라 복수의 계조용 전압중 한쌍의 계조용 전압을 특정하기 위한 계조용전압 특정신호 [0], [8], [16], [24], [32], [40], [48], [56]을 선택적으로 출력한다. 구체적으로는, 영상데이타(d5, d4, d3)를 반전회로 INV6-INV4로 반전시켜 얻어지는 반전신호가 2진법의 0-7을 구성하는 조합으로 AND 회로(DG0-DG7)에 입력된다. AND 회로(DG0-DG7)의 출력으로서 계조용전압 특정신호 [0], [8], [16], [24], [32], [40], [48], [56]가 얻어진다.
제 10도에 도시된 논리회로(95)는 계조용전압 특정신호 [0], [8], [16], [24], [32], [40], [48], [56]와, 진동신호 T와, 반전진동신호 T-바에 따라, 제어신호 S0-S64를 선택적으로 출력한다. 구체적으로는, 계조용전압 특정신호 [0], [8], [16], [24], [32], [40], [48], [56]와 진동신호 T는 AND 회로 EG0, EG2, EG4, EG6, EG8, EG10, EG12, EG14에 각각 입력된다. 또, 계조용전압 특정신호 [0], [8], [16], [24], [32], [40], [48], [56]와 반전진동신호 T-바는 AND 회로 EG0, EG2, EG4, EG6, EG8, EG10, EG12, EG14에 각각 입력된다. AND 회로 EG1, EG2의 출력은 각각 OR회로 FG1의 입력에 결합된다. AND 회로 EG3, EG4의 출력은 각각 OR회로 FG2의 입력에 결합된다. AND 회로 EG5, EG6의 출력은 각각 OR회로 FG3의 입력에 결합된다. AND 회로 EG7, EG8의 출력은 각각 OR회로 FG4의 입력에 결합된다. AND 회로 EG9, EG10의 출력은 각각 OR회로 FG5의 입력에 결합된다. AND 회로 EG11, EG12의 출력은 각각 OR회로 FG6의 입력에 결합된다. AND 회로 EG13, EG14의 출력은 각각 OR회로 FG7의 입력에 결합된다. AND회로 EG0, OR회로 FG1-FG7, 및 AND회로 EG15의 출력으로서, 제어신호 S0, S8, S16, S24, S32, S40, S48, S56, S64가 얻어진다.
제어신호 S0, S8, S16, S24, S32, S40, S48, S56, S64는 대응하는 아날로그스위치(ASW0-ASW8)로 공급된다. 제어신호 S0, S8, S16, S24, S32, S40, S48, S56, S64각각은 하이레벨 값이나 로우레벨 값을 갖는다. 예컨대, 제어신호가 하이레벨에 있으면, 대응 아날로그스위치는 ON 상태에 있도록 제어된다. 제어신호가 로우레벨에 있으면, 대응 아날로그스위치는 OFF 상태에 있도록 제어된다. 이런 제어신호의 레벨과 아날로그신호의 ON/OFF 상태 사이의 관계는 반대로 될 수도 있다.
이상 설명한 바와같이, 영상데이타가 복수의 비트로 구성될 경우, 이 복수의 비트중에서 선택된 하나 이상의 비트로 구성된 영상데이타에 따라 진동전압의 파형이 특정된다. 그후, 상기 선택된 비트(들) 이외의 비트로 구성된 영상데이타에 따라, 복수의 계조용 전압으로부터 한쌍의 계조용 전압이 특정된다. 그결과, 영상데이타의 모든 값에 대해 적당한 레벨의 전압신호가 출력될 수 있다. 진동전압은, 복수의 계조용 전압중에서 특정된 한쌍의 계조용 전압 사이의 복수의 보간계조를 실현하는데 이용된다.
영상데이타의 값이 8의 배수이면, 복수의 계조용 전압중 하나만이 출력될 수 있다. 이 경우, 진동신호나 제어신호의 듀티비 n:m은 k:0 또는 0:k(k는 자연수)라고 해석된다.
한편, 영상데이타의 값이 8의 배수인지의 여부에 관계없이, 복수의 계조영 전압중에서 특정된 한쌍의 계조용 전압을 교호로 출력할 수도 있다.
이런 진동전압이 표시장치의 데이터선에 출력될 경우, 데이터선과 화소 사이에 존재하는 저항성분과 용량성분에 따른 저주파 통과필터의 특성 때문에 진동전압의 AC성분이 억제된다. 그결과, 진동전압의 평균치에 거의 일치하는 전압이 화소에 인가된다. 따라서, DC 전압이 표시장치의 데이터선에 출력되는 경우와 동일한 효과를 볼 수 있다.
이상 설명한 바와같이, 제 7-10도에 도시된 논리회로(70, 80, 90, 95)에 따라 구성되는 본 발명의 선택제어회로(SCOL)는, 제 24, 25도에 도시된 논리회로에 따라 구성되는 제 22도의 종래의 선택제어회로(SCOL)에 비해 구성이 간단하다. 본 발명에 따르면, 구성이 보다 간단한 구동회로를 이용하여, 64 계조 등의 다계조로 화상을 표시할 수 있다. 예컨대, 64 계조의 표시를 실현할 경우, 계조용 전압은 9종류만이 필요하다.
진동신호 t1-t7중에, 진동신호 t5-t7는 진동신호 t1-t3에서 반전된 신호이다. 따라서, 진동신호 t1-t3을 반전시키면, 선택제어회로(SCOL)의 내부에서 진동신호 t5-t7가 얻어진다.
이런 경우, 진동신호 t1-t4만을 선택제어회로(SCOL)에 공급해도 충분하다. 따라서, 선택제어회로(SCOL)에 진동신호를 공급하는 라인수를 감소할 수 있다.
실제의 데이터 드라이버는 데이터선과 같은 수의 선택제어회로(SCOL)를 필요로한다. 따라서, 선택제어회로(SCOL)의 회로규모는 데이터 드라이버를 실장하는 집적회로(LSI)의 칩 크기에 큰 영향을 준다. 본 발명에 따르면, 선택제어회로(SCOL)를 포함한 집적회로를 상당히 소형화할 수 있다. 그결과, 집적회로의 제조비를 낮출 수 있다. 고해상도의 화상을 실현하기 위해 영상데이타의 비트수를 증가시킬 경우에는 이런 데이터 드라이버의 회로규모의 축소효과가 크다. 따라서, 집적회로의 소형화와 비용절감을 더 도모할 수 있다.
상술한 실시예 1의 구동회로에서, 6비트의 영상데이타(D0, D1, D2, D3, D4, D5)중 상위 3비트(D5, D4, D3)를 기초로, 복수의 계조용전압중 한쌍의 계조용전압이 지정된다. 이 지정된 한쌍의 계조용전압에 대응하는 한쌍의 아날로그스위치는 하위 3비트(D2, D1, D0)에 대응하는 듀티비로 구동된다. 그러나, 본 발명은 이것에 한정되지 않는다.
일반적으로, 본 발명은 (x+y) 비트에 따라 표시장치를 구동하는 구동회로에 적용될 수 있다. 이 표시장치는 2(x+y)계조로 화상을 표시한다. 여기서, x, y는 임의의 양의 정수이다. 본 발명에 따른 구동회로에 있어서, 상위 x비트에 의해 표현되는 값을 기초로, 복수의 계조용 전압중 한쌍의 계조용 전압이 지정된다. 필요로 하는 계조용전압의 수는 (2x+1)개이고, 2x종류의 계조용전압으로부터 계조용 전압쌍이 지정된다. 지정된 계조용전압에 대응하는 한쌍의 아날로그스위치가 하위 y비트에 의해 표현된 값에 대응하는 듀티비로 구동된다. 그결과, 지정된 한쌍의 계조용전압 사이에서, (2y+1)개의 중간전압을 얻을 수 있다. 따라서, 얻을 수 있는 중간전압의 수는 2x(2y+1)개이다. 이들 중간전압의 평균값은 서로 다르다.
64 계조로 영상을 표시하려면, x=3, y=3으로 하여야 한다. 이것은 상기 실시예의 경우에 상당한다. 이 경우, 9(=23+1)개의 계조용전압이 대응하는 아날로그스위치에 각각 공급된다. 상위 3비트에 의해 표현되는 값을 기초로, 8(=23) 종류의 계조용전압으로부터 계조용 전압쌍이 지정된다. 이 지정된 계조용전압에 대응하는 한쌍의 아날로그스위치는 하위 3비트에 의해 표현된 값에 대응하는 듀티브로 구동된다. 이런 구동에는 평균치가 서로 다른 7(=23-1)개의 진동신호를 필요로 한다. 그러나, 7개의 진동신호중 3개의 진동신호는 다른 진동신호를 반전시켜서 얻어진다. 따라서, 실제 필요한 진동신호는 4(=7-3)개이다. 그러므로, 지정된 계조용전압 쌍 사이에 7(=23-1)개의 중간전압을 얻을 수 있다.
마찬가지로, 256 계조로 영상을 표시하려면, x=3, y=5로 하여야 한다. 이 경우, 9(=23-1)개의 계조용전압이 대응하는 아날로그스위치에 각각 공급된다. 상위 3비트에 의해 표현되는 값을 기초로, 8(=23) 종류의 계조용전압으로부터 계조용 전압쌍이 지정된다. 이 지정된 계조용전압에 대응하는 한쌍의 아날로그 스위치는 하위 5비트에 의해 표현된 값에 대응하는 듀티비로 구동된다. 이런 구동에는 평균치가 서로 다른 31(=25-1)개의 진동신호를 필요로 한다. 그러나, 31개의 진동신호중 15개의 진동신호는 다른 진동신호를 반전시켜서 얻어진다. 따라서, 실지 필요한 진 동신호는 16(=31-15)개이다. 그러므로, 지정된 계조용전압 쌍 사이에 31(=25-1)개의 중간전압을 얻을 수 있다.
[실시예 2]
이상과 같이, 영상데이타가 6비트로 구성될 경우, 7개의 진동신호 t1-t7를 선택제어회로(SCOL)에 공급할 필요가 있다. 그러나, 진동신호 t5-t7는 진동신호 t1-t3를 반전시켜서 얻어지므로, 선택제어회로(SCOL)에는 t1-t4의 4개의 진동신호만을 공급하면 충분하다. 영상데이타의 비트수가 증가할수록, 필요로 하는 진동신호수도 증가한다. 그결과, 선택제어회로(SCOL)에 진동신호를 공급하는 라인수도 증가한다. 예컨대, 영상데이타가 8비트로 구성되면, 31개의 진동신호 t1-t31가 필요하다. 반전신호를 이용한다 해도, 16개의 진동신호 t1-t16가 필요하다.
본 실시예의 구동회로의 목적은 진동신호의 수를 감소하는데 있다. 이하, 본 실시예의 구동회로의 구성에 대해 설명한다.
제11도는 8비트 데이터 드라이버의 1 출력에 대응하는 회로의 구성도이다. 이 구성은 제 6도의 회로(60)의 구성과 비슷하므로, 상세한 설명은 생략한다. 선택제어회로(SCOL)에는 진동신호 t0-t4를 공급한다. 이들 진동신호는 구동회로에서 발생되거나 구동회로 외부에서 입력될 수 있다. 선택제어회로(SCOL)에는 진동신호 t0-t4를 기초로 필요한 수의 진동신호를 합성하는 진동신호 생성회로가 있다.
제 12도는 진동신호 생성회로(120)의 구성도이다. 진동신호 생성회로(120)에는 AND 회로(FG0-FG4)와 OR 회로(FG5)가 있다. AND 회로(FG0-FG4)는 8비트 영상데이타중 하위 5비트(d0, d1, d2, d3, d4)를 각각 수신한다. AND 회로(FG0-FG4)는 또한 진동신호(t0-t4)를 각각 수신한다. AND 회로(FG0-FG4)의 출력들은 OR 회로(FG5)의 입력에 결합된돠. 이런 구성에서는, 수신된 비트가 1일 때만 진동신호(t0-t4)가 대응하는 AND 회로(FG0-FG4)를 통과할 수 있다. AND 회로(FG0-FG4)를 통과한 진동신호는 OR 회로(FG5)에 의해 논리적으로 서로 가산된다. OR 회로(FG5)의 출력은 진동신호 T이다. 또, 인버터(INV5)에 의해 반전진동신호 T-바가 얻어진다.
진동신호(T0-T4) 각각은 하이레벨이나 로우레벨 값을 갖는다. 진동신호(t0-t4)는 다음 조건들을 만족해야 한다.
(1) 진동신호(t0-t4)의 하이레벨 기간들이 1 주기내에 중첩되지 않을 것.
(2) 1 주기내의 진동신호(t0-t4)의 하이레벨 기간의 길이가 하위 5비트중 대응 비트에 따라 가증될 것.
상기 (1), (2) 조건에 있어서 하이레벨을 로우레벨로 치환할 수 있음은 당업자에게 용이하게 이해된다.
제13도는 진동신호(t0-t4)의 파형을 예로 든 것이다. 본 실시예에서, 진동신호(t0-t4) 각각은 8비트 영상데이타의 하위 4비트(d0-d4)에 대응한다. 하위 4비트(d0-d4)는 각각 20-24에 대응한다. 따라서, 1 주기내의 진동신호(t0-t4)의 하이레벨 기간의 길이는 20-24에 따라 가중된다. 본 실시예에서, 진동신호 t0의 하이레벨 기간의 길이를 1(=20)이라고 하면, 1 주기내의 진동신호 t1의 하이레벨 기간의 길이는 2(=21)이고, 1 주기내의 진동신호 t2의 하이레벨 기간의 길이는 4(=22)이며, 1 주기내의 진동신호 t3의 하이레벨 기간의 길이는 8(=23)이고, 1주기내의 진동신호 t4의 하이레벨 기간의 길이는 16(=24)이다. 그결과, 1주기 동안의 진동신호(t0-t4)의 평균치는 각각 1/32, 2/32, 4/32, 8/32, 16/32이다. 1주기 동안 신호가 항상 하이레벨에 있다면, 이 신호의 평균치는 1이다.
하위 5비트(d0-d4)로 표현된 값에 따라 진동신호(d0-d4)를 조합하면, 하위 5비트(d0-d4)로 표현된 값에 대응하는 평균치를 각각 갖는 진동신호 T가 진동신호 생성회로에서 생성된다. 이상 설명한 바와같이, 진동신호(t0-t4)는 복수의 진동신호 T를 생성하기 위한 기본으로 이용된다. 본 명세서에서는 진동신호(t0-t4)를 원 진동신호라 한다.
제 14도는 하위 5비트(d0-d4)로 표현된 값에 따라, 진동신호 생성회로에 의해 생성되는 진동신호 T의 파형을 보여준다. 제 14도와 같이, 진동신호(t0-t4)를 조합하면, 1주기의 평균치가 0/32, 1/32, 2/32, 3/32, …, 28/32, 29/32, 30/32, 31/32과 실질적으로 동일한 진동신호가 얻어진다. 또, 1주기 동안 항상 로우레벨인 신호는 1주기의 평균치가 0/32인 진동신호로 간주된다.
진동신호 생성회로의 구성은, 제 12도와 같이 한정되지 않는다. 진동신호 생성회로는 다음 논리식 (17)을 만족시키는 논리회로이기만 하면 임의의 회로구성을 가질 수 있다.
표 4는 8비트의 영상데이타중 상위 3비트 d7, d6, d5와, 선택제어회로(SCOL)에서 출력되는 제어신호 S0, S32, S64, S96, S128, S160, S224, S256사이의 관계를 나타낸 논리표이다. 표 4에서, 변수 T는 식 (17)에 의해 정의되는 신호 T를 나타낸다. 또, 변수 T-바는 신호 T의 반전에 의해 얻어진 반전신호 T-바를 의미한다.
이렇게 하여, 선택제어회로(SCOL)의 동작을 종래에 비해 간단한 1개의 논리표로 표현할 수 있다.
표 4의 논리표로부터, 다음 논리식이 얻어진다.
위 식에서, [i]는 논리 0 또는 논리 1의 값이고, j는 2진 데이터(d7, d6, d5)의 값을 10진수로 표시한 것이다. I=(32xj)이면, [i]=논리1이고, 그렇지 않으면 [i]=논리0이다. 예컨대, [32]=d7·d6·d5이다. 또, T는 신호 T의 반전신호이다.
이상의 논리식 (18)-(26)에 따라, 제15, 16도에 도시된 논리회로(150, 160)가 얻어진다. 선택제어회로(SCOL)는 예컨대 제12, 15, 16도에 도시된 논리회로 (120, 150, 160)로 구성된다.
제15도에 도시된 논리회로(150)는 상위 3비트의 영상데이타(d7, d6, d5)에 따라 복수의 계조용 전압중 각각 계조용 전압을 특정하기 위한 계조용전압 특정신호 [0], [32], [64], [96], [128], [160], [192], [224]을 선택적으로 출력한다.
제 16도에 도시된 논리회로(160)는 계조용전압 특정신호 [0], [32], [64], [96], [128], [160], [192], [224], 진동신호 T 및 반전진동신호 T-바에 따라, 제어신호 S0-S256을 선택적으로 출력한다. 구체적으로는, 계조용전압 특정신호 [0], [32], [64], [96], [128], [160], [192], [224]와 진동신호 T는 AND 회로 HG1, HG3, HG5, HG7, HG9, HG11, HG13, HG15에 각각 입력된다. 또, 계조용전압 특정신호 [0], [32], [64], [96], [128], [160], [192], [224]와 반전진동신호 T-바는 AND 회로 HG0, HG2, HG4, HG6, HG8, HG10, HG12, HG14에 각각 입력된다. AND 회로 HG1, HG2의 출력은 각각 OR회로 HG1의 입력에 결합된다. AND 회로 HG3, HG4의 출력은 각각 OR회로 IG2의 입력에 결합된다. AND 회로 HG5, HG6의 출력은 각각 OR회로 IG3의 입력에 결합된다. AND 회로 HG7, HG8의 출력은 각각 OR회로 IG4의 입력에 결합된다. AND 회로 HG9, HG10의 출력은 각각 OR회로 IG5의 입력에 결합된다. AND 회로 HG11, HG12의 출력은 각각 OR회로 IG6의 입력에 결합된다. AND 회로 HG13, HG14의 출력은 각각 OR회로 IG7의 입력에 결합된다. AND회로 HG0, OR 회로 IG1-IG7, 및 AND회로 HG15의 출력으로서, 제어신호 S0, S32, S64, S96, S128, S160, S224, S256이 얻어진다.
제어신호 S0, S32, S64, S96, S128, S160, S224, S256는 대응하는 아날로그스위치(ASW0-ASW8)로 공급된다. 제어신호 S0, S32, S64, S96, S128, S160, S192, S224, S256각각은 하이레벨 값이나 로우레벨 값을 갖는다. 예컨대, 제어신호가 하이레벨에 있으면, 대응 아날로그스위치는 ON 상태에 있도록 제어된다. 제어신호가 로우레벨에 있으면, 대응 아날로그스위치는 OFF 상태에 있도록 제어된다.
이런 제어신호의 레벨과 아날로그신호의 ON/OFF 상태 사이의 관계는 반대로 될 수도 있다. 실제의 LSI에 대해서는, 논리회로의 설계규칙을 이용해 논리회로(120,150,160)의 크기를 최적화할 수 있다.
이상 설명한 바와같이, 영상데이타가 복수의 비트로 구성될 경우, 이 복수의 비트중에서 선택된 하나 이상의 비트로 구성된 영상데이타에 따라 진동전압의 파형이 특정되고, 상기 선택된 비트(들) 이외의 비트로 구성된 영상데이타에 따라, 복수의 계조용 전압으로부터 한쌍의 계조용 전압이 특정된다. 그결과, 영상데이타의 모든 값에 대해 적당한 레벨의 전압신호가 출력될 수 있다. 진동전압은, 복수의 계조용 전압중에서 특정된 한쌍의 계조영 전압 사이의 복수의 보간계조를 실현하는데 이용된다.
표 4의 논리표를 논리회로에 전개하면, 계조전압 V32n과 계조전압 V32(n+1)사이를 주기적으로 진동하는 31개의 진동전압을 데이터선에 출력하는 8비트 데이터 드라이버를 실현할 수 있다. 이상 설명한 진동전압이 표시장치의 데이터선에 인가될 경우에는, 데이터선과 화소 사이에 존재하는 저항성분과 용량성분을 기초로 저주파 통과 필터의 특성 때문에 진동전압의 AC 성분이 억제된다. 그결과, 화소 자체에는 1주기의 평균치와 거의 같은 전압이 인가된다. 따라서, 화소에는 표 5에 표시된 전압이 인가되고, 여기서 n=1, 2, 3, 4, 5, 6, 7이다. 저주파 통과필터의 특성을 이용해, 평균화된 전압을 화소에 인가하는 방법이 일본국 특개평 6-27900에 상세히 개시되어 있다.
이상과 같이, 본 실시예의 구동회로에 따르면, 한쌍의 계조용 전압 사이에 31종류의 중간전압을 형성할 수 있다. 따라서, 9종류의 계조용 전압을 이용해, 256 계조의 표시를 실현할 수 있다. 또, 본 실시예의 구동회로에 의하면, 적은 수의 진동신호를 기초로, 다수의 진동신호를 생성할 수 있어서, 이들 진동신호를 선택제어회로에 보내기 위한 배선의 수를 삭감할 수 있다. 그결과, 종래의 구동회로나 실시예 1의 구동회로의 구성에 비해, 구성이 간단한 구동회로를 얻을 수 있다.
본 실시예에서는, 진동신호 t-t의 수는 8비트 영상데이타의 진동신호 T를 특정하는데 사용되는 하위 비트의 수(즉, 5)와 같다고 가정했다. 그러나, 본 발명은 이것에 한정되지 않는다. 예컨대, 진동신호 t-t중의 일부를 생략해도 좋다. 그 이유는, 나머지 진동신호를 반복 사용해서 생략된 진동신호를 생성할 수 있기 때문이다. 또, 진동신호의 듀티비도 상기 예에 한정되지 않는다.
[실시예 3]
이상 설명한 바와같이, 실시예 2의 구동회로는, 8비트로 표현될 수 있는 최대치 255를 갖는 영상데이타에 따라, 계조용 전압 V와 계조용 전압 V는 사이를 진동하는 진동전압을 출력한다. 그결과, 계조용 전압 V와 계조용 전압 V사이의 중간 전압이 화소에 인가된다.
실시예 3은 8비트로 표현될 수 있는 최대치 255를 갖는 영상데이타에 따라 계조용 전압 V을 직접 출력하는 구동회로에 대한 것이다.
본 실시예의 구동회로의 구성은 진동신호 생성회로를 제외하고는 제 11도에 도시된 구동회로의 구성과 동일하다. 이 진동신호 생성회로는 다음 식을 만족한다.
여기서, [255] = d7·d6·d5·d4·d3·d2·d1·d0이다.
식 (27)에 의하면, 영상데이타의 값이 255일 경우, 변수 T의 값이 1이므로, 표 4에 의해 제어신호 S256의 값만이 1이다. 그결과, 아날로그스위치 ASW8만이 ON 상태로 되어, 계조용 전압 V256만이 출력된다. 따라서, 영상데이타의 값이 255일 경우의 계조와 영상데이타의 값이 254일 경우의 계조 사이의 차를 명확히 구분할 수 있다. 그러므로, 표시장치에 표시되는 화상의 콘트라스트(최대계조/최소계조)를 중대시킬 수 있다.
제 17도는 진동신호 생성회로를 논리회로로 실현한 예이다. 그러나, 진동신호 생성회로의 구성은 제 17도에 도시된 것에 한정되지 않는다. 진동신호 생성회로는 상기식 (27)의 논리식을 만족하는 논리회로이기만 하면 어떤 구성도 가질 수 있다.
본 실시예의 구동회로에 따르면, 실시예 2의 구동회로와 마찬가지로, 진동신호의 수를 삭감할 수 있다. 따라서, 진동신호를 선택제어회로에 보내기 위한 배선의 수를 삭감할 수 있다. 그 효과는 8비트 데이터 드라이버 등의 다계조 표시용 구동회로에 본 발명을 적용할 경우에 현저하다. 이하, 그 이유를 설명한다.
종래의 설계사상에 의하면, 8비트 데이타 드라이버는 16개의 진동신호를 필요로 했다. 반면에, 실시예 2, 3의 8비트 데이타 드라이버는 5개의 진동신호 t0-t4를 필요로 한다. 이들 진동신호는 데이타 드라이버내에 있는 선택제어회로 전부에 공급될 필요가 있으므로, 진동신호를 선택제어회로에 전송하기 위한 배선이 데이타 드라이버를 실장한 LSI 전체에 배치된다. 따라서, 진동신호를 선택제어회로에 전송하기 위한 배선의 수의 삭감은 LSI 칩의 소형화에 크게 기여한다. 또, 진동신호는 항상 동작되고 있는 신호이므로, 진동신호의 수의 삭감은 결국 소비전력의 삭감을 가져온다.
본 발명을 6비트 데이타 드라이버에 적용할 경우에는, 필요로 하는 진동신호의 수가 4개 내지 3개의 삭감된다.
이상 설명한 바와같이, 실시예 2, 3의 구동회로는 적어도 2개의 특징을 갖는다. 제 1의 특징은, 복수의 진동신호가 원 진동신호에 대해 간단한 논리연산으로 생성된다는 것이다. 복수의 진동신호는 진동신호 생성회로에 의해 생성된다. 제 2의 특징은, 생성된 복수의 진동신호가 한쌍의 계조용 전압 사이를 진동하는 진동전압의 평균치를 규정하는 매개변수로서 사용된다는 것이다. 이런 특징 때문에, 실시예 2, 3의 구동회로는 선택제어회로 전체의 논리회로의 크기를 현저히 축소할 수 있다는 이점을 갖는다. 이하, 그 이점을 상세히 설명한다.
제 18, 19, 20도는 본 발명에 의한 6비트 데이타 드라이버에 있는 선택제어회로의 구성도이다. 표 6은 이 선택제어회로의 동작을 규정하는 논리표이다. 제 12, 15, 16도에 도시된 8비트 데이타 드라이버의 구성을 제 18, 19, 20도의 6비트 데이타 드라이버의 구성과 비교하면, 진동신호 생성회로를 제외하고는 동일한 회로구성임을 알수 있다. 이것은, 8비트용의 선택제어회로의 논리표(표 4)와 6비트용의 선택제어회로의 논리표(표 6)가 동일 형식을 갖기 때문이다. 논리표로 부터, 본 실시예에서, 8비트용 선택제어회로에 필요한 계조용 전압의 수와 6비트용 선택제어회로에 필요한 계조용 전압의 수는 동일함을 알 수 있다. 본 실시예에서는 계조용 전압의 수가 9개이다.
이상 설명한 바와같이, 본 발명에 따르면, 8비트용 선택제어회로를 6비트용 선택제어회로와 거의 동일한 크기로 실현할 수 있다. 종래의 기술에 의하면, 8비트용 선택제어회로는 6비트용 선택제어회로보다 적어도 수배 커야했다. 따라서, 본 발명에 따른 선택제어회로의 크기의 축소 효과가 상당히 큰데, 이는 데이타 드라이버가 복수의 출력을 갖고 각 출력마다 선택제어회로를 필요로하기 때문이다. 선택제어회로의 크기를 삭감하면, 데이타 드라이버 전체의 비용을 대폭 절감할 수 있다. 예컨대, 종래의 설계사상에 의하면, 8비트 데이타 드라이버를 합리적인 가격으로 제공하기가 곤란했다. 본 발명에 따르면, 최초로 8비트 데이타 드라이버를 합리적인 가격으로 제공할 수 있다.
이상의 이유로, 더 많은 다계조를 실현하는 데이타 드라이버에 본 발명을 적용할 수 있으므로, 본 발명에 따른 선택제어회로의 크기의 삭감효과가 더 커진다.
또, 제 18, 19, 20도에 도시된 6비트 데이타 드라이버의 선택제어회로의 구성과, 제 24, 25도에 도시된 종래 기술의 6비트 데이타 드라이버의 선택제어회로의 구성을 비교하면, 전자의 회로가 후자의 회로보다 훨씬 컴팩트하다.
이상의 실시예에서는, 계조 0을 출발점으로 하고 계조 1로 부터 보간을 개시했지만, 역순으로 보간을 할 수도 있다. 예컨대, 계조 255를 출발점으로 하고 계조 254로부터 보간을 개시할 수도 있다. 이경우, 실시예 3의 구동회로에서는, 영상데이타의 값이 0인 경우 계조용 전압 V이 직접 출력되도록 변수 T를 정의한다.
본 발명에 의하면, 주어진 전압원에서 공급된 전압으로 부터 1개 이상의 보간전압을 얻을 수 있어, 종래 구동회로의 구성상 필요로 했던 전압원의 수를 대폭 삭감할 수 있다. 전압원을 구동회로의 외부에 둘 경우에는 구동회로의 입력단자수를 낮출 수 있다. LSI로 구동회로를 구성한다면, LSI의 입력단자수를 낮출 수 있다. 본 발명에 따르면, 종래예에 있어서는 단자수의 증가 때문에 실제 실현 불가능했던 다계조 표시의 구동용 LSI를 실현할 수 있다. 또, 본 발명에 있어서는, ⒧ 표시장치 및 구동회로의 제작비를 대폭 낮출 수 있고; ⑵ 종래 칩 사이즈나 LSI 실장 때문에 실제로는 제작할 수 없었던 다계조용의 구동회로를 용이하게 제작할 수 있으며, ⑶ 다수의 전압원이 불필요하기 때문에 소비전력이 적어지는 등의 효과를 실현할 수 있다.

Claims (14)

  1. 화소들과 이 화소들에 전압을 인가하기 위한 데이타선들을 구비하고, 복수의 비트로 구성된 영상데이타에 따라 화상을 다계조로 표시하는 표시장치를 구동하는 구동회로에 있어서; 상기 영상데이타의 복수의 데이타중 선택된 비트에 의해 표현된 값에 따라, 복수의 원 진동신호들을 수신하고 상기 복수의 원 진동신호들로 부터 진동신호 T를 생성하는 진동신호 생성수단; 상기 진동신호 T를 반전시켜 진동신호 T-바를 출력하는 반전수단; 상기 영상데이타의 복수의 비트중의 상기 선택된 비트 이외의 비트들로 표현된 값에 따라, 계조전압 공급수단에서 공급되는 복수의 계조전압중의 제 1 계조전압과 제 2 계조전압을 특정하는 계조전압 특정신호를 생성하는 계조전압 특정수단; 및 상기 진동신호 T와 진동신호 T-바에 따라, 상기 계조전압 특정신호에 의해 특정된 상기 제 1 계조전압과 제 2 계조전압을 상기 데이타선에 출력하는 출력수단;을 포함하고, 상기 복수의 원 진동신호들 각각은 제 1 레벨값과 제 2 레벨값중의 하나를 가지며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간이 서로 다르며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간의 길이가 상기 영상데이타의 복수의 비트중의 대응 비트에 따라 가중되는 구동회로.
  2. 제1항에 있어서, 상기 제 1 계조전압과 제 2 계조전압이 상기 복수의 계조전압들 중 서로 인접하는 계조전압인 구동회로.
  3. 제1항에 있어서, 상기 복수의 진동신호들 각각의 듀티비가 서로 다른 구동회로.
  4. 제3항에 있어서, 상기 복수의 진동신호들중 적어도 한 진동신호는 상기 복수의 진동신호중 다른 진동신호를 반전시켜 얻어지는 반전신호인 구동회로.
  5. 제3항에 있어서, 상기 복수의 진동신호들은 듀티비 8:0, 7:1, 6:2, 5:3, 4:4, 3:5, 2:6, 1:7을 각각 갖는 진동신호들을 포함하는 구동회로.
  6. 제1항에 있어서, 상기 영상데이타가 (x+y) 비트로 구성되고, x, y는 각각 양의 정수이며; 상기 계조전압 특정수단은 상기 복수의 계조전압중의 2x종류의 제 1 계조전압과 제 2 계조전압 쌍들을 특정하기 위해 (2x+1) 종류의 계조전압 특정신호를 생성하고; 상기 진동신호 생성수단은 2y종류의 진동신호 T를 출력하여; 레벨이 서로 다른 (2y-1)개의 중간전압들이 상기 계조전압 특정수단에 의해 특정된 상기 제 1 계조전압과 제 2 계조전압 사이에 각각 형성되고, 그결과 2(x+y)계조로 화상이 표시되는 구동회로.
  7. 제1항에 있어서, 상기 복수의 원 진동신호의 갯수가 상기 영상데이타의 복수의 비트중의 상기 선택된 비트수와 동일한 구동회로.
  8. 화소들 이 화소들에 전압을 인가하기 위한 데이타선들 구비하고, 복수의 비트로 구성된 영상데이타에 따라 화상을 다계조로 표시하는 표시장치를 구동하는 구동회로에 있어서; 복수의 비트로 구성된 영상데이타에 따라 복수의 제어신호들을 생성하는 제어신호 생성수단; 및 계조전압 생성수단에 의해 생성된 복수의 계조전압들중의 대응 전압과 상기 복수의 제어신호들중의 대응 신호가 각각 공급되는 복수의 스위칭수단으로서, 이 스위칭수단에 공급된 상기 계조전압은 상기 스위칭수단에 공급된 상기 제어신호에 따라 스위칭수단을 통해 상기 데이타선에 출력되는 복수의 스위칭수단;을 포함하고, 상기 제어신호 생성수단은: 상기 영상데이타의 복수의 비트중에서 선택된 비트로 표현된 값에 따라, 복수의 원 진동신호들을 수신하고 복수의 원 진동신호들로 부터 진동신호 T를 생성하는 진동신호 생성수단; 상기 진동신호 T를 반전시켜 진동신호 T-바를 출력하는 반전수단; 상기 영상데이타의 복수의 비트중의 상기 선택된 비트 이외의 비트들로 표현된 값에 따라, 계조전압 공급수단에서 공급되는 복수의 계조전압중에 제 1 계조전압과 제 2 계조전압을 특정하는 계조전압 특정신호를 생성하는 계조전압 특정수단; 및 상기 계조전압 특정수단에 의해 특정된 상기 제 1 계조전압이 공급된 상기 스위칭수단에 진동신호 T와 실질적으로 동일한 듀티비로 진동하는 제 1 제어신호를 출력하고, 상기 계조전압 특정수단에 의해 특정된 상기 제 2 계조전압이 공급된 상기 스위칭수단에 진동신호 T-바와 실질적으로 동일한 듀티비로 진동하는 제 2 제어신호를 출력하는 출력수단;을 구비하며, 상기 복수의 원 진동신호들 각각은 제 1 레벨값과 제 2 레벨값중의 하나를 가지며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간이 서로 다르며, 상기 복수의 원 진동신호들이 1 주기에 제 1 레벨값을 갖는 각각의 기간의 길이가 상기 영상데이타의 복수의 비트중의 대응 비트에 따라 가중되는 구동회로.
  9. 제8항에 있어서, 상기 제 1 계조전압과 제 2 계조전압이 상기 복수의 계조전압중에 서로 인접하는 계조전압인 구동회로.
  10. 제8항에 있어서, 상기 복수의 진동신호들중 적어도 한 진동신호는 상기 복수의 진동신호중 다른 진동신호를 반전시켜 얻어지는 반전신호인 구동회로.
  11. 제8항에 있어서, 상기 복수의 진동신호들은 듀티비 8:0, 7:1, 6:2, 5:3, 4:4, 3:5, 2:6, 1:7을 각각 갖는 진동신호들을 포함하는 구동회로.
  12. 제8항에 있어서, 상기 영상데이타가 (x+y) 비트로 구성되고, x, y는 각각 양의 정수이며; 상기 계조전압 특정수단은 상기 복수의 계조전압중의 2x종류의 제 1 계조전압과 제 2 계조전압 쌍을 특정하기 위해 (2x+1) 종류의 계조전압 특정신호를 생성하고; 상기 진동신호 생성수단은 2y종류의 진동신호 T를 출력하여; 레벨이 서로 다른 (2y-1)개의 중간전압이 상기 계조전압 특정수단에 의해 특정된 상기 제 1 계조전압과 제 2 계조전압 사이에 각각 형성되고, 그결과 2(x-y)계조로 화상이 표시되는 구동회로.
  13. 제8항에 있어서, 상기 복수의 원 진동신호의 갯수가 상기 영상데이타의 복수의 비트중의 상기 선택된 비트수와 동일한 구동회로.
  14. 제8항에 있어서, 상기 스위칭수단이 아날로그스위치인 구동회로.
KR1019940031614A 1993-11-26 1994-11-25 표시장치의 구동회로 KR0150262B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-297103 1993-11-26
JP29710393A JP2869315B2 (ja) 1993-05-14 1993-11-26 表示装置の駆動回路

Publications (2)

Publication Number Publication Date
KR950014957A KR950014957A (ko) 1995-06-16
KR0150262B1 true KR0150262B1 (ko) 1998-10-15

Family

ID=17842253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031614A KR0150262B1 (ko) 1993-11-26 1994-11-25 표시장치의 구동회로

Country Status (5)

Country Link
EP (1) EP0655726B1 (ko)
KR (1) KR0150262B1 (ko)
CN (1) CN1080912C (ko)
DE (1) DE69420520T2 (ko)
TW (1) TW306998B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3517503B2 (ja) * 1995-12-21 2004-04-12 株式会社日立製作所 Ｔｆｔ液晶ディスプレイの駆動回路
JP4637315B2 (ja) 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
US7193594B1 (en) 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN110534054B (zh) * 2019-07-31 2021-06-22 华为技术有限公司 显示驱动方法及装置、显示装置、存储介质、芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125184A (ja) * 1984-07-13 1986-02-04 株式会社　アスキ− 表示制御装置
JP2642204B2 (ja) * 1989-12-14 1997-08-20 シャープ株式会社 液晶表示装置の駆動回路
DE69226723T2 (de) * 1991-05-21 1999-04-15 Sharp Kk Verfahren und Einrichtung zum Steuern einer Anzeigeeinrichtung
JPH05100635A (ja) * 1991-10-07 1993-04-23 Nec Corp アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法
EP0624862B1 (en) * 1993-05-14 1999-06-16 Sharp Kabushiki Kaisha Driving circuit for display apparatus

Also Published As

Publication number Publication date
CN1080912C (zh) 2002-03-13
KR950014957A (ko) 1995-06-16
CN1122934A (zh) 1996-05-22
TW306998B (ko) 1997-06-01
EP0655726B1 (en) 1999-09-08
EP0655726A1 (en) 1995-05-31
DE69420520D1 (de) 1999-10-14
DE69420520T2 (de) 2000-01-20

Similar Documents

Publication Publication Date Title
KR100223622B1 (ko) 표시장치의 구동장치
EP0391655B1 (en) A drive device for driving a matrix-type LCD apparatus
KR970006862B1 (ko) 표시장치의 구동회로와 그 표시장치
KR20040084854A (ko) 구동 장치 및 표시 모듈
KR100517153B1 (ko) 화상 표시 장치 및 화상 표시 방법, 및 화상 표시프로그램을 기록한 기록 매체
JP2003015611A (ja) 液晶駆動装置
KR20000057912A (ko) 구동회로 일체형 액정표시장치
US5673061A (en) Driving circuit for display apparatus
KR0127102B1 (ko) 표시장치의 구동회로
JPH09138670A (ja) 液晶表示装置の駆動回路
US5801671A (en) Liquid crystal driving device
KR0150262B1 (ko) 표시장치의 구동회로
WO2000002185A1 (fr) Circuit de commande de cristaux liquides, procede de commande de cristaux liquides et affichage a cristaux liquides
KR960014499B1 (ko) 표시장치의 구동회로
JP3669514B2 (ja) 液晶表示装置の駆動回路
US20070146274A1 (en) Display device
KR970004243B1 (ko) 표시장치의 구동회로와 구동방법
JPH09106265A (ja) 電圧出力回路および画像表示装置
JP3385910B2 (ja) アクティブマトリクス液晶表示装置
US20110157130A1 (en) Driving method of electro optical device, driving device of electro optical device, electro optical device, and electronic instrument
JP2869315B2 (ja) 表示装置の駆動回路
JP2002149119A (ja) 液晶表示装置の駆動方法および駆動回路
JP3549127B2 (ja) 液晶表示装置
JP3309934B2 (ja) 表示装置
JPH06161391A (ja) 液晶駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee