JP2869315B2

JP2869315B2 - 表示装置の駆動回路

Info

Publication number: JP2869315B2
Application number: JP29710393A
Authority: JP
Inventors: 久夫岡田; 裕司山本; 光慶瀬尾; 邦明田中
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1993-05-14
Filing date: 1993-11-26
Publication date: 1999-03-10
Anticipated expiration: 2014-03-10
Also published as: JPH07129130A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等の表示
装置、特にアクティブマトリクス型表示装置に於いて階
調表示駆動を行うために用いられる表示装置の駆動回路
に関する。

【０００２】

【従来の技術】デジタル画像データに基づく表示を行う
アクティブマトリクス型液晶表示装置は、表示パネルと
駆動回路とを備えている。該表示パネルは、一対のガラ
ス基板の間に液晶層を挟んで構成され、複数のゲートラ
インと複数のデータラインとがガラス基板上に形成さ
れ、画像の表示を行う。駆動回路は、該表示パネルの液
晶層に駆動電圧を印加する。前記駆動回路は、表示パネ
ルに於ける各画素毎に配置され、ゲートラインとデータ
ラインとに接続されている複数のスイッチ素子のいずれ
か一つを個別に選択するためのゲート駆動回路と、選択
されたスイッチ素子を介して、画素電極に画像に対応し
た画像信号を供給するデータ駆動回路とを含んでいる。

【０００３】図１８は、従来技術のデジタル画像データ
が入力される駆動回路の前記データ駆動回路のブロック
図である。図１８の構成は、単一のデータラインに画像
信号を出力するデータ駆動回路の一部分の構成を示して
いる。従って、前記データ駆動回路は、図１８に示され
る構成を、表示パネルのデータラインの数と同数だけ有
している。以下に於いて、説明を簡単にするために、画
像データが３ビット（Ｄ０，Ｄ１，Ｄ２）で構成されて
いる場合を例示する。即ち、画像信号データは、０〜７
の８つの値を持ち、各画素に与えられる信号電圧はＶ０
〜Ｖ７の８レベルの中のいずれかとなる。

【０００４】該データ駆動回路は、画像信号データの各
ビット（Ｄ０，Ｄ１，Ｄ２）毎に設けられ、サンプリン
グ動作用に用いられる第１段目のＤ型フリップフロップ
Ｍ_SM _Pと、ホールド動作用に用いられる第２段目のＤ型
フリップフロップＭ_Hと、１個のデコーダＤＥＣと、そ
れに８種の外部電源電圧Ｖ０〜Ｖ７とデータラインＯn
との間に各々設けられたアナログスイッチＡＳＷ０〜Ａ
ＳＷ７とを含んで構成される。アナログスイッチＡＳＷ
０〜ＡＳＷ７に於いて、８種類の階調用電圧Ｖ０〜Ｖ７
と、前記デコーダＤＥＣからの制御信号Ｓ０〜Ｓ７とが
入力される。

【０００５】このデータ駆動回路は次のように動作す
る。画像信号データＤ０、Ｄ１、Ｄ２は、第ｎ番目の画
素に対応するサンプリングパルスＴsmpnの立ち上がり時
点でサンプリングフリップフロップＭsmpに取り込ま
れ、そこで保持される。１水平期間のサンプリングが終
了した時点で、出力タイミングパルスＯＥがホールドフ
リップフロップＭ_Hに与えられ、サンプリングフリップ
フロップＭ_SMPに保持されていた画像信号データＤ０、
Ｄ１、Ｄ２は、ホールドフリップフロップＭ_Hに取り込
まれると共に、デコーダＤＥＣに出力される。

【０００６】デコーダＤＥＣはこの３ビットの画像信号
データＤ０、Ｄ１、Ｄ２をデコードし、その値（０〜
７）に応じてアナログスイッチＡＳＷ０〜ＡＳＷ７のい
ずれか１個を導通状態として、８種の外部電圧Ｖ０〜Ｖ
７のいずれかをデータラインＯｎに出力する。例とし
て、ホールドフリップフロップＭ_Hに保持されている画
像信号データの値が３のとき、アナログスイッチＡＳＷ
３がオン状態となり、該データ駆動回路に入力される８
種の階調用電圧Ｖ０〜Ｖ７の内の階調用電圧Ｖ３が選択
されて、対応するデータラインに出力される。

【０００７】

【発明が解決しようとする課題】このデジタル画像信号
に対してサンプリングを行うデータ駆動回路は、以下の
ように、構成が複雑且つ大型になるという課題を有して
いる。これは、デジタル画像信号が４ビットの場合、階
調用電圧として１６種が必要であり、画像信号が６ビッ
ト、８ビットと増大するに従い、階調用電圧として６４
種、２５６種と、その種類が増大するからである。言い
替えると、階調数と同数の階調用電圧が必要である。こ
のため、このような多数の階調用電圧を作製する電源回
路の構成が複雑且つ大型になり、また、該電源回路と前
記アナログスイッチとの接続配線も複雑になる。

【０００８】このため、前記従来技術のデータ駆動回路
は、画像信号が３ビットあるいは４ビットの場合に用い
られるのが限度であるのが実際であり、画像信号を多ビ
ット化した場合に、階調表示を行う駆動回路を構成する
ことが困難であるという課題を有している。

【０００９】このような従来技術に対し、本願出願人
は、外部から与えられた複数の階調用電圧の間の階調を
補間する方法を発明し、特願平４ー１２９１６４、特開
平４ー１３６９８３及び特開平４ー１４０７８７を含む
特許出願を行っている。

【００１０】図１は、このような本願出願人による前記
出願の一つに記載されているデジタル画像データが入力
される駆動回路の前記データ駆動回路のブロック図であ
る。図１のデータ駆動回路は、本願発明の基礎となる構
成であり、本願発明に対する公知技術ではない。図１の
構成も、単一のデータラインに画像信号を出力するデー
タ駆動回路の一部分の構成を示している。従って、デー
タ駆動回路は、図１に示される構成を、表示パネルのデ
ータラインの数と同数だけ有している。以下に於いて、
画像データが６ビット（Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ
４，Ｄ５）で構成されている場合を例示する。即ち、画
像信号データは、０〜６３の６４種類の値を有してお
り、各画素に与えられる信号電圧は、階調用電圧Ｖ０，
Ｖ８，Ｖ１６，Ｖ２４，Ｖ３２，Ｖ４０，Ｖ４８，Ｖ５
６，Ｖ６４の９レベル及び後述するように、前記各階調
用電圧Ｖ０，Ｖ８，Ｖ１６，Ｖ２４，Ｖ３２，Ｖ４０，
Ｖ４８，Ｖ５６，Ｖ６４の内のいずれか一対の階調電圧
から作成される該一対の階調用電圧の間の複数の階調用
電圧のいずれかとなる。

【００１１】このデータ駆動回路は、画像信号データの
各ビット（Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）毎に
設けられ、サンプリング動作用に用いられる第１段目の
Ｄ型フリップフロップＭ_SMPと、ホールド動作用に用い
られる第２段目のＤ型フリップフロップＭ_Hと、選択制
御回路ＳＣＯＬと、それに階調電圧Ｖ０，…，Ｖ６４を
出力する９種の外部電源とデータラインＯnとの間に各
々設けられたアナログスイッチＡＳＷ０〜ＡＳＷ８とを
含んで構成される。アナログスイッチＡＳＷ０〜ＡＳＷ
８に於いて、９種類の前記階調用電圧Ｖ０，…，Ｖ６４
と、前記選択制御回路ＳＣＯＬからの制御信号Ｓ０，Ｓ
８，Ｓ１６，Ｓ２４，Ｓ３２，Ｓ４０，Ｓ４８，Ｓ５
６，Ｓ６４とが入力される。

【００１２】図１において、選択制御回路ＳＣＯＬに
は、図１９に示されるように、ｔ１,ｔ２,ｔ３,ｔ４の
４つの異なるデューティー比をもった振動信号が与えら
れている。選択制御回路ＳＣＯＬの論理表を下記表１に
示す。

【００１３】

【表１】

【００１４】画像信号データの値が８の倍数の時には、
前記外部から入力される階調用電圧Ｖ０，…，Ｖ６４の
いずれか一つが、データラインＯnに出力される。画像
信号データの値が８の倍数以外の時には、前記外部から
入力される階調用電圧Ｖ０，…，Ｖ６４のいずれか一対
の階調用電圧の間を振動し、かつ表１の論理表に示され
るように選択される振動信号ｔ１,ｔ２,ｔ３,ｔ４のい
ずれかの組合せによるデューティーで振動する振動電圧
が、データラインＯnに出力される。このようにして、
９レベルの階調用電圧から、６４階調の表示レベルが得
られる。

【００１５】下記の各式は、前記表１に示される画像信
号データ（Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）及び
振動信号ｔ１,ｔ２,ｔ３,ｔ４と制御信号Ｓ０，Ｓ８，
Ｓ１６，Ｓ２４，Ｓ３２，Ｓ４０，Ｓ４８，Ｓ５６，Ｓ
６４との関係を規定する論理式である。

【００１６】

【数１】

【００１７】

【数２】

【００１８】

【数３】

【００１９】以下、同様にして、制御信号Ｓ２４、Ｓ３
２、Ｓ４０、Ｓ４８が定義され、更に、下記のように、
制御信号Ｓ５６、Ｓ６４が定義される。

【００２０】

【数４】

【００２１】

【数５】

【００２２】前記図１８に示した第１の従来技術に於い
て、６４階調を実現しようとすると、６４個の階調用電
源が必要となるため、前述したようにデータ駆動回路を
構成することが困難であった。一方、既に出願している
図１に示す発明によって、９種の階調用電圧によって６
４階調を実現することができる。

【００２３】図２０及び図２１は、前記式１〜式５で規
定される図１の選択制御回路ＳＣＯＬの内部構成を示す
回路図である。図２０の論理回路によって、６ビットの
画像信号データ（Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ
５）から、６４種類の階調選択データ｛０｝〜｛６３｝
が作成される。これらの階調選択データ｛０｝〜｛６
３｝と、振動信号ｔ１,ｔ２,ｔ３,ｔ４とから、前記制
御信号Ｓ０，Ｓ８，Ｓ１６，Ｓ２４，Ｓ３２，Ｓ４０，
Ｓ４８，Ｓ５６，Ｓ６４のいずれか一つが出力され、ア
ナログスイッチＡＳＷ０〜ＡＳＷ８の対応する一つを、
選択された振動信号の周波数で駆動する。

【００２４】このようなデータ駆動回路は、隣接した一
対の階調用電圧の間に、前記振動電圧による７つの補間
階調（中間電圧）を作成し、外部から入力されている９
種の階調用電圧と併せて６４の階調を実現している。

【００２５】このような、既に出願された本願出願人の
発明は、前記従来技術に於ける問題点を解決している。
但し、本願出願人は、該データ駆動回路の構成を更に簡
略化するべく開発を行っている。実際のデータ駆動回路
は、図２０および図２１の構成を、データ信号ラインの
数だけ必要とするので、該選択制御回路ＳＣＯＬの回路
規模の大小は、データ駆動回路を構成する集積回路素子
のチップ寸法に大きく影響する。従って、選択制御回路
ＳＣＯＬの回路規模が大きくなると、該集積回路素子の
コストを増大すると共に、データ駆動回路を用いる表示
装置の構成を大型にする。また、高精細な画像を実現す
るために、更に画像信号データのビット数を増大しよう
とすると、前記データ駆動回路の回路規模が更に増大
し、前記集積回路の大型化とコストの上昇、該集積回路
素子を用いる表示装置の大型化を更に進行させてしま
う。

【００２６】本発明は、このような問題点を解消しよう
としてなされたものであり、簡略化され且つ小型の構成
を有し、多ビットの画像信号の階調表示を実現すること
ができる表示装置の駆動回路を提供することを目的とす
る。

【００２７】

【課題を解決するための手段】本発明の駆動回路は、複
数の画素と前記複数の画素に電圧を印加するためのデー
タラインとを含み、複数のビットからなる映像データに
応じて複数の階調で画像を表示する表示装置を駆動する
駆動回路であって、前記駆動回路は、前記複数のビット
から選択されたビットからなる第１映像データに応じ
て、複数の所定の振動信号のうちの１つを選択すること
により、または、前記複数の所定の振動信号のうちの２
以上を組み合わせることにより、振動信号を生成する振
動信号生成手段と、前記振動信号を反転することによ
り、反転された振動信号を生成する反転手段と、前記複
数のビットのうち前記選択されたビット以外のビットか
らなる第２映像データに応じて、階調電圧供給手段から
供給される複数の階調電圧のうち第１階調電圧と第２階
調電圧とを選択する階調電圧選択信号を生成する階調電
圧選択手段と、前記振動信号と前記反転された振動信号
とに応じて、１出力期間中に複数回振動する振動成分を
有する電圧信号が前記データラインに出力されるよう
に、前記第１階調電圧と前記第２階調電圧とを前記デー
タラインに出力する出力手段とを備えており、これによ
り、上記目的が達成される。前記複数の所定の振動信号
のうち少なくとも１つは、前記複数の所定の振動信号の
うち他の振動信号を反転することによって得られる反転
された信号であってもよい。前記映像データは、（ｘ＋
ｙ）ビットからなり、ｘおよびｙはそれぞれ正の整数で
あり、前記階調電圧選択手段は、前記複数の階調電圧か
ら２ ^x 対の第１階調電圧と第２階調電圧とを選択するた
めの（２ ^x ＋１）種類の階調電圧選択信号を生成し、前
記振動信号生成手段は、２ ^y 種類の振動信号を生成し、
これにより、互いに異なるレベルを有する（２ ^y −１）
個の中間電圧が、前記階調電圧選択手段によって選択さ
れた前記第１階調電圧と前記第２階調電圧との間に生成
され、２ ^(x+y) 階調で画像が表示されてもよい。前記複
数の所定の振動信号のそれぞれは、第１レベルと第２レ
ベルとの間を振動し、１サイクルにおいて前記複数の所
定の振動信号が前記第１レベルとなる期間は互いに異な
っており、前記複数の所定の振動信号が前記第１レベル
となる期間の長さは、前記映像データの前記複数のビッ
トのうち対応するビットに応じて重みづけられていても
よい。前記出力手段は、複数のスイッチング手段と前記
複数のスイッチング手段を制御する制御手段とを備えて
おり、前記複数のスイッチング手段のそれぞれには前記
電圧供給手段から前記複数の階調電圧のうち対応する１
つが供給されており、前記制御手段は、前記振動信号の
デューティー比と実質的に同一のデューティー比で振動
する第１制御信号を、前記複数のスイッチング手段のう
ち前記第１階調電圧が供給されている第１スイッチング
手段に出力し、前記反転された振動信号のデューティー
比と実質的に同一のデューティー比で振動する第２制御
信号を、前記複数のスイッチング手段のうち前記第２階
調電圧が供給されている第２スイッチング手段に出力
し、前記第１スイッチング手段は、前記第１制御信号に
従って駆動され、前記第２スイッチング手段は、前記第
２制御信号に従って駆動されてもよい。

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【作用】本発明に用いられる表示装置は、マトリクス状
に配列された複数のスイッチング手段と、該複数のスイ
ッチング手段に接続されている複数の制御信号線と、該
複数のスイッチング手段に接続され、該複数の制御信号
線と交差する方向に延びる複数のデータ信号線とを含
み、該表示装置に於いて表示駆動を行う駆動回路が備え
られている。

【００３５】この駆動回路は、複数のスイッチング手段
と選択制御手段とを備えている。駆動回路に入力される
複数ビットの画像信号の内の一部分の複数ビットの第１
データに基づいて、選択制御手段は、該複数種類の階調
電圧のいずれか一対の階調電圧を指定する。また、選択
制御手段に、相互に異なる平均値（またはデューティ）
を有する複数の振動信号と、該複数ビットの画像信号の
内の他の一部分の複数ビットの第２データとが入力され
る。選択制御手段は、該第２データに基づいて、該複数
の振動信号に基づいて生成される複数の振動信号のいず
れか一つを指定し、指定された該一対の階調電圧に対応
する該複数のスイッチング手段の一対のスイッチング手
段を、該振動信号指定信号に対応するデューティで駆動
する。

【００３６】また、選択制御手段は、階調電圧指定手段
と、振動信号指定手段と、スイッチング手段駆動手段と
を備えた構成の場合がある。この構成の場合は、該駆動
回路に入力される複数ビットの画像信号の内の一部分の
複数ビットの第１データが、階調電圧指定手段に入力さ
れる。該階調電圧指定手段は、該第１データに基づい
て、該複数種類の階調電圧のいずれか一対の階調電圧を
指定する階調電圧指定信号を発生する。また、振動信号
指定手段に、相互に異なる平均値（またはデューティ）
を有する複数の振動信号と、該複数ビットの画像信号の
内の他の一部分の複数ビットの第２データとが入力され
る。振動信号指定手段は、該第２データに基づいて、該
複数の振動信号に基づいて生成される複数の振動信号の
いずれか一つを指定する振動信号指定信号を発生する。
また、複数のスイッチング手段に、複数種類の階調電圧
がそれぞれ入力され、各複数のスイッチング手段の一つ
は、該複数のデータ信号線の一つに接続され、データ信
号を出力する。スイッチング手段駆動手段に、該階調電
圧指定信号と振動信号指定信号とが入力され、階調電圧
指定手段で指定された該一対の階調電圧に対応する該複
数のスイッチング手段の一対のスイッチング手段を、該
振動信号指定信号に対応するデューティで駆動するスイ
ッチング手段駆動信号を出力する。

【００３７】本発明に於いて、前記複数の階調用電圧の
内の一対の階調用電圧を指定し、該複数の振動信号のい
ずれか一つを指定し、スイッチング手段から出力される
データ信号を、前記一対の階調用電圧の間で、該指定さ
れた振動信号の振動周波数で振動する信号として出力す
る。これにより、該一対の階調用電圧の間に於いて、複
数段階の階調を実現することができる。

【００３８】本発明は、このような多段階の階調表示を
実現するに際して、該複数のスイッチング手段から出力
されるデータ信号が、該複数の階調用電圧がそのままの
電圧で出力される場合や、該一対の階調用電圧の間の階
調用電圧で出力される場合のいずれに於いても、選択制
御手段を用いて統一的に実現することができる。

【００３９】従って、該複数のスイッチング手段から出
力されるデータ信号が、該複数の階調用電圧がそのまま
の電圧で出力される場合や、該一対の階調用電圧の間の
中間電圧で出力される場合に対応して別個の回路を用い
る必要がなく、駆動回路の構成を、簡略化、且つ小型に
することができる。

【００４０】

【実施例】以下に本発明の実施例について説明する。以
下では、マトリクス型の液晶表示装置を表示装置の例に
とって説明を行うが、本発明は他の種類の表示装置にも
適用可能である。

【００４１】（実施例１）図１は本発明の基礎となる構
成のデータ駆動回路の一部のブロック図であり、図２〜
図５は、本実施例のデータ駆動回路に於ける後述する選
択制御回路ＳＣＯＬの内部構成を示すブロック図であ
り、図６は本実施例のデータ駆動回路が用いられるアク
ティブマトリクス液晶表示装置（以下、表示装置）のブ
ロック図である。図１は既に参照されている。本実施例
は、図１に於ける選択制御回路ＳＣＯＬの内部構成に特
徴を有している。

【００４２】図６に本発明に係わる表示装置のブロック
図を示す。図６において、表示部１００は、Ｍ行Ｎ列に
配列されたＭｘＮ個の画素Ｐ(j,i)（j=1,2,・・・,M;i=1,
2,・・・,N）及び該画素に接続されたスイッチング素子Ｔ
(j,i)（j=1,2,・・・,M;i=1,2,・・・,N）を有する。データ駆
動回路１０１及びゲート駆動回路１０２は、表示部１０
０を駆動するための駆動回路である。Ｎ本のデータライ
ンＯi（i=1,2,・・・,N）は、それぞれ、該データ駆動回路
１０１の出力端子Ｓ(i)（i=1,2,・・・,N）と該スイッチン
グ素子Ｔ(j,i)を接続する。

【００４３】Ｍ本の走査ラインＬj（j=1,2,・・・,M）は、
それぞれ、該ゲート駆動回路１０２の出力端子Ｇ(j)（j
=1,2,・・・,M）と該スイッチング素子Ｔ(j,i)を接続す
る。スイッチング素子Ｔ(j,i)としては、薄膜トランジ
スタ（ＴＦＴ；thinfilm transistor）を使用すること
ができる。また、他のスイッチング素子を使用してもよ
い。以下では、スイッチング素子は薄膜トランジスタで
あるとして説明するので、上記の走査ラインＬjをゲー
トラインＬjと呼ぶ。

【００４４】該ゲート駆動回路１０２の出力端子Ｇ(j)
からゲートラインＬjに、順次、ある特定の期間におい
て、その電圧レベルがハイレベルである電圧が出力され
る。以下、該特定の期間を１水平期間jＨ（j=1,2,・・・,
M）という。また、j=1,2,・・・,Mについて１水平期間jＨ
の長さをすべて加算した期間を１垂直期間という。

【００４５】該出力端子Ｇ(j)からゲートラインＬjに出
力される電圧の電圧レベルがハイレベルであるとき、該
スイッチング素子Ｔ(j,i)はオン状態となる。該スイッ
チング素子Ｔ(j,i)がオン状態のとき、該画素Ｐ(j,i)は
該データ駆動回路１０１の出力端子Ｓ(i)からデータラ
インＯiに出力される電圧に応じて充電される。該充電
された電圧の電圧レベルは、該１垂直期間中、一定の電
圧レベルに保たれ、該電圧レベルの電圧が該画素に印加
される。

【００４６】図７は水平同期信号Ｈsymによって規定さ
れるj番目の１水平期間jＨにおける、デジタル映像デー
タＤＡと、サンプリングパルスＴsmpiと、及び出力パル
ス信号ＯＥとの関係を示す。図７に示すように、サンプ
リングパルスＴsmp1、Ｔsmp2、…、Ｔsmpi、…、ＴsmpN
が該データ駆動回路１０１に与えられることにより、デ
ジタル映像データＤＡ₁、ＤＡ₂、…、ＤＡ_i、…、ＤＡ_N
がそれぞれ該データ駆動回路１０１に取り込まれる。該
データ駆動回路１０１は、出力パルス信号ＯＥによって
規定されるj番目のパルス信号ＯＥj（j=1,2,・・・,M）が
与えられると、それを契機として出力端子Ｓ(i)から電
圧を出力する。

【００４７】図８は、垂直同期信号Ｖsymによって規定
される１垂直期間における、水平同期信号Ｈsymと、デ
ジタル映像データＤＡと、出力パルス信号ＯＥと、該デ
ータ駆動回路の出力のタイミングと、及び該ゲート駆動
回路の出力のタイミングとの関係を示す。図８におい
て、SOURCE(j)は、１水平期間jＨにおいて与えられたデ
ジタル映像データに応じて、図７に示したタイミングで
出力された電圧の電圧レベルを示す。ここで、該SOURCE
(j)は、該データ駆動回路１０１のＮ本の出力端子から
出力される電圧の電圧レベルをまとめて表すために斜線
で表されている。

【００４８】該SOURCE(j)が該データラインＯiに出力さ
れる間、該ゲート駆動回路のj番目の出力端子Ｇ(j)から
出力される電圧の電圧レベルがハイレベルとなり、j番
目のゲートラインＬjに接続されたＮ個のスイッチング
素子Ｔ(j,i)（i=1,2,・・・,N）がすべてオン状態になる。
これにより、該画素Ｐ(j,i)は該データラインＯiに出力
される電圧に応じて充電される。各j=1,2,・・・,Mに対し
てＭ回上記に述べたことが繰り返されることにより、１
垂直期間における映像（ノンインターレースの場合は、
この映像が１画面になる）が表示される。

【００４９】以降、出力パルス信号ＯＥにおいてj番目
のパルス信号ＯＥjが与えられてから次のパルス信号Ｏ
Ｅj+1が与えられるまでの期間を１出力期間と定義す
る。１出力期間は、図８においてSOURCE(j)（j=1,2,・・
・,M）で表された各期間に一致する。

【００５０】図９は、図７及び図８で示した各信号のタ
イミングに加えて、該タイミングに応じて画素Ｐ(j,i)
（j=1,2,・・・,M）に印加された電圧の電圧レベルを示
す。

【００５１】図１０は、本発明の駆動方法によって、１
出力期間において該データラインＯiに出力される電圧
信号の波形の例を示す。従来、該データラインＯiに出
力される電圧信号の電圧レベルは１出力期間中一定であ
った。これに対し本発明では、該データラインＯiに出
力される電圧信号が、１出力期間中に振動する振動成分
を有する。即ち、パルス状の信号電圧は、パルスの
「１」の期間と「０」の期間との比、即ち、デューティ
ー比ｎ：ｍが後述するように選択される。

【００５２】図１の構成は前述したように、単一のデー
タラインＯｉに画像信号を出力するデータ駆動回路の一
部分の構成を示している。従って、データ駆動回路は、
図１に示される構成を、表示パネルのデータラインＯｉ
の数と同数だけ有している。以下に於いて、画像データ
が６ビット（Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）で
構成されている場合を例示する。即ち、画像信号データ
は、０〜６３の６４種類の値を持ち、各画素に与えられ
る信号電圧は、階調用電圧Ｖ０，Ｖ８，Ｖ１６，Ｖ２
４，Ｖ３２，Ｖ４０，Ｖ４８，Ｖ５６，Ｖ６４の９レベ
ル及び後述するように、前記各階調用電圧Ｖ０，Ｖ８，
Ｖ１６，Ｖ２４，Ｖ３２，Ｖ４０，Ｖ４８，Ｖ５６，Ｖ
６４の内のいずれか一対の階調電圧から作成される該一
対の階調用電圧の間の複数の階調用電圧のいずれかとな
る。

【００５３】このデータ駆動回路は、画像信号データの
各ビット（Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）毎に
設けられ、サンプリング動作用に用いられる第１段目の
Ｄ型フリップフロップＭ_SMPと、ホールド動作用に用い
られる第２段目のＤ型フリップフロップＭ_Hと、選択制
御回路ＳＣＯＬと、それに９種の外部からの階調用電圧
Ｖ０〜Ｖ７とデータラインＯｎとの間に、各々設けられ
たアナログスイッチＡＳＷ０〜ＡＳＷ８とを含んで構成
される。アナログスイッチＡＳＷ０〜ＡＳＷ８に於い
て、９種類の前記階調用電圧Ｖ０，…，Ｖ６４と、前記
選択制御回路ＳＣＯＬからの制御信号Ｓ０，Ｓ８，Ｓ１
６，Ｓ２４，Ｓ３２，Ｓ４０，Ｓ４８，Ｓ５６，Ｓ６４
とが入力される。図１の構成において、選択制御回路Ｓ
ＣＯＬには、図３に示されるように、ｔ１,ｔ２,ｔ３,
ｔ４の４つの異なるデューティー比をもった信号が与え
られている。

【００５４】尚、本発明に於いて、前記画像信号データ
のサンプリング及びホールド動作を行う回路は、前記Ｄ
型フリップフロップＭ_SMP、Ｍ_Hに限らず、サンプリング
及びホールド動作を行う広範な種類の回路素子を用いる
ことができる。

【００５５】発明に於いて、画像信号データが８の倍数
の時に、外部から入力される階調用電圧Ｖ０〜Ｖ７のい
ずれか一つが選択されて、該階調用電圧が同一の電圧レ
ベルで出力される。このとき、本実施例に於て、前記デ
ューティー比ｎ：ｍが、ｋ：０あるいは０：ｋ（ｋは自
然数）であると定める。このように定めると、全画像信
号データに対する出力が、外部から入力されている階調
用電圧Ｖ０，…，Ｖ６４のいずれか一対を選択する上位
ビットと、振動電圧の波形を決定する下位ビットの組合
せに基づいて決定できることになる。

【００５６】このようにした場合の下位３ビットの画像
信号データｄ２，ｄ１，ｄ０に対する論理表を下記表２
に示す。

【００５７】

【表２】

【００５８】この表２に於いて、振動信号ｔ０〜ｔ７
は、デューティー比がそれぞれ、８：０、７：１、６：
２、５：３、４：４、３：５、２：６、１：７のパルス
状のクロック信号であり、振動信号ｔ５、ｔ６、ｔ７
は、振動信号ｔ３、ｔ２、ｔ１の反転信号である。前記
表２の論理表から、下記の論理式を得る。

【００５９】

【数６】

【００６０】ここで、前記ｔ０は定常的に「１」である
から、次式のように表現してもよい。

【００６１】

【数７】

【００６２】次に、画像信号データＤ０，Ｄ１，Ｄ２，
Ｄ３，Ｄ４，Ｄ５の上位３ビットＤ５，Ｄ４，Ｄ３と、
選択制御回路ＳＣＯＬから出力される制御信号Ｓ０，Ｓ
８，Ｓ１６，Ｓ２４，Ｓ３２，Ｓ４０，Ｓ４８，Ｓ５
６，Ｓ６４との関係を、上記変数Ｔを用いて、下記の表
３に示す。

【００６３】

【表３】

【００６４】この表３から、下記の各論理式を得る。

【００６５】

【数８】

【００６６】

【数９】

【００６７】

【数１０】

【００６８】

【数１１】

【００６９】

【数１２】

【００７０】

【数１３】

【００７１】

【数１４】

【００７２】

【数１５】

【００７３】

【数１６】

【００７４】前記各論理式に基づいて、図２〜図５に示
される回路が得られる。図２の回路に於いて、画像信号
データの下位ビットＤ２、Ｄ１、Ｄ０及び反転回路ＩＮ
Ｖ₀〜ＩＮＶ₂によるこれらの反転信号とが、２進法の０
〜７を構成する組合せで、複数のＡＮＤ回路ＡＧ₀〜Ａ
Ｇ₇に入力され、各ＡＮＤ回路ＡＧ₀〜ＡＧ₇から、振動
信号指定信号（０）〜（７）がそれぞれ出力される。

【００７５】図３に於いて、前記振動信号指定信号
（０）〜（７）と、前述した振動信号ｔ ₁〜ｔ₇とが、図
３に示すように複数のＡＮＤ回路ＢＧ₁〜ＢＧ₇にそれぞ
れ入力され、各ＡＮＤ回路ＢＧ₁〜ＢＧ₇の出力は、ＯＲ
回路ＣＧに入力される。図３の回路の出力として、ＯＲ
回路ＣＧの出力である振動信号指定信号Ｔと、反転回路
ＩＮＶ₃による該出力Ｔの反転信号である振動信号指定
信号“Ｔ”とが得られる。

【００７６】図４の回路は、前記画像信号データの上位
ビットＤ５、Ｄ４、Ｄ３、及び反転回路ＩＮＶ₄〜ＩＮ
Ｖ₆によるこれらの反転信号とが、２進法の０〜７を構
成する組合せで、複数のＡＮＤ回路ＤＧ₀〜ＤＧ₇に入力
され、各ＡＮＤ回路ＤＧ₀〜ＤＧ₇から、階調用電圧指定
信号［０］、［８］、［１６］、［２４］、［３２］、
［４０］、［４８］、［５６］がそれぞれ出力される。

【００７７】図５の回路に於いて、前記８種の階調用電
圧指定信号［０］〜［５６］と、前記振動信号指定信号
Ｔとは、前記ＡＮＤ回路ＥＧ₀、ＥＧ₂、ＥＧ₄、ＥＧ₆、
ＥＧ₈、ＥＧ₁₀、ＥＧ₁₂、ＥＧ₁₄にそれぞれ入力され
る。また、前記８種の階調用電圧指定信号［０］〜［５
６］と、前記振動信号指定信号“Ｔ”とは、前記ＡＮＤ
回路ＥＧ₁、ＥＧ₃、ＥＧ₅、ＥＧ₇、ＥＧ₉、ＥＧ₁₁、Ｅ
Ｇ₁₃、ＥＧ₁₅にそれぞれ入力される。ＡＮＤ回路Ｅ
Ｇ₁、ＥＧ₂；ＥＧ₃、ＥＧ₄；ＥＧ₅、ＥＧ₆；ＥＧ₇、Ｅ
Ｇ₈；ＥＧ₉、ＥＧ₁₀；ＥＧ₁₁、ＥＧ₁₂；ＥＧ₁₃、ＥＧ₁₄
の各対の出力は、それぞれＯＲ回路ＦＧ₁〜ＦＧ₇に入力
される。

【００７８】ＡＮＤ回路ＥＧ₁、ＯＲ回路ＦＧ₁〜ＦＧ₇
及びＡＮＤ回路ＥＧ₁₅の各出力が、前記各アナログスイ
ッチＡＳＷ０〜ＡＳＷ８に、各アナログスイッチＡＳＷ
０〜ＡＳＷ８の導通状態及び遮断状態を切り換える制御
信号Ｓ０、Ｓ８、Ｓ１６、Ｓ２４、Ｓ３２、Ｓ４０、Ｓ
４８、Ｓ５６、Ｓ６４として、入力される。

【００７９】本実施例に於いて、画像信号データの値が
８の倍数のときであっても、画像信号データの値が８の
倍数でないときであっても、階調用電圧Ｖ０，Ｖ８，Ｖ
１６，Ｖ２４，Ｖ３２，Ｖ４０，Ｖ４８，Ｖ５６，Ｖ６
４の隣接する一対の階調用電圧の組の指定と、該指定さ
れた一対の階調用電圧の間で、複数の補間階調を実現す
るために外部から入力される振動信号ｔ１,ｔ２,ｔ３,
ｔ４のいずれかの指定とを、画像信号データＤ０〜Ｄ５
の上位ビットと下位ビットとでそれぞれ実現することが
できる。なお、上述のような振動する電圧が表示装置の
データ線に与えられた場合、データ線と絵素との間に存
在する抵抗成分や容量成分に基づく低周波数通過フィル
タの特性によって交流成分が抑圧され、絵素自信には１
周期の平均値に相当する電圧が与えられ、駆動回路が直
流電圧を出力した場合と同様の結果が得られることにな
る。

【００８０】従って、前記従来技術に於ける問題点が解
消され、本実施例に於いて、６４階調の表示を実現する
に際して、外部から入力される階調用電圧は９種類でよ
い。従って、簡便な構成によって、多階調の表示を実現
することができる。また、図６に示す一つのデータライ
ン当りのデータ駆動回路の部分の構成を、本願出願人に
より既に出願された発明に於ける構成よりも、更に簡略
化することができる。また、本来必要な振動信号ｔ１,
ｔ２,ｔ３,ｔ４,ｔ５,ｔ６,ｔ７のうちのｔ５,ｔ６,ｔ
７に、ｔ１,ｔ２,ｔ３の反転信号を用いるので、その振
動信号を選択制御回路へ送るための配線を少なくでき
る。このとき、反転する信号の数は１以上としても、反
転した信号の数だけ配線を減少させることが可能とな
る。

【００８１】実際のデータ駆動回路は、図２〜図５の構
成を、データラインＯｉの数だけ必要とするので、該選
択制御回路ＳＣＯＬの回路規模の大小は、データ駆動回
路を構成する集積回路素子のチップ寸法に大きく影響す
る。

【００８２】本実施例に於いて、選択制御回路ＳＣＯＬ
の回路規模は、前記本発明の基礎となる構成と比較し
て、格段に簡略化及び小型化することができる。従っ
て、選択制御回路ＳＣＯＬを含む集積回路回路素子を大
幅に小型化することができ、該集積回路素子のコストを
削減すると共に、データ駆動回路を用いる表示装置の構
成を小型にすることができる。また、高精細な画像を実
現するために、画像信号データのビット数を増大しよう
とした場合に於いて、前記データ駆動回路の回路規模の
削減効果が更に増大し、前記集積回路素子の小型化とコ
ストの削減、該集積回路素子を用いる表示装置の小型化
を更に図ることができる。

【００８３】上記実施例においては、６ビットの画像信
号データＤ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５の上位３
ビットＤ５，Ｄ４，Ｄ３に基づいて、複数種類の階調電
圧のいずれか一対の階調電圧を指定する。また、その指
定された一対の階調電圧に対応する一対のアナログスイ
ッチを下位３ビットＤ０，Ｄ１，Ｄ２に基づいたデュー
ティで駆動するが、本発明はこれに限られない。例え
ば、（ｘ＋ｙ）（ｘ、ｙ：正の整数）ビットの画像信号
データに基づいて２^x・２^yの階調で表示を行う場合に
は、以下のようにすることができる。即ち、複数のアナ
ログスイッチの各々に、上位ｘビットで表される数字の
種類数に１を足した数でレベルを異ならせた階調用電圧
を各々供給する。上位ｘビットで表される数字の種類数
に基づいて前記選択制御回路にて一対の階調電圧を指定
し、指定された一対の階調電圧の間に、下位ｙビットで
表される数字の種類数から１を引いた数でレベルを異な
らせた中間電圧を、一対の階調電圧に対応する一対のス
イッチング手段のデューティ駆動により得るようにする
ことができる。

【００８４】したがって、上述した６４階調の実施例の
場合には、ｘ＝３、ｙ＝３であり、ｘビットで表される
数字の種類数である８に１を足した数である９の階調電
圧を、９つのアナログスイッチの各々に供給する。ま
た、ｘビットで表される数字の種類数（８）に基づいて
一対の階調電圧を指定し、指定された一対の階調電圧の
間に、ｙビットで表される数字の種類数（８）から１を
引いた数（７）でレベルを異ならせた中間電圧を得る構
成となっている。また、振動信号の数としては、ｙビッ
トで表される数字の種類数（８）から１を引いた数
（７）が必要となるが、そのうち反転可能な３つの振動
信号については反転させてあり、実質的には４つとして
ある。

【００８５】また、２５６階調が得られるようにする場
合には、ｘ＝３、ｙ＝５とし、ｘビットで表される数字
の種類数である８に１を足した数である９の階調電圧
を、９つのアナログスイッチの各々に供給する。また、
ｘビットで表される数字の種類数（８）に基づいて一対
の階調電圧を指定し、指定された一対の階調電圧の間
に、ｙビットで表される数字の種類数（３２）から１を
引いた数（３１）でレベルを異ならせた中間電圧を得る
構成とすればよい。

【００８６】（実施例２）本実施例は、更に振動信号を
選択制御回路へ与えるための配線の数を減少させる場合
である。詳細には、選択制御手段の前段に、オン期間を
２⁰から２^yで各々変化させたオン：オフのデューティ比
の異なる複数の信号の総てまたは一部を組み合わせて所
定のデューティ比を持つ振動信号を得る振動信号作成回
路を設け、振動信号作成回路が得た信号に基づいて、選
択された２つのスイッチング素子をオン・オフ制御させ
る構成とする。

【００８７】図１１は、本実施例に係る、８ビットの映
像信号に対応した駆動回路の１出力対応の回路構成図を
示す。図１２に、用いる振動信号（ｔ０、ｔ１、ｔ２、
ｔ３、ｔ４）と画像信号データを構成する８ビットのう
ちの下位５ビット（ｄ０、ｄ１、ｄ２、ｄ３、ｄ４）で
振動信号指定信号を作成する振動信号作成回路を示す。
この振動信号作成回路は、ＡＮＤ回路ＦＧ₀〜ＦＧ₄とＯ
Ｒ回路ＦＧ₅とを有し、振動信号（ｔ０、ｔ１、ｔ２、
ｔ３、ｔ４）は、それぞれ対応するデータの各ビットが
１である時のみＡＮＤ回路ＦＧ₀〜ＦＧ₄を通過する。通
過した振動信号はＯＲ回路ＦＧ₅によって加算され、振
動信号指定信号Ｔ、“Ｔ”が作成される。

【００８８】ところで、振動信号ｔ０〜ｔ４は、それぞ
れ１：３２、２：３２、４：３２、８：３２、１６：３
２のデューティ比を持っており、その位相関係は高（ｈ
ｉｇｈ）の部分が重ならないようになっている。すなわ
ち、全ての振動信号が選択制御回路に与えられた場合、
その電圧の平均値は１周期を持っていることになる。図
１３に、上記振動信号（ｔ０、ｔ１、ｔ２、ｔ３、ｔ
４）の波形と位相の関係の例を示す。振動信号は、対応
したビットに対応した重みを持った波形であることと、
振動信号の高の部分の時限が重なり合わないような位相
関係となっていることが必要である。

【００８９】このような振動信号の内、ゲートを通過し
て有効となった振動信号のみが加算されたならば、それ
ぞれ下位５ビットのデータの値に応じた平均値を持った
波形が合成されることとなる。なお、これらの振動信号
は、低の部分により決定してもよい。

【００９０】図１４に、下位５ビット（ｄ０〜ｄ４）の
データに対応して作成される振動信号の波形を示す。な
お、ｄ０〜ｄ４が全て０の場合は、平均値が０の振動波
形と見なしている。

【００９１】このように本実施例２によって、平均値が
０／３２、１／３２、２／３２、３／３２〜２８／３
２、２９／３２、３０／３２、３１／３２を持った振動
波形が容易に得られることになる。

【００９２】表４は、上述のようにして得られる振動信
号指定信号Ｔを媒介変数として表した選択制御回路の論
理表である。

【００９３】

【表４】

【００９４】なお、振動信号指定信号Ｔは、以下の式で
表される。

【００９５】Ｔ＝ｄ０ｔ０＋ｄ１ｔ１＋ｄ２ｔ２＋ｄ３
ｔ３＋ｄ４ｔ４この論理表を実際の回路に展開することによって、補間
されるデータに対しては、表５に示すようにＶ３２ｎと
Ｖ３２（ｎ＋１）の２つの電位の間を周期的に振動する
電圧を出力８ビット駆動回路が実現できることになる。

【００９６】

【表５】

【００９７】このように本実施例２によって、実施例１
の方法では表４のように膨大となった論理表が表５のよ
うな簡単な１つの論理表で記述可能となる。

【００９８】アナログスイッチの制御信号ｓ０、ｓ３
２、〜、ｓ２２４、ｓ２５６は、表４より以下の式で表
される。

【００９９】

【数１７】

【０１００】

【数１８】

【０１０１】

【数１９】

【０１０２】

【数２０】

【０１０３】

【数２１】

【０１０４】

【数２２】

【０１０５】

【数２３】

【０１０６】

【数２４】

【０１０７】

【数２５】

【０１０８】ただし、［］＝ｄ７・ｄ６・ｄ５の順
で、例えば［３２］＝“ｄ７”・“ｄ６”・ｄ５となる
ことを表す。

【０１０９】図１２、図１５および図１６は、これらの
式を論理回路に直したものである。図１２は前述した振
動信号作成回路であって、この回路に於いて、画像信号
データの下位ビットＤ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０及び
振動信号ｔ０〜ｔ４が、複数のＡＮＤ回路ＦＧ₀〜ＦＧ₄
に各々入力され、各ＡＮＤ回路ＦＧ₀〜ＦＧ₄の出力は、
ＯＲ回路ＦＧ₅に入力される。図１２の回路の出力とし
て、ＯＲ回路ＦＧ₅の出力である振動信号指定信号Ｔ
と、反転回路ＩＮＶ₅による該出力Ｔの反転信号である
振動信号指定信号“Ｔ”とが得られる。

【０１１０】図１５の回路は、前記画像信号データの上
位ビットＤ７、Ｄ６、Ｄ５の種々の［］が、複数のＡ
ＮＤ回路ＧＧ₀〜ＧＧ₇に入力され、各ＡＮＤ回路ＧＧ₀
〜ＧＧ₇から、階調用電圧指定信号［０］、［３２］、
［６４］、［９６］、［１２８］、［１６０］、［１９
２］、［２２４］がそれぞれ出力される。

【０１１１】図１６の回路に於いて、前記８種の階調用
電圧指定信号［０］〜［２２４］と、前記振動信号指定
信号“Ｔ”とは、ＡＮＤ回路ＨＧ₀、ＨＧ₂、ＨＧ₄、Ｈ
Ｇ₆、ＨＧ₈、ＨＧ₁₀、ＨＧ₁₂、ＨＧ₁₄にそれぞれ入力さ
れる。また、前記８種の階調用電圧指定信号［０］〜
［２２４］と、前記振動信号指定信号Ｔとは、前記ＡＮ
Ｄ回路ＨＧ₁、ＨＧ₃、ＨＧ₅、ＨＧ₇、ＨＧ₉、ＨＧ₁₁、
ＨＧ₁₃、ＨＧ₁₅にそれぞれ入力される。ＡＮＤ回路ＨＧ
₁、ＨＧ₂；ＨＧ₃、ＨＧ₄；ＨＧ₅、ＨＧ₆；ＨＧ₇、HG₈；
ＨＧ₉、ＨＧ₁₀；ＨＧ₁₁、ＨＧ₁₂；ＨＧ₁₃、ＨＧ₁₄の各
対の出力は、それぞれＯＲ回路ＩＧ₁〜ＩＧ₇に入力され
る。

【０１１２】ＡＮＤ回路ＨＧ₁、ＯＲ回路ＩＧ₁〜ＩＧ₇
及びＡＮＤ回路ＨＧ₁₅の各出力が、前記各アナログスイ
ッチＡＳＷ０〜ＡＳＷ８に、各アナログスイッチＡＳＷ
０〜ＡＳＷ８の導通状態及び遮断状態を切り換える制御
信号Ｓ０、Ｓ３２、Ｓ６４、Ｓ９６、Ｓ１２８、Ｓ１６
０、Ｓ１９２、Ｓ２２４、Ｓ２５５として、入力され
る。実際のＬＳＩ化に当たっては、図１２、図１５及び
図１６を更に縮小化すればよい。なお、上記表５は本実
施例２で得られる階調と階調用電圧との関係を示す。

【０１１３】したがって、本実施例２による場合には、
２５６階調の表示を実現するに際して、外部から入力さ
れる階調用電圧は９種類でよい。従って、本願出願人に
より既に出願された発明に於ける構成はもちろんのこ
と、実施例１による場合よりも、更に簡略化することが
できる。また、一対の階調用電圧の間に作成する中間電
圧が３１個も必要であるが、その中間電圧を僅か５つの
信号ｔ０〜ｔ４で作成することができ、その信号を選択
制御回路へ送るための配線を少なくできる。

【０１１４】なお、本実施例２においては図１３に示す
ように１：３２、２：３２、４：３２、８：３２、１
６：３２のデューティ比を各々持つ信号ｔ０〜ｔ４を使
用しているが、本発明はこれに限らず、信号ｔ０〜ｔ４
のうちの一部を省略し、残った信号を複数回使用して、
その省略した信号を作成するようにしてもよい。また、
用いる信号は上記デューティ比を各々持つ信号に限られ
ず、他のデューティ比を持つ信号を使用することもでき
る。

【０１１５】（実施例３）次に、８ビットにおける最大
値である２５５に対する出力を次式で表される補間出力
ではなく、基準電源Ｖ２５６をそのまま出力するように
論理を追加したものの場合を説明する。

【０１１６】この場合の媒介変数Ｔは、次式で表され
る。

【０１１７】Ｔ＝バー［２５５］（ｄ０ｔ０＋ｄ１ｔ１
＋ｄ２ｔ２＋ｄ３ｔ３＋ｄ４ｔ４）＋［２５５］但し、［２５５］＝ｄ７・ｄ６・ｄ５・ｄ４・ｄ３・ｄ
２・ｄ１・ｄ０本実施例３の場合においては、データが２５５のとき
は、Ｔの値は１となるから、表４よりｓ２５６のみ１と
なり、Ｖ２５６がそのまま出力される。このことによっ
て、階調２５５と２５４との差を明確にでき、コントラ
スト（最大階調／最小階調）を上げることができる。

【０１１８】図１７はこの式を論理回路に置き換えたも
のである。

【０１１９】以上詳述したように、本発明にあっては、
本実施例３でも示したように、上述の実施例２に基づく
振動信号の削減効果は８ビット駆動回路のような高多階
調のものに適用した場合は大きな効果を発揮する。

【０１２０】また、本実施例２、３の場合、振動信号は
従来の設計思想では１６個必要であったものが、僅か５
個の振動信号ｔ０〜ｔ５で済んでいる。ところで、この
振動信号は、駆動回路の全ての選択制御回路に供給され
る必要があるから、その線路は駆動回路を構成するＬＳ
Ｉ全体に引き回されることになる。したがって、この本
数が大きく減ることは、それ自体でチップ寸法の小型化
に寄与することになる。つまり、選択制御回路を驚異的
に縮小する効果と比較すると僅かな程度ではあるが、効
果は確実である。更に、これらの信号は、常時動作して
いる信号であるため、その本数が大きく減ることは消費
電力削減の効果も得られる。なお、この実施例２、３に
基づく振動信号数は、６ビット駆動回路では実施例１の
４本から３本へと削減される。

【０１２１】また、実施例２で説明した、最終的な振動
信号を簡単な論理計算により作成すること（第１の特
徴）と、振動信号を媒介変数を用いて論理回路を設計す
ること（第２の特徴）とを併せることにより、駆動回路
の選択制御回路全体の論理回路を著しく縮小する効果が
ある。その効果を、実施例を基に再度具体的に説明す
る。

【０１２２】８ビットの場合の図１２、図１５および図
１６と、６ビットの場合の図２０〜図２１を比較する
と、振動信号指定信号線Ｔの作成回路（第１の特徴に基
づく部分）以外はまったく同一の回路構成となる。これ
は、双方の論理表、前述した表４と、以下に示す表６
（図２０〜図２１の回路の場合）とが同一形式になるこ
とからも明かである。なお、これは、階調用電圧が同一
個数の場合に言えることであり、本実施例では９本であ
る。すなわち、本発明によると本来、６ビットに比較し
て少なくとも数倍の大きさになる筈の８ビット駆動回路
の選択制御回路が、殆ど同じ大きさで実現できることが
分かる。

【０１２３】

【表６】

【０１２４】しかも、その６ビットの場合においても、
図１２、図１５および図１６に基づいて回路を作成する
と、従来の回路図である図２０、図２１と比較すれば分
かるように、僅かではあるものの小さく、コンパクにな
るのである。特に、８ビットのように高多階調の駆動回
路に適用された場合、本発明の効果が如何に顕著である
か容易に理解されるであろう。なお、駆動回路は各出力
毎に選択制御回路を必要とするから、この効果は駆動回
路全体としては、極めて大きく、コストを大幅に低下さ
せることが可能となる。

【０１２５】また、例えば８ビットのドライバの場合、
従来の設計思想の延長では、実質的に合理的な価格での
データドライバの製造は困難であったが、本発明により
合理的価格での製造が可能となる。

【０１２６】なお、以上の各実施例は全て階調０を出発
点として階調１から補間を開始しているが、逆にしても
よい。例えば、階調２５５を出発点として階調２５４か
ら補間を開始してもよい。この場合、実施例３はデータ
の値が０のときに、実施例３で実際に説明した階調２５
６と同様にすべきことは言うまでもない。

【０１２７】

【発明の効果】本発明によれば、与えられた電圧源から
供給される電圧から、１つ以上の補間電圧を得ることが
できる。これにより、従来、駆動回路の構成上必要であ
った電圧源の数を大幅に削減することができる。電圧源
を駆動回路の外部に設ける場合には、駆動回路の入力端
子数を少なくすることができ、駆動回路をＬＳＩで構成
する場合には、このＬＳＩの入力端子数を削減すること
もできる。従って、従来例によれば、端子数の増加のた
めに、実際上実現不可能であった多階調表示の駆動用Ｌ
ＳＩを実現することが可能となる。また、本発明に於い
て、（１）表示装置及び駆動回路の製作コストを大幅に
低減可能、（２）従来チップサイズ又はＬＳＩ実装上の
問題から事実上製作が不可能であった多階調用の駆動回
路を容易に製作可能、（３）多数の電圧源が不要となる
ので消費電力が小さくなる、という効果を実現すること
ができる。

【０１２８】更に、本発明による場合には、選択制御回
路に与えられる振動信号の数を少なくすることが可能と
なり、それに伴って、その振動信号を送るための配線の
数も少なくすることができ、回路構成の簡略化や小型化
をより十分に図れる。

【図面の簡単な説明】

【図１】本発明の基礎となるデータ駆動回路の一部分の
ブロック図である。

【図２】データ駆動回路に於ける本発明の一実施例の内
部構成の一部分を示すブロック図である。

【図３】データ駆動回路に於ける本発明の一実施例の内
部構成の他の一部分を示すブロック図である。

【図４】データ駆動回路に於ける本発明の一実施例の内
部構成の更に他の一部分を示すブロック図である。

【図５】データ駆動回路に於ける本発明の一実施例の内
部構成の更に他の一部分を示すブロック図である。

【図６】本発明に係わる表示装置のブロック図である。

【図７】１水平期間における入力データと、サンプリン
グパルスと、出力パルスとの関係を示すタイミングチャ
ートである。

【図８】１垂直期間における入力データと、出力パルス
と、出力電圧と、ゲートパルスとの関係を示すタイミン
グチャートである。

【図９】１垂直期間における入力データと、出力パルス
と、出力電圧と、ゲートパルスと、絵素に印加される電
圧との関係を示すタイミングチャートである。

【図１０】１出力期間中に振動する出力電圧を示す波形
図である。

【図１１】本発明のデータ駆動回路の一部分のブロック
図である。

【図１２】図１１のデータ駆動回路に於ける本発明の一
実施例の内部構成の他の一部分を示すブロック図であ
る。

【図１３】図１１のデータ駆動回路において使用する振
動信号の波形を示す図である。

【図１４】図１１のデータ駆動回路において作成される
振動信号の波形を示す。

【図１５】図１１のデータ駆動回路に於ける本発明の一
実施例の内部構成の他の一部分を示すブロック図であ
る。

【図１６】図１１のデータ駆動回路に於ける本発明の一
実施例の内部構成の他の一部分を示すブロック図であ
る。

【図１７】データ駆動回路に於ける本発明の他の実施例
の内部構成の一部分を示すブロック図である。

【図１８】従来技術のデータ駆動回路のブロック図であ
る。

【図１９】本発明の基礎となる構成の動作を示すタイム
チャートである。

【図２０】従来技術のデータ駆動回路の一部分のブロッ
ク図である。

【図２１】従来技術のデータ駆動回路の他の一部分のブ
ロック図である。

【符号の説明】

Ｄ０〜Ｄ７デジタル画像信号Ｍ_SMP サンプリング用フリップフロップ回路Ｍ_H ホールド用フリップフロップ回路ＯｎソースラインＡＳＷ０〜ＡＳＷ８アナログスイッチＶ０〜Ｖ８，Ｖ１６，Ｖ２４，Ｖ３２，Ｖ４０，Ｖ４
８，Ｖ５６，Ｖ６４，Ｖ９６，Ｖ１２８，Ｖ１６０，Ｖ
１９２，Ｖ２２４，Ｖ２５６階調用電圧ＳＣＯＬ選択制御回路ｔ０〜ｔ７振動信号

フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０９Ｇ 3/20 ６４１Ｇ０９Ｇ 3/20 ６４１Ｃ６４１Ｋ (72)発明者田中邦明大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (56)参考文献特開平４−136983（ＪＰ，Ａ) 特開平２−281291（ＪＰ，Ａ) 特開昭62−262030（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 3/36 G02F 1/133

Claims

(57)【特許請求の範囲】

【請求項１】複数の画素と前記複数の画素に電圧を印
加するためのデータラインとを含み、複数のビットから
なる映像データに応じて複数の階調で画像を表示する表
示装置を駆動する駆動回路であって、前記駆動回路は、前記複数のビットから選択されたビットからなる第１映
像データに応じて、複数の所定の振動信号のうちの１つ
を選択することにより、または、前記複数の所定の振動
信号のうちの２以上を組み合わせることにより、振動信
号を生成する振動信号生成手段と、前記振動信号を反転することにより、反転された振動信
号を生成する反転手段と、前記複数のビットのうち前記選択されたビット以外のビ
ットからなる第２映像データに応じて、階調電圧供給手
段から供給される複数の階調電圧のうち第１階調電圧と
第２階調電圧とを選択する階調電圧選択信号を生成する
階調電圧選択手段と、前記振動信号と前記反転された振動信号とに応じて、１
出力期間中に複数回振動する振動成分を有する電圧信号
が前記データラインに出力されるように、前記第１階調
電圧と前記第２階調電圧とを前記データラインに出力す
る出力手段とを備えている、駆動回路。
【請求項２】前記複数の所定の振動信号のうち少なく
とも１つは、前記複数の所定の振動信号のうち他の振動
信号を反転することによって得られる反転された信号で
ある、請求項１に記載の駆動回路。
【請求項３】前記映像データは、（ｘ＋ｙ）ビットか
らなり、ｘおよびｙはそれぞれ正の整数であり、前記階調電圧選択手段は、前記複数の階調電圧から２ ^x
対の第１階調電圧と第２階調電圧とを選択するための
（２ ^x ＋１）種類の階調電圧選択信号を生成し、前記振動信号生成手段は、２ ^y 種類の振動信号を生成
し、これにより、互いに異なるレベルを有する（２ ^y −１）
個の中間電圧が、前記階調電圧選択手段によって選択さ
れた前記第１階調電圧と前記第２階調電圧との間に生成
され、２ ^(x+y) 階調で画像が表示される、請求項１に記
載の駆動回路。
【請求項４】前記複数の所定の振動信号のそれぞれ
は、第１レベルと第２レベルとの間を振動し、１サイクルにおいて前記複数の所定の振動信号が前記第
１レベルとなる期間は互いに異なっており、前記複数の
所定の振動信号が前記第１レベルとなる期間の長さは、
前記映像データの前記複数のビットのうち対応するビッ
トに応じて重みづけられている、請求項１に記載の駆動
回路。
【請求項５】前記出力手段は、複数のスイッチング手段と前記複数のスイッチング手段
を制御する制御手段とを備えており、前記複数のスイッチング手段のそれぞれには前記電圧供
給手段から前記複数の階調電圧のうち対応する１つが供
給されており、前記制御手段は、前記振動信号のデューティー比と実質
的に同一のデューティー比で振動する第１制御信号を、
前記複数のスイッチング手段のうち前記第１階調電圧が
供給されている第１スイッチング手段に出力し、前記反
転された振動信号のデューティー比と実質的に同一のデ
ューティー比で振動する第２制御信号を、前記複数のス
イッチング手段のうち前記第２階調電圧が供給されてい
る第２スイッチング手段に出力し、前記第１スイッチング手段は、前記第１制御信号に従っ
て駆動され、前記第２スイッチング手段は、前記第２制
御信号に従って駆動される、請求項１に記載の駆動回
路。