JP3549127B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3549127B2 JP3549127B2 JP32610494A JP32610494A JP3549127B2 JP 3549127 B2 JP3549127 B2 JP 3549127B2 JP 32610494 A JP32610494 A JP 32610494A JP 32610494 A JP32610494 A JP 32610494A JP 3549127 B2 JP3549127 B2 JP 3549127B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gradation
- circuit
- scanning period
- horizontal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、階調表示を行うアクティブマトリクス方式の液晶表示装置に関する。
【０００２】
【従来の技術】
ＴＦＴ（［Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ］薄膜トランジスタ）を用いたアクティブマトリスク方式の液晶表示装置で階調表示を行うための方式としては、各絵素の階調表示データに応じて電圧の異なるアナログ階調電圧を当該絵素に印加するアナログ階調電圧方式と、各絵素の階調表示データに応じてデューティ比の異なるパルス電源電圧を当該絵素に印加する振動階調電圧方式とがある。アナログ階調電圧方式は、階調表示の各段階毎に電圧の異なる階調電圧を発生する電源を用意しなければならないために、電源回路に用いるオペアンプ等のアナログ回路がコストアップを招きチップ面積も増大するという欠点がある。これに対して、振動階調電圧方式は、少なくとも高低２種類の電圧の電源があれば足り、階調表示のための回路のほとんどをディジタル回路で構成することができるので、コストアップを抑制すると共にチップ面積の増大も避けることができるという利点がある。
【０００３】
上記振動階調電圧方式による階調表示を行う従来の液晶表示装置を図７に基づいて説明する。この液晶表示装置は、アクティブマトリクス方式の液晶表示パネル１を備えている。液晶表示パネル１は、１対の基板１ａ，１ｂ間に液晶を封入したものである。一方の基板１ａには、多数の信号配線１ｃと走査配線１ｄとが交差して形成され、これら信号配線１ｃと走査配線１ｄによって区切られる碁盤の目状の各領域にそれぞれ絵素電極１ｅが形成されている。そして、各絵素電極１ｅが形成された領域が液晶表示パネル１上の絵素となり、これによって絵素がマトリクス状（行列状）に配置されることになる。また、これらの絵素電極１ｅに隣接する信号配線１ｃと走査配線１ｄの交差部には、それぞれＴＦＴ１ｆが形成されている。各ＴＦＴ１ｆは、絵素電極１ｅと信号配線１ｃとの間を接続するスイッチング素子であり、このＴＦＴ１ｆのゲートは、走査配線１ｄに接続されている。他方の基板１ｂには、この基板面全面、または、各絵素の行方向に連なるグループ毎に共通電極が形成されている。なお、図７に示す液晶表示パネル１では、図面を簡単にするために絵素が３行３列に配置された場合を示しているが、実際の液晶表示パネル１では、もっと多くの絵素がマトリクス状に配置される。
【０００４】
上記液晶表示パネル１の基板１ａに形成された各信号配線１ｃは、それぞれソース駆動回路（信号配線駆動回路）２に接続され、各走査配線１ｄは、それぞれゲート駆動回路３に接続されている。また、この液晶表示装置には、階調信号発生回路４と電源回路５とコントロール回路６が設けられている。そして、図示しない外部回路から送られて来る階調表示データＤ１〜Ｄ４とドットクロック信号ＣＫと水平同期信号ＨＳと垂直同期信号ＶＳがこのコントロール回路６に入力されるようになっている。階調表示データＤ１〜Ｄ４は、各絵素の表示階調を２進数値で示した複数ビット（ここでは４ビット）の信号であり、マトリクス状の各絵素の階調表示データＤ１〜Ｄ４が４ビットずつ順次シリアルに入力される。そして、コントロール回路６は、この階調表示データＤ１〜Ｄ４をそのままソース駆動回路２に送る。また、ドットクロック信号ＣＫは、各絵素の階調表示データＤ１〜Ｄ４に同期した信号であり、水平同期信号ＨＳは、水平走査期間に同期した信号であり、垂直同期信号ＶＳは、垂直走査期間に同期した信号である。そして、コントロール回路６は、これらの同期信号に基づいて各種タイミング信号を生成し、それぞれソース駆動回路２とゲート駆動回路３と階調信号発生回路４と電源回路５に送るようになっている。
【０００５】
ゲート駆動回路３は、コントロール回路６から送られて来るタイミング信号に基づいて、液晶表示パネル１の各走査配線１ｄを水平走査期間毎に順に走査して走査行の全てのＴＦＴ１ｆを導通させると共に、垂直走査期間毎にこれを繰り返す。電源回路５は、高低の異なる電圧を有する２種類の電源電圧ＶＳＨ，ＶＳＬと、これに対応する電源電圧ＶＣを発生させる回路であり、液晶の交流駆動を行うために、コントロール回路６から送られて来るタイミング信号に基づいて、例えば垂直走査期間毎に、電源電圧ＶＣに対する電源電圧ＶＳＨ，ＶＳＬの極性が反転するようにそれぞれの電圧レベルを切り替える。そして、この電源回路５が発生する電源電圧ＶＳＨ，ＶＳＬはソース駆動回路２に送られ、電源電圧ＶＣは液晶表示パネル１における他方の基板１ｂの共通電極に印加されるようになっている。
【０００６】
階調信号発生回路４は、コントロール回路６から送られて来るタイミング信号に基づいて階調信号Ｔ１〜Ｔ１６を発生する回路である。階調信号は、振動階調電圧方式では、振幅と周期が一定でデューティ比のみが異なる複数種類のパルス信号であり、階調表示の段階数と同数の階調信号を用いる場合には、階調表示データをＮビットとすると２Ｎ種類のパルス信号からなる。そして、ここでは、階調表示データＤ１〜Ｄ４が４ビットであり、これによる段階数と同数の階調信号を用いるので、この階調信号発生回路４が発生する階調信号Ｔ１〜Ｔ１６は、図８に示すように、それぞれデューティ比が異なる１６種類のパルス信号からなる。そして、この階調信号Ｔ１〜Ｔ１６は、図７に示すように、ソース駆動回路２に送られるようになっている。
【０００７】
ソース駆動回路２は、コントロール回路６から送られて来るタイミング信号に基づいて階調表示データＤ１〜Ｄ４を絵素毎にサンプリングし、水平走査期間毎に一斉にホールドする動作を繰り返す。そして、ホールドした１行分の各階調表示データＤ１〜Ｄ４をそれぞれデコードしていずれか１種類の階調信号Ｔを選択し、この選択された階調信号Ｔのデューティ比に応じて２種類の電源電圧ＶＳＨ，ＶＳＬを切り替えることによりパルス状の電源電圧、即ちパルス電源電圧を各信号配線１ｃに印加する。したがって、このソース駆動回路２が階調信号ＴのＨレベルの間は高電圧の電源電圧ＶＳＨを印加しＬレベルの間は低電圧の電源電圧ＶＳＬを印加するものとすると、信号配線１ｃには、図９に示すように、周期Ｔｔのうちの期間ｍでは電源電圧ＶＳＨとなり期間ｎでは電源電圧ＶＳＬとなる階調表示データＤ１〜Ｄ４に応じたデューティ比がｍ／Ｔｔのパルス電源電圧が印加される。また、このようにして信号配線１ｃに印加されたパルス電源電圧は、ゲート駆動回路３によって走査された行の各ＴＦＴ１ｆを介してそれぞれ絵素電極１ｅに印加されることになる。
【０００８】
ここで、ソース駆動回路２が１本の信号配線１ｃにパルス電源電圧を印加すると、この信号配線１ｃからＴＦＴ１ｆを介して絵素電極１ｅに電流が流れ、この絵素電極１ｅと液晶層と基板１ｂの共通電極によって構成される絵素容量が充電される。そして、このような回路は、ＴＦＴ１ｆのＯＮ抵抗と絵素容量との直列回路により低域通過フィルタ特性を示すことになり、しかも、これらＯＮ抵抗と絵素容量による時定数が大きいために遮断周波数が低くなるので、パルス電源電圧のほぼ直流成分（平均電圧）のみが絵素電極１ｅに印加されるようになる。したがって、デューティ比が異なるパルス電源電圧を印加すれば、絵素電極１ｅにはこのデューティ比に応じて異なる電圧が充電され、例えば上記デューティ比がｍ／Ｔｔのパルス電源電圧を印加した場合には、（ｍＶＳＨ＋ｎＶＳＬ）／Ｔｔの平均電圧が充電されるので、これによって液晶の階調表示が可能となる。
【０００９】
また、振動階調電圧方式においては、上記のように階調表示の段階数と同数の階調信号Ｔ１〜Ｔ１６を用いるのではなく、これよりも少ない種類の基本階調信号からソース駆動回路２によって階調表示の段階数分の階調信号を生成する補間階調方式を用いる場合もあった。即ち、この補間階調方式は、上記従来例のように階調表示データＤ１〜Ｄ４が４ビットの場合、この階調表示の段階数は１６段階ではあるが、図１０に示すように、５種類の階調信号Ｔ１，Ｔ５，Ｔ９，Ｔ１３，Ｔ１６を基本階調信号として定め、その他の各段階の階調信号Ｔ２〜Ｔ４，Ｔ６〜Ｔ８，Ｔ１０〜Ｔ１２，Ｔ１４，Ｔ１５は、ソース駆動回路２によって、周期Ｔｔの４周期（４Ｔｔ）の間にこれら基本階調信号のうちの２種類の階調信号Ｔを切り替えて信号配線１ｃに印加することにより生成するようにした方式である。例えば、階調信号Ｔ６では、初めの３周期に階調信号Ｔ５を印加し、残りの１周期に階調信号Ｔ９を印加するようにし、また、階調信号Ｔ７では、前半の２周期に階調信号Ｔ５を印加し、後半の２周期に階調信号Ｔ９を印加することにより、実質的に図８に示した階調信号Ｔ６，Ｔ７と同じ直流成分を絵素電極１ｅに印加することができる。
【００１０】
上記補間階調方式によれば、図７に示す階調信号発生回路４が５種類の階調信号Ｔ１，Ｔ５，Ｔ９，Ｔ１３，Ｔ１６のみを発生させればよいので、この階調信号発生回路４が発生しソース駆動回路２に送る階調信号Ｔの数を減少させることができるという利点がある。
【００１１】
【発明が解決しようとする課題】
ところが、上記振動階調電圧方式の従来の液晶表示装置では、階調信号発生回路４が階調表示データＤ１〜Ｄ４の値にかかわらず常に１６種類の階調信号Ｔ１〜Ｔ１６または基本階調信号である５種類の階調信号Ｔ１，Ｔ５，Ｔ９，Ｔ１３，Ｔ１６の全てを発生させてソース駆動回路２に送り続けるようになっている。しかしながら、液晶表示パネル１に表示される映像によっては、垂直走査期間の全期間または一部の水平走査期間での階調表示に偏りが生じ、特定の階調信号のみが利用される場合が生じる。そして、この場合には、他の利用されない階調信号が階調信号発生回路４で無駄に発生されソース駆動回路２に送られることになる。
【００１２】
このため、従来は、階調信号発生回路４が表示映像によっては不必要な階調信号まで常時発生させるために、消費電力に無駄が生じるという問題があった。しかも、このように不必要な階調信号を発生させてソース駆動回路２に送ることにより、液晶表示装置が必要以上の電磁放射（輻射）を生じさせるという問題もあった。
【００１３】
また、アナログ階調電圧方式の従来の液晶表示装置においても、階調信号発生回路が複数種類のアナログ階調電圧からなる階調信号を常時発生するので、表示映像によっては不必要な階調信号まで発生させることにより、消費電力に無駄が生じるという問題があった。しかも、交流駆動のために階調信号のアナログ階調電圧レベルを切り替える場合には、必要以上の電磁放射を生じさせるという問題もあった。
【００１４】
本発明は、上記従来の問題を解決するもので、階調表示データに応じて必要な階調信号のみを発生させることにより、電力消費を低減させると共に不必要な電磁放射を減少させることができる液晶表示装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の液晶表示装置は、各水平走査期間について、アクティブマトリクス方式の液晶表示パネルにおける各信号配線毎に、階調信号発生回路が発生する複数の階調信号のうちのいずれかを階調表示データに応じて選択し、該選択した階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路を備えた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有したものであり、そのことにより上記目的が達成される。
【００１６】
また、好ましくは、アクティブマトリクス方式の液晶表示パネルにおける複数の信号配線が２以上の組にグループ分けされ、それぞれの組の各信号配線毎に、各水平走査期間について、階調信号発生回路が発生する複数の階調信号のうちのいずれかを階調表示データに応じて選択し、該選択した階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有し、
該階調信号選択回路と階調信号抑制回路とを各信号配線駆動回路毎に有する。
【００１７】
さらに、好ましくは、各水平走査期間について、アクティブマトリクス方式の液晶表示パネルにおける各信号配線毎に、階調信号発生回路が発生する複数の階調信号のうちのいずれか１または２以上の階調信号を階調表示データに応じて選択し、該選択した１または２以上の階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路を備えた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有する。
さらに、好ましくは、アクティブマトリクス方式の液晶表示パネルにおける複数の信号配線が２以上の組にグループ分けされ、それぞれの組の各信号配線毎に、各水平走査期間について、階調信号発生回路が発生する複数の階調信号のうちのいずれか１または２以上の階調信号を階調表示データに応じて選択し、該選択した１または２以上の階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有し、
該階調信号選択回路と階調信号抑制回路とを各信号配線駆動回路毎に有する。
【００１８】
【作用】
上記構成により、信号配線駆動回路は、各水平走査期間について、各信号配線毎に、階調表示データに応じて選択した階調信号に基づいた信号電圧をそれぞれの信号配線に印加する。振動階調電圧方式の場合には、この階調信号は、振幅と周期が一定でデューティ比のみが異なる信号であり、信号配線には、選択された階調信号に対応するデューティ比のパルス電源電圧が信号電圧として印加される。また、アナログ階調電圧方式の場合には、この階調信号は、電圧の異なるアナログ階調電圧であり、信号配線には、選択されたアナログ階調電圧そのものが信号電圧として印加される。
【００１９】
非選択検出回路は、各水平走査期間について、その水平走査期間のいずれの階調表示データによっても選択されない階調信号を検出する。水平走査期間の階調表示データを実際に表示する時には、その水平走査期間についての非選択の階調信号の検出が完了している必要がある。
【００２０】
階調信号抑制回路は、各水平走査期間毎に、上記非選択検出回路によってその水平走査期間について非選択を検出された階調信号を階調信号発生回路が発生しまたは出力するのを抑制する。階調信号の発生を一部でも抑制すれば、この階調信号の発生の際に消費する電力を低減させると共に、この発生に伴って放射される電磁波を減少させることができる。また、階調信号発生回路が発生した階調信号の一部でも出力を抑制すれば、この階調信号を行駆動回路に送るための信号線を充放電する際の電力を低減させると共に、この信号線上で放射される電磁波を減少させることができる。
【００２１】
この結果、請求項１の発明によれば、階調信号発生回路が実際の階調表示データに応じて必要な階調信号だけを発生させまたは出力するので、不必要な階調信号の発生や出力による消費電力の無駄を低減すると共に、不要な電磁放射も減少させることができる。
【００２２】
請求項２の発明は、複数の信号配線を２以上の組にグループ分けし、各組ごとに信号配線駆動回路を設けた場合を示す。例えば液晶表示パネルの上下両側に信号配線駆動回路をそれぞれ設け、上側の信号配線駆動回路は奇数番目の信号配線を駆動し、下側の信号配線駆動回路は偶数番目の信号配線を駆動するように構成される場合がある。そして、このような場合に、それぞれの信号配線駆動回路の非選択検出回路が非選択の階調信号を検出し、その信号配線駆動回路の階調信号抑制回路がこの検出結果に基づいて信号配線駆動回路毎に独立に階調信号発生回路での階調信号の発生または出力を制御すれば、より木目細かく消費電力の低減と電磁放射の減少を図ることができるようになる。
【００２３】
請求項３の発明は、補間階調方式の液晶表示装置の場合を示すものである。この液晶表示装置では、階調表示データに応じて２以上の階調信号が選択されることがあり、振動階調電圧方式の場合には、選択された２以上の各階調信号のデューティ比に応じたパルス電源電圧を順次切り替えて当該絵素に印加することにより液晶の階調表示を行わせる。また、アナログ階調電圧方式の場合には、選択された２以上の各階調信号のアナログ階調電圧を所定のデューティ比に応じて順次切り替えて当該絵素に印加することにより液晶の階調表示を行わせる。そして、このような液晶表示装置においても、選択されない階調信号は生じ得るので、消費電力の無駄を低減すると共に、不要な電磁放射を減少させることができる。
【００２４】
請求項４の発明は、複数の信号配線を２以上の組にグループ分けし、各組ごとに信号配線駆動回路を設けた補間階調方式の液晶表示装置の場合を示す。この場合にも、請求項２および請求項３の場合と同様に、消費電力の無駄を低減すると共に、不要な電磁放射を減少させることができる。
【００２５】
【実施例】
以下、本発明の実施例について説明する。
【００２６】
図１〜図３は本発明の第１実施例を示すものであって、図１は液晶表示装置の構成を示すブロック図、図２は階調信号選択回路の構成を示すブロック図、図３は階調信号選択回路の動作を示すタイムチャートである。
【００２７】
本実施例は、カラー映像を表示する液晶表示装置について説明する。したがって、図１に示す液晶表示パネル１は、各絵素にＲＧＢ３原色のいずれかの色フィルタが配置されたカラー表示用のものが用いられている。また、階調表示データＤ１〜ＤＮは、ＲＧＢ３原色の各色毎の複数ビット（Ｎビット）の信号からなり、赤色データＲ１〜ＲＮと緑色データＧ１〜ＧＮと青色データＢ１〜ＢＮに区別される。この液晶表示装置におけるソース駆動回路２とゲート駆動回路３と電源回路５は、階調表示データＤ１〜ＤＮが各色毎のＮビットの信号であるという点と、階調信号Ｔが２Ｎ種類のパルス信号からなるという点以外では、図７に示したものと同じ構成であるため説明を省略する。なお、図１では、電源回路５が液晶表示パネル１の共通電極に電源電圧ＶＣを印加するための回路も省略して示している。コントロール回路６は、図７に示したものと同様に、階調表示データＤ１〜ＤＮとドットクロック信号ＣＫと水平同期信号ＨＳと垂直同期信号ＶＳに基づいて各種タイミング信号を生成する回路であるが、これらのタイミング信号をそれぞれソース駆動回路２とゲート駆動回路３と階調信号発生回路４と電源回路５に送ると共に、階調信号選択回路７にも送るようになっている。また、このコントロール回路６は、階調表示データＤ１〜ＤＮをソース駆動回路２と共に階調信号選択回路７にも送るようになっている。階調信号発生回路４も、図７に示したものと同様に、コントロール回路６から送られて来るタイミング信号に基づいて階調信号Ｔを発生する回路であるが、実際に階調信号発生回路４が発生する階調信号Ｔは、階調信号選択回路７から送られて来る選択信号Ｓによって指示されたものに限られる。
【００２８】
階調信号選択回路７は、コントロール回路６から送られて来る階調表示データＤ１〜ＤＮとタイミング信号に基づいて、各水平走査期間について、その水平走査期間のいずれかの階調表示データＤ１〜ＤＮによって１度でも選択される階調信号Ｔを全て検出し、この検出結果を示す選択信号Ｓを生成する回路である。即ち、この階調信号選択回路７は、図２に示すように、ＯＲゲート部７ａとデコーダ７ｂとラッチ部７ｃと一時記憶部７ｄとホールド部７ｅとリセットラッチ回路７ｆとで構成される。ＯＲゲート部７ａは、階調表示データＤ１〜ＤＮのビット数に対応するＮ個のＯＲゲートからなり、各ＯＲゲートには、階調表示データＤ１〜ＤＮの赤色データＲ１〜ＲＮと緑色データＧ１〜ＧＮと青色データＢ１〜ＢＮにおける対応する各ビットのデータがそれぞれ入力されるようになっている。この際、例えば赤色データＲ１〜ＲＮがＮビットをパラレルに入力されると、次に緑色データＧ１〜ＧＮがＮビットをパラレルに入力されるというように、各色のデータは、Ｎ本ずつの異なるラインを介して時間的に順次ずれて入力される。したがって、このＯＲゲート部７ａのＯＲゲートからは、階調表示データＤ１〜ＤＮにおける色には無関係に階調表示の段階のみを示すＮビットのデータＣ１〜ＣＮが出力され、これがデコーダ７ｂに入力される。なお、階調表示データＤ１〜ＤＮは、各色のデータが時分割されているので、これら各色のデータを１組のＮ本のラインのみを介して順次入力する場合には、ＯＲゲート部７ａは特に必要がなくなる。
【００２９】
上記デコーダ７ｂは、各水平走査期間の有効映像期間を示す期間信号ＴＳがＨレベルの間のみデコード動作を行う回路であり、ＮビットのデータＣ１〜ＣＮの２進数値に応じて２Ｎ本の出力ＴＴうちのいずれか１本の出力ＴＴのみをＨレベルとする。この２Ｎ本の各出力ＴＴは、２Ｎ種類の各階調信号Ｔにそれぞれ対応している。このデコーダ７ｂに入力されるＮビットのデータＣ１〜ＣＮの各２進数値とＨレベルになる出力ＴＴとの関係を表１に示す。
【００３０】
【表１】
【００３１】
この表１から明らかなようにデータＣ１〜ＣＮの各２進数値と２Ｎ本の各出力ＴＴとは１対１で対応している。そして、ソース駆動回路２に内蔵されるデコーダも、この表１と同様の対応により、階調表示データＤ１〜ＤＮに応じて階調信号Ｔを選択する。また、階調表示データＤが図７と同じ４ビットであり階調信号Ｔが１６種類である場合、即ちデコーダ７ｂに入力されるデータＣが４ビットでありこのデコーダ７ｂの出力ＴＴが１６本である場合の対応表を表２に示す。
【００３２】
【表２】
【００３３】
上記デコーダ７ｂの２Ｎ本の出力ＴＴは、ラッチ部７ｃに入力される。このラッチ部７ｃは、２Ｎ個のラッチ回路からなり、各ラッチ回路は、デコーダ７ｂの各出力ＴＴをコントロール回路６から送られて来るタイミング信号の一部であるドットクロック信号ＣＫの立ち下がりによってラッチする。したがって、このラッチ部７ｃの各ラッチ回路には、Ｎビットの各色のデータが入力されるたびに、デコーダ７ｂの各出力ＴＴがラッチされることになる。また、このラッチ部７ｃの各ラッチ回路の出力は、一時記憶部７ｄに入力される。
【００３４】
上記一時記憶部７ｄは、２Ｎ個のＲＳフリップフロップ回路からなり、これらの各ＲＳフリップフロップ回路は、ラッチ部７ｃの対応するラッチ回路の出力の立ち下がりによりセットされるようになっている。また、各ＲＳフリップフロップ回路は、リセットラッチ回路７ｆの出力が立ち下がった場合にリセットされる。このリセットラッチ回路７ｆは、コントロール回路６から送られて来るタイミング信号の一部であるリセット信号ＲＳを上記ドットクロック信号ＣＫの立ち下がりによってラッチする回路であり、リセット信号ＲＳは、各水平走査期間の終了時にドットクロック信号ＣＫの１周期の間のみＨレベルとなるパルス信号である。したがって、この一時記憶部７ｄは、各水平走査期間毎に、一度でもデコーダ７ｂの出力ＴＴがＨレベルになると、その出力ＴＴに対応するＲＳフリップフロップ回路がＨレベルを保持することになる。そして、この一時記憶部７ｄの各ＲＳフリップフロップ回路の出力は、ホールド部７ｅに入力される。
【００３５】
ホールド部７ｅは、２Ｎ個のラッチ回路からなり、これらの各ラッチ回路は、コントロール回路６から送られて来るタイミング信号の一部であるホールド信号ＨＤの立ち下がりによって一時記憶部７ｄの各ＲＳフリップフロップ回路の出力をラッチするようになっている。このホールド信号ＨＤは、各水平走査期間の終了時であってリセット信号ＲＳよりも早い時期にドットクロック信号ＣＫの１周期の間のみＨレベルとなるパルス信号である。したがって、このホールド部７ｅは、各水平走査期間の終了時に、その水平走査期間内に一度でもＨレベルとなったデコーダ７ｂの出力ＴＴに対応するラッチ回路の出力のみがＨレベルとなり、この出力を次の水平走査期間の終了時まで保持する。そして、このホールド部７ｅの２Ｎ個の各ラッチ回路の出力が選択信号Ｓとして、図１に示すように階調信号発生回路４に送られることになる。
【００３６】
上記階調信号選択回路７の動作例を図３に基づいて説明する。ドットクロック信号ＣＫは、ＯＲゲート部７ａから出力される各絵素のデータＣ１〜ＣＮに同期したクロック信号である。水平走査期間の初期の時刻ｔ１に期間信号ＴＳがＨレベルになるとデコーダ７ｂが動作を開始して、各データＣ１〜ＣＮのデコードを行う。そして、時刻ｔ２にデコーダ７ｂのいずれかの出力ＴＴがＨレベルになったとすると、次にドットクロック信号ＣＫが立ち下がる時刻ｔ３にラッチ部７ｃの対応するラッチ回路がこれをラッチしてＨレベルを出力する。また、その次にドットクロック信号ＣＫが立ち下がる時刻ｔ４にこのラッチ部７ｃのラッチ回路の出力がＬレベルに戻ると、一時記憶部７ｄの対応するＲＳフリップフロップ回路がセットされてＨレベルを出力するようになる。そして、この時刻ｔ４以降も、デコーダ７ｂのいずれかの出力ＴＴがＨレベルになると、同様に一時記憶部７ｄの対応するＲＳフリップフロップ回路がＨレベルの出力を保持する。
【００３７】
上記水平走査期間の終期の時刻ｔ５に期間信号ＴＳがＬレベルに戻ると、デコーダ７ｂが動作を停止する。しかし、一時記憶部７ｄのＲＳフリップフロップ回路はセット状態を保持しているので、時刻ｔ６にホールド信号ＨＤが一旦Ｈレベルとなって時刻ｔ７にＬレベルに戻ると、ホールド部７ｅの対応するラッチ回路がこの一時記憶部７ｄのＲＳフリップフロップ回路の出力をラッチし、これに伴って対応する選択信号ＳがＨレベルとなる。そして、この選択信号Ｓは、次の水平走査期間の終期まで維持される。また、時刻ｔ７にはリセット信号ＲＳが一旦Ｈレベルとなり時刻ｔ８にＬレベルに戻るので、リセットラッチ回路７ｆの出力も時刻ｔ８に一旦Ｈレベルになり時刻ｔ９にＬレベルに戻る。したがって、一時記憶部７ｄの各ＲＳフリップフロップ回路は、この時刻ｔ９にリセットされて、次の水平走査期間の動作に備える。
【００３８】
図１に示すように、上記階調信号選択回路７から出力された２Ｎビットの選択信号Ｓを入力する階調信号発生回路４は、内部に設けられた階調信号抑制回路によって当該選択信号ＳのうちのＨレベルのビットに対応する階調信号Ｔのみを発生させるようになっている。この際、選択信号ＳのＬレベルのビットに対応する非選択の階調信号Ｔは、例えばＬレベルに固定されて出力される。この階調信号Ｔは、ソース駆動回路２に送られる。ソース駆動回路２は、図７の場合と異なり非選択の階調信号Ｔについては例えばＬレベルに固定されて入力されることになるが、この非選択の階調信号Ｔはその水平走査期間には階調表示データＤ１〜ＤＮによって選択されることはないので、動作自体は図７の場合と同じになる。したがって、各水平走査期間に、ソース駆動回路２で階調表示データＤ１〜ＤＮのサンプルホールドが行われている間に、階調信号選択回路７ではこの階調表示データＤ１〜ＤＮによって選択される階調信号Ｔの検出が行われ、次の水平走査期間に、ソース駆動回路２がサンプルホールドした階調表示データＤ１〜ＤＮに応じて選択した階調信号Ｔに基づいて各信号配線１ｃにパルス電源電圧を印加する際に、階調信号選択回路７がその階調表示データＤ１〜ＤＮに応じた選択信号Ｓを出力して階調信号発生回路４による階調信号Ｔの一部の発生を抑制することになる。
【００３９】
この結果、本実施例の液晶表示装置によれば、各水平走査期間毎に実際の階調表示データＤ１〜ＤＮに応じて必要となる階調信号Ｔだけを発生させるので、階調信号発生回路４が不必要な階調信号Ｔを発生させることによる消費電力の無駄を低減すると共に、不要な電磁放射も減少させることができる。
【００４０】
なお、上記実施例では、階調信号発生回路４が階調表示の段階数２Ｎと同数の階調信号Ｔを発生させるようになっていたが、２種類の基本階調信号を組み合わせる補間階調方式の場合には、これよりも少ない数（ここではＭ種類とする）の階調信号Ｔを発生させれば足りる。ただし、この場合には、図２に示したデコーダ７ｂがデータＣ１〜ＣＮの各２進数値に対して、Ｍ本の出力ＴＴのうちの１本または２本の出力ＴＴをＨレベルとする。このときのデコーダ７ｂに入力されるＮビットのデータＣ１〜ＣＮの各２進数値と各出力ＴＴとの関係を表３に示す。
【００４１】
【表３】
【００４２】
この表３では、データＣ１〜ＣＮの２進数値に応じて１本または隣接する２本の出力ＴＴがＨレベルとなり、他はＬレベルとなる。ただし、このように２本の出力が同時にＨレベルとなっても、ラッチ部７ｃ以降の動作には変わりはなく、上記実施例と同様にＭビットの選択信号Ｓが階調信号発生回路４に送られ、Ｍ種類の階調信号Ｔのうちこの選択信号ＳのビットがＨレベルとなるものだけが発生されてソース駆動回路２に送られることになる。また、デコーダ７ｂに入力されるデータＣが４ビットであり、５種類の階調信号Ｔ１，Ｔ５，Ｔ９，Ｔ１３，Ｔ１６を基本階調信号とした場合のデータＣの各２進数値と各出力ＴＴとの関係を表４に示す。
【００４３】
【表４】
【００４４】
以上説明したように、この補間階調方式は、階調信号発生回路４が発生する階調信号Ｔの種類が元々少ないものではあるが、さらに不必要な階調信号Ｔの発生を抑制して、より一層の消費電力の節約を図ると共に、不要な電磁放射も減少させることができる。
【００４５】
図４および図５は本発明の第２実施例を示すものであって、図４は階調信号発生回路と階調信号選択回路を示すブロック図、図５は階調信号選択回路の構成を示すブロック図である。なお、図１および図２に示した第１実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。
【００４６】
図４に示すように、本実施例では、階調信号発生回路４で発生された階調信号Ｔが階調信号選択回路７を介してソース駆動回路２に送られるようになっている。この階調信号選択回路７は、図５に示すように、階調信号発生回路４で発生された２Ｎ種類の階調信号Ｔをゲート部７ｇを介して出力する。ＯＲゲート部７ａ、デコーダ７ｂ、ラッチ部７ｃ、一時記憶部７ｄ、ホールド部７ｅおよびリセットラッチ回路７ｆの構成は、図２に示したものと同じである。しかし、ホールド部７ｅの各ラッチ回路の出力は、選択信号Ｓとして出力する代わりに、ゲート部７ｇに入力している。ゲート部７ｇは、２Ｎ個のＡＮＤゲートからなり、各ＡＮＤゲートの一方の入力端子にホールド部７ｅの各ラッチ回路の出力が入力されるようになっている。また、各ＡＮＤゲートの他方の入力端子には、階調信号発生回路４で発生された各階調信号Ｔが入力される。したがって、階調信号発生回路４で発生された各階調信号Ｔは、この階調信号選択回路７で選択されたものだけがそのまま通過し、非選択の階調信号Ｔは、Ｌレベルに固定してソース駆動回路２に送られることになる。
【００４７】
この結果、本実施例の液晶表示装置では、各水平走査期間毎に実際の階調表示データＤ１〜ＤＮに応じて必要となる階調信号Ｔだけをソース駆動回路２に送るようにして、階調信号選択回路７が不必要な階調信号の出力を遮断するので、これによって消費電力の無駄を低減すると共に、不要な電磁放射を減少させることができる。また、補間階調方式の場合にも、階調信号選択回路７のデコーダ７ｂを表３または表４に示すような入力関係のものとすれば、同様の効果を得ることができる。
【００４８】
図６は本発明の第３実施例を示すものであって、液晶表示装置の構成を示すブロック図である。なお、図１および図２に示した第１実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。
【００４９】
本実施例は、図１に示したソース駆動回路２に代えて、液晶表示パネル１の上部に上部ソース駆動回路２１を設けると共に、下部に下部ソース駆動回路２２を設けた液晶表示装置について説明する。また、本実施例の液晶表示装置は、図１に示した階調信号選択回路７に代えて、これら上部と下部のソース駆動回路２１，２２に対応する上部階調信号選択回路７１と下部階調信号選択回路７２とを設けている。
【００５０】
液晶表示パネル１の一方の基板に形成された各信号配線１ｃは、１本置きまたは数本置きに上部と下部のソース駆動回路２１，２２に接続されている。即ち、例えばＲＧＢ３原色の各色の全ての信号配線１ｃを奇数番目と偶数番目とにグループ分けして、奇数番目の各信号配線１ｃは上部ソース駆動回路２１に接続すると共に偶数番目の各信号配線１ｃは下部ソース駆動回路２２に接続したり、または、各信号配線１ｃをＲＧＢ３原色の３本ごとに一括し、これら一括された各３本ずつの信号配線１ｃを奇数番目と偶数番目とにグループ分けして、奇数番目の各３本ずつの信号配線１ｃは上部ソース駆動回路２１に接続すると共に偶数番目の各３本ずつの信号配線１ｃは下部ソース駆動回路２２に接続する。また、コントロール回路６は、各信号配線１ｃに対応する階調表示データＤ１〜ＤＮを、グループ分けした一方の各信号配線１ｃに対応する上部階調表示データＤ１〜ＤＮと他方の各信号配線１ｃに対応する下部階調表示データＤ１〜ＤＮとに分けて、上部階調表示データＤ１〜ＤＮを上部ソース駆動回路２１と上部階調信号選択回路７１に送ると共に、下部階調表示データＤ１〜ＤＮを下部ソース駆動回路２２と下部階調信号選択回路７２に送るようになっている。上部と下部のソース駆動回路２１，２２は、接続される信号配線１ｃの本数が半減する以外は、共に図１に示したソース駆動回路２と同様の構成である。また、上部と下部の階調信号選択回路７１，７２も、各水平走査期間に入力される階調表示データＤ１〜ＤＮの数が半減する以外は、共に図１に示した階調信号選択回路７と同様の構成である。
【００５１】
階調信号発生回路４には、上部階調信号選択回路７１と下部階調信号選択回路７２からそれぞれ選択信号Ｓが入力されるようになっている。この階調信号発生回路４は、これらの選択信号Ｓに基づいてそれぞれ上部階調信号Ｔと下部階調信号Ｔとを別個に発生させてもよいし、これらの選択信号Ｓの各ビット毎の論理和をとった信号に基づいて１組の階調信号Ｔを発生させ、それぞれの選択信号Ｓでマスクすることにより上部階調信号Ｔと下部階調信号Ｔに分離してもよい。そして、この階調信号発生回路４からの上部階調信号Ｔが上部ソース駆動回路２１に送られ、下部階調信号Ｔが下部ソース駆動回路２２に送られることになる。
【００５２】
この結果、本実施例の液晶表示装置によれば、ソース駆動回路を上部と下部のソース駆動回路２１，２２に分けて、それぞれのソース駆動回路２１，２２で必要となる階調信号Ｔだけを発生させまたは出力を抑制させることができるので、それぞれのソース駆動回路２１，２２で各階調信号Ｔが不要となる確率が増加し、消費電力の無駄や不要な電磁放射をより木目細かく低減させることができるようになる。しかも、ソース駆動回路をさらに細分すれば、より一層消費電力の無駄を低減し不要な電磁放射を減少させることも可能となる。
【００５３】
また、補間階調方式の場合にも、上部と下部の階調信号選択回路７１，７２のデコーダを表３または表４に示すような入力関係のものとすれば、同様の効果を得ることができる。さらに、第２実施例の場合と同様に、階調信号発生回路４が発生させた同じ階調信号Ｔを上部階調信号選択回路７１を介して上部ソース駆動回路２１に送ると共に、下部階調信号選択回路７２を介して下部ソース駆動回路２２に送るようにすることもできる。
【００５４】
なお、上記第１実施例〜第３実施例は、いずれも図７に示した従来の液晶表示装置と同様に、振動階調電圧方式によって階調表示を行う液晶表示装置について説明したが、階調信号発生回路が発生する階調信号をアナログ階調電圧とし、ソース駆動回路が階調表示データＤ１〜ＤＮに応じて選択したこのアナログ階調電圧を各信号配線１ｃに出力するようにしたアナログ階調電圧方式の場合にも同様に本発明を実施することができる。この場合、電源回路５は、電源電圧ＶＳＨ，ＶＳＬを発生させる必要がなくなり、電源電圧ＶＣのみを発生させればよい。
【００５５】
【発明の効果】
以上のように本発明の液晶表示装置によれば、実際に表示に用いる階調表示データが必要としない階調信号の発生または出力を抑制するので、階調信号発生回路が不必要な階調信号を発生させたり出力することにより生じる電力消費の無駄を低減させると共に、この不必要な階調信号の発生や出力によって生じる不要な電磁放射も減少させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すものであって、液晶表示装置の構成を示すブロック図である。
【図２】本発明の第１実施例を示すものであって、階調信号選択回路の構成を示すブロック図である。
【図３】本発明の第１実施例を示すものであって、階調信号選択回路の動作を示すタイムチャートである。
【図４】本発明の第２実施例を示すものであって、階調信号発生回路と階調信号選択回路を示すブロック図である。
【図５】本発明の第２実施例を示すものであって、階調信号選択回路の構成を示すブロック図である。
【図６】本発明の第３実施例を示すものであって、液晶表示装置の構成を示すブロック図である。
【図７】従来例を示すものであって、液晶表示装置の構成を示すブロック図である。
【図８】従来例を示すものであって、各階調信号を示すタイムチャートである。
【図９】従来例を示すものであって、パルス電源電圧を示すタイムチャートである。
【図１０】従来例を示すものであって、補間階調方式の各階調信号を示すタイムチャートである。
【符号の説明】
１ 液晶表示パネル
２ ソース駆動回路
３ ゲート駆動回路
４ 階調信号発生回路
７ 階調信号選択回路
２１ 上部ソース駆動回路
２２ 下部ソース駆動回路
７１ 上部階調信号選択回路
７２ 下部階調信号選択回路
【産業上の利用分野】
本発明は、階調表示を行うアクティブマトリクス方式の液晶表示装置に関する。
【０００２】
【従来の技術】
ＴＦＴ（［Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ］薄膜トランジスタ）を用いたアクティブマトリスク方式の液晶表示装置で階調表示を行うための方式としては、各絵素の階調表示データに応じて電圧の異なるアナログ階調電圧を当該絵素に印加するアナログ階調電圧方式と、各絵素の階調表示データに応じてデューティ比の異なるパルス電源電圧を当該絵素に印加する振動階調電圧方式とがある。アナログ階調電圧方式は、階調表示の各段階毎に電圧の異なる階調電圧を発生する電源を用意しなければならないために、電源回路に用いるオペアンプ等のアナログ回路がコストアップを招きチップ面積も増大するという欠点がある。これに対して、振動階調電圧方式は、少なくとも高低２種類の電圧の電源があれば足り、階調表示のための回路のほとんどをディジタル回路で構成することができるので、コストアップを抑制すると共にチップ面積の増大も避けることができるという利点がある。
【０００３】
上記振動階調電圧方式による階調表示を行う従来の液晶表示装置を図７に基づいて説明する。この液晶表示装置は、アクティブマトリクス方式の液晶表示パネル１を備えている。液晶表示パネル１は、１対の基板１ａ，１ｂ間に液晶を封入したものである。一方の基板１ａには、多数の信号配線１ｃと走査配線１ｄとが交差して形成され、これら信号配線１ｃと走査配線１ｄによって区切られる碁盤の目状の各領域にそれぞれ絵素電極１ｅが形成されている。そして、各絵素電極１ｅが形成された領域が液晶表示パネル１上の絵素となり、これによって絵素がマトリクス状（行列状）に配置されることになる。また、これらの絵素電極１ｅに隣接する信号配線１ｃと走査配線１ｄの交差部には、それぞれＴＦＴ１ｆが形成されている。各ＴＦＴ１ｆは、絵素電極１ｅと信号配線１ｃとの間を接続するスイッチング素子であり、このＴＦＴ１ｆのゲートは、走査配線１ｄに接続されている。他方の基板１ｂには、この基板面全面、または、各絵素の行方向に連なるグループ毎に共通電極が形成されている。なお、図７に示す液晶表示パネル１では、図面を簡単にするために絵素が３行３列に配置された場合を示しているが、実際の液晶表示パネル１では、もっと多くの絵素がマトリクス状に配置される。
【０００４】
上記液晶表示パネル１の基板１ａに形成された各信号配線１ｃは、それぞれソース駆動回路（信号配線駆動回路）２に接続され、各走査配線１ｄは、それぞれゲート駆動回路３に接続されている。また、この液晶表示装置には、階調信号発生回路４と電源回路５とコントロール回路６が設けられている。そして、図示しない外部回路から送られて来る階調表示データＤ１〜Ｄ４とドットクロック信号ＣＫと水平同期信号ＨＳと垂直同期信号ＶＳがこのコントロール回路６に入力されるようになっている。階調表示データＤ１〜Ｄ４は、各絵素の表示階調を２進数値で示した複数ビット（ここでは４ビット）の信号であり、マトリクス状の各絵素の階調表示データＤ１〜Ｄ４が４ビットずつ順次シリアルに入力される。そして、コントロール回路６は、この階調表示データＤ１〜Ｄ４をそのままソース駆動回路２に送る。また、ドットクロック信号ＣＫは、各絵素の階調表示データＤ１〜Ｄ４に同期した信号であり、水平同期信号ＨＳは、水平走査期間に同期した信号であり、垂直同期信号ＶＳは、垂直走査期間に同期した信号である。そして、コントロール回路６は、これらの同期信号に基づいて各種タイミング信号を生成し、それぞれソース駆動回路２とゲート駆動回路３と階調信号発生回路４と電源回路５に送るようになっている。
【０００５】
ゲート駆動回路３は、コントロール回路６から送られて来るタイミング信号に基づいて、液晶表示パネル１の各走査配線１ｄを水平走査期間毎に順に走査して走査行の全てのＴＦＴ１ｆを導通させると共に、垂直走査期間毎にこれを繰り返す。電源回路５は、高低の異なる電圧を有する２種類の電源電圧ＶＳＨ，ＶＳＬと、これに対応する電源電圧ＶＣを発生させる回路であり、液晶の交流駆動を行うために、コントロール回路６から送られて来るタイミング信号に基づいて、例えば垂直走査期間毎に、電源電圧ＶＣに対する電源電圧ＶＳＨ，ＶＳＬの極性が反転するようにそれぞれの電圧レベルを切り替える。そして、この電源回路５が発生する電源電圧ＶＳＨ，ＶＳＬはソース駆動回路２に送られ、電源電圧ＶＣは液晶表示パネル１における他方の基板１ｂの共通電極に印加されるようになっている。
【０００６】
階調信号発生回路４は、コントロール回路６から送られて来るタイミング信号に基づいて階調信号Ｔ１〜Ｔ１６を発生する回路である。階調信号は、振動階調電圧方式では、振幅と周期が一定でデューティ比のみが異なる複数種類のパルス信号であり、階調表示の段階数と同数の階調信号を用いる場合には、階調表示データをＮビットとすると２Ｎ種類のパルス信号からなる。そして、ここでは、階調表示データＤ１〜Ｄ４が４ビットであり、これによる段階数と同数の階調信号を用いるので、この階調信号発生回路４が発生する階調信号Ｔ１〜Ｔ１６は、図８に示すように、それぞれデューティ比が異なる１６種類のパルス信号からなる。そして、この階調信号Ｔ１〜Ｔ１６は、図７に示すように、ソース駆動回路２に送られるようになっている。
【０００７】
ソース駆動回路２は、コントロール回路６から送られて来るタイミング信号に基づいて階調表示データＤ１〜Ｄ４を絵素毎にサンプリングし、水平走査期間毎に一斉にホールドする動作を繰り返す。そして、ホールドした１行分の各階調表示データＤ１〜Ｄ４をそれぞれデコードしていずれか１種類の階調信号Ｔを選択し、この選択された階調信号Ｔのデューティ比に応じて２種類の電源電圧ＶＳＨ，ＶＳＬを切り替えることによりパルス状の電源電圧、即ちパルス電源電圧を各信号配線１ｃに印加する。したがって、このソース駆動回路２が階調信号ＴのＨレベルの間は高電圧の電源電圧ＶＳＨを印加しＬレベルの間は低電圧の電源電圧ＶＳＬを印加するものとすると、信号配線１ｃには、図９に示すように、周期Ｔｔのうちの期間ｍでは電源電圧ＶＳＨとなり期間ｎでは電源電圧ＶＳＬとなる階調表示データＤ１〜Ｄ４に応じたデューティ比がｍ／Ｔｔのパルス電源電圧が印加される。また、このようにして信号配線１ｃに印加されたパルス電源電圧は、ゲート駆動回路３によって走査された行の各ＴＦＴ１ｆを介してそれぞれ絵素電極１ｅに印加されることになる。
【０００８】
ここで、ソース駆動回路２が１本の信号配線１ｃにパルス電源電圧を印加すると、この信号配線１ｃからＴＦＴ１ｆを介して絵素電極１ｅに電流が流れ、この絵素電極１ｅと液晶層と基板１ｂの共通電極によって構成される絵素容量が充電される。そして、このような回路は、ＴＦＴ１ｆのＯＮ抵抗と絵素容量との直列回路により低域通過フィルタ特性を示すことになり、しかも、これらＯＮ抵抗と絵素容量による時定数が大きいために遮断周波数が低くなるので、パルス電源電圧のほぼ直流成分（平均電圧）のみが絵素電極１ｅに印加されるようになる。したがって、デューティ比が異なるパルス電源電圧を印加すれば、絵素電極１ｅにはこのデューティ比に応じて異なる電圧が充電され、例えば上記デューティ比がｍ／Ｔｔのパルス電源電圧を印加した場合には、（ｍＶＳＨ＋ｎＶＳＬ）／Ｔｔの平均電圧が充電されるので、これによって液晶の階調表示が可能となる。
【０００９】
また、振動階調電圧方式においては、上記のように階調表示の段階数と同数の階調信号Ｔ１〜Ｔ１６を用いるのではなく、これよりも少ない種類の基本階調信号からソース駆動回路２によって階調表示の段階数分の階調信号を生成する補間階調方式を用いる場合もあった。即ち、この補間階調方式は、上記従来例のように階調表示データＤ１〜Ｄ４が４ビットの場合、この階調表示の段階数は１６段階ではあるが、図１０に示すように、５種類の階調信号Ｔ１，Ｔ５，Ｔ９，Ｔ１３，Ｔ１６を基本階調信号として定め、その他の各段階の階調信号Ｔ２〜Ｔ４，Ｔ６〜Ｔ８，Ｔ１０〜Ｔ１２，Ｔ１４，Ｔ１５は、ソース駆動回路２によって、周期Ｔｔの４周期（４Ｔｔ）の間にこれら基本階調信号のうちの２種類の階調信号Ｔを切り替えて信号配線１ｃに印加することにより生成するようにした方式である。例えば、階調信号Ｔ６では、初めの３周期に階調信号Ｔ５を印加し、残りの１周期に階調信号Ｔ９を印加するようにし、また、階調信号Ｔ７では、前半の２周期に階調信号Ｔ５を印加し、後半の２周期に階調信号Ｔ９を印加することにより、実質的に図８に示した階調信号Ｔ６，Ｔ７と同じ直流成分を絵素電極１ｅに印加することができる。
【００１０】
上記補間階調方式によれば、図７に示す階調信号発生回路４が５種類の階調信号Ｔ１，Ｔ５，Ｔ９，Ｔ１３，Ｔ１６のみを発生させればよいので、この階調信号発生回路４が発生しソース駆動回路２に送る階調信号Ｔの数を減少させることができるという利点がある。
【００１１】
【発明が解決しようとする課題】
ところが、上記振動階調電圧方式の従来の液晶表示装置では、階調信号発生回路４が階調表示データＤ１〜Ｄ４の値にかかわらず常に１６種類の階調信号Ｔ１〜Ｔ１６または基本階調信号である５種類の階調信号Ｔ１，Ｔ５，Ｔ９，Ｔ１３，Ｔ１６の全てを発生させてソース駆動回路２に送り続けるようになっている。しかしながら、液晶表示パネル１に表示される映像によっては、垂直走査期間の全期間または一部の水平走査期間での階調表示に偏りが生じ、特定の階調信号のみが利用される場合が生じる。そして、この場合には、他の利用されない階調信号が階調信号発生回路４で無駄に発生されソース駆動回路２に送られることになる。
【００１２】
このため、従来は、階調信号発生回路４が表示映像によっては不必要な階調信号まで常時発生させるために、消費電力に無駄が生じるという問題があった。しかも、このように不必要な階調信号を発生させてソース駆動回路２に送ることにより、液晶表示装置が必要以上の電磁放射（輻射）を生じさせるという問題もあった。
【００１３】
また、アナログ階調電圧方式の従来の液晶表示装置においても、階調信号発生回路が複数種類のアナログ階調電圧からなる階調信号を常時発生するので、表示映像によっては不必要な階調信号まで発生させることにより、消費電力に無駄が生じるという問題があった。しかも、交流駆動のために階調信号のアナログ階調電圧レベルを切り替える場合には、必要以上の電磁放射を生じさせるという問題もあった。
【００１４】
本発明は、上記従来の問題を解決するもので、階調表示データに応じて必要な階調信号のみを発生させることにより、電力消費を低減させると共に不必要な電磁放射を減少させることができる液晶表示装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の液晶表示装置は、各水平走査期間について、アクティブマトリクス方式の液晶表示パネルにおける各信号配線毎に、階調信号発生回路が発生する複数の階調信号のうちのいずれかを階調表示データに応じて選択し、該選択した階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路を備えた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有したものであり、そのことにより上記目的が達成される。
【００１６】
また、好ましくは、アクティブマトリクス方式の液晶表示パネルにおける複数の信号配線が２以上の組にグループ分けされ、それぞれの組の各信号配線毎に、各水平走査期間について、階調信号発生回路が発生する複数の階調信号のうちのいずれかを階調表示データに応じて選択し、該選択した階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有し、
該階調信号選択回路と階調信号抑制回路とを各信号配線駆動回路毎に有する。
【００１７】
さらに、好ましくは、各水平走査期間について、アクティブマトリクス方式の液晶表示パネルにおける各信号配線毎に、階調信号発生回路が発生する複数の階調信号のうちのいずれか１または２以上の階調信号を階調表示データに応じて選択し、該選択した１または２以上の階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路を備えた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有する。
さらに、好ましくは、アクティブマトリクス方式の液晶表示パネルにおける複数の信号配線が２以上の組にグループ分けされ、それぞれの組の各信号配線毎に、各水平走査期間について、階調信号発生回路が発生する複数の階調信号のうちのいずれか１または２以上の階調信号を階調表示データに応じて選択し、該選択した１または２以上の階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有し、
該階調信号選択回路と階調信号抑制回路とを各信号配線駆動回路毎に有する。
【００１８】
【作用】
上記構成により、信号配線駆動回路は、各水平走査期間について、各信号配線毎に、階調表示データに応じて選択した階調信号に基づいた信号電圧をそれぞれの信号配線に印加する。振動階調電圧方式の場合には、この階調信号は、振幅と周期が一定でデューティ比のみが異なる信号であり、信号配線には、選択された階調信号に対応するデューティ比のパルス電源電圧が信号電圧として印加される。また、アナログ階調電圧方式の場合には、この階調信号は、電圧の異なるアナログ階調電圧であり、信号配線には、選択されたアナログ階調電圧そのものが信号電圧として印加される。
【００１９】
非選択検出回路は、各水平走査期間について、その水平走査期間のいずれの階調表示データによっても選択されない階調信号を検出する。水平走査期間の階調表示データを実際に表示する時には、その水平走査期間についての非選択の階調信号の検出が完了している必要がある。
【００２０】
階調信号抑制回路は、各水平走査期間毎に、上記非選択検出回路によってその水平走査期間について非選択を検出された階調信号を階調信号発生回路が発生しまたは出力するのを抑制する。階調信号の発生を一部でも抑制すれば、この階調信号の発生の際に消費する電力を低減させると共に、この発生に伴って放射される電磁波を減少させることができる。また、階調信号発生回路が発生した階調信号の一部でも出力を抑制すれば、この階調信号を行駆動回路に送るための信号線を充放電する際の電力を低減させると共に、この信号線上で放射される電磁波を減少させることができる。
【００２１】
この結果、請求項１の発明によれば、階調信号発生回路が実際の階調表示データに応じて必要な階調信号だけを発生させまたは出力するので、不必要な階調信号の発生や出力による消費電力の無駄を低減すると共に、不要な電磁放射も減少させることができる。
【００２２】
請求項２の発明は、複数の信号配線を２以上の組にグループ分けし、各組ごとに信号配線駆動回路を設けた場合を示す。例えば液晶表示パネルの上下両側に信号配線駆動回路をそれぞれ設け、上側の信号配線駆動回路は奇数番目の信号配線を駆動し、下側の信号配線駆動回路は偶数番目の信号配線を駆動するように構成される場合がある。そして、このような場合に、それぞれの信号配線駆動回路の非選択検出回路が非選択の階調信号を検出し、その信号配線駆動回路の階調信号抑制回路がこの検出結果に基づいて信号配線駆動回路毎に独立に階調信号発生回路での階調信号の発生または出力を制御すれば、より木目細かく消費電力の低減と電磁放射の減少を図ることができるようになる。
【００２３】
請求項３の発明は、補間階調方式の液晶表示装置の場合を示すものである。この液晶表示装置では、階調表示データに応じて２以上の階調信号が選択されることがあり、振動階調電圧方式の場合には、選択された２以上の各階調信号のデューティ比に応じたパルス電源電圧を順次切り替えて当該絵素に印加することにより液晶の階調表示を行わせる。また、アナログ階調電圧方式の場合には、選択された２以上の各階調信号のアナログ階調電圧を所定のデューティ比に応じて順次切り替えて当該絵素に印加することにより液晶の階調表示を行わせる。そして、このような液晶表示装置においても、選択されない階調信号は生じ得るので、消費電力の無駄を低減すると共に、不要な電磁放射を減少させることができる。
【００２４】
請求項４の発明は、複数の信号配線を２以上の組にグループ分けし、各組ごとに信号配線駆動回路を設けた補間階調方式の液晶表示装置の場合を示す。この場合にも、請求項２および請求項３の場合と同様に、消費電力の無駄を低減すると共に、不要な電磁放射を減少させることができる。
【００２５】
【実施例】
以下、本発明の実施例について説明する。
【００２６】
図１〜図３は本発明の第１実施例を示すものであって、図１は液晶表示装置の構成を示すブロック図、図２は階調信号選択回路の構成を示すブロック図、図３は階調信号選択回路の動作を示すタイムチャートである。
【００２７】
本実施例は、カラー映像を表示する液晶表示装置について説明する。したがって、図１に示す液晶表示パネル１は、各絵素にＲＧＢ３原色のいずれかの色フィルタが配置されたカラー表示用のものが用いられている。また、階調表示データＤ１〜ＤＮは、ＲＧＢ３原色の各色毎の複数ビット（Ｎビット）の信号からなり、赤色データＲ１〜ＲＮと緑色データＧ１〜ＧＮと青色データＢ１〜ＢＮに区別される。この液晶表示装置におけるソース駆動回路２とゲート駆動回路３と電源回路５は、階調表示データＤ１〜ＤＮが各色毎のＮビットの信号であるという点と、階調信号Ｔが２Ｎ種類のパルス信号からなるという点以外では、図７に示したものと同じ構成であるため説明を省略する。なお、図１では、電源回路５が液晶表示パネル１の共通電極に電源電圧ＶＣを印加するための回路も省略して示している。コントロール回路６は、図７に示したものと同様に、階調表示データＤ１〜ＤＮとドットクロック信号ＣＫと水平同期信号ＨＳと垂直同期信号ＶＳに基づいて各種タイミング信号を生成する回路であるが、これらのタイミング信号をそれぞれソース駆動回路２とゲート駆動回路３と階調信号発生回路４と電源回路５に送ると共に、階調信号選択回路７にも送るようになっている。また、このコントロール回路６は、階調表示データＤ１〜ＤＮをソース駆動回路２と共に階調信号選択回路７にも送るようになっている。階調信号発生回路４も、図７に示したものと同様に、コントロール回路６から送られて来るタイミング信号に基づいて階調信号Ｔを発生する回路であるが、実際に階調信号発生回路４が発生する階調信号Ｔは、階調信号選択回路７から送られて来る選択信号Ｓによって指示されたものに限られる。
【００２８】
階調信号選択回路７は、コントロール回路６から送られて来る階調表示データＤ１〜ＤＮとタイミング信号に基づいて、各水平走査期間について、その水平走査期間のいずれかの階調表示データＤ１〜ＤＮによって１度でも選択される階調信号Ｔを全て検出し、この検出結果を示す選択信号Ｓを生成する回路である。即ち、この階調信号選択回路７は、図２に示すように、ＯＲゲート部７ａとデコーダ７ｂとラッチ部７ｃと一時記憶部７ｄとホールド部７ｅとリセットラッチ回路７ｆとで構成される。ＯＲゲート部７ａは、階調表示データＤ１〜ＤＮのビット数に対応するＮ個のＯＲゲートからなり、各ＯＲゲートには、階調表示データＤ１〜ＤＮの赤色データＲ１〜ＲＮと緑色データＧ１〜ＧＮと青色データＢ１〜ＢＮにおける対応する各ビットのデータがそれぞれ入力されるようになっている。この際、例えば赤色データＲ１〜ＲＮがＮビットをパラレルに入力されると、次に緑色データＧ１〜ＧＮがＮビットをパラレルに入力されるというように、各色のデータは、Ｎ本ずつの異なるラインを介して時間的に順次ずれて入力される。したがって、このＯＲゲート部７ａのＯＲゲートからは、階調表示データＤ１〜ＤＮにおける色には無関係に階調表示の段階のみを示すＮビットのデータＣ１〜ＣＮが出力され、これがデコーダ７ｂに入力される。なお、階調表示データＤ１〜ＤＮは、各色のデータが時分割されているので、これら各色のデータを１組のＮ本のラインのみを介して順次入力する場合には、ＯＲゲート部７ａは特に必要がなくなる。
【００２９】
上記デコーダ７ｂは、各水平走査期間の有効映像期間を示す期間信号ＴＳがＨレベルの間のみデコード動作を行う回路であり、ＮビットのデータＣ１〜ＣＮの２進数値に応じて２Ｎ本の出力ＴＴうちのいずれか１本の出力ＴＴのみをＨレベルとする。この２Ｎ本の各出力ＴＴは、２Ｎ種類の各階調信号Ｔにそれぞれ対応している。このデコーダ７ｂに入力されるＮビットのデータＣ１〜ＣＮの各２進数値とＨレベルになる出力ＴＴとの関係を表１に示す。
【００３０】
【表１】
この表１から明らかなようにデータＣ１〜ＣＮの各２進数値と２Ｎ本の各出力ＴＴとは１対１で対応している。そして、ソース駆動回路２に内蔵されるデコーダも、この表１と同様の対応により、階調表示データＤ１〜ＤＮに応じて階調信号Ｔを選択する。また、階調表示データＤが図７と同じ４ビットであり階調信号Ｔが１６種類である場合、即ちデコーダ７ｂに入力されるデータＣが４ビットでありこのデコーダ７ｂの出力ＴＴが１６本である場合の対応表を表２に示す。
【００３２】
【表２】
上記デコーダ７ｂの２Ｎ本の出力ＴＴは、ラッチ部７ｃに入力される。このラッチ部７ｃは、２Ｎ個のラッチ回路からなり、各ラッチ回路は、デコーダ７ｂの各出力ＴＴをコントロール回路６から送られて来るタイミング信号の一部であるドットクロック信号ＣＫの立ち下がりによってラッチする。したがって、このラッチ部７ｃの各ラッチ回路には、Ｎビットの各色のデータが入力されるたびに、デコーダ７ｂの各出力ＴＴがラッチされることになる。また、このラッチ部７ｃの各ラッチ回路の出力は、一時記憶部７ｄに入力される。
【００３４】
上記一時記憶部７ｄは、２Ｎ個のＲＳフリップフロップ回路からなり、これらの各ＲＳフリップフロップ回路は、ラッチ部７ｃの対応するラッチ回路の出力の立ち下がりによりセットされるようになっている。また、各ＲＳフリップフロップ回路は、リセットラッチ回路７ｆの出力が立ち下がった場合にリセットされる。このリセットラッチ回路７ｆは、コントロール回路６から送られて来るタイミング信号の一部であるリセット信号ＲＳを上記ドットクロック信号ＣＫの立ち下がりによってラッチする回路であり、リセット信号ＲＳは、各水平走査期間の終了時にドットクロック信号ＣＫの１周期の間のみＨレベルとなるパルス信号である。したがって、この一時記憶部７ｄは、各水平走査期間毎に、一度でもデコーダ７ｂの出力ＴＴがＨレベルになると、その出力ＴＴに対応するＲＳフリップフロップ回路がＨレベルを保持することになる。そして、この一時記憶部７ｄの各ＲＳフリップフロップ回路の出力は、ホールド部７ｅに入力される。
【００３５】
ホールド部７ｅは、２Ｎ個のラッチ回路からなり、これらの各ラッチ回路は、コントロール回路６から送られて来るタイミング信号の一部であるホールド信号ＨＤの立ち下がりによって一時記憶部７ｄの各ＲＳフリップフロップ回路の出力をラッチするようになっている。このホールド信号ＨＤは、各水平走査期間の終了時であってリセット信号ＲＳよりも早い時期にドットクロック信号ＣＫの１周期の間のみＨレベルとなるパルス信号である。したがって、このホールド部７ｅは、各水平走査期間の終了時に、その水平走査期間内に一度でもＨレベルとなったデコーダ７ｂの出力ＴＴに対応するラッチ回路の出力のみがＨレベルとなり、この出力を次の水平走査期間の終了時まで保持する。そして、このホールド部７ｅの２Ｎ個の各ラッチ回路の出力が選択信号Ｓとして、図１に示すように階調信号発生回路４に送られることになる。
【００３６】
上記階調信号選択回路７の動作例を図３に基づいて説明する。ドットクロック信号ＣＫは、ＯＲゲート部７ａから出力される各絵素のデータＣ１〜ＣＮに同期したクロック信号である。水平走査期間の初期の時刻ｔ１に期間信号ＴＳがＨレベルになるとデコーダ７ｂが動作を開始して、各データＣ１〜ＣＮのデコードを行う。そして、時刻ｔ２にデコーダ７ｂのいずれかの出力ＴＴがＨレベルになったとすると、次にドットクロック信号ＣＫが立ち下がる時刻ｔ３にラッチ部７ｃの対応するラッチ回路がこれをラッチしてＨレベルを出力する。また、その次にドットクロック信号ＣＫが立ち下がる時刻ｔ４にこのラッチ部７ｃのラッチ回路の出力がＬレベルに戻ると、一時記憶部７ｄの対応するＲＳフリップフロップ回路がセットされてＨレベルを出力するようになる。そして、この時刻ｔ４以降も、デコーダ７ｂのいずれかの出力ＴＴがＨレベルになると、同様に一時記憶部７ｄの対応するＲＳフリップフロップ回路がＨレベルの出力を保持する。
【００３７】
上記水平走査期間の終期の時刻ｔ５に期間信号ＴＳがＬレベルに戻ると、デコーダ７ｂが動作を停止する。しかし、一時記憶部７ｄのＲＳフリップフロップ回路はセット状態を保持しているので、時刻ｔ６にホールド信号ＨＤが一旦Ｈレベルとなって時刻ｔ７にＬレベルに戻ると、ホールド部７ｅの対応するラッチ回路がこの一時記憶部７ｄのＲＳフリップフロップ回路の出力をラッチし、これに伴って対応する選択信号ＳがＨレベルとなる。そして、この選択信号Ｓは、次の水平走査期間の終期まで維持される。また、時刻ｔ７にはリセット信号ＲＳが一旦Ｈレベルとなり時刻ｔ８にＬレベルに戻るので、リセットラッチ回路７ｆの出力も時刻ｔ８に一旦Ｈレベルになり時刻ｔ９にＬレベルに戻る。したがって、一時記憶部７ｄの各ＲＳフリップフロップ回路は、この時刻ｔ９にリセットされて、次の水平走査期間の動作に備える。
【００３８】
図１に示すように、上記階調信号選択回路７から出力された２Ｎビットの選択信号Ｓを入力する階調信号発生回路４は、内部に設けられた階調信号抑制回路によって当該選択信号ＳのうちのＨレベルのビットに対応する階調信号Ｔのみを発生させるようになっている。この際、選択信号ＳのＬレベルのビットに対応する非選択の階調信号Ｔは、例えばＬレベルに固定されて出力される。この階調信号Ｔは、ソース駆動回路２に送られる。ソース駆動回路２は、図７の場合と異なり非選択の階調信号Ｔについては例えばＬレベルに固定されて入力されることになるが、この非選択の階調信号Ｔはその水平走査期間には階調表示データＤ１〜ＤＮによって選択されることはないので、動作自体は図７の場合と同じになる。したがって、各水平走査期間に、ソース駆動回路２で階調表示データＤ１〜ＤＮのサンプルホールドが行われている間に、階調信号選択回路７ではこの階調表示データＤ１〜ＤＮによって選択される階調信号Ｔの検出が行われ、次の水平走査期間に、ソース駆動回路２がサンプルホールドした階調表示データＤ１〜ＤＮに応じて選択した階調信号Ｔに基づいて各信号配線１ｃにパルス電源電圧を印加する際に、階調信号選択回路７がその階調表示データＤ１〜ＤＮに応じた選択信号Ｓを出力して階調信号発生回路４による階調信号Ｔの一部の発生を抑制することになる。
【００３９】
この結果、本実施例の液晶表示装置によれば、各水平走査期間毎に実際の階調表示データＤ１〜ＤＮに応じて必要となる階調信号Ｔだけを発生させるので、階調信号発生回路４が不必要な階調信号Ｔを発生させることによる消費電力の無駄を低減すると共に、不要な電磁放射も減少させることができる。
【００４０】
なお、上記実施例では、階調信号発生回路４が階調表示の段階数２Ｎと同数の階調信号Ｔを発生させるようになっていたが、２種類の基本階調信号を組み合わせる補間階調方式の場合には、これよりも少ない数（ここではＭ種類とする）の階調信号Ｔを発生させれば足りる。ただし、この場合には、図２に示したデコーダ７ｂがデータＣ１〜ＣＮの各２進数値に対して、Ｍ本の出力ＴＴのうちの１本または２本の出力ＴＴをＨレベルとする。このときのデコーダ７ｂに入力されるＮビットのデータＣ１〜ＣＮの各２進数値と各出力ＴＴとの関係を表３に示す。
【００４１】
【表３】
この表３では、データＣ１〜ＣＮの２進数値に応じて１本または隣接する２本の出力ＴＴがＨレベルとなり、他はＬレベルとなる。ただし、このように２本の出力が同時にＨレベルとなっても、ラッチ部７ｃ以降の動作には変わりはなく、上記実施例と同様にＭビットの選択信号Ｓが階調信号発生回路４に送られ、Ｍ種類の階調信号Ｔのうちこの選択信号ＳのビットがＨレベルとなるものだけが発生されてソース駆動回路２に送られることになる。また、デコーダ７ｂに入力されるデータＣが４ビットであり、５種類の階調信号Ｔ１，Ｔ５，Ｔ９，Ｔ１３，Ｔ１６を基本階調信号とした場合のデータＣの各２進数値と各出力ＴＴとの関係を表４に示す。
【００４３】
【表４】
以上説明したように、この補間階調方式は、階調信号発生回路４が発生する階調信号Ｔの種類が元々少ないものではあるが、さらに不必要な階調信号Ｔの発生を抑制して、より一層の消費電力の節約を図ると共に、不要な電磁放射も減少させることができる。
【００４５】
図４および図５は本発明の第２実施例を示すものであって、図４は階調信号発生回路と階調信号選択回路を示すブロック図、図５は階調信号選択回路の構成を示すブロック図である。なお、図１および図２に示した第１実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。
【００４６】
図４に示すように、本実施例では、階調信号発生回路４で発生された階調信号Ｔが階調信号選択回路７を介してソース駆動回路２に送られるようになっている。この階調信号選択回路７は、図５に示すように、階調信号発生回路４で発生された２Ｎ種類の階調信号Ｔをゲート部７ｇを介して出力する。ＯＲゲート部７ａ、デコーダ７ｂ、ラッチ部７ｃ、一時記憶部７ｄ、ホールド部７ｅおよびリセットラッチ回路７ｆの構成は、図２に示したものと同じである。しかし、ホールド部７ｅの各ラッチ回路の出力は、選択信号Ｓとして出力する代わりに、ゲート部７ｇに入力している。ゲート部７ｇは、２Ｎ個のＡＮＤゲートからなり、各ＡＮＤゲートの一方の入力端子にホールド部７ｅの各ラッチ回路の出力が入力されるようになっている。また、各ＡＮＤゲートの他方の入力端子には、階調信号発生回路４で発生された各階調信号Ｔが入力される。したがって、階調信号発生回路４で発生された各階調信号Ｔは、この階調信号選択回路７で選択されたものだけがそのまま通過し、非選択の階調信号Ｔは、Ｌレベルに固定してソース駆動回路２に送られることになる。
【００４７】
この結果、本実施例の液晶表示装置では、各水平走査期間毎に実際の階調表示データＤ１〜ＤＮに応じて必要となる階調信号Ｔだけをソース駆動回路２に送るようにして、階調信号選択回路７が不必要な階調信号の出力を遮断するので、これによって消費電力の無駄を低減すると共に、不要な電磁放射を減少させることができる。また、補間階調方式の場合にも、階調信号選択回路７のデコーダ７ｂを表３または表４に示すような入力関係のものとすれば、同様の効果を得ることができる。
【００４８】
図６は本発明の第３実施例を示すものであって、液晶表示装置の構成を示すブロック図である。なお、図１および図２に示した第１実施例と同様の機能を有する構成部材には同じ番号を付記して説明を省略する。
【００４９】
本実施例は、図１に示したソース駆動回路２に代えて、液晶表示パネル１の上部に上部ソース駆動回路２１を設けると共に、下部に下部ソース駆動回路２２を設けた液晶表示装置について説明する。また、本実施例の液晶表示装置は、図１に示した階調信号選択回路７に代えて、これら上部と下部のソース駆動回路２１，２２に対応する上部階調信号選択回路７１と下部階調信号選択回路７２とを設けている。
【００５０】
液晶表示パネル１の一方の基板に形成された各信号配線１ｃは、１本置きまたは数本置きに上部と下部のソース駆動回路２１，２２に接続されている。即ち、例えばＲＧＢ３原色の各色の全ての信号配線１ｃを奇数番目と偶数番目とにグループ分けして、奇数番目の各信号配線１ｃは上部ソース駆動回路２１に接続すると共に偶数番目の各信号配線１ｃは下部ソース駆動回路２２に接続したり、または、各信号配線１ｃをＲＧＢ３原色の３本ごとに一括し、これら一括された各３本ずつの信号配線１ｃを奇数番目と偶数番目とにグループ分けして、奇数番目の各３本ずつの信号配線１ｃは上部ソース駆動回路２１に接続すると共に偶数番目の各３本ずつの信号配線１ｃは下部ソース駆動回路２２に接続する。また、コントロール回路６は、各信号配線１ｃに対応する階調表示データＤ１〜ＤＮを、グループ分けした一方の各信号配線１ｃに対応する上部階調表示データＤ１〜ＤＮと他方の各信号配線１ｃに対応する下部階調表示データＤ１〜ＤＮとに分けて、上部階調表示データＤ１〜ＤＮを上部ソース駆動回路２１と上部階調信号選択回路７１に送ると共に、下部階調表示データＤ１〜ＤＮを下部ソース駆動回路２２と下部階調信号選択回路７２に送るようになっている。上部と下部のソース駆動回路２１，２２は、接続される信号配線１ｃの本数が半減する以外は、共に図１に示したソース駆動回路２と同様の構成である。また、上部と下部の階調信号選択回路７１，７２も、各水平走査期間に入力される階調表示データＤ１〜ＤＮの数が半減する以外は、共に図１に示した階調信号選択回路７と同様の構成である。
【００５１】
階調信号発生回路４には、上部階調信号選択回路７１と下部階調信号選択回路７２からそれぞれ選択信号Ｓが入力されるようになっている。この階調信号発生回路４は、これらの選択信号Ｓに基づいてそれぞれ上部階調信号Ｔと下部階調信号Ｔとを別個に発生させてもよいし、これらの選択信号Ｓの各ビット毎の論理和をとった信号に基づいて１組の階調信号Ｔを発生させ、それぞれの選択信号Ｓでマスクすることにより上部階調信号Ｔと下部階調信号Ｔに分離してもよい。そして、この階調信号発生回路４からの上部階調信号Ｔが上部ソース駆動回路２１に送られ、下部階調信号Ｔが下部ソース駆動回路２２に送られることになる。
【００５２】
この結果、本実施例の液晶表示装置によれば、ソース駆動回路を上部と下部のソース駆動回路２１，２２に分けて、それぞれのソース駆動回路２１，２２で必要となる階調信号Ｔだけを発生させまたは出力を抑制させることができるので、それぞれのソース駆動回路２１，２２で各階調信号Ｔが不要となる確率が増加し、消費電力の無駄や不要な電磁放射をより木目細かく低減させることができるようになる。しかも、ソース駆動回路をさらに細分すれば、より一層消費電力の無駄を低減し不要な電磁放射を減少させることも可能となる。
【００５３】
また、補間階調方式の場合にも、上部と下部の階調信号選択回路７１，７２のデコーダを表３または表４に示すような入力関係のものとすれば、同様の効果を得ることができる。さらに、第２実施例の場合と同様に、階調信号発生回路４が発生させた同じ階調信号Ｔを上部階調信号選択回路７１を介して上部ソース駆動回路２１に送ると共に、下部階調信号選択回路７２を介して下部ソース駆動回路２２に送るようにすることもできる。
【００５４】
なお、上記第１実施例〜第３実施例は、いずれも図７に示した従来の液晶表示装置と同様に、振動階調電圧方式によって階調表示を行う液晶表示装置について説明したが、階調信号発生回路が発生する階調信号をアナログ階調電圧とし、ソース駆動回路が階調表示データＤ１〜ＤＮに応じて選択したこのアナログ階調電圧を各信号配線１ｃに出力するようにしたアナログ階調電圧方式の場合にも同様に本発明を実施することができる。この場合、電源回路５は、電源電圧ＶＳＨ，ＶＳＬを発生させる必要がなくなり、電源電圧ＶＣのみを発生させればよい。
【００５５】
【発明の効果】
以上のように本発明の液晶表示装置によれば、実際に表示に用いる階調表示データが必要としない階調信号の発生または出力を抑制するので、階調信号発生回路が不必要な階調信号を発生させたり出力することにより生じる電力消費の無駄を低減させると共に、この不必要な階調信号の発生や出力によって生じる不要な電磁放射も減少させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すものであって、液晶表示装置の構成を示すブロック図である。
【図２】本発明の第１実施例を示すものであって、階調信号選択回路の構成を示すブロック図である。
【図３】本発明の第１実施例を示すものであって、階調信号選択回路の動作を示すタイムチャートである。
【図４】本発明の第２実施例を示すものであって、階調信号発生回路と階調信号選択回路を示すブロック図である。
【図５】本発明の第２実施例を示すものであって、階調信号選択回路の構成を示すブロック図である。
【図６】本発明の第３実施例を示すものであって、液晶表示装置の構成を示すブロック図である。
【図７】従来例を示すものであって、液晶表示装置の構成を示すブロック図である。
【図８】従来例を示すものであって、各階調信号を示すタイムチャートである。
【図９】従来例を示すものであって、パルス電源電圧を示すタイムチャートである。
【図１０】従来例を示すものであって、補間階調方式の各階調信号を示すタイムチャートである。
【符号の説明】
１ 液晶表示パネル
２ ソース駆動回路
３ ゲート駆動回路
４ 階調信号発生回路
７ 階調信号選択回路
２１ 上部ソース駆動回路
２２ 下部ソース駆動回路
７１ 上部階調信号選択回路
７２ 下部階調信号選択回路
Claims (4)
- 各水平走査期間について、アクティブマトリクス方式の液晶表示パネルにおける各信号配線毎に、階調信号発生回路が発生する複数の階調信号のうちのいずれかを階調表示データに応じて選択し、該選択した階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路を備えた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有した液晶表示装置。 - アクティブマトリクス方式の液晶表示パネルにおける複数の信号配線が２以上の組にグループ分けされ、それぞれの組の各信号配線毎に、各水平走査期間について、階調信号発生回路が発生する複数の階調信号のうちのいずれかを階調表示データに応じて選択し、該選択した階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有し、
該階調信号選択回路と階調信号抑制回路とを各信号配線駆動回路毎に有した液晶表示装置。 - 各水平走査期間について、アクティブマトリクス方式の液晶表示パネルにおける各信号配線毎に、階調信号発生回路が発生する複数の階調信号のうちのいずれか１または２以上の階調信号を階調表示データに応じて選択し、該選択した１または２以上の階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路を備えた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有した液晶表示装置。 - アクティブマトリクス方式の液晶表示パネルにおける複数の信号配線が２以上の組にグループ分けされ、それぞれの組の各信号配線毎に、各水平走査期間について、階調信号発生回路が発生する複数の階調信号のうちのいずれか１または２以上の階調信号を階調表示データに応じて選択し、該選択した１または２以上の階調信号のみに基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置であって、
各水平走査期間について、該水平走査期間のいずれの階調表示データによって選択された全ての階調信号を検出する階調信号選択回路を有し、
該階調信号発生回路は、各水平走査期間毎に、該階調信号選択回路によって当該水平走査期間について検出された全ての階調信号以外の非選択の階調信号を発生しまたは出力するのを抑制する階調信号抑制回路を有し、
該階調信号選択回路と階調信号抑制回路とを各信号配線駆動回路毎に有した液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32610494A JP3549127B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32610494A JP3549127B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08184813A JPH08184813A (ja) | 1996-07-16 |
| JP3549127B2 true JP3549127B2 (ja) | 2004-08-04 |
Family
ID=18184144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32610494A Expired - Fee Related JP3549127B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3549127B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000000052A (ko) * | 1999-08-12 | 2000-01-15 | 최명렬 | 액정 표시 장치 구동 시스템에서의 전자파 간섭을 감소시키기위한 직렬/병렬 시그널링 장치 |
| JP4085323B2 (ja) * | 2003-01-22 | 2008-05-14 | ソニー株式会社 | フラットディスプレイ装置及び携帯端末装置 |
-
1994
- 1994-12-27 JP JP32610494A patent/JP3549127B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08184813A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| US7884790B2 (en) | Display device and driving method of display device | |
| US7499056B2 (en) | Display device and display control circuit | |
| JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
| US6462728B1 (en) | Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device | |
| US5621426A (en) | Display apparatus and driving circuit for driving the same | |
| JPH04346390A (ja) | 液晶表示装置並びにその駆動方法及び駆動装置 | |
| WO2013047363A1 (ja) | 走査信号線駆動回路およびそれを備える表示装置 | |
| JP4417839B2 (ja) | 液晶表示装置 | |
| KR0127102B1 (ko) | 표시장치의 구동회로 | |
| US5673061A (en) | Driving circuit for display apparatus | |
| JP2002169517A (ja) | アクティブマトリックス型液晶表示装置の駆動方法及び駆動装置 | |
| JP3549127B2 (ja) | 液晶表示装置 | |
| EP0655726B1 (en) | Grey level selecting circuit for a display driver | |
| JP2854620B2 (ja) | 表示装置の駆動方法 | |
| JP3385910B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US5642126A (en) | Driving circuit for driving a display apparatus and a method for the same | |
| JP2009134055A (ja) | 表示装置 | |
| JP5081456B2 (ja) | 表示装置 | |
| JP3309934B2 (ja) | 表示装置 | |
| JP2003150121A (ja) | パルス幅変調信号生成回路、データライン駆動回路、電気光学装置及び電子機器 | |
| JP2003005152A (ja) | 液晶表示装置 | |
| JPH04358197A (ja) | 液晶ディスプレイの階調駆動回路 | |
| JPH10207436A (ja) | 表示装置の駆動回路 | |
| JP2004361728A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |