JP4085323B2 - フラットディスプレイ装置及び携帯端末装置 - Google Patents
フラットディスプレイ装置及び携帯端末装置 Download PDFInfo
- Publication number
- JP4085323B2 JP4085323B2 JP2003013461A JP2003013461A JP4085323B2 JP 4085323 B2 JP4085323 B2 JP 4085323B2 JP 2003013461 A JP2003013461 A JP 2003013461A JP 2003013461 A JP2003013461 A JP 2003013461A JP 4085323 B2 JP4085323 B2 JP 4085323B2
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- display unit
- circuit
- reference voltage
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
Description
【０００１】
【発明の属する技術分野】
本発明は、フラットディスプレイ装置及び携帯端末装置に関し、例えば液晶表示装置、液晶表示装置を用いたＰＤＡ（Personal Digital Assisiants ）、携帯電話等に適用することができる。本発明は、表示部の対向する辺の一方に沿って緑色用の階調設定回路を配置し、他方に沿って赤色用及び青色用の階調設定回路を配置することにより、従来に比して消費電力を少なくし、狭額縁化し得るようにする。
【０００２】
【従来の技術】
近年、例えばＰＤＡ、携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆動回路を一体に構成するものが提供されるようになされている。
【０００３】
すなわち図６は、この種の液晶表示装置を示す平面図である。この液晶表示装置１は、液晶セル、この液晶セルのスイッチング素子であるポリシリコンＴＦＴ（Thin Film Transistor；薄膜トランジスタ）、補助容量とにより各画素が形成され、この画素をマトリックス状に配置して矩形形状による表示部２が形成される。液晶表示装置１は、この表示部２の対向する上下の辺に沿って、それぞれ水平駆動回路３、４が形成され、残る縦方向に延長する２辺のうちの１辺に沿って垂直駆動回路５が形成される。
【０００４】
ここで水平駆動回路３、４は、それぞれ表示部２の奇数列及び偶数列を構成する画素の階調を設定する。すなわちこの液晶表示装置１は、上端部に形成された入力部６を介してそれぞれ奇数列用及び偶数列用の階調データＤ１、Ｄ２がラスタ走査順に入力され、水平駆動回路３、４は、サンプリングラッチ３Ａ、４Ａにおいて、ライン方向の画素の配列に対応してなる複数のラッチによりこの画像データを順次循環的にラッチする。これにより水平駆動回路３、４は、それぞれラスタ走査順で入力される階調データＤ１、Ｄ２をライン単位で区切ってサンプリングラッチ３Ａ、４Ａに一時保持する。
【０００５】
第２ラッチ３Ｂ、４Ｂは、サンプリングラッチ３Ａ、４Ａを構成する各ラッチのラッチ結果を水平走査の周期で同時並列的にラッチし、これによりこのようにしてライン単位による階調データＤ１、Ｄ２をライン単位でまとめて続くレベルシフタ３Ｃ、４Ｃに出力する。
【０００６】
レベルシフタ３Ｃ、４Ｃは、続くディジタルアナログ変換回路（ＤＡＣ：Digital to Analog Converter ）３Ｄ、４Ｄを構成する導電型（Ｎチャネル／Ｐチャネル）のＭＯＳ（Metal Oxide Semiconductor ）トランジスタを駆動し得るように、このようにして第２ラッチ３Ｂ、４Ｂにより同時並列的に出力される階調データＤ１、Ｄ２をレベルシフトさせて出力する。続くディジタルアナログ変換回路３Ｄ、４Ｄは、これらの階調データＤ１、Ｄ２に対応する駆動電圧をそれぞれ生成して出力する。水平駆動回路３、４は、このようにして形成される複数系統の駆動電圧が表示部２のコラム線（列線）に供給され、これにより各コラム線においては、それぞれ奇数列及び偶数列について、縦方向に連続する画素の階調データＤ１、Ｄ２に対応する駆動電圧に、順次循環的に設定されるようになされている。
【０００７】
垂直駆動回路５においては、このコラム線における駆動電圧の設定に対応して、表示部２のロー線（行線）を順次選択して対応する画素のＴＦＴをオン状態に設定する。これにより液晶表示装置１においては、階調データＤ１、Ｄ２による所望の画像を表示し得るようになされている。
【０００８】
このようにして構成されてなる液晶表示装置においては、例えば特開２０００−２４２２０９号公報に開示されているように、階調データＤ１、Ｄ２による各階調に対応する複数系統の基準電圧を階調データＤ１、Ｄ２に応じて選択することにより、駆動電圧を生成する方式（いわゆる基準電圧選択型である）によるディジタルアナログ変換回路３Ｄ、４Ｄが採用されるようになされている。この場合、図６との対比により図７に示すように、液晶表示装置１においては、この複数系統の基準電圧を生成する基準電圧発生回路７を、表示部２の残る一辺の、水平駆動回路３及び４から等距離の位置に配置し、水平駆動回路３及び４の双方に、この基準電圧発生回路７から基準電圧を供給するようになされ、これにより奇数列と偶数列とにおける基準電圧のばらつきを防止し、このばらつきによる縦すじ等の発生を有効に回避するようになされている。
【０００９】
これに対して図８は、この基準電圧選択型によるディジタルアナログ変換回路３Ｄ、４Ｄを示す接続図である。ディジタルアナログ変換回路３Ｄ、４Ｄは、階調データＤ１、Ｄ２の各ビットｂ０〜ｂ５の論理値によりそれぞれオンオフ動作するスイッチ回路による直列回路Ｃ０〜Ｃ６３が階調に対応して複数個設けられ、これらの直列回路Ｃ０〜Ｃ６３の一端にそれぞれ各基準電圧Ｖ０〜Ｖ６３が供給され、これら直列回路Ｃ０〜Ｃ６３の他端がコラム線ＯＵＴに接続される。なおこの図８は、階調データＤ１、Ｄ２が６ビットの場合であり、スイッチ回路は、導電型（Ｎチャネル／Ｐチャネル）のＭＯＳトランジスタにより形成され、階調データＤ１の値に応じて対応する基準電圧を選択し得るように、Ｎチャンネル及びＰチャンネルが配置される。これによりディジタルアナログ変換回路３Ｄ、４Ｄは、階調データＤ１、Ｄ２に応じて基準電圧Ｖ０〜Ｖ６３を選択して出力するようになされている。なお図９は、各トランジスタをスイッチにより置き換えて示す接続図である。
【００１０】
このようにして形成されるディジタルアナログ変換回路３Ｄ、４Ｄにおいては、基準電圧Ｖ０〜Ｖ６３を選択する直列回路Ｃ０〜Ｃ６３の他端が表示部２のコラム線ＯＵＴに接続され、このコラム線ＯＵＴにあっては、この水平駆動回路３、４が配置されてなる辺と直交する方向に延長することにより、この直交する方向である垂直方向に並んでこれらの直列回路Ｃ０〜Ｃ６３が配置されて１つの画素に対応する直列回路Ｃ０〜Ｃ６３のブロックＢが形成される（図９）。またこのブロックＢが、水平駆動回路３、４が配置されてなる表示部２の辺に沿って水平方向に連続するように配置される。またこれにより基準電圧Ｖ０〜Ｖ６３においては、水平方向に延長する配線によりこの水平方向に連続するブロックＢで共通に使用するように設定され、これにより液晶表示装置１においては、限られた基板上のスペースを効率良く利用するようになされている。
【００１１】
またそれぞれ奇数列及び偶数列においては、赤色用、青色用、緑色用の画素の繰り返しにより形成されていることにより、この水平方向に連続するブロックＢが順次循環的に赤色用、青色用、緑色用の画素の駆動に割り当てられ、画素の繰り返しピッチＰの２倍のピッチによりブロックＢが配置されるようになされている。
【００１２】
【特許文献１】
特開２０００−２４２２０９号公報
【００１３】
【発明が解決しようとする課題】
ところでこのように赤色用、青色用、緑色用の画素の繰り返しに対応して直列回路のブロックＢを順次配置し、基準電圧Ｖ０〜Ｖ６３をこれらブロックＢに共通に供給する場合、基準電圧Ｖ０〜Ｖ６３による階調をＮと置くと、Ｎ×Ｎ×Ｎ色の表示が可能となる。この場合、基準電圧Ｖ０〜Ｖ６３に対応する階調データＤ１、Ｄ２においては、Ｎ＝２n により表して２の３×ｎ乗色の表示が可能になり、階調データＤ１、Ｄ２が６ビットの場合、約２６００００色の表現が可能になる。
【００１４】
これに対して携帯端末装置等においては、このような２６００００色もの高い色表現能力は求められず、一般に、緑色用の階調データＤ１、Ｄ２を６ビットに設定し、赤色用、青色用については階調データＤ１、Ｄ２を５ビットに設定して使用するようになされている。なおこの場合、６４×３２×３２（≒６５０００）色の表示が可能となる。
【００１５】
これによりこの場合、図６〜図９について上述した従来構成に係る液晶表示装置１においては、ディジタルアナログ変換回路３Ｄ、４Ｄにおける赤色用、青色用のブロックＢにおいて、無駄にトランジスタを設けていることになり、またその分、無駄に電力を消費していることになる。
【００１６】
このような無駄を省くことができれば、その分、表示部２の周辺構成に係る面積を小型化して、いわゆる狭額縁化を図ることができ、また消費電力を少なくすることができる。
【００１７】
本発明は以上の点を考慮してなされたもので、従来に比して消費電力を少なくし、狭額縁化し得るフラットディスプレイ装置、このフラットディスプレイ装置による携帯端末装置を提案しようとするものである。
【００１８】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置に適用して、表示部の一辺に沿って、駆動回路のうちの、表示部の緑色の画素の階調を設定する第１の階調設定回路を配置し、一辺に対向する表示部の他辺に沿って、駆動回路のうちの、表示部の赤色及び青色の画素の階調を設定する第２の階調設定回路を配置する。さらに第１の階調設定回路により設定される階調数を、第２の階調設定回路により設定される階調数より多くする。
【００１９】
また請求項４の発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置により所望の画像を表示する携帯端末装置に適用して、このフラットディスプレイ装置は、表示部の一辺に沿って、駆動回路のうちの、表示部の緑色の画素の階調を設定する第１の階調設定回路を配置し、一辺に対向する表示部の他辺に沿って、駆動回路のうちの、表示部の赤色及び青色の画素の階調を設定する第２の階調設定回路を配置してなるようにする。さらに第１の階調設定回路により設定される階調数を、第２の階調設定回路により設定される階調数より多くする。
【００２０】
請求項１又は請求項４の構成によれば、表示部の一辺に沿って、駆動回路のうちの、表示部の緑色の画素の階調を設定する第１の階調設定回路を配置し、一辺に対向する表示部の他辺に沿って、駆動回路のうちの、表示部の赤色及び青色の画素の階調を設定する第２の階調設定回路を配置することにより、緑色の画素に設定する階調数と、赤色及び青色の画素に設定する階調数とに応じて、それぞれ第１及び第２の階調設定回路を構成することができ、これにより緑色に比して赤色及び青色の階調数を小さくする場合、第２の階調設定回路における無駄を省略することができ、その分、従来に比して消費電力を低減し、狭額縁化を図ることができる。
【００２２】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００２３】
（１）第１の実施の形態
（１−１）第１の実施の形態の構成
図２は、本発明の実施の形態に係る携帯端末装置に係る画像表示部を示すブロック図である。この携帯端末装置は、例えば携帯電話、ＰＤＡ等であり、この画像表示部１１により所望の画像を表示する。このためこの画像表示部１１においては、画像処理回路１２に内蔵の画像メモリに画像データＤＲ、ＤＧ、ＤＢを格納し、この画像データＤＲ、ＤＧ、ＤＢを順次液晶表示装置１３に出力する。またこの画像データＤＲ、ＤＧ、ＤＢの出力に同期して、マスタクロックＭＣＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣを出力する。
【００２４】
この携帯端末装置は、内蔵の液晶表示装置１３にこれら画像データＤＲ、ＤＧ、ＤＢ、マスタクロックＭＣＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣを入力し、この液晶表示装置１３により画像を表示する。ここでこの液晶表示装置１３は、マトリックス状に画素を配置してなる表示部１４と、この表示部１４の画素を駆動する駆動回路１５とをガラス基板上に一体に形成してなるフラットディスプレイ装置である。この実施の形態では、この表示部１４の画素が、液晶セル、この液晶セルをスイッチングするポリシリコンＴＦＴ、補助容量とにより構成される。
【００２５】
これに対して駆動回路１５は、インターフェース（ＩＦ）１６を介してマスタクロックＭＣＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣをタイミングジェネレータ（ＴＧ）１７に入力し、ここで各種動作基準のタイミング信号を生成する。ＤＣ−ＤＣコンバータ（ＤＤＣ）２１は、このタイミングジェネレータ１７で生成される所定のタイミング信号により動作して、この液晶表示装置１３に供給される電源ＶＤＤから各部の動作に必要な電源ＶＤＤ２、ＶＶＳＳ２、ＨＶＳＳ２等を生成する。
【００２６】
垂直駆動回路１８は、同様に、タイミングジェネレータ１７で生成される所定のタイミング信号により動作して、表示部１４のラインを選択する選択信号を出力する。基準電圧発生回路１９は、水平駆動回路２０の処理に必要な基準電圧を生成し、水平駆動回路２０は、画像データＤＲ、ＤＧ、ＤＢによる階調データにより表示部１４の対応する画素の階調を設定する。
【００２７】
図１は、この液晶表示装置１３のこれら水平駆動回路２０、垂直駆動回路１８、表示部１４の構成を詳細に示す平面図である。この液晶表示装置１３においては、赤色、青色の階調を示す画像データＤＲ、ＤＢが５ビットにより入力されるのに対し、緑色の階調を示す画像データＤＧが６ビットにより入力される。これに対応して水平駆動回路２０は、赤色用、青色用の水平駆動回路２０Ａ、緑色用の水平駆動回路２０Ｂとにより構成される。
【００２８】
ここで赤色用、青色用の水平駆動回路２０Ａは、表示部１４の上側、水平方向に延長する辺に沿って配置されるのに対し、緑色用の水平駆動回路２０Ｂは、この水平駆動回路２０Ａが配置されてなる辺と対向する表示部１４の下側、水平方向に延長する辺に沿って配置される。
【００２９】
これらによりこの液晶表示装置１３においては、５ビットによる階調データＤＲ、ＤＢにより表示部１４の階調を設定する階調設定回路である水平駆動回路２０Ａと、６ビットによる階調データＤＧにより表示部１４の階調を設定する階調設定回路である水平駆動回路２０Ｂとをそれぞれ表示部１４の上下に沿って配置して無駄な構成を省略するようになされ、その分、消費電力を少なくし、狭額縁化し得るようになされている。
【００３０】
すなわち赤色用、青色用の水平駆動回路２０Ａは、処理対象の画像データＤＲ、ＤＢである階調データが赤色用、青色用である点、全体が５ビットの階調データに対応するように構成されている点、赤色用、青色用の画素に対応する駆動信号を表示部１４に対して出力するようにコラム線への接続が設定されている点を除いて、図６について上述した水平駆動回路３と同一に構成される。またこれにより基準電圧発生回路１９においては、６ビットによる水平駆動回路２０Ｂに出力する基準信号Ｖ０Ｂ〜Ｖ６３Ｂを間引いて、５ビットによる水平駆動回路２０Ａに基準信号Ｖ０Ａ〜Ｖ３１Ａを出力する。
【００３１】
具体的に、水平駆動回路２０Ａは、順次ラスタ走査の順序で入力される５ビットによる赤色、青色の画像データＤＲ、ＤＢを、サンプリングラッチ２０ＡＡを構成する複数のラッチで順次循環的にラッチし、この複数のラッチ結果をライン単位で同時並列的に第２ラッチ２０ＡＢでラッチする。また続くレベルシフタ２０ＡＣにより各ビットの信号レベルをレベルシフトさせ、ディジタルアナログ変換回路（ＤＡＣ）２０ＡＤによりアナログディジタル変換処理する。これにより水平駆動回路２０Ａは、ライン単位で、表示部１４の赤色及び青色の画素の階調を設定する駆動信号ＯＵＴを生成するようになされ、これにより表示部１４の赤色及び青色の画素の階調を設定する第２の階調設定回路を構成するようになされている。
【００３２】
これにより水平駆動回路２０Ａにおいては、図６において表示部２の上側に配置した水平駆動回路３に比して、サンプリングラッチ２０ＡＡ、第２ラッチ２０ＡＢ、レベルシフタ２０ＡＣ、ディジタルアナログ変換回路（ＤＡＣ）２０ＡＤで処理するビット数を少なくし得、その分、構成を簡略化して狭額縁化し、さらには消費電力を少なくすることができるようになされている。
【００３３】
すなわち図３は、この水平駆動回路２０Ａのディジタルアナログ変換回路２０ＡＤの構成を示す接続図である。このディジタルアナログ変換回路２０ＡＤにおいては、Ｐチャンネル及びＮチャンネルの導電型ＭＯＳトランジスタにより、階調データＤＲ、ＤＢの各ビットの論理値によりそれぞれオンオフ動作するスイッチ回路が構成され、このスイッチ回路の直列回路Ｃ０〜Ｃ３２がこの水平駆動回路２０Ａによる階調に対応して複数個（この場合３２個）配置される。
【００３４】
直列回路Ｃ０〜Ｃ３２は、一端が対応する基準電圧Ｖ０Ａ〜Ｖ３１Ａに接続され、他端がコラム線に接続され、これにより水平駆動回路２０Ａにおいては、階調データに基づいて、各階調に対応する基準電圧を対応する直列回路により選択して画素の階調を設定するようになされている。直列回路Ｃ０〜Ｃ３１は、このコラム線の延長方向に順次配置されて、各画素に対応するブロックＢが形成され、この実施の形態においては、６ビットによる階調データを処理する場合、このブロックＢを構成する直列回路の数が６４個必要なのに対し、この実施の形態では５ビットにより３２個で足り、これにより表示部１４の上部について、大幅に狭額縁化し得るようになされている。
【００３５】
なおこのようにして赤色、青色の画像データＤＲ、ＤＢの処理を水平駆動回路２０Ａに割り当てるようにすると、水平駆動回路２０Ａにおいては、奇数列又は偶数列を処理する場合に比して、水平方向の配列が密になる。すなわち奇数列又は偶数列により処理する場合は、図９により示すように、液晶セルの水平方向の繰り返し周期の２倍の周期により、各ブロックＢを配置することが必要になり、例えばこの繰り返し周期が８０〔μｍ〕の場合、ブロックＢを１６０〔μｍ〕以下の幅により作成することが必要になる。これに対して赤色、青色の画像データＤＲ、ＤＢの処理を水平駆動回路２０Ａに割り当てる場合、液晶セルの水平方向の繰り返し周期が８０〔μｍ〕の場合、３倍の２４０〔μｍ〕の幅に、２つのブロックＢを配置することが必要になる。しかしながらこの横方向の幅については、従来から十分に余裕があり、この実施の形態では、ビット数が少ない分、この横方向の構成も簡略化されていることにより、十分に各ブロックＢを配置することができる。
【００３６】
これに対して緑色用の水平駆動回路２０Ｂは、６ビットによる緑色の画像データＤＧを順次処理して、緑色の画素に対応する駆動信号ＯＵＴを生成するように構成される。すなわち水平駆動回路２０Ｂは、順次ラスタ走査の順序で入力される６ビットによる緑色の画像データＤＧを、サンプリングラッチ２０ＢＡを構成する複数のラッチで順次循環的にラッチし、この複数のラッチ結果をライン単位で同時並列的に第２ラッチ２０ＢＢでラッチする。また続くレベルシフタ２０ＢＣにより各ビットの信号レベルをレベルシフトさせ、ディジタルアナログ変換回路（ＤＡＣ）２０ＢＤによりアナログディジタル変換処理する。これにより水平駆動回路２０Ｂは、ライン単位で、表示部の緑色の画素の階調を設定する駆動信号ＯＵＴを生成するようになされ、これにより表示部の緑色の画素の階調を設定する第１の水平駆動回路を構成するようになされている。
【００３７】
このようにして緑色用の階調データだけを処理する水平駆動回路２０Ｂにおいては、奇数列又は偶数列を処理する場合に比して、駆動対象の画素数が少なくなることにより、水平方向の配列が粗になる。この実施の形態では、この粗となった水平方向の配列を狭額縁化に役立てる。
【００３８】
すなわち図４は、この緑色用の水平駆動回路２０Ｂのディジタルアナログ変換回路２０ＢＤを示す接続図である。このディジタルアナログ変換回路２０ＢＤにおいては、ディジタルアナログ変換回路２０ＡＤと同様に、Ｐチャンネル及びＮチャンネルの導電型ＭＯＳトランジスタにより、階調データＤＧの各ビットの論理値によりそれぞれオンオフ動作するスイッチ回路が構成され、このスイッチ回路の直列回路Ｃ０〜Ｃ６３がこの水平駆動回路２０Ａによる階調に対応して複数個（この場合６４個）配置される。
【００３９】
直列回路Ｃ０〜Ｃ６３は、一端が対応する基準電圧Ｖ０Ａ〜Ｖ６３Ａに接続され、他端がコラム線に接続され、これにより水平駆動回路２０Ｂにおいても、階調データＤＧに基づいて、各階調に対応する基準電圧Ｖ０Ａ〜Ｖ６３Ａを対応する直列回路Ｃ０〜Ｃ６３により選択して画素の階調を設定するようになされている。直列回路Ｃ０〜Ｃ６４は、コラム線を間に挟んで、水平方向に並ぶように１対の直列回路Ｃ０及びＣ１、……、Ｃ６２及びＣ６３が配置され、各１対の直列回路Ｃ０及びＣ１、……、Ｃ６２及びＣ６３によるユニットが、コラム線の延長方向に並んで画素に対応するブロックＢを形成するようになされている。この実施の形態においては、この横方向に並ぶ１対の直列回路が、隣接する基準電圧を選択する直列回路に設定される。
【００４０】
これによりこの実施の形態において、水平駆動回路２０Ｂは、６ビットによる階調データＤＧによる６４階調の駆動信号を出力するにも係わらず、５ビットにる階調データＤＲ、ＤＢを処理する水平駆動回路２０Ａのディジタルアナログ変換回路２０ＡＤと同様に、コモン線の延長方向については、３２個の直列回路が並ぶように形成され、これによりこの実施の形態では、表示部１４の下側についても狭額縁化し得るようになされている。
【００４１】
（１−２）第１の実施の形態の動作
以上の構成において、この携帯端末装置では（図２）、ホームページをアクセスして取得した画像に係る画像データ、撮像手段を介して取得した画像データ等が画像処理回路１２に内蔵の画像メモリに保持され、この画像メモリに保持された画像データが液晶表示装置１３に同期信号等と共に入力される。このとき画像データは、緑色の画像データＤＧが６ビットにより取得されて画像メモリに保持された後、出力されるのに対し、赤色及び青色の画像データＤＲ、ＤＢが５ビットにより取得されて画像メモリに保持された後、出力され、これによりこの携帯端末装置では、画像データの表示に十分な階調に対応するビット数により処理して、この画像データの処理に係る一連の処理系の構成を簡略化し得るようになされている。
【００４２】
このようにして入力される画像データＤＲ、ＤＧ、ＤＢは、水平駆動回路２０により各画素の階調に対応する駆動信号に変換されて表示部１４に出力され、垂直駆動回路１８によるラインの選択により、この駆動信号が対応するラインの画素に供給され、これによりこの画像データＤＲ、ＤＧ、ＤＢにより画像が表示部１４で表示される。
【００４３】
このようにして画像データＤＲ、ＤＧ、ＤＢにより階調を設定するにつき、画像データＤＲ、ＤＧ、ＤＢのうち、５ビットによる赤色及び青色の画像データＤＲ及びＤＢは（図１）、表示部１４の上側に沿って配置された水平駆動回路２０Ａによりまとめて処理されて対応する画素の駆動信号が生成されるのに対し、残る６ビットによる緑色の画像データＤＧにおいては、表示部の上側に沿って配置された水平駆動回路２０Ｂによりまとめて処理されて対応する画素の駆動信号が生成される。これにより液晶表示装置１３においては、表示部１４の上側の水平駆動回路２０Ａを５ビットに対応するように構成し得、その分、無駄な構成を省略して消費電力を低減し、狭額縁化することができる（図３）。
【００４４】
すなわち例えばディジタルアナログ変換回路２０ＡＤにおいては、階調を指示する階調データである画像データの各ビットの論理値によりそれぞれオンオフ動作するスイッチ回路の直列回路を、階調に対応して複数個配置し、階調データに基づいて、各階調に対応する基準電圧を対応する直列回路により選択して画素の階調を設定するようにして、この直列回路を、表示部１４の上側一辺と直交する方向に並んで配置して１つの画素に対応するブロックＢを形成し、このブロックＢを先の一辺に沿った方向に並んで配置するようにして、ブロックＢを構成する直列回路の数を従来の１／２にし得、これにより狭額縁化することができる。
【００４５】
これに対して下側に配置した６ビットの処理系である緑色用の水平駆動回路２０Ｂにおいては、上側の水平駆動回路２０Ａが赤色及び青色による２系統の画像データＤＲ、ＤＢを処理するのに対し、緑色による１系統の画像データＤＧを処理することから、水平方向に余裕が生まれる。これによりこの実施の形態では、図４に示すように、ディジタルアナログ変換回路２０ＢＤにおいて、階調データに基づいて対応する基準電圧を選択する直列回路を、水平方向に並んで配置して１対の直列回路によるユニットを形成し、このユニットをコラム線の延長方向に並んで配置して１つの画素に対応するブロックＢが形成し、このブロックＢを水平方向に並んで配置するようになされ、これによりこの水平駆動回路２０Ｂ側においても、ブロックを構成する直列回路の段数を従来の１／２にして狭額縁化することができる。
【００４６】
（１−３）第１の実施の形態の効果
以上の構成によれば、表示部１４の対向する辺の一方に沿って緑色用の水平駆動回路２０Ｂを配置し、他方に沿って赤色用及び緑色用の水平駆動回路２０Ａを配置することにより、各水平駆動回路２０Ａ、２０Ｂを画像データのビット数に対応するように設定して無駄を省略し得、その分、従来に比して消費電力を少なくし、狭額縁化することができる。
【００４７】
すなわち緑色用の水平駆動回路２０Ｂにより設定される階調数が、赤色用及び緑色用の水平駆動回路２０Ａにより設定される階調数より多くなるように設定する場合に、各水平駆動回路２０Ａ、２０Ｂを画像データのビット数に対応するように設定して無駄を省略し、従来に比して消費電力を少なくし、狭額縁化することができる。
【００４８】
またこの緑色用の水平駆動回路２０Ｂにおいて、基準電圧を選択するスイッチによる直列回路を水平方向に並べて１対の直列回路によるユニットを形成し、このユニットをコラム線の延長方向に並んで配置して１つの画素に対応するブロックＢを形成することにより、この緑色用の水平駆動回路２０Ｂ側についても、狭額縁化することができる。
【００４９】
（２）第２の実施の形態
図５は、図１との対比により本発明の第２の実施の形態に係る携帯端末装置に適用される液晶表示装置３３を示す平面図である。この液晶表示装置３３では、５ビットによる水平駆動回路２０Ａに近接して配置した基準電圧発生回路１９Ａにより、５ビットによる階調に対応する基準信号Ｖ０Ａ〜Ｖ３２Ａを生成して水平駆動回路２０Ａに供給する。また６ビットによる水平駆動回路２０Ｂに近接して配置した基準電圧発生回路１９Ｂにより、６ビットによる階調に対応する基準信号Ｖ０Ｂ〜Ｖ６３Ｂを生成して水平駆動回路２０Ｂに供給する。なおこの実施の形態では、この基準信号の生成に係る基準電圧発生回路１９Ａ及び１９Ｂの構成が異なる点を除いて、第１の実施の形態と同一に構成される。
【００５０】
この実施の形態によれば、それぞれ水平駆動回路２０Ａ及び２０Ｂに近接して配置した基準電圧発生回路で基準電圧を生成することにより、この基準電圧の引回しに係る配線のスペースを省略することができ、横方向についても狭額縁化することができる。またそれぞれ水平駆動回路２０Ａ及び２０Ｂにおいては、赤色、青色及び緑色による画素に対応することにより、このように専用の基準電圧発生回路を設けるようにして、基準電圧がばらついた場合でも、図６について説明した奇数列、偶数列により分けて処理する場合のような縦縞等の発生を有効に回避することができる。
【００５１】
（３）他の実施の形態
なお上述の実施の形態においては、それぞれ６ビット及び５ビットによる画像データを処理して画像を表示する場合について述べたが、本発明はこれに限らず、種々のビット数により処理する場合に、広く適用することができる。なおこの場合に、青色、赤色でビット数が異なる場合でも広く適用することができる。
【００５２】
また上述の実施の形態においては、液晶セルによる画素を駆動する場合について述べたが、本発明はこれに限らず、種々の表示手段により画素を構成するフラットディスプレイ装置に広く適用することができる。
【００５３】
【発明の効果】
上述のように本発明によれば、表示部の対向する辺の一方に沿って緑色用の階調設定回路を配置し、他方に沿って赤色用及び青色用の階調設定回路を配置することにより、従来に比して消費電力を少なくし、狭額縁化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る液晶表示部を示す平面図である。
【図２】図１の液晶表示部による携帯端末装置を示すブロック図である。
【図３】図１の液晶表示部における水平駆動回路２０Ａのディジタルアナログ変換回路２０ＡＤの説明に供する接続図である。
【図４】図１の液晶表示部における水平駆動回路２０Ｂのディジタルアナログ変換回路２０ＢＤの説明に供する接続図である。
【図５】本発明の第２の実施の形態に係る液晶表示部を示す平面図である。
【図６】従来の液晶表示装置を示す平面図である。
【図７】基準電圧発生回路の配置の説明に供する平面図である。
【図８】図６の液晶表示装置におけるディジタルアナログ変換回路を示す接続図である。
【図９】図８の各トランジスタをスイッチにより置き換えて示す接続図である。
【符号の説明】
１、１３、３３……液晶表示装置、２、１４……表示部、３、４、２０Ａ、２０Ｂ……水平駆動回路、３Ｄ、４Ｄ、２０ＡＤ、２０ＢＤ……ディジタルアナログ変換回路、５、１８……垂直駆動回路、７、１９、１９Ａ、１９Ｂ……基準電圧発生回路、１１……携帯端末装置
【発明の属する技術分野】
本発明は、フラットディスプレイ装置及び携帯端末装置に関し、例えば液晶表示装置、液晶表示装置を用いたＰＤＡ（Personal Digital Assisiants ）、携帯電話等に適用することができる。本発明は、表示部の対向する辺の一方に沿って緑色用の階調設定回路を配置し、他方に沿って赤色用及び青色用の階調設定回路を配置することにより、従来に比して消費電力を少なくし、狭額縁化し得るようにする。
【０００２】
【従来の技術】
近年、例えばＰＤＡ、携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆動回路を一体に構成するものが提供されるようになされている。
【０００３】
すなわち図６は、この種の液晶表示装置を示す平面図である。この液晶表示装置１は、液晶セル、この液晶セルのスイッチング素子であるポリシリコンＴＦＴ（Thin Film Transistor；薄膜トランジスタ）、補助容量とにより各画素が形成され、この画素をマトリックス状に配置して矩形形状による表示部２が形成される。液晶表示装置１は、この表示部２の対向する上下の辺に沿って、それぞれ水平駆動回路３、４が形成され、残る縦方向に延長する２辺のうちの１辺に沿って垂直駆動回路５が形成される。
【０００４】
ここで水平駆動回路３、４は、それぞれ表示部２の奇数列及び偶数列を構成する画素の階調を設定する。すなわちこの液晶表示装置１は、上端部に形成された入力部６を介してそれぞれ奇数列用及び偶数列用の階調データＤ１、Ｄ２がラスタ走査順に入力され、水平駆動回路３、４は、サンプリングラッチ３Ａ、４Ａにおいて、ライン方向の画素の配列に対応してなる複数のラッチによりこの画像データを順次循環的にラッチする。これにより水平駆動回路３、４は、それぞれラスタ走査順で入力される階調データＤ１、Ｄ２をライン単位で区切ってサンプリングラッチ３Ａ、４Ａに一時保持する。
【０００５】
第２ラッチ３Ｂ、４Ｂは、サンプリングラッチ３Ａ、４Ａを構成する各ラッチのラッチ結果を水平走査の周期で同時並列的にラッチし、これによりこのようにしてライン単位による階調データＤ１、Ｄ２をライン単位でまとめて続くレベルシフタ３Ｃ、４Ｃに出力する。
【０００６】
レベルシフタ３Ｃ、４Ｃは、続くディジタルアナログ変換回路（ＤＡＣ：Digital to Analog Converter ）３Ｄ、４Ｄを構成する導電型（Ｎチャネル／Ｐチャネル）のＭＯＳ（Metal Oxide Semiconductor ）トランジスタを駆動し得るように、このようにして第２ラッチ３Ｂ、４Ｂにより同時並列的に出力される階調データＤ１、Ｄ２をレベルシフトさせて出力する。続くディジタルアナログ変換回路３Ｄ、４Ｄは、これらの階調データＤ１、Ｄ２に対応する駆動電圧をそれぞれ生成して出力する。水平駆動回路３、４は、このようにして形成される複数系統の駆動電圧が表示部２のコラム線（列線）に供給され、これにより各コラム線においては、それぞれ奇数列及び偶数列について、縦方向に連続する画素の階調データＤ１、Ｄ２に対応する駆動電圧に、順次循環的に設定されるようになされている。
【０００７】
垂直駆動回路５においては、このコラム線における駆動電圧の設定に対応して、表示部２のロー線（行線）を順次選択して対応する画素のＴＦＴをオン状態に設定する。これにより液晶表示装置１においては、階調データＤ１、Ｄ２による所望の画像を表示し得るようになされている。
【０００８】
このようにして構成されてなる液晶表示装置においては、例えば特開２０００−２４２２０９号公報に開示されているように、階調データＤ１、Ｄ２による各階調に対応する複数系統の基準電圧を階調データＤ１、Ｄ２に応じて選択することにより、駆動電圧を生成する方式（いわゆる基準電圧選択型である）によるディジタルアナログ変換回路３Ｄ、４Ｄが採用されるようになされている。この場合、図６との対比により図７に示すように、液晶表示装置１においては、この複数系統の基準電圧を生成する基準電圧発生回路７を、表示部２の残る一辺の、水平駆動回路３及び４から等距離の位置に配置し、水平駆動回路３及び４の双方に、この基準電圧発生回路７から基準電圧を供給するようになされ、これにより奇数列と偶数列とにおける基準電圧のばらつきを防止し、このばらつきによる縦すじ等の発生を有効に回避するようになされている。
【０００９】
これに対して図８は、この基準電圧選択型によるディジタルアナログ変換回路３Ｄ、４Ｄを示す接続図である。ディジタルアナログ変換回路３Ｄ、４Ｄは、階調データＤ１、Ｄ２の各ビットｂ０〜ｂ５の論理値によりそれぞれオンオフ動作するスイッチ回路による直列回路Ｃ０〜Ｃ６３が階調に対応して複数個設けられ、これらの直列回路Ｃ０〜Ｃ６３の一端にそれぞれ各基準電圧Ｖ０〜Ｖ６３が供給され、これら直列回路Ｃ０〜Ｃ６３の他端がコラム線ＯＵＴに接続される。なおこの図８は、階調データＤ１、Ｄ２が６ビットの場合であり、スイッチ回路は、導電型（Ｎチャネル／Ｐチャネル）のＭＯＳトランジスタにより形成され、階調データＤ１の値に応じて対応する基準電圧を選択し得るように、Ｎチャンネル及びＰチャンネルが配置される。これによりディジタルアナログ変換回路３Ｄ、４Ｄは、階調データＤ１、Ｄ２に応じて基準電圧Ｖ０〜Ｖ６３を選択して出力するようになされている。なお図９は、各トランジスタをスイッチにより置き換えて示す接続図である。
【００１０】
このようにして形成されるディジタルアナログ変換回路３Ｄ、４Ｄにおいては、基準電圧Ｖ０〜Ｖ６３を選択する直列回路Ｃ０〜Ｃ６３の他端が表示部２のコラム線ＯＵＴに接続され、このコラム線ＯＵＴにあっては、この水平駆動回路３、４が配置されてなる辺と直交する方向に延長することにより、この直交する方向である垂直方向に並んでこれらの直列回路Ｃ０〜Ｃ６３が配置されて１つの画素に対応する直列回路Ｃ０〜Ｃ６３のブロックＢが形成される（図９）。またこのブロックＢが、水平駆動回路３、４が配置されてなる表示部２の辺に沿って水平方向に連続するように配置される。またこれにより基準電圧Ｖ０〜Ｖ６３においては、水平方向に延長する配線によりこの水平方向に連続するブロックＢで共通に使用するように設定され、これにより液晶表示装置１においては、限られた基板上のスペースを効率良く利用するようになされている。
【００１１】
またそれぞれ奇数列及び偶数列においては、赤色用、青色用、緑色用の画素の繰り返しにより形成されていることにより、この水平方向に連続するブロックＢが順次循環的に赤色用、青色用、緑色用の画素の駆動に割り当てられ、画素の繰り返しピッチＰの２倍のピッチによりブロックＢが配置されるようになされている。
【００１２】
【特許文献１】
特開２０００−２４２２０９号公報
【００１３】
【発明が解決しようとする課題】
ところでこのように赤色用、青色用、緑色用の画素の繰り返しに対応して直列回路のブロックＢを順次配置し、基準電圧Ｖ０〜Ｖ６３をこれらブロックＢに共通に供給する場合、基準電圧Ｖ０〜Ｖ６３による階調をＮと置くと、Ｎ×Ｎ×Ｎ色の表示が可能となる。この場合、基準電圧Ｖ０〜Ｖ６３に対応する階調データＤ１、Ｄ２においては、Ｎ＝２n により表して２の３×ｎ乗色の表示が可能になり、階調データＤ１、Ｄ２が６ビットの場合、約２６００００色の表現が可能になる。
【００１４】
これに対して携帯端末装置等においては、このような２６００００色もの高い色表現能力は求められず、一般に、緑色用の階調データＤ１、Ｄ２を６ビットに設定し、赤色用、青色用については階調データＤ１、Ｄ２を５ビットに設定して使用するようになされている。なおこの場合、６４×３２×３２（≒６５０００）色の表示が可能となる。
【００１５】
これによりこの場合、図６〜図９について上述した従来構成に係る液晶表示装置１においては、ディジタルアナログ変換回路３Ｄ、４Ｄにおける赤色用、青色用のブロックＢにおいて、無駄にトランジスタを設けていることになり、またその分、無駄に電力を消費していることになる。
【００１６】
このような無駄を省くことができれば、その分、表示部２の周辺構成に係る面積を小型化して、いわゆる狭額縁化を図ることができ、また消費電力を少なくすることができる。
【００１７】
本発明は以上の点を考慮してなされたもので、従来に比して消費電力を少なくし、狭額縁化し得るフラットディスプレイ装置、このフラットディスプレイ装置による携帯端末装置を提案しようとするものである。
【００１８】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置に適用して、表示部の一辺に沿って、駆動回路のうちの、表示部の緑色の画素の階調を設定する第１の階調設定回路を配置し、一辺に対向する表示部の他辺に沿って、駆動回路のうちの、表示部の赤色及び青色の画素の階調を設定する第２の階調設定回路を配置する。さらに第１の階調設定回路により設定される階調数を、第２の階調設定回路により設定される階調数より多くする。
【００１９】
また請求項４の発明においては、マトリックス状に画素を配置してなる表示部と、表示部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置により所望の画像を表示する携帯端末装置に適用して、このフラットディスプレイ装置は、表示部の一辺に沿って、駆動回路のうちの、表示部の緑色の画素の階調を設定する第１の階調設定回路を配置し、一辺に対向する表示部の他辺に沿って、駆動回路のうちの、表示部の赤色及び青色の画素の階調を設定する第２の階調設定回路を配置してなるようにする。さらに第１の階調設定回路により設定される階調数を、第２の階調設定回路により設定される階調数より多くする。
【００２０】
請求項１又は請求項４の構成によれば、表示部の一辺に沿って、駆動回路のうちの、表示部の緑色の画素の階調を設定する第１の階調設定回路を配置し、一辺に対向する表示部の他辺に沿って、駆動回路のうちの、表示部の赤色及び青色の画素の階調を設定する第２の階調設定回路を配置することにより、緑色の画素に設定する階調数と、赤色及び青色の画素に設定する階調数とに応じて、それぞれ第１及び第２の階調設定回路を構成することができ、これにより緑色に比して赤色及び青色の階調数を小さくする場合、第２の階調設定回路における無駄を省略することができ、その分、従来に比して消費電力を低減し、狭額縁化を図ることができる。
【００２２】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００２３】
（１）第１の実施の形態
（１−１）第１の実施の形態の構成
図２は、本発明の実施の形態に係る携帯端末装置に係る画像表示部を示すブロック図である。この携帯端末装置は、例えば携帯電話、ＰＤＡ等であり、この画像表示部１１により所望の画像を表示する。このためこの画像表示部１１においては、画像処理回路１２に内蔵の画像メモリに画像データＤＲ、ＤＧ、ＤＢを格納し、この画像データＤＲ、ＤＧ、ＤＢを順次液晶表示装置１３に出力する。またこの画像データＤＲ、ＤＧ、ＤＢの出力に同期して、マスタクロックＭＣＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣを出力する。
【００２４】
この携帯端末装置は、内蔵の液晶表示装置１３にこれら画像データＤＲ、ＤＧ、ＤＢ、マスタクロックＭＣＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣを入力し、この液晶表示装置１３により画像を表示する。ここでこの液晶表示装置１３は、マトリックス状に画素を配置してなる表示部１４と、この表示部１４の画素を駆動する駆動回路１５とをガラス基板上に一体に形成してなるフラットディスプレイ装置である。この実施の形態では、この表示部１４の画素が、液晶セル、この液晶セルをスイッチングするポリシリコンＴＦＴ、補助容量とにより構成される。
【００２５】
これに対して駆動回路１５は、インターフェース（ＩＦ）１６を介してマスタクロックＭＣＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣをタイミングジェネレータ（ＴＧ）１７に入力し、ここで各種動作基準のタイミング信号を生成する。ＤＣ−ＤＣコンバータ（ＤＤＣ）２１は、このタイミングジェネレータ１７で生成される所定のタイミング信号により動作して、この液晶表示装置１３に供給される電源ＶＤＤから各部の動作に必要な電源ＶＤＤ２、ＶＶＳＳ２、ＨＶＳＳ２等を生成する。
【００２６】
垂直駆動回路１８は、同様に、タイミングジェネレータ１７で生成される所定のタイミング信号により動作して、表示部１４のラインを選択する選択信号を出力する。基準電圧発生回路１９は、水平駆動回路２０の処理に必要な基準電圧を生成し、水平駆動回路２０は、画像データＤＲ、ＤＧ、ＤＢによる階調データにより表示部１４の対応する画素の階調を設定する。
【００２７】
図１は、この液晶表示装置１３のこれら水平駆動回路２０、垂直駆動回路１８、表示部１４の構成を詳細に示す平面図である。この液晶表示装置１３においては、赤色、青色の階調を示す画像データＤＲ、ＤＢが５ビットにより入力されるのに対し、緑色の階調を示す画像データＤＧが６ビットにより入力される。これに対応して水平駆動回路２０は、赤色用、青色用の水平駆動回路２０Ａ、緑色用の水平駆動回路２０Ｂとにより構成される。
【００２８】
ここで赤色用、青色用の水平駆動回路２０Ａは、表示部１４の上側、水平方向に延長する辺に沿って配置されるのに対し、緑色用の水平駆動回路２０Ｂは、この水平駆動回路２０Ａが配置されてなる辺と対向する表示部１４の下側、水平方向に延長する辺に沿って配置される。
【００２９】
これらによりこの液晶表示装置１３においては、５ビットによる階調データＤＲ、ＤＢにより表示部１４の階調を設定する階調設定回路である水平駆動回路２０Ａと、６ビットによる階調データＤＧにより表示部１４の階調を設定する階調設定回路である水平駆動回路２０Ｂとをそれぞれ表示部１４の上下に沿って配置して無駄な構成を省略するようになされ、その分、消費電力を少なくし、狭額縁化し得るようになされている。
【００３０】
すなわち赤色用、青色用の水平駆動回路２０Ａは、処理対象の画像データＤＲ、ＤＢである階調データが赤色用、青色用である点、全体が５ビットの階調データに対応するように構成されている点、赤色用、青色用の画素に対応する駆動信号を表示部１４に対して出力するようにコラム線への接続が設定されている点を除いて、図６について上述した水平駆動回路３と同一に構成される。またこれにより基準電圧発生回路１９においては、６ビットによる水平駆動回路２０Ｂに出力する基準信号Ｖ０Ｂ〜Ｖ６３Ｂを間引いて、５ビットによる水平駆動回路２０Ａに基準信号Ｖ０Ａ〜Ｖ３１Ａを出力する。
【００３１】
具体的に、水平駆動回路２０Ａは、順次ラスタ走査の順序で入力される５ビットによる赤色、青色の画像データＤＲ、ＤＢを、サンプリングラッチ２０ＡＡを構成する複数のラッチで順次循環的にラッチし、この複数のラッチ結果をライン単位で同時並列的に第２ラッチ２０ＡＢでラッチする。また続くレベルシフタ２０ＡＣにより各ビットの信号レベルをレベルシフトさせ、ディジタルアナログ変換回路（ＤＡＣ）２０ＡＤによりアナログディジタル変換処理する。これにより水平駆動回路２０Ａは、ライン単位で、表示部１４の赤色及び青色の画素の階調を設定する駆動信号ＯＵＴを生成するようになされ、これにより表示部１４の赤色及び青色の画素の階調を設定する第２の階調設定回路を構成するようになされている。
【００３２】
これにより水平駆動回路２０Ａにおいては、図６において表示部２の上側に配置した水平駆動回路３に比して、サンプリングラッチ２０ＡＡ、第２ラッチ２０ＡＢ、レベルシフタ２０ＡＣ、ディジタルアナログ変換回路（ＤＡＣ）２０ＡＤで処理するビット数を少なくし得、その分、構成を簡略化して狭額縁化し、さらには消費電力を少なくすることができるようになされている。
【００３３】
すなわち図３は、この水平駆動回路２０Ａのディジタルアナログ変換回路２０ＡＤの構成を示す接続図である。このディジタルアナログ変換回路２０ＡＤにおいては、Ｐチャンネル及びＮチャンネルの導電型ＭＯＳトランジスタにより、階調データＤＲ、ＤＢの各ビットの論理値によりそれぞれオンオフ動作するスイッチ回路が構成され、このスイッチ回路の直列回路Ｃ０〜Ｃ３２がこの水平駆動回路２０Ａによる階調に対応して複数個（この場合３２個）配置される。
【００３４】
直列回路Ｃ０〜Ｃ３２は、一端が対応する基準電圧Ｖ０Ａ〜Ｖ３１Ａに接続され、他端がコラム線に接続され、これにより水平駆動回路２０Ａにおいては、階調データに基づいて、各階調に対応する基準電圧を対応する直列回路により選択して画素の階調を設定するようになされている。直列回路Ｃ０〜Ｃ３１は、このコラム線の延長方向に順次配置されて、各画素に対応するブロックＢが形成され、この実施の形態においては、６ビットによる階調データを処理する場合、このブロックＢを構成する直列回路の数が６４個必要なのに対し、この実施の形態では５ビットにより３２個で足り、これにより表示部１４の上部について、大幅に狭額縁化し得るようになされている。
【００３５】
なおこのようにして赤色、青色の画像データＤＲ、ＤＢの処理を水平駆動回路２０Ａに割り当てるようにすると、水平駆動回路２０Ａにおいては、奇数列又は偶数列を処理する場合に比して、水平方向の配列が密になる。すなわち奇数列又は偶数列により処理する場合は、図９により示すように、液晶セルの水平方向の繰り返し周期の２倍の周期により、各ブロックＢを配置することが必要になり、例えばこの繰り返し周期が８０〔μｍ〕の場合、ブロックＢを１６０〔μｍ〕以下の幅により作成することが必要になる。これに対して赤色、青色の画像データＤＲ、ＤＢの処理を水平駆動回路２０Ａに割り当てる場合、液晶セルの水平方向の繰り返し周期が８０〔μｍ〕の場合、３倍の２４０〔μｍ〕の幅に、２つのブロックＢを配置することが必要になる。しかしながらこの横方向の幅については、従来から十分に余裕があり、この実施の形態では、ビット数が少ない分、この横方向の構成も簡略化されていることにより、十分に各ブロックＢを配置することができる。
【００３６】
これに対して緑色用の水平駆動回路２０Ｂは、６ビットによる緑色の画像データＤＧを順次処理して、緑色の画素に対応する駆動信号ＯＵＴを生成するように構成される。すなわち水平駆動回路２０Ｂは、順次ラスタ走査の順序で入力される６ビットによる緑色の画像データＤＧを、サンプリングラッチ２０ＢＡを構成する複数のラッチで順次循環的にラッチし、この複数のラッチ結果をライン単位で同時並列的に第２ラッチ２０ＢＢでラッチする。また続くレベルシフタ２０ＢＣにより各ビットの信号レベルをレベルシフトさせ、ディジタルアナログ変換回路（ＤＡＣ）２０ＢＤによりアナログディジタル変換処理する。これにより水平駆動回路２０Ｂは、ライン単位で、表示部の緑色の画素の階調を設定する駆動信号ＯＵＴを生成するようになされ、これにより表示部の緑色の画素の階調を設定する第１の水平駆動回路を構成するようになされている。
【００３７】
このようにして緑色用の階調データだけを処理する水平駆動回路２０Ｂにおいては、奇数列又は偶数列を処理する場合に比して、駆動対象の画素数が少なくなることにより、水平方向の配列が粗になる。この実施の形態では、この粗となった水平方向の配列を狭額縁化に役立てる。
【００３８】
すなわち図４は、この緑色用の水平駆動回路２０Ｂのディジタルアナログ変換回路２０ＢＤを示す接続図である。このディジタルアナログ変換回路２０ＢＤにおいては、ディジタルアナログ変換回路２０ＡＤと同様に、Ｐチャンネル及びＮチャンネルの導電型ＭＯＳトランジスタにより、階調データＤＧの各ビットの論理値によりそれぞれオンオフ動作するスイッチ回路が構成され、このスイッチ回路の直列回路Ｃ０〜Ｃ６３がこの水平駆動回路２０Ａによる階調に対応して複数個（この場合６４個）配置される。
【００３９】
直列回路Ｃ０〜Ｃ６３は、一端が対応する基準電圧Ｖ０Ａ〜Ｖ６３Ａに接続され、他端がコラム線に接続され、これにより水平駆動回路２０Ｂにおいても、階調データＤＧに基づいて、各階調に対応する基準電圧Ｖ０Ａ〜Ｖ６３Ａを対応する直列回路Ｃ０〜Ｃ６３により選択して画素の階調を設定するようになされている。直列回路Ｃ０〜Ｃ６４は、コラム線を間に挟んで、水平方向に並ぶように１対の直列回路Ｃ０及びＣ１、……、Ｃ６２及びＣ６３が配置され、各１対の直列回路Ｃ０及びＣ１、……、Ｃ６２及びＣ６３によるユニットが、コラム線の延長方向に並んで画素に対応するブロックＢを形成するようになされている。この実施の形態においては、この横方向に並ぶ１対の直列回路が、隣接する基準電圧を選択する直列回路に設定される。
【００４０】
これによりこの実施の形態において、水平駆動回路２０Ｂは、６ビットによる階調データＤＧによる６４階調の駆動信号を出力するにも係わらず、５ビットにる階調データＤＲ、ＤＢを処理する水平駆動回路２０Ａのディジタルアナログ変換回路２０ＡＤと同様に、コモン線の延長方向については、３２個の直列回路が並ぶように形成され、これによりこの実施の形態では、表示部１４の下側についても狭額縁化し得るようになされている。
【００４１】
（１−２）第１の実施の形態の動作
以上の構成において、この携帯端末装置では（図２）、ホームページをアクセスして取得した画像に係る画像データ、撮像手段を介して取得した画像データ等が画像処理回路１２に内蔵の画像メモリに保持され、この画像メモリに保持された画像データが液晶表示装置１３に同期信号等と共に入力される。このとき画像データは、緑色の画像データＤＧが６ビットにより取得されて画像メモリに保持された後、出力されるのに対し、赤色及び青色の画像データＤＲ、ＤＢが５ビットにより取得されて画像メモリに保持された後、出力され、これによりこの携帯端末装置では、画像データの表示に十分な階調に対応するビット数により処理して、この画像データの処理に係る一連の処理系の構成を簡略化し得るようになされている。
【００４２】
このようにして入力される画像データＤＲ、ＤＧ、ＤＢは、水平駆動回路２０により各画素の階調に対応する駆動信号に変換されて表示部１４に出力され、垂直駆動回路１８によるラインの選択により、この駆動信号が対応するラインの画素に供給され、これによりこの画像データＤＲ、ＤＧ、ＤＢにより画像が表示部１４で表示される。
【００４３】
このようにして画像データＤＲ、ＤＧ、ＤＢにより階調を設定するにつき、画像データＤＲ、ＤＧ、ＤＢのうち、５ビットによる赤色及び青色の画像データＤＲ及びＤＢは（図１）、表示部１４の上側に沿って配置された水平駆動回路２０Ａによりまとめて処理されて対応する画素の駆動信号が生成されるのに対し、残る６ビットによる緑色の画像データＤＧにおいては、表示部の上側に沿って配置された水平駆動回路２０Ｂによりまとめて処理されて対応する画素の駆動信号が生成される。これにより液晶表示装置１３においては、表示部１４の上側の水平駆動回路２０Ａを５ビットに対応するように構成し得、その分、無駄な構成を省略して消費電力を低減し、狭額縁化することができる（図３）。
【００４４】
すなわち例えばディジタルアナログ変換回路２０ＡＤにおいては、階調を指示する階調データである画像データの各ビットの論理値によりそれぞれオンオフ動作するスイッチ回路の直列回路を、階調に対応して複数個配置し、階調データに基づいて、各階調に対応する基準電圧を対応する直列回路により選択して画素の階調を設定するようにして、この直列回路を、表示部１４の上側一辺と直交する方向に並んで配置して１つの画素に対応するブロックＢを形成し、このブロックＢを先の一辺に沿った方向に並んで配置するようにして、ブロックＢを構成する直列回路の数を従来の１／２にし得、これにより狭額縁化することができる。
【００４５】
これに対して下側に配置した６ビットの処理系である緑色用の水平駆動回路２０Ｂにおいては、上側の水平駆動回路２０Ａが赤色及び青色による２系統の画像データＤＲ、ＤＢを処理するのに対し、緑色による１系統の画像データＤＧを処理することから、水平方向に余裕が生まれる。これによりこの実施の形態では、図４に示すように、ディジタルアナログ変換回路２０ＢＤにおいて、階調データに基づいて対応する基準電圧を選択する直列回路を、水平方向に並んで配置して１対の直列回路によるユニットを形成し、このユニットをコラム線の延長方向に並んで配置して１つの画素に対応するブロックＢが形成し、このブロックＢを水平方向に並んで配置するようになされ、これによりこの水平駆動回路２０Ｂ側においても、ブロックを構成する直列回路の段数を従来の１／２にして狭額縁化することができる。
【００４６】
（１−３）第１の実施の形態の効果
以上の構成によれば、表示部１４の対向する辺の一方に沿って緑色用の水平駆動回路２０Ｂを配置し、他方に沿って赤色用及び緑色用の水平駆動回路２０Ａを配置することにより、各水平駆動回路２０Ａ、２０Ｂを画像データのビット数に対応するように設定して無駄を省略し得、その分、従来に比して消費電力を少なくし、狭額縁化することができる。
【００４７】
すなわち緑色用の水平駆動回路２０Ｂにより設定される階調数が、赤色用及び緑色用の水平駆動回路２０Ａにより設定される階調数より多くなるように設定する場合に、各水平駆動回路２０Ａ、２０Ｂを画像データのビット数に対応するように設定して無駄を省略し、従来に比して消費電力を少なくし、狭額縁化することができる。
【００４８】
またこの緑色用の水平駆動回路２０Ｂにおいて、基準電圧を選択するスイッチによる直列回路を水平方向に並べて１対の直列回路によるユニットを形成し、このユニットをコラム線の延長方向に並んで配置して１つの画素に対応するブロックＢを形成することにより、この緑色用の水平駆動回路２０Ｂ側についても、狭額縁化することができる。
【００４９】
（２）第２の実施の形態
図５は、図１との対比により本発明の第２の実施の形態に係る携帯端末装置に適用される液晶表示装置３３を示す平面図である。この液晶表示装置３３では、５ビットによる水平駆動回路２０Ａに近接して配置した基準電圧発生回路１９Ａにより、５ビットによる階調に対応する基準信号Ｖ０Ａ〜Ｖ３２Ａを生成して水平駆動回路２０Ａに供給する。また６ビットによる水平駆動回路２０Ｂに近接して配置した基準電圧発生回路１９Ｂにより、６ビットによる階調に対応する基準信号Ｖ０Ｂ〜Ｖ６３Ｂを生成して水平駆動回路２０Ｂに供給する。なおこの実施の形態では、この基準信号の生成に係る基準電圧発生回路１９Ａ及び１９Ｂの構成が異なる点を除いて、第１の実施の形態と同一に構成される。
【００５０】
この実施の形態によれば、それぞれ水平駆動回路２０Ａ及び２０Ｂに近接して配置した基準電圧発生回路で基準電圧を生成することにより、この基準電圧の引回しに係る配線のスペースを省略することができ、横方向についても狭額縁化することができる。またそれぞれ水平駆動回路２０Ａ及び２０Ｂにおいては、赤色、青色及び緑色による画素に対応することにより、このように専用の基準電圧発生回路を設けるようにして、基準電圧がばらついた場合でも、図６について説明した奇数列、偶数列により分けて処理する場合のような縦縞等の発生を有効に回避することができる。
【００５１】
（３）他の実施の形態
なお上述の実施の形態においては、それぞれ６ビット及び５ビットによる画像データを処理して画像を表示する場合について述べたが、本発明はこれに限らず、種々のビット数により処理する場合に、広く適用することができる。なおこの場合に、青色、赤色でビット数が異なる場合でも広く適用することができる。
【００５２】
また上述の実施の形態においては、液晶セルによる画素を駆動する場合について述べたが、本発明はこれに限らず、種々の表示手段により画素を構成するフラットディスプレイ装置に広く適用することができる。
【００５３】
【発明の効果】
上述のように本発明によれば、表示部の対向する辺の一方に沿って緑色用の階調設定回路を配置し、他方に沿って赤色用及び青色用の階調設定回路を配置することにより、従来に比して消費電力を少なくし、狭額縁化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る液晶表示部を示す平面図である。
【図２】図１の液晶表示部による携帯端末装置を示すブロック図である。
【図３】図１の液晶表示部における水平駆動回路２０Ａのディジタルアナログ変換回路２０ＡＤの説明に供する接続図である。
【図４】図１の液晶表示部における水平駆動回路２０Ｂのディジタルアナログ変換回路２０ＢＤの説明に供する接続図である。
【図５】本発明の第２の実施の形態に係る液晶表示部を示す平面図である。
【図６】従来の液晶表示装置を示す平面図である。
【図７】基準電圧発生回路の配置の説明に供する平面図である。
【図８】図６の液晶表示装置におけるディジタルアナログ変換回路を示す接続図である。
【図９】図８の各トランジスタをスイッチにより置き換えて示す接続図である。
【符号の説明】
１、１３、３３……液晶表示装置、２、１４……表示部、３、４、２０Ａ、２０Ｂ……水平駆動回路、３Ｄ、４Ｄ、２０ＡＤ、２０ＢＤ……ディジタルアナログ変換回路、５、１８……垂直駆動回路、７、１９、１９Ａ、１９Ｂ……基準電圧発生回路、１１……携帯端末装置
Claims (6)
- マトリックス状に画素を配置してなる表示部と、前記表示部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置において、
前記表示部の一辺に沿って、前記駆動回路のうちの、前記表示部の緑色の画素の階調を設定する第１の階調設定回路を配置し、
前記一辺に対向する前記表示部の他辺に沿って、前記駆動回路のうちの、前記表示部の赤色及び青色の画素の階調を設定する第２の階調設定回路を配置し、
前記第１の階調設定回路により設定される階調数を、前記第２の階調設定回路により設定される階調数より多くした
ことを特徴とするフラットディスプレイ装置。 - 前記第１の階調設定回路は、
前記基板上に近接して配置された第１の基準電圧発生回路で作成される第１の基準電圧を選択して前記画素の階調を設定し、
前記第２の階調設定回路は、
前記基板上に近接して配置された第２の基準電圧発生回路で作成される第２の基準電圧を選択して前記画素の階調を設定する
ことを特徴とする請求項１に記載のフラットディスプレイ装置。 - 前記第１及び第２の階調設定回路は、
階調を指示する階調データの各ビットの論理値によりそれぞれオンオフ動作するスイッチ回路の直列回路が、階調に対応して複数個配置され、
前記階調データに基づいて、各階調に対応する基準電圧を対応する前記直列回路により選択して前記画素の階調を設定し、
前記第１の階調設定回路は、
前記直列回路の２つを前記一辺に沿った方向に並んで配置した１対の直列回路によるユニットが、前記一辺と直交する方向に並んで配置されて１つの前記画素に対応するブロックが形成され、
前記ブロックが前記一辺に沿った方向に並んで配置され、
前記第２の階調設定回路は、
前記直列回路が、前記一辺と直交する方向に並んで配置されて１つの前記画素に対応するブロックが形成され、
前記ブロックが前記一辺に沿った方向に並んで配置された
ことを特徴とする請求項１に記載のフラットディスプレイ装置。 - マトリックス状に画素を配置してなる表示部と、前記表示部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置により所望の画像を表示する携帯端末装置において、
前記フラットディスプレイ装置は、
前記表示部の一辺に沿って、前記駆動回路のうちの、前記表示部の緑色の画素の階調を設定する第１の階調設定回路を配置し、
前記一辺に対向する前記表示部の他辺に沿って、前記駆動回路のうちの、前記表示部の赤色及び青色の画素の階調を設定する第２の階調設定回路を配置し、
前記第１の階調設定回路により設定される階調数を、前記第２の階調設定回路により設定される階調数より多くした
ことを特徴とする携帯端末装置。 - 前記第１の階調設定回路は、
前記基板上に近接して配置された第１の基準電圧発生回路で作成される第１の基準電圧 を選択して前記画素の階調を設定し、
前記第２の階調設定回路は、
前記基板上に近接して配置された第２の基準電圧発生回路で作成される第２の基準電圧を選択して前記画素の階調を設定する
ことを特徴とする請求項４に記載の携帯端末装置。 - 前記第１及び第２の階調設定回路は、
階調を指示する階調データの各ビットの論理値によりそれぞれオンオフ動作するスイッチ回路の直列回路が、階調に対応して複数個配置され、
前記階調データに基づいて、各階調に対応する基準電圧を対応する前記直列回路により選択して前記画素の階調を設定し、
前記第１の階調設定回路は、
前記直列回路の２つを前記一辺に沿った方向に並んで配置した１対の直列回路によるユニットが、前記一辺と直交する方向に並んで配置されて１つの前記画素に対応するブロックが形成され、
前記ブロックが前記一辺に沿った方向に並んで配置され、
前記第２の階調設定回路は、
前記直列回路が、前記一辺と直交する方向に並んで配置されて１つの前記画素に対応するブロックが形成され、
前記ブロックが前記一辺に沿った方向に並んで配置された
ことを特徴とする請求項４に記載の携帯端末装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013461A JP4085323B2 (ja) | 2003-01-22 | 2003-01-22 | フラットディスプレイ装置及び携帯端末装置 |
| KR1020057012892A KR101008003B1 (ko) | 2003-01-22 | 2003-12-26 | 플랫 디스플레이장치 및 휴대단말장치 |
| PCT/JP2003/016864 WO2004066247A1 (ja) | 2003-01-22 | 2003-12-26 | フラットディスプレイ装置及び携帯端末装置 |
| CNB2003801090043A CN100476910C (zh) | 2003-01-22 | 2003-12-26 | 平板显示装置和便携式终端装置 |
| US10/541,095 US7420532B2 (en) | 2003-01-22 | 2003-12-26 | Flat display apparatus and portable terminal apparatus |
| TW093101423A TWI267813B (en) | 2003-01-22 | 2004-01-19 | Flat display device and portable terminal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013461A JP4085323B2 (ja) | 2003-01-22 | 2003-01-22 | フラットディスプレイ装置及び携帯端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004226620A JP2004226620A (ja) | 2004-08-12 |
| JP4085323B2 true JP4085323B2 (ja) | 2008-05-14 |
Family
ID=32767359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003013461A Expired - Fee Related JP4085323B2 (ja) | 2003-01-22 | 2003-01-22 | フラットディスプレイ装置及び携帯端末装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7420532B2 (ja) |
| JP (1) | JP4085323B2 (ja) |
| KR (1) | KR101008003B1 (ja) |
| CN (1) | CN100476910C (ja) |
| TW (1) | TWI267813B (ja) |
| WO (1) | WO2004066247A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658619B1 (ko) | 2004-10-08 | 2006-12-15 | 삼성에스디아이 주식회사 | 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법 |
| KR100670137B1 (ko) * | 2004-10-08 | 2007-01-16 | 삼성에스디아이 주식회사 | 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법 |
| JP4492334B2 (ja) * | 2004-12-10 | 2010-06-30 | ソニー株式会社 | 表示装置および携帯端末 |
| JP2007193237A (ja) * | 2006-01-20 | 2007-08-02 | Sony Corp | 表示装置および携帯端末 |
| KR101000288B1 (ko) | 2008-07-08 | 2010-12-13 | 주식회사 실리콘웍스 | 감마전압생성기 및 상기 감마전압생성기를 구비하는 ｄａｃ |
| JP4947167B2 (ja) * | 2010-02-19 | 2012-06-06 | ソニー株式会社 | 表示装置および携帯端末 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5228120A (en) * | 1989-10-12 | 1993-07-13 | International Business Machines Corporation | Display system with direct color mode |
| JPH07260857A (ja) | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 液晶表示装置の駆動回路および液晶表示装置 |
| JP3549127B2 (ja) | 1994-12-27 | 2004-08-04 | シャープ株式会社 | 液晶表示装置 |
| JPH08334740A (ja) | 1995-06-09 | 1996-12-17 | Matsushita Electric Ind Co Ltd | 補助液晶駆動制御装置および液晶表示装置 |
| JP2590784B2 (ja) | 1995-08-10 | 1997-03-12 | セイコーエプソン株式会社 | 液晶装置の駆動方法 |
| US6441758B1 (en) * | 1997-11-27 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| JP4576648B2 (ja) | 1998-12-21 | 2010-11-10 | ソニー株式会社 | 液晶表示装置 |
| TW521223B (en) * | 1999-05-17 | 2003-02-21 | Semiconductor Energy Lab | D/A conversion circuit and semiconductor device |
| JP2000356782A (ja) | 1999-06-16 | 2000-12-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びそれを用いた画像表示機器 |
| TW482992B (en) * | 1999-09-24 | 2002-04-11 | Semiconductor Energy Lab | El display device and driving method thereof |
| US6864873B2 (en) | 2000-04-06 | 2005-03-08 | Fujitsu Limited | Semiconductor integrated circuit for driving liquid crystal panel |
| KR100339021B1 (ko) | 2000-07-27 | 2002-06-03 | 윤종용 | 평판 디스플레이 장치 |
| JP3875470B2 (ja) * | 2000-08-29 | 2007-01-31 | 三星エスディアイ株式会社 | ディスプレイの駆動回路及び表示装置 |
| JP3501751B2 (ja) | 2000-11-20 | 2004-03-02 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶ディスプレイの駆動回路、及び該回路を備える表示装置 |
| JP4062876B2 (ja) * | 2000-12-06 | 2008-03-19 | ソニー株式会社 | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
| JP4986334B2 (ja) * | 2001-05-07 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動方法 |
| JP3866606B2 (ja) * | 2002-04-08 | 2007-01-10 | Ｎｅｃエレクトロニクス株式会社 | 表示装置の駆動回路およびその駆動方法 |
| KR100434504B1 (ko) * | 2002-06-14 | 2004-06-05 | 삼성전자주식회사 | Ｒ, ｇ, ｂ별 독립적인 계조 전압을 사용하는 액정 표시장치 구동용 소오스 드라이버 집적회로 |
-
2003
- 2003-01-22 JP JP2003013461A patent/JP4085323B2/ja not_active Expired - Fee Related
- 2003-12-26 US US10/541,095 patent/US7420532B2/en not_active Expired - Fee Related
- 2003-12-26 KR KR1020057012892A patent/KR101008003B1/ko not_active IP Right Cessation
- 2003-12-26 CN CNB2003801090043A patent/CN100476910C/zh not_active Expired - Fee Related
- 2003-12-26 WO PCT/JP2003/016864 patent/WO2004066247A1/ja active Application Filing
-
2004
- 2004-01-19 TW TW093101423A patent/TWI267813B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI267813B (en) | 2006-12-01 |
| WO2004066247A1 (ja) | 2004-08-05 |
| US20060164353A1 (en) | 2006-07-27 |
| CN1739132A (zh) | 2006-02-22 |
| KR101008003B1 (ko) | 2011-01-14 |
| CN100476910C (zh) | 2009-04-08 |
| KR20050093824A (ko) | 2005-09-23 |
| US7420532B2 (en) | 2008-09-02 |
| JP2004226620A (ja) | 2004-08-12 |
| TW200428327A (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101236484B1 (ko) | 표시장치 및 휴대단말 | |
| US7812804B2 (en) | Drive circuit for display apparatus and display apparatus | |
| KR100444917B1 (ko) | 화상 표시 장치 | |
| KR100468562B1 (ko) | 고선명 액정 표시 장치 | |
| KR100239293B1 (ko) | 데이터 신호 출력 회로 및 이를 구비한 화상 표시장치 | |
| US20130063499A1 (en) | Display device, driving method of display device, and electronic apparatus | |
| US20080186267A1 (en) | Display device | |
| JP2007310234A (ja) | データ線駆動回路、表示装置、及びデータ線駆動方法 | |
| JP2006310957A (ja) | デジタルアナログ回路とデータドライバ及び表示装置 | |
| US7538753B2 (en) | Display device and electronic apparatus | |
| KR20000057912A (ko) | 구동회로 일체형 액정표시장치 | |
| KR20080093035A (ko) | 표시장치 및 전자기기 | |
| JP4085323B2 (ja) | フラットディスプレイ装置及び携帯端末装置 | |
| JP4321502B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
| KR100524122B1 (ko) | 저소비 전력 유기 전계 발광 디바이스 디스플레이 구동 장치 | |
| US20020175926A1 (en) | Display device having an improved video signal drive circuit | |
| JP2005309304A (ja) | データ線駆動回路、電気光学装置および電子機器 | |
| JP2005017988A (ja) | フラットディスプレイ装置 | |
| JP2007193236A (ja) | 表示装置および携帯端末 | |
| JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP4947167B2 (ja) | 表示装置および携帯端末 | |
| JP2001331153A (ja) | 液晶表示装置 | |
| JP4367211B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4085323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |