WO2004066247A1 - フラットディスプレイ装置及び携帯端末装置 - Google Patents

フラットディスプレイ装置及び携帯端末装置 Download PDF

Info

Publication number
WO2004066247A1
WO2004066247A1 PCT/JP2003/016864 JP0316864W WO2004066247A1 WO 2004066247 A1 WO2004066247 A1 WO 2004066247A1 JP 0316864 W JP0316864 W JP 0316864W WO 2004066247 A1 WO2004066247 A1 WO 2004066247A1
Authority
WO
WIPO (PCT)
Prior art keywords
gradation
circuit
display unit
display device
setting
Prior art date
Application number
PCT/JP2003/016864
Other languages
English (en)
French (fr)
Inventor
Yoshiharu Nakajima
Noboru Toyozawa
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/541,095 priority Critical patent/US7420532B2/en
Publication of WO2004066247A1 publication Critical patent/WO2004066247A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Definitions

  • the present invention relates to a flat display device and a portable terminal device, and can be applied to, for example, a liquid crystal display device, a PDA (Personal Digital Assisiants) using the liquid crystal display device, a mobile phone, and the like.
  • a liquid crystal display device for example, a liquid crystal display device, a PDA (Personal Digital Assisiants) using the liquid crystal display device, a mobile phone, and the like.
  • a grayscale setting circuit for green along one of the opposite sides of the display unit and arranging grayscale setting circuits for red and blue along the other side, compared to the conventional art, To reduce power consumption and narrow the frame.
  • liquid crystal display devices which are flat display devices applied to portable terminal devices such as PDAs and mobile phones, have been provided with a driving circuit for the liquid crystal display panel on a glass plate which is an insulating substrate constituting the liquid crystal display panel. Are provided so as to be integrated with each other.
  • FIG. 1 is a plan view showing this type of liquid crystal display device.
  • each pixel is formed by a liquid crystal cell, a polysilicon TFT (Thin Film Transistor) as a switching element of the liquid crystal cell, and an auxiliary capacitor, and the pixels are arranged in a matrix.
  • the display unit 2 having a rectangular shape is formed.
  • horizontal driving circuits 3 and 4 are formed along the upper and lower sides of the display unit 2 facing each other, and the vertical driving is performed along one of the remaining two sides extending in the vertical direction. Circuit 5 is formed.
  • the horizontal drive circuits 3 and 4 set the gradation of the pixels forming the odd columns and the even columns of the display unit 2, respectively. That is, in the liquid crystal display device 1, the gradation data D1 and D2 for the odd-numbered columns and the even-numbered columns are input in the raster running order via the input unit 6 formed at the upper end, respectively. , 4 sequentially and cyclically latch the image data by a plurality of latches corresponding to the arrangement of pixels in the line direction in the sampling latches 3A and 4A. As a result, the horizontal drive circuits 3 and 4 The grayscale data D1 and D2 input in the star scanning order are temporarily separated and held in the sampling latches 3A and 4A in units of lines.
  • the second latches 3B and 4B latch the latch results of the respective latches constituting the sampling latches 3A and 4A simultaneously and in parallel at the cycle of horizontal scanning, whereby the gradation in line units is thus obtained.
  • the data D 1 and D 2 are collected in units of lines and output to the level switches 3 C and 4 C.
  • the level shifters 3 C and 4 C use the following digital-to-analog converter (DAC): Conductive (N-channel / P-channel) MOS (Metal Oxide Semiconductor) transistors that make up 3D and 4D.
  • DAC digital-to-analog converter
  • MOS Metal Oxide Semiconductor
  • the grayscale data Dl, D ⁇ output simultaneously and in parallel by the second latches 3B, 4B are shifted and output so that they can be driven.
  • Subsequent digital-to-analog conversion circuits 3D and 4D generate and output drive voltages corresponding to these gradation data Dl and D2, respectively.
  • the horizontal drive circuits 3 and 4 supply a plurality of dynamic voltages formed in this way to the column lines (column lines) of the display unit 2, so that each column line has an odd column and an even number, respectively. With respect to the columns, the driving voltage corresponding to the gradation data Dl and D2 of the picture continuously in the vertical direction is sequentially and cyclically
  • the row lines (row lines) of the display unit 2 are sequentially selected in accordance with the setting of the drive voltage in the column lines, and the TFT of the corresponding pixel is set to the ON state.
  • the liquid crystal display device 1 can display a desired image based on the gradation data Dl and D2.
  • each gradation by the gradation data Dl and D2 is used.
  • a digital-to-analog conversion circuit 3 D by a method of generating a drive voltage (a so-called reference voltage selection type) is used. 4D is being adopted.
  • the reference voltage generating circuit 7 for generating the reference voltages of the plurality of systems is provided on the remaining side of the display unit 2.
  • the reference voltage is supplied from the base voltage generating circuit 7, thereby preventing the reference voltage from being varied between the odd-numbered row and the even-numbered row, and effectively causing vertical streaks and the like due to this variation. Have been made to avoid.
  • FIG. 3 is a connection diagram showing digital-to-analog conversion circuits 3D and 4D based on the reference voltage selection type.
  • the digital-to-analog converter circuits 3D and 4D are serial circuits C0 to C63, each of which is a switch circuit that operates on and off according to the logical value of each bit b0 to b5 of the gradation data D1 and D2.
  • Each of the it column circuits C0 to C63 is supplied with one reference voltage V0 V63, respectively, and the other ends of these series circuits CO to C63 are connected to the column line OUT. . Note that FIG.
  • FIG. 3 shows a case where the gradation data Dl and D2 are 6 bits, and the switch circuit is formed by a conductive type (N-channel ZP-channel) MOS transistor, and the value of the gradation data D1 The N channel and the P channel are arranged so that a corresponding reference voltage can be selected according to the condition.
  • the digital-to-analog conversion circuits 3D and 4D select and output the reference voltages V0 to V63 according to the gradation data Dl and D2.
  • FIG. 4 is a connection diagram showing each transistor replaced by a switch.
  • the other ends of the series circuits C0 to C63 for selecting the reference voltages V0 to V63 are connected to the column line OUT of the display unit 2.
  • the column line OUT is orthogonal to the side on which the horizontal drive circuits 3 and 4 are arranged, and is extended in the direction so that these series circuits C 0 are arranged side by side in the vertical direction, which is the orthogonal direction.
  • To C63 are arranged to form a block B of series circuits C0 to C63 corresponding to one pixel (fourth).
  • the block B is arranged so as to be continuous in the horizontal direction along the side of the display section 2 on which the horizontal drive circuits 3 and 4 are arranged.
  • the reference voltages V0 to V63 are set so as to be commonly used in the horizontally continuous block B by the wiring extending in the horizontal direction. The space on the board is efficiently used.
  • the blocks B continuous in the horizontal direction are formed.
  • the block B is arranged at a pitch twice as large as the pixel repetition pitch P.
  • the block B of the serial circuit is sequentially arranged corresponding to the repetition of the pixels for red, blue, and green, and the reference voltages VO to V63 are commonly supplied to these blocks B.
  • NXNXN colors can be displayed.
  • N 2n
  • D2 has 6 bits, it is possible to represent about 260,000 colors.
  • a portable terminal device or the like is not required to have such a high color expression capability as high as 260,000 colors.
  • the present invention has been made in view of the above points, and has as its object to propose a flat display device capable of reducing the power consumption and narrowing the frame as compared with the related art, and a portable terminal device using the flat display device. .
  • a display unit having pixels arranged in a matrix and a driving circuit for driving the pixels of the display unit are integrally formed on a substrate.
  • the first gradation setting circuit that sets the gradation of the green pixel of the display section of the driving circuit is arranged along one side of the display section, and applied to one side of the display section.
  • a second gradation setting circuit for setting the gradation of the red and blue pixels of the display portion of the driving circuit is arranged along the other side of the display portion facing the same.
  • the first gradation setting circuit for setting the tone of the green pixel of the display unit is arranged along one side of the display unit, and the display unit facing the one side is arranged.
  • the second gradation setting circuit for setting the gradation of the red and blue pixels of the display portion of the driving circuit is arranged, so that the number of gradations to be set for the green pixel.
  • the first and second gradation setting circuits can be configured according to the number of gradations to be set for the red and yellow pixels, respectively.
  • a desired image is displayed by a flat display device in which a display unit having pixels arranged in a matrix and a drive circuit for driving the pixels of the display unit are integrally formed on a substrate.
  • this flat display device includes a first gradation setting circuit for setting a gradation of a green pixel of a display portion of a driving circuit along one side of the display portion.
  • a second gradation setting circuit for setting the gradations of the red and blue pixels of the display unit in the driving circuit is arranged. .
  • FIG. 1 is a plan view showing a conventional liquid crystal display device.
  • FIG. 2 is a plan view for explaining the arrangement of the reference voltage generating circuit.
  • FIG. 3 is a connection diagram showing a digital-to-analog conversion circuit in the liquid crystal display device of FIG.
  • FIG. 4 is a connection diagram in which each transistor in FIG. 3 is replaced by a switch.
  • FIG. 5 is a block diagram showing a portable terminal device using a liquid crystal display unit according to the first embodiment of the present invention.
  • FIG. 6 is a plan view showing a liquid crystal display unit in the portable terminal device of FIG.
  • FIG. 7 is a connection diagram for explaining the digital-to-analog conversion circuit 20AD of the horizontal drive circuit 2OA in the liquid crystal display unit in FIG.
  • FIG. 8 is a connection diagram for explaining the digital-to-analog conversion circuit 20BD of the horizontal drive circuit 20B in the liquid crystal display section of FIG.
  • FIG. 9 is a plan view showing a portable terminal device using a liquid crystal display unit according to a second embodiment of the present invention.
  • FIG. 5 is a block diagram showing an image display unit of the mobile terminal device according to the embodiment of the present invention.
  • the mobile terminal device is, for example, a mobile phone, a PDA, or the like, and displays a desired image on the image display unit 11. Therefore, in the image display section 11, the image data DR, DG, and DB are stored in the image memory built in the image processing HI path 12, and the image data DR, DG, and DB are sequentially stored in the liquid crystal display device 13. Output.
  • the master clock MCK vertical synchronization signal VSYNC, and horizontal synchronization signal HS YNC are output in synchronization with the output of the image data DR, DG, and DB.
  • This portable terminal device inputs these image data DR, DG, DB, master clock MCK, vertical synchronization signal VSYNC, and horizontal synchronization signal HSYNC to a built-in liquid crystal display device 13, and the liquid crystal display device 13 displays an image. Is displayed.
  • the liquid crystal display device 13 is formed by integrally forming a display section 14 in which pixels are arranged in a matrix and a drive circuit 15 for driving the pixels of the display section 14 on a glass substrate.
  • the pixels of the display section 14 are composed of a liquid crystal cell, a polysilicon TFT for switching this liquid crystal cell, and an auxiliary capacitor.
  • the drive circuit 15 inputs the master clock MCK :, the vertical synchronization signal VSYNC, and the horizontal synchronization signal HS YNC via the interface (IF) 16 to the timing generator (TG) 17, where various Generates a timing signal for operation reference.
  • the DC-DC converter (DDC) 21 is operated by a predetermined timing signal generated by the timing generator 17 and is required for the operation of each part from the power supply VDD supplied to the liquid crystal display 13. Power supplies VDD 2, VVS S 2, HVS S 2 etc.
  • the vertical drive circuit 18 is operated by a predetermined timing signal generated by the timing generator 17 and outputs a selection signal for selecting a line of the display unit 14.
  • the reference voltage generation circuit 19 generates a reference voltage necessary for the processing of the horizontal drive circuit 20, and the horizontal drive circuit 20 generates the reference voltage of the corresponding pixel of the display unit 14 based on the gradation data by the image data DR, DG, and DB. Set the gradation.
  • FIG. 6 is a plan view showing in detail the configurations of the horizontal drive circuit 20, vertical drive circuit 18 and display section 14 of the liquid crystal display device 13.
  • image data DR and DB representing red and blue gradations are inputted by 5 bits
  • image data DG representing green gradations are inputted by 6 bits.
  • the horizontal drive circuit 20 includes a horizontal drive circuit 20A for red and blue, and a horizontal drive circuit 20B for green.
  • the red and blue horizontal drive circuits 2 OA are arranged on the upper side of the display unit 14 along the side extending in the horizontal direction, whereas the green horizontal drive circuit 20 B is provided in this horizontal drive circuit.
  • the lower side of the display unit 14 facing the side where the drive circuit 2OA is disposed is arranged along the side extending in the horizontal direction.
  • a grayscale setting circuit for setting the grayscale of the display unit 14 with 5-bit grayscale data DR and DB is used in the liquid crystal display device 13.
  • the horizontal drive circuit 2OA and the 6-bit grayscale data is arranged along the top and bottom of the display unit 14 so that unnecessary configuration is omitted, and the corresponding consumption It is designed to reduce the amount of electricity and make the frame narrower.
  • the horizontal drive circuit 2OA for red and blue is used for the image data DR to be processed.
  • the point that the grayscale data that is DB is for red and blue, the point that the whole is configured to correspond to 5-bit grayscale data, and the drive signal that corresponds to the pixels for red and blue
  • the configuration is the same as that of the horizontal drive circuit 3 described above with reference to FIG. 1, except that the connection to the column line is set so as to output to the display unit 14.
  • This also allows the reference voltage generation circuit 19 to thin out the reference signals VO B to V 63 B output to the 6-bit horizontal drive circuit 20 B and to provide the reference signals V 0 A to V to the 5-bit horizontal drive circuit 20 A. Outputs V 31 A.
  • the horizontal drive circuit 2OA sequentially and cyclically circulates the 5-bit red and blue image data DR and DB, which are input in the order of the sequential raster scan, by a plurality of latches constituting the sampling latch 20AA.
  • the second latch 2 OAB latches the results of the plurality of latches simultaneously and in parallel on a line-by-line basis.
  • the signal level of each bit is level-shifted by the subsequent level shifter 20 AC, and analog-to-digital conversion processing is performed by the digital-to-analog conversion circuit (DAC) 2 OAD.
  • DAC digital-to-analog conversion circuit
  • the horizontal drive circuit 2OA generates a drive signal OUT for setting the gradation of the red and blue pixels of the display unit 14 on a line basis, whereby the red and blue pixels of the display unit 14 are generated.
  • a second gradation setting circuit for setting the gradation of the image.
  • the sampling latch 2 OAA, the second latch 2 OAB, the level shifter 20AC, the digital-analog conversion circuit compared to the horizontal drive circuit 3 arranged above the display unit 2 in FIG. 1.
  • the number of bits to be processed by the DAC (2) OAD can be reduced, and the configuration is simplified, the frame is narrowed, and the power consumption is reduced.
  • FIG. 7 is a connection diagram showing a configuration of the digital-to-analog conversion circuit 20AD of the horizontal drive circuit 2OA.
  • the P-channel and N-channel conductive MOS transistors constitute a switch circuit that operates on and off according to the logical value of each bit of the gradation data DR and DB.
  • a plurality of (in this case, 32) serial circuits C0 to C31 of the switch circuits are arranged in correspondence with the gradation by the horizontal drive circuit 2OA.
  • One end of the series circuit CO-C31 is connected to the corresponding reference voltage VOA-V31A.
  • the other end is connected to a comb line, so that the horizontal drive circuit 2OA selects a reference voltage corresponding to each gradation from the corresponding series circuit based on the gradation data, and selects the gradation of the pixel. It is set to be set.
  • the series circuits CO to C31 are sequentially arranged in the extending direction of the column line to form a block B corresponding to each pixel. In this embodiment, when processing gradation data of 6 bits, While 64 series circuits are required to constitute this pack B, in this embodiment 32 bits are sufficient with 5 bits, so that the upper part of the display unit 14 can be significantly narrowed. It has been made.
  • the horizontal drive circuit 20A can process the odd-numbered columns or the even-numbered columns in comparison with the case where the odd-numbered columns or even-numbered columns are processed.
  • the horizontal arrangement is dense. In other words, when processing is performed using odd columns or even columns, as shown in FIG. 4, it is necessary to arrange each block B with a period twice as long as the horizontal repetition period of the liquid crystal cell. When the repetition period is 80 m], it is necessary to create block B with a width of 160 [ ⁇ m) or less.
  • the horizontal driving circuit 20 for green is configured to sequentially process the 6-bit green image data DG to generate the driving signal OUT corresponding to the green pixel. That is, the horizontal drive circuit 20B sequentially and cyclically latches the 6-bit green image data DG input in the order of the sequential raster scan with a plurality of latches constituting the sampling latch 2OBA. The result is latched by the second latch 20BB in parallel and in line units.
  • Another level shifter 20 B Another level shifter 20 B
  • the signal level of each bit is shifted by C, and the digital-to-analog conversion circuit (DAC) performs analog-to-digital conversion processing with the 20 BD.
  • DAC digital-to-analog conversion circuit
  • the drive circuit 2 OB is configured to generate a drive signal OUT for setting the gray level of the green pixel of the display unit on a line-by-line basis, whereby the first signal for setting the gray level of the green pixel of the display unit is generated.
  • a horizontal drive circuit is configured.
  • the number of pixels to be driven is smaller in the odd-numbered column than in the case of processing the even-numbered column.
  • the horizontal alignment is coarse.
  • the rough horizontal arrangement is used for narrowing the frame.
  • FIG. 8 is a connection diagram showing the digital / analog conversion Hi path 20BD of the green horizontal drive circuit 20B.
  • the digital-to-analog conversion circuit 20BD similarly to the digital-to-analog conversion circuit 20AD, a switch circuit that performs on / off operation by the logical value of each bit of the gradation data DG by using P-channel and N-channel conductive MOS transistors.
  • a plurality of (in this case, 64) series circuits CO to C 63 of the switch circuit are arranged in correspondence with the gray scale by the horizontal drive circuit 2OA.
  • each of the series circuits CO to C63 is connected to the corresponding reference voltage V0A to V63A, and the other end is connected to a column line.
  • the horizontal drive circuit 20B also has a configuration based on the gradation data DG.
  • the gradations of the pixels are set by selecting the reference voltages VO A to V 63 A corresponding to each gradation by the corresponding series circuits C 0 to C 63.
  • a pair of series circuits C0 and C1,..., C62 and C63 are arranged so as to be arranged in a horizontal direction with a column line interposed therebetween.
  • C62, and C63 are arranged in the extending direction of the column line to form a block B corresponding to a pixel.
  • the pair of series circuits arranged in the horizontal direction is set as a series circuit for selecting an adjacent reference furnace pressure.
  • the horizontal drive circuit 20B outputs the 5-bit grayscale data DR and DB, despite outputting a 64-grayscale drive signal based on 6-bit grayscale data DG.
  • Drive circuit 2 Like the digital-to-analog conversion circuit 20OA of OA, the common line is formed in such a manner that 32 series circuits are arranged in a row in the extension direction of the common line. Small amount It is made to be able to rim.
  • image data related to an image obtained by accessing a homepage, image data obtained through an imaging unit, and the like are built in the image processing circuit 12.
  • the image data stored in the image memory is input to the liquid crystal display device 13 together with a synchronization signal and the like.
  • the image data is output after the green image data DG is acquired in 6 bits and stored in the image memory, while the red and blue image data DR and DB are 5 bits.
  • the portable terminal device processes the image data with the number of bits corresponding to the gradation sufficient for displaying the image data, and outputs the image data.
  • the configuration of a series of processing systems can be simplified.
  • the input image data DR, DG, and DB are converted into drive signals corresponding to the gradation of each pixel by the horizontal drive circuit 20 and output to the display unit 14.
  • this drive signal is supplied to the pixel of the corresponding line, whereby an image is displayed on the display unit 14 by the image data DR, DG, and DB.
  • the red and blue image data DR and DB of 5 bits out of the image data DR, DG, and DB are displayed as shown in FIG.
  • the horizontal drive circuit 2 OA arranged along the upper side of the unit 14 collectively processes and generates drive signals for the corresponding pixels, whereas the remaining 6 bits of green image data DG
  • the horizontal drive circuits 20B arranged along the upper side collectively process and generate drive signals for the corresponding pixels.
  • the horizontal drive circuit 2 OA on the upper side of the display unit 14 can be configured to correspond to 5 bits, and correspondingly, unnecessary configuration is omitted to reduce power consumption.
  • the frame can be narrowed (Fig. 7).
  • a plurality of series circuits of switch circuits each of which is turned on and off by a logical value of each bit of image data which is gradation data indicating gradation is provided in correspondence with the gradation. And place it in the gradation data
  • the reference voltage corresponding to each tone is selected by the corresponding series circuit to set the pixel level, and this series circuit is arranged in a direction orthogonal to one upper side of the display unit 14.
  • a block B corresponding to one pixel is formed, and the block B is arranged side by side in a direction along one side of the pixel B.
  • the frame can be narrowed.
  • the upper horizontal driving circuit 2OA uses the red and blue image data DR and DB for two systems. In contrast to processing, processing one line of image data DG using green color allows room in the horizontal direction.
  • a series circuit for selecting a corresponding reference voltage based on gradation data is arranged in a horizontal direction.
  • a unit is formed by a series circuit of pairs, and the units are arranged side by side in the direction of extension of the column lines to form a block B corresponding to one pixel, and the blocks B are arranged side by side in the horizontal direction.
  • the number of stages of the series circuit constituting the block can be reduced to one conventional 2 and the frame can be narrowed.
  • each horizontal drive circuit 20A, 20B can be set to correspond to the number of bits of image data, and waste can be omitted, and power consumption can be reduced by that much, The frame can be narrowed.
  • the horizontal drive circuits 20A and 20B are set so as to correspond to the number of bits of image data, thereby eliminating waste and reducing power consumption and narrowing the frame as compared with the conventional case.
  • the green horizontal driving circuit 20B a series circuit composed of switches for selecting a reference voltage is arranged in a horizontal direction to form a unit composed of a pair of series circuits.
  • the green horizontal drive circuit 20B side By arranging the cutouts side by side in the direction of extension of the column line to form a block B corresponding to one pixel, the green horizontal drive circuit 20B side also has a narrower frame. be able to.
  • FIG. 9 is a plan view showing a liquid crystal display device 33 applied to a portable terminal device according to a second embodiment of the present invention in comparison with FIG.
  • the reference signals VOA to V31A corresponding to the gray scale of 5 bits are generated by the reference voltage generation circuit 19A arranged close to the horizontal drive circuit 2OA of 5 bits.
  • a reference voltage generating circuit 19B arranged in close proximity to the 6-bit horizontal drive circuit 20B generates base signals VOB to V63B corresponding to 6-bit gray scales to generate a horizontal drive circuit 2B.
  • Supply to 0 B the configuration is the same as that of the first embodiment except that the configurations of the reference voltage generation circuits 19 and 19B related to the generation of the reference signal are different.
  • the reference voltage is generated by the reference voltage generation circuits arranged close to the horizontal drive circuits 2OA and 20B, respectively, thereby eliminating the wiring space related to the routing of the reference voltage.
  • the frame can be narrowed in the horizontal direction.
  • the horizontal drive circuits 2OA and 20B respectively correspond to the pixels of red, blue, and green, so that a dedicated reference voltage generation circuit is provided as described above, and the reference voltage varies.
  • the present invention is not limited to this. , Can be widely applied. In this case, it can be widely applied even when the number of bits is different between blue and red.
  • the present invention is not limited to this, and can be widely applied to flat display devices in which pixels are formed by various display means.
  • a gradation setting circuit for green is arranged along one of the opposite sides of the display unit, and a gradation setting circuit for red and blue is arranged along the other.
  • the present invention relates to a flat display device and a mobile terminal device, and can be applied to, for example, a liquid crystal display device, a PDA using the liquid crystal display device, a mobile phone, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

　本発明は、例えば液晶表示装置、液晶表示装置を用いたＰＤＡ、携帯電話等に適用して、表示部１４の対向する辺の一方に沿って緑色用の階調設定回路２０Ｂを配置し、他方の辺に沿って赤色用及び青色用の階調設定回路２０Ａを配置する。

Description

フラットディスプレイ装置及び携帯端末装置 発明の背景
技術分野
本発明は、 フラットディスプレイ装置及び携帯端末装置に関し、 例えば液晶表 示装置、 液晶表示装置を用いた P D A (Personal Digital Assisiants ) 、 携锆 電話等に適用することができる。 本発明は、 表示部の対向する辺の一方に沿って 緑色用の階調設定回路を配置し、 他方に沿って赤色用及び青色用の階調設定回路 を配置することにより、 従来に比して消費電力を少なくし、 狭額縁化し得る。 背景技術
近年、 例えば P D A、 携帯電話等の携帯端末装置に適用されるフラットデイス プレイ装置である液晶表示装置においては、 液晶表示パネルを構成する絶縁基板 であるガラス ¾板上に、 液晶表示パネルの駆動回路を一体に構成するものが提供 されるようになされている。
すなわち第 1図は、 この種の液晶表示装置を示す平面図である。 この液晶表示 装置 1は、 液晶セル、 この液晶セルのスイッチング素子であるポリシリコン T F T (Thin Fi lm Transistor；薄膜トランジスタ） 、 補助容量とにより各画素が形 成され、 この画素をマトリックス状に配置して矩形形状による表示部 2が形成さ れる。 液晶表示装置 1は、 この表示部 2の対向する上下の辺に沿って、 それぞれ 水平駆動回路 3、 4が形成され、 残る縦方向に延長する 2辺のうちの 1辺に沿つ て垂直駆動回路 5が形成される。
ここで水平駆動回路 3、 4は、 それぞれ表示部 2の奇数列及び偶数列を構成す る画素の階調を設定する。 すなわちこの液晶表示装置 1は、 上端部に形成された 入力部 6を介してそれぞれ奇数列用及び偶数列用の階調データ D 1、 D 2がラス タ走查順に入力され、 水平駆動回路 3、 4は、 サンプリングラッチ 3 A、 4 Aに おいて、 ライン方向の画素の配列に対応してなる複数のラッチによりこの画像デ ータを順次循環的にラッチする。 これにより水平駆動回路 3、 4は、 それぞれラ スタ走査順で入力される階調データ D 1、 D 2をライン単位で区切ってサンプリ ングラッチ 3 A、 4 Aに一時保持する。
第 2ラッチ 3 B、 4 Bは、 サンプリングラッチ 3 A、 4 Aを構成する各ラッチ のラッチ結果を水平走査の周期で同時並列的にラッチし、 これによりこのように してライン単位による階調データ D 1、 D 2をライン単位でまとめて^くレベル シブタ 3 C、 4 Cに出力する。
レベルシフタ 3 C、 4 Cは、 続くディジタルアナログ変換回路 （D A C ： Digi tal to Analog Converter ) 3 D、 4 Dを構成する導電型 （Nチャネル/ Pチ ネル） の MO S (Metal Oxide Semiconductor ) トランジスタを駆動し得るよう に、 このようにして第 2ラッチ 3 B、 4 Bにより同時並列的に出力される階調デ ータ D l、 D≥をレベルシフトさせて出力する。 続くディジタルアナログ変換回 路 3 D、 4 Dは、 これらの階調データ D l、 D 2に対応する駆動電圧をそれぞれ 生成して出力する。 水平駆動回路 3、 4は、 このようにして形成される複数系統 の 動電圧が表示部 2のコラム線 （列線） に供給され、 これにより各コラム線に おいては、 それぞれ奇数列及び偶数列について、 縦方向に連続する画 ¾の階調デ ータ D l、 D 2に対応する駆動電庄に、 順次循環的に設定されるようになされて いる。
垂直駆動回路 5においては、 このコラム線における駆動電圧の設定に対応して 、 表示部 2のロー線 （行線） を順次選択して対応する画素の T F Tをオン状態に 設定する。 これにより液晶表示装置 1においては、 階調データ D l、 D 2による 所望の画像を表示し得るようになされている。
このようにして構成されてなる液晶表示装置においては、 例えば特開 2 0 0 0 — 2 4 2 2 0 9号公報に開示されているように、 階調データ D l、 D 2による各 階調に対応する複数系統の基準電圧を階調データ D 1、 D 2に応じて選択するこ とにより、 駆動電圧を生成する方式 （いわゆる基準電圧選択型である） によるデ イジタル ナログ変換回路 3 D、 4 Dが採用されるようになされている。 この場 合、 第 1図との対比により第 2図に示すように、 液晶表示装置 1においては、 こ の複数系統の基準電圧を生成する基準電圧発生回路 7を、 表示部 2の残る一辺の
、 水平駆動回路 3及び 4から等距離の位置に配置し、 水平駆動回路 3及び 4の双 方に、 この基傘電圧発生回路 7から基準電圧を供給するようになされ、 これによ り奇数列と偶 列とにおける基準電圧のばらつきを防止し、 このばらつきによる 縦すじ等の発生を有効に回避するようになされている。
これに対して第 3図は、 この基準電圧選択型によるディジタルアナログ変換回 路 3D、 4 Dを示す接続図である。 ディジタルアナログ変換回路 3 D、 4Dは、 階調データ D 1、 D 2の各ビット b 0〜b 5の論理値によりそれぞれオンオフ動 作するスィツチ回路による直列回路 C 0〜C 63が階調に対応して複数個設けら れ、 これらの it列回路 C 0〜C 63の一端にそれぞれ各基準電圧 V0 V 63が 供給され、 これら直列回路 CO〜C 63の他端がコラム線 OUTに接続される。 なおこの第 3図は、 階調データ D l、 D 2が 6ビットの場合であり、 スィッチ回 路は、 導電型 （Nチャネル ZPチャネル） の MOS トランジスタにより形成され 、 階調データ D 1の値に応じて対応する基準電圧を選択し得るように、 Nチャン ネル及ぴ Pチャンネルが配置される。 これによりディジタルアナログ変換回路 3 D、 4Dは、 階調データ D l、 D 2に応じて基準電圧 V0〜V 63を選択して出 力するようになされている。 なお第 4図は、 各トランジスタをスィッチにより置 き換えて示す接続図である。
このようにして形成されるディジタルアナログ変換回路 3D、 4 Dにおいては 、 基準電圧 V0〜V63を選択する直列回路 C 0〜C 63の他端が表示部 2のコ ラム線 OUTに接続され、 このコラム線 OUTにあっては、 この水平駆動回路 3 、 4が配置されてなる辺と直交する.方向に延長することにより、 この直交する方 向である垂直方向に並んでこれらの直列回路 C 0〜C 63が配置されて 1つの画 素に対応する直列回路 C 0〜C 63のプロック Bが形成される （第 4囪） 。 また このブロック Bが、 水平駆動回路 3、 4が配置されてなる表示部 2の辺に沿って 水平方向に連続するように配置される。 またこれにより基準電圧 V0〜V 63に おいては、 水平方向に延長する配線によりこの水平方向に連続するブロック Bで 共通に使用するように設定され、 これにより液晶表示装置 1においては、 限られ た基板上のスペースを効率良く利用するようになされている。
またそれぞれ奇数列及び偶数列においては、 赤色用、 青色用、 緑色用の画素の 繰り返しにより形成されていることにより、 この水平方向に連続するプロック B が順次循環的に赤色用、 青色用、 緑色用の画素の駆動に割り当てられ、 画素の繰 り返しピッチ Pの 2倍のピッチによりブロック Bが配置されるようになされてい る。
ところでこのように赤色用、 青色用、 緑色用の画素の繰り返しに対応して直列 回路のブロック Bを順次配置し、 基準電圧 VO〜V 63をこれらブロック Bに共 通に供給する塲合、 基準電圧 V0〜V6 3による階調を Nと置くと、 NXNXN 色の表示が可能となる。 この場合、 基準電圧 V0〜V 63に対応する階調データ D l、 D 2においては、 N= 2n により表して 2の 3 X n乗色の表示が可能にな り、 階調データ D l、 D 2が 6ビッ トの場合、 約 260000色の表現が可能に なる。
これに対して携帯端末装置等においては、 このような 260000色もの高い 色表現能力は求められず、 一般に、 緑色用の階調データ D l、 D 2を 6ビッ卜に 設定し、 赤色用、 青色用については階調データ D 1、 D 2を 5ビットに設定して 使用するようになされている。 なおこの場合、 64 X 32 X 32 (= 65000 ) 色の表示が可能となる。
これによりこの場合、 第 1図〜第 4図について上述した従来構成に係る液晶表 示装置 1においては、 ディジタルテナログ変換回路 3D、 4 Dにおける赤色用、 青色用のプロック Bにおいて、 無駄にトランジスタを設けていることになり、 ま たその分、 無駄に電力を消費していることになる。
このような無駄を省くことができれば、 その分、 表示部 2の周辺構成に係る面 積を小型化して、 いわゆる狭額縁化を図ることができ、 また消費電力を少なくす ることができる。 発明の開示
本発明は以上の点を考慮してなされたもので、 従来に比して消費電力を少なく し、 狭額縁化し得るフラットディスプレイ装置、 このフラットディスプレイ装置 による携帯端末装置を提案しようとするものである。
かかる課題を解決するため本発明においては、 マトリックス状に画素を配置し てなる表示部と、 表示部の画素を駆動する駆動回路とを基板上に一体に形成して なるフラットディスプレイ装置に適用して、 表示部の一辺に沿って、 躯動回路の うちの、 表示部の緑色の画素の階調を設定する第 1の階調設定回路を配置し、 一 辺に対向する表示部の他辺に沿って、 駆動回路のうちの、 表示部の赤色及ぴ青色 の画素の階調を設定する第 2の階調設定回路を配置する。
本発明の構成によれば、 表示部の一辺に沿って、 駆動回路のうちの、 表示部の 緑色の画素の 調を設定する第 1の階調設定回路を配置し、 一辺に対向する表示 部の他辺に沿って、 駆動回路のうちの、 表示部の赤色及び青色の画素の階調を設 定する第 2の階調設定回路を配置することにより、 緑色の画素に設定する階調数 と、 赤色及ぴ龠色の画素に設定する階調数とに応じて、 それぞれ第 1及ぴ第 2の 階調設定回路を構成することができ、 これにより緑色に比して赤色及ぴ青色の階 調数を小さくする場合、 第 2の階調設定回路における無駄を省略することができ 、 その分、 従来に比して消費電力を低減し、 狭額縁化を図ることができる。 また本発明においては、 マトリックス状に画素を配置してなる表示部と、 表示 部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプ レイ装置により所望の画像を表示する携帯端末装置に適用して、 このフラットデ イスプレイ装置は、 表示部の一辺に沿って、 駆動回路のうちの、 表示部の緑色の 画素の階調を設定する第 1の階調設定回路を配置し、 一辺に対向する表示部の他 辺に沿って、 躯動回路のうちの、 表示部の赤色及び青色の画素の階調を設定する 第 2の階調設定回路を配置してなるようにする。
これにより本発明の構成によれば、 消費電力を低減し、 狭額縁化を図ることが できる分、 小型、 低消費電力の携帯端末装置を提供することができる。 図面の簡単な説明
第 1図は、 従来の液晶表示装置を示す平面図である。
第 2図は、 基準電圧発生回路の配置の説明に供する平面図である。
第 3図は、 第 1図の液晶表示装置におけるディジタルアナログ変換回路を示す 接続図である。
第 4図は、 第 3図の各トランジスタをスィツチにより置き換えて示す接続図で める。 第 5図は、 本発明の第 1の実施例に係る液晶表示部による携帯端末装置を示す プロック図である。
第 6図は、 ^5図の携帯端末装置における液晶表示部を示す平面図である。 第 7図は、 第 6図の液晶表示部における水平駆動回路 2 OAのディジタルアナ ログ変換回路 20ADの説明に供する接続図である。
第 8図は、 第 6図の液晶表示部における水平駆動回路 20 Bのディジタルアナ ログ変換回路 20 BDの説明に供する接続図である。
第 9図は、 本発明の第 2の実施例に係る液晶表示部による携帯端末装置を示す 平面図である。 発明を実施するための最良の形態
以下、 適宜図面を参照しながら本発明の実施例を詳述する。
(1) 第 1の実施例
(1 - 1) 第 1の実施例の構成
第 5図は、 本発明の実施例に係る携帯端末装置に係る画像表示部を示すプロッ ク図である。 この携帯端末装置は、 例えば携帯電話、 PDA等であり、 この画像 表示部 1 1により所望の画像を表示する。 このためこの画像表示部 1 1において は、 画像処理 HI路 1 2に内蔵の画像メモリに画像データ DR、 DG、 DBを格納 し、 この画像データ DR、 DG、 DBを順次液晶表示装置 1 3に出力する。 また この画像データ DR、 DG、 DBの出力に同期して、 マスタクロック MCK：、 垂 直同期信号 VSYNC、 水平同期信号 HS YNCを出力する。
この携帯端末装置は、 内蔵の液晶表示装置 1 3にこれら画像データ DR、 DG 、 DB、 マスタクロック MCK、 垂直同期信号 V SYNC、 水平同期信号 H S Y NCを入力し、 この液晶表示装置 1 3により画像を表示する。 ここでこの液晶表 示装置 1 3は、 マトリックス状に画素を配置してなる表示部 14と、 この表示部 14の画素を駆動する駆動回路 1 5とをガラス基板上に一体に形成してなるフラ ットディスプレイ装置である。 この実施例では、 この表示部 14の画素が、 液晶 セル、 この液晶セルをスイッチングするポリシリコン TFT、 補助容量とにより 構成される。 これに対して駆動回路 1 5は、 インターフェース （I F) 1 6を介してマスタ クロック MCK：、 垂直同期信号 VSYNC、 水平同期信号 HS YNCをタイミン グジェネレータ （TG) 1 7に入力し、 ここで各種動作基準のタイミング信号を 生成する。 DC— DCコンバータ （DDC) 2 1は、 このタイミングジエネレー タ 1 7で生成される所定のタイミング信号により動作して、 この液晶表示装置 1 3に供給される電源 VDDから各部の動作に必要な電源 VDD 2、 VVS S 2、 HVS S 2等も生成する。
垂直駆動回路 1 8は、 同様に、 タイミングジェネレータ 1 7で生成される所定 のタイミング信号により動作して、 表示部 14のラインを選択する選択信号を出 力する。 基準電圧発生回路 1 9は、 水平駆動回路 20の処理に必要な基準電圧を 生成し、 水平駆動回路 20は、 画像データ DR、 DG、 DBによる階調データに より表示部 14の対応する画素の階調を設定する。
第 6図は、 この液晶表示装置 1 3のこれら水平駆動回路 20、 垂直駆動回路 1 8、 表示部 14の構成を詳細に示す平面図である。 この液晶表示装置 1 3におい ては、 赤色、 青色の階調を示す画像データ DR、 DBが 5ビットにより入力され るのに対し、 緑色の階調を示す画像データ DGが 6ビットにより入力される。 こ れに対応して水平駆動回路 20は、 赤色用、 青色用の水平駆動回路 20A、 緑色 用の水平駆動回路 20 Bとにより構成される。
ここで赤色用、 青色用の水平駆動回路 2 OAは、 表示部 14の上側、 水平方向 に延長する辺に沿って配置されるのに対し、 緑色用の水平駆動回路 20 Bは、 こ の水平駆動回路 2 OAが配置されてなる辺と対向する表示部 14の下側、 水平方 向に延長する辺に沿って配置される。
これらによりこの液晶表示装置 1 3においては、 5ビットによる階調データ D R、 DBにより表示部 14の階調を設定する階調設定回路である.水平駆動回路 2 OAと、 6ビットによる階調データ DGにより表示部 14の階調を設定する階調 設定回路である水平駆動回路 20 Bとをそれぞれ表示部 14の上下に沿って配置 して無駄な構成を省略するようになされ、 その分、 消費電力を少なくし、 狭額縁 ィヒし得るようになされている。
すなわち赤色用、 青色用の水平駆動回路 2 OAは、 処理対象の画像データ DR 、 DBである階調データが赤色用、 青色用である点、 全体が 5ビットの階調デ タに対応するように構成されている点、 赤色用、 青色用の画素に対応する駆動信 号を表示部 14に対して出力するようにコラム線への接続が設定されている点を 除いて、 第 1図について上述した水平駆動回路 3と同一に構成される。 またこれ により基準電圧発生回路 1 9においては、 6ビットによる水平駆動回路 20 Bに 出力する基準信号 VO B〜V63 Bを間引いて、 5ビットによる水平駆動回路 2 0 Aに基準信号 V 0 A〜V 31 Aを出力する。
具体的に、 水平駆動回路 2 OAは、 順次ラスタ走査の順序で入力される 5ビッ トによる赤色、 青色の画像データ DR、 DBを、 サンプリングラッチ 20 AAを 構成する複数のラッチで順次循環的にラッチし、 この複数のラッチ結果をライン 単位で同時並列的に第 2ラッチ 2 OABでラッチする。 また続くレベルシフタ 2 0 ACにより各ビットの信号レベルをレベルシフトさせ、 ディジタルアナログ変 換回路 （DAC) 2 OADによりアナログディジタル変換処理する。 これにより 水平駆動回路 2 OAは、 ライン単位で、 表示部 14の赤色及び青色の画素の階調 を設定する駆動信号 OUTを生成するようになされ、 これにより表示部 14の赤 色及び青色の画素の階調を設定する第 2の階調設定回路を構成するようになされ ている。
これにより水平駆動回路 2 OAにおいては、 第 1図において表示部 2の上側に 配置した水平駆動回路 3に比して、 サンプリングラッチ 2 OAA、 第 2ラッチ 2 OAB、 レベルシフタ 20AC、 ディジタルアナログ変換回路 （DAC) 2 OA Dで処理するビット数を少なくし得、 その分、 構成を簡略化して狭額縁化し、 さ らには消費電力を少なくすることができるようになされている。
すなわち第 7図は、 この水平駆動回路 2 OAのディジタルアナログ変換回路 2 0 ADの構成を示す接続図である。 このディジタルアナ口グ変換回路 20 ADに おいては、 Pチャンネル及び Nチャンネルの導電型 MO Sトランジスタにより、 階調データ D R、 D Bの各ビットの論理値によりそれぞれオンオフ動作するスィ ツチ回路が構成され、 このスィツチ回路の直列回路 C 0〜C 31がこの水平駆動 回路 2 OAによる階調に対応して複数個 （この場合 32個） 配置される。
直列回路 CO〜C 3 1は、 一端が対応する基準電圧 VO A〜V3 1 Aに接続さ れ、 他端がコ ム線に接続され、 これにより水平駆動回路 2 OAにおいては、 階 調データに基づいて、 各階調に対応する基準電圧を対応する直列回路 より選択 して画素の階調を設定するようになされている。 直列回路 CO〜C 3 1は、 この コラム線の延長方向に順次配置されて、 各画素に対応するプロック Bが形成され 、 この実施例においては、 6ビットによる階調データを処瑝する場合、 このプ P ック Bを構成する直列回路の数が 64個必要なのに対し、 この実施例では 5ビッ トにより 32個で足り、 これにより表示部 14の上部について、 大幅に狭額縁化 し得るようになされている。
なおこのようにして赤色、 青色の画像データ DR、 DBの処理を水平駆動回路 20 Aに割り当てるようにすると、 水平駆動回路 20 Aにおいては、 奇数列又は 偶数列を処理する場合に比して、 水平方向の配列が密になる。 すなわち奇数列又 は偶数列により処理する場合は、 第 4図により示すように、 液晶セルの水平方向 の繰り返し周期の 2倍の周期により、 各プロック Bを配置することが必要になり 、 例えばこの繰り返し周期が 80 m] の場合、 ブロック Bを 1 60 [μ m) 以下の幅により作成することが必要になる。 これに対して赤色、 青色の画像デー タ DR、 DBの処理を水平駆動回路 2 OAに割り当てる場合、 液晶セルの水平方 向の繰り返し周期が 80 C^m] の場合、 3倍の 240 〔μπι〕 の幅に、 2つの プロック Βを配置することが必要になる。 しかしながらこの横方向の幅について は、 従来から十分に余裕があり、 この実施例では、 ビット数が少ない分、 この横 方向の構成も簡略化されていることにより、 十分に各ブロック Βを配置すること ができる。
これに対して緑色用の水平駆動回路 20 Βは、 6ビットによる緑色の画像デー タ DGを順次処理して、 緑色の画素に対応する駆動信号 OUTを生成するように 構成される。 すなわち水平駆動回路 20 Bは、 順次ラスタ走査の順序で入力され る 6ビットによる緑色の画像データ DGを、 サンプリングラッチ 2 OB Aを構成 する複数のラッチで順次循環的にラッチし、 この複数のラッチ結果をラィン単位 で同時並列的に第 2ラッチ 20 BBでラッチする。 また続くレベルシフタ 20 B
Cにより各ビットの信号レベルをレベルシフトさせ、 ディジタルアナログ変換回 路 （DAC) 20 BDによりアナログディジタル変換処理する。 これにより水平 駆動回路 2 O Bは、 ライン単位で、 表示部の緑色の画素の階調を設定する駆動信 号 OUTを生成するようになされ、 これにより表示部の緑色の画素の階調を設定 する第 1の水平駆動回路を構成するようになされている。
このようにして緑色用の階調データだけを処理する水平駆動回路 20 Bにおい ては、 奇数列文は偶数列を処理する場合に比して、 駆動対象の画素数が少なくな ることにより、 水平方向の配列が粗になる。 この実施例では、 この粗となった水 平方向の配列 狭額縁化に役立てる。
すなわち第 8図は、 この緑色用の水平駆動回路 20 Bのディジタルアナログ変 換 Hi路 20 BDを示す接続図である。 このディジタルアナログ変換回路 20 BD においては、 ディジタルアナログ変換回路 20ADと同様に、 Pチャンネル及ぴ Nチャンネルの導電型 MO Sトランジスタにより、 階調データ DGの各ビットの 論理値によりそれぞれオンオフ動作するスィツチ回路が構成され、 このスィツチ 回路の直列回路 C O〜C 63がこの水平駆動回路 2 OAによる階調に対応して複 数個 （この場合 64個） 配置される。
直列回路 C O〜C 63は、 一端が対応する基準電圧 V0A〜V 63 Aに接続さ れ、 他端がコラム線に接続され、 これにより水平駆動回路 20 Bにおいても、 階 調データ DGに基づいて、 各階調に対応する基準電圧 VO A〜V63 Aを対応す る直列回路 C 0〜C 63により選択して画素の階調を設定するようになされてい る。 直列回路 C 0〜C 63は、 コラム線を間に挟んで、 水平方向に並ぶように 1 対の直列回路 C 0及び C 1、 ……、 C 62及び C 63が配啬され、 各 1対の直列 回路 C O及び C l、 ……、 C 62及び C 63によるユニットが、 コラム線の延長 方向に並んで画素に対応するブロック Bを形成するようになされている。 この実 施例においては、 この横方向に並ぶ 1対の直列回路が、 隣接する基準竃圧を選択 する直列回路に設定される。
これによりこの実施例において、 水平駆動回路 20 Bは、 6ビットによる階調 データ DGによる 64階調の駆動信号を出力するにも係わらず、 5ビットにる階 調データ DR、 DBを処理する水平駆動回路 2 OAのディジタルアナログ変換回 路 20ADと同様に、 コモン線の延長方向については、 32個の直列回路が並ぶ ように形成され、 これによりこの実施例では、 表示部 14の下側についても狭額 縁化し得るようになされている。
(1 -2) 第 1の実施例の動作
以上の構成において、 この携帯端末装置では （第 5図） 、 ホームページをァク セスして取得した画像に係る画像データ、 撮像手段を介して取得した画像データ 等が画像処理回路 1 2に内蔵の画像メモリに保持され、 この画像メモリに保持さ れた画像デー^が液晶表示装置 1 3に同期信号等と共に入力される。 このとき画 像データは、 緑色の画像データ DGが 6ビットにより取得されて画像メモリに保 持された後、 出力されるのに対し、 赤色及ぴ青色の画像データ DR、 DBが 5ビ ットにより取得されて画像メモリに保持された後、 出力され、 これによりこの携 帯端末装置では、 画像データの表示に十分な階調に対応するビット数により処理 して、 この画 データの処理に係る一連の処理系の構成を簡略化し得るようにな されている。
このようにして入力される画像データ DR、 DG、 DBは、 水平駆動回路 20 により各画素の階調に対応する駆動信号に変換されて表示部 1 4に出力され、 垂 直駆動回路 1 8によるラインの選択により、 この駆動信号が対応するラインの画 素に供給され、 これによりこの画像データ DR、 DG、 DBにより画像が表示部 14で表示される。
このようにして画像データ DR、 DG、 DBにより階調を設定するにつき、 画 像データ DR、 DG、 DBのうち、 5ビットによる赤色及び青色の画像データ D R及び DBは （第 6図） 、 表示部 14の上側に沿って配置された水平駆動回路 2 OAによりまとめて処理されて対応する画素の駆動信号が生成されるのに対し、 残る 6ビットによる緑色の画像データ DGにおいては、 表示部の上側に沿って配 置された水平駆動回路 20 Bによりまとめて処理されて対応する画素の駆動信号 が生成される。 これにより液晶表示装置 1 3においては、 表示部 14の上側の水 平駆動回路 2 OAを 5ビットに対応するように構成し得、 その分、 無駄な構成を 省略して消費電力を低減し、 狭額縁化することができる （第 7図） 。
すなわち例えばディジタルアナログ変換回路 20 ADにおいては、 階調を指示 する階調データである画像データの各ビットの論理値によりそれぞれオンオフ動 作するスィッチ回路の直列回路を、 階調に対応して複数個配置し、 階調データに 基づいて、 各^調に対応する基準電圧を対応する直列回路により選択して画素の 階 を設定するようにして、 この直列回路を、 表示部 1 4の上側一辺と直交する 方向に並んで配置して 1つの画素に対応するプロック Bを形成し、 このプロック Bを先の一辺に沿った方向に並んで配置するようにして、 プロック Bを構成する 直歹 ij回路の数 従来の 1 2にし得、 これにより狭額縁化することができる。 これに対して下側に配置した 6ビットの処理系である緑色用の水平躯動回路 2 0 Bにおいては、 上側の水平駆動回路 2 O Aが赤色及び青色による 2系統の画像 データ D R、 D Bを処理するのに対し、 緑色による 1系統の画像データ D Gを処 理することから、 水平方向に余裕が生まれる。 これによりこの実施例では、 第 8 図に示すように、 ディジタルアナログ変換回路 2 0 B Dにおいて、 階調データに 基づいて対応する基準電圧を選択する直列回路を、 水平方向に並んで配置して 1 対の直列回路によるュニットを形成し、 このユエットをコラム線の延長方向に並 んで配置して 1つの画素に対応するプロック Bが形成し、 このプロック Bを水平 方向に並んで配置するようになされ、 これによりこの水平駆動回路 2 0 B側にお いても、 ブロックを構成する直列回路の段数を従来の 1ノ 2にして狭額縁化する ことができる。
( 1 - 3 ) 第 1の実施例の効果
以上の構成によれば、 表示部 1 4の対向する辺の一方に沿って緑色用の水平駆 動 Hi路 2 O Bを配置し、 他方に沿って赤色用及び緑色用の水平駆動回路 2 O Aを 配置することにより、 各水平駆動回路 2 0 A、 2 0 Bを画像データのビット数に 対応するように設定して無駄を省略し得、 その分、 従来に比して消費電力を少な くし、 狭額縁化することができる。
すなわち緑色用の水平駆動回路 2 0 Bにより設定される階調数が、 赤色用及ぴ 緑色用の水平駆動回路 2 O Aにより設定される階調数より多くなるように設定す る場合に、 各水平駆動回路 2 0 A、 2 0 Bを画像データのビット数に対応するよ うに設定して無駄を省略し、 従来に比して消費電力を少なくし、 狭額縁化するこ とができる。
またこの緑色用の水平駆動回路 2 0 Bにおいて、 基準電圧を選択するスィツチ による直列回路を水平方向に並べて 1対の直列回路によるユニットを形成し、 こ のュ-ットをコラム線の延長方向に並んで配置して 1つの画素に対応するプロッ ク Bを形成することにより、 この緑色用の水平駆動回路 2 0 B側についても、 狭 額縁化することができる。 ( 2 ) 第 2の実施例
第 9図は、 第 6図との対比により本発明の第 2の実施例に係る携帯端末装置に 適用される液晶表示装置 3 3を示す平面図である。 この液晶表示装置 3 3では、 5ビットによる水平駆動回路 2 O Aに近接して配置した基準電圧発生回路 1 9 A により、 5ビットによる階調に対応する基準信号 V O A〜V 3 1 Aを生成して水 平駆動回路 2 O Aに供給する。 また 6ビットによる水平駆動回路 2 0 Bに近接し て配置した基準電圧発生回路 1 9 Bにより、 6ビットによる階調に対応する基维 信号 V O B〜V 6 3 Bを生成して水平駆動回路 2 0 Bに供給する。 なおこの実施 例では、 この基準信号の生成に係る基準電圧発生回路 1 9 及ぴ1 9 Bの構成が 異なる点を除いて、 第 1の実施例と同一に構成される。
この実施例によれば、 それぞれ水平駆動回路 2 O A及ぴ 2 0 Bに近接して配置 した基準電圧発生回路で基準電圧を生成することにより、 この基準電圧の引回し に係る配線のスペースを省略することができ、 横方向についても狭額縁化するこ とができる。 またそれぞれ水平駆動回路 2 O A及び 2 0 Bにおいては、 赤色、 青 色及び緑色による画素に対応することにより、 このように専用の基準電圧発生回 路を設けるようにして、 基準電圧がばらついた場合でも、 第 1図について説明し た奇数列、 偶数列により分けて処理する場合のような縦縞等の発生を有効に回避 することができる。
( 3 ) 他の実施例
なお上述の実施例においては、 それぞれ 6ビット及び 5ビットによる画像デー タを処理して画像を表示する場合について述べたが、 本発明はこれに限らず、 種 々のビット数により処理する場合に、 広く適用することができる。 なおこの場合 に、 青色、 赤色でビット数が異なる場合でも広く適用することができる。
また上述の実施例においては、 液晶セルによる画素を駆動する場合について述 ベたが、 本発明はこれに限らず、 種々の表示手段により画素を構成するフラット ディスプレイ装置に広く適用することができる。 上述のように本発明によれば、 表示部の対向する辺の一方に沿って緑色用の階 調設定回路を配置し、 他方に沿って赤色用及び青色用の階調設定回路を配置する ことにより、 従来に比して消費電力を少なくし、 狭額縁化することができる。 産業上の利用可能性
本発明は、 フラットディスプレイ装置及び携帯端末装置に関し、 例えば液晶表示 装置、 液晶表示装置を用いた P D A、 携帯電話等に適用す δことができる。

Claims

請求の範囲 マトリックス状に画素を配置してなる表示部と、 前記表示部の画素を駆動す る駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置において 前記表示部の一辺に沿って、 前記駆動回路のうちの、 前記表示部の緑色の画素 の階調を設定する第 1の階調設定回路を配置し、
前記一辺に対向する前記表示部の他辺に沿って、 前記駆動回路のうちの、 前記 表示部の赤色友び青色の画素の階調を設定する第 2の階調設定回路を配置した ことを特徴とするフラットディスプレイ装置。
2 . 前記第 1の階調設定回路により設定される階調数が、 前記第 2の階調設定回 路により設定される階調数より多い
ことを特徴とする請求の範囲第 1項に記載のフラットディスプレイ装置。
3 . 前記第 1の階調設定回路は、
前記基板上に近接して配置された第 1の基準電圧発生回路で作成される第 1の 基準電圧を選択して前記画素の階調を設定し、
前記第 2の階調設定回路は、
前記基板上に近接して配置された第 2の基準電圧発生回路で作成される第 2の 基準電圧を選択して前記画素の階調を設定する
ことを特徴とする請求の範囲第 1項に記載のフラットディスプレイ装置。
4 . 前記第 1及び第 2の階調設定回路は、
階調を指示する階調データの各ビットの論理値によりそれぞれオンオフ動作す るスィツチ回路の直列回路が、 階調に対応して複数個配置され、
前記階調データに基づいて、 各階調に対応する基準電圧を対応する前記直列回 路により選択して前記画素の階調を設定し、
前記第 1の階調設定回路は、 前記直列回路の 2つを前記一辺に沿った方向に並んで配置した 1対の直列回路 によるュ-ットが、 前記一辺と直交する方向に並んで配置されて 1つの前記画素 に対応するブロックが形成され、
前記ブロックが前記一辺に沿った方向に並んで配置され、
前記第 2の階調設定回路は、
前記直列回路が、 前記一辺と直交する方向に並んで配置されて 1つの前記画素 に対応するプロックが形成され、
前記ブロックが前記一辺に沿った方向に並んで配置された
ことを特徴とする請求の範囲第 1項に記載のフラットディスプレイ ¾置。
5 . マトリックス状に画素を配置してなる表示部と、 前記表示部の画素を駆動す る駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置により所 望の画像を表示する携帯端末装置において、
前記フラットディスプレイ装置は、
前記表示部の一辺に沿って、 前記駆動回路のうちの、 前記表示部の緑色の画素 の階調を設定する第 1の階調設定回路を配置し、
前記一辺に対向する前記表示部の他辺に沿って、 前記駆動回路のうちの、 前記 表示部の赤色及び青色の画素の階調を設定する第 2の階調設定回路を配置した ことを特徴とする携帯端末装置。
PCT/JP2003/016864 2003-01-22 2003-12-26 フラットディスプレイ装置及び携帯端末装置 WO2004066247A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/541,095 US7420532B2 (en) 2003-01-22 2003-12-26 Flat display apparatus and portable terminal apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-13461 2003-01-22
JP2003013461A JP4085323B2 (ja) 2003-01-22 2003-01-22 フラットディスプレイ装置及び携帯端末装置

Publications (1)

Publication Number Publication Date
WO2004066247A1 true WO2004066247A1 (ja) 2004-08-05

Family

ID=32767359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016864 WO2004066247A1 (ja) 2003-01-22 2003-12-26 フラットディスプレイ装置及び携帯端末装置

Country Status (6)

Country Link
US (1) US7420532B2 (ja)
JP (1) JP4085323B2 (ja)
KR (1) KR101008003B1 (ja)
CN (1) CN100476910C (ja)
TW (1) TWI267813B (ja)
WO (1) WO2004066247A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670137B1 (ko) * 2004-10-08 2007-01-16 삼성에스디아이 주식회사 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
KR100658619B1 (ko) 2004-10-08 2006-12-15 삼성에스디아이 주식회사 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
JP4492334B2 (ja) 2004-12-10 2010-06-30 ソニー株式会社 表示装置および携帯端末
JP2007193237A (ja) * 2006-01-20 2007-08-02 Sony Corp 表示装置および携帯端末
KR101000288B1 (ko) 2008-07-08 2010-12-13 주식회사 실리콘웍스 감마전압생성기 및 상기 감마전압생성기를 구비하는 ｄａｃ
JP4947167B2 (ja) * 2010-02-19 2012-06-06 ソニー株式会社 表示装置および携帯端末

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07260857A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 液晶表示装置の駆動回路および液晶表示装置
JPH0850273A (ja) * 1995-08-10 1996-02-20 Seiko Epson Corp カラー液晶表示装置
JPH08184813A (ja) * 1994-12-27 1996-07-16 Sharp Corp 液晶表示装置
US20010028336A1 (en) * 2000-04-06 2001-10-11 Seiji Yamagata Semiconductor integrated circuit for driving liquid crystal panel
US20020060656A1 (en) * 2000-11-20 2002-05-23 Nec Corporation Driving circuit and driving method of color liquid crystal display, and color liquid crystal display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228120A (en) * 1989-10-12 1993-07-13 International Business Machines Corporation Display system with direct color mode
JPH08334740A (ja) 1995-06-09 1996-12-17 Matsushita Electric Ind Co Ltd 補助液晶駆動制御装置および液晶表示装置
US6441758B1 (en) * 1997-11-27 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
JP4576648B2 (ja) 1998-12-21 2010-11-10 ソニー株式会社 液晶表示装置
TW521223B (en) * 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP2000356782A (ja) 1999-06-16 2000-12-26 Matsushita Electric Ind Co Ltd 液晶表示装置及びそれを用いた画像表示機器
TW482992B (en) * 1999-09-24 2002-04-11 Semiconductor Energy Lab El display device and driving method thereof
KR100339021B1 (ko) 2000-07-27 2002-06-03 윤종용 평판 디스플레이 장치
JP3875470B2 (ja) * 2000-08-29 2007-01-31 三星エスディアイ株式会社 ディスプレイの駆動回路及び表示装置
JP4062876B2 (ja) * 2000-12-06 2008-03-19 ソニー株式会社 アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP4986334B2 (ja) * 2001-05-07 2012-07-25 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
JP3866606B2 (ja) * 2002-04-08 2007-01-10 Ｎｅｃエレクトロニクス株式会社 表示装置の駆動回路およびその駆動方法
KR100434504B1 (ko) * 2002-06-14 2004-06-05 삼성전자주식회사 Ｒ, ｇ, ｂ별 독립적인 계조 전압을 사용하는 액정 표시장치 구동용 소오스 드라이버 집적회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07260857A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 液晶表示装置の駆動回路および液晶表示装置
JPH08184813A (ja) * 1994-12-27 1996-07-16 Sharp Corp 液晶表示装置
JPH0850273A (ja) * 1995-08-10 1996-02-20 Seiko Epson Corp カラー液晶表示装置
US20010028336A1 (en) * 2000-04-06 2001-10-11 Seiji Yamagata Semiconductor integrated circuit for driving liquid crystal panel
US20020060656A1 (en) * 2000-11-20 2002-05-23 Nec Corporation Driving circuit and driving method of color liquid crystal display, and color liquid crystal display device

Also Published As

Publication number Publication date
TWI267813B (en) 2006-12-01
US20060164353A1 (en) 2006-07-27
JP2004226620A (ja) 2004-08-12
US7420532B2 (en) 2008-09-02
KR20050093824A (ko) 2005-09-23
KR101008003B1 (ko) 2011-01-14
CN100476910C (zh) 2009-04-08
JP4085323B2 (ja) 2008-05-14
TW200428327A (en) 2004-12-16
CN1739132A (zh) 2006-02-22

Similar Documents

Publication Publication Date Title
KR101236484B1 (ko) 표시장치 및 휴대단말
KR100613325B1 (ko) 구동 장치 및 표시 모듈
US6791539B2 (en) Display, method for driving the same, and portable terminal
US20060193002A1 (en) Drive circuit chip and display device
US20130063499A1 (en) Display device, driving method of display device, and electronic apparatus
KR20080082897A (ko) 표시용 구동 회로
KR20010051005A (ko) 고선명 액정 표시 장치
JP2004341251A (ja) 表示制御回路及び表示駆動回路
CN100356417C (zh) 数据驱动器及电子光学装置
JP2008512717A (ja) マトリクス型ｌｃｄパネルを駆動するための装置及びそれに基づく液晶ディスプレイ
US20120120040A1 (en) Drive Device For Display Circuit, Display Device, And Electronic Apparatus
KR20000057912A (ko) 구동회로 일체형 액정표시장치
US20070229553A1 (en) Display device having an improved video signal drive circuit
CN101405640A (zh) 显示设备和电子设备
WO2004066247A1 (ja) フラットディスプレイ装置及び携帯端末装置
JP2005156962A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
CN101322178B (zh) 显示器件和电子装置
JP2008170978A (ja) 表示装置及びその駆動方法
JP2005309304A (ja) データ線駆動回路、電気光学装置および電子機器
JP2000227585A (ja) 駆動回路一体型液晶表示装置
US20080122810A1 (en) Flat Display Unit
KR100719053B1 (ko) 고속 처리 및 저소비 전력화를 도모하는 구동회로 및그것을 구비한 화상 표시장치와 그것을 구비한 휴대 기기
JP4947167B2 (ja) 表示装置および携帯端末
JP2002175021A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2005300898A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

ENP Entry into the national phase

Ref document number: 2006164353

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10541095

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057012892

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038A90043

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057012892

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10541095

Country of ref document: US