JPH08184813A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08184813A JPH08184813A JP32610494A JP32610494A JPH08184813A JP H08184813 A JPH08184813 A JP H08184813A JP 32610494 A JP32610494 A JP 32610494A JP 32610494 A JP32610494 A JP 32610494A JP H08184813 A JPH08184813 A JP H08184813A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gradation
- circuit
- horizontal scanning
- scanning period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
が必要としない階調信号Tの発生を抑制するので、階調
信号発生回路4が不必要な階調信号を発生させることに
より生じる電力消費の無駄を低減させると共に、この不
必要な階調信号の発生によって生じる不要な電磁放射も
なくす。 【構成】 各水平走査期間について、その水平走査期間
の階調表示データD1〜DNによって1度以上選択される
階調信号Tを検出する階調信号選択回路7と、その水平
走査期間の階調表示データD1〜DNを表示する際に、階
調信号発生回路4が階調信号選択回路7で検出された階
調信号Tのみを発生させるようにした。
Description
ィブマトリクス方式の液晶表示装置に関する。
ランジスタ)を用いたアクティブマトリスク方式の液晶
表示装置で階調表示を行うための方式としては、各絵素
の階調表示データに応じて電圧の異なるアナログ階調電
圧を当該絵素に印加するアナログ階調電圧方式と、各絵
素の階調表示データに応じてデューティ比の異なるパル
ス電源電圧を当該絵素に印加する振動階調電圧方式とが
ある。アナログ階調電圧方式は、階調表示の各段階毎に
電圧の異なる階調電圧を発生する電源を用意しなければ
ならないために、電源回路に用いるオペアンプ等のアナ
ログ回路がコストアップを招きチップ面積も増大すると
いう欠点がある。これに対して、振動階調電圧方式は、
少なくとも高低2種類の電圧の電源があれば足り、階調
表示のための回路のほとんどをディジタル回路で構成す
ることができるので、コストアップを抑制すると共にチ
ップ面積の増大も避けることができるという利点があ
る。
う従来の液晶表示装置を図7に基づいて説明する。この
液晶表示装置は、アクティブマトリクス方式の液晶表示
パネル1を備えている。液晶表示パネル1は、1対の基
板1a,1b間に液晶を封入したものである。一方の基
板1aには、多数の信号配線1cと走査配線1dとが交
差して形成され、これら信号配線1cと走査配線1dに
よって区切られる碁盤の目状の各領域にそれぞれ絵素電
極1eが形成されている。そして、各絵素電極1eが形
成された領域が液晶表示パネル1上の絵素となり、これ
によって絵素がマトリクス状(行列状)に配置されるこ
とになる。また、これらの絵素電極1eに隣接する信号
配線1cと走査配線1dの交差部には、それぞれTFT
1fが形成されている。各TFT1fは、絵素電極1e
と信号配線1cとの間を接続するスイッチング素子であ
り、このTFT1fのゲートは、走査配線1dに接続さ
れている。他方の基板1bには、この基板面全面、また
は、各絵素の行方向に連なるグループ毎に共通電極が形
成されている。なお、図7に示す液晶表示パネル1で
は、図面を簡単にするために絵素が3行3列に配置され
た場合を示しているが、実際の液晶表示パネル1では、
もっと多くの絵素がマトリクス状に配置される。
れた各信号配線1cは、それぞれソース駆動回路(信号
配線駆動回路)2に接続され、各走査配線1dは、それ
ぞれゲート駆動回路3に接続されている。また、この液
晶表示装置には、階調信号発生回路4と電源回路5とコ
ントロール回路6が設けられている。そして、図示しな
い外部回路から送られて来る階調表示データD1〜D4と
ドットクロック信号CKと水平同期信号HSと垂直同期
信号VSがこのコントロール回路6に入力されるように
なっている。階調表示データD1〜D4は、各絵素の表示
階調を2進数値で示した複数ビット(ここでは4ビッ
ト)の信号であり、マトリクス状の各絵素の階調表示デ
ータD1〜D4が4ビットずつ順次シリアルに入力され
る。そして、コントロール回路6は、この階調表示デー
タD1〜D4をそのままソース駆動回路2に送る。また、
ドットクロック信号CKは、各絵素の階調表示データD
1〜D4に同期した信号であり、水平同期信号HSは、水
平走査期間に同期した信号であり、垂直同期信号VS
は、垂直走査期間に同期した信号である。そして、コン
トロール回路6は、これらの同期信号に基づいて各種タ
イミング信号を生成し、それぞれソース駆動回路2とゲ
ート駆動回路3と階調信号発生回路4と電源回路5に送
るようになっている。
から送られて来るタイミング信号に基づいて、液晶表示
パネル1の各走査配線1dを水平走査期間毎に順に走査
して走査行の全てのTFT1fを導通させると共に、垂
直走査期間毎にこれを繰り返す。電源回路5は、高低の
異なる電圧を有する2種類の電源電圧VSH,VSLと、こ
れに対応する電源電圧VCを発生させる回路であり、液
晶の交流駆動を行うために、コントロール回路6から送
られて来るタイミング信号に基づいて、例えば垂直走査
期間毎に、電源電圧VCに対する電源電圧VSH,VSLの
極性が反転するようにそれぞれの電圧レベルを切り替え
る。そして、この電源回路5が発生する電源電圧VSH,
VSLはソース駆動回路2に送られ、電源電圧VCは液晶
表示パネル1における他方の基板1bの共通電極に印加
されるようになっている。
6から送られて来るタイミング信号に基づいて階調信号
T1〜T16を発生する回路である。階調信号は、振動階
調電圧方式では、振幅と周期が一定でデューティ比のみ
が異なる複数種類のパルス信号であり、階調表示の段階
数と同数の階調信号を用いる場合には、階調表示データ
をNビットとすると2N種類のパルス信号からなる。そ
して、ここでは、階調表示データD1〜D4が4ビットで
あり、これによる段階数と同数の階調信号を用いるの
で、この階調信号発生回路4が発生する階調信号T1〜
T16は、図8に示すように、それぞれデューティ比が異
なる16種類のパルス信号からなる。そして、この階調
信号T1〜T16は、図7に示すように、ソース駆動回路
2に送られるようになっている。
から送られて来るタイミング信号に基づいて階調表示デ
ータD1〜D4を絵素毎にサンプリングし、水平走査期間
毎に一斉にホールドする動作を繰り返す。そして、ホー
ルドした1行分の各階調表示データD1〜D4をそれぞれ
デコードしていずれか1種類の階調信号Tを選択し、こ
の選択された階調信号Tのデューティ比に応じて2種類
の電源電圧VSH,VSLを切り替えることによりパルス状
の電源電圧、即ちパルス電源電圧を各信号配線1cに印
加する。したがって、このソース駆動回路2が階調信号
TのHレベルの間は高電圧の電源電圧VSHを印加しLレ
ベルの間は低電圧の電源電圧VSLを印加するものとする
と、信号配線1cには、図9に示すように、周期Ttの
うちの期間mでは電源電圧VSHとなり期間nでは電源電
圧VSLとなる階調表示データD1〜D4に応じたデューテ
ィ比がm/Ttのパルス電源電圧が印加される。また、
このようにして信号配線1cに印加されたパルス電源電
圧は、ゲート駆動回路3によって走査された行の各TF
T1fを介してそれぞれ絵素電極1eに印加されること
になる。
線1cにパルス電源電圧を印加すると、この信号配線1
cからTFT1fを介して絵素電極1eに電流が流れ、
この絵素電極1eと液晶層と基板1bの共通電極によっ
て構成される絵素容量が充電される。そして、このよう
な回路は、TFT1fのON抵抗と絵素容量との直列回
路により低域通過フィルタ特性を示すことになり、しか
も、これらON抵抗と絵素容量による時定数が大きいた
めに遮断周波数が低くなるので、パルス電源電圧のほぼ
直流成分(平均電圧)のみが絵素電極1eに印加される
ようになる。したがって、デューティ比が異なるパルス
電源電圧を印加すれば、絵素電極1eにはこのデューテ
ィ比に応じて異なる電圧が充電され、例えば上記デュー
ティ比がm/Ttのパルス電源電圧を印加した場合に
は、(mVSH+nVSL)/Ttの平均電圧が充電される
ので、これによって液晶の階調表示が可能となる。
のように階調表示の段階数と同数の階調信号T1〜T16
を用いるのではなく、これよりも少ない種類の基本階調
信号からソース駆動回路2によって階調表示の段階数分
の階調信号を生成する補間階調方式を用いる場合もあっ
た。即ち、この補間階調方式は、上記従来例のように階
調表示データD1〜D4が4ビットの場合、この階調表示
の段階数は16段階ではあるが、図10に示すように、
5種類の階調信号T1,T5,T9,T13,T16を基本階
調信号として定め、その他の各段階の階調信号T2〜T
4,T6〜T8,T10〜T12,T14,T15は、ソース駆動
回路2によって、周期Ttの4周期(4Tt)の間にこれ
ら基本階調信号のうちの2種類の階調信号Tを切り替え
て信号配線1cに印加することにより生成するようにし
た方式である。例えば、階調信号T6では、初めの3周
期に階調信号T5を印加し、残りの1周期に階調信号T9
を印加するようにし、また、階調信号T7では、前半の
2周期に階調信号T5を印加し、後半の2周期に階調信
号T9を印加することにより、実質的に図8に示した階
調信号T6,T7と同じ直流成分を絵素電極1eに印加す
ることができる。
調信号発生回路4が5種類の階調信号T1,T5,T9,
T13,T16のみを発生させればよいので、この階調信号
発生回路4が発生しソース駆動回路2に送る階調信号T
の数を減少させることができるという利点がある。
調電圧方式の従来の液晶表示装置では、階調信号発生回
路4が階調表示データD1〜D4の値にかかわらず常に1
6種類の階調信号T1〜T16または基本階調信号である
5種類の階調信号T1,T5,T9,T13,T16の全てを
発生させてソース駆動回路2に送り続けるようになって
いる。しかしながら、液晶表示パネル1に表示される映
像によっては、垂直走査期間の全期間または一部の水平
走査期間での階調表示に偏りが生じ、特定の階調信号の
みが利用される場合が生じる。そして、この場合には、
他の利用されない階調信号が階調信号発生回路4で無駄
に発生されソース駆動回路2に送られることになる。
表示映像によっては不必要な階調信号まで常時発生させ
るために、消費電力に無駄が生じるという問題があっ
た。しかも、このように不必要な階調信号を発生させて
ソース駆動回路2に送ることにより、液晶表示装置が必
要以上の電磁放射(輻射)を生じさせるという問題もあ
った。
表示装置においても、階調信号発生回路が複数種類のア
ナログ階調電圧からなる階調信号を常時発生するので、
表示映像によっては不必要な階調信号まで発生させるこ
とにより、消費電力に無駄が生じるという問題があっ
た。しかも、交流駆動のために階調信号のアナログ階調
電圧レベルを切り替える場合には、必要以上の電磁放射
を生じさせるという問題もあった。
で、階調表示データに応じて必要な階調信号のみを発生
させることにより、電力消費を低減させると共に不必要
な電磁放射を減少させることができる液晶表示装置を提
供することを目的とする。
は、各水平走査期間について、アクティブマトリクス方
式の液晶表示パネルにおける各信号配線毎に、階調信号
発生回路が発生する複数種類の階調信号のうちのいずれ
かを階調表示データに応じて選択し、該選択した階調信
号に基づいた信号電圧を当該信号配線に印加する信号配
線駆動回路を備えた液晶表示装置において、各水平走査
期間について、該水平走査期間のいずれの階調表示デー
タによっても選択されない階調信号を検出する非選択検
出回路と、各水平走査期間毎に、該非選択検出回路によ
って当該水平走査期間について非選択を検出された階調
信号を該階調信号発生回路が発生しまたは出力するのを
抑制する階調信号抑制回路とが設けられたものであり、
そのことにより上記目的が達成される。
方式の液晶表示パネルにおける複数の信号配線が2以上
の組にグループ分けされ、それぞれの組の各信号配線毎
に、各水平走査期間について、階調信号発生回路が発生
する複数種類の階調信号のうちのいずれかを階調表示デ
ータに応じて選択し、該選択した階調信号に基づいた信
号電圧を当該信号配線に印加する信号配線駆動回路が信
号配線の各組毎に設けられた液晶表示装置において、各
水平走査期間について、該水平走査期間のいずれの階調
表示データによっても選択されない階調信号を検出する
非選択検出回路と、各水平走査期間毎に、該非選択検出
回路によって当該水平走査期間について非選択を検出さ
れた階調信号を該階調信号発生回路が発生しまたは出力
するのを抑制する階調信号抑制回路とが各信号配線駆動
回路毎に設けられる。
いて、アクティブマトリクス方式の液晶表示パネルにお
ける各信号配線毎に、階調信号発生回路が発生する複数
種類の階調信号のうちのいずれか1または2以上の階調
信号を階調表示データに応じて選択し、該選択した1ま
たは2以上の階調信号に基づいた信号電圧を当該信号配
線に印加する信号配線駆動回路を備えた液晶表示装置に
おいて、各水平走査期間について、該水平走査期間のい
ずれの階調表示データによっても選択されない階調信号
を検出する非選択検出回路と、各水平走査期間毎に、該
非選択検出回路によって当該水平走査期間について非選
択を検出された階調信号を該階調信号発生回路が発生し
または出力するのを抑制する階調信号抑制回路とが設け
られる。さらに、好ましくは、アクティブマトリクス方
式の液晶表示パネルにおける複数の信号配線が2以上の
組にグループ分けされ、それぞれの組の各信号配線毎
に、各水平走査期間について、階調信号発生回路が発生
する複数種類の階調信号のうちのいずれか1または2以
上の階調信号を階調表示データに応じて選択し、該選択
した1または2以上の階調信号に基づいた信号電圧を当
該信号配線に印加する信号配線駆動回路が信号配線の各
組毎に設けられた液晶表示装置において、各水平走査期
間について、該水平走査期間のいずれの階調表示データ
によっても選択されない階調信号を検出する非選択検出
回路と、各水平走査期間毎に、該非選択検出回路によっ
て当該水平走査期間について非選択を検出された階調信
号を該階調信号発生回路が発生しまたは出力するのを抑
制する階調信号抑制回路とが各信号配線駆動回路毎に設
けられる。
走査期間について、各信号配線毎に、階調表示データに
応じて選択した階調信号に基づいた信号電圧をそれぞれ
の信号配線に印加する。振動階調電圧方式の場合には、
この階調信号は、振幅と周期が一定でデューティ比のみ
が異なる信号であり、信号配線には、選択された階調信
号に対応するデューティ比のパルス電源電圧が信号電圧
として印加される。また、アナログ階調電圧方式の場合
には、この階調信号は、電圧の異なるアナログ階調電圧
であり、信号配線には、選択されたアナログ階調電圧そ
のものが信号電圧として印加される。
て、その水平走査期間のいずれの階調表示データによっ
ても選択されない階調信号を検出する。水平走査期間の
階調表示データを実際に表示する時には、その水平走査
期間についての非選択の階調信号の検出が完了している
必要がある。
に、上記非選択検出回路によってその水平走査期間につ
いて非選択を検出された階調信号を階調信号発生回路が
発生しまたは出力するのを抑制する。階調信号の発生を
一部でも抑制すれば、この階調信号の発生の際に消費す
る電力を低減させると共に、この発生に伴って放射され
る電磁波を減少させることができる。また、階調信号発
生回路が発生した階調信号の一部でも出力を抑制すれ
ば、この階調信号を行駆動回路に送るための信号線を充
放電する際の電力を低減させると共に、この信号線上で
放射される電磁波を減少させることができる。
信号発生回路が実際の階調表示データに応じて必要な階
調信号だけを発生させまたは出力するので、不必要な階
調信号の発生や出力による消費電力の無駄を低減すると
共に、不要な電磁放射も減少させることができる。
上の組にグループ分けし、各組ごとに信号配線駆動回路
を設けた場合を示す。例えば液晶表示パネルの上下両側
に信号配線駆動回路をそれぞれ設け、上側の信号配線駆
動回路は奇数番目の信号配線を駆動し、下側の信号配線
駆動回路は偶数番目の信号配線を駆動するように構成さ
れる場合がある。そして、このような場合に、それぞれ
の信号配線駆動回路の非選択検出回路が非選択の階調信
号を検出し、その信号配線駆動回路の階調信号抑制回路
がこの検出結果に基づいて信号配線駆動回路毎に独立に
階調信号発生回路での階調信号の発生または出力を制御
すれば、より木目細かく消費電力の低減と電磁放射の減
少を図ることができるようになる。
示装置の場合を示すものである。この液晶表示装置で
は、階調表示データに応じて2以上の階調信号が選択さ
れることがあり、振動階調電圧方式の場合には、選択さ
れた2以上の各階調信号のデューティ比に応じたパルス
電源電圧を順次切り替えて当該絵素に印加することによ
り液晶の階調表示を行わせる。また、アナログ階調電圧
方式の場合には、選択された2以上の各階調信号のアナ
ログ階調電圧を所定のデューティ比に応じて順次切り替
えて当該絵素に印加することにより液晶の階調表示を行
わせる。そして、このような液晶表示装置においても、
選択されない階調信号は生じ得るので、消費電力の無駄
を低減すると共に、不要な電磁放射を減少させることが
できる。
上の組にグループ分けし、各組ごとに信号配線駆動回路
を設けた補間階調方式の液晶表示装置の場合を示す。こ
の場合にも、請求項2および請求項3の場合と同様に、
消費電力の無駄を低減すると共に、不要な電磁放射を減
少させることができる。
のであって、図1は液晶表示装置の構成を示すブロック
図、図2は階調信号選択回路の構成を示すブロック図、
図3は階調信号選択回路の動作を示すタイムチャートで
ある。
示装置について説明する。したがって、図1に示す液晶
表示パネル1は、各絵素にRGB3原色のいずれかの色
フィルタが配置されたカラー表示用のものが用いられて
いる。また、階調表示データD1〜DNは、RGB3原色
の各色毎の複数ビット(Nビット)の信号からなり、赤
色データR1〜RNと緑色データG1〜GNと青色データB
1〜BNに区別される。この液晶表示装置におけるソース
駆動回路2とゲート駆動回路3と電源回路5は、階調表
示データD1〜DNが各色毎のNビットの信号であるとい
う点と、階調信号Tが2N種類のパルス信号からなると
いう点以外では、図7に示したものと同じ構成であるた
め説明を省略する。なお、図1では、電源回路5が液晶
表示パネル1の共通電極に電源電圧VCを印加するため
の回路も省略して示している。コントロール回路6は、
図7に示したものと同様に、階調表示データD1〜DNと
ドットクロック信号CKと水平同期信号HSと垂直同期
信号VSに基づいて各種タイミング信号を生成する回路
であるが、これらのタイミング信号をそれぞれソース駆
動回路2とゲート駆動回路3と階調信号発生回路4と電
源回路5に送ると共に、階調信号選択回路7にも送るよ
うになっている。また、このコントロール回路6は、階
調表示データD1〜DNをソース駆動回路2と共に階調信
号選択回路7にも送るようになっている。階調信号発生
回路4も、図7に示したものと同様に、コントロール回
路6から送られて来るタイミング信号に基づいて階調信
号Tを発生する回路であるが、実際に階調信号発生回路
4が発生する階調信号Tは、階調信号選択回路7から送
られて来る選択信号Sによって指示されたものに限られ
る。
6から送られて来る階調表示データD1〜DNとタイミン
グ信号に基づいて、各水平走査期間について、その水平
走査期間のいずれかの階調表示データD1〜DNによって
1度でも選択される階調信号Tを全て検出し、この検出
結果を示す選択信号Sを生成する回路である。即ち、こ
の階調信号選択回路7は、図2に示すように、ORゲー
ト部7aとデコーダ7bとラッチ部7cと一時記憶部7
dとホールド部7eとリセットラッチ回路7fとで構成
される。ORゲート部7aは、階調表示データD1〜DN
のビット数に対応するN個のORゲートからなり、各O
Rゲートには、階調表示データD1〜DNの赤色データR
1〜RNと緑色データG1〜GNと青色データB1〜BNにお
ける対応する各ビットのデータがそれぞれ入力されるよ
うになっている。この際、例えば赤色データR1〜RNが
Nビットをパラレルに入力されると、次に緑色データG
1〜GNがNビットをパラレルに入力されるというよう
に、各色のデータは、N本ずつの異なるラインを介して
時間的に順次ずれて入力される。したがって、このOR
ゲート部7aのORゲートからは、階調表示データD1
〜DNにおける色には無関係に階調表示の段階のみを示
すNビットのデータC1〜CNが出力され、これがデコー
ダ7bに入力される。なお、階調表示データD1〜DN
は、各色のデータが時分割されているので、これら各色
のデータを1組のN本のラインのみを介して順次入力す
る場合には、ORゲート部7aは特に必要がなくなる。
効映像期間を示す期間信号TSがHレベルの間のみデコ
ード動作を行う回路であり、NビットのデータC1〜CN
の2進数値に応じて2N本の出力TTうちのいずれか1
本の出力TTのみをHレベルとする。この2N本の各出
力TTは、2N種類の各階調信号Tにそれぞれ対応して
いる。このデコーダ7bに入力されるNビットのデータ
C1〜CNの各2進数値とHレベルになる出力TTとの関
係を表1に示す。
CNの各2進数値と2N本の各出力TTとは1対1で対応
している。そして、ソース駆動回路2に内蔵されるデコ
ーダも、この表1と同様の対応により、階調表示データ
D1〜DNに応じて階調信号Tを選択する。また、階調表
示データDが図7と同じ4ビットであり階調信号Tが1
6種類である場合、即ちデコーダ7bに入力されるデー
タCが4ビットでありこのデコーダ7bの出力TTが1
6本である場合の対応表を表2に示す。
ラッチ部7cに入力される。このラッチ部7cは、2N
個のラッチ回路からなり、各ラッチ回路は、デコーダ7
bの各出力TTをコントロール回路6から送られて来る
タイミング信号の一部であるドットクロック信号CKの
立ち下がりによってラッチする。したがって、このラッ
チ部7cの各ラッチ回路には、Nビットの各色のデータ
が入力されるたびに、デコーダ7bの各出力TTがラッ
チされることになる。また、このラッチ部7cの各ラッ
チ回路の出力は、一時記憶部7dに入力される。
ップフロップ回路からなり、これらの各RSフリップフ
ロップ回路は、ラッチ部7cの対応するラッチ回路の出
力の立ち下がりによりセットされるようになっている。
また、各RSフリップフロップ回路は、リセットラッチ
回路7fの出力が立ち下がった場合にリセットされる。
このリセットラッチ回路7fは、コントロール回路6か
ら送られて来るタイミング信号の一部であるリセット信
号RSを上記ドットクロック信号CKの立ち下がりによ
ってラッチする回路であり、リセット信号RSは、各水
平走査期間の終了時にドットクロック信号CKの1周期
の間のみHレベルとなるパルス信号である。したがっ
て、この一時記憶部7dは、各水平走査期間毎に、一度
でもデコーダ7bの出力TTがHレベルになると、その
出力TTに対応するRSフリップフロップ回路がHレベ
ルを保持することになる。そして、この一時記憶部7d
の各RSフリップフロップ回路の出力は、ホールド部7
eに入力される。
らなり、これらの各ラッチ回路は、コントロール回路6
から送られて来るタイミング信号の一部であるホールド
信号HDの立ち下がりによって一時記憶部7dの各RS
フリップフロップ回路の出力をラッチするようになって
いる。このホールド信号HDは、各水平走査期間の終了
時であってリセット信号RSよりも早い時期にドットク
ロック信号CKの1周期の間のみHレベルとなるパルス
信号である。したがって、このホールド部7eは、各水
平走査期間の終了時に、その水平走査期間内に一度でも
Hレベルとなったデコーダ7bの出力TTに対応するラ
ッチ回路の出力のみがHレベルとなり、この出力を次の
水平走査期間の終了時まで保持する。そして、このホー
ルド部7eの2N個の各ラッチ回路の出力が選択信号S
として、図1に示すように階調信号発生回路4に送られ
ることになる。
基づいて説明する。ドットクロック信号CKは、ORゲ
ート部7aから出力される各絵素のデータC1〜CNに同
期したクロック信号である。水平走査期間の初期の時刻
t1に期間信号TSがHレベルになるとデコーダ7bが
動作を開始して、各データC1〜CNのデコードを行う。
そして、時刻t2にデコーダ7bのいずれかの出力TT
がHレベルになったとすると、次にドットクロック信号
CKが立ち下がる時刻t3にラッチ部7cの対応するラ
ッチ回路がこれをラッチしてHレベルを出力する。ま
た、その次にドットクロック信号CKが立ち下がる時刻
t4にこのラッチ部7cのラッチ回路の出力がLレベル
に戻ると、一時記憶部7dの対応するRSフリップフロ
ップ回路がセットされてHレベルを出力するようにな
る。そして、この時刻t4以降も、デコーダ7bのいず
れかの出力TTがHレベルになると、同様に一時記憶部
7dの対応するRSフリップフロップ回路がHレベルの
出力を保持する。
信号TSがLレベルに戻ると、デコーダ7bが動作を停
止する。しかし、一時記憶部7dのRSフリップフロッ
プ回路はセット状態を保持しているので、時刻t6にホ
ールド信号HDが一旦Hレベルとなって時刻t7にLレ
ベルに戻ると、ホールド部7eの対応するラッチ回路が
この一時記憶部7dのRSフリップフロップ回路の出力
をラッチし、これに伴って対応する選択信号SがHレベ
ルとなる。そして、この選択信号Sは、次の水平走査期
間の終期まで維持される。また、時刻t7にはリセット
信号RSが一旦Hレベルとなり時刻t8にLレベルに戻
るので、リセットラッチ回路7fの出力も時刻t8に一
旦Hレベルになり時刻t9にLレベルに戻る。したがっ
て、一時記憶部7dの各RSフリップフロップ回路は、
この時刻t9にリセットされて、次の水平走査期間の動
作に備える。
7から出力された2Nビットの選択信号Sを入力する階
調信号発生回路4は、内部に設けられた階調信号抑制回
路によって当該選択信号SのうちのHレベルのビットに
対応する階調信号Tのみを発生させるようになってい
る。この際、選択信号SのLレベルのビットに対応する
非選択の階調信号Tは、例えばLレベルに固定されて出
力される。この階調信号Tは、ソース駆動回路2に送ら
れる。ソース駆動回路2は、図7の場合と異なり非選択
の階調信号Tについては例えばLレベルに固定されて入
力されることになるが、この非選択の階調信号Tはその
水平走査期間には階調表示データD1〜DNによって選択
されることはないので、動作自体は図7の場合と同じに
なる。したがって、各水平走査期間に、ソース駆動回路
2で階調表示データD1〜DNのサンプルホールドが行わ
れている間に、階調信号選択回路7ではこの階調表示デ
ータD1〜DNによって選択される階調信号Tの検出が行
われ、次の水平走査期間に、ソース駆動回路2がサンプ
ルホールドした階調表示データD1〜DNに応じて選択し
た階調信号Tに基づいて各信号配線1cにパルス電源電
圧を印加する際に、階調信号選択回路7がその階調表示
データD1〜DNに応じた選択信号Sを出力して階調信号
発生回路4による階調信号Tの一部の発生を抑制するこ
とになる。
ば、各水平走査期間毎に実際の階調表示データD1〜DN
に応じて必要となる階調信号Tだけを発生させるので、
階調信号発生回路4が不必要な階調信号Tを発生させる
ことによる消費電力の無駄を低減すると共に、不要な電
磁放射も減少させることができる。
4が階調表示の段階数2Nと同数の階調信号Tを発生さ
せるようになっていたが、2種類の基本階調信号を組み
合わせる補間階調方式の場合には、これよりも少ない数
(ここではM種類とする)の階調信号Tを発生させれば
足りる。ただし、この場合には、図2に示したデコーダ
7bがデータC1〜CNの各2進数値に対して、M本の出
力TTのうちの1本または2本の出力TTをHレベルと
する。このときのデコーダ7bに入力されるNビットの
データC1〜CNの各2進数値と各出力TTとの関係を表
3に示す。
に応じて1本または隣接する2本の出力TTがHレベル
となり、他はLレベルとなる。ただし、このように2本
の出力が同時にHレベルとなっても、ラッチ部7c以降
の動作には変わりはなく、上記実施例と同様にMビット
の選択信号Sが階調信号発生回路4に送られ、M種類の
階調信号Tのうちこの選択信号SのビットがHレベルと
なるものだけが発生されてソース駆動回路2に送られる
ことになる。また、デコーダ7bに入力されるデータC
が4ビットであり、5種類の階調信号T1,T5,T9,
T13,T16を基本階調信号とした場合のデータCの各2
進数値と各出力TTとの関係を表4に示す。
は、階調信号発生回路4が発生する階調信号Tの種類が
元々少ないものではあるが、さらに不必要な階調信号T
の発生を抑制して、より一層の消費電力の節約を図ると
共に、不要な電磁放射も減少させることができる。
すものであって、図4は階調信号発生回路と階調信号選
択回路を示すブロック図、図5は階調信号選択回路の構
成を示すブロック図である。なお、図1および図2に示
した第1実施例と同様の機能を有する構成部材には同じ
番号を付記して説明を省略する。
号発生回路4で発生された階調信号Tが階調信号選択回
路7を介してソース駆動回路2に送られるようになって
いる。この階調信号選択回路7は、図5に示すように、
階調信号発生回路4で発生された2N種類の階調信号T
をゲート部7gを介して出力する。ORゲート部7a、
デコーダ7b、ラッチ部7c、一時記憶部7d、ホール
ド部7eおよびリセットラッチ回路7fの構成は、図2
に示したものと同じである。しかし、ホールド部7eの
各ラッチ回路の出力は、選択信号Sとして出力する代わ
りに、ゲート部7gに入力している。ゲート部7gは、
2N個のANDゲートからなり、各ANDゲートの一方
の入力端子にホールド部7eの各ラッチ回路の出力が入
力されるようになっている。また、各ANDゲートの他
方の入力端子には、階調信号発生回路4で発生された各
階調信号Tが入力される。したがって、階調信号発生回
路4で発生された各階調信号Tは、この階調信号選択回
路7で選択されたものだけがそのまま通過し、非選択の
階調信号Tは、Lレベルに固定してソース駆動回路2に
送られることになる。
各水平走査期間毎に実際の階調表示データD1〜DNに応
じて必要となる階調信号Tだけをソース駆動回路2に送
るようにして、階調信号選択回路7が不必要な階調信号
の出力を遮断するので、これによって消費電力の無駄を
低減すると共に、不要な電磁放射を減少させることがで
きる。また、補間階調方式の場合にも、階調信号選択回
路7のデコーダ7bを表3または表4に示すような入力
関係のものとすれば、同様の効果を得ることができる。
って、液晶表示装置の構成を示すブロック図である。な
お、図1および図2に示した第1実施例と同様の機能を
有する構成部材には同じ番号を付記して説明を省略す
る。
2に代えて、液晶表示パネル1の上部に上部ソース駆動
回路21を設けると共に、下部に下部ソース駆動回路2
2を設けた液晶表示装置について説明する。また、本実
施例の液晶表示装置は、図1に示した階調信号選択回路
7に代えて、これら上部と下部のソース駆動回路21,
22に対応する上部階調信号選択回路71と下部階調信
号選択回路72とを設けている。
た各信号配線1cは、1本置きまたは数本置きに上部と
下部のソース駆動回路21,22に接続されている。即
ち、例えばRGB3原色の各色の全ての信号配線1cを
奇数番目と偶数番目とにグループ分けして、奇数番目の
各信号配線1cは上部ソース駆動回路21に接続すると
共に偶数番目の各信号配線1cは下部ソース駆動回路2
2に接続したり、または、各信号配線1cをRGB3原
色の3本ごとに一括し、これら一括された各3本ずつの
信号配線1cを奇数番目と偶数番目とにグループ分けし
て、奇数番目の各3本ずつの信号配線1cは上部ソース
駆動回路21に接続すると共に偶数番目の各3本ずつの
信号配線1cは下部ソース駆動回路22に接続する。ま
た、コントロール回路6は、各信号配線1cに対応する
階調表示データD1〜DNを、グループ分けした一方の各
信号配線1cに対応する上部階調表示データD1〜DNと
他方の各信号配線1cに対応する下部階調表示データD
1〜DNとに分けて、上部階調表示データD1〜DNを上部
ソース駆動回路21と上部階調信号選択回路71に送る
と共に、下部階調表示データD1〜DNを下部ソース駆動
回路22と下部階調信号選択回路72に送るようになっ
ている。上部と下部のソース駆動回路21,22は、接
続される信号配線1cの本数が半減する以外は、共に図
1に示したソース駆動回路2と同様の構成である。ま
た、上部と下部の階調信号選択回路71,72も、各水
平走査期間に入力される階調表示データD1〜DNの数が
半減する以外は、共に図1に示した階調信号選択回路7
と同様の構成である。
択回路71と下部階調信号選択回路72からそれぞれ選
択信号Sが入力されるようになっている。この階調信号
発生回路4は、これらの選択信号Sに基づいてそれぞれ
上部階調信号Tと下部階調信号Tとを別個に発生させて
もよいし、これらの選択信号Sの各ビット毎の論理和を
とった信号に基づいて1組の階調信号Tを発生させ、そ
れぞれの選択信号Sでマスクすることにより上部階調信
号Tと下部階調信号Tに分離してもよい。そして、この
階調信号発生回路4からの上部階調信号Tが上部ソース
駆動回路21に送られ、下部階調信号Tが下部ソース駆
動回路22に送られることになる。
ば、ソース駆動回路を上部と下部のソース駆動回路2
1,22に分けて、それぞれのソース駆動回路21,2
2で必要となる階調信号Tだけを発生させまたは出力を
抑制させることができるので、それぞれのソース駆動回
路21,22で各階調信号Tが不要となる確率が増加
し、消費電力の無駄や不要な電磁放射をより木目細かく
低減させることができるようになる。しかも、ソース駆
動回路をさらに細分すれば、より一層消費電力の無駄を
低減し不要な電磁放射を減少させることも可能となる。
部の階調信号選択回路71,72のデコーダを表3また
は表4に示すような入力関係のものとすれば、同様の効
果を得ることができる。さらに、第2実施例の場合と同
様に、階調信号発生回路4が発生させた同じ階調信号T
を上部階調信号選択回路71を介して上部ソース駆動回
路21に送ると共に、下部階調信号選択回路72を介し
て下部ソース駆動回路22に送るようにすることもでき
る。
ずれも図7に示した従来の液晶表示装置と同様に、振動
階調電圧方式によって階調表示を行う液晶表示装置につ
いて説明したが、階調信号発生回路が発生する階調信号
をアナログ階調電圧とし、ソース駆動回路が階調表示デ
ータD1〜DNに応じて選択したこのアナログ階調電圧を
各信号配線1cに出力するようにしたアナログ階調電圧
方式の場合にも同様に本発明を実施することができる。
この場合、電源回路5は、電源電圧VSH,VSLを発生さ
せる必要がなくなり、電源電圧VCのみを発生させれば
よい。
れば、実際に表示に用いる階調表示データが必要としな
い階調信号の発生または出力を抑制するので、階調信号
発生回路が不必要な階調信号を発生させたり出力するこ
とにより生じる電力消費の無駄を低減させると共に、こ
の不必要な階調信号の発生や出力によって生じる不要な
電磁放射も減少させることができる。
表示装置の構成を示すブロック図である。
信号選択回路の構成を示すブロック図である。
信号選択回路の動作を示すタイムチャートである。
信号発生回路と階調信号選択回路を示すブロック図であ
る。
信号選択回路の構成を示すブロック図である。
表示装置の構成を示すブロック図である。
成を示すブロック図である。
タイムチャートである。
示すタイムチャートである。
各階調信号を示すタイムチャートである。
Claims (4)
- 【請求項1】 各水平走査期間について、アクティブマ
トリクス方式の液晶表示パネルにおける各信号配線毎
に、階調信号発生回路が発生する複数種類の階調信号の
うちのいずれかを階調表示データに応じて選択し、該選
択した階調信号に基づいた信号電圧を当該信号配線に印
加する信号配線駆動回路を備えた液晶表示装置におい
て、 各水平走査期間について、該水平走査期間のいずれの階
調表示データによっても選択されない階調信号を検出す
る非選択検出回路と、 各水平走査期間毎に、該非選択検出回路によって当該水
平走査期間について非選択を検出された階調信号を該階
調信号発生回路が発生しまたは出力するのを抑制する階
調信号抑制回路とが設けられた液晶表示装置。 - 【請求項2】 アクティブマトリクス方式の液晶表示パ
ネルにおける複数の信号配線が2以上の組にグループ分
けされ、それぞれの組の各信号配線毎に、各水平走査期
間について、階調信号発生回路が発生する複数種類の階
調信号のうちのいずれかを階調表示データに応じて選択
し、該選択した階調信号に基づいた信号電圧を当該信号
配線に印加する信号配線駆動回路が信号配線の各組毎に
設けられた液晶表示装置において、 各水平走査期間について、該水平走査期間のいずれの階
調表示データによっても選択されない階調信号を検出す
る非選択検出回路と、 各水平走査期間毎に、該非選択検出回路によって当該水
平走査期間について非選択を検出された階調信号を該階
調信号発生回路が発生しまたは出力するのを抑制する階
調信号抑制回路とが各信号配線駆動回路毎に設けられた
液晶表示装置。 - 【請求項3】 各水平走査期間について、アクティブマ
トリクス方式の液晶表示パネルにおける各信号配線毎
に、階調信号発生回路が発生する複数種類の階調信号の
うちのいずれか1または2以上の階調信号を階調表示デ
ータに応じて選択し、該選択した1または2以上の階調
信号に基づいた信号電圧を当該信号配線に印加する信号
配線駆動回路を備えた液晶表示装置において、 各水平走査期間について、該水平走査期間のいずれの階
調表示データによっても選択されない階調信号を検出す
る非選択検出回路と、 各水平走査期間毎に、該非選択検出回路によって当該水
平走査期間について非選択を検出された階調信号を該階
調信号発生回路が発生しまたは出力するのを抑制する階
調信号抑制回路とが設けられた液晶表示装置。 - 【請求項4】 アクティブマトリクス方式の液晶表示パ
ネルにおける複数の信号配線が2以上の組にグループ分
けされ、それぞれの組の各信号配線毎に、各水平走査期
間について、階調信号発生回路が発生する複数種類の階
調信号のうちのいずれか1または2以上の階調信号を階
調表示データに応じて選択し、該選択した1または2以
上の階調信号に基づいた信号電圧を当該信号配線に印加
する信号配線駆動回路が信号配線の各組毎に設けられた
液晶表示装置において、 各水平走査期間について、該水平走査期間のいずれの階
調表示データによっても選択されない階調信号を検出す
る非選択検出回路と、 各水平走査期間毎に、該非選択検出回路によって当該水
平走査期間について非選択を検出された階調信号を該階
調信号発生回路が発生しまたは出力するのを抑制する階
調信号抑制回路とが各信号配線駆動回路毎に設けられた
液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32610494A JP3549127B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32610494A JP3549127B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08184813A true JPH08184813A (ja) | 1996-07-16 |
JP3549127B2 JP3549127B2 (ja) | 2004-08-04 |
Family
ID=18184144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32610494A Expired - Fee Related JP3549127B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3549127B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000000052A (ko) * | 1999-08-12 | 2000-01-15 | 최명렬 | 액정 표시 장치 구동 시스템에서의 전자파 간섭을 감소시키기위한 직렬/병렬 시그널링 장치 |
WO2004066247A1 (ja) * | 2003-01-22 | 2004-08-05 | Sony Corporation | フラットディスプレイ装置及び携帯端末装置 |
-
1994
- 1994-12-27 JP JP32610494A patent/JP3549127B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000000052A (ko) * | 1999-08-12 | 2000-01-15 | 최명렬 | 액정 표시 장치 구동 시스템에서의 전자파 간섭을 감소시키기위한 직렬/병렬 시그널링 장치 |
WO2004066247A1 (ja) * | 2003-01-22 | 2004-08-05 | Sony Corporation | フラットディスプレイ装置及び携帯端末装置 |
US7420532B2 (en) | 2003-01-22 | 2008-09-02 | Sony Corporation | Flat display apparatus and portable terminal apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3549127B2 (ja) | 2004-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6700560B2 (en) | Liquid crystal display device | |
KR100613325B1 (ko) | 구동 장치 및 표시 모듈 | |
JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
US6462728B1 (en) | Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device | |
US7688301B2 (en) | Apparatus and method for driving liquid crystal display device | |
JPH11175028A (ja) | 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法 | |
US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
JPH09114420A (ja) | 液晶表示装置及びデータライン・ドライバ | |
JP2005338858A (ja) | 液晶表示装置の駆動装置および駆動方法 | |
JPH10177370A (ja) | 多階調出力回路及び液晶表示装置 | |
JP3309968B2 (ja) | 液晶表示装置およびその駆動方法 | |
EP0597117A1 (en) | Liquid crystal display and electronic equipment using the liquid crystal display | |
JP4417839B2 (ja) | 液晶表示装置 | |
JP2714161B2 (ja) | 液晶ディスプレイ装置 | |
JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
KR0127102B1 (ko) | 표시장치의 구동회로 | |
KR930005369B1 (ko) | 많은색의 컬러 표시방법 및 장치 | |
KR101264697B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
JP3549127B2 (ja) | 液晶表示装置 | |
JPH04304495A (ja) | 液晶ディスプレイ駆動回路 | |
EP0655726A1 (en) | Grey level selecting circuit for a display driver | |
JP2009134055A (ja) | 表示装置 | |
JP5081456B2 (ja) | 表示装置 | |
JP2003005152A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |