JPH07260857A - 液晶表示装置の駆動回路および液晶表示装置 - Google Patents

液晶表示装置の駆動回路および液晶表示装置

Info

Publication number
JPH07260857A
JPH07260857A JP6048416A JP4841694A JPH07260857A JP H07260857 A JPH07260857 A JP H07260857A JP 6048416 A JP6048416 A JP 6048416A JP 4841694 A JP4841694 A JP 4841694A JP H07260857 A JPH07260857 A JP H07260857A
Authority
JP
Japan
Prior art keywords
output
data
liquid crystal
crystal display
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6048416A
Other languages
English (en)
Inventor
Yuichi Miwa
裕一 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6048416A priority Critical patent/JPH07260857A/ja
Publication of JPH07260857A publication Critical patent/JPH07260857A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】 ＩＣ出荷試験等の試験時間を短縮でき、低電
流容量の駆動電源によるＩＣ試験が可能で、ＴＣＰの液
晶パネル実装後の各出力チャネルのチェックが可能な液
晶表示装置の駆動回路を提供する。 【構成】 シフトレジスタ１各段入力を供給する第１切
り換え回路１１と、サンプリング信号を供給する第２切
り換え回路１２と、ラッチ回路３入力を供給する第４切
り換え回路１４と、データレジスタ２の一部を特定する
デコーダ２１と、サンプリング信号を供給する第３切り
換え回路１３と、ラッチ回路３用パルスを切り換える第
５切り換え回路１３と、テスト用シフトレジスタ２２
と、セレクタ４のチャネルを特定する第６切り換え回路
１６と、出力部５を特定する第７切り換え回路１７と、
出力部５をショート可能な出力ショート回路１８と、テ
ストモードデコーダ２４とを有して構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は液晶表示装置およびその
駆動回路に係り、特に、データドライバＩＣについて、
ＩＣ出荷試験等の試験時間を短縮でき、低電流容量の駆
動電源によるＩＣ試験が可能で、ＴＣＰ(tape carried
package)の液晶パネル実装後の各出力チャネルのチェッ
クが可能な液晶表示装置の駆動回路に関する。
【０００２】
【従来の技術】従来の液晶表示装置の駆動回路では、デ
ィジタルデータドライバの構成は、一般に図１１（ａ）
に示すように、シフトレジスタ１、データ入力部６、デ
ータレジスタ２、ラッチ回路３、セレクタ４、及び出力
部５を備えて構成されている。
【０００３】このディジタルデータドライバの動作は、
図１１（ｂ）のタイミングチャートに示すように、先
ず、シフトレジスタ１の各段の出力が次段の入力となっ
て、順次制御信号がデータレジスタ２に供給されて、入
力データＤＡＴＡがデータ入力部６を介してデータレジ
スタ２内に取り込まれる。データレジスタ２の出力はラ
ッチパルスＬＰによりラッチ回路３にラッチされる。セ
レクタ４では、ラッチ回路３出力に基づき選択データが
生成され、出力部５のアナログスイッチを該選択データ
によって制御して、それぞれのデータラインＱ１〜Ｑ１
９２について電圧レベルＶ１〜Ｖ８が決定されて液晶表
示パネル１００を駆動する。
【０００４】このようなディジタルデータドライバをＩ
Ｃ化した場合、該ＩＣのデータ入力端子数は階調数に相
当するビット数×３（Ｒ，Ｇ，Ｂ）である。
【０００５】
【発明が解決しようとする課題】従って、従来の液晶表
示装置の駆動回路では、ディジタルデータドライバの出
力チャネル数が（例えば、図１１では１９２チャネル
と）多く、データ入力Ｄａｔａはチャネル毎のシリーズ
データであるため、所定のチャネルのデータレジスタ２
にデータをサンプリング入力するまでには、シフトレジ
スタ１でスタートパルスＳＴを順次シフトして、個々の
チャネル用のサンプリングパルスを作成する必要があ
り、ＩＣ出荷試験等の試験に時間を要するという問題が
あった。
【０００６】本発明は、上記問題点を解決するもので、
ＩＣ出荷試験等の試験時間を短縮できる液晶表示装置の
駆動回路を提供することを目的とする。また本発明の他
の目的は、低電流容量の駆動電源によるＩＣ試験を行い
得る液晶表示装置の駆動回路を提供することである。
【０００７】更に本発明の目的は、ＴＣＰの液晶パネル
実装後の各出力チャネルのチェックが可能な液晶表示装
置の駆動回路を提供することである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴の液晶表示装置の駆動回路は、
図１に示す如く、入力データＤＡＴＡのサンプリング信
号を生成するシフトレジスタ１とを備える液晶表示装置
の駆動回路であって、第１テストモード信号Ｔｍ１に基
づき、前記シフトレジスタ１の各段の入力として、該段
の前段のシフトレジスタ出力、またはｎ段（ｎは任意の
正整数）毎に分割したときの該段が含まれる分割群の先
頭段の前段のシフトレジスタ出力の何れかを供給する第
１切り換え回路１１を有して構成する。
【０００９】また、本発明の第２の特徴の液晶表示装置
の駆動回路は、図１に示す如く、入力データＤＡＴＡの
サンプリング信号を生成するシフトレジスタ１と、サン
プリング入力を保持するデータレジスタ２とを備える液
晶表示装置の駆動回路であって、第２テストモード信号
Ｔｍ２に基づき、前記シフトレジスタ１出力、または前
記シフトレジスタ１の動作を開始するスタートパルスＳ
Ｔの何れかを、前記サンプリング信号として前記データ
レジスタ２に供給する第２切り換え回路１２を有して構
成する。
【００１０】また、本発明の第３の特徴の液晶表示装置
の駆動回路は、図１に示す如く、入力データＤＡＴＡの
サンプリング信号を生成するシフトレジスタ１と、サン
プリング入力を保持するデータレジスタ２と、前記デー
タレジスタ２出力をラッチするラッチ回路３とを備える
液晶表示装置の駆動回路であって、第３テストモード信
号Ｔｍ３に基づき、前記ラッチ回路３入力として、デー
タレジスタ２出力、または入力データＤＡＴＡの何れか
を供給する第４切り換え回路１４を有して構成する。
【００１１】また、本発明の第４の特徴の液晶表示装置
の駆動回路は、図１に示す如く、入力データＤＡＴＡの
サンプリング信号を生成するシフトレジスタ１と、サン
プリング入力を保持するデータレジスタ２とを備える液
晶表示装置の駆動回路であって、前記データレジスタ２
の一部を特定する信号を生成するデコーダ２１と、第４
テストモード信号Ｔｍ４に基づき、前記シフトレジスタ
１出力、またはデコーダ２１出力の何れかを、前記サン
プリング信号として前記データレジスタ２に供給する第
３切り換え回路１３とを有して構成する。
【００１２】また、本発明の第５の特徴の液晶表示装置
の駆動回路は、図１に示す如く、入力データＤＡＴＡの
サンプリング信号を生成するシフトレジスタ１と、サン
プリング入力を保持するデータレジスタ２と、前記デー
タレジスタ２出力をラッチするラッチ回路３とを備える
液晶表示装置の駆動回路であって、第５テストモード信
号Ｔｍ５に基づき、全チャネル共通のラッチパルスＬ
Ｐ、またはチャネル毎のラッチパルスの何れかを、前記
ラッチ回路３に供給する第５切り換え回路１３を有して
構成する。
【００１３】また、本発明の第６の特徴の液晶表示装置
の駆動回路は、図１に示す如く、入力データＤＡＴＡの
サンプリング信号を生成するシフトレジスタ１と、サン
プリング入力を保持するデータレジスタ２と、前記デー
タレジスタ２出力をラッチするラッチ回路３と、前記ラ
ッチ回路３出力に基づき選択信号を生成するセレクタ４
と、前記選択信号に基づき出力電圧レベルを決定する出
力部５とを備える液晶表示装置の駆動回路であって、前
記シフトレジスタ１の動作を開始するスタートパルスＳ
Ｔでシフト動作するテスト用シフトレジスタ２２と、第
６テストモード信号Ｔｍ６に基づき、前記ラッチ回路３
出力、または前記テスト用シフトレジスタ２２出力の何
れかを、前記セレクタ４に供給する第６切り換え回路１
６とを有して構成する。
【００１４】また、本発明の第７の特徴の液晶表示装置
の駆動回路は、入力データＤＡＴＡのサンプリング信号
を生成するシフトレジスタ１と、サンプリング入力を保
持するデータレジスタ２と、前記データレジスタ２出力
をラッチするラッチ回路３と、前記ラッチ回路３出力に
基づき選択信号を生成するセレクタ４と、前記選択信号
に基づき出力電圧レベルを決定する出力部５とを備える
液晶表示装置の駆動回路であって、前記シフトレジスタ
１の動作を開始するスタートパルスＳＴでシフト動作す
るテスト用シフトレジスタ２２と、第７テストモード信
号Ｔｍ７に基づき、前記セレクタ４出力、または前記テ
スト用シフトレジスタ２２出力の何れかを、前記出力部
５に供給する第７切り換え回路１７とを有して構成す
る。
【００１５】また、本発明の第８の特徴の液晶表示装置
の駆動回路は、図１に示す如く、入力データＤＡＴＡの
サンプリング信号を生成するシフトレジスタ１と、サン
プリング入力を保持するデータレジスタ２と、前記デー
タレジスタ２出力をラッチするラッチ回路３と、前記ラ
ッチ回路３出力に基づき選択信号を生成するセレクタ４
と、前記選択信号に基づき出力電圧レベルを決定する出
力部５とを備える液晶表示装置の駆動回路であって、前
記出力部５出力の各チャネル間に第８テストモード信号
Ｔｍ８により制御されるスイッチング素子を備える出力
ショート回路１８を有して構成する。
【００１６】更に、本発明の第９の特徴の液晶表示装置
の駆動回路は、請求項１、２、３、４、５、６、７、ま
たは８に記載の液晶表示装置の駆動回路において、前記
液晶表示装置の駆動回路は、テストモード信号ＴＭに基
づき前記第１、第２、第３、第４、第５、第６、第７、
または第８テストモード信号Ｔｍ１〜Ｔｍ８を生成する
テストモードデコーダ２４を有して構成する。
【００１７】また、請求項１０に記載の液晶表示装置の
発明は、各請求項１乃至９のいずれかの駆動回路を有
し、その駆動回路によって駆動される液晶表示パネル１
００を備えて構成される。
【００１８】
【作用】本発明の第１の特徴の液晶表示装置の駆動回路
では、図１に示す如く、第１切り換え回路１１により、
第１テストモード信号Ｔｍ１に基づき、通常動作時に
は、シフトレジスタ１の各段の入力として該段の前段の
シフトレジスタ出力を供給し、第１テストモード下で
は、シフトレジスタ１の各段の入力として、ｎ段（ｎは
任意の正整数）毎に分割したときの該段が含まれる分割
群の先頭段の前段のシフトレジスタ出力を供給するよう
にしている。
【００１９】これにより、第１テストモード時には、シ
フトレジスタ１を実効的に１／ｎ段のシフトレジスタに
短縮するため、データサンプリングに要する時間が通常
動作時の１／ｎとなり、ＩＣ出荷試験等の試験時間を短
縮できる。
【００２０】また、本発明の第２の特徴の液晶表示装置
の駆動回路では、図１に示す如く、第２切り換え回路１
２により、第２テストモード信号Ｔｍ２に基づき、通常
動作時にはシフトレジスタ１出力を、また、第２テスト
モード下ではシフトレジスタ１の動作を開始するスター
トパルスＳＴを、サンプリング信号としてデータレジス
タ２に供給するようにしている。
【００２１】これにより、第２テストモード時には、任
意チャネルのデータレジスタへのデータ入力を、スター
トパルスＳＴで全チャネルのデータレジスタに一度に入
力でき、シフトレジスタ１におけるシフト動作分の時間
短縮が可能となり、ＩＣ出荷試験等の試験時間を短縮で
きる。
【００２２】また、本発明の第３の特徴の液晶表示装置
の駆動回路では、図１に示す如く、第４切り換え回路１
４により、第３テストモード信号Ｔｍ３に基づき、通常
動作時には、ラッチ回路３入力としてデータレジスタ２
出力を、また、第３テストモード下ではデータ入力部６
を供給するようにしている。
【００２３】これにより、例えばデータを繰り返し入力
し、またはデータ入力を頻繁に変更するようなテストの
場合にも、同一の入力データを全チャネルのラッチ回路
３に直接ストアでき、データサンプリング時間が短縮さ
れ、ラッチ回路３以降の回路ブロツクの試験時間の短縮
が可能となる。
【００２４】また、本発明の第４の特徴の液晶表示装置
の駆動回路では、図１に示す如く、デコーダ２１からデ
ータレジスタ２の一部を特定する信号を生成し、第３切
り換え回路１３により、第４テストモード信号Ｔｍ４に
基づき、通常動作時にはシフトレジスタ１出力を、また
第４テストモード下ではデコーダ２１出力を、サンプリ
ング信号としてデータレジスタ２に供給するようにして
いる。
【００２５】このように、アドレス等によってデータレ
ジスタ２の一部を特定することができるので、チャネル
を任意に選択して、且つシフトレジスタ１におけるシフ
ト動作分の時間を短縮してテストを行うことができるの
で、ＩＣ出荷試験等の試験時間を短縮できると共に、ラ
ンダムサンプリングテスト等の種々のテストが可能とな
る。
【００２６】また、本発明の第５の特徴の液晶表示装置
の駆動回路では、図１に示す如く、第５切り換え回路１
３により、第５テストモード信号Ｔｍ５に基づき、通常
動作時には全チャネル共通のラッチパルスＬＰを、また
第５テストモード下ではチャネル毎のラッチパルスをラ
ッチ回路３に供給するようにしている。
【００２７】このように第５切り換え回路１３により、
第５テストモード下ではラッチパルスの供給されたチャ
ネルのラッチ回路のみを有効とすることができ、ＩＣテ
スタ等を用いて試験を行う場合に、外部からの低電流容
量の駆動電源にも対応できる。
【００２８】また、本発明の第６の特徴の液晶表示装置
の駆動回路では、図１に示す如く、テスト用シフトレジ
スタ２２においてスタートパルスＳＴでシフト動作し、
第６切り換え回路１６により、第６テストモード信号Ｔ
ｍ６に基づき、通常動作時にはラッチ回路３出力を、ま
た第６テストモード下ではラッチ回路３出力とテスト用
シフトレジスタ２２出力との論理積をセレクタ４に供給
するようにしている。
【００２９】これにより、第６テストモード時には、テ
ストすべきチャネルのセレクタのみが有効となり、ＩＣ
テスタ等を用いて試験を行う場合に、外部からの低電流
容量の駆動電源にも対応できる。
【００３０】また、本発明の第７の特徴の液晶表示装置
の駆動回路では、テスト用シフトレジスタ２２において
スタートパルスＳＴでシフト動作し、第７切り換え回路
１７により、第７テストモード信号Ｔｍ７に基づき、通
常動作時にはセレクタ４出力を、また第７テストモード
下ではセレクタ４出力とテスト用シフトレジスタ２２出
力との論理積を出力部５に供給するようにしている。
【００３１】これにより、第７テストモード時には、テ
ストすべきチャネルの出力部のみが有効となり、ＩＣテ
スタ等を用いて試験を行う場合に、外部からの低電流容
量の駆動電源にも対応できる。
【００３２】また、本発明の第８の特徴の液晶表示装置
の駆動回路では、図１に示す如く、出力ショート回路１
８により、第８テストモード下では、出力部５出力の各
チャネル間に具備するスイッチング素子をオンさせて、
出力部５における全チャネルを横断的にショートするこ
とができ、ＴＣＰの液晶表示パネルへの実装後の動作解
析が容易になる。
【００３３】例えば、第８テストモードを個々のチャネ
ルを１チャネルずつ順次出力するテストモードとすれ
ば、各チャネルの出力波形を、ＴＣＰ上のモニターパッ
ドＭＰで順次観測することが可能となり、また、第８テ
ストモードをチャネルに相当するアドレス付きデータの
フォーマットで入力するテストモードとすれば、チャネ
ルを直接指定できるため、時間的遅れなく観測すること
も可能である。
【００３４】更に、本発明の第９の特徴の液晶表示装置
の駆動回路では、テストモードデコーダ２４により、テ
ストモード信号ＴＭに基づき第１、第２、第３、第４、
第５、第６、第７、または第８テストモード信号Ｔｍ１
〜Ｔｍ８を生成するようにしている。従って、テストモ
ード信号ＴＭの指定によって種々の組合せのテストが可
能となる。
【００３５】請求項１０に記載の発明によれば、上記各
請求項１乃至９に記載の駆動回路によって液晶表示パネ
ル１００が駆動される液晶表示装置の具現化が可能とな
る。
【００３６】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。図１は、以下で説明する本発明の各実施例に
係る液晶表示装置の駆動回路の構成図であり、ディジタ
ルデータドライバについての部分構成図である。同図に
おいて、図１１（従来例）と重複する部分には同一の符
号を附する。
【００３７】図１において、ディジタルデータドライバ
は、従来例と同様に、シフトレジスタ１、データ入力部
６、データレジスタ２、ラッチ回路３、セレクタ４、及
び出力部５を備えている。通常動作（テストモードでは
ない）時におけるこれら構成要素の動作は、従来と同様
である。
【００３８】以上の構成に加えて、本発明では、第１切
り換え回路１１、第２切り換え回路１２、第３切り換え
回路１３、第４切り換え回路１４、第５切り換え回路１
５、第６切り換え回路１６、第７切り換え回路１７、出
力ショート回路１８、テスト用アドレスデコーダ２１、
テスト用シフトレジスタ２２、及びテストモードデコー
ダ２４が付加された構成となっている。
【００３９】以下、付加された各構成要素の機能及び動
作について、各実施例において詳細に説明する。第１実施例 図２は本発明の第１実施例に係る液晶表示装置の駆動回
路におけるデータドライバの特徴的部分の説明図であ
り、図２（ａ）は回路構成図、図２（ｂ）はタイミング
チャートである。
【００４０】本実施例の液晶表示装置の駆動回路は、図
２（ａ）に示すように、第１テストモード信号Ｔｍ１に
基づき、シフトレジスタ１の各段の入力として、該段の
前段のシフトレジスタ出力、またはｎ段（ｎは任意の正
整数）毎に分割したときの該段が含まれる分割群の先頭
段の前段のシフトレジスタ出力の何れかを供給する第１
切り換え回路１１を備えた構成である。
【００４１】尚、図２（ａ）においてはｎ＝１６であ
り、第１切り換え回路１１において、第１テストモード
信号Ｔｍ１に基づき、該信号がアクティブの第１テスト
モード時にｎ段前のシフトレジスタ出力が選択され、該
信号がインアクティブの通常動作時に前段のシフトレジ
スタ出力が選択される。
【００４２】つまり、第１テストモード時には、例えば
６４段のシフトレジスタ１を１／ｎ段のシフトレジスタ
に短縮するため、図２（ｂ）のタイミングチャートに示
すように、ｎ段毎のグループに同じパルスを入力し、該
グループからはクロックパルス供給時に１段シフトした
パルスを出力する。この出力が次のｎ段のグループに対
する入力として選択され、更にシフトしたパルスを出力
するようになる。
【００４３】従ってｎ＝１６とした図２（ａ）の場合に
は、通常動作時に６４段の奥行きのあるシフトレジスタ
の場合、第１テストモード下では奥行きが４段のシフト
レジスタとして動作することとなり、データサンプリン
グに要する時間は、通常動作時の１／１６となる。
【００４４】また、本実施例の変形として、ｎ段のグル
ープを連続したグループではなく、ｎ段おきに構成する
ことも可能である。この場合、スタートパルスＳＴを
（ｍ×ｎ＋１）段目シフトレジスタ入力に、１段目シフ
トレジスタ出力を（ｍ×ｎ＋２）段目のシフトレジスタ
入力に、（ｎ−１）段目シフトレジスタ出力を（（ｍ＋
１）×ｎ）段目シフトレジスタ入力に、それぞれ接続し
ていく構成となる。
【００４５】本変形例の構成では、同じシフトパルス出
力がｎ段おきに（ｍ＋１）本出力されることとなる。第２実施例 図３は本発明の第２実施例に係る液晶表示装置の駆動回
路におけるデータドライバの特徴的部分の説明図であ
り、図３（ａ）は構成図、図３（ｂ）はタイミングチャ
ートである。
【００４６】本実施例の液晶表示装置の駆動回路は、第
２テストモード信号Ｔｍ２に基づき、シフトレジスタ１
出力、またはシフトレジスタ１の動作を開始するスター
トパルスＳＴの何れかを、サンプリング信号としてデー
タレジスタ２に供給する第２切り換え回路１２を備えた
構成である。
【００４７】一般にデータドライバの構成は、チャネル
数が例えば１９２チャネルと多く、データ入力はチャネ
ル毎のシリーズデータであるため、所定のチャネルのデ
ータレジスタにデータをサンプリング入力するまでに、
シフトレジスタ１でスタートパルスＳＴを順次シフト
し、個々のチャネル用のサンプリングパルスを作成する
必要がある。
【００４８】本実施例では、テスト時のデータサンプリ
ングの時間短縮のため、第２テストモード時には、シフ
トレジスタ１を介することなく、入力データＤａｔａを
サンプリング入力する構成とする。即ち、第２切り換え
回路１２により、シフトレジスタ１出力のサンプリング
パルスの代わりに、スタートパルスＳＴをデータサンプ
リング用クロックとしてデータレジスタ２に供給する。
【００４９】第２切り換え回路１２を設けたことによ
り、第２テストモード時には、図３（ｂ）のタイミング
チャートに示すように、第１チャネルデータレジスタへ
のデータ入力を、スタートパルスＳＴで全チャネルのデ
ータレジスタに一度に入力でき、シフトレジスタ１でパ
ルスをシフト動作させる分の時間短縮が可能となる。第３実施例 図４は本発明の第３実施例に係る液晶表示装置の駆動回
路におけるデータドライバの特徴的部分の説明図であ
り、図４（ａ）は構成図、図４（ｂ）はタイミングチャ
ートである。
【００５０】本実施例の液晶表示装置の駆動回路は、第
３テストモード信号Ｔｍ３に基づき、ラッチ回路３入力
として、データレジスタ２出力、またはデータ入力部６
の何れかを供給する第４切り換え回路１４を備えた構成
である。
【００５１】第４切り換え回路１４により、データを繰
り返し入力し、またはデータ入力を頻繁に変更するよう
なテストの場合、図４（ｂ）のタイミングチャートに示
すように、同一の入力データを全チャネルのラッチ回路
３に直接ストアできるので、データサンプリングの時間
が短縮され、ラッチ回路３以降の回路ブロツクの試験時
間の短縮が可能となる。第４実施例 図５は本発明の第４実施例に係る液晶表示装置の駆動回
路におけるデータドライバの特徴的部分の構成図であ
る。
【００５２】本実施例の液晶表示装置の駆動回路は、デ
ータレジスタ２の一部を特定する信号を生成するデコー
ダ２１と、第４テストモード信号Ｔｍ４に基づき、シフ
トレジスタ１出力、またはデコーダ２１出力の何れか
を、サンプリング信号としてデータレジスタ２に供給す
る第３切り換え回路１３とを備えた構成である。
【００５３】第４テストモード下では、データサンプリ
ングの時間短縮のため、テストしようとするチャネルの
アドレス付きデータを入力する。デコーダ２１で該アド
レスＡＤＲをデコードし、該当するチャネルのデコーダ
２１出力により、所定のチャネルのデータレジスタを選
択して、シフトレジスタ１における段数分のシフト動作
による遅れなしに、直接入力データＤａｔａを該当チャ
ネルのデータレジスタにストアすることができる。第５実施例 図６は本発明の第５実施例に係る液晶表示装置の駆動回
路におけるデータドライバの特徴的部分の構成図であ
る。
【００５４】本実施例の液晶表示装置の駆動回路は、第
５テストモード信号Ｔｍ５に基づき、全チャネル共通の
ラッチパルスＬＰ、またはチャネル毎のラッチパルスの
何れかをラッチ回路３に供給する第５切り換え回路１３
を備えた構成である。
【００５５】本実施例は、ＩＣテスタ等を用いて試験を
行う場合に、外部からの低電流容量の駆動電源にも対応
できるようにした構成である。通常、データドライバの
出力部５は外部から基準電源Ｖ１〜Ｖ８を供給する方式
である。通常使用時では、ラッチパルスＬＰにより全チ
ャネルのラッチ回路３が同時出力し、セレクタ４では同
時に各チャネル毎の基準電源Ｖ１〜Ｖ８を選択し、液晶
表示パネル１００を駆動する出力電圧となる。
【００５６】ところで、ＩＣテスト時にＩＣテスタ等の
駆動電源を外部基準電源として用いる場合、その電流容
量が制限されることが多い。本実施例は、その電流容量
が小さい場合でも対応できるよう、第５テストモード時
には同時に出力するチャネル数を制限する構成とし、出
力電流を抑えるものである。具体的には、１チャネルず
つ出力できる回路構成とする。
【００５７】つまり、第５切り換え回路１３により、ラ
ッチ回路３において、全チャネル共通のラッチパルスＬ
Ｐの代わりに、１チャネルずつ個別のラッチパルスをラ
ッチクロックとして入力する。この時のラッチクロック
としては、スタートパルスＳＴを選択する。従って、第
５テストモード時にはラッチクロックが入力されたチャ
ネルのみ出力が有効となる。選択されていない周期とチ
ャネルでは、出力は例えばオープンの状態に固定する。第６実施例 図７は本発明の第６実施例に係る液晶表示装置の駆動回
路におけるデータドライバの特徴的部分の説明図であ
り、図７（ａ）は構成図、図７（ｂ）はタイミングチャ
ートである。
【００５８】本実施例の液晶表示装置の駆動回路は、図
７（ａ）に示すように、シフトレジスタ１の動作を開始
するスタートパルスＳＴでシフト動作するテスト用シフ
トレジスタ２２と、第６テストモード信号Ｔｍ６に基づ
き、ラッチ回路３出力、またはラッチ回路３出力とテス
ト用シフトレジスタ２２出力との論理積の何れかをセレ
クタ４に供給する第６切り換え回路１６とを備えた構成
である。
【００５９】または、第６切り換え回路１６を省略し
て、シフトレジスタ２２の各段の出力を、順次各チャネ
ルのセレクタの入力に追加する構成としてもよい。本実
施例では、第６テストモード時には、図７（ｂ）に示す
ように、テスト用シフトレジスタ２２の制御によってテ
ストすべきチャネルのセレクタのみが有効となる。従っ
て、セレクタ４の論理出力により、スタートパルスＳＴ
の周期毎に選択されたチャネルが順次有効となり、順
次、基準電源Ｖ１〜Ｖ８が選択されて出力されることと
なる。尚、選択されていない周期とチャネルでは、出力
は例えばオープンの状態に固定する。
【００６０】更に、２チャネル以上の複数のチャネルず
つ出力するよう構成することも可能である。第７実施例 図８は本発明の第７実施例に係る液晶表示装置の駆動回
路におけるデータドライバの特徴的部分の構成図であ
る。
【００６１】本実施例の液晶表示装置の駆動回路は、シ
フトレジスタ１の動作を開始するスタートパルスＳＴで
シフト動作するテスト用シフトレジスタ２２と、第７テ
ストモード信号Ｔｍ７に基づき、セレクタ４出力、また
はテスト用シフトレジスタ２２出力の何れかを出力部５
に供給する第７切り換え回路１７とを備えた構成であ
る。
【００６２】本実施例では、テスト用シフトレジスタ２
２でスタートパルスＳＴ周期のパルス幅を備えるパルス
を作成し、第７切り換え回路１７により、シフトレジス
タ２２から供給されるシフトレジスタ各段の出力と各チ
ャネルのセレクタ出力との論理積と、各チャネルのセレ
クタの出力とが切り換えられる。第７テストモード時に
は、テストすべきチャネルの出力部のみが有効となる。
【００６３】これにより、スタートパルス周期毎に各チ
ャネルの出力部が選択され、順次、基準電源が選択され
て出力されることとなる。更に、２チャネル以上の複数
のチャネルずつ出力するよう構成することも可能であ
る。第８実施例 図９は本発明の第８実施例に係る液晶表示装置の駆動回
路におけるデータドライバの特徴的部分の構成図であ
る。
【００６４】本実施例の液晶表示装置の駆動回路は、出
力部５出力の各チャネル間に第８テストモード信号Ｔｍ
８により制御されるスイッチング素子を備える出力ショ
ート回路１８を備えた構成である。
【００６５】データドライバはＴＣＰパッケージ（Tape
Carried Package）に実装されることが多い。ＴＣＰの
出力側アウターリードのピッチは、１６０〜１８０［μ
ｍ］前後と狭い。
【００６６】実装前のＴＣＰ製品には、全チャネルのリ
ード終端部にチェック用として、テストパッドを設ける
ことが一般的だが、液晶表示パネル１００に実装時に
は、その部分はスペースの制限からカットされてしまう
ため、液晶表示パネル１００に実装後のＴＣＰ出力チャ
ネルを個々にプロービングして、波形観測等の動作解析
をすることはほとんど困難である。但し、ＴＣＰの両端
のチャネルのみ、ＴＣＰ上にモニター用パッドＭＰを設
けることがスペース的に可能である。
【００６７】そこで、このモニターパッドＭＰに中間の
チャネルの波形を出力させることを目的として、出力部
に全チャネルを横断的にショートする回路１８を備え
る。チャネル間のショートはアナログスイッチ素子ＳＷ
による。中間のチャネル波形を観測する場合、第８テス
トモード信号Ｔｍ８をアクティブにして、出力部５にお
ける全チャネルを横断的にショートする。
【００６８】この時、第８テストモードを個々のチャネ
ルを１チャネルずつ順次出力するテストモードとすれ
ば、各チャネルの出力波形を、ＴＣＰ上のモニターパッ
ドＭＰで順次観測することが可能となる。
【００６９】また、第８テストモードをチャネルに相当
するアドレス付きデータのフォーマットで入力するテス
トモードとすれば、チャネルが直接指定できるため、時
間的遅れなく観測することも可能である。第９実施例 図１０は本発明の第９実施例に係る液晶表示装置の駆動
回路におけるデータドライバの特徴的部分の説明図であ
り、図１０（ａ）は構成図、図１０（ｂ）はタイミング
チャートである。
【００７０】本実施例の特徴の液晶表示装置の駆動回路
は、テストモード信号ＴＭに基づき第１、第２、第３、
第４、第５、第６、第７、及び第８テストモード信号Ｔ
ｍ１〜Ｔｍ８を生成するテストモードデコーダ２４を備
えた構成である。
【００７１】テスト端子からテストモード毎に違う複数
種類のテストコードを、テストモード信号ＴＭとして入
力する。該テストモード信号ＴＭをテストモードデコー
ダ２４でデコードしテストモードを判別する。
【００７２】各テストモードに対応するデコーダ出力を
第１、第２、第３、第４、第５、第６、第７、及び第８
テストモード信号Ｔｍ１〜Ｔｍ８とし、上記第１〜第８
実施例で説明したようなテスト用に付加された構成要素
を通常動作またはテストモードに切り換え制御する信号
とする。複数のテストモードをシリーズに入力し、テス
トモードの重複組合わせも可能である。
【００７３】また、テスト端子を複数個のテスト端子で
構成して、該テスト端子に直流信号を入力して、その組
合わせで複数種類のテストモードを表現することも可能
である。
【００７４】更に、テスト端子の代わりに、テスト端子
以外の端子、例えばスタート入力端子等を使用して複数
種類のテストコードを入力することも可能である。第１０実施例 以上の各実施例に開示した駆動回路を含む液晶表示の要
部を図１に開示した。図１に示すように、入力データＤ
ＡＴＡはデータ入力部６を介してシリアルにデータレジ
スタ２に送られたのち、パラレルデータとして出力ショ
ート回路１８を経由して液晶表示パネル１００に印加さ
れる。
【００７５】このように、本発明に係る液晶表示装置
は、各実施例に示した駆動回路を備え、前述した種々の
試験が可能な構成となっている。
【００７６】
【発明の効果】以上説明したように、本発明によれば、
第１切り換え回路により、第１テストモード下では、シ
フトレジスタの各段の入力として、ｎ段毎に分割したと
きの該段が含まれる分割群の先頭段の前段のシフトレジ
スタ出力を供給することとしたので、シフトレジスタを
実効的に１／ｎ段のシフトレジスタに短縮することがで
き、データサンプリングに要する時間が通常動作時の１
／ｎとなり、ＩＣ出荷試験等の試験時間を短縮し得る液
晶表示装置の駆動回路を提供することができる。
【００７７】また、本発明によれば、第２切り換え回路
により、第２テストモード下ではシフトレジスタの動作
を開始するスタートパルスを、サンプリング信号として
データレジスタに供給することとしたので、任意チャネ
ルのデータレジスタへのデータ入力を、スタートパルス
で全チャネルのデータレジスタに一度に入力でき、シフ
トレジスタにおけるシフト動作分の時間短縮が可能とな
り、ＩＣ出荷試験等の試験時間を短縮し得る液晶表示装
置の駆動回路を提供することができる。
【００７８】また、本発明によれば、第４切り換え回路
により、第３テストモード下ではラッチ回路入力として
データ入力部を供給することとしたので、同一の入力デ
ータを全チャネルのラッチ回路に直接ストアでき、デー
タサンプリング時間が短縮され、ラッチ回路以降の回路
ブロツクの試験時間を短縮し得る液晶表示装置の駆動回
路を提供することができる。
【００７９】また、本発明によれば、デコーダからデー
タレジスタの一部を特定する信号を生成し、第３切り換
え回路により、第４テストモード下ではデコーダ出力を
サンプリング信号としてデータレジスタに供給すること
としたので、アドレス等によってデータレジスタの一部
を特定することができ、チャネルを任意に選択して、且
つシフトレジスタにおけるシフト動作分の時間を短縮し
てテストを行うことができるので、ＩＣ出荷試験等の試
験時間を短縮できると共に、ランダムサンプリングテス
ト等の種々のテストが可能な液晶表示装置の駆動回路を
提供することができる。
【００８０】また、本発明によれば、第５切り換え回路
により、第５テストモード下ではラッチパルスの供給さ
れたチャネルのラッチ回路のみを有効とすることがで
き、ＩＣテスタ等を用いて試験を行う場合に、外部から
の低電流容量の駆動電源にも対応し得る液晶表示装置の
駆動回路を提供することができる。
【００８１】また、本発明によれば、テスト用シフトレ
ジスタにおいてスタートパルスでシフト動作し、第６切
り換え回路により、第６テストモード下ではテスト用シ
フトレジスタ出力をセレクタに供給することとしたの
で、テストすべきチャネルのセレクタのみが有効とな
り、ＩＣテスタ等を用いて試験を行う場合に、外部から
の低電流容量の駆動電源にも対応し得る液晶表示装置の
駆動回路を提供することができる。
【００８２】また、本発明によれば、テスト用シフトレ
ジスタにおいてスタートパルスでシフト動作し、第７切
り換え回路により、第７テストモード下ではテスト用シ
フトレジスタ出力を出力部に供給することとしたので、
テストすべきチャネルの出力部のみが有効となり、ＩＣ
テスタ等を用いて試験を行う場合に、外部からの低電流
容量の駆動電源にも対応し得る液晶表示装置の駆動回路
を提供することができる。
【００８３】また、本発明によれば、出力ショート回路
により、第８テストモード下では、出力部出力の各チャ
ネル間に具備するスイッチング素子をオンさせて、出力
部における全チャネルを横断的にショートすることがで
きるので、ＴＣＰの液晶表示パネルへの実装後の動作解
析が容易な液晶表示装置の駆動回路を提供することがで
きる。
【００８４】更に、本発明によれば、テストモードデコ
ーダ２４により、テストモード信号に基づき第１、第
２、第３、第４、第５、第６、第７、または第８テスト
モード信号を生成することとしたので、テストモード信
号ＴＭの指定によって種々の組合せのテストが可能な液
晶表示装置の駆動回路を提供することができる。
【００８５】加えて、本発明に係る液晶表示装置は、請
求項１乃至９のいずれかに記載の駆動回路を含むので、
実装後における各種試験を可能とする液晶表示装置を提
供することができる。
【図面の簡単な説明】
【図１】本発明の各実施例に係る液晶表示装置の駆動回
路の構成図であり、ディジタルデータドライバについて
の部分構成図である。
【図２】第１実施例に係る液晶表示装置の駆動回路にお
けるデータドライバの特徴的部分の説明図であり、図２
（ａ）は回路構成図、図２（ｂ）はタイミングチャート
である。
【図３】第２実施例に係る液晶表示装置の駆動回路にお
けるデータドライバの特徴的部分の説明図であり、図３
（ａ）は構成図、図３（ｂ）はタイミングチャートであ
る。
【図４】第３実施例に係る液晶表示装置の駆動回路にお
けるデータドライバの特徴的部分の説明図であり、図４
（ａ）は構成図、図４（ｂ）はタイミングチャートであ
る。
【図５】第４実施例に係る液晶表示装置の駆動回路にお
けるデータドライバの特徴的部分の構成図である。
【図６】第５実施例に係る液晶表示装置の駆動回路にお
けるデータドライバの特徴的部分の構成図である。
【図７】第６実施例に係る液晶表示装置の駆動回路にお
けるデータドライバの特徴的部分の説明図であり、図７
（ａ）は構成図、図７（ｂ）はタイミングチャートであ
る。
【図８】第７実施例に係る液晶表示装置の駆動回路にお
けるデータドライバの特徴的部分の構成図である。
【図９】第８実施例に係る液晶表示装置の駆動回路にお
けるデータドライバの特徴的部分の構成図である。
【図１０】第９実施例に係る液晶表示装置の駆動回路に
おけるデータドライバの特徴的部分の説明図であり、図
１０（ａ）は構成図、図１０（ｂ）はタイミングチャー
トである。
【図１１】従来の液晶表示装置の駆動回路の説明図であ
り、図１１（ａ）は構成図、図１１（ｂ）はタイミング
チャートである。
【符号の説明】
１…シフトレジスタ ２…データレジスタ ３…ラッチ回路 ４…セレクタ ５…出力部 ６…データ入力部 １１…第１切り換え回路 １２…第２切り換え回路 １３…第３切り換え回路 １４…第４切り換え回路 １５…第５切り換え回路 １６…第６切り換え回路 １７…第７切り換え回路 １８…出力ショート回路 ２１…テスト用アドレスデコーダ ２２…テスト用シフトレジスタ ２４…テストモードデコーダ １００…液晶表示パネル ＴＭ…テストモード信号 Ｔｍ１〜Ｔｍ８…第１〜第８テストモード信号 ＳＴ…スタートパルス ＣＫ…クロック ＡＤＲ…アドレス ＤＡＴＡ…入力データ（Ｒ，Ｇ，Ｂ） Ｄａｔａ…入力データ ＬＰ…ラッチパルス Ｌｐ…ラッチパルス Ｖ１〜Ｖ８…基準電源 ＳＥ２〜ＳＥ３２…セレクタ Ｓ１〜Ｓ３２…シフトレジスタ ＳＯＵＴ１〜ＳＯＵＴ６４…シフトレジスタ出力 ＭＰ…ＴＣＰ上モニターパッド ＳＷ…アナログスイッチ（スイッチング素子） Ｒ１…データレジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 3/36

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 入力データ（ＤＡＴＡ）のサンプリング
    信号を生成するシフトレジスタ（１）を備える液晶表示
    装置の駆動回路であって、 第１テストモード信号（Ｔｍ１）に基づき、前記シフト
    レジスタ（１）の各段の入力として、該段の前段のシフ
    トレジスタ出力、またはｎ段（ｎは任意の正整数）毎に
    分割したときの該段が含まれる分割群の先頭段の前段の
    シフトレジスタ出力の何れかを供給する第１切り換え回
    路（１１）を有することを特徴とする液晶表示装置の駆
    動回路。
  2. 【請求項２】 入力データ（ＤＡＴＡ）のサンプリング
    信号を生成するシフトレジスタ（１）と、サンプリング
    入力を保持するデータレジスタ（２）とを備える液晶表
    示装置の駆動回路であって、 第２テストモード信号（Ｔｍ２）に基づき、前記シフト
    レジスタ（１）出力、または前記シフトレジスタ（１）
    の動作を開始するスタートパルス（ＳＴ）の何れかを、
    前記サンプリング信号として前記データレジスタ（２）
    に供給する第２切り換え回路（１２）を有することを特
    徴とする液晶表示装置の駆動回路。
  3. 【請求項３】 入力データ（ＤＡＴＡ）のサンプリング
    信号を生成するシフトレジスタ（１）と、サンプリング
    入力を保持するデータレジスタ（２）と、前記データレ
    ジスタ（２）出力をラッチするラッチ回路（３）とを備
    える液晶表示装置の駆動回路であって、 第３テストモード信号（Ｔｍ３）に基づき、前記ラッチ
    回路（３）入力として、データレジスタ（２）出力、ま
    たは入力データ（ＤＡＴＡ）の何れかを供給する第４切
    り換え回路（１４）を有することを特徴とする液晶表示
    装置の駆動回路。
  4. 【請求項４】 入力データ（ＤＡＴＡ）のサンプリング
    信号を生成するシフトレジスタ（１）と、サンプリング
    入力を保持するデータレジスタ（２）とを備える液晶表
    示装置の駆動回路であって、 前記データレジスタ（２）の一部を特定する信号を生成
    するデコーダ（２１）と、 第４テストモード信号（Ｔｍ４）に基づき、前記シフト
    レジスタ（１）出力、またはデコーダ（２１）出力の何
    れかを、前記サンプリング信号として前記データレジス
    タ（２）に供給する第３切り換え回路（１３）を有する
    ことを特徴とする液晶表示装置の駆動回路。
  5. 【請求項５】 入力データ（ＤＡＴＡ）のサンプリング
    信号を生成するシフトレジスタ（１）と、サンプリング
    入力を保持するデータレジスタ（２）と、前記データレ
    ジスタ（２）出力をラッチするラッチ回路（３）とを備
    える液晶表示装置の駆動回路であって、 第５テストモード信号（Ｔｍ５）に基づき、全チャネル
    共通のラッチパルス（ＬＰ）、またはチャネル毎のラッ
    チパルスの何れかを、前記ラッチ回路（３）に供給する
    第５切り換え回路（１３）を有することを特徴とする液
    晶表示装置の駆動回路。
  6. 【請求項６】 入力データ（ＤＡＴＡ）のサンプリング
    信号を生成するシフトレジスタ（１）と、サンプリング
    入力を保持するデータレジスタ（２）と、前記データレ
    ジスタ（２）出力をラッチするラッチ回路（３）と、前
    記ラッチ回路（３）出力に基づき選択信号を生成するセ
    レクタ（４）と、前記選択信号に基づき出力電圧レベル
    を決定する出力部（５）とを備える液晶表示装置の駆動
    回路であって、 前記シフトレジスタ（１）の動作を開始するスタートパ
    ルス（ＳＴ）でシフト動作するテスト用シフトレジスタ
    （２２）と、 第６テストモード信号（Ｔｍ６）に基づき、前記ラッチ
    回路（３）出力、または前記ラッチ回路（３）出力と前
    記テスト用シフトレジスタ（２２）出力との論理積の何
    れかを、前記セレクタ（４）に供給する第６切り換え回
    路（１６）を有することを特徴とする液晶表示装置の駆
    動回路。
  7. 【請求項７】 入力データ（ＤＡＴＡ）のサンプリング
    信号を生成するシフトレジスタ（１）と、サンプリング
    入力を保持するデータレジスタ（２）と、前記データレ
    ジスタ（２）出力をラッチするラッチ回路（３）と、前
    記ラッチ回路（３）出力に基づき選択信号を生成するセ
    レクタ（４）と、前記選択信号に基づき出力電圧レベル
    を決定する出力部（５）とを備える液晶表示装置の駆動
    回路であって、 前記シフトレジスタ（１）の動作を開始するスタートパ
    ルス（ＳＴ）でシフト動作するテスト用シフトレジスタ
    （２２）と、 第７テストモード信号（Ｔｍ７）に基づき、前記セレク
    タ（４）出力、または前記セレクタ（４）出力と前記テ
    スト用シフトレジスタ（２２）出力との論理積の何れか
    を、前記出力部（５）に供給する第７切り換え回路（１
    ７）を有することを特徴とする液晶表示装置の駆動回
    路。
  8. 【請求項８】 入力データ（ＤＡＴＡ）のサンプリング
    信号を生成するシフトレジスタ（１）と、サンプリング
    入力を保持するデータレジスタ（２）と、前記データレ
    ジスタ（２）出力をラッチするラッチ回路（３）と、前
    記ラッチ回路（３）出力に基づき選択信号を生成するセ
    レクタ（４）と、前記選択信号に基づき出力電圧レベル
    を決定する出力部（５）とを備える液晶表示装置の駆動
    回路であって、 前記出力部（５）出力の各チャネル間に第８テストモー
    ド信号（Ｔｍ８）により制御されるスイッチング素子を
    備える出力ショート回路（１８）を有することを特徴と
    する液晶表示装置の駆動回路。
  9. 【請求項９】 前記液晶表示装置の駆動回路は、テスト
    モード信号（ＴＭ）に基づき前記第１、第２、第３、第
    ４、第５、第６、第７、または第８テストモード信号
    （Ｔｍ１〜Ｔｍ８）を生成するテストモードデコーダ
    （２４）を有することを特徴とする請求項１、２、３、
    ４、５、６、７、または８に記載の液晶表示装置の駆動
    回路。
  10. 【請求項１０】 液晶表示パネル（１００）と、この液
    晶表示パネル（１００）に駆動電圧を供給する駆動回路
    と、を備え、 前記駆動回路は前記請求項１乃至９のいずれかに記載の
    駆動回路を含むことを特徴とする液晶表示装置。
JP6048416A 1994-03-18 1994-03-18 液晶表示装置の駆動回路および液晶表示装置 Withdrawn JPH07260857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6048416A JPH07260857A (ja) 1994-03-18 1994-03-18 液晶表示装置の駆動回路および液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6048416A JPH07260857A (ja) 1994-03-18 1994-03-18 液晶表示装置の駆動回路および液晶表示装置

Publications (1)

Publication Number Publication Date
JPH07260857A true JPH07260857A (ja) 1995-10-13

Family

ID=12802713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6048416A Withdrawn JPH07260857A (ja) 1994-03-18 1994-03-18 液晶表示装置の駆動回路および液晶表示装置

Country Status (1)

Country Link
JP (1) JPH07260857A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038116A (ko) * 1997-11-03 1999-06-05 윤종용 Ｌｃｄ 디스플레이 제어 회로
WO2004066247A1 (ja) * 2003-01-22 2004-08-05 Sony Corporation フラットディスプレイ装置及び携帯端末装置
KR100604069B1 (ko) * 2004-11-11 2006-07-24 삼성에스디아이 주식회사 데이터 드라이버와 그의 구동방법
US7129936B2 (en) 1999-08-12 2006-10-31 Seiko Epson Corporation Display unit and electronic device including the same
KR100738325B1 (ko) * 2005-10-27 2007-07-12 주식회사 이너텍 복수개의 디스플레이 모듈 검사용 테스터기
KR100870400B1 (ko) * 2002-07-19 2008-11-25 매그나칩 반도체 유한회사 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법
WO2012140815A1 (ja) * 2011-04-12 2012-10-18 パナソニック株式会社 アクティブマトリクス基板、アクティブマトリクス基板の検査方法、表示パネル、および表示パネルの製造方法
JP2017032726A (ja) * 2015-07-30 2017-02-09 ラピスセミコンダクタ株式会社 表示ドライバ
WO2022183894A1 (zh) * 2021-03-05 2022-09-09 常州瑞神安医疗器械有限公司 射频热凝触点切换装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038116A (ko) * 1997-11-03 1999-06-05 윤종용 Ｌｃｄ 디스플레이 제어 회로
US7129936B2 (en) 1999-08-12 2006-10-31 Seiko Epson Corporation Display unit and electronic device including the same
USRE42569E1 (en) 1999-08-12 2011-07-26 Seiko Epson Corporation Display unit, electronic device using the same, and method of inspecting the display unit
KR100870400B1 (ko) * 2002-07-19 2008-11-25 매그나칩 반도체 유한회사 액정표시소자의 소오스 드라이버회로 및 그의 테스트방법
US7420532B2 (en) 2003-01-22 2008-09-02 Sony Corporation Flat display apparatus and portable terminal apparatus
WO2004066247A1 (ja) * 2003-01-22 2004-08-05 Sony Corporation フラットディスプレイ装置及び携帯端末装置
KR100604069B1 (ko) * 2004-11-11 2006-07-24 삼성에스디아이 주식회사 데이터 드라이버와 그의 구동방법
KR100738325B1 (ko) * 2005-10-27 2007-07-12 주식회사 이너텍 복수개의 디스플레이 모듈 검사용 테스터기
WO2012140815A1 (ja) * 2011-04-12 2012-10-18 パナソニック株式会社 アクティブマトリクス基板、アクティブマトリクス基板の検査方法、表示パネル、および表示パネルの製造方法
JP2012220851A (ja) * 2011-04-12 2012-11-12 Panasonic Corp アクティブマトリクス基板、アクティブマトリクス基板の検査方法、表示パネル、および表示パネルの製造方法
US9293074B2 (en) 2011-04-12 2016-03-22 Joled Inc. Active-matrix substrate, display panel, and display panel manufacturing method including plural testing signal selection circuits
JP2017032726A (ja) * 2015-07-30 2017-02-09 ラピスセミコンダクタ株式会社 表示ドライバ
WO2022183894A1 (zh) * 2021-03-05 2022-09-09 常州瑞神安医疗器械有限公司 射频热凝触点切换装置

Similar Documents

Publication Publication Date Title
US4611281A (en) Apparatus for analyzing microprocessor operation
JP2006047315A (ja) Ｌｃｄ駆動用ｉｃ内のデジタル／アナログ変換器のテスト装置
KR20010020427A (ko) 단일 패스 이중 모드의 집적회로 테스터
JPH07260857A (ja) 液晶表示装置の駆動回路および液晶表示装置
US7659878B2 (en) Display control device
US20120127386A1 (en) Multi-channel semiconductor device and display device comprising same
JPH1124044A (ja) 薄膜トランジスタ用液晶表示装置のソースドライバーにおけるデコーダテスト制御装置及びこれを用いたデコーダテスト方法
JP2005191522A (ja) ウェハバーンインシステムにおけるｖｓパラメータ測定装置
KR0120529B1 (ko) 소형 lcd 모듈 테스트장치
KR100408256B1 (ko) 전자식 타임스위치의 릴레이 테스트 장치 및 방법
JPH1092196A (ja) 半導体素子のバーンイン検査装置
JP2950350B2 (ja) 信号発生回路
JPH1164435A (ja) 半導体試験装置
JPH0675015A (ja) パターン信号発生器に同期したａｃ測定電圧印加回路
KR910008428B1 (ko) 프린터헤드의 에이징 테스트회로
KR19990051367A (ko) 테스트 평가 모드를 갖는 반도체 장치
KR100604069B1 (ko) 데이터 드라이버와 그의 구동방법
JP3226839B2 (ja) テスト回路
JP5003955B2 (ja) Ｉｃテスタ
JP4140302B2 (ja) マトリックス・スイッチと電子制御ユニットの診断装置及びマトリックス・スイッチと電子制御ユニットの診断システム
JPS614237A (ja) 半導体集積回路
JP2001021619A (ja) Ｌｓｉリセット回路およびこれを用いた電子機器
JP2002162943A (ja) 液晶ディスプレイの駆動回路
JPH1183922A (ja) 減衰器テスト回路および減衰器テスト方法
JPH08171368A (ja) 液晶表示システムの表示制御装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605