KR19990051367A

KR19990051367A - 테스트 평가 모드를 갖는 반도체 장치

Info

Publication number: KR19990051367A
Application number: KR1019970070684A
Authority: KR
Inventors: 엄재석
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-12-19
Filing date: 1997-12-19
Publication date: 1999-07-05

Abstract

테스트 평가 기능을 갖는 반도체 장비가 개시된다. 본 발명에 의한 테스트 평가 기능을 갖는 반도체 장치는 선택 신호에 응답하여 동작하고, 인에이블 신호에 상응하여 제1 내지 제n 테스트 신호를 발생하는 테스트 모드 제어 수단, 입력 데이터를 입력하고, 인에이블 신호에 상응하여 제1 내지 제n 제어 신호를 출력하는 정상 모드 제어 수단, 선택 신호에 응답하여 테스트 신호 또는 제어 신로를 선택적으로 출력하는 제1 내지 제n 멀티플렉서 및 제1 내지 제n 멀티플레서에서 출력되는 제1 내지 제n 데이터를 각각 입력하고, 입력된 제1 내지 제n 데이터에 상응하여 출력 데이터를 발생하는 제1 내지 제n 출력 구동 수단을 구비하는 것을 특징으로 하고, 반도체 장치내에 테스트 모드 제어부를 통해 간단하게 테스트 평가를 할 수 있으며, 이로 인해 테스트 및 평가에 걸리는 시간을 단축할 수 있는 효과가 있다.

Description

테스트 평가 모드를 갖는 반도체 장치

본 발명은 테스트 장치에 관한 것으로, 특히, 테스트 평가 모드를 갖는 반도체 장치에 관한 것이다.

종래에는 반도체 장치의 정상 동작을 확인하기 위해, 반도체 소자에 전원을 인가하고 입력핀에도 적절한 데이터를 함께 인가해야만 출력 데이터가 정상적인가를 판단할 수 있었다. 즉, 칩 상태 또는 팩키지된 상태의 반도체 장치를 평가하기 위해 많은 핀에 적절한 입력 데이터를 인가해야 하므로 반도체 장치의 평가를 위해 많은 시간과 노력을 필요로 한다.

본 발명이 이루고자 하는 기술적 과제는 간단하게 반도체 장치를 평가할 수 있는 테스트 평가 기능을 갖는 반도체 장치를 제공하는 데 있다.

도 1은 본 발명에 의한 테스트 평가 기능을 갖는 반도체 장치를 설명하기 위한 회로도이다.

도 2는 도 1에 도시된 장치에서 테스트 모드 제어부를 설명하기 위한 회로도이다.

도 3은 도 2에 도시된 장치의 각 부에서 발생되는 파형도이다.

상기 과제를 이루기 위해, 본 발명에 의한 테스트 평가 기능을 갖는 반도체 장치는 선택 신호에 응답하여 동작하고, 인에이블 신호에 상응하여 제1 내지 제n 테스트 신호를 발생하는 테스트 모드 제어 수단, 입력 데이터를 입력하고, 인에이블 신호에 상응하여 제1 내지 제n 제어 신호를 출력하는 정상 모드 제어 수단, 선택 신호에 응답하여 테스트 신호 또는 제어 신로를 선택적으로 출력하는 제1 내지 제n 멀티플렉서 및 제1 내지 제n 멀티플레서에서 출력되는 제1 내지 제n 데이터를 각각 입력하고, 입력된 제1 내지 제n 데이터에 상응하여 출력 데이터를 발생하는 제1 내지 제n 출력 구동 수단으로 구성되는 것이 바람직하다.

이하, 본 발명에 의한 테스트 평가 기능을 갖는 반도체 장치를 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 1은 본 발명에 의한 테스트 평가 기능을 갖는 반도체 장치를 설명하기 위한 회로도로서, 테스트 모드 제어부(100), 정상 모드 제어부(110), 제1 멀티플렉서(120), 제2 멀티플렉서(130), 제3 멀티플렉서(140), 제1 출력 구동부(150), 제2 출력 구동부(160) 및 제3 출력 구동부(170)로 구성되며, 도 1에 도시된 장치는 본 발명을 간단히 설명하기 위해 멀티플렉서 및 출력 구동부를 각각 3개로 구성하였으나, 3개로 제한되는 것은 아니다.

도 1에 도시된 장치는 선택 신호(St)에 응답하여 테스트 평가 모드 또는 정상 모드로서 동작한다. 선택 신호(St)가 제1 레벨이면 테스트 평가 모드로서 동작하고, 선택 신호(St)가 제1 레벨과 상보적인 제2 레벨이면 정상 모드로서 동작한다고 가정한다. 먼저, 선택 신호가 제1 레벨이면, 테스트 모드 제어부(100)는 선택 신호(St)에 상응하여 제1, 제2, 및 제3 테스트 신호(TS1, TS2 및 TS3)를 발생한다.제1, 제2 및 제3 멀티플렉서(120, 130 및 140)는 선택 신호(St)에 응답하여 제1, 제2, 및 제3 테스트 신호(TS1, TS2 및 TS3)를 출력한다. 제1, 제2 및 제3 출력 구동부(150, 160 및 170)는 에 상응하여 각각의 출력 구동부의 동작 상태를 테스트하고 테스트 결과를 출력단자 OUT1, OUT2 및 OUT3로 출력한다.

다음으로, 선택 신호(St)가 제2 레벨이면, 도 1에 도시된 장치는 정상 모드로서 동작한다. 즉, 입력 단자 IN으로부터 데이터를 입력하고, 정상 모드 제어부(110)는 제1, 제2 및 제3 제어 데이터(CD1, CD2 및 CD3)를 출력한다. 제1, 제2 및 제3 멀티플렉서(120, 130 및 140)는 선택 신호(St)에 응답하여 제1, 제2 및 제3 제어 데이터(CD1, CD2 및 CD3)를 제1, 제2 및 제3 출력 구동부(150, 160 및 170)로 출력한다. 제1, 제2 및 제3 출력 구동부(150, 160 및 170)는 제1, 제2 및 제3 제어 데이터(CD1, CD2 및 CD3)에 상응하여 출력 데이터를 출력 단자 OUT1, OUT2 및 OUT3로 출력한다.

도 2는 도 1에 도시된 장치에서 테스트 모드 제어부(100)를 구성하는 회로도로서, 제1 플립플롭(300), 제2 플립플롭(310) 및 제3 플립플롭(320)으로 구성된다.

도 3은 도 2에 도시된 장치의 각 부에서 발생되는 파형도로서 도 3(a)는 선택 신호(St)의 파형도를 나타내고, 도 3(b)는 인에이블 신호(EN)의 파형도를 나타내고, 도 3(c)는 제1 플립플롭(300)에서 발생되는 제1 테스트 신호(TS1)를 나타내고, 도 3(d)는 제2 플립플롭(310)에서 발생되는 제2 테스트 신호(TS2)를 나타내고, 도 3(e)는 제3 플립플롭(320)에서 발생되는 제3 테스트 신호(TS3)를 나타낸다.

도 2에 도시된 제1 플립플롭(300), 제2 플립플롭(310) 및 제3 플립플롭(320)은 선택 신호(St)와 인에이블 신호(EN)에 응답하여 동작한다. 도 3에 도시된 선택 신호(St)가 "저"논리 레벨이면 도 2에 도시된 테스트 모드 제어부(100)는 동작을 하며, 따라서 도 1에 도시된 장치는 테스트 모드로서 동작을 하고, 선택 신호(St)가 "고"논리 레벨이면 도 2에 도시된 테스트 모드 제어부(100)는 동작하지 않으며, 따라서, 도 1에 도시된 장치는 정상 모드로서 동작을 한다.

한편, 선택 신호(St)가 "저"논리 레벨이면, 인에이블 신호(EN)가 클로킹(clocking)할 때 마다 도 2에 도시된 테스트 모드 제어부(100)의 각 플립플롭은 테스트 신호를 발생한다. 제1 플립플롭(300)은 도 3(c)에 도시된 제1 테스트 신호(TS1)를, 제2 플립플롭(310)은 도 3(d)에 도시된 제2 테스트 신호(TS2)를, 제3 플립플롭(320)은 도 3(e)에 도시된 제3 테스트 신호(TS3)를 각각 출력한다. 또한, 정상 모드에서는 도 2에 도시된 각 플립플롭을 도 3의 제10 구간(218)과 같이 인에이블 신호(EN)에 상관없이 "저"논리 레벨로 묶이도록 하여 동작하지 않도록한다. 각 출력 구동부는 테스트 모드 제어부(100) 또는 정상 모드 제어부(110)에서 출력되는 테스트 신호 또는 제어 신호에 상응하여 동작한다. 도 3(c) 내지 도 3(e)의 파형도를 참조하면, 제1, 제2 및 제3 테스트 신호(TS1, TS2 및 TS3)가 순차적으로 변하여 각각의 출력 구동부로 입력되고, 이렇게 입력되는 신호가 "고"논리 레벨에서 인에이블된다고 가정하면, 제1, 제2 및 제3 테스트 신호(TS1, TS2 및 TS3)가 "고"논리 레벨일 때 제1, 제2 및 제3 출력 구동부(150, 160 및 170)는 인에이블되어 동작한다.

도 3(a) 내지 도 3(e)에서 제1 구간(200)은 제1, 제2 및 제3 테스트 신호(TS1, TS2 및 TS3)가 모두 제1, 제2 및 제3 테스트 신호(TS1, TS2 및 TS3)가 "저"논리 레벨이므로 제1, 제2 및 제3 출력 구동부(150, 160 및 170)는 모두 인에이블되지 않은 상태이고, 제7 구간(214)는 제1, 제2 및 제3 테스트 신호(TS1, TS2 및 TS3)가 "고"논리 레벨이므로 제1, 제2 및 제3 출력 구동부(150, 160 및 170)는 모두 인에이블된 상태이다. 이와같이, 인에이블 신호(EN)를 클럭킹시켜서 제1, 제2 및 제3 테스트 신호(TS1, TS2 및 TS3)를 임의로 조절하고, 임의로 조절된 제1, 제2 및 제3 테스트 신호(TS1, TS2 및 TS3)에 상응하여 제1, 제2 및 제3 출력 구동부(150, 160 및 170)를 여러 가지 동작 상태에 따라 구동하여 테스트할 수 있다. 또한 제1, 제2 및 제3 출력 구동부(150, 160 및 170)에서 출력되는 데이터를 이용해 반도체 장치가 동작시 각 출력 구동부에서 소모되는 전류를 측정할 수도 있고, 불량 발생시 어느 출력 구동부에서 불량이 발생하였는지 쉽게 알 수 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적인 지식을 가진 자에 의하여 가능함은 명백하다.

상술한 바와 같이 본 발명에 의한 테스트 평가 모드를 갖는 반도체 장치는 반도체 장치내에 테스트 모드 제어부를 통해 간단하게 테스트 평가를 할 수 있으며, 이로 인해 테스트 및 평가에 걸리는 시간을 단축할 수 있는 효과가 있다.

Claims

선택 신호에 응답하여 동작하고, 인에이블 신호에 상응하여 제1 내지 제n 테스트 신호를 발생하는 테스트 모드 제어 수단;

입력 데이터를 입력하고, 상기 인에이블 신호에 상응하여 제1 내지 제n 제어 신호를 출력하는 정상 모드 제어 수단;

상기 선택 신호에 응답하여 상기 테스트 신호 또는 상기 제어 신로를 선택적으로 출력하는 제1 내지 제n 멀티플렉서; 및

상기 제1 내지 제n 멀티플레서에서 출력되는 제1 내지 제n 데이터를 각각 입력하고, 입력된 제1 내지 제n 데이터에 상응하여 출력 데이터를 발생하는 제1 내지 제n 출력 구동 수단을 구비하는 것을 특징으로 하는 반도체 소자의 평가용 테스트 장치.