KR960042088A - 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치 - Google Patents

스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR960042088A
KR960042088A KR1019960018501A KR19960018501A KR960042088A KR 960042088 A KR960042088 A KR 960042088A KR 1019960018501 A KR1019960018501 A KR 1019960018501A KR 19960018501 A KR19960018501 A KR 19960018501A KR 960042088 A KR960042088 A KR 960042088A
Authority
KR
South Korea
Prior art keywords
data
test
signal
output
scan test
Prior art date
Application number
KR1019960018501A
Other languages
English (en)
Other versions
KR100194172B1 (ko
Inventor
야스히로 안도
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960042088A publication Critical patent/KR960042088A/ko
Application granted granted Critical
Publication of KR100194172B1 publication Critical patent/KR100194172B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577—AC testing, e.g. current testing, burn-in
    • G01R31/31858—Delay testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Abstract

기재된 스캔 테스트 회로는 직렬 데이타로서 1비트의 제1의 데이타 및 제2의 데이타를 각기 입력시키는 제1의 입력 단자 및 제2의 입력 단자와; 스캔 동작 및 통상 동작을 결정하는 동작 전환 신호를 입력시키는 제3의 입력 단자와; 동작 전환 신호의 공급에 응답하여 제1의 데이타 또는 제2의 데이타중 한 데이타를 선택하고 선택된 데이타를 출력시키는 입력 선택기와; 홀드 데이타로서 선택된 데이타를 홀드하는 레지스터와; 제1의 출력 데이타를 출력하는 제1의 출력 단자 및; 제2의 출력 데이타를 출력하는 제2의 출력 단자를 구비한다. 스캔 테스트 회로는 시프트 모드 신호(Ssm)를 래치하고 동작 전환 래치 신호(Ssf)를 발생시키는 래치 회로(2)를 포함한다. 선택기(3)는 신호(Ssm및 Ssf)의 공급에 응답하여 선택된 신호(Sfi)로서 입력 데이타(Sdi) 또는 입력 데이타(Ssi) 중 한 데이타를 선택적으로 출력한다. 블럭 테스트는 주사 테스트 동작으로부터의 동작의 전환직후에 2개의 클럭 펄스에 대응하는 간격으로 실행될 수 있다.

Description

스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 제1의 실시예로서 스캔 테스트 회로를 도시한 회로도, 제6도는 본 발명에 따른 제2의 실시예로서 스캔 테스트 회로를 이용한 반도체 집적 회로의 블럭도, 제8도는 본 발명에 따른 제3의 실시예로서 스캔 테스트 회로를 도시한 회로도.

Claims (7)

1비트의 제1의 데이타를 입력하는 제1의 입력 단자와; 선정된 스캔 테스트 데이타를 포함하는 직렬 데이타로서 제2의 데이타를 입력하는 제2의 입력 단자와; 스캔 동작 및 통상 동작을 결정하는 동작 전환 신호를 입력하는 제3의 입력 단자와; 동작 전환 신호의 공급에 응답하여 제1의 데이타와 제2의 데이타중 한 데이타를 선택하고 선택된 데이타를 출력하는 입력 선택기 수단과; 홀드 데이타로서 선택된 데이타를 홀드시키는 레지스터 수단과; 제1의 데이타에 대응하는 제1의 출력 데이타를 출력하는 제1의 출력 단자 및; 제2의 데이타에 대응하는 제2의 출력 데이타를 출력하는 제2의 출력 단자를 구비하며, 통상 동작 동안 다수의 테스트-대상 회로가 서로 독자적으로 동작되게 하고 테스트 동작 동안 다수의 테스트-대상 회로가 직렬로 접속되고 제2의 데이타가 다수의 테스트-대상 회로중 최초단의 테스트-대상 회로에 공급되고, 제2의 데이타에 대응하는 테스트 결과가 다수의 테스트-대상 회로의 최종단의 테스트-대상 회로로부터 출력되도록 스캔 동작은 수행할 수 있는 스캔 테스트 회로에 있어서, 동작 전환 신호(Ssm)를 래치하고 동작 전환 래치 신호(Ssf)를 발생시키는 래치수단(2) 및; 입력 선택기 수단(3)에 제공되며, 동작 전환 신호(Ssm) 및 동작 전환 래치 신호(Ssf)의 공급에 응답하여 제1의 데이타와 제2의 데이타중 한 데이타를 선택하고 선택된 데이타를 출력하는 선택기 제어 수단을 포함하여 구성되는 것을 특징으로 하는 스캔 테스트 회로.
제1항에 있어서, 상기 동작 래치 신호의 공급에 응답하여, 상기 제1의 출력 데이타로서 상기 홀드 데이타의 신호 및 상기 신호의 반전된 신호중 한 신호를 선택적으로 출력시키는 출력 선택기 수단(4)을 더 포함하는데, 상기 출력 선택기 수단은 각각의 동작 전환 신호와 동작 전환 래치 신호의 각각의 값의 조합에 응답하여 제1 내지 제4의 제어 모드에 대응하는 제1 내지 제4의 제어 신호를 발생시키는 제1의 제어 신호 발생기 및; 상기 제1 내지 제4의 제어 신호의 공급에 응답하여 상기 제1의 데이타, 상기 제2의 데이타 및, 상기 홀드 데이타중 한 데이타를 선택하고 상기 선택된 데이타를 출력시키는 제1 내지 제3의 스위치 회로를 포함하는 것을 특징으로 하는 스캔 테스트 회로.
제1항에 있어서, 상기 선택기 제어 수단은 각각의 동작 전환 신호와 동작 전환 래치 신호의 각각의 값의 조합에 응답하여, 제5의 제어 모드에 응답하는 제5의 제어 신호 및 상기 제5의 제어 모드와는 다른 제6의 제어 모드에 대응하는 제6의 제어 신호를 발생시키는 제2의 제어 신호 발생기 및; 각각의 상기 제5 및 제6의 제어 신호의 공급에 응답하여, 상기 제1 및 제2의 데이타중 한 데이타를 선택하고 선택된 데이타를 출력시키는 제5 및 제6의 스위치 회로를 포함하는 것을 특징으로 하는 스캔 테스트 회로.
제1항에 청구된 바와 같은 적어도 3개의 스캔 테스트 회로 및, 상기 스캔 테스트 회로의 각각의 단자에 접속된 입력 및 출력 단자를 구비한 테스트-대상 회로의 적어도 2개의 블럭을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
제1항에 청구된 바와 같은 적어도 3개의 스캔 테스트 회로 및, 상기 스캔 테스트 회로의 각각의 단자에 접속된 입력 및 출력 단자를 구비한 테스트-대상 회로의 적어도 2개의 블럭을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
제1항에 청구된 바와 같은 스캔 테스트 회로 및, 상기 스캔 테스트 회로의 각각의 단자에 접속된 입력 및 출력 단자를 구비한 테스트-대상 회로의 적어도 2개의 블럭을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
제6항에 있어서, 상기 스캔 테스트 회로로부터 출력 데이타를 수신하고, 뒷단의 상기 테스트-대상 회로의 입력 신호를 발생시키는 더미 레지스터를 더 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018501A 1995-05-24 1996-05-25 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로장치 KR100194172B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-124893 1995-05-24
JP7124893A JP2737695B2 (ja) 1995-05-24 1995-05-24 スキャンテスト回路およびそれを含む半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR960042088A true KR960042088A (ko) 1996-12-21
KR100194172B1 KR100194172B1 (ko) 1999-06-15

Family

ID=14896719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018501A KR100194172B1 (ko) 1995-05-24 1996-05-25 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로장치

Country Status (3)

Country Link
US (1) US5617428A (ko)
JP (1) JP2737695B2 (ko)
KR (1) KR100194172B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691170B2 (ja) * 1996-08-30 2005-08-31 株式会社ルネサステクノロジ テスト回路
JPH1083698A (ja) * 1996-09-05 1998-03-31 Mitsubishi Electric Corp 半導体集積回路装置
JPH10160807A (ja) * 1996-12-04 1998-06-19 Philips Japan Ltd 試験回路を含む論理装置と論理装置の試験方法
US5896046A (en) * 1997-01-27 1999-04-20 International Business Machines Corporation Latch structure for ripple domino logic
US6205566B1 (en) * 1997-07-23 2001-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored
JP4428489B2 (ja) * 1999-08-23 2010-03-10 パナソニック株式会社 集積回路装置及びそのテスト方法
US7321864B1 (en) * 1999-11-04 2008-01-22 Jpmorgan Chase Bank, N.A. System and method for providing funding approval associated with a project based on a document collection
JP2001345000A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 半導体装置
US7007213B2 (en) * 2001-02-15 2006-02-28 Syntest Technologies, Inc. Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan-test
US20030149924A1 (en) * 2002-02-01 2003-08-07 Bedal Glenn E. Method and apparatus for detecting faults on integrated circuits
JP3808831B2 (ja) * 2003-01-23 2006-08-16 株式会社東芝 半導体集積回路装置
US7518426B1 (en) * 2006-03-17 2009-04-14 G2 Microsystems Pty. Ltd. Low power flip-flop circuit and operation
CN102201800B (zh) * 2010-03-24 2014-03-19 台湾积体电路制造股份有限公司 集成电路及其操作方法
JP5621566B2 (ja) * 2010-12-10 2014-11-12 日本電気株式会社 遅延時間測定装置および遅延時間測定方法
JP6143646B2 (ja) * 2013-11-05 2017-06-07 株式会社東芝 半導体装置
US10222421B1 (en) * 2018-02-14 2019-03-05 Silicon Laboratories Inc. Method for detecting faults on retention cell pins

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2626920B2 (ja) * 1990-01-23 1997-07-02 三菱電機株式会社 スキャンテスト回路およびそれを用いた半導体集積回路装置
JP3563750B2 (ja) * 1992-10-16 2004-09-08 テキサス インスツルメンツ インコーポレイテツド アナログ回路のための走査に基づく試験
US5574733A (en) * 1995-07-25 1996-11-12 Intel Corporation Scan-based built-in self test (BIST) with automatic reseeding of pattern generator

Also Published As

Publication number Publication date
JPH08313597A (ja) 1996-11-29
JP2737695B2 (ja) 1998-04-08
US5617428A (en) 1997-04-01
KR100194172B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR960042088A (ko) 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
US4914379A (en) Semiconductor integrated circuit and method of testing same
KR880003247A (ko) 반도체 집적회로장치
KR970051397A (ko) 시프트 레지스터 및 프로그래머블 논리회로 및 프로그래머블논리회로시스템
KR880014475A (ko) 반도체 집적회로장치
KR910006735A (ko) 디지탈 집적회로에 있어서의 테스트 용이화 회로
US4780666A (en) Semiconductor integrated circuit device having rest function
KR890007126A (ko) 프로그램 가능 입력/출력 회로
GB2341501A (en) A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator
JP2638281B2 (ja) スキャンパス回路
KR960009092A (ko) 테스트가능한 블록을 갖는 반도체 집적회로
JPS6352074A (ja) 半導体集積回路装置
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
KR970029796A (ko) 구동시간 마진이 증가된 동기식 반도체 회로
KR900014902A (ko) 고속 집적 회로 테스팅을 위한 방법 및 장치
KR920702094A (ko) D/a 변환기
KR880005603A (ko) 디지탈 뮤팅 회로
KR910001782A (ko) 논리회로의 테스트용이화회로
KR100431524B1 (ko) 프로그래머블 지연 회로
KR100313202B1 (ko) 매크로용테스트회로
KR100223848B1 (ko) 반도체장치의 출력회로
KR960032930A (ko) 데이터 전송 회로
JP2927095B2 (ja) 半導体集積回路の試験回路
KR100504688B1 (ko) 반도체칩테스트회로
KR100210687B1 (ko) 톤 종류 변경이 가능한 톤 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020130

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee