KR900014902A - 고속 집적 회로 테스팅을 위한 방법 및 장치 - Google Patents

고속 집적 회로 테스팅을 위한 방법 및 장치 Download PDF

Info

Publication number
KR900014902A
KR900014902A KR1019900003695A KR900003695A KR900014902A KR 900014902 A KR900014902 A KR 900014902A KR 1019900003695 A KR1019900003695 A KR 1019900003695A KR 900003695 A KR900003695 A KR 900003695A KR 900014902 A KR900014902 A KR 900014902A
Authority
KR
South Korea
Prior art keywords
data
terminal
series
test
terminals
Prior art date
Application number
KR1019900003695A
Other languages
English (en)
Other versions
KR0138258B1 (ko
Inventor
더블유. 리틀버리 휴그
씨.스와프 마빈
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR900014902A publication Critical patent/KR900014902A/ko
Application granted granted Critical
Publication of KR0138258B1 publication Critical patent/KR0138258B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음.

Description

고속 집적 회로 테스팅을 위한 방법 및 장치.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 단일 테스터 채널에 연속하여 접속된 테스트 전자공학의 부분의 블럭도,
제2도는 단일 터미널 일렉트로닉스 유니트의 블럭도.

Claims (5)

  1. 시험하의 멀티 채널 테스터 및 논리 회로 사이의 테스트 데이터 및 응답 데이터를 전송하는 장치에 있어서, 상기 장치는 복수의 모드중의 한 모드로 작동할 수 있으며, 상기 논리 회로는 복수 터미널증의 매 터미널이 논리회로의 구성에 종속하는 입력 또는 출력이 되는 복수 터미널(28)을 가지며, 상기 장치는 다중 채널 테스터의 테스트 채널에 연결된 각각의 세그먼트인 다수의 일렉트로닉 세크먼트(11)로 구성이 되어 있는데, 여기에서 테스트 채널(13)은 일련의 모의 테이타를 상기 세그먼트에 제공하고, 더욱이, 일련의 반응 데이터를 한 개의 터미널(28)에 이어지고, 서로 연속으로 연결된 복수의 유사한 터미널 일렉트로닉 유니트(12)를 포함하는 각각의 세그먼트 상기 세그먼트로무터 분석하며, 게다가, 상기 터미널 일렉트로닉 회로는, 모의(stimuls) 데이터나 반응 데이터를 저장하는 메모리 수단(25)과 데이터를 메모리 수단 내외로 전송하는 양방향 랫치와, 병렬 데이터를 메모리 수단으로부터 직렬 데이터를 변환시키고, 메모리 수단으로부터의 병렬 데이터를 직력 데이터로 변환하느 콘버터 수단(22)과, 인접 터미널 일렉트로닉스 유니트(28)로부터 직력 데이터는, 상기 장치가 제1모드내에 있을때, 선택되거나, 상기 장치가 제2모드내에 있을 때, 상기 한 개의 터미널(28)로부터, 일련의 반응 데이터가 선택되는 그 점에서, 일련의 데이터를 선택하기 위한 변환 수단(22)의 일련의 입력에 연결된 제1멀티플렉서(21)와, 상기 장치가 제1모드내에 있을 때, 일련의 데이터가 인접 터미널 일렉트로닉스 단위(28)로 향하거나, 상기 장치가 제2모드내에 있을 때, 상기 한 개의 터미널쪽으로 향하는 그점에서, 일련의 데이터를 조정하기 위한 , 콘버터 수단(22)의 일련의 출력에 연결된 제2멀티플렉서(23)와, 상기 제2의멀티플렉서(23)로부터 일련의 데이터를 통제하는 각각의 입력터미날(28)을 자극하는 수단과, 각각의 출력 터미널(28)부터 일련의 출력 신호를 감지하고, 일련의 출력 신호를 제1멀티플렉서(21)로 보내는 수단을 포함하는 테스트 데이터 및 반응 데이터 전송 장치.
  2. 제1항에 있어서, 각각의 세그먼트는 16개의 터미널(28)과 16개의 터미널 일렉트로닉스 유니트(12)를 포함하는 상기 장치.
  3. 제1항에 있어서, 콘버터 수단(22)은 시프트 레지스터인 상기 장치.
  4. 테스트하의 다중 채널 테스트와 논리 회로 사이에서 테스트 데이터와 반응 데이터를 전송하는 장치에 있어서, 상기 장치는 복수의 모드중 한 개로 동작할 수 있으며, 상기 논리 회로는, 복수 터미널의 각각의 터미널이 논리회로의 배치에 의존하는 입력이나 출력이 되는 복수의 터미널(28)을 가지며, 상기 장치는, 다른 채널 테스트의 한 개의 테스트 채널(13)과 연결되어 있는 각각의 세그먼트인, 다중 일렉트로닉 세그먼트로 구성되며, 게다가, 각각의 세그먼트는 각각 터미널(28)에 이어지고 서로 연속적으로 연결되는 다중의 유사한 터미널 일렉트로닉 유니트(12)를 포함하는데, 더욱이, 상기 터미널 일렉트로닐 회로(12)는 모의 테이터나 반응 데이터를 저장하기 위한 메모리 수단(25)과, 데이터를 메모리 수단(25) 내외로 전송하기 위한 양방향성 랫치(24)와, 메모리 수단(25)으로부터의 병렬 데이터를 직력 데이터로 변환하고 메모리 수단(25)으로 가는 일련의 데이터가 터미널 일렉트로닉스 유니트를 두 개의 인접한 터미널 일렉트로닉스 유니트와 교통하는 것을 허용하는 제1데이터 경로(29)가 되는, 병렬 데이터로 변환하는 콘버터 수단(22)과, 터미널 일렉트로닉스 유니트(12)를 테스트하의 회로 터미널(28)과 교통하도록 허락하는 제2데이터 경로와, 상기 제1데이터 경로와 상기 제2데이터 경로 사이를 선택하는 수단(21, 23)과 콘버터 수단(22)으로부터 데이터에 의하여 통제가 되는 각각 입력 터미널을 자극하기 위한 수단(27)과, 각각의 출력 터미널(28)로부터 일련의 출력 신호를 탐지하고, 일련의 출력 신호를 콘버터 수단(22)으로 전송하기 위한 수단(30)을 포함하는 상기 전송 장치.
  5. 논리회로를 테스팅하는 방법에 있어서, 논리 회로는 복수의 터미널을 가지며, 복수 터미널의 각 터미널은 논리 회로의 배치에 의존하는 입력이나 출력이 된느 복수 터미널(28)을 가지며, 상기 방법은, 다중 채널 테스터의 각 채널이 일련의 모의 신호를 보내고, 그리고 상기 장치는, 제1모드와 제2모드에서 동작하는 점에서, 일련의 반응 신호를 받는 점에서, 다중 채널 테스터를 제공하는 단계로 구성이 되어 있는데, 더욱이 상기 제1모드는, 일련의 모의신호를 다중 비트 워드로 분리시키고, 워드를 모의 신호 데이터에 병행시키도록 전환시키는 단계로구성이 되고, 더욱이, 상기 제2모드는, 병렬 모의데이터를 일련의 모의 데이터로 전화시키는 단계와, 데이터를 드라이브 수단(27)으로 전환시키는 단계와, 터미널을 드라이브 수단(27)으로 자극시키는 단계와, 출력 전압을 기준 전압과 비교하는 단계와, 반응 신호를 발생시키는 단계와 반응 신호를 저장시키는 단계와, 반응 신호를 다중 채널 테스터로 보내는 단계를 포함하는 상기 논리 회로 테스팅 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900003695A 1989-03-23 1990-03-20 고속 집적 회로의 테스팅 방법 및 테스팅 장치 KR0138258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/327,878 US4972413A (en) 1989-03-23 1989-03-23 Method and apparatus for high speed integrated circuit testing
US327,878 1989-03-23

Publications (2)

Publication Number Publication Date
KR900014902A true KR900014902A (ko) 1990-10-25
KR0138258B1 KR0138258B1 (ko) 1998-06-15

Family

ID=23278473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003695A KR0138258B1 (ko) 1989-03-23 1990-03-20 고속 집적 회로의 테스팅 방법 및 테스팅 장치

Country Status (5)

Country Link
US (1) US4972413A (ko)
EP (1) EP0388784B1 (ko)
JP (1) JPH02268280A (ko)
KR (1) KR0138258B1 (ko)
DE (1) DE69021105T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459738A (en) * 1994-01-26 1995-10-17 Watari; Hiromichi Apparatus and method for digital circuit testing
FR2733323B1 (fr) * 1995-04-19 1997-05-30 Schlumberger Ind Sa Procede et equipement de test automatique en parallele de composants electroniques
FR2733324B1 (fr) * 1995-04-19 1997-05-30 Schlumberger Ind Sa Procede et equipement de test automatique en parallele de composants electroniques
US5796682A (en) * 1995-10-30 1998-08-18 Motorola, Inc. Method for measuring time and structure therefor
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
JP2004519675A (ja) * 2001-03-08 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 試験可能な電子デバイスの試験方法
US6971045B1 (en) 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
EP1600784A1 (en) * 2004-05-03 2005-11-30 Agilent Technologies, Inc. Serial/parallel interface for an integrated circuit
DE102005007580B4 (de) * 2005-02-18 2015-10-29 Infineon Technologies Ag Verfahren zum Testen einer zu testenden Schaltungseinheit, welche Schaltungsuntereinheiten aufweist, und Testvorrichtung zur Durchführung des Verfahrens
KR20140109531A (ko) * 2013-02-27 2014-09-16 삼성전기주식회사 반도체 테스트 장치 및 반도체 테스트 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739349A (en) * 1971-05-24 1973-06-12 Sperry Rand Corp Digital equipment interface unit
JPS5585265A (en) * 1978-12-23 1980-06-27 Toshiba Corp Function test evaluation device for integrated circuit
US4348759A (en) * 1979-12-17 1982-09-07 International Business Machines Corporation Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test
DE3368770D1 (en) * 1982-11-20 1987-02-05 Int Computers Ltd Testing digital electronic circuits
US4571724A (en) * 1983-03-23 1986-02-18 Data I/O Corporation System for testing digital logic devices
CA1251575A (en) * 1985-12-18 1989-03-21 A. Keith Jeffrey Automatic test system having a "true tester-per-pin" architecture

Also Published As

Publication number Publication date
KR0138258B1 (ko) 1998-06-15
JPH02268280A (ja) 1990-11-01
EP0388784A3 (en) 1991-10-30
EP0388784A2 (en) 1990-09-26
US4972413A (en) 1990-11-20
EP0388784B1 (en) 1995-07-26
DE69021105T2 (de) 1996-03-21
DE69021105D1 (de) 1995-08-31

Similar Documents

Publication Publication Date Title
KR900014903A (ko) 집적회로 테스팅 장치 및 방법
KR100448706B1 (ko) 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법
KR950020755A (ko) 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법
KR880014475A (ko) 반도체 집적회로장치
KR880003247A (ko) 반도체 집적회로장치
KR870004454A (ko) 테스트 패턴 제너레이터
KR900005472A (ko) 검사 버퍼/레지스터
AU581712B2 (en) A circuit arrangement for use in the self testing of an integrated circuit
KR900009195B1 (ko) 광 파이버 데이터 링크 시스템
KR900002086A (ko) 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치
EP0341616A3 (en) Architecture and device for testable mixed analog and digital vlsi circuits
KR900014902A (ko) 고속 집적 회로 테스팅을 위한 방법 및 장치
EP0242255A3 (en) Circuit testing system
KR880009381A (ko) 반도체 집적회로장치
TW360791B (en) Memory array test circuit and method
KR970703535A (ko) 회로시험장치
KR910003486A (ko) 비트 순서 전환 장치
KR960042088A (ko) 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
KR960016134A (ko) 순차 논리 회로를 구비한 전자 장치 및 그것의 테스트 방법
EP0318575A1 (en) Programmable level shifting interface device
KR880003248A (ko) 반도체 집적회로장치
KR100492231B1 (ko) 자동시험장치(ate)테스터의아날로그채널에서의펄스발생
KR910001782A (ko) 논리회로의 테스트용이화회로
DE3175865D1 (en) Device for testing the functions of a multi-computer system
KR920021995A (ko) Ic 시험장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee