CN1471640A - 用于测试可测试电子装置的方法 - Google Patents

用于测试可测试电子装置的方法 Download PDF

Info

Publication number
CN1471640A
CN1471640A CNA028015762A CN02801576A CN1471640A CN 1471640 A CN1471640 A CN 1471640A CN A028015762 A CNA028015762 A CN A028015762A CN 02801576 A CN02801576 A CN 02801576A CN 1471640 A CN1471640 A CN 1471640A
Authority
CN
China
Prior art keywords
test
shift register
data
test data
configurations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028015762A
Other languages
English (en)
Inventor
Gaa
G·A·A·波斯
E
H·P·E·弗兰肯
�Ү��
T·F·瓦尔耶斯
ά
D·莱罗维尔
H·弗勒里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1471640A publication Critical patent/CN1471640A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种方法，用来测试具有第一和第二多个测试配置，例如扫描链，的可测试电子装置。第一移位寄存器(110)与第二移位寄存器(130)并行地用来将第一测试矢量(102)和第二测试矢量(104)时分多路复用成很多较小的测试矢量(102a－c；104a－c)，以便供给该第一和第二多个测试配置。通过改变该第一移位寄存器(110)和第二移位寄存器(130)的大小就可在待接触的电子装置的引线数目和所需要的测试时间之间进行权衡。最好是，使第一移位寄存器(110)与第一缓冲寄存器(120)耦合，而使第二移位寄存器(130)与第二缓冲寄存器(140)耦合，以便提高测试数据的稳定性。第一移位寄存器(110)和第二移位寄存器(130)可以是一大的移位寄存器，例如，一边界扫描链的一些分区。该方法还可通过在该可测试电子装置的输出侧将测试结果矢量去时分多路复用成一单个的矢量的方法反过来使用。

Description

用于测试可测试电子装置的方法
本发明涉及一用来测试可测试电子装置的方法，该可测试电子装置具有第一多个测试配置和第二多个测试配置。
本发明还涉及一具有第一多个测试配置和第二多个测试配置的可测试电子装置。
本发明还涉及一用来测试这种电子装置的测试设备。
IBM Journal on Research and Development，Vol.40(1996)，No.4，pp.461474，公开了一种方法，用来测试具有第一多个测试配置和第二多个测试配置的电子装置。集成电路(IC)的测试费用，特别是自动化测试设备(ATE)费用是半导体工业主要关切的事情。可预期关于未来的较高速度，较高精度，较多计时装置，增加矢量存储器，和较多引线数的要求将会抵消在减少ATE费用方面的所有收益。在IC设计中引入较多的可测性设计(DFT)可能是将ATE费用上升的趋势反过来并使低成本的ATE的使用成为可能的唯一方法。
上述的现行技术公开了一减少引线数的测试方法(RPCT)，作为一可使用的低成本测试的DFT技术，它是一种可减少必须与测试器接触的IC引线数的技术。RPCT的基本原理就是，唯有扫描数据引线，即该扫描链例如该第一多个测试配置的输入和输出引线和边界扫描链的该测试数据输入(TDI)引线与该测试数据输出(TDO)引线，测试控制引线以及时钟引线，才与全功能测试器通道相连。对于对于连接第二多个测试配置的所有剩余功能引线的访问是通过边界扫描链实现的，而不是通过那些引线直接访问。
其缺点是，只有当该扫描链的数目是有限的时候，RPCT的应用才能获得好处。在允许扫描链与引线数一样多时被集成在该IC设计中的情形，RPCT就不提供好处，因为所有的引线都被用作扫描数据引线，因此所有的引线都必须被接触。
本发明的第一目的在于提供一按开始段落所述的允许减少测试资源的，如测试连接或数字测试器通道的测试方法，以便测试具有很多测试配置的，例如，扫描链的电子装置。
本发明的第二目的在于提供一按开始段落所述的具有很多测试配置的可测试电子装置，由此这些测试配置可通过有限数目的测试连接被测试设备所测试。
本发明的第三目的在于提供一按开始段落所述的测试设备，该设备以少量测试数据通道来测试具有大量测试配置的电子装置。
为此目的，本发明提供一按独立权利要求所规定的测试方法，可测试装置和测试设备。有利的实施例则被规定在从属权利要求中。
现在，该第一目的已被用来测试电子装置的测试方法所实现，如权利要求1所述。
通过利用多个并行的移位寄存器来将测试数据移出移进该电子装置，为了与该电子装置的所有测试配置建立测试数据通信只须连接几个测试数据通道，例如，在该电子装置上的输入/输出引线或测试设备上的测试通道。因此，通过选择该移位寄存器的深度，例如，选择各多个测试配置的大小，就可调节测试速度和所要求的资源之间的权衡(trade-off)。因为每个受试的装置所要求的连接数的减少，这还能测试多个并联的电子装置。显然，按照测试成本来看这提供了一很大的优点。
如果该方法还包括一些将该第一测试数据从第一移位寄存器拷贝进第一缓冲寄存器和将第二测试数据从第二移位寄存器拷贝进第二缓冲寄存器的步骤则是有益的。该缓冲寄存器的存在提高了在该移位寄存器的移位模式期间施加到该受试装置上的测试数据信号的稳定性。
在按照本发明的该方法的一实施例中，使该第一测试数据串行通信的步骤是从该第一测试数据通道导向该第一移位寄存器；使该第二测试数据串行通信的步骤是从该第二测试数据通道导向该第二移位寄存器；使该第一测试数据并行通信的步骤是从该第一移位寄存器导向该第一多个测试配置；使该第二测试数据并行通信的步骤是从该第二移位寄存器导向该第二多个测试配置；
最好是，该上述实施例的方法还包括从第三移位寄存器中的该第一多个测试配置接收第一测试结果数据，并至少部分与之同时，从第四移位寄存器中的第二多个测试配置并行接收第二测试结果数据；而且将该第一测试结果数据从该第三移位寄存器串行地提交给第三测试数据通道，并至少部分地与之同时，串行地将第二测试结果数据从该第四移位寄存器提交给第四测试数据通道。通过利用在该测试配置分区，例如各多个测试配置，的输入和输出侧的大量的至少部分地并行运作的移位寄存器，使该输入测试数据时分多路复用和使该输出测试数据去时分多路复用，这样，在各多个测试配置两侧，要求的测试数据通道数，例如，在测试设备上的连接引线或测试通道数，就可被减少。
现在，该第二目的可用如权利要求5所述的一可测试电子装置来实现。
将很多的移位寄存器加到一如象IC的电子装置，使每个移位寄存器与一测试数据通道，例如，输入引线或输出引线相连，则就能使测试数据与该电子装置上的目标测试配置进行至少部分并行通信，而不必将它们都与测试设备相连。
如将该第一移位寄存器与该第二移位寄存器耦合则是有益的。
将大量的移位寄存器以链彼此相连就能进行几级分层操作；大量的移位寄存器可作为一单个的移位寄存器，或作为独立的多个移位寄存器运作。
如该第一移位寄存器和第二移位寄存器是边界扫描寄存器的一部分，则将更为有益。
在这样的配置中，该移位寄存器例如作为多个独立移位寄存器或作为一单个移位寄存器的运作模式都可用边界扫描状态机控制。例如，这可通过扩展该状态机来实现，该状态机具有很多额外状态，这很多的额外状态可确定处于多种移位寄存器模式的该边界扫描寄存器的所希望的移位和捕获行为。
在按照本发明的电子装置的一实施例中，该第一移位寄存器被安排来将该第一测试数据从该第一接触传送到第一多个测试配置，而该第二移位寄存器被安排来将该第二测试数据从该第二接触传送到第二多个测试配置，而且该电子装置还包括一第三接触和第四接触；第三移位寄存器耦合在该第三接触和第一多个测试配置之间，用于串行地将第一测试结果数据提交给该第三接触，和用于并行地从该第一多个测试配置接收该第一测试结果数据；第四移位寄存器耦合在该第四接触和第二多个测试配置之间，用于串行地将第二测试结果数据提交给该第四接触，至少部分地与串行提交第一测试结果数据同时，和用于并行地从该第二多个测试配置接收该第二测试结果数据，至少部分地与并行接收第一测试结果数据同时。
通过使多个移位寄存器来对测试数据输出进行去时分多路复用的方法，就可实现该输出侧所要求的测试数据通道的减少。这还进一步减少了与该测试设备的必要的相互连接。最好是，这样将该第三和第四寄存器耦合，使得它们可作为一单个的移位寄存器运作，该单个移位寄存器可以是边界扫描寄存器的一部分。在该测试配置的输入和输出两侧的所有移位寄存器都可是这边界扫描寄存器的一部分，在这种情形，该边界扫描寄存器就被有效地分区为一些处于该边界扫描状态机控制下的较小的小区，以便容纳所希望的多个移位寄存器结构。
现在，该第三目的可用如权利要求12所述的一测试设备来实现。
在测试设备上多个移位寄存器的并行使用也是有益的，虽然测试设备和试验装置之间的相互连接数目不一定减少。在一测试设备中，特别是在数字测试设备中的一重要成本因素就是测试通道数，它必须用来使适当的测试数据模式，例如测试矢量与该受试装置通信。这样，该受试装置就能以并行的方式接收或送出测试模式，并由该移位寄存器串行化。将该测试通道和受试装置之间的移位寄存器整合就能使所需要的测试通道减少，从成本来看这是极为有益的。
如果使该第一移位寄存器与第一缓冲寄存器耦合，而使该第二移位寄存器与一第二缓冲寄存器耦合则是有益的。
当该移位寄存器运作于移位模式时，缓冲寄存器的使用可提供稳定的输出信号，按信号的完整性来看这是最好的。
如果该第一移位寄存器和该第二移位寄存器对第一时钟响应，而该第一缓冲寄存器和第二缓冲寄存器对第二时钟响应则有另一益处。
这对该移位寄存器的运作可提供轻易的控制；不仅是通过第一和第二移位寄存器的测试数据的移位是完全同步的，而且受第二时钟控制的捕获循环还可免除对专用硬件的需要，该专用硬件必须对来自第一时钟的信号进行监视和解释。
在按照本发明的测试设备的一实施例中，该第一移位寄存器被安排来将该第一测试数据从该第一测试通道传送到第一多个测试配置，而该第二移位寄存器被安排来将该第二测试数据从该第二测试通道传送到第二多个测试配置，而且该测试设备还包括一第三测试通道和一第四测试通道；第三移位寄存器与该第三测试数据通道耦合，用于串行地将第一测试结果数据提交给该第三测试数据通道，和用于并行地从该第一多个测试配置接收该第一测试结果数据；以及第四移位寄存器，与该第四测试数据通道耦合，用于串行地将第二测试结果数据提交给该第四测试数据通道，至少部分地与串行提交第一测试结果数据同时，和用于并行地从该第二多个测试配置接收该第二测试结果数据，至少部分地与并行接收该第一测试结果数据同时。
利用移位寄存器来给试验装置传送测试数据和从试验装置接收测试结果数据，就能减少该测试器的输入和输出侧所需要的测试通道。有益的是，这为该测试设备资源成本的额外减少创造了条件。
如果该测试设备还包括第一多个三态缓冲器和第二多个三态缓冲器则有另一益处，其中，第一多个三态缓冲器的每个三态缓冲器使该第一移位寄存器的输出与该第三移位寄存器的输入耦合，而第二多个三态缓冲器的每个三态缓冲器使该第二移位寄存器的输出与该第四移位寄存器的输入耦合。
在该输入和输出移位寄存器与该受试装置共用一连接，例如一双向引线的情形，输出移位寄存器单元和该受试装置就可在该测试设备和该受试装置之间的连接线上同时驱动不相容的测试数据值，从信号完整性来看，这是不希望的事件。例如，如果该受试装置引入输入/输出边界扫描链，则就可能是这样。这种不希望的效果可通过在该移位寄存器输出和这种连接之间包括一个三态缓冲器来防止。显然，三态缓冲器可直接与一移位寄存器单元的输出耦合，或通过一缓冲寄存器单元与一移位寄存器单元的输出耦合。
借助不受限制的例子并参考下述附图来对本发明作一详细描述，其中：
图1a按照本发明描绘了一给可测试电子装置提供测试数据的方法；
图1b按照本发明描绘了一从可测试电子装置提取测试结果数据的方法；
图2按照本发明描绘了一可测试电子装置；
图3a表示一边界扫描输入单元；
图3b表示一边界扫描输出单元；
图4按照本发明的实施例描绘了一测试设备；
图5按照本发明的另一实施例描绘了一测试设备；
图1a和图1b按照本发明举例说明了该测试方法。按照这方法和图1a的描绘，移位寄存器110包括移位寄存器单元112，114和116，被用来将来自一测试数据通道，例如一未画出的输入引线或一未画出的测试器通道的测试矢量102转换成一些用于可测试电子装置的，例如未画出的受试装置(DUT)的多个测试配置的较小的测试矢量，例如，测试数据102a，102b，102c。移位寄存器130包括移位寄存器单元132，134，和136，被用来将来自另一未画出的测试数据通道的测试数据矢量104转换成一些用于未画出的可测试电子装置的另多个测试配置的测试数据104a，104b，104c，至少是部分与移位寄存器110的运作同时的。最好是，移位寄存器110和移位寄存器130的运作是完全同步的，例如，通过使两移位寄存器110和130响应同一控制时钟CLK1，因为这会导致将到各多个测试配置的测试模式馈送时间最小化。
在第一步，测试矢量102和104的第一比特分别被串行地移位进入移位寄存器110和130，直到该移位寄存器110和130被完全充满。然后，在第二步，该测试数据以并行方式分别从该移位寄存器110和130传送到未画出的第一多个测试配置和第二多个未画出的测试配置。重复这些步骤，直到该测试矢量102a，102b，102c以及测试矢量104a，104b，104c被完全转移到该未画出的DUT为止。
应强调，虽然移位寄存器110和130被画成分开的移位寄存器，但它们却可能是一单个移位寄存器，象边界扫描链或另一移位寄存器结构的一些分区。该分区的优化大小可由关系Ftester/FDUT决定，其中Ftester是该测试数据通过该移位寄存器串行移位的频率，而FDUT是该测试数据并行移位进/出该移位寄存器和出/进该扫描链的频率。典型地说，Ftesr是该测试设备运作的频率，而FDUT是该DUT的内部测试频率。因此，根据测试速度来看该测试步骤是很灵活的；通过减小该分区的大小，就能实现较高的测试速度，尽管必须接触更多的装置引线，而通过增大该分区的大小就可获得较低的测试速度，但必须接触较少的引线。
在一优选实施例中，该移位寄存器单元112，114，和116分别与缓冲单元122，124，和126，例如缓冲寄存器120耦合，而该移位寄存器单元132，134，和136分别与缓冲单元142，144，和146，例如缓冲寄存器140耦合。在移位寄存器110和130的移位模式持续过程中，该缓冲寄存器120和140的存在，在控制信号CLK2的控制下，可提供稳定的移位寄存器输出。缓冲单元122，124，及126，和142，144，及146，可通过响应于独立时钟CLK2一些触发器来形成。本技术领域内的人士显然可知，在将边界扫描寄存器分区成移位寄存器110和130的情形中，该缓冲寄存器120和140总是存在的，因为边界扫描单元包含一移位触发器(shift flip-flop)，例如一移位寄存器单元，和一更新触发器(update flip-flop)，例如缓冲寄存器单元。
如上述的和图1a描绘的方法还可应用在DUT的输出侧，如图1b所示。移位寄存器150包括移位寄存器单元152，154，和156，被安排来以并行的方式接收测试结果数据106a，106b，106c，并通过串行地使该接收的测试数据移出的方法将它转变成测试结果矢量106。同样，移位寄存器170包括移位寄存器单元172，174，和176，被安排来以并行的方式接收测试结果数据108a，108b，和108c，并通过至少部分与移位寄存器150同时运作串行地使该接收的测试数据移出的方法将它转变成测试结果矢量106。
更精心地，在第一步，测试结果数据106a，106b和106c的第一比特被串行地移位进入移位寄存器150，它至少部分与将测试结果数据108a，108b和108c的第一比特串行地移位进入移位寄存器170同时。紧接着，在接收测试结果数据106a，106b和106c以及测试结果数据108a，108b和108c的下一比特之前，通过串行地将该测试数据移出到未画出的相应测试数据通道的方法，将移位寄存器150和170排空。重复这过程直到测试结果矢量106和108完全形成为止。
应该强调，虽然在图1b中没有画缓冲寄存器，但这只是为了简明起见；它们可以存在而并不偏离本发明的范围。此外，按照规定，移位寄存器110，130，150，170和相应的缓冲寄存器120和140每个具有三个移位单元，仅仅是作为没有限制的例子；其它的寄存器和缓冲寄存器的大小也可加以选择，也不偏离本发明的范围。此外，本技术领域的人士将显然可知，还可将图1a和图1b详细描述的技术组合起来，也并不偏离本发明的范围。
图2描绘了一可测试电子装置200的优选实施例，它具有第一多个测试配置220和第二多个测试配置240。该第一多个测试配置包括扫描链222，224，和226，这些扫描链分别耦合在该扫描链输入侧的移位寄存器210的移位寄存器单元212，214以及216和该扫描链输出侧的移位寄存器250的移位寄存器单元252，254和256之间。同样，该第二多个测试配置包括扫描链242，244，和246，这些扫描链分别耦合在该扫描链输入侧的移位寄存器230的移位寄存器单元232，234以及236和该扫描链输出侧的移位寄存器270的移位寄存器单元272，274和276之间。移位寄存器单元212与电子装置200的输入引线202耦合，而移位寄存器单元232与电子装置200的输入引线204耦合。在输出侧，移位寄存器单元252与电子装置200的输出引线206耦合，而移位寄存器单元272与电子装置200的输出引线208耦合。
应该强调，最好是，其它的扫描寄存器单元214，216，234，236，254，256，274，和276也与它们的相应输入和输出引线相连，而且这些连接仅仅是为了简明的理由才被省略。在图2中，移位寄存器210，230，250和270都是相互连接的，以便形成边界扫描寄存器290。本技术领域的人士将会明白，移位寄存器210，230，250和270也可以是些独立的移位寄存器，而且移位寄存器210和230或移位寄存器250和270都可从电子装置200中省去，而并不偏离本发明的范围。此外，返回去参考图1a与图1b和它们的详细说明，本技术领域内的人士将会显然，移位寄存器210和230可被用来在测试矢量102和104中以串行的方式同时移位，在引线202和204中通过相应的数据，和用来以同时和并行的方式将测试数据102a，102b，102c，104a，104b，104c输出到扫描链222，224，226，242，244，和246。同样，移位寄存器250和270可用来以同时和并行的方式从扫描链222，224，226，242，244，和246接收测试结果数据106a，106b，106c，108a，108b，108c，和用来同时地以串行的方式通过相应的输出引线206和208移出测试矢量106和108。如先前所述，控制信号，例如测试时钟CLK1以测试器的频率运行并在扫描寄存器210，230，250和270中控制数据的移进/移出，而内部控制信号，例如DUT的测试时钟CLK2则以该DUT的测试频率运行并控制进出扫描寄存器210，230，250和270的测试数据的并行更新。显然，CLK1和CLK2必须是同步的。本技术领域内的人士将会显然，在扫描寄存器210，230，250和270的各扫描单元内部的未画出的多路复用器可用专用的控制信号来控制以便获得希望的性能。
按照规定，移位寄存器210，230，250和270每个都具有三个移位单元，仅仅作为没有限制的例子；也可选择其它一些移位寄存器的大小，例如，边界扫描分区，而并不偏离本发明的范围。此外，应着重指出，电子装置200可以是一由多芯构成的一集成电路，电子装置200周围的扫描链，例如边界扫描链290，向该芯提供到和来自该芯的测试数据。
该边界扫描链290用来实现该分区的移位寄存器性能的一贯做法将借助图3a和图3b来说明。在图3a中绘出了一已知的边界输入单元300。边界输入单元300包含有移位触发器302和更新触发器304，其在边界扫描测试时钟tck相对沿上被触发，还包含有在控制比特c0和c1控制下的多路复用器(MUX)306，在控制比特c2控制下的MUX308和在控制比特c3控制下的MUX310。
在图3b中，已知的边界输出单元350包含有在边界扫描测试时钟tck相对边上被触发的移位触发器352和更新触发器354，还包含有在控制比特c0和c1控制下的多路复用器(MUX)356，在控制比特c2控制下的MUX358和在控制比特c3控制下的MUX360。任选地，边界扫描输出单元350包括一在控制比特c4控制下的附加的MUX362，其作用将在后面说明(参看下文)。
按照IEEE1149.1标准，边界扫描输入单元300和边界扫描输出单元350两者都通过扫描输入si与前驱的边界扫描元件相连和通过扫描输出so与后继的边界扫描元件相连。边界扫描输入单元300的MUX306被安排来从一输入板320接收数据，而MUX310被安排来为可测试电子装置提供数据，如DUT in所示。边界扫描输出单元350的MUX360被安排来向一输出板370提供数据和从可测试电子装置200接收数据，如DUT out所示。典型地说，一输入缓冲器322被耦合在输入板320和MUX306之间，而一输出缓冲器374被耦合在输出衰减器370和MUX356之间。
该边界扫描输入单元300可任选地通过一在更新触发器304和移位触发器302之间的回送路径加以扩展，以便当输入引线不用来进行测试数据移位时允许边界扫描输入单元300的I/O轮询测试(wraptest)。由于同样的理由，同样，该边界扫描输出单元350可任选地通过回送路径从更新触发器354延伸到移位触发器352。在边界扫描输出单元350的情形，需要附加的MUX360来确保对边界扫描输出单元350具有希望的可控性。该回送路径在图3a和图3b中用实线表示。因此，当这些回送路径存在时，输入引线320和输出引线370就可用作双向引线。受启动信号en控制的三态缓冲器324和374是存在的，用来防止不相容的数据被驱动进和出引线320和370。在该测试数据串行/并行或并行/串行转换期间，将启动信号设置在一固定值上。
边界扫描单元300和350可用相应的多路复用器306，308，310和356，358，360及可任选的362以及它们的相应控制信号c0-c4以各种运作方式构建。在功能模式中，c3＝0，它使该边界扫描单元300和350透明。在移位模式中，c0-c1＝11，而且数据经由该扫描数据输入si和扫描数据输出so移进/移出移位触发器302，352。在更新模式中，c2＝1，并将数据从移位触发器302，352拷贝进更新触发器304，354。在捕获模式中，c0-c1＝00，并将数据从输入缓冲器322，372，或从DUT-OUT，这取决于c4，拷贝进移位触发器302，352。当c0-c1＝01和c2＝0时，移位触发器302，352和更新触发器304，354都可运作于保持模式。在保持模式中，移位触发器302，352和更新触发器304，354通过捕获它们自己的输出来保持它们的数据值。
在增强的减少引线计数(E-RPCT)的模式中，例如，按照本发明的模式，该控制方案就不同于该标准边界扫描控制方案。表1表示在E-RPCT过程中，在接触的输入引线320和接触的输出引线370上，用于该边界扫描单元300和350的控制信号，例如，就是边界扫描输入单元300和边界扫描输出单元350都是移位寄存器分区中的第一单元的情形，而且都被用来接收/提供来自/进入输入引线320和输出引线370的串行数据的情形。此外，表1还表示在E-RPCT过程中，在未接触的输入引线320和未接触的输出引线370上，用于该边界扫描单元300和350的控制信号，例如，就是边界扫描输入单元300和边界扫描输出单元350是移位寄存器分区中的另外一些单元的情形。
表1在E-RPCT模式中的控制信号值
引线类型 c0  c1  c2  c3  c4(*)
接触输入 0  0  upd  1
未接触输入 1  1  upd  1
接触输出 cap  cap  1  1  1
未接触输出 cap  cap  1
(*)只表示在I/O实现轮询测试时
c2在输入引线320上的值upd控制者该起着缓冲寄存器作用的更新触发器304是运行在保持模式或是从移位触发器302捕获数据。通常，这数据捕获将发生在该移位寄存器分区被馈送到可测试电子装置200的测试数据所充满时。
c0-c1在输出引线370上的值cap控制着该移位触发器352是运行在移位模式或是从该可测试电子装置200捕获数据。通常，这数据捕获将发生在该移位寄存器分区正从可测试电子装置200移出该测试结果数据的时候。
通常，移位触发器302和352在该边界扫描测试时钟的正边捕获数据，而更新触发器304和354是在在该边界扫描测试时钟的负边捕获数据。但是，该可测试电子装置200通常是用一内部测试时钟钟控。因而从该边界扫描链向该可测试电子装置200的数据传送就意味着在两不同的时钟域之间通信，该边界扫描测试时钟和该内部测试时钟应是同步的。c2和c0-c1的该信号值upd和cap可被改变，以便将歪斜余量(skew margin)最大化。如先前所述，该测试器时钟和该内部时钟的比率决定着该边界扫描链290的分区大小。
本技术领域内的人士将会显而易见，上述的边界扫描链290的运作模式还可应用来配置分离的用于E-RPCT的移位寄存器。
本发明的技术还可用来减少测试设备中昂贵的硬件的数量，如图4所示。测试设备400包括与第一测试数据通道402耦合的第一移位寄存器410和与第二测试数据通道404耦合的第二移位寄存器430。第一移位寄存器410和第二移位寄存器430的移位运作由控制信号CLK1控制。在优选实施例中，第一移位寄存器410与第一缓冲寄存器420耦合，而第二移位寄存器430与第二缓冲寄存器440耦合，以便在移位寄存器410和430的移位模式期间获得稳定的输入/输出信号。最好是，第一缓冲寄存器420和第二缓冲寄存器440由控制信号CLK2控制。显然，CLK1和CLK2必须是同步的，以便获得恰当的移位/更新性能。
利用很多的移位寄存器410和430具有如下好处，不是每个打算提供给DUT的I/O引线或从该I/O引线接收的测试数据模式都必须由专用的测试器硬件，例如测试数据通道402和404，来产生或评估。代之而来的是，打算输出到DUT的多个测试数据模式，也就是图1a中的测试数据102a，102b，102c，可以用单个的测试矢量，即图1a中的测试矢量102的形式产生，而且在从第一测试数据通道402或第二测试数据通道404接收该测试矢量后，接着被第一移位寄存器410或第二移位寄存器430拆开。同样，象第一移位寄存器410和第二移位寄存器430一样的移位寄存器可用来从DUT接收测试结果数据，并在将其提供给测试数据通道402和404以便评估之前，就将该测试结果数据转变成一单个的测试结果矢量。两种途径在数字测试场合都是特别有益的，因为数字测试数据通道是昂贵的。
值得指出的是，在原则上可使用未分区的单个的移位寄存器，虽然这会引起该DUT的测试时间的不希望有的增长。但是，对本技术领域内的人士来说显然可知，分区成很多移位寄存器分区，例如第一移位寄存器分区410和第二移位寄存器分区430，的单个移位寄存器至少可象用分离的移位寄存器410和第二移位寄存器430来实现一样令人满意。该移位寄存器或移位寄存器分区的深度n可由下述测试设备400的要求来决定：
Fmax≥n*Fs和
Memwidth≥n*L其中FMAX是该测试数据通道的最大频率，Fs是该标准移位频率，Memwidth是每个测试数据通道的可用内存，而L是该测试矢量的长度，即所要求的测试数据模式的长度的和。现在，n可由下述公式决定： n = Int ( min ( F max F s , Mem width L ) ) 其中Int表示整数函数而min则表示括符中两项的最小值。
往回参考图4来对图5加以描述。相应的参考数字具有相同的意义，除非明确地另外说明。图5表示用来与具有双向引线的DUT连接的测试设备400。测试设备400额外地包括与第三测试数据通道406相连的第三移位寄存器450和与第四测试数据通道408相连的第四移位寄存器470。第一移位寄存器410被安排来从第一测试数据通道402将测试数据传送到该DUT上的第一多个测试配置，而第二移位寄存器430被安排来从第二测试数据通道404将测试数据传送到该DUT上的第二多个测试配置，第三移位寄存器450被安排来从该DUT上的第一多个测试配置接收测试结果数据并将它传送到该第三测试数据通道406，而第四移位寄存器470被安排来从该DUT上的第二多个测试配置接收测试结果数据并将它传送到该第四测试数据通道408。
缓冲寄存器420和440被省略仅仅是为了简明，它们仍旧可以存在而并不偏离本发明的范围。此外，缓冲寄存器还可以任选地与移位寄存器450和470耦合。
显然，第一移位寄存器410的移位寄存器单元和第三移位寄存器450的移位寄存器单元共用一与该DUT上的第一多个测试配置的I/O连接。同样，第二移位寄存器430的移位寄存器单元和第四移位寄存器470的移位寄存器单元共用一与该DUT上的第二多个测试配置的I/O连接。为了防止不相容的值在这些相互连接上被驱动，可通过一在启动信号en控制下的三态缓冲器将第一移位寄存器410的一移位寄存器单元与测试设备400的I/O连接耦合。换句话说，第一移位寄存器410的输出经由第一多个三态缓冲器480与第三移位寄存器450的输入耦合。同样，第二移位寄存器420的输出经由第二多个三态缓冲器490与第四移位寄存器470的输入耦合。
应该指出，上述实施例是说明本发明而不是对其加以限制，本技术领域内的人士都能设计很多另外的实施例而并不偏离附录的权利要求的范围。在权利要求书中，放在括号之间的任何参考符号将不构成对权利要求的限制。“包括”一词并不排除不同于列在权利要求中的那些的元件或步骤的存在。在元件前的“一”一字并不排除多个这些元件的存在。在列举了几个意义的该装置权利要求中，几个这些意义都可用一个和同样款式的硬件来体现。单纯的某些测量被列举在相互不同的从属权利要求中的事实并不表示不能使用这些测量的组合来使优点更加突出。

Claims (15)

1.用来测试可测试电子装置的方法，该可测试电子装置具有第一多个测试配置和第二多个测试配置，该方法包括下述步骤：
使第一测试数据(102，106)在第一移位寄存器(110，150，210，250，410，450)和第一测试数据通道(202，206，402，406)之间进行串行通信，而且至少部分与之同时，使第二测试数据(104，108)在第二移位寄存器(130，170，230，270，430，470)和第二测试数据通道(204，208，404，408)之间进行串行通信；及
使第一测试数据(102，106)在该第一多个测试配置和该第一移位寄存器(110，150，210，250，410，450)之间进行并行通信，而且至少部分与之同时，使第二测试数据(104，108)在第二多个测试配置和第二移位寄存器(130，170，230，270，430，470)之间进行并行通信。
2.按权利要求1所述的方法，还包括从该第一移位寄存器(110，410)将该第一测试数据(102，106)拷贝进第一缓冲寄存器(120，420)，和从该第二移位寄存器(130，430)将该第二测试数据(104，108)拷贝进第二缓冲寄存器(140，440)。
3.按权利要求1或2所述的方法，其中：
使该第一测试数据(102)串行通信的步骤是从该第一测试数据通道(202，402)导向该第一移位寄存器(110，210，410)；
使该第二测试数据(104)串行通信的步骤是从该第二测试数据通道(204，404)导向该第二移位寄存器(130，230，430)；
使该第一测试数据(102)串行通信的步骤是从该第一移位寄存器(110，210，410)导向该第一多个测试配置；及
使该第二测试数据(104)并行通信的步骤是从该第二移位寄存器(130，230，430)导向该第二多个测试配置。
4.按权利要求3所述的方法，还包括下述步骤：
从第三移位寄存器(150，250，450)中的第一多个测试配置并行接收第一测试结果数据(106)，而且至少部分与之同时，从第四移位寄存器(170，270，470)中的第二多个测试配置并行接收第二测试结果数据(108)；及
从该第三移位寄存器(150，250，450)向第三测试数据通道(206，406)串行地提交该第一测试结果数据(106)，而且至少部分与之同时，从该第四移位寄存器(170，270，470)向第四测试数据通道(208，408)串行地提交该第二测试结果数据(108)。
5.一种可测试电子装置(200)，包括：
第一多个测试配置(220)和第二多个测试配置(240)；
第一接触(202，206)和第二接触(204，208)；
第一移位寄存器(210，250)，耦合在该第一接触(202，206)和第一多个测试配置(220)之间，以便与该第一接触(202，206)进行第一测试数据的串行通信，和以便与该第一多个测试配置(220)进行第一测试数据的并行通信；及
第二移位寄存器(230，270)，耦合在该第二接触(204，208)和第二多个测试配置(240)之间，用来与该第二接触(204，208)进行第一测试数据的串行通信，至少部分地与该第一测试数据的串行通信同时，而且用来与该第二多个测试配置(240)进行第二测试数据的并行通信，至少部分地与该第一测试数据的并行通信同时。
6.按权利要求5所述的可测试电子装置(200)，其中，该第一移位寄存器(210，250)与该第二移位寄存器(230，270)耦合。
7.按权利要求6所述的可测试电子装置(200)，其中，该第一移位寄存器(210，250)和该第一移位寄存器(230，270)是边界扫描寄存器(290)的一部分。
8.按权利要求5所述的可测试电子装置(200)，其中，该第一移位寄存器(210)被安排来将该第一测试数据从该第一接触(202)传送到该第一多个测试配置(220)，而该第二移位寄存器(230)被安排来将该第二测试数据从该第二接触(204)传送到该第二多个测试配置(240)，而且其中该电子装置(200)还包括：
第三接触(206)和第四接触(208)；
第三移位寄存器(250)，耦合在该第三接触(206)和该第一多个测试配置(220)之间，用来将第一测试结果数据串行地提交给该第三接触(206)，而且还用来从该第一多个测试配置(220)并行接收该第一测试结果数据；及
第四移位寄存器(270)，耦合在该第四接触(208)和该第二多个测试配置(240)之间，用来将第二测试结果数据串行地提交给该第四接触(208)，至少部分地与第一测试结果数据的串行提交同时，而且还用来从该第二多个测试配置(240)并行接收该第二测试结果数据，至少部分地与第一测试结果数据的并行接收同时。
9.按权利要求8所述的可测试电子装置(200)，其中，该第三移位寄存器(250)与该第四移位寄存器(270)耦合。
10.按权利要求9所述的可测试电子装置(200)，其中，该第三移位寄存器(250)与该第四移位寄存器(270)是边界扫描寄存器(290)的一部分。
11.测试设备(400)，用来测试一可测试电子装置，具有第一多个测试配置和第二多个测试配置，该设备(400)包括：
第一测试数据通道(402)和第二测试数据通道(404)；
第一移位寄存器(410)，与该第一测试数据通道(402)耦合，用来与该第一测试数据通道(402)进行第一测试数据的串行通信，而且还用来与该第一多个测试配置进行第一测试数据的并行通信；及
第二移位寄存器(430)，与该第二测试数据通道(404)耦合，用来与该第二测试数据通道(404)进行第二测试数据的串行通信，至少部分与该第一测试数据的串行通信同时，而且还用来与该第二多个测试配置进行第二测试数据的并行通信，至少部分与该第一测试数据的并行通信同时。
12.按权利要求12所述的测试设备(400)，其中该第一移位寄存器(410)与第一缓冲寄存器(420)耦合，而第二移位寄存器(430)与第二缓冲寄存器(440)耦合。
13.按权利要求13所述的测试设备(400)，其中，该第一移位寄存器(410)和该第二移位寄存器(430)相应于第一时钟(CLK1)，而该第一缓冲寄存器(420)和第二缓冲寄存器(440)相应于第二时钟(CLK2)。
14.按权利要求12所述的测试设备(400)，其中，该第一移位寄存器(410)被安排来将该第一测试数据从该第一测试通道(402)传送到该第一多个测试配置，而该第二移位寄存器(430)被安排来将该第二测试数据从该第二测试通道(404)传送到该第二多个测试配置，而且其中该测试设备(400)还包括：
第三测试通道(406)和一第四测试通道(408)；
第三移位寄存器(450)，与该第三测试数据通道(406)耦合，用来向该第三测试数据通道(406)串行地提交第一测试结果数据，而且还用来从第一多个测试配置并行接收该第一测试结果数据；及
第四移位寄存器(470)，与该第四测试数据通道(408)耦合，用来向该第四测试数据通道(408)串行地提交第二测试结果数据，至少部分与该第一测试结果数据的串行提交同时，而且还用来从第二多个测试配置并行接收该第二测试结果数据，至少部分与该第一测试结果数据的并行接收同时。
15.按权利要求14所述的测试设备(400)，该测试设备(400)还包括：
第一多个三态缓冲器(480)，第一多个三态缓冲器(480)的每个三态缓冲器都将该第一移位寄存器(410)的输出与该第三移位寄存器(450)的输入耦合；及
第二多个三态缓冲器(490)，第二多个三态缓冲器(480)的每个三态缓冲器都将该第二移位寄存器(430)的输出与该第四移位寄存器(470)的输入耦合。
CNA028015762A 2001-03-08 2002-03-05 用于测试可测试电子装置的方法 Pending CN1471640A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
EP01200874.4 2001-03-08
EP01200874 2001-03-08
EP01200897 2001-03-09
EP01200897.5 2001-03-09
EP01403353 2001-12-21
EP01403353.4 2001-12-21

Publications (1)

Publication Number Publication Date
CN1471640A true CN1471640A (zh) 2004-01-28

Family

ID=27224269

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028015762A Pending CN1471640A (zh) 2001-03-08 2002-03-05 用于测试可测试电子装置的方法

Country Status (6)

Country Link
US (1) US7124340B2 (zh)
EP (1) EP1370881A2 (zh)
JP (1) JP2004519675A (zh)
KR (1) KR20030014216A (zh)
CN (1) CN1471640A (zh)
WO (1) WO2002071082A2 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442069C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法
CN100442070C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片并行测试的方法
CN100449320C (zh) * 2006-06-23 2009-01-07 河海大学 板级时序电路测试矢量生成方法
CN101147077B (zh) * 2005-03-22 2010-09-29 先进微装置公司 于多核心集成电路中的同步核心测试
CN101371151B (zh) * 2005-12-19 2011-10-05 德州仪器公司 减少的插脚计数扫描链实施方案
CN103592594A (zh) * 2012-08-13 2014-02-19 南亚科技股份有限公司 电路测试系统及电路测试方法
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的系统及其方法
CN105606983A (zh) * 2014-11-12 2016-05-25 德州仪器公司 用于实现受测试装置(dut)的扫描测试的系统及方法
CN106339284A (zh) * 2015-07-08 2017-01-18 想象技术有限公司 对移位寄存器进行检查点操作
CN108061851A (zh) * 2016-11-09 2018-05-22 德克萨斯仪器股份有限公司 用于测试插入点的方法和装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040139377A1 (en) * 2003-01-13 2004-07-15 International Business Machines Corporation Method and apparatus for compact scan testing
US20050099832A1 (en) * 2003-11-12 2005-05-12 Agere Systems, Incorporated System and method for securing an integrated circuit as against subsequent reprogramming
US20070061657A1 (en) * 2005-08-12 2007-03-15 National Tsing Hua University Delay fault testing apparatus
JP4303719B2 (ja) * 2005-12-08 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体集積回路およびその制御方法
KR100768549B1 (ko) 2006-07-27 2007-10-18 연세대학교 산학협력단 분할된 ｌｆｓｒ을 이용한 저전력 결정패턴 ｂｉｓｔ 방법및 장치
US7949918B2 (en) * 2008-07-24 2011-05-24 International Business Machines Corporation Asynchronous communication using standard boundary architecture cells
CN102313871B (zh) * 2011-09-09 2013-09-18 山东华芯半导体有限公司 总线式测试节点链系统
US8533546B1 (en) 2011-12-01 2013-09-10 Pmc-Sierra Us, Inc. Reconfigurable scan chain connectivity to enable flexible device I/O utilization
CN103091627B (zh) * 2013-01-09 2015-02-25 中国科学院微电子研究所 一种可配置的边界扫描寄存器链电路
KR20140137569A (ko) 2013-05-23 2014-12-03 에스케이하이닉스 주식회사 반도체 장치
US9500700B1 (en) * 2013-11-15 2016-11-22 Xilinx, Inc. Circuits for and methods of testing the operation of an input/output port
KR20160005536A (ko) * 2014-07-07 2016-01-15 에스케이하이닉스 주식회사 반도체 장치의 데이터 입력 회로
CN105955091B (zh) * 2016-07-12 2018-12-04 西安西热控制技术有限公司 一种两模拟量输入选择装置的选择方法
CN105955090B (zh) * 2016-07-12 2018-05-11 西安西热控制技术有限公司 一种三模拟量输入选择装置的选择方法
TWI753811B (zh) * 2021-04-12 2022-01-21 華邦電子股份有限公司 晶片測試裝置及系統
US11630153B2 (en) 2021-04-26 2023-04-18 Winbond Electronics Corp. Chip testing apparatus and system with sharing test interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0109770B1 (en) * 1982-11-20 1986-12-30 International Computers Limited Testing digital electronic circuits
US4972413A (en) 1989-03-23 1990-11-20 Motorola, Inc. Method and apparatus for high speed integrated circuit testing
US5812561A (en) * 1996-09-03 1998-09-22 Motorola, Inc. Scan based testing of an integrated circuit for compliance with timing specifications
KR100567936B1 (ko) 1997-10-31 2006-04-07 코닌클리케 필립스 일렉트로닉스 엔.브이. 코어 테스트 제어
US6242269B1 (en) * 1997-11-03 2001-06-05 Texas Instruments Incorporated Parallel scan distributors and collectors and process of testing integrated circuits
US6430718B1 (en) * 1999-08-30 2002-08-06 Cypress Semiconductor Corp. Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147077B (zh) * 2005-03-22 2010-09-29 先进微装置公司 于多核心集成电路中的同步核心测试
CN100442070C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片并行测试的方法
CN100442069C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法
CN101371151B (zh) * 2005-12-19 2011-10-05 德州仪器公司 减少的插脚计数扫描链实施方案
CN100449320C (zh) * 2006-06-23 2009-01-07 河海大学 板级时序电路测试矢量生成方法
US9354274B2 (en) 2012-08-13 2016-05-31 Nanya Technology Corporation Circuit test system electric element memory control chip under different test modes
CN103592594A (zh) * 2012-08-13 2014-02-19 南亚科技股份有限公司 电路测试系统及电路测试方法
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的系统及其方法
CN105606983A (zh) * 2014-11-12 2016-05-25 德州仪器公司 用于实现受测试装置(dut)的扫描测试的系统及方法
CN105606983B (zh) * 2014-11-12 2019-07-23 德州仪器公司 用于实现受测试装置(dut)的扫描测试的系统及方法
CN106339284A (zh) * 2015-07-08 2017-01-18 想象技术有限公司 对移位寄存器进行检查点操作
CN106339284B (zh) * 2015-07-08 2021-10-12 美普思技术有限责任公司 对移位寄存器进行检查点操作
CN108061851A (zh) * 2016-11-09 2018-05-22 德克萨斯仪器股份有限公司 用于测试插入点的方法和装置

Also Published As

Publication number Publication date
WO2002071082A3 (en) 2003-09-18
EP1370881A2 (en) 2003-12-17
WO2002071082A2 (en) 2002-09-12
US20030041296A1 (en) 2003-02-27
JP2004519675A (ja) 2004-07-02
KR20030014216A (ko) 2003-02-15
US7124340B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
CN1471640A (zh) 用于测试可测试电子装置的方法
US5592493A (en) Serial scan chain architecture for a data processing system and method of operation
RU2182711C2 (ru) Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag
US7353440B2 (en) Multicore processor test method
KR0156547B1 (ko) 집적 회로용 검사셀
KR101118407B1 (ko) 테스트 액세스 아키텍처 및 모듈 테스트 방법
EP0295388A2 (en) Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
CN1555491A (zh) 电子装置
JP6185969B2 (ja) シリアル制御された資源を使用して装置を検査するための方法及び装置
US7844867B1 (en) Combined processor access and built in self test in hierarchical memory systems
KR102273138B1 (ko) 스캔 체인 내 다중 고장을 진단하기 위한 장치 및 방법
US20040243896A1 (en) Test scan cells
US5757820A (en) Method for testing interconnections between integrated circuits using a dynamically generated interconnect topology model
JPH0772872B2 (ja) 順序ディジタル論理回路の組み込み自己検査用装置
CN116559637A (zh) 一种三维堆叠封装芯片的可配置并行测试电路及方法
US6591388B1 (en) High speed sink/source register to reduce level sensitive scan design test time
US6990619B1 (en) System and method for automatically retargeting test vectors between different tester types
KR100567936B1 (ko) 코어 테스트 제어
Tran et al. A design-for-test implementation of an asynchronous network-on-chip architecture and its associated test pattern generation and application
US20050044460A1 (en) Mapping test mux structure
US7089472B2 (en) Method and circuit for testing a chip
CN101809883A (zh) 使用扇出/扇入矩阵的错误捕获ram支持
Tsui In-situ testability design (ISTD)—A new approach for testing high-speed LSI/VLSI logic
Sasidhar et al. Boundary scan-based relay wave propagation test of arrays of identical structures
CN116908662A (zh) 针对兼容时钟域occ链的共享电路结构及捕获方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication