KR20160005536A - 반도체 장치의 데이터 입력 회로 - Google Patents

반도체 장치의 데이터 입력 회로 Download PDF

Info

Publication number
KR20160005536A
KR20160005536A KR1020140084576A KR20140084576A KR20160005536A KR 20160005536 A KR20160005536 A KR 20160005536A KR 1020140084576 A KR1020140084576 A KR 1020140084576A KR 20140084576 A KR20140084576 A KR 20140084576A KR 20160005536 A KR20160005536 A KR 20160005536A
Authority
KR
South Korea
Prior art keywords
input
output
data
signal
units
Prior art date
Application number
KR1020140084576A
Other languages
English (en)
Inventor
최준우
백창기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140084576A priority Critical patent/KR20160005536A/ko
Priority to US14/513,480 priority patent/US9792230B2/en
Publication of KR20160005536A publication Critical patent/KR20160005536A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Abstract

본 기술은 복수의 입/출력 패드와 일대일 대응되는 복수의 병렬화 유닛; 및 제어 신호들에 응답하여 상기 복수의 입/출력 패드 중에서 일부의 입/출력 패드를 통해 입력된 직렬 테스트 데이터를 상기 복수의 병렬화 유닛으로 전송하도록 구성되는 데이터 제어부를 포함할 수 있다.

Description

반도체 장치의 데이터 입력 회로{DATA INPUT CIRCUIT OF SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 데이터 입력 회로에 관한 것이다.
반도체 장치는 동작 유효성을 검증하기 위한 테스트 과정이 필수 적이다.
반도체 장치의 테스트는 정해진 패턴의 테스트 데이터를 반도체 장치의 입/출력 패드를 통해 입력하고, 그에 따른 반도체 장치의 출력을 모니터링하여 이루어질 수 있다.
이때 테스트를 위한 회로 구성 및 신호 라인의 수를 가능한 줄이는 것이 반도체 장치의 레이아웃 마진 측면에서 유리하다.
본 발명의 실시예는 테스트를 위한 회로 구성 및 신호 라인을 최소화할 수 있는 반도체 장치의 데이터 입력 회로를 제공한다.
본 발명의 실시예는 복수의 입/출력 패드와 일대일 대응되는 복수의 병렬화 유닛; 및 제어 신호들에 응답하여 상기 복수의 입/출력 패드 중에서 일부의 입/출력 패드를 통해 입력된 직렬 테스트 데이터를 상기 복수의 병렬화 유닛으로 전송하도록 구성되는 데이터 제어부를 포함할 수 있다.
본 발명의 실시예는 복수의 입/출력 패드와 일대일 대응되는 복수의 병렬화 유닛; 및 제어 신호들에 응답하여 상기 복수의 입/출력 패드 중에서 어느 하나의 입/출력 패드를 통해 입력된 직렬 테스트 데이터의 패턴을 변환하여 상기 복수의 병렬화 유닛으로 전송하도록 구성되는 데이터 제어부를 포함할 수 있다.
본 기술은 테스트 효율을 유지하면서 레이아웃 마진을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 데이터 입력 회로(100)의 블록도,
도 2는 도 1의 데이터 제어부(200)의 내부 구성을 나타낸 블록도,
도 3은 도 2의 제 1 데이터 처리 유닛(210)의 회로도,
도 4는 도 2의 제 2 데이터 처리 유닛(220)의 회로도,
도 5는 본 발명의 다른 실시예에 따른 반도체 장치의 데이터 입력 회로(101)의 블록도,
도 6은 도 5의 데이터 제어부(201)의 내부 구성을 나타낸 블록도,
도 7은 도 6의 제 1 데이터 처리 유닛(230)의 회로도이고,
도 8은 도 6의 제 2 데이터 처리 유닛(240)의 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치의 데이터 입력 회로(100)는 복수의 입/출력 패드(IO<0> - IO<31>), 데이터 제어부(200) 및 병렬화부(500)를 포함할 수 있다.
본 발명의 실시예에서 복수의 입/출력 패드(IO<0> - IO<31>)는 32개인 예를 든 것으로서, 입/출력 패드의 수는 반도체 장치의 기술 개발 및 설계 방식에 따라 증가하는 추세이다.
병렬화부(500)는 복수의 입/출력 패드(IO<0> - IO<31>) 각각과 일대일 대응되는 복수의 병렬화 유닛(501)을 포함할 수 있다.
복수의 병렬화 유닛(501) 각각은 입력되는 직렬 데이터를 병렬 데이터로 정렬하여 출력하도록 구성될 수 있다.
병렬화부(500)의 출력은 주변 회로/코어 블록(700)에 제공될 수 있다.
주변 회로/코어 블록(700)은 메모리 블록 및 데이터 리드/라이트에 관련된 회로 구성들을 포함할 수 있다.
주변 회로/코어 블록(700)은 라이트 명령에 응답하여 병렬화부(500)의 출력을 메모리 블록에 기록하고, 메모리 블록에 기록된 데이터를 리드 명령에 응답하여 복수의 입/출력 패드(IO<0> - IO<31>)를 통해 반도체 장치 외부로 출력하도록 구성될 수 있다.
데이터 제어부(200)는 제어 신호들(CTRL<1:2>)에 응답하여 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 일부의 패드를 통해 입력된 직렬 테스트 데이터를 복수의 입/출력 패드(IO<0> - IO<31>) 모두에 대응되는 병렬화 유닛들(501)로 전송하도록 구성될 수 있다.
데이터 제어부(200)는 제어 신호들(CTRL<1:2>)에 응답하여 복수의 입/출력 패드(IO<0> - IO<31>) 각각을 통해 입력된 직렬 노멀 데이터를 복수의 입/출력 패드(IO<0> - IO<31>) 각각에 대응되는 병렬화 유닛들(501)로 전송하도록 구성될 수 있다.
제어 신호들(CTRL<1:2>)은 반도체 장치 외부에서 제공되거나, MRS(Mode Register Set)에 따라 테스트 모드에서 설정된 값을 출력하도록 퓨즈 셋 등을 통해 저장될 수 있다.
복수의 입/출력 패드(IO<0> - IO<31>) 모두를 통해 테스트 데이터가 입력되고 그에 따른 리드 동작이 이루어지는 것이 테스트 동작의 정확도를 향상시킬 수 있다.
본 발명의 실시예는 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 일부의 패드만을 사용하여 테스트 데이터를 입력하여도 복수의 입/출력 패드(IO<0> - IO<31>) 모두를 통해 테스트 데이터가 입력되는 것과 동일한 동작을 수행하도록 함으로써 테스트 동작의 정확도 및 테스트 효율을 동시에 향상시킬 수 있도록 한 것이다.
도 2에 도시된 바와 같이, 데이터 제어부(200)는 복수의 제 1 데이터 처리 유닛(210) 및 복수의 제 2 데이터 처리 유닛(220)을 포함할 수 있다.
복수의 입/출력 패드(IO<0> - IO<31>) 중에서 테스트 데이터가 입력되는 일부의 패드를 미리 설정할 수 있으며, 본 발명의 실시예에서는 32개의 패드 중에서 4개의 패드에 테스트 데이터를 입력하도록 구성한 예를 든 것이다.
따라서 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 테스트 데이터가 입력되는 일부의 패드는 IO<0>, IO<8>, IO<16> 및 IO<24>가 될 수 있다.
복수의 제 1 데이터 처리 유닛(210)은 입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>)과 각각 연결될 수 있다.
복수의 제 1 데이터 처리 유닛(210)은 입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>)을 통해 입력된 테스트 데이터를 이용하여 제 1 출력 신호들(OUT<0>, OUT<8>, OUT<16> 및 OUT<24>)을 생성할 수 있다.
복수의 제 1 데이터 처리 유닛(210)은 제 1 출력 신호들(OUT<0>, OUT<8>, OUT<16> 및 OUT<24>)을 생성함과 동시에 제 2 출력 신호들(TD1 - TD4)을 복수의 제 2 데이터 처리 유닛(220)에 전송할 수 있다.
입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>)을 통해 입력되는 테스트 데이터에 따라 제 2 출력 신호들(TD1 - TD4)은 동일하거나 다른 값을 가질 수 있다.
복수의 제 2 데이터 처리 유닛(220)은 입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>)을 제외한 나머지 입/출력 패드들과 각각 연결될 수 있다.
복수의 제 1 데이터 처리 유닛(210) 각각이 자신과 연결된 입/출력 패드를 통해 입력되는 테스트 데이터를 설정 수의 예를 들어, 7개씩의 제 2 데이터 처리 유닛(220)에 전달하도록 구성될 수 있다.
도 3에 도시된 바와 같이, 제 1 데이터 처리 유닛(210)은 제 1 다중화기(211) 및 제 2 다중화기(212)를 포함할 수 있다.
제 1 다중화기(211)는 제어 신호(CTRL1)에 응답하여 제 1 입력단을 통해 입력된 신호 즉, 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 어느 하나의 입/출력 패드 예를 들어, IO<0>를 통해 입력된 데이터를 출력하거나, 제 2 입력단을 통해 입력된 신호를 선택하여 출력하도록 구성될 수 있다.
제 2 다중화기(212)는 제어 신호(CTRL2)에 응답하여 제 1 입력단을 통해 입력된 신호 즉, 입/출력 패드 IO를 통해 입력된 데이터를 출력 신호(TD)로서 생성하거나, 제 2 입력단을 통해 입력된 신호를 출력 신호(TD)로서 생성하도록 구성될 수 있다.
제 2 다중화기(212)의 제 2 입력단은 접지단과 연결될 수 있다.
테스트 모드에서 제공되는 제어 신호들(CTRL<1:2>)의 로직 값들과 노멀 모드에서 제공되는 제어 신호들(CTRL<1:2>)의 로직 값들은 서로 다를 수 있다.
테스트 모드에서 제 1 다중화기(211)는 제어 신호들(CTRL<1:2>)에 따라 입/출력 패드로 입력되는 테스트 데이터를 선택하여 출력 신호(OUT, 예를 들어, OUT<0>)를 생성할 수 있다.
테스트 모드에서 제 2 다중화기(212)는 제어 신호(CTRL1)에 따라 입/출력 패드로 입력되는 테스트 데이터를 선택하여 출력 신호(TD, 예를 들어, TD1)를 생성할 수 있다.
노멀 모드에서 제 1 다중화기(211)는 제어 신호들(CTRL<1:2>)에 따라 입/출력 패드로 입력되는 노멀 데이터를 선택하여 출력 신호(OUT)를 생성할 수 있다.
노멀 모드에서 제 2 다중화기(212)는 제어 신호(CTRL1)에 따라 출력 신호(TD)를 접지단 레벨로 고정시킬 수 있다.
한편, 필요에 따라 제어 신호들(CTRL<1:2>)의 값을 조정함으로써, 제 1 다중화기(211)의 출력 신호(OUT)와 제 2 다중화기(212)의 출력 신호(TD)를 모두 접지단 레벨로 고정시킬 수 있다.
도 4에 도시된 바와 같이, 제 2 데이터 처리 유닛(220)은 다중화기(221)를 포함할 수 있다.
다중화기(221)는 제어 신호(CTRL1)에 응답하여 제 1 입력단을 통해 입력된 신호 즉, 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 어느 하나의 입/출력 패드 예를 들어, IO<1>를 통해 입력된 데이터를 출력하거나, 제 2 입력단을 통해 입력된 신호 즉, 제 1 데이터 처리 유닛(210)의 출력 신호(TD)를 선택하여 출력하도록 구성될 수 있다.
테스트 모드에서 다중화기(221)는 제어 신호(CTRL1)에 따라 제 1 데이터 처리 유닛(210)의 출력 신호(TD)를 선택하여 출력 신호(OUT)를 생성할 수 있다.
노멀 모드에서 다중화기(221)는 제어 신호(CTRL1)에 따라 입/출력 패드로 입력되는 노멀 데이터를 선택하여 출력 신호(OUT)를 생성할 수 있다.
상술한 본 발명의 실시예의 테스트 동작을 설명하면 다음과 같다.
반도체 장치의 외부 예를 들어, 테스트 장비에서 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>) 각각을 통해 직렬 테스트 데이터를 입력한다.
복수의 제 1 데이터 처리 유닛들(210)은 입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>) 각각을 통해 입력된 직렬 테스트 데이터 각각에 따른 제 1 출력 신호들(OUT<0>, OUT<8>, OUT<16> 및 OUT<24>)을 생성한다.
이와 동시에 복수의 제 1 데이터 처리 유닛들(210)은 입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>) 각각을 통해 입력된 직렬 테스트 데이터 각각에 따른 제 2 출력 신호들(TD1 - TD4) 각각을 복수의 제 2 데이터 처리 유닛들(220)에 전송한다.
복수의 제 2 데이터 처리 유닛들(220)은 제 2 출력 신호들(TD1 - TD4) 각각에 응답하여 제 3 출력 신호들(OUT<1:7>, OUT<9:15>, OUT<17:23> 및 OUT<25:31>)을 생성한다.
복수의 제 1 데이터 처리 유닛들(210) 및 복수의 제 2 데이터 처리 유닛들(220)은 자신의 출력 신호들(OUT<0:31>)을 입/출력 패드(IO<0> - IO<31>)에 대응되는 병렬화 유닛들(501)로 전송한다.
병렬화 유닛들(501)은 출력 신호들(OUT<0:31>) 각각을 병렬화하여 주변회로/코어 블록(700)에 전송한다.
주변회로/코어 블록(700)은 병렬화 유닛들(501)로부터 전송된 병렬 데이터를 메모리 블록에 기록하고, 이후 외부 제어 즉, 테스트 장비의 제어에 따라 메모리 블록에 기록된 데이터를 복수의 입/출력 패드(IO<0> - IO<31>)를 통해 반도체 장치 외부로 출력한다.
이후, 테스트 장비는 반도체 장치에서 출력된 데이터를 모니터링하여 테스트를 수행할 수 있다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 장치의 데이터 입력 회로(101)는 복수의 입/출력 패드(IO<0> - IO<31>), 데이터 제어부(201) 및 병렬화부(500)를 포함할 수 있다.
본 발명의 다른 실시예에서 복수의 입/출력 패드(IO<0> ?? IO<31>)는 32개인 예를 든 것으로서, 입/출력 패드의 수는 반도체 장치의 기술 개발 및 설계 방식에 따라 증가하는 추세이다.
병렬화부(500)는 복수의 입/출력 패드(IO<0> - IO<31>) 각각과 일대일 대응되는 복수의 병렬화 유닛(501)을 포함할 수 있다.
복수의 병렬화 유닛(501) 각각은 입력되는 직렬 데이터를 병렬 데이터로 정렬하여 출력하도록 구성될 수 있다.
병렬화부(500)의 출력은 주변 회로/코어 블록(700)에 제공될 수 있다.
주변 회로/코어 블록(700)은 메모리 블록 및 데이터 리드/라이트에 관련된 회로 구성들을 포함할 수 있다.
주변 회로/코어 블록(700)은 라이트 명령에 응답하여 병렬화부(500)의 출력을 메모리 블록에 기록하고, 메모리 블록에 기록된 데이터를 리드 명령에 응답하여 복수의 입/출력 패드(IO<0> - IO<31>)를 통해 반도체 장치 외부로 출력하도록 구성될 수 있다.
데이터 제어부(201)는 제어 신호들(CTRL<1:4>)에 응답하여 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 어느 하나의 패드를 통해 입력된 직렬 테스트 데이터를 복수의 입/출력 패드(IO<0> - IO<31>) 모두에 대응되는 병렬화 유닛들(501)로 전송하도록 구성될 수 있다.
데이터 제어부(201)는 제어 신호들(CTRL<1:4>) 중에서 일부 예를 들어, CTRL4에 응답하여 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 어느 하나의 패드를 통해 입력된 직렬 테스트 데이터의 패턴을 변환하도록 구성될 수 있다.
데이터 제어부(201)는 제어 신호들(CTRL<1:4>)에 응답하여 복수의 입/출력 패드(IO<0> - IO<31>) 각각을 통해 입력된 직렬 노멀 데이터를 복수의 입/출력 패드(IO<0> - IO<31>) 각각에 대응되는 병렬화 유닛들(501)로 전송하도록 구성될 수 있다.
제어 신호들(CTRL<1:4>)은 반도체 장치 외부에서 제공되거나, MRS(Mode Register Set)에 따라 테스트 모드에서 설정된 값을 출력하도록 퓨즈 셋 등을 통해 저장될 수 있다.
복수의 입/출력 패드(IO<0> - IO<31>) 모두를 통해 다양한 패턴의 테스트 데이터가 입력되고 그에 따른 리드 동작이 이루어지는 것이 테스트 동작의 정확도를 향상시킬 수 있다.
본 발명의 다른 실시예는 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 어느 하나의 패드만을 사용하여 테스트 데이터를 입력하여도 복수의 입/출력 패드(IO<0> - IO<31>) 모두를 통해 동일한 패턴의 테스트 데이터 또는 서로 다른 패턴의 테스트 데이터 입력이 가능하도록 함으로써 테스트 동작의 정확도 및 테스트 효율을 동시에 향상시킬 수 있도록 한 것이다.
도 6에 도시된 바와 같이, 데이터 제어부(201)는 복수의 제 1 데이터 처리 유닛(230), 복수의 제 2 데이터 처리 유닛(240), 패턴 변환부(250) 및 스위치(260)를 포함할 수 있다.
복수의 입/출력 패드(IO<0> - IO<31>) 중에서 테스트 데이터가 입력되는 하나의 패드를 미리 설정할 수 있으며, 본 발명의 실시예에서는 32개의 패드 중에서 IO<0>에 테스트 데이터를 입력하도록 구성한 예를 든 것이다.
스위치(260)는 제어 신호(CTRL<3>)에 응답하여 입/출력 패드(IO<0>)를 통해 입력된 테스트 데이터를 통과시키거나 차단하도록 구성될 수 있다.
패턴 변환부(250)는 제어 신호(CTRL<4>)에 응답하여 스위치(260)를 경유한 테스트 데이터의 패턴을 서로 다르게 변환하여 복수의 테스트 데이터(TDC1 - TDC4)를 생성하도록 구성될 수 있다.
패턴 변환부(250)는 제어 신호(CTRL<4>)에 응답하여 스위치(260)를 경유한 테스트 데이터를 분배하여 복수의 테스트 데이터(TDC1 ?? TDC4)를 생성하도록 구성될 수 있다.
복수의 제 1 데이터 처리 유닛(230)은 입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>)과 각각 연결될 수 있다.
복수의 제 1 데이터 처리 유닛(230)은 패턴 변환부(250)에서 제공된 복수의 테스트 데이터(TDC1 - TDC4) 각각을 이용하여 제 1 출력 신호들(OUT<0>, OUT<8>, OUT<16> 및 OUT<24>)을 생성할 수 있다.
복수의 제 1 데이터 처리 유닛(230)은 제 1 출력 신호들(OUT<0>, OUT<8>, OUT<16> 및 OUT<24>)을 생성함과 동시에 복수의 테스트 데이터(TDC1 - TDC4)를 내부 처리하여 생성한 제 2 출력 신호들(TDCi1 - TDCi4)을 복수의 제 2 데이터 처리 유닛(220)에 전송할 수 있다.
복수의 제 1 데이터 처리 유닛(230) 각각이 제 2 출력 신호들(TDCi1 - TDCi4) 각각을 설정 수의 예를 들어, 7개씩의 제 2 데이터 처리 유닛(240)에 전달하도록 구성될 수 있다.
복수의 제 2 데이터 처리 유닛(240)은 입/출력 패드들(IO<0>, IO<8>, IO<16> 및 IO<24>)을 제외한 나머지 입/출력 패드들과 각각 연결될 수 있다.
도 7에 도시된 바와 같이, 제 1 데이터 처리 유닛(230)은 제 1 다중화기(231) 및 제 2 다중화기(232)를 포함할 수 있다.
제 1 다중화기(231)는 제어 신호(CTRL1)에 응답하여 제 1 입력단을 통해 입력된 신호 즉, 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 어느 하나의 입/출력 패드 예를 들어, IO<0>를 통해 입력된 데이터를 출력하거나, 제 2 입력단을 통해 입력된 신호 즉, 제 2 다중화기(232)의 출력 신호(TDCi)를 선택하여 출력하도록 구성될 수 있다.
제 2 다중화기(232)는 제어 신호(CTRL2)에 응답하여 제 1 입력단을 통해 입력된 신호 즉, 입/출력 패드 IO를 통해 입력된 데이터를 출력하거나, 제 2 입력단을 통해 입력된 테스트 데이터(TDC)를 선택하여 출력 신호(TDCi)를 생성하도록 구성될 수 있다.
테스트 모드에서 제공되는 제어 신호들(CTRL<1:2>)의 로직 값들과 노멀 모드에서 제공되는 제어 신호들(CTRL<1:2>)의 로직 값들은 서로 다를 수 있다.
테스트 모드에서 제 1 다중화기(231)는 제어 신호들(CTRL<1:2>)에 따라 입/출력 패드로 입력되는 테스트 데이터를 선택하여 출력 신호(OUT, 예를 들어, OUT<0>)를 생성할 수 있다.
테스트 모드에서 제 2 다중화기(232)는 제어 신호(CTRL1)에 따라 입/출력 패드로 입력되는 테스트 데이터(TDC)를 선택하여 출력 신호(TDCi)를 생성할 수 있다.
노멀 모드에서 제 1 다중화기(231)는 제어 신호들(CTRL<1:2>)에 따라 입/출력 패드로 입력되는 노멀 데이터를 선택하여 출력 신호(OUT)를 생성할 수 있다.
도 8에 도시된 바와 같이, 제 2 데이터 처리 유닛(240)은 다중화기(241)를 포함할 수 있다.
다중화기(241)는 제어 신호(CTRL1)에 응답하여 제 1 입력단을 통해 입력된 신호 즉, 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 어느 하나의 입/출력 패드 예를 들어, IO<1>를 통해 입력된 데이터를 출력하거나, 제 2 입력단을 통해 입력된 신호 즉, 제 1 데이터 처리 유닛(230)의 출력 신호(TDCi)를 선택하여 출력하도록 구성될 수 있다.
테스트 모드에서 다중화기(241)는 제어 신호(CTRL1)에 따라 제 1 데이터 처리 유닛(230)의 출력 신호(TDCi)를 선택하여 출력 신호(OUT)를 생성할 수 있다.
노멀 모드에서 다중화기(241)는 제어 신호(CTRL1)에 따라 입/출력 패드로 입력되는 노멀 데이터를 선택하여 출력 신호(OUT)를 생성할 수 있다.
상술한 본 발명의 다른 실시예의 테스트 동작을 설명하면 다음과 같다.
반도체 장치의 외부 예를 들어, 테스트 장비에서 복수의 입/출력 패드(IO<0> - IO<31>) 중에서 어느 하나 예를 들어, IO<0>를 통해 직렬 테스트 데이터를 입력한다.
스위치(260)는 제어 신호(CTRL3)에 응답하여 입/출력 패드(IO<0>)를 통해 입력된 직렬 테스트 데이터를 패턴 변환부(250)에 전송한다.
이때 제어 신호(CTRL4)가 입/출력 패드(IO<0>)를 통해 입력된 직렬 테스트 데이터의 패턴을 서로 다르게 변환하도록 하는 값을 가지는 것으로 가정한다.
패턴 변환부(250)는 제어 신호(CTRL4)에 응답하여 입/출력 패드(IO<0>)를 통해 입력된 직렬 테스트 데이터와 서로 다른 패턴을 갖는 복수의 테스트 데이터(TDC1 - TDC4)를 각각 복수의 제 1 데이터 처리 유닛들(230)에 전송한다.
복수의 제 1 데이터 처리 유닛들(230)은 복수의 테스트 데이터(TDC1 - TDC4) 각각에 따른 제 1 출력 신호들(OUT<0>, OUT<8>, OUT<16> 및 OUT<24>)을 생성한다.
이와 동시에 복수의 제 1 데이터 처리 유닛들(230)은 복수의 테스트 데이터(TDC1 - TDC4) 각각에 따른 제 2 출력 신호들(TDCi1 - TDCi4) 각각을 복수의 제 2 데이터 처리 유닛들(240)에 전송한다.
복수의 제 2 데이터 처리 유닛들(240)은 제 2 출력 신호들(TDCi1 - TDCi4) 각각에 응답하여 제 3 출력 신호들(OUT<1:7>, OUT<9:15>, OUT<17:23> 및 OUT<25:31>)을 생성한다.
복수의 제 1 데이터 처리 유닛들(230) 및 복수의 제 2 데이터 처리 유닛들(240)은 자신의 출력 신호들(OUT<0:31>)을 입/출력 패드(IO<0> - IO<31>)에 대응되는 병렬화 유닛들(501)로 전송한다.
병렬화 유닛들(501)은 출력 신호들(OUT<0:31>) 각각을 병렬화하여 주변회로/코어 블록(700)에 전송한다.
주변회로/코어 블록(700)은 병렬화 유닛들(501)로부터 전송된 병렬 데이터를 메모리 블록에 기록하고, 이후 외부 제어 즉, 테스트 장비의 제어에 따라 메모리 블록에 기록된 데이터를 복수의 입/출력 패드(IO<0> - IO<31>)를 통해 반도체 장치 외부로 출력한다.
이후, 테스트 장비는 반도체 장치에서 출력된 데이터를 모니터링하여 테스트를 수행할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 복수의 입/출력 패드와 일대일 대응되는 복수의 병렬화 유닛; 및
    제어 신호들에 응답하여 상기 복수의 입/출력 패드 중에서 일부의 입/출력 패드를 통해 입력된 직렬 테스트 데이터를 상기 복수의 병렬화 유닛으로 전송하도록 구성되는 데이터 제어부를 포함하는 반도체 장치의 데이터 입력 회로.
  2. 제 1 항에 있어서,
    라이트 명령에 응답하여 상기 복수의 병렬화 유닛에서 출력되는 병렬 데이터를 저장하고, 기 저장된 데이터를 리드 명령에 응답하여 상기 복수의 입/출력 패드를 통해 출력하도록 구성된 주변 회로/코어 블록을 더 포함하는 반도체 장치의 데이터 입력 회로.
  3. 제 1 항에 있어서,
    상기 데이터 제어부는
    상기 제어 신호들에 응답하여 상기 복수의 입/출력 패드 각각을 통해 입력된 직렬 노멀 데이터를 상기 복수의 병렬화 유닛으로 전송하도록 구성되는 반도체 장치의 데이터 입력 회로.
  4. 제 1 항에 있어서,
    상기 데이터 제어부는
    상기 복수의 입/출력 패드 중에서 일부의 입/출력 패드들과 각각 연결되는 복수의 제 1 데이터 처리 유닛, 및
    상기 일부의 입/출력 패드들을 제외한 나머지 입/출력 패드들과 각각 연결되는 복수의 제 2 데이터 처리 유닛을 포함하는 반도체 장치의 데이터 입력 회로.
  5. 제 4 항에 있어서,
    상기 복수의 제 1 데이터 처리 유닛은
    상기 직렬 테스트 데이터를 이용하여 제 1 출력 신호들 및 제 2 출력 신호들을 생성하며, 상기 제 1 출력 신호들을 상기 복수의 병렬화 유닛 중에서 상기 일부의 입/출력 패드들에 대응되는 일부의 병렬화 유닛들로 전송하도록 구성되는 반도체 장치의 데이터 입력 회로.
  6. 제 4 항에 있어서,
    상기 복수의 제 2 데이터 처리 유닛은
    상기 제 2 출력 신호들을 이용하여 제 3 출력 신호들을 생성하며, 상기 제 3 출력 신호들을 상기 일부의 병렬화 유닛들을 제외한 나머지 병렬화 유닛들로 전송하도록 구성되는 반도체 장치의 데이터 입력 회로.
  7. 제 4 항에 있어서,
    상기 복수의 제 1 데이터 처리 유닛은
    상기 제어 신호들 중에서 제 1 제어 신호에 응답하여 제 1 입력단과 연결된 입/출력 패드를 통해 입력된 신호 또는 제 2 입력단을 통해 입력된 신호를 제 1 출력 신호로서 출력하도록 구성되는 제 1 다중화기, 및
    상기 제어 신호들 중에서 제 2 제어 신호에 응답하여 제 1 입력단과 연결된 상기 입/출력 패드를 통해 입력된 신호 또는 제 2 입력단을 통해 입력된 신호를 제 2 출력 신호로서 출력하도록 구성되는 제 2 다중화기를 포함하는 반도체 장치의 데이터 입력 회로.
  8. 제 7 항에 있어서,
    상기 제 2 다중화기의 제 2 입력단은 접지단과 연결되는 반도체 장치의 데이터 입력 회로.
  9. 제 7 항에 있어서,
    상기 복수의 제 2 데이터 처리 유닛은
    상기 제 1 제어 신호에 응답하여 제 1 입력단과 연결된 입/출력 패드를 통해 입력된 신호 또는 제 2 입력단을 통해 입력된 상기 제 2 출력 신호를 제 3 출력 신호로서 출력하도록 구성되는 다중화기를 포함하는 반도체 장치의 데이터 입력 회로.
  10. 복수의 입/출력 패드와 일대일 대응되는 복수의 병렬화 유닛; 및
    제어 신호들에 응답하여 상기 복수의 입/출력 패드 중에서 어느 하나의 입/출력 패드를 통해 입력된 직렬 테스트 데이터의 패턴을 변환하여 상기 복수의 병렬화 유닛으로 전송하도록 구성되는 데이터 제어부를 포함하는 반도체 장치의 데이터 입력 회로.
  11. 제 10 항에 있어서,
    라이트 명령에 응답하여 상기 복수의 병렬화 유닛에서 출력되는 병렬 데이터를 저장하고, 기 저장된 데이터를 리드 명령에 응답하여 상기 복수의 입/출력 패드를 통해 출력하도록 구성된 주변 회로/코어 블록을 더 포함하는 반도체 장치의 데이터 입력 회로.
  12. 제 10 항에 있어서,
    상기 데이터 제어부는
    상기 제어 신호들에 응답하여 상기 복수의 입/출력 패드 각각을 통해 입력된 직렬 노멀 데이터를 상기 복수의 병렬화 유닛으로 전송하도록 구성되는 반도체 장치의 데이터 입력 회로.
  13. 제 10 항에 있어서,
    상기 데이터 제어부는
    상기 어느 하나의 입/출력 패드를 통해 입력된 직렬 테스트 데이터의 패턴을 변환하여 서로 다른 패턴을 갖는 복수의 테스트 데이터를 생성하도록 구성된 패턴 변환부,
    상기 복수의 입/출력 패드 중에서 일부의 입/출력 패드들과 연결되며, 상기 복수의 테스트 데이터 각각을 이용하여 제 1 출력 신호들 및 제 2 출력 신호들을 생성하도록 구성된 복수의 제 1 데이터 처리 유닛, 및
    상기 일부의 입/출력 패드들을 제외한 나머지 입/출력 패드들과 연결되며, 상기 제 2 출력 신호들을 이용하여 제 3 출력 신호들을 생성하도록 구성된 복수의 제 2 데이터 처리 유닛을 포함하는 반도체 장치의 데이터 입력 회로.
  14. 제 13 항에 있어서,
    상기 복수의 제 1 데이터 처리 유닛은
    상기 제 1 출력 신호들을 상기 복수의 병렬화 유닛 중에서 상기 일부의 입/출력 패드들에 대응되는 일부의 병렬화 유닛들로 전송하도록 구성되는 반도체 장치의 데이터 입력 회로.
  15. 제 13 항에 있어서,
    상기 복수의 제 2 데이터 처리 유닛은
    상기 제 3 출력 신호들을 상기 일부의 병렬화 유닛들을 제외한 나머지 병렬화 유닛들로 전송하도록 구성되는 반도체 장치의 데이터 입력 회로.
  16. 제 13 항에 있어서,
    상기 복수의 제 1 데이터 처리 유닛은
    상기 제어 신호들 중에서 제 1 제어 신호에 응답하여 제 1 입력단과 연결된 입/출력 패드를 통해 입력된 신호 또는 제 2 입력단을 통해 입력된 신호를 제 1 출력 신호로서 출력하도록 구성되는 제 1 다중화기, 및
    상기 제어 신호들 중에서 제 2 제어 신호에 응답하여 제 1 입력단과 연결된 상기 입/출력 패드를 통해 입력된 신호 또는 제 2 입력단을 통해 입력된 상기 복수의 테스트 데이터 중에서 하나를 제 2 출력 신호로서 출력하도록 구성되는 제 2 다중화기를 포함하는 반도체 장치의 데이터 입력 회로.
  17. 제 16 항에 있어서,
    상기 복수의 제 2 데이터 처리 유닛은
    상기 제 1 제어 신호에 응답하여 제 1 입력단과 연결된 입/출력 패드를 통해 입력된 신호 또는 제 2 입력단을 통해 입력된 상기 제 2 출력 신호를 제 3 출력 신호로서 출력하도록 구성되는 다중화기를 포함하는 반도체 장치의 데이터 입력 회로.
KR1020140084576A 2014-07-07 2014-07-07 반도체 장치의 데이터 입력 회로 KR20160005536A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140084576A KR20160005536A (ko) 2014-07-07 2014-07-07 반도체 장치의 데이터 입력 회로
US14/513,480 US9792230B2 (en) 2014-07-07 2014-10-14 Data input circuit of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140084576A KR20160005536A (ko) 2014-07-07 2014-07-07 반도체 장치의 데이터 입력 회로

Publications (1)

Publication Number Publication Date
KR20160005536A true KR20160005536A (ko) 2016-01-15

Family

ID=55017100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140084576A KR20160005536A (ko) 2014-07-07 2014-07-07 반도체 장치의 데이터 입력 회로

Country Status (2)

Country Link
US (1) US9792230B2 (ko)
KR (1) KR20160005536A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725789B2 (en) 2017-11-22 2020-07-28 Electronics And Telecommunications Research Institute Data generation device for parallel processing

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108826588B (zh) * 2018-05-11 2020-08-18 珠海格力电器股份有限公司 空调机组通讯方法及装置
US11899622B2 (en) * 2021-05-28 2024-02-13 Paypal, Inc. Management of erasure or retention of user data stored in data stores

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0687986A3 (en) * 1994-06-17 1996-02-14 Ibm Method and apparatus for transmitting digital data in massively parallel systems
US6049901A (en) * 1997-09-16 2000-04-11 Stock; Mary C. Test system for integrated circuits using a single memory for both the parallel and scan modes of testing
US6173425B1 (en) * 1998-04-15 2001-01-09 Integrated Device Technology, Inc. Methods of testing integrated circuits to include data traversal path identification information and related status information in test data streams
US7417450B2 (en) * 2005-12-02 2008-08-26 Texas Instruments Incorporated Testing combinational logic die with bidirectional TDI-TMS/TDO chanel circuit
US7031377B2 (en) * 2001-01-26 2006-04-18 Agere Systems Inc. Receiver and low power digital filter therefor
CN1471640A (zh) * 2001-03-08 2004-01-28 �ʼҷ����ֵ������޹�˾ 用于测试可测试电子装置的方法
EP1600784A1 (en) * 2004-05-03 2005-11-30 Agilent Technologies, Inc. Serial/parallel interface for an integrated circuit
US7525957B2 (en) * 2005-09-01 2009-04-28 Emulex Design & Manufacturing Corporation Input/output router for storage networks
US7443760B2 (en) * 2005-09-29 2008-10-28 Hynix Semiconductor Inc. Multi-port memory device with serial input/output interface
US7327814B1 (en) * 2006-06-05 2008-02-05 Integrated Device Technology, Inc. Amplitude and bandwidth pre-emphasis of a data signal
US7636802B1 (en) * 2007-04-11 2009-12-22 Xilinx, Inc. Data transfer using the configuration port of a programmable logic device
US7592934B1 (en) * 2007-06-06 2009-09-22 Marvell Israel (Misl), Ltd Method and apparatus for generating differential signal
US8233477B1 (en) * 2008-03-24 2012-07-31 Force10 Networks, Inc. Dynamic crosstalk reduction for backplane serial channels
US7646320B1 (en) * 2008-08-18 2010-01-12 Qimonda Ag Circuit with selectable data paths
US8390035B2 (en) * 2009-05-06 2013-03-05 Majid Bemanian Massively parallel interconnect fabric for complex semiconductor devices
US20110099407A1 (en) * 2009-10-28 2011-04-28 Ati Technologies Ulc Apparatus for High Speed Data Multiplexing in a Processor
KR20110052205A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법
US8782477B2 (en) * 2011-05-11 2014-07-15 Jabil Circuit, Inc. High-speed serial interface bridge adapter for signal integrity verification
US9323633B2 (en) * 2013-03-28 2016-04-26 Stmicroelectronics, Inc. Dual master JTAG method, circuit, and system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725789B2 (en) 2017-11-22 2020-07-28 Electronics And Telecommunications Research Institute Data generation device for parallel processing

Also Published As

Publication number Publication date
US20160004649A1 (en) 2016-01-07
US9792230B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
RU2336581C2 (ru) Архитектура встроенного самотестирования запоминающего устройства, имеющая распределенное интерпретирование команд и обобщенный протокол команд
KR102133324B1 (ko) 메모리 디바이스를 위한 인터페이스 다이 상에서의 선택기들
KR102449022B1 (ko) 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
KR102377362B1 (ko) 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
KR100628385B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법
KR20160005536A (ko) 반도체 장치의 데이터 입력 회로
KR20150130605A (ko) 반도체 메모리 장치
CN106990350B (zh) 内部带有模数转换接口芯片的量产测试模块及方法
KR101282722B1 (ko) 메모리 장치 및 메모리 장치의 테스트 방법
KR101062776B1 (ko) 반도체 메모리 장치
KR100728564B1 (ko) 반도체 메모리 장치의 테스트 모드 신호 발생 장치
CN101165502A (zh) 测试仪同测方法
US8782475B2 (en) PRBS test memory interface considering DDR burst operation
US20170148528A1 (en) Semiconductor device and semiconductor system including the same
KR20150098413A (ko) 멀티 랭크의 병렬 테스트를 위한 메모리 및 이를 포함하는 반도체 장치
KR102015505B1 (ko) Ｄａ 모드시 테스트 효율을 향상시킨 반도체 메모리 장치의 채널 제어 회로
US9726722B1 (en) Systems and methods for automatic test pattern generation for integrated circuit technologies
KR101429257B1 (ko) 메모리 테스터에서 레이트 및 타이밍 발생장치
JP4874391B2 (ja) 試験装置
KR101068568B1 (ko) 반도체 장치의 테스트용 인터페이스 보드
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR20210079650A (ko) 리페어 분석 회로 및 이를 포함하는 메모리
CN103605590A (zh) 新颖的嵌入式系统存储器的测试结构及方法
KR102032230B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination