KR20110052205A - 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법 - Google Patents

외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법 Download PDF

Info

Publication number
KR20110052205A
KR20110052205A KR1020090109151A KR20090109151A KR20110052205A KR 20110052205 A KR20110052205 A KR 20110052205A KR 1020090109151 A KR1020090109151 A KR 1020090109151A KR 20090109151 A KR20090109151 A KR 20090109151A KR 20110052205 A KR20110052205 A KR 20110052205A
Authority
KR
South Korea
Prior art keywords
data
transmission
clock
loopback
external loopback
Prior art date
Application number
KR1020090109151A
Other languages
English (en)
Inventor
신종신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090109151A priority Critical patent/KR20110052205A/ko
Priority to US12/895,999 priority patent/US8559492B2/en
Priority to JP2010244211A priority patent/JP2011109654A/ja
Publication of KR20110052205A publication Critical patent/KR20110052205A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/14—Monitoring; Testing of transmitters for calibration of the whole transmission and reception path, e.g. self-test loop-back
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

별도의 수신 핀을 구비함이 없이도 외부 루프백 테스트를 수행할 수 있는 전송 전용 집적회로 칩이 개시되어 있다. 그러한 전송 전용 집적회로 칩은, 복수의 채널에 대응하여 설치된 전송 패드들을 통해 데이터를 전송하며, 전송 전용 집적회로 칩에 탑재되는 드라이버들을 구비한다. 또한, 전송 전용 집적회로 칩 내에는 테스트를 위한 수신 패드로서 설정된 상기 전송 패드들 중의 하나를 통해 나머지 전송 패드들 중의 하나를 통해 전송되는 데이터를 외부 루프백 데이터로서 수신하고, 그 수신된 외부 루프백 데이터를 원시 전송 데이터와 서로 비교하는 루프백 테스트 회로가 설치된다. 본 발명의 실시예의 구성에 따르면 전송 전용 집적회로 칩에서도 저렴하게 외부 루프백 테스트가 수행되어진다.
전송 전용 칩, 루프백 테스트, 외부 루프백, 패턴 비교기, 디스큐어

Description

외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법{Transmitter only IC chip having external loopback test function and therefore external loopback test method}
본 발명은, 집적회로 칩의 동작 테스트에 관한 것으로, 보다 상세하게는, 전송 전용 집적회로 칩에서의 외부 루프백 테스트에 관한 것이다.
최근에, 트랜시버나 트랜스미터 기능을 갖는 반도체 집적회로들의 동작 주파수는 고속 멀티미디어 시스템의 요구에 따라 주목할만하게 증가되어왔다. 그러한 반도체 집적회로들은 칩의 동작 퍼포먼스 테스팅을 위해 제품 출하전에 루프백 테스트 하에 놓여질 수 있다.
시리얼 인터페이스(serial interface)에서의 PHY(Physical layer) IP(Intellectual Property)를 검증하는 가장 효과적인 테스트 방법으로서 알려져 있는 루프백 테스트는, 내부 루프백 테스트(Internal loopback test)와 외부 루프백 테스트(External loopback test)로 대별될 수 있다.
SATA나 PCIe등 TX와 RX가 모두 있는 트랜시버(transceiver) PHY에서는 외부 루프백(external loopback)이 앳스피드(at speed)에서 자연스레 가능하나 HDMI TX나 LVDS TX 등과 같이 TX만 존재하는 PHY에서는 내보낸 신호를 받아들일 수신 핀(pin)이 없으므로 앳스피드(at speed)에서의 외부 루프백(external loopback)이 실질적으로 불가능하다.
TX만 있는 PHY의 경우, 즉 전송 전용 집적회로 칩에서 내부 루프백 (Internal loopback)을 행하면, 칩 밖으로 신호가 나가지 않고 프리 드라이버(pre driver)단을 기점으로 하여 루프백이 수행된다. 따라서 전송 패드와 연결되는 최종단 드라이버들에 대한 AC 특성 테스트는 수행되지 못한다.
그러므로, 전송 전용 집적회로 칩에서 외부 루프백 테스트를 수행하기 위해서는 별도의 수신용 핀과 테스트를 위한 독립적인 RX 부를 칩내에 설계하거나 혹은 고가의 고속 테스트(high-speed test)장비를 이용하여 테스트를 행하는 방법이 있어왔다. 그러나, 상기의 방법은 집적회로 칩의 면적 증가 및 제조 코스트 업을 야기한다. 또한, 테스트 비용 부담도 높아진다.
또 다른 방법으로서는 골든 RX(golden RX)를 테스터의 테스트 보오드(test board)상에 삽입하여 외부 루프백 테스트를 수행하는 방법이 있지만, 테스트 보오드가 복잡해지고, 골든 RX를 설정하고 관리하는 데 따른 비용이 소요된다. 또한, 골든 RX의 질(quality)에 따라 오버 킬이나 미선별 이슈가 발생될 수 있으므로, 충분한 레벨의 제어능력(controllability)을 갖춘 골든 RX가 요구된다. 또한, 골든 RX를 이용한 테스트의 경우에 테스트 셋업이 상대적으로 복잡해져 역시 테스트 비용이 증가된다.
따라서, 전송 전용 칩에서 외부 루프백 테스트를 저비용으로 수행할 수 있는 보다 개선된 테스트 기술이 요망된다.
본 발명이 해결하고자 하는 기술적 과제는, 칩에 별도의 수신 핀을 구비함이 없이도 외부 루프백 테스트를 수행할 수 있는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법을 제공함에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 칩 내부에 외부 루프백을 위해 필요한 회로를 최소화 또는 줄이면서도 외부 루프백 테스트를 수행할 수 있는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 전송 전용의 직렬 인터페이스 IP에서의 외부 루프백 테스트 방법을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 고속 테스트 장비에의 의존없이도 앳스피드로 전송 전용 집적회로 칩에 대한 외부 루프백 테스트를 행할 수 있는 외부 루프백 테스트 방법 및 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 일 양상에 따른 전송 전용 집적회로 칩은,
복수의 채널에 대응하여 설치된 전송 패드들을 통해 데이터를 전송하며, 전송 전용 집적회로 칩에 탑재되는 드라이버들과;
테스트를 위한 수신 패드로서 설정된 상기 전송 패드들 중의 하나를 통해 나머지 전송 패드들 중의 하나를 통해 전송되는 데이터를 외부 루프백 데이터로서 수신하고, 그 수신된 외부 루프백 데이터를 원시 전송 데이터와 서로 비교하는 루프백 테스트 회로를 구비한다.
본 발명의 실시 예에서, 상기 루프백 테스트 회로는,
상기 전송 패드들 중의 하나에 연결되며 대응되는 드라이버가 비활성화되는 경우에 인에이블되어 나머지 전송 패드들 중의 하나를 통해 전송되는 데이터를 수신하는 리시브 버퍼와, 상기 리시브 버퍼로부터 출력되는 외부 루프백 데이터를 상기 원시 전송 데이터와 비교하여 테스트 결과신호를 생성하는 모니터링부를 포함할 수 있다.
또한, 본 발명의 실시 예에서 상기 모니터링부는,
상기 전송되는 데이터에 대한 원시 전송 데이터를 생성하기 위한 패턴 발생기와, 상기 외부 루프백 데이터와 상기 원시 전송 데이터를 비교하는 패턴 비교기를 구비할 수 있다.
본 발명의 실시 예에서, 상기 드라이버들의 전단에 병직렬 변환기가 설치된 경우에, 상기 모니터링부는,
상기 리시브 버퍼의 출력과 상기 패턴 비교기 간에 연결되는 직병렬 변환기 와, 상기 직병렬 변환기에 스큐 제거된 클럭을 인가하는 디스큐어를 더 구비할 수 있다.
본 발명의 실시 예의 다른 양상에 따른 전송 전용 집적회로 칩은,
채널별로 인가되는 원시 병렬 데이터를 변환용 클럭에 응답하여 직렬 데이터로 각기 변환하는 복수의 직렬화기들과;
상기 직렬화기들로부터 각기 출력되는 직렬 데이터를 대응되는 전송 패드들을 통해 출력하며, 전송 전용 집적회로 칩에 탑재되는 드라이버들과;
테스트를 위한 수신 패드로서 설정된 상기 전송 패드들 중의 하나를 통해, 나머지 전송 패드들 중의 하나를 통해 전송되는 직렬 데이터를 외부 루프백 데이터로서 수신하고, 그 수신된 외부 루프백 데이터를 병렬 데이터로 복구한 후 이를 상기 원시 병렬 데이터와 서로 비교하는 루프백 테스트 회로를 구비한다.
본 발명의 실시 예에서, 상기 루프백 테스트 회로는,
상기 원시 병렬 데이터를 생성하기 위한 패턴 발생기와;
상기 전송 패드들 중의 상기 수신 패드에 연결되며 대응되는 드라이버가 비활성화되는 경우에 인에이블되어 상기 직렬 데이터를 수신하는 리시브 버퍼와;
상기 리시브 버퍼로부터 출력되는 외부 루프백 데이터를 인가되는 디스큐 클럭에 응답하여 병렬 데이터로 복구하는 병렬화기와;
상기 병렬화기에 상기 디스큐 클럭을 인가하는 디스큐어와;
상기 병렬화기로부터 출력되는 병렬 데이터와 상기 원시 전송 데이터를 비교하는 패턴 비교기를 포함할 수 있다.
본 발명의 실시 예에서, 상기 수신 패드로서 설정된 상기 전송 패드는 채널들 중에서 가장 낮은 데이터 전송속도를 갖는 채널과 연결되는 패드일 수 있다.
상기 디스큐어는 상기 디스큐 클럭을 생성시 상기 직렬화기들에 인가되는 변환용 클럭을 이용할 수 있다.
본 발명의 실시 예의 또 다른 양상에 따라, 복수의 채널에 대응하여 설치된 전송 패드들을 통해 데이터를 전송하는 드라이버들을 갖는 전송 전용 집적회로 칩에서의 외부 루프백 테스트 방법은,
상기 전송되는 데이터를 루프백 하기 위해 상기 전송 패드들 중의 하나에 연결되는 리시브 버퍼를 제공하는 단계와;
상기 리시브 버퍼로부터 출력되는 외부 루프백 데이터를 상기 전송되는 데이터의 원시 전송 데이터와 비교하여 루프백 테스트 결과를 얻는 단계를 구비한다.
본 발명의 실시 예에서, 상기 전송되는 데이터가 직렬화기를 통해 출력되는 직렬 데이터인 경우에 상기 외부 루프백 데이터는 상기 직렬화기에 인가되는 변환 클럭을 이용하여 병렬 데이터로 복구된 후에 비교될 수 있다.
본 발명의 실시 예에서, 상기 병렬 데이터의 복구 시에 상기 변환 클럭은 스큐 제거를 위해 디스큐어의 복수의 딜레이 탭을 통해 복수의 딜레이 클럭으로서 생성될 수 있다.
또한, 상기 리시브 버퍼가 연결된 전송 패드의 채널에 대한 데이터를 루프백 테스트할 경우에 상기 데이터가 상기 리시브 버퍼에 자체적으로 루프백 되도록 하기 위해 대응되는 드라이버를 활성화시키거나, 상기 데이터가 상기 리시브 버퍼와 는 다른 리시브 버퍼로 루프백 되도록 할 수 있다.
본 발명의 실시 예에서, 집적회로 칩이 복수의 전송 채널을 가지는 경우에 상기 루프백 테스트는 상기 복수의 채널 모두에 대하여 순차로 하나씩 실행될 수 있다.
또한, 상기 원시 전송 데이터는 패턴 발생기에 의해 생성될 수 있으며, 상기 전송 전용 집적회로 칩은 HDMI TX PHY 또는 LVDS TX PHY 일 수 있다.
본 발명의 실시 예에서, 상기 채널은 직렬 데이터에 대한 차동 신호를 전송하기 위해 페어 라인을 가질 수 있으며, 상기 병렬 데이터의 복구 시에 상기 변환 클럭을 일정 타임만큼 누적적으로 위상 쉬프트한 멀티 위상 클럭들을 복구용 클럭으로서 사용할 수 있다.
본 발명의 실시예적 구성들에 따르면, 전송 전용 집적회로 칩에서도 저렴하게 외부 루프백 테스트를 수행할 수 있다. 또한, 고가의 장비를 사용함이 없이도 칩 내부의 드라이버들을 포함한 모든 PHY의 성능을 앳스피드(at speed)로 테스트 할 수 있다. 더구나, 외부 루프백 테스트의 경우에 전송 전용 집적회로 칩에 채널 데이터의 수신을 위한 부가적인 핀(pin)이 구비될 필요가 없으며, 루프백되는 데이터를 복구하는 클럭을 생성하기 위해 클럭 데이터 리커버리 회로 등과 같은 복잡한 회로가 칩 내부에 채용될 필요가 없다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 소자 또는 라인들이 어떤 곳에 연결된다 라고 언급되는 경우에 그것은 직접적으로 또는 간접적으로 연결될 수 있다는 것을 의미한다. 또한, 도면들에 있어서, 회로 블록, 소자 및 라인들의 사이즈는 기술적 내용의 효과적인 설명을 위해 과장되어 나타날 수 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함될 수 있음을 유의하라.
또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다.
도 1은 본 발명의 실시예에 따른 전송 전용 집적회로 칩의 와이어링 관계를 보여주는 블록도이다.
도면을 참조하면, 데이터 전송을 위한 드라이버들이 탑재된 전송 전용 집적회로 칩(200)에는 본 발명의 실시 예에 따른 루프백 테스트 회로(100)가 설치됨을 알 수 있다. 상기 전송 전용 집적회로 칩(200)의 전송 핀들로부터 연장된 전송 채널의 라인들(10,20,30)은 테스트가 아닌 동작 모드에서 수신장치(300)에 접속될 수 있다. 상기 라인들(10,20,30)중에서 라인(30)은 외부 루프백 테스트 시에 수신 라인으로서 설정될 수 있다. 따라서, 상기 라인(30)은 테스터(400) 또는 간단한 테스트 보오드의 루프백 출력단과 연결되고, 상기 라인들(10,20)은 테스터(400) 또는 간단한 테스트 보오드의 루프백 입력단들과 연결된다.
외부 루프백 테스트 시에 상기 수신장치(300)는 전송 전용 집적회로 칩(200)에 연결되지 않은 상태이다. 외부 루프백 테스트 시에 수신 라인으로서 설정된 상기 라인(30)에 연결된 드라이버는 비활성화된 상태에서 상기 드라이버와 병렬로 연결된 리시브 버퍼가 인에이블된다. 그러므로, 도 1과 같이 외부 루프백 테스트를 행할 경우에 전송 전용 집적회로 칩에 채널 데이터의 수신을 위한 부가적인 핀(pin)이 구비될 필요가 없다.
도 2는 도 1중 전송 전용 집적회로 칩의 구체적 구현 예를 보여주는 상세 블록도이다.
도 2를 참조하면, 전송 전용 집적회로 칩(200)이 3개의 데이터 채널(data channel)과 1개의 클럭 채널을 가지는 경우에 대한 예가 나타나 있다. 여기서, 제1 데이터 채널은 전송라인 페어(L10,L11)에 대응되고, 제2 데이터 채널은 전송라인 페어(L12,L13)에 대응되며, 제3 데이터 채널은 전송라인 페어(L14,L15)에 대응된다.
또한, 클럭 채널은 전송 패드 페어(P1,P2)를 통해 형성된다. 각 전송 채널이 페어로 되어 있는 이유는 채널 데이터나 클럭을 차동신호의 형태로서 전송하여 전송 신뢰성을 높이기 위해서이다. 상기 클럭 채널을 통해서는 분주되어진 고속 클 럭(high speed clock)이 전송된다. 이 경우에 클럭 채널을 통해 전송되는 클럭의 전송속도는 예를 들어, 데이터 전송 레이트의 1/10로 설정될 수 있다. 따라서, 디바이더(208)는 상기 고속 클럭(HS-CLK)을 분주하여 고속 클럭(HS-CLK)의 1/10 주파수를 갖는 전송용 클럭을 생성한다.
도 2의 전송 전용 집적회로 칩(200)에는 복수의 데이터 전송 채널들에 대응하여 설치된 전송 패드 페어들(P10,P11,P20,P21,P30,P31)을 통해 데이터를 전송하는 드라이버들(210,212,214)과, 단일의 클럭 전송 채널에 대응하여 설치된 전송 패드 페어(P1,P2)을 통해 클럭을 전송하는 드라이버(216)가 탑재된다.
도 1의 루프백 테스트 회로(100)는 테스트를 위한 수신 패드로서 설정된 상기 전송 패드 페어들 중의 하나의 패드 페어(P1,P2)를 통해, 나머지 전송 패드 페어들(P10,P11,P20,P21,P30,P31)중의 하나의 페어를 통해 전송되는 데이터를 외부 루프백 데이터로서 수신하고, 그 수신된 외부 루프백 데이터를 원시 전송 데이터와 서로 비교하는 역할을 한다.
결국, 도 1의 루프백 테스트 회로(100)는 도 2에서, 리시브 버퍼(104)와 모니터링부를 포함한다. 상기 모니터링부는, 상기 리시브 버퍼(104)로부터 출력되는 외부 루프백 데이터를 원시(original) 전송 데이터와 비교하여 테스트 결과신호를 생성하기 위해, 도 2에서 보여지는 바와 같은 패턴 발생기(102), 패턴 비교기(110), 디스큐어(deskewer:108), 및 병렬화기(parallelizer:106)를 포함할 수 있다.
상기 리시브 버퍼(104)는, 상기 전송 패드 페어 들(P1,P2,P10,P11,P20,P21,P30,P31)중의 하나의 페어에 연결될 수 있으며, 도 2에서는 클럭 패드 페어(P1,P2)에 일 예로서 연결되어 있다. 상기 리시브 버퍼(104)는 대응되는 드라이버(216)가 비활성화되는 경우에 인에이블되어 클럭 패드 페어(P1,P2)를 통해 루프백되는 데이터(제1,2,3 데이터 채널 중에서 선택된 데이터)를 수신한다. 상기 리시브 버퍼(104)는 TX 클럭 패드 페어(P1,P2)를 통해 채널들 중의 한 채널을 통해 외부로 전송되는 데이터를 수신할 수 있으므로, 칩의 외부에는 별도의 수신 핀이 구비될 필요가 없어진다. 이에 따라, 외부 루프백이 저비용으로 달성된다.
복수의 채널들 중 하나를 선택하기 위해 테스터(400)에는 선택기(402)가 마련될 수 있다. 상기 선택기(402)의 채널 선택(channel selection) 신호(CSE)는 상기 패턴 발생기(102)의 출력에 연결된 선택기(202)에 인가되는 채널 선택신호(CSE) 와 동일할 수 있다. 즉, 테스트 시에 패턴 발생기(pattern generator:102)에서 생성된 데이터가 제1 데이터 채널을 통해 전송된다면 그에 대응하는 외부 루프백을 수행하기 위해서는 상기 선택기(402)도 제1 데이터 채널을 선택하여야 하는 것이다. 도 2의 경우에 상기 선택기(402)의 출력 라인들에 각기 연결된 저항들(R1,R2)은 터미네이션 저항들이다. 예를 들어, HDMI TX PHY인 경우에 3.3V 전압에 대해 약 50 옴(ohm)의 터미네이션(termination)이 필요하므로, 상기 저항들(R1,R2)이 그에 따른 터미네이션 기능을 수행하도록 설치된다.
도 2에서, 상기 클럭 패드 페어(P1,P2)에 상기 리시브 버퍼(104)를 연결한 이유는 오버헤드를 낮추고 테스트를 용이하게 하기 위해서이다. 클럭 채널은 데이 터 채널에 비해 낮은 전송 주파수를 가지며, 전송 아이템도 데이터가 아니라 클럭 패턴이다.
상기 클럭 패드 페어(P1,P2)를 수신 패드로서 이용하면, 상대적으로 테스트 속도가 느린 테스트 장비(ATE)를 사용하더라도 다이렉트 테스트(direct test)가 가능하게 된다. 즉, 클럭 채널을 테스트할 경우에 외부 루프백 테스트를 하지 않고 드라이버(216)에서 출력된 전송 클럭을 리시브 버퍼(104)로써 받아 루프백 테스트를 행하는 다이렉트 테스트가 이루어질 수 있는 데, 이 경우에 전송 클럭의 속도는 전송 데이터에 비해 느리므로 저속의 테스트 장비로써도 테스트가 가능하게 된다.
상기 데이터 드라이버들(210,212,214)중 하나에서 전송되는 데이터가 상기 리시브 버퍼(102)에 루프백 되어질 때, 상기 클럭 드라이버(216)는 디세이블 신호(DIS)에 따라 오프된다. 상기 클럭 드라이버(216)는 정상동작에서 상기 리시브 버퍼(104)의 설치에 기인하여 출력단의 기생 커패시턴스가 약간 증가될 수 있지만, 데이터 채널에 비해 상대적으로 낮은 전송속도를 갖는 클럭을 구동하기 때문에, 드라이버 성능의 저하는 크게 문제시되지 않는다. 이와 같이, TX 패드(또는 핀)페어 들 중에서 적어도 하나를 RX 패드 페어(또는 핀)로서 설정할 경우에, 가장 느린 전송 속도를 갖는 채널에 대응되는 TX 패드(또는 핀)가 수신용으로서 설정될 수 있다.
본 실시 예의 경우에는 수신용 패드(또는 핀)로서 클럭 패드 페어(P1,P2)가 설정되었으나, 필요에 따라 데이터 채널 중의 임의의 패드 페어가 수신용 패드로서 설정될 수 있다. 또한, 클럭 채널에 대해서도 외부 루프백 테스틀 행하기 위해 다 른 채널을 수신용 채널로서 활용할 수 있다.
상기 병렬화기(parallelizer:106)는 루프백 되어진 직렬 데이터를 병렬 데이터로 변환하기 위한 직렬 대 병렬 변환기(serial to parallel converter)이다. 상기 병렬화기(106)에 인가되는 변환 클럭(DHS_CLK)은 스큐를 제거하는 상기 디스큐어(108)로부터 얻어진다. 여기서, 상기 변환 클럭(DHS_CLK)은 별도의 클럭생성회로에서 생성되는 것이 아니라, 칩(200)의 내부에서 전송 데이터를 직렬화(serialize)할 때 사용되는 고속 클럭(high speed clock:HS_CLK)이 상기 변환 클럭의 생성을 위해 그대로 이용된다. 따라서, 루프백 데이터를 원래의 데이터로 복원하는데 필요한 복구 클럭을 생성하는 클럭 데이터 리커버리(clock data recovery)회로가 필요 없게 되어 저렴한 외부 루프백 테스트가 구현된다.
따라서, 채널을 통해 전송되는 데이터가 직렬화기들(204,205,206)를 통해 출력되는 직렬 데이터인 경우에, 상기 병렬화기(SP:106)는 상기 변환 클럭(DHS_CLK)에 응답하여 직렬 루프백 데이터를 병렬로 변환한 병렬 복구 데이터를 출력한다. 여기서, 상기 변환 클럭(DHS_CLK)을 만드는데 이용된 클럭은, 칩 밖으로 나가지 않고 실리콘(silicon) 칩 내부에서 라우팅(routing)되어진 상기 고속 클럭(HS_CLK)임을 주목하라.
병렬화기(106)에 루프백된 데이터는, 드라이버(214)를 통해 출력된 후 외부 케이블(cable)이나 PCB를 거친 지연된 데이터이므로, 상기 고속 클럭(HS_CLK)의 위상과는 스큐(skew)가 생기게 된다. 따라서, 스큐 제거된 변환 클럭((DHS_CLK)을 얻는 것이 필요한데, 이를 위해 디스큐어(108)가 마련된다.
상기 디스큐어(108)는 스큐 제거된 상기 변환 클럭(DHS_CLK)을 생성하기 위해 도 3에서 보여지는 바와 같이 복수의 딜레이 소자(D1,D2,D3,...,Dn)과, 선택기(SE1)를 포함하여 구성될 수 있다.
도 3을 참조하면, 도 2중 디스큐어의 구현 예시가 나타나 있다.
도 3에서, 딜레이 소자들(D1,D2,D3,...,Dn)은 클럭 지연(clock delay)을 위해 딜레이 버퍼나 인버터 딜레이 체인으로 구현될 수 있고, 선택기(SE1)는 멀티플렉서로 구현될 수 있다.
선택기(SE1)에 인가되는 딜레이 선택신호(DSEL)에 의해 탭 라인들(L1,L2,L3,Ln)의 출력들 중 하나가 상기 변환 클럭(DHS_CLK)으로서 선택될 수 있다. 딜레이 선택신호(DSEL)는 패턴 비교기(110)의 비교 결과에 따라 순차로 변경될 수 있다. 즉, 예를 들어, 임의의 탭 라인(L1)이 선택된 경우에 생성된 변환 클럭(DHS_CLK)으로써 복원된 복구 데이터(RDATA)가 상기 원시 병렬 데이터와 불일치 되었다면, 탭 라인(L2)을 선택하는 딜레이 선택신호(DSEL)가 상기 선택기(SE1)에 인가된다. 탭 라인들에 대한 선택동작은 마지막 탭 라인(Ln)이 선택될 때 까지 지속된다. 만약, 마지막 탭 라인(Ln)을 선택하여도 패턴 매칭(pattern matching)이 이루어 지지 않은 경우에는, 테스트 결과는 페일(FAIL)로서 처리된다. 한편, 어느 하나의 탭 라인을 선택한 경우에 패턴 매칭이 되었다면, 테스트 결과는 패스(PASS)로서 처리된다.
상기 딜레이 소자들(D1,D2,D3,...,Dn)의 딜레이 간격은 스큐를 보상할 수 있도록 적절히 설정되며, 필요에 따라 딜레이 소자들의 개수는 가감될 수 있다. 도 3 과 같이 구성되는 디스큐어(108)를 채용하면 복잡한 회로로서 구성되는 디스큐어(deskewer) 사용하지 않고서도 상기 고속 클럭(HS_CLK)과 외부 루프백된 데이터 사이의 스큐를 효율적으로 제거할 수 있다.
도 4는 도 2중 병렬화기에 사용가능한 멀티 위상 클럭들의 파형도이다. 가로축은 시간이고 세로축은 전압 파형 또는 전류 파형을 나타낸다. 제1 멀티 위상 클럭(PC1)과 제2 멀티 위상 클럭(PC2)간에는 딜레이(D)만큼의 위상차가 존재한다. 한편, 제3 멀티 위상 클럭(PC3)은 제1 멀티 위상 클럭(PC1)에 비해 딜레이(2D)만큼 지연된 위상을 갖는다.
도 3과 같이 딜레이 소자들(D1,D2,D3,...,Dn)을 이용하여 디스큐잉을 하는 경우에 딜레이 소자들(D1,D2,D3,...,Dn)의 자체적인 딜레이 편차가 있을 수 있다. 따라서, 도 4에서 보여지는 바와 같이 제1 내지 제n 멀티 위상 클럭들을 이용하여 디스큐잉을 행하는 경우에 디스큐잉 정확도가 개선될 수 있다.
다시 도 2로 돌아가서, 3개의 데이터 채널과 1개의 클럭 채널을 가지는 전송 전용 칩에서의 외부 루프백 테스트를 설명한다.
클럭 채널의 패드 페어(P1,P2)를 수신용 패드 페어로서 정한 경우에 테스터(400)의 선택기(402)가 도 2와 같이 연결되고, 클럭 드라이버(216)는 비활성화된다. 테스트가 시작되면 패턴 발생기(102)에서 테스트를 위한 원시 전송 데이터가 발생된다. 예를 들어, 채널 선택 신호(CSE)가 제1 데이터 채널을 선택하기 위한 신호로서 인가된 경우에, 선택기(202)와 테스터(400)의 선택기(402)는 제1 데이터 채널을 동시에 선택한다. 이에 따라, 제1 병직렬 변환기(206)에 상기 원시 전송 데이 터가 N+1개의 병렬 데이터(D0)로서 인가된다. 직렬화기인 상기 제1 병직렬 변환기(206)는 상기 고속 클럭(HS_CLK)에 따라 상기 원시 전송 데이터를 직렬 데이터로 변환한다. 데이터 드라이버(214)는 상기 직렬 데이터를 구동하여 패드 페어(P10,P11)로 출력한다. 상기 패드 페어(P10,P11)를 통해 출력된 전송 데이터는 테스터(400)의 선택기(402)를 통해 상기 클럭 패드 페어(P1,P2)로 루프백 된다. 이 경우에 전송 데이터는 칩의 패드(핀)를 통해 외부로 전송된 후 피드백되는 것이므로 내부 루프백 데이터가 아닌 외부 루프백 데이터가 된다. 상기 전송 데이터는 상기 리시브 버퍼(104)에 입력되어 버퍼링된 후 직병렬 변환기로서 기능하는 병렬화기(106)에 외부 루프백 데이터로서 인가된다. 상기 병렬화기(106)는 디스큐어(108)에 의해 스큐 제거된 변환 클럭(DHS_CLK)에 응답하여 상기 전송 데이터를 병렬 데이터로 변환한다. 상기 병렬화기(106)에 의해 변환된 병렬 데이터는 복원된 복구 데이터(RDATA)가 된다. 패턴 비교기(110)는 외부 루프백 테스트 결과를 얻기 위해, 상기 복구 데이터(RDATA)와 상기 원시 전송 데이터가 서로 일치되는 지를 비교한다.
상기 패턴 비교기(110)의 테스트 결과가 페일이면, 디스큐어(108)의 선택기(SE1)에 인가되는 선택신호(DSEL)가 도 4의 파형 PC2에 대응되는 클럭을 출력하도록 인가된다. 상기 병렬화기(106)는 상기 파형 PC2에 대응되는 클럭과 같은 변환 클럭(DHS_CLK)에 응답하여 상기 전송 데이터를 병렬 데이터로 변환한다. 상기 병렬화기(106)로부터 출력된 복구 데이터(RDATA)는 상기 패턴 비교기(110)로 인가되어 다시 상기 원시 전송 데이터와 비교된다. 또 다시 테스트 결과가 페일이면, 디스큐 어(108)의 선택기(SE1)에 인가되는 선택신호(DSEL)가 도 4의 파형 PC3에 대응되는 클럭을 출력하도록 인가된다. 따라서, 상기 병렬화기(106)는 상기 파형 PC3에 대응되는 클럭과 같은 변환 클럭(DHS_CLK)에 응답하여 상기 전송 데이터를 병렬 데이터로 변환한다. 상기 병렬화기(106)로부터 출력된 복구 데이터(RDATA)는 상기 패턴 비교기(110)로 인가되어 또다시 상기 원시 전송 데이터와 비교된다. 테스트 결과가 계속적으로 페일이면, 비교 동작은 도 4의 파형 PCn에 대응되는 클럭이 변환 클럭(DHS_CLK)으로 출력될 때 반복된다. 상기 파형 PCn에 대응되는 클럭을 변환 클럭(DHS_CLK)으로 사용하여 얻은 복구 데이터(RDATA)마저도 상기 원시 전송 데이터와 일치되지 않으면, 제1 데이터 채널에 대한 외부 루프백 테스트 결과는 페일로서 판명된다.
상기 제1 데이터 채널에 대한 외부 루프백 테스트 결과가 페일이거나, 상기 파형들 PC1-PCn 중의 하나에 대응되는 클럭에 의해 변환된 복구 데이터(RDATA)가 원시 전송 데이터와 일치되어 테스트 결과가 패스인 경우에, 상기 제1 데이터 채널에 대한 외부 루프백 테스트는 종료된다.
이후에, 제2 데이터 채널에 대한 외부 루프백 테스트를 수행하기 위해, 선택기(202)와 테스터(400)의 선택기(402)는 제2 데이터 채널을 동시에 선택한다. 이에 따라, 제2 병직렬 변환기(205)에 상기 원시 전송 데이터가 N+1개의 병렬 데이터(D0)로서 인가된다. 직렬화기인 상기 제2 병직렬 변환기(205)는 상기 고속 클럭(HS_CLK)에 따라 상기 원시 전송 데이터를 직렬 데이터로 변환한다. 데이터 드라이버(212)는 상기 직렬 데이터를 구동하여 패드 페어(P20,P21)로 출력한다. 상기 패드 페어(P20,P21)를 통해 출력된 전송 데이터는 테스터(400)의 선택기(402)를 통해 상기 클럭 패드 페어(P1,P2)로 루프백 된다. 마찬가지로, 상기 전송 데이터는 상기 리시브 버퍼(104)에 입력되어 버퍼링된 후 직병렬 변환기로서 기능하는 병렬화기(106)에 외부 루프백 데이터로서 인가된다. 상기 병렬화기(106)는 디스큐어(108)에 의해 스큐 제거된 변환 클럭(DHS_CLK)에 응답하여 상기 전송 데이터를 병렬 데이터로 변환한다. 패턴 비교기(110)는 제2 데이터 채널에 대한 외부 루프백 테스트 결과를 얻기 위해, 상기 복구 데이터(RDATA)와 상기 원시 전송 데이터가 서로 일치되는 지를 비교한다. 그러한 비교 동작은 제1 데이터 채널에서의 동작과 동일하다.
이와 같이, 집적회로 칩이 복수의 전송 채널을 가지는 경우에 상기 루프백 테스트는 상기 복수의 채널 모두에 대하여 순차로 하나씩 실행될 수 있게 된다.
또한, 상기 리시브 버퍼(104)가 연결된 전송 패드의 채널에 대한 클럭을 자체적으로 루프백 테스트할 경우에 클럭 드라이버(216)는 활성화되어 클럭을 구동한다.
도 5는 도 1의 칩이 HDMI(High-Definition Multimedia Interface) TX PHY로서 적용된 멀티미디어 전송 시스템의 블록도이다. 도 5를 참조하면, DVD 플레이어(20)는 본 발명의 실시 예에 따른 전송 전용 칩(201)을 구비한다. 상기 전송 전용 칩(201)은 내부에 본 발명의 실시 예에 따른 루프백 테스트 회로(100)를 가질 수 있다. 상기 전송 전용 칩(201)의 상대 장치는 예를 들어 PDP 나 LCD 등과 같은 화면을 가지는 텔레비젼(300)이 될 수 있다.
전송 전용 칩(201)의 외부 루프백 테스트 시에, 외부 루프백은 데이터 패쓰(path)에 대하여 행해지고, 클럭 패쓰(clock path)가 외부 루프백된 데이터를 받는 수신 채널로서 설정될 수 있다. 외부 루프백된 데이터의 복원 시에 디스큐잉(deskewing)된 변환 클럭이 사용된다. 복원된 데이터는 패턴 비교기에서 원시 데이터와 비교되어 전송된 데이터 패턴(pattern)과 일치되는 지가 체크된다. 또한, 복수의 데이터 전송채널이 있는 경우 한 채널씩 테스트가 수행된다.
도 5의 경우에 19핀에 할당된 디지털 신호들을 전송하는 HDMI 케이블이 전송 전용 칩(201)과 텔레비젼(300)간에 설치될 수 있다.
도 6은 도 1의 칩이 LVDS TX PHY로서 적용된 예를 보여주는 블록도이다. 도 6을 참조하면, LVDS(Low Voltage Differential Signaling) TX전송 전용 칩(202)의 내부에는 루프백 테스트 회로(100)가 채용된 것이 보여진다. 상기 전송 전용 칩(202)의 상대 장치 또한 디스플레이 화면을 가지는 수신 장치(300)가 될 수 있다. 비록 도면에서는 3개의 패드들(PD1,PD2,PD3)을 통해 케이블이 연결되어 있는 것으로 나타나 있지만, 30핀 또는 50핀에 할당된 신호들을 전송하는 LVDS 케이블이 설치될 수 있다.
상기한 설명에서는 본 발명의 실시 예들을 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 채널들의 개수나 수신용 패드의 설정 및 리시브 버퍼의 개수를 다양하게 변형 또는 변경할 수 있음 은 물론이다.
또한, 본 발명의 실시 예에서는 HDMI TX PHY로서 적용된 칩에 대하여 주로 설명되었지만, 타의 전송 전용 칩에서도 사용될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 전송 전용 집적회로 칩의 와이어링 관계를 보여주는 블록도
도 2는 도 1중 전송 전용 집적회로 칩의 구체적 구현 예를 보여주는 상세 블록도
도 3은 도 2중 디스큐어의 구현 예시도
도 4는 도 2중 병렬화기에 사용가능한 멀티 위상 클럭들의 파형도
도 5는 도 1의 칩이 HDMI TX PHY로서 적용된 멀티미디어 전송 시스템의 블록도
도 6은 도 1의 칩이 LVDS TX PHY로서 적용된 예를 보여주는 블록도
< 도면의 주요 부분에 대한 부호의 설명 >
100: 루프백 테스트 회로 200: 전송 전용 집적회로 칩
300: 수신장치 400: 테스터

Claims (10)

  1. 복수의 채널에 대응하여 설치된 전송 패드들을 통해 데이터를 전송하며, 전송 전용 집적회로 칩에 탑재되는 드라이버들과;
    테스트를 위한 수신 패드로서 설정된 상기 전송 패드들 중의 하나를 통해 나머지 전송 패드들 중의 하나를 통해 전송되는 데이터를 외부 루프백 데이터로서 수신하고, 그 수신된 외부 루프백 데이터를 원시 전송 데이터와 서로 비교하는 루프백 테스트 회로를 구비함을 특징으로 하는 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩.
  2. 제1항에 있어서, 상기 루프백 테스트 회로는,
    상기 전송 패드들 중의 하나에 연결되며 대응되는 드라이버가 비활성화되는 경우에 인에이블되어 나머지 전송 패드들 중의 하나를 통해 전송되는 데이터를 수신하는 리시브 버퍼와;
    상기 리시브 버퍼로부터 출력되는 외부 루프백 데이터를 상기 원시 전송 데이터와 비교하여 테스트 결과신호를 생성하는 모니터링부를 포함함을 특징으로 하는 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩.
  3. 제2항에 있어서, 상기 모니터링부는,
    상기 전송되는 데이터에 대한 원시 전송 데이터를 생성하기 위한 패턴 발생기와;
    상기 외부 루프백 데이터와 상기 원시 전송 데이터를 비교하는 패턴 비교기를 구비함을 특징으로 하는 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩.
  4. 제3항에 있어서,
    상기 드라이버들의 전단에 병직렬 변환기가 설치된 경우에, 상기 모니터링부는,
    상기 리시브 버퍼의 출력과 상기 패턴 비교기 간에 연결되는 직병렬 변환기와;
    상기 직병렬 변환기에 스큐 제거된 클럭을 인가하는 디스큐어를 더 구비함을 특징으로 하는 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩.
  5. 채널별로 인가되는 원시 병렬 데이터를 변환용 클럭에 응답하여 직렬 데이터로 각기 변환하는 복수의 직렬화기들과;
    상기 직렬화기들로부터 각기 출력되는 직렬 데이터를 대응되는 전송 패드들 을 통해 출력하며, 전송 전용 집적회로 칩에 탑재되는 드라이버들과;
    테스트를 위한 수신 패드로서 설정된 상기 전송 패드들 중의 하나를 통해, 나머지 전송 패드들 중의 하나를 통해 전송되는 직렬 데이터를 외부 루프백 데이터로서 수신하고, 그 수신된 외부 루프백 데이터를 병렬 데이터로 복구한 후 이를 상기 원시 병렬 데이터와 서로 비교하는 루프백 테스트 회로를 구비함을 특징으로 하는 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩.
  6. 제5항에 있어서, 상기 루프백 테스트 회로는,
    상기 원시 병렬 데이터를 생성하기 위한 패턴 발생기와;
    상기 전송 패드들 중의 상기 수신 패드에 연결되며 대응되는 드라이버가 비활성화되는 경우에 인에이블되어 상기 직렬 데이터를 수신하는 리시브 버퍼와;
    상기 리시브 버퍼로부터 출력되는 외부 루프백 데이터를 인가되는 디스큐 클럭에 응답하여 병렬 데이터로 복구하는 병렬화기와;
    상기 병렬화기에 상기 디스큐 클럭을 인가하는 디스큐어와;
    상기 병렬화기로부터 출력되는 병렬 데이터와 상기 원시 전송 데이터를 비교하는 패턴 비교기를 포함함을 특징으로 하는 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩.
  7. 제6항에 있어서, 상기 수신 패드로서 설정된 상기 전송 패드는 채널들 중에서 가장 낮은 데이터 전송속도를 갖는 채널과 연결되는 패드임을 특징으로 하는 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩.
  8. 제7항에 있어서, 상기 디스큐어는 상기 디스큐 클럭을 생성시 상기 직렬화기들에 인가되는 변환용 클럭을 이용함을 특징으로 하는 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩.
  9. 복수의 채널에 대응하여 설치된 전송 패드들을 통해 데이터를 전송하는 드라이버들을 갖는 전송 전용 집적회로 칩에서의 외부 루프백 테스트 방법에 있어서:
    상기 전송되는 데이터를 루프백 하기 위해 상기 전송 패드들 중의 하나에 연결되는 리시브 버퍼를 제공하는 단계와;
    상기 리시브 버퍼로부터 출력되는 외부 루프백 데이터를 상기 전송되는 데이터의 원시 전송 데이터와 비교하여 루프백 테스트 결과를 얻는 단계를 구비함을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 리시브 버퍼에 연결된 상기 전송 패드는 타의 전송 패 드들에 비해 상대적으로 낮은 전송 속도로 데이터를 전송하는 패드임을 특징으로 하는 방법.
KR1020090109151A 2009-11-12 2009-11-12 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법 KR20110052205A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090109151A KR20110052205A (ko) 2009-11-12 2009-11-12 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법
US12/895,999 US8559492B2 (en) 2009-11-12 2010-10-01 Transmitter-only IC chip having external loopback test function and external loopback test method using the same
JP2010244211A JP2011109654A (ja) 2009-11-12 2010-10-29 外部ループバックテスト機能を有する伝送専用集積回路チップ及びそれによる外部ループバックテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090109151A KR20110052205A (ko) 2009-11-12 2009-11-12 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법

Publications (1)

Publication Number Publication Date
KR20110052205A true KR20110052205A (ko) 2011-05-18

Family

ID=43974145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090109151A KR20110052205A (ko) 2009-11-12 2009-11-12 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법

Country Status (3)

Country Link
US (1) US8559492B2 (ko)
JP (1) JP2011109654A (ko)
KR (1) KR20110052205A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014105131A1 (en) * 2012-12-27 2014-07-03 Intel Corporation Input/output delay testing for devices utilizing on-chip delay generation
US8843794B2 (en) 2012-09-24 2014-09-23 Intel Corporation Method, system and apparatus for evaluation of input/output buffer circuitry
KR20150086844A (ko) * 2014-01-20 2015-07-29 삼성전자주식회사 디스큐 기능을 갖는 고속 데이터 인터페이스 방법 및 그 장치
KR101634066B1 (ko) * 2015-08-07 2016-06-28 주식회사 싸인텔레콤 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101953117B1 (ko) * 2012-09-05 2019-05-22 삼성전자 주식회사 자가 진단 기능을 갖는 전자 장치 및 전자 장치의 자가 진단 방법
US9954517B2 (en) * 2012-11-06 2018-04-24 Micron Technology, Inc. Apparatuses and methods for duty cycle adjustment
US9961174B2 (en) * 2014-01-15 2018-05-01 Qualcomm Incorporated Analog behavior modeling for 3-phase signaling
KR102166908B1 (ko) 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US9413338B2 (en) 2014-05-22 2016-08-09 Micron Technology, Inc. Apparatuses, methods, and circuits including a duty cycle adjustment circuit
KR20160005536A (ko) * 2014-07-07 2016-01-15 에스케이하이닉스 주식회사 반도체 장치의 데이터 입력 회로
KR102336455B1 (ko) * 2015-01-22 2021-12-08 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US10437883B2 (en) * 2015-11-24 2019-10-08 Cisco Technology, Inc. Efficient graph database traversal
KR102264159B1 (ko) 2017-06-08 2021-06-11 삼성전자주식회사 외부 루프백 테스트를 수행하는 직렬 통신 인터페이스 회로 및 이를 포함하는 전자 장치
KR20220087752A (ko) * 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 데이터 구동 회로 및 그의 클럭 복원 방법과 디스플레이 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170606A (ja) 1996-12-10 1998-06-26 Sony Corp 半導体装置
KR19990010539A (ko) 1997-07-16 1999-02-18 윤종용 반도체 칩 테스트 방법 및 그 회로
US6477674B1 (en) * 1999-12-29 2002-11-05 Intel Corporation Method and apparatus for conducting input/output loop back tests using a local pattern generator and delay elements
JP4854456B2 (ja) * 2006-10-04 2012-01-18 富士通セミコンダクター株式会社 半導体集積回路及び試験方法
US7739567B2 (en) * 2008-02-26 2010-06-15 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Utilizing serializer-deserializer transmit and receive pads for parallel scan test data
US8726112B2 (en) * 2008-07-18 2014-05-13 Mentor Graphics Corporation Scan test application through high-speed serial input/outputs
JP4821824B2 (ja) * 2008-09-19 2011-11-24 ソニー株式会社 画像表示装置、コネクタ表示方法、伝送路状態検出装置、伝送路状態検出方法および半導体集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8843794B2 (en) 2012-09-24 2014-09-23 Intel Corporation Method, system and apparatus for evaluation of input/output buffer circuitry
KR20150028345A (ko) * 2012-09-24 2015-03-13 인텔 코오퍼레이션 입력/출력 버퍼 회로의 평가를 위한 방법, 시스템, 및 장치
WO2014105131A1 (en) * 2012-12-27 2014-07-03 Intel Corporation Input/output delay testing for devices utilizing on-chip delay generation
US9110134B2 (en) 2012-12-27 2015-08-18 Intel Corporation Input/output delay testing for devices utilizing on-chip delay generation
KR20150086844A (ko) * 2014-01-20 2015-07-29 삼성전자주식회사 디스큐 기능을 갖는 고속 데이터 인터페이스 방법 및 그 장치
KR101634066B1 (ko) * 2015-08-07 2016-06-28 주식회사 싸인텔레콤 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치

Also Published As

Publication number Publication date
US20110110412A1 (en) 2011-05-12
JP2011109654A (ja) 2011-06-02
US8559492B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
KR20110052205A (ko) 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법
US10235918B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
US8352793B2 (en) Device testing method and architecture
JP5020937B2 (ja) Ｈｄｍｉ回路
US20070089009A1 (en) Semiconductor device
US7139957B2 (en) Automatic self test of an integrated circuit component via AC I/O loopback
US9298668B2 (en) Bit error rate reduction buffer, method and apparatus
CN101383790B (zh) 高速串行接口电路及电子设备
KR20000031560A (ko) 평판디스플레이시스템의화상신호인터페이스장치및그방법
WO2007035015A1 (en) Display, column driver integrated circuit, and multi-level detector, and multi-level detection method
US20090037621A1 (en) Methodology and circuit for interleaving and serializing/deserializing lcd, camera, keypad and gpio data across a serial stream
CN110581963B (zh) 一种v-by-one信号转换方法、装置及电子设备
JP2011517195A (ja) 高速ビデオシリアライザおよび高速ビデオデシリアライザ
KR100653158B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
US7882474B2 (en) Testing phase error of multiple on-die clocks
KR20220064032A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
US9354274B2 (en) Circuit test system electric element memory control chip under different test modes
US8107575B2 (en) Method and circuit for changing modes without dedicated control pin
US11228313B2 (en) Signal transmission circuit
JP4730184B2 (ja) テストシステム
JP2000171524A (ja) 半導体集積回路及びその検査方法
Goldie et al. LVDS goes the distance?
JP2001332691A (ja) 半導体装置およびそれを搭載して成る回路モジュール
JP2019153921A (ja) 受信装置及びデータ受信方法
KR20180006852A (ko) 타이밍 컨트롤러, 그 제어 방법, 그것을 사용한 전자 기기

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid