KR101634066B1 - 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치 - Google Patents
입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치 Download PDFInfo
- Publication number
- KR101634066B1 KR101634066B1 KR1020150111771A KR20150111771A KR101634066B1 KR 101634066 B1 KR101634066 B1 KR 101634066B1 KR 1020150111771 A KR1020150111771 A KR 1020150111771A KR 20150111771 A KR20150111771 A KR 20150111771A KR 101634066 B1 KR101634066 B1 KR 101634066B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- stereoscopic
- chip
- processor
- embedded
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명에서는 기존 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼의 경우에 입체형 디지털사이니지에다가 IOT통신모듈, 인터렉션플랫폼이 하이브리드 또는 멀티 방식으로 포함되어 구성됨으로서, 기기고장 및 불량이 자주 발생되는 문제점과, 입체형 디지털사이니지의 제어칩, 및 IOT통신모듈, 인터렉션 플랫폼의 내부 칩(코어)로의 접근(Access) 및 제어(Control)이 어려워 자체 테스트진단이 어렵고, 외부 장비 및 테스트 패턴(Test pattern)에 따른 테스트 시간이 오래 걸리는 문제점을 개선하고자, 본체(100), 컨넥터부(200), 스마트 SoC 테스트모듈(300), 임베디드형 ST 프로세서(400)로 구성됨으로서, 사각박스형상으로 이루어져, 휴대와 이동이 용이하고, 컨넥터부에 연결된 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)쪽으로 임베디드형 ST 프로세서에서 전송된 테스트 신호를 보내어, 칩 사이의 연결선, 칩 자체, 칩의 기본동작에 대한 결과를 기능(Functional)별로 테스트시킬 수 있으며, 병렬 테스트를 지원하여 입체 사이니지용 인터렉션 플랫폼보드에 구성된 여러 칩(코어)를 동시에 테스트할 수 있고, 명령어 세트 기반 테스트구조로 이루어져, SoC 내부의 임베디드형 ST 프로세서를 이용하여 외부의 테스트 장비없이, 칩 내부 클록 속도로 테스트를 진행하여 테스트 시간을 기존보다 80% 줄일 수가 있는 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치를 제공하는데 그 목적이 있다.
Description
본 발명에서는 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼의 구성요소인 입체형 디지털사이니지의 제어칩, 및 IOT통신모듈, 인터렉션 플랫폼의 내부 칩(코어)로의 접근(Access) 및 제어(Control)하여, 이상유무를 분석하고, 그 분석한 결과치를 디스플레이부상에 표출시키는 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치에 관한 것이다.
현재, 사물과 사물간의 통신, 상호작용 및 정보공유가 IoT를 통해 가능해지면서, 사물 스스로 판단하는 지능형 서비스 역시 가능해져 기업은 비용절감, 나아가 녹색성장을 위한 그린 IT를 지원할 수 있는 인프라에 관해 관심을 많이 가지고 있다.
IoT 시대가 도래하면 사물과 사물간의 통신이 다양하게 이루어질 것으로 예상되며, 우리가 가장 자주 사용하는 스마트폰도 일종의 IoT 장치로 간주될 경우 사람들은 센서, 가전기기 등을 스마트폰에 접속할 수 있다.
현재, 기업들의 마케팅, 광고, 트레이닝 효과 및 고객 경험을 유도할 수 있는 커뮤니케이션 툴로 공항이나 호텔, 병원 등 공공 장소에서 방송 프로그램뿐만 아니라 특정한 정보를 3D 입체영상으로 표출시키는 입체형 디지털사이니지와 연결된 스마트 입체 사이니지 플렉시블 IOT통신모듈이 제시되고 있다.
즉, IOT 통신모듈을 통해 이웃하는 또 다른 입체형 디지털 사이니지로부터 3D 입체영상 표출정보와, 광고 데이터를 수신받아 실시간으로 표출시키고, 현장의 상황을 감지하여, WiFi무선인터넷망을 원격지의 관리서버쪽으로 전송시킨다.
한편, 상기 입체 사이니지 플렉시블 IOT통신모듈에다가 사용자의 제스처 및 움직임에 따라 3D 입체영상표출정보 및 광고데이터가 인터렉티브하게 구동시키는 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼이 출시되고 있다.
하지만, 입체형 디지털사이니지에 IOT통신모듈, 인터렉션플랫폼이 하이브리드 또는 멀티 방식으로 포함되어 구성됨으로서, 기기고장 및 불량이 자주 발생되는 문제점이 있었다.
또한, 입체형 디지털사이니지의 제어칩, 및 IOT통신모듈, 인터렉션 플랫폼의 내부 칩(코어)로의 접근(Access) 및 제어(Control)이 어려워 자체 테스트진단이 어렵고, 무엇보다 외부 장비 및 테스트 패턴(Test pattern)에 따른 테스트 시간이 오래 걸리는 문제점으로 인해, 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼 시장이 활성화가 안되는 문제점이 있었다.
상기의 문제점을 해결하기 위해 본 발명에서는 휴대와 이동이 용이하고, 입체 사이니지용 인터렉션 플랫폼보드 칩(코어) 사이의 연결선, 칩 자체, 칩의 기본동작에 대한 결과를 기능(Functional)별로 테스트시킬 수 있으며, 병렬 테스트를 지원하여 입체 사이니지용 인터렉션 플랫폼보드에 구성된 여러 칩(코어)를 동시에 테스트할 수 있고, 명령어 세트 기반 테스트구조로 이루어져, SoC 내부의 임베디드형 ST 프로세서를 이용하여 외부의 테스트 장비없이, 테스트를 수행시킬 수 있는 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명에 따른 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치는
사각박스 형상으로 이루어져 각 기기를 외압으로부터 보호하고 지지하는 본체(100)와,
본체의 일측에 형성되어, IOT통신모듈을 갖는 입체 사이니지용 인터렉션 플랫폼보드와 스마트 SoC 테스트모듈 사이를 연결시키는 컨넥터부(200)와,
본체의 내부공간 일측에 위치되어, 임베디드형 ST 프로세서의 제어신호에 따라 구동되면서, 컨넥터부에 연결된 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)쪽으로 임베디드형 ST 프로세서에서 전송된 테스트 신호를 보내어, 칩 사이의 연결선, 칩 자체, 칩의 기본동작에 대한 결과를 기능(Functional)별로 테스트시키는 스마트 SoC 테스트모듈(300)과,
본체의 내부공간 타측에 위치되어, 스마트 SoC 테스트모듈의 전반적인 동작을 제어하고, 스마트 SoC 테스트모듈 쪽으로 테스트 명령어를 이용하여 명령어 세트 기반의 테스트를 진행시키는 임베디드형 ST 프로세서(400)로 구성됨으로서 달성된다.
이상에서 설명한 바와 같이, 본 발명에서는
첫째, 사각박스형상으로 이루어져, 휴대와 이동이 용이하다.
둘째, 컨넥터부에 연결된 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)쪽으로 임베디드형 ST 프로세서에서 전송된 테스트 신호를 보내어, 칩 사이의 연결선, 칩 자체, 칩의 기본동작에 대한 결과를 기능(Functional)별로 테스트시킬 수 있어, 현장 맞춤형 테스트를 수행할 수가 있다.
셋째, 병렬 테스트를 지원하여 입체 사이니지용 인터렉션 플랫폼보드에 구성된 여러 칩(코어)를 동시에 테스트할 수 있고, 명령어 세트 기반 테스트구조로 이루어져, SoC 내부의 임베디드형 ST 프로세서를 이용하여 외부의 테스트 장비없이, 칩 내부 클록 속도로 테스트를 진행하여 테스트 시간을 기존보다 80% 줄일 수가 있다.
넷째, 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼의 고장, 및 에러상태를 모드화시킬 수 있어, 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼의 운용 안전성과 신뢰성을 확보할 수 있는 좋은 효과가 있다.
도 1은 본 발명에 따른 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치(1)의 구성요소를 도시한 구성도,
도 2는 본 발명에 따른 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치(1)의 구성요소를 도시한 사시도,
도 3은 본 발명에 따른 스마트 SoC 테스트모듈의 구성요소를 도시한 블럭도,
도 4는 본 발명에 따른 스마트 SoC 테스트부의 구성요소를 도시한 블럭도,
도 5는 본 발명에 따른 바운더리-스캔 레지스터(boundary-scan register)부를 통해 바운더리 스캔 셀(boundary-scan cell)의 직렬연결의 집합으로 구성되며, TAP 컨트롤러의 신호로부터 동작모드가 결정되는 것을 도시한 일실시예도,
도 6은 본 발명에 따른 TAP 컨트롤러부(323)를 통해 바운더리-스캔 레지스터(boundary-scan register)부, 바이패스 레지스터(Bypass Register)부와 연결되어, 동기화된 FSM으로 TCK와 TMS에 의해서 스테이트가 변하면서 전체 테스트 로직을 제어시키는 것을 도시한 일실시예도,
도 7은 본 발명에 따른 테스트 인터페이스부에 구성된 PISO(Parallel In Shift Out) 레지스터와 SIPO(Serial In Parallel Out)레지스터를 이용하여 메모리와 코어 사이에서 테스트 패턴을 주고받는 과정을 도시한 일실시예도,
도 8은 본 발명에 따른 임베디드형 ST 프로세서의 구성요소를 도시한 블럭도,
도 9는 본 발명에 따른 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼의 구성요소를 도시한 블럭도,
도 10은 본 발명에 따른 컨넥터부를 통해 IOT통신모듈을 갖는 입체 사이니지용 인터렉션 플랫폼보드와 스마트 SoC 테스트모듈 사이를 연결시켜, 입체 사이니지용 인터렉션 플랫폼보드의 구성요소인 입체형 디지털사이니지의 제어칩, IOT통신모듈의 칩(코어), 인터렉션 플랫폼의 칩(코어)을 테스트하는 것을 도시한 일실시예도.
도 2는 본 발명에 따른 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치(1)의 구성요소를 도시한 사시도,
도 3은 본 발명에 따른 스마트 SoC 테스트모듈의 구성요소를 도시한 블럭도,
도 4는 본 발명에 따른 스마트 SoC 테스트부의 구성요소를 도시한 블럭도,
도 5는 본 발명에 따른 바운더리-스캔 레지스터(boundary-scan register)부를 통해 바운더리 스캔 셀(boundary-scan cell)의 직렬연결의 집합으로 구성되며, TAP 컨트롤러의 신호로부터 동작모드가 결정되는 것을 도시한 일실시예도,
도 6은 본 발명에 따른 TAP 컨트롤러부(323)를 통해 바운더리-스캔 레지스터(boundary-scan register)부, 바이패스 레지스터(Bypass Register)부와 연결되어, 동기화된 FSM으로 TCK와 TMS에 의해서 스테이트가 변하면서 전체 테스트 로직을 제어시키는 것을 도시한 일실시예도,
도 7은 본 발명에 따른 테스트 인터페이스부에 구성된 PISO(Parallel In Shift Out) 레지스터와 SIPO(Serial In Parallel Out)레지스터를 이용하여 메모리와 코어 사이에서 테스트 패턴을 주고받는 과정을 도시한 일실시예도,
도 8은 본 발명에 따른 임베디드형 ST 프로세서의 구성요소를 도시한 블럭도,
도 9는 본 발명에 따른 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼의 구성요소를 도시한 블럭도,
도 10은 본 발명에 따른 컨넥터부를 통해 IOT통신모듈을 갖는 입체 사이니지용 인터렉션 플랫폼보드와 스마트 SoC 테스트모듈 사이를 연결시켜, 입체 사이니지용 인터렉션 플랫폼보드의 구성요소인 입체형 디지털사이니지의 제어칩, IOT통신모듈의 칩(코어), 인터렉션 플랫폼의 칩(코어)을 테스트하는 것을 도시한 일실시예도.
먼저, 본 발명에서 설명되는 임베디드형 ST 프로세서에서 ST는 본 출원인의 주식회사 싸인텔레콤( S IGN T ELECOM)의 이니셜을 의미합니다.
또한, 본 발명에 따른 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)는 입체형 디지털사이니지의 제어칩, IOT통신모듈의 칩(코어), 인터렉션 플랫폼의 칩(코어)를 모두 포함한다.
그리고, 본 발명에서 설명되는 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼(10)은 도 9에 도시한 바와 같이, 입체형 디지털사이니지(11), IOT통신모듈(12), 인터렉션 플랫폼모듈(13)이 포함되어 구성된다.
상기 입체형 디지털사이니지(11)는 기업들의 마케팅, 광고, 트레이닝 효과 및 고객 경험을 유도할 수 있는 커뮤니케이션 툴로 공항이나 호텔, 병원 등 공공 장소에서 방송 프로그램뿐만 아니라 특정한 정보를 3D 입체영상으로 표출시키는 역할을 한다.
상기 IOT 통신모듈(12)은 이웃하는 또 다른 입체형 디지털 사이니지로부터 3D 입체영상 표출정보와, 광고 데이터를 수신받아 실시간으로 표출시키고, 현장의 상황을 감지하여, WiFi무선인터넷망을 원격지의 관리서버쪽으로 전송시키는 역할을 한다. 이는 센서, 근거리통신모듈(지그비, RF통신), WiFi통신모듈, 제어부, 통신메모리가 포함되어 구성된다.
상기 인터렉션 플랫폼모듈(13)은 카메라에 인식된 사용자의 제스처 및 움직임에 따라 3D 입체영상표출정보 및 광고데이터가 인터렉티브하게 구동시키는 역할을 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 첨부하여 설명한다.
도 1은 본 발명에 따른 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치(1)의 구성요소를 도시한 구성도에 관한 것으로, 이는 본체(100), 컨넥터부(200), 스마트 SoC 테스트모듈(300), 임베디드형 ST 프로세서(400)로 구성된다.
먼저, 본 발명에 따른 본체(100)에 관해 설명한다.
상기 본체(100)는 사각박스 형상으로 이루어져 각 기기를 외압으로부터 보호하고 지지하는 역할을 한다.
이는 도 2에 도시한 바와 같이, 외부 측면 일측에 컨넥터부가 형성되고, 내부공간 일측에 스마트 SoC 테스트모듈이 형성되며, 내부공간 타측에 임베디드형 ST 프로세서가 형성되고, 본체의 정면상에 디스플레이부(110)가 형성되어 구성된다.
여기서, 디스플레이부는 각 기기의 구동상태와, 임베디드형 ST 프로세서에서 비교분석한 결과치를 디스플레이시키는 역할을 한다.
또한, 본 발명에 따른 본체는 방열성, 내구성, 내화성이 우수한 알루미늄합금재질로 이루어진다.
다음으로, 본 발명에 따른 컨넥터부(200)에 관해 설명한다.
상기 컨넥터부(200)는 본체의 일측에 형성되어, IOT통신모듈을 갖는 입체 사이니지용 인터렉션 플랫폼보드와 스마트 SoC 테스트모듈 사이를 연결시키는 역할을 한다.
이는 도 2에서 도시한 바와 같이, USB 포트, 핀 소켓 중 어느 하나가 선택되어 구성된다.
다음으로, 본 발명에 따른 스마트 SoC 테스트모듈(300)에 관해 설명한다.
상기 스마트 SoC 테스트모듈(300)은 본체의 내부공간 일측에 위치되어, 임베디드형 ST 프로세서의 제어신호에 따라 구동되면서, 컨넥터부에 연결된 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)쪽으로 임베디드형 ST 프로세서에서 전송된 테스트 신호를 보내어, 칩 사이의 연결선, 칩 자체, 칩의 기본동작에 대한 결과를 기능(Functional)별로 테스트시키는 역할을 한다.
이는 도 3에 도시한 바와 같이, 메모리부(310), 스마트 SoC 테스트부(320), 테스트 인터페이스부(Test Interface)(330), TAM(Test Access Mechanism)부(340)로 구성된다.
첫째, 본 발명에 따른 메모리부(310)에 관해 설명한다.
상기 메모리부(310)는 명령어, 데이터, 테스트 프로그램이 저장된다.
이는 임베디드형 ST 프로세서의 동작을 위한 프로그램, 각종 참조 데이터를 저장하며, 임베디드형 ST 프로세서의 동작에 따른 각종 데이터를 일시 저장하기 위한 워킹 메모리(working memory)를 제공한다.
둘째, 본 발명에 따른 스마트 SoC 테스트부(320)에 관해 설명한다.
상기 스마트 SoC 테스트부(320)는 임베디드형 ST 프로세서의 제어신호에 따라 구동되어, 명령어 세트를 기반으로 IEEE 1149.1, IEEE 1500 칩(코어) 테스트를 수행시키는 역할을 한다.
이는 기존의 IEEE 1149.1구조를 보완하여 IEEE 1500 코어 테스트를 지원하고, 명령어 세트 기반 테스트를 수행하도록 하기 위해, IEEE 1500인터페이스부, 스위치부, 2개의 MUX로 이루어진다.
본 발명에 따른 스마트 SoC 테스트부(320)는 입체 사이니지용 인터렉션 플랫폼보드 칩(코어) 사이의 연결선 테스트모드, 입체 사이니지용 인터렉션 플랫폼보드 칩(코어) 자체 테스트모드, 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)의 기본동작에 대한 결과를 확인모드로 나누어져 구성된다.
본 발명에 따른 스마트 SoC 테스트부(320)는 테스트 패턴을 칩 내부로 인가하여 결과 값을 확인하는 방법으로 물리적인 방법이 아닌 로직 데이터를 이용하는 방식으로 설계된다.
즉, 테스트 로직에 초점을 두고 있으며, 총 5개의 입출력 포트가 추가되어 외부 테스트 장비와 통신을 하게 되며, 테스트 명령어와 데이터가 테스트 로직으로 입력되어진다.
상기 테스트 로직을 위해 본 발명에 따른 스마트 SoC 테스트부(320)는 도 4에 도시한 바와 같이, 바운더리 스캔 레지스터(boundary-scan register)부(321), 바이패스 레지스터(Bypass Register)부(322), TAP 컨트롤러부(323)로 구성된다.
상기 바운더리 스캔 레지스터(boundary-scan register)부(321)는 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)의 입출력포트에 연결되어, 입체 사이니지용 인터렉션 플랫폼보드 칩(코어) 외부의 연결선을 테스트시키는 역할을 한다.
이는 칩 외부의 연결선 테스트를 지원하기 위해 칩의 입출력포트에 추가된다.
상기 바운더리-스캔 레지스터(boundary-scan register)부는 도 5에 도시한 바와 같이, 바운더리 스캔 셀(boundary-scan cell)의 직렬연결의 집합으로 구성되며, TAP 컨트롤러의 신호로부터 동작모드가 결정된다.
상기 바이패스 레지스터(Bypass Register)부(322)는 입체 사이니지용 인터렉션 플랫폼보드 칩(코어) 자체를 기준으로, 테스트 데이터가 입력되는 TDI와 테스트 데이터가 출력되는 TDO 사이의 최소한의 직렬 체인을 형성시키는 역할을 한다.
이는 TDI로부터 입력되는 데이터는 명령어 레지스터 또는 바운바운더리-스캔 레지스터를 거쳐서 TDO로 출력되도록 구성된다.
바이패스 레지스터는 명령어 레지스터 및 바운더리-스캔 레지스터를 통과하지 않고, TDI로부터 TDO를 직접적으로 연결시켜서 보드 상의 다른 칩으로 전달되는 테스트 데이터 이동 시간을 줄이도록 구성된다.
본 발명에 따른 바이패스 레지스터는 1개의 셀(CELL)로만 이루어져 구성된다.
상기 TAP 컨트롤러부(323)는 도 6에 도시한 바와 같이, 바운더리-스캔 레지스터(boundary-scan register)부, 바이패스 레지스터(Bypass Register)부와 연결되어, 동기화된 FSM으로 TCK와 TMS에 의해서 스테이트가 변하면서 전체 테스트 로직을 제어시키는 역할을 한다.
이는 명령어 레지스터부(323a)가 포함되어 구성된다.
상기 명령어 레지스터부(323a)는 테스트를 위한 명령어들이 TDI로부터 입력받는 곳으로 테스트모드를 결정하는 역할을 한다.
상기 명령어 레지스터는 테스트 데이터가 시프트(Shift)되는 셀과 해석(decode)되는 셀로 이루어진다.
명령어가 해석되는 동안에 시프트를 막기 위해서 두개의 영역으로 나위어져 있으며, IEEE 1149.1에서 정의되는 명령어에 따라서 바운더리 스캔 레지스터 및 관련 로직 등에 제어신호를 주게된다.
반드시 사용되어야 하는 명령어로 바이패스(BYPASS), 샘플(SAMPLE),프리로드(PRELOAD), 엑스테스트(EXTEST) 등으로 구성된다.
상기 바이패스(BYPASS)는 TDI와 TDO 사이에 바이패스 레지스터를 이용하여 최단경로를 연결하는 역할을 한다.
상기 샘플(SAMPLE)는 시스템 동작에 영향을 미치지 않고 입력과 출력단의 값을 TDO로 확인할때 사용한다.
상기 프리로드(PRELOAD)는 시스템 동작에 영향을 미치지 않고, 바운더리 스캔 레지스터에 미리 값을 입력할 때 사용한다.
상기 엑스테스트(EXTEST)는 칩 사이의 연결선을 테스트하는 것으로 TDI와 바운더리 스캔 레지스터, TDO를 차례로 직렬연결시키는 역할을 한다.
셋째, 본 발명에 따른 테스트 인터페이스부(Test Interface)(330)에 관해 설명한다.
상기 테스트 인터페이스부(Test Interface)(330)는 메모리로부터의 데이터를 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)으로 전달하기 위한 임시버퍼 및 분배 역할을 수행한다.
이는 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)으로 들어가는 테스트 패턴구조로서, 직렬로 시프트 되어 입출력되고, 메모리에 저장되는 데이터는 워드단위로 읽고 쓰인다.
따라서, 메모리로부터 테스트 패턴을 가져오기 위해서는 워드 단위의 데이터를 직렬 데이터 형식으로 출력하는 임시저장장소가 필요하다.
테스트인터페이스부는 메모리로부터 테스트 패턴을 전달받아 직렬로 코어에 분배해주고, 코어로부터 나오는 테스트 결과 값을 직렬로 전달받아 워드 형태로 메모리에 전송하는 버퍼 역할을 한다.
이를 위해서, 테스트 인터페이스부는 도 7에 도시한 바와 같이, PISO(Parallel In Shift Out) 레지스터와 SIPO(Serial In Parallel Out)레지스터를 이용하여 메모리와 코어 사이에서 테스트 패턴을 주고받는다.
상기 PISO는 병렬적으로 데이터를 동시에 입력받아서 한 비트씩 직렬로 시프트화하여 출력하는 구조를 가진다.
이와 반대로 SIPO는 한 비트씩 직렬로 데이터를 시프트하여 입력받고 병렬적으로 데이터를 동시에 출력한다.
본 발명에 따른 테스트인터페이스부는 임베디드 프로세서에 의해서 발생한 신호들에 의해서 제어되고, PISO와 SIPO의 시프트 동작은 WSC의 ShiftWR에 의해서 이루어진다.
그리고, 여러개의 PISO 및 SIPO가 각각 직렬로 연결되어 하나의 시프트 레지스터로 사용할 수 있다.
즉, 4개의 32비트 PISO는 한개의 128비트 시프트 레지스터처럼 동작할 수 있다.
테스트인터페이스부는 임베디드 프로세서와 컨트롤러로부터 신호를 전달받아서 메모리로부터 데이터를 읽고, 메모리에 데이터를 쓰고, 데스트 패턴을 전달하는 동작을 수행한다.
데이터를 메모리로부터 가져올 때는 임베디드 프로세서로부터 PISO_bus_enalbe신호와 어느 PISO에 적재할 것인지를 나타내는 PISO_select신호를 전달받아 시스템 버스를 통해 해당 PISO에 데이터를 적재한다.
SIPO에 있는 데이터를 메모리에 전송할 때는 SIPO_bus_enable, 신호와 SIPO_select 신호를 전달받아서 이루어진다.
테스트 패턴을 코어로 전달할때는 SoC컨트롤러로부터 ShiftWR 신호를 이용하여 시프트 동작을 수행한다. 이때 PISO_shfit_enable 신호를 이용하여 PISO를 직렬 연결하여 시프트 레지스터로 사용할지 아니면, 각각 TAM에 연결하여 병렬모드로 사용할 지를 결정한다. 반대로 코어로부터 테스트 결과를 전달받을 때는 SIPO_shift_enable 신호로 SIPO의 직렬연결 또는 병렬연결 모드를 결정한다.
넷째, 본 발명에 따른 TAM부(340)에 관해 설명한다.
상기 TAM부(340)는 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)으로의 병렬적인 테스트 패턴 입출력이 되도록 임베디드형 ST 프로세서와 테스트 인터페이스부 사이에서 가교역할을 수행하는 역할을 한다.
이는 S-TAM으로 구성된다.
여기서, S-TAM은 트리 스테이트(Tri-state) 게이트로 구성된다.
상기 S-TAM은 임베디드형 ST 프로세서와 테스트 인터페이스부 사이에서 데이터의 입출력을 제어한다.
상기 S-TAM은 TAM 버스 한개당 트리 스테이트(Tri-state) 게이트가 사용되어 임베디드형 ST 프로세서와 연결된다.
입체 사이니지용 인터렉션 플랫폼보드 칩(코어)로 입력되는 데이터는 TAM IN 버스와 연결된 트리 스테이트(Tri-state) 게이트가 제어하고, 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)로 나가는 데이터는 TAM OUT 버스와 연결된 트리 스테이트(Tri-state) 게이트가 제어한다.
본 발명에 따른 S-TAM로 이루어진 TAM부(340)는 TAM 버스 공유를 기반으로 하여 여러 코어에 테스트 패턴을 동시에 전달시킬 수 있는 특성을 가진다.
즉, 여러 칩(코어)가 같은 TAM 버스를 공유하여 동시에 같은 테스트 패턴을 전달받아 동시에 테스트가 가능하고, 이러한 테스트 패턴 공유방식은 브로드캐스트 방식에 기반을 두고 설계되어, SoC 테스트 스케쥴링에서 빈번히 발생되는 테스트 버스 분배의 자원문제를 해결할 수가 있다.
상기 S-TAM의 트리 스테이트(Tri-state) 게이트는 활성화(enable)신호를 통해서 데이터가 통과하도록 구성된다.
이러한 활성화 신호는 명령어 레지스터부를 통해 제어된다.
다음으로, 본 발명에 따른 임베디드형 ST 프로세서(400)에 관해 설명한다.
상기 임베디드형 ST 프로세서(400)는 본체의 내부공간 타측에 위치되어, 스마트 SoC 테스트모듈의 전반적인 동작을 제어하고, 스마트 SoC 테스트모듈 쪽으로 테스트 명령어를 이용하여 명령어 세트 기반의 테스트를 진행시키는 역할을 한다.
이는 테스트 환경을 구축하고, 테스트 결과 값도 수집하여 전체적인 테스트수행을 종합적으로 관리한다.
또한, 명령어 세트 기반 테스트에서 중요한 핵심으로 테스트 프로그램을 실행시켜 전체적인 테스트 과정을 제어하고 테스트 결과값을 분석하여 코어의 이상유무를 결정하도록 구성된다.
그리고, TMS생성, 로드(Load), 스토어(Store) 명령어를 이용하여 테스트 인터페이스부를 제어하고, TDI와 TMS 입력단의 MUX를 제어함으로서 외부테스트 장비없이 IEEE 1500 표준에 맞는 테스트를 진행한다.
즉, 테스트 인터페이스부 출력신호로서, SIPO_select신호, SIPO_bus_enable신호, SIPO_shift_enable 신호, PISO_select신호, PISO_bus_enable신호, PISO_shift_enable신호로 구성되고, TMS부 출력신호로서, TMS_from_processor신호가 구성되며, MUX부 출력신호로서, mux_enable신호가 구성된다.
상기 임베디드형 ST 프로세서(400)는 도 8에 도시한 바와 같이, TMS 생성부(410), 로드(Load)부(420), 스토어(Store)부(430)로 구성된다.
상기 TMS 생성부(410)는 TMS 신호를 발생하여 TAP 컨트롤러부를 제어하는 역할을 한다.
이는 MUX 제어신호인 mux_enable 신호를 발생하여 MUX를 제어하고 동시에 TMS 패턴을 생성하여 TAP 컨트롤러부를 제어하게 된다.
또한, 테스트 인터페이스부의 PISO/SIPO 레지스터의 직렬모드와 병렬모드를 결정하는 PISO_shift_enable 및 SIPO_shift_enable 신호를 발생한다.
정해진 TMS 패턴을 생성하기 위해서 임베디드형 ST 프로세서의 GPR을 활요함으로써 하드웨어 리소스를 최소화하도록 설계된다.
상기 TMS 신호는 tms_length 만큼 정해진 GPR에서 생성되며 생성되는 동안 파이프라인 stall(스톨) 및 polling(폴링)을 지원하여 다른 명령어 동작에 영향을 미치지않으며 효과적인 연산 수행이 가능한 특성을 가진다.
상기 로드(Load)부(420)는 메모리부로부터 테스트 패턴을 PISO 레지스터로 전달시키는 역할을 한다.
즉, PISO_bus_enable 신호가 PISO 레지스터와 시스템 버스 사이를 연결시켜준다.
메모리 연산 특성상 파이프라인이 스톨(stall) 및 폴링(Polling)되며, 1,4,8,16개의 메모리 데이터를 한번에 전송할 수 있는 버스트 모드를 지원한다.
상기 스토어(Store)부(430)는 SIPO 레지스터로부터 저장된 테스트 결과값을 메모리부로 전송시키는 역할을 한다.
이는 버스트 모드를 지원한다.
즉, 버스트 모드를 사용시 로드부와 마찬가지로 SIPO_select 값이 자동으로 갱신되고, 파이프라인 스톨(stall) 및 폴링(Polling)을 사용한다.
또한, SIPO_bus_enable 신호를 제어하여 SIPO와 시스템 버스사이를 연결시킨다.
또한, 본 발명에 따른 임베디드형 ST 프로세서는 비교분석부(Compare)(440)가 포함되어 구성된다.
상기 비교분석부(Compare)(440)는 테스트 결과값의 이상유무를 분석한 후, 그 결과치를 본체의 디스플레이부 상에 표출시키는 역할을 한다.
이하, 본 발명에 따른 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치의 구체적인 동작과정을 설명한다.
먼저, 도 10에 도시한 바와 같이, 컨넥터부를 통해 IOT통신모듈을 갖는 입체 사이니지용 인터렉션 플랫폼보드와 스마트 SoC 테스트모듈 사이를 연결시킨다.
다음으로, 스마트 SoC 테스트모듈이 임베디드형 ST 프로세서의 제어신호에 따라 구동되면서, 컨넥터부에 연결된 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)쪽으로 임베디드형 ST 프로세서에서 전송된 테스트 신호를 보낸다.
즉, 임베디드형 ST 프로세서의 제어신호에 따라 메모리부에 저장된 테스트 프로그램을 실행시킨다.
이어서, 임베디드형 ST 프로세서의 로드부를 통해 테스트 준비 데이터를 메모리부로부터 가져온다.
이어서, 로드부를 실행하여 테스트 패턴을 PISO에 적재시킨다.
이어서, TMS생성부를 실행시켜 TMS 패턴을 발생시킨다.
이어서, 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)쪽으로 테스트신호를 보낸다.
다음으로, 임베디드형 ST 프로세서의 스토어부를 실행하여 SIPO에 저장되어 있는 테스트 결과값을 메모리로 전달시킨다.
끝으로, 임베디드형 ST 프로세서의 비교분석부를 실행하여, 테스트 결과치의 이상유무를 분석한 후, 그 분석한 결과치를 디스플레이부상에 표출시킨다.
1 : 인터렉션 플랫폼용 스마트 SoC 테스트장치
100 : 본체 200 : 컨넥터부
300 : 스마트 SoC 테스트모듈 400 : 임베디드형 ST 프로세서
100 : 본체 200 : 컨넥터부
300 : 스마트 SoC 테스트모듈 400 : 임베디드형 ST 프로세서
Claims (5)
- 사각박스 형상으로 이루어져 각 기기를 외압으로부터 보호하고 지지하는 본체(100)와,
본체의 일측에 형성되어, IOT통신모듈을 갖는 입체 사이니지용 인터렉션 플랫폼보드와 스마트 SoC 테스트모듈 사이를 연결시키는 컨넥터부(200)와,
본체의 내부공간 일측에 위치되어, 임베디드형 ST 프로세서의 제어신호에 따라 구동되면서, 컨넥터부에 연결된 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)쪽으로 임베디드형 ST 프로세서에서 전송된 테스트 신호를 보내어, 칩 사이의 연결선, 칩 자체, 칩의 기본동작에 대한 결과를 기능(Functional)별로 테스트시키는 스마트 SoC 테스트모듈(300)과,
본체의 내부공간 타측에 위치되어, 스마트 SoC 테스트모듈의 전반적인 동작을 제어하고, 스마트 SoC 테스트모듈 쪽으로 테스트 명령어를 이용하여 명령어 세트 기반의 테스트를 진행시키는 임베디드형 ST 프로세서(400)로 이루어지고,
상기 스마트 SoC 테스트모듈(300)은
명령어, 데이터, 테스트 프로그램이 저장되는 메모리부(310)와,
임베디드형 ST 프로세서의 제어신호에 따라 구동되어, 명령어 세트를 기반으로 IEEE 1149.1, IEEE 1500 칩(코어) 테스트를 수행시키는 스마트 SoC 테스트부(320)와,
메모리로부터의 데이터를 입체 사이니지용 인터렉션 플랫폼보드 칩(코어)으로 전달하기 위한 임시버퍼 및 분배 역할을 수행하는 테스트 인터페이스부(Test Interface)(330)와,
입체 사이니지용 인터렉션 플랫폼보드 칩(코어)으로의 병렬적인 테스트 패턴 입출력이 되도록 임베디드형 ST 프로세서와 테스트 인터페이스부 사이에서 가교역할을 수행하는 TAM부(340)로 구성되는 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치에 있어서,
상기 테스트 인터페이스부(Test Interface)(330)는
PISO(Parallel In Shift Out) 레지스터와 SIPO(Serial In Parallel Out)레지스터를 이용하여 메모리와 입체 사이니지용 인터렉션 플랫폼보드 칩(코어) 사이에서 테스트 패턴을 주고받도록 구성되고,
상기 PISO는 병렬적으로 데이터를 동시에 입력받아서 한 비트씩 직렬로 시프트화하여 출력하는 구조로 구성되는 것을 특징으로 하는 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치. - 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150111771A KR101634066B1 (ko) | 2015-08-07 | 2015-08-07 | 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150111771A KR101634066B1 (ko) | 2015-08-07 | 2015-08-07 | 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101634066B1 true KR101634066B1 (ko) | 2016-06-28 |
Family
ID=56366373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150111771A KR101634066B1 (ko) | 2015-08-07 | 2015-08-07 | 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101634066B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180056412A (ko) * | 2016-11-18 | 2018-05-28 | 가톨릭대학교 산학협력단 | 사물인터넷 및 디지털 사이니지 기술이 융합된 스마트 사이니지 시스템 |
| KR101935253B1 (ko) | 2017-06-30 | 2019-01-04 | (주)파이브텍 | F-IoT형 디지털 사이니지 시설물의 환경감지를 통한 스마트 보안·모니터링장치 및 방법 |
| CN113656232A (zh) * | 2021-08-23 | 2021-11-16 | 北京炬力北方微电子股份有限公司 | Soc芯片高速串行差分总线的系统级测试装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070069257A (ko) * | 2005-12-28 | 2007-07-03 | 매그나칩 반도체 유한회사 | 내장된 코어 회로부에 대한 테스트를 수행하는 시스템-온칩 |
| KR20110052205A (ko) * | 2009-11-12 | 2011-05-18 | 삼성전자주식회사 | 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법 |
| KR20150085401A (ko) | 2014-01-15 | 2015-07-23 | 엘지전자 주식회사 | 안경형 단말기 및 안경형 단말기와 사이니지를 포함하는 시스템 |
-
2015
- 2015-08-07 KR KR1020150111771A patent/KR101634066B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070069257A (ko) * | 2005-12-28 | 2007-07-03 | 매그나칩 반도체 유한회사 | 내장된 코어 회로부에 대한 테스트를 수행하는 시스템-온칩 |
| KR20110052205A (ko) * | 2009-11-12 | 2011-05-18 | 삼성전자주식회사 | 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법 |
| KR20150085401A (ko) | 2014-01-15 | 2015-07-23 | 엘지전자 주식회사 | 안경형 단말기 및 안경형 단말기와 사이니지를 포함하는 시스템 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180056412A (ko) * | 2016-11-18 | 2018-05-28 | 가톨릭대학교 산학협력단 | 사물인터넷 및 디지털 사이니지 기술이 융합된 스마트 사이니지 시스템 |
| KR102023070B1 (ko) | 2016-11-18 | 2019-11-04 | 가톨릭대학교 산학협력단 | 사물인터넷 및 디지털 사이니지 기술이 융합된 스마트 사이니지 시스템 |
| KR101935253B1 (ko) | 2017-06-30 | 2019-01-04 | (주)파이브텍 | F-IoT형 디지털 사이니지 시설물의 환경감지를 통한 스마트 보안·모니터링장치 및 방법 |
| CN113656232A (zh) * | 2021-08-23 | 2021-11-16 | 北京炬力北方微电子股份有限公司 | Soc芯片高速串行差分总线的系统级测试装置 |
| CN113656232B (zh) * | 2021-08-23 | 2024-02-06 | 北京炬力北方微电子股份有限公司 | Soc芯片高速串行差分总线的系统级测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103853639B (zh) | 自测试系统和用于自测试功能逻辑模块的方法 | |
| CN101147077B (zh) | 于多核心集成电路中的同步核心测试 | |
| US8639981B2 (en) | Flexible SoC design verification environment | |
| CN108595298A (zh) | 一种芯片测试系统及方法 | |
| JP2017194483A (ja) | マルチｉｃデバイスをテストするための方法および装置 | |
| CN101329385B (zh) | 一种片上系统的调测系统、调测方法以及片上系统 | |
| CN107077409B (zh) | 用于在电子系统中进行多接口调试的方法和装置 | |
| CN101141317B (zh) | 用于多jtag链的自动测试装置及方法 | |
| US20120131403A1 (en) | Multi-chip test system and test method thereof | |
| KR101634066B1 (ko) | 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치 | |
| CN103154906B (zh) | 用于执行存储器转储的方法和设备 | |
| CN100440805C (zh) | 一种atca中jtag器件远程维护的方法及系统 | |
| JP2004522169A (ja) | 電子回路最適並列検査アクセス方法及び装置 | |
| CN102968377A (zh) | 一种基于虚拟机技术的机载软件系统测试通用平台 | |
| CN103376340B (zh) | 一种转接板、多平台串行测试系统及方法 | |
| US10126362B2 (en) | Controlling a test run on a device under test without controlling the test equipment testing the device under test | |
| EP0862115B1 (en) | Trigger sequencing controller | |
| CN110321292A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
| JP6297091B2 (ja) | 電子システムならびにシステム診断回路およびその動作方法 | |
| US20190362662A1 (en) | Display device and testing method for display panel | |
| CN109917277A (zh) | 虚拟测试方法、装置、设备及存储介质 | |
| CN108885573A (zh) | 安全装置 | |
| CN101065679B (zh) | 集成电路及用于测试多tap集成电路的方法 | |
| CN105518475B (zh) | 柔性接口 | |
| US20150039950A1 (en) | Apparatus for capturing results of memory testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |