CN103376340B - 一种转接板、多平台串行测试系统及方法 - Google Patents

一种转接板、多平台串行测试系统及方法 Download PDF

Info

Publication number
CN103376340B
CN103376340B CN201310278045.0A CN201310278045A CN103376340B CN 103376340 B CN103376340 B CN 103376340B CN 201310278045 A CN201310278045 A CN 201310278045A CN 103376340 B CN103376340 B CN 103376340B
Authority
CN
China
Prior art keywords
xdp
test
mainboard
keyset
tested device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310278045.0A
Other languages
English (en)
Other versions
CN103376340A (zh
Inventor
张迎华
李华
陈佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dawning Information Industry Beijing Co Ltd
Dawning Information Industry Co Ltd
Original Assignee
Dawning Information Industry Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dawning Information Industry Beijing Co Ltd filed Critical Dawning Information Industry Beijing Co Ltd
Priority to CN201310278045.0A priority Critical patent/CN103376340B/zh
Publication of CN103376340A publication Critical patent/CN103376340A/zh
Application granted granted Critical
Publication of CN103376340B publication Critical patent/CN103376340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种转接板,包括多个串行接口XDP,每个XDP接口包括TDI输入信号pin和TDO输出信号pin,所述多个XDP接口通过TDI输入信号pin和TDO输出信号pin顺序连接。本发明还提供了一种多平台串行测试系统,包括上述转接板和一测试工具,转接板的其中一个XDP接口与测试工具相连。本发明还提供了一种利用上述测试系统对被测装置进行测试的方法。采用本发明提供的技术方案,通过测试软件自动测试功能,可以实现一次性完成所需测试项目的目的,测试人员可以合理安排测试时间,并在一定程度上缩短了测试周期,提高了产品的研发速度。

Description

一种转接板、多平台串行测试系统及方法
技术领域
本发明涉及电路板信号完整性测试领域,尤其涉及一种转接板、多平台串行测试系统及方法。
背景技术
对于服务器、工作站或者个人电脑来说,主板是其中最关键的部件,而CPU是其中最核心的部件,CPU负责整个系统的运算和处理能力,在一定程度上决定着系统的性能好坏。对于服务器来说,为了提高系统整体性能,出现了双路、四路、以及将更多颗CPU集成在一块主板上的设计,为协调多颗CPU之间的任务和运算,就需要彼此之间通过一定的总线进行连接,对于Intel平台来说,即为Quick Path Interconnect(QPI)高速总线。QPI高速总线的信号质量,也决定着CPU性能的发挥,从而决定整个系统的运算处理性能。相应地,在主板设计完成后,需要对QPI总线的信号质量进行测试,确保设计满足要求,能够提供预期的性能。
目前Intel提供QPI测试的方法和工具,主要包括主板预留XDP接口,硬件连接设备,以及测试软件三个部分。1)主板上预留XDP接口,作为获取CPU内部信息和进行相关设置的通信接口。XDP接口采用边界扫描的基本原理,可以将平台上的所有CPU连接起来,从而实现对所有CPU的控制和信息读取。2)硬件连接设备,负责连接待测主板的XDP接口和测试主机,作为信息传输的通道,和设置主板的控制部分。3)测试软件,安装在测试主机上,负责解析获取到的主板信息并显示有效信息和数据,同时运行测试压力软件,并发出相关测试命令。
QPI信号的测试,耗费时间特别长。每个平台根据CPU个数的不同,需要测试多组QPI端口,每个端口均需分别测试发送端和接收端;且由于测试性质要求,需要进行多块平台多种配置的测试,对结果进行统计分析。因此一次QPI信号的测试,需要大量时间来完成。而在每一个测试情况改变时(比如测试发送端改为接收端,测试端口0改为端口1,测试主板1改为测试主板2等等),均需要测试人员手动进行更改,因此测试过程中需要测试人员时刻关注测试进展并在适当的时候继续下一个测试。由于测试本身时间需要很长,且测试子项完成后,需要手动启动下一项测试,因此需要测试人员时刻关注测试进展,在工作日完成大部分测试。QPI高速信号测试需要充分进行,占用很长时间。目前测试软件本身提供了顺序测试设置功能,但仅限于当前测试主板上的一些测试项目顺序进行测试。
发明内容
针对现有技术中存在的技术问题,本发明提供了一种转接板,技术方案如下:
一种转接板,包括多个串行接口XDP,每个XDP接口包括TDI输入信号pin和TDO输出信号pin,其特征在于,所述多个XDP接口通过TDI输入信号pin和TDO输出信号pin顺序连接。
本发明还提供了一种多平台串行测试系统,包括上述转接板以及一测试工具,所述转接板的其中一个XDP接口与所述测试工具相连。
优选的,所述转接板的其中一个XDP接口与所述测试工具通过短线缆连接。
本发明还提供了一种利用上述多平台串行测试系统对被测装置进行测试的方法,其中被测装置为顺次连接的多块主板,该方法包括如下步骤:
将所述被测装置的Power_OK信号pin连接到所述转接板,所述被测装置与所述转接板使用同一电源;将被测装置中的每块主板的XDP接口与相应的一个转接板的XDP接口相连;对所述被测装置进行上电操作,进行自动化测试,得到测试结果。
优选的,所述被测装置的XDP接口与所述转接板的XDP接口通过短线缆进行连接,并传输XDP信号。
优选的,每块主板上具有预留接口,用于与后面串接的主板连接以传输Power_OK信号。
优选的,还可以在每块主板上进行rework操作,焊接飞线连接后面串接的主板以传输Power_OK信号。
优选的,在对所述被测装置进行上电操作后,在进行自动化测试之前,还包括对所需运行的测试项目进行设置。
优选的,在所述进行自动化测试之后,还包括对所述测试结果进行分析,并生成测试报告。
本发明提供的转接板、多平台串行测试系统及方法,不仅可以一次性完成所需测试项目,解放了测试人员的时间安排,还在一定程度上缩短了测试周期,提高了产品的研发速度。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
图1是本发明实施例的转接板的结构示意图;
图2是本发明实施例的测试系统与被测装置的连接示意图。
具体实施方式
以下结合说明书附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明,并且在不冲突的情况下,本发明的实施例及实施例中的特征可以相互组合。
QPI高速信号的常规测试,使用的XDP接口,利用边界扫描原理,控制信号为并行,比如测试模式选择TMS、复位信号TRST等,数据信号为串行,TDI信号为输入信号,TDO信号为输出信号。
目前进行芯片内部测试一般采用JTAG(Joint Test Action Group,联合测试行动小组)国际标准测试协议,具有JTAG口的芯片都有如下JATG引脚定义:
TCK--测试时钟输入;
TDI—测试数据输入;
TDO—测试数据输出;
TMS—测试模式选择,用来设置JTAG口处于某种特定的测试模式;
可选引脚TRST—测试复位,输入引脚,低电平有效。
XDP是一个串行接口,其中有两个信号pin,分别为TDI输入信号pin和TDO输出信号pin,XDP接口是类似JTAG的串行信号方式。
本发明提供了一种转接板,如图1所示,转接板上具有多个XDP接口,多个XDP接口的具体连接方式为:
第一个XDP接口的TDO信号pin与第二个XDP接口的TDI信号pin相连接,第二个XDP接口的TDO信号pin与第三个XDP接口的TDI信号pin相连接,…,依此类推。
基于同一发明构思,本发明还提供了一种多平台串行测试系统,包括上述转接板和一个测试工具,该转接板上其中一个XDP接口与测试工具相连接。
其中,转接板上XDP接口与测试工具的连接方式可以采用短线缆连接,还可以采用现有技术中其他连接方式。其中,本发明所说的测试工具指的是现有技术中常用的测试工具,本发明在此不再赘述。
基于同一发明构思,本发明还提供了一种利用上述多平台串行测试系统对被测装置进行测试的方法,主要技术方案如下:
其中,被测装置可以是多块主板,且各主板都是同一型号的主板,现有技术中主板的CPU上都有TDI信号pin和TDO信号pin,用于通过XDP接口传输和控制CPU内部的寄存器信息。
本发明下面就以多块主板为例进行说明,具体连接方式如图2所示。
当被测装置为多块主板时,将每块主板通过主板上的TDI输入信号pin和TDO输出信号pin顺次连接,例如,第一块主板的TDO输出信号pin与第二块主板的TDI输入信号pin相连接,第二块主板的TDO输出信号pin与第三块主板的TDI输入信号pin相连,依此类推。
利用TDI和TDO信号pin串行连接的情况,将多块主板的CPU进行上述连接,类似于多颗CPU在一块主板上的拓扑情况,在这一条链路上,可以读取到每一块CPU内部的信息。相对应的,在测试软件中,将预先设置的CPU拓扑图,扩展为多颗CPU的拓扑情况,从测试软件端看来,被测装置是一个有多颗CPU的大主板,可以正常进行QPI的测试,只要将实际并未通过QPI总线连接的、彼此无数据关系的CPU之间的QPI信号测试去掉,即可满足测试。
根据上述方式将被测装置的多块主板连接起来以后,再将被测装置与转接板相连,也即将上述有多颗CPU的大主板与转接板进行连接。由于信号质量要求,一般通过短线缆传输XDP信号,将每块主板上的XDP接口和转接板上的XDP接口相连接。
另外,在测试过程中,软件在每一项测试之前会控制待测平台重启。此转接板需要实现让所有连接的主板同步进行上下电和重启功能。因此在信号转接板上,需将多块主板的电源和Power_OK信号使用一定方式连接起来,将被测装置中其中一块主板作为主平台,测试软件的识别和确定测试进度,由此主板的状态来确定。因此,为配合这种设计,主板上和转接板上需要:
1.将被测装置中多块主板的电源连接到转接板上,统一进行供电,可以实现多个测试平台的同步上下电;
本发明所说的测试平台指的是被测装置中的主板,对连接关系中选定其中一块主板称之为主平台,比如将第一块主板作为主平台。
2.以第一块主板为主,也即主平台,第一块主板上可以预留一个接口,也就是增加一个“与”信号的预留,或者在原先主板上通过焊接飞线来进行修改电路rework操作,以用来判断顺次连接的第二块主板是否Power_OK信号已变高。同理,在第二块主板上通过上述方式来判断顺次连接的第三块主板是否Power_OK信号已变高,依此类推,直至最后一块主板。
其中,采用主板预留一个接口,也就是增加一个“与”信号的预留的方式,具体为:主平台也即第一块主板上,需要先预留一个“与”运算的元件,在默认状态下,一端为该主板Power_OK信号,另一端为“1”,其得到的结果即为原始Power_OK信号,可以保证主板的正常功能;在测试状态下的时候,另一端的“1”切换为由转接板引出的其他主板的Power_OK信号综合运算后的信号,此时该主板,将需要所有主板的Power_OK信号均有效后,才完成Power_OK状态,正常上电。
其中,Power_OK信号为主板上的一个逻辑判断,当主板上几个主要的电平被检测为都达到预定值时,主板上的Power_OK信号将变高,表示主板已上电、可以工作。
若第N块主板Power_OK信号变高,则表示第N+1块主板的上电工作均已正常完成。而当作为主平台的第一块主板的Power_OK信号变高时,则表示后面串接的其他主板都已经上电完成。
通过以上过程将被测装置的多块主板连接完成、将被测装置与转接板连接完成、将转接板与测试工具连接完成以后,本发明的测试过程如下所示:
对主板上电,运行测试软件,根据实际CPU的总数,对软件进行配置确认CPU的连接拓扑,测试确认XDP链路正常后,测试人员可以对需要的测试项目设置需运行的测试程序,其中主要涉及的是QPI链路的误码率测试和信号margin测试,在测试过程中,软件会根据所设置的测试程序依次运行设置的测试项目,并保留每个测试项目的结果数据。
当测试完毕后,测试人员整理所有的测试结果,进行记录、分析和备份等工作,并提交测试报告,完成测试。此部分操作内容也可以由软件实现,至此,本发明的利用多平台串行测试系统进行测试的过程结束。
本发明利用现有的测试工具和测试方法,通过设计一个转接板,将功能扩展,可以同时连接多块待测主板,以串行方式完成一系列所需进行的测试,测试自行进行,无需测试人员时刻关注的设置调整,节省测试人员的投入;同时,可以较为有效的利用非工作日的时间,大大缩短了测试时间,提高测试效率,缩短项目周期。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则以内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (8)

1.一种多平台串行测试系统,其特征在于,包括转接板以及一测试工具,所述转接板包括多个串行接口XDP,每个串行接口XDP包括TDI输入信号pin和TDO输出信号pin,所述多个串行接口XDP通过TDI输入信号pin和TDO输出信号pin顺序连接;所述转接板的其中一个串行接口XDP与所述测试工具相连,在对被测装置进行测试时,所述被测装置为顺次连接的多块主板,所述被测装置中的每块主板的串行接口XDP与相应的一个转接板的串行接口XDP相连。
2.如权利要求1所述的测试系统,其特征在于,所述转接板的其中一个串行接口XDP与所述测试工具通过短线缆连接。
3.一种利用如权利要求1所述的测试系统对被测装置进行测试的方法,其中被测装置为顺次连接的多块主板,该方法包括如下步骤:
将所述被测装置的Power_OK信号pin连接到所述转接板,所述被测装置与所述转接板使用同一电源;
将被测装置中的每块主板的串行接口XDP与相应的一个转接板的串行接口XDP相连;
对所述被测装置进行上电操作,进行自动化测试,得到测试结果。
4.如权利要求3所述的测试方法,其特征在于,所述被测装置的串行接口XDP与所述转接板的串行接口XDP通过短线缆进行连接,并传输XDP信号。
5.如权利要求3或4所述的测试方法,其特征在于,每块主板上具有预留接口,用于与后面串接的主板连接以传输Power_OK信号。
6.如权利要求3或4所述的测试方法,其特征在于,在每块主板上进行rework操作,焊接飞线连接后面串接的主板以传输Power_OK信号。
7.如权利要求3所述的测试方法,其特征在于,在对所述被测装置进行上电操作之后,在进行自动化测试之前,还包括:对所需运行的测试项目进行设置。
8.如权利要求3所述的测试方法,其特征在于,在所述进行自动化测试之后,还包括:对所述测试结果进行分析,并生成测试报告。
CN201310278045.0A 2013-07-04 2013-07-04 一种转接板、多平台串行测试系统及方法 Active CN103376340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310278045.0A CN103376340B (zh) 2013-07-04 2013-07-04 一种转接板、多平台串行测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310278045.0A CN103376340B (zh) 2013-07-04 2013-07-04 一种转接板、多平台串行测试系统及方法

Publications (2)

Publication Number Publication Date
CN103376340A CN103376340A (zh) 2013-10-30
CN103376340B true CN103376340B (zh) 2016-12-28

Family

ID=49461770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310278045.0A Active CN103376340B (zh) 2013-07-04 2013-07-04 一种转接板、多平台串行测试系统及方法

Country Status (1)

Country Link
CN (1) CN103376340B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646140B (zh) * 2013-12-05 2017-02-08 浪潮电子信息产业股份有限公司 一种基于numa计算机体系结构的xdp设计方法
CN104484248A (zh) * 2014-11-28 2015-04-01 英业达科技有限公司 计算机主板上电故障的诊断方法及装置
CN105467256A (zh) * 2015-05-14 2016-04-06 华润赛美科微电子(深圳)有限公司 芯片测试分选方法
CN105141443B (zh) * 2015-07-23 2018-06-19 浪潮(北京)电子信息产业有限公司 服务器测试系统和接口配置方法
CN107271729A (zh) * 2017-06-12 2017-10-20 上海华岭集成电路技术股份有限公司 一种测试通用转接接口
CN107454382A (zh) * 2017-06-14 2017-12-08 深圳天珑无线科技有限公司 摄像头的测试组件及测试方法
CN108107351A (zh) * 2017-12-06 2018-06-01 西安智多晶微电子有限公司 Jtag调试器的调试方法、调试器及系统
CN114443378B (zh) * 2021-12-17 2024-02-23 苏州浪潮智能科技有限公司 服务器信号测试系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1781082A (zh) * 2003-03-25 2006-05-31 英特尔公司 高性能串行总线测试方法
CN101324653A (zh) * 2008-07-24 2008-12-17 杭州华三通信技术有限公司 边界扫描测试连接装置、方法以及系统
CN101937382A (zh) * 2010-09-02 2011-01-05 中国电子科技集团公司第三十八研究所 基于jtag的多片微处理器同步调试方法
CN102944831A (zh) * 2012-11-22 2013-02-27 复旦大学 自动化测试中扩展输入输出通道的方法
CN102998614A (zh) * 2012-12-14 2013-03-27 中船重工(武汉)凌久电子有限责任公司 可实现dsp单板或多板jtag调试的系统及调试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325517A (zh) * 2008-07-07 2008-12-17 中兴通讯股份有限公司 一种通信系统设备及其检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1781082A (zh) * 2003-03-25 2006-05-31 英特尔公司 高性能串行总线测试方法
CN101324653A (zh) * 2008-07-24 2008-12-17 杭州华三通信技术有限公司 边界扫描测试连接装置、方法以及系统
CN101937382A (zh) * 2010-09-02 2011-01-05 中国电子科技集团公司第三十八研究所 基于jtag的多片微处理器同步调试方法
CN102944831A (zh) * 2012-11-22 2013-02-27 复旦大学 自动化测试中扩展输入输出通道的方法
CN102998614A (zh) * 2012-12-14 2013-03-27 中船重工(武汉)凌久电子有限责任公司 可实现dsp单板或多板jtag调试的系统及调试方法

Also Published As

Publication number Publication date
CN103376340A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
CN103376340B (zh) 一种转接板、多平台串行测试系统及方法
CN103853639B (zh) 自测试系统和用于自测试功能逻辑模块的方法
US8997034B2 (en) Emulation-based functional qualification
CN100573537C (zh) 一种soc芯片系统级验证系统及方法
CN101141317B (zh) 用于多jtag链的自动测试装置及方法
CN105738854A (zh) 智能电表嵌入式应用的模拟存储器测试板系统及测试方法
CN206400286U (zh) 一种基于硬件在环设备的测试系统
CN101499937A (zh) 一种基于fpga的软硬件协同仿真验证系统及方法
CN108983077B (zh) 一种基于jtag链路的电路板测试系统及测试方法
CN104656632A (zh) 飞行器半物理仿真试验的集成接口测试系统及检测方法
CN107608846B (zh) 一种针对fpga内嵌tap接口的调试链路及调试方法
CN101102566B (zh) 一种手机jtag调试接口信号设计方法及其调试方法
CN104484248A (zh) 计算机主板上电故障的诊断方法及装置
US20090248390A1 (en) Trace debugging in a hardware emulation environment
CN104569794A (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN114325333A (zh) 一种高效率规范化的soc系统级验证方法及装置
CN110321292A (zh) 芯片测试方法、装置、电子设备及计算机可读存储介质
CN204789908U (zh) 基于LabVIEW的电路板自动测试系统
CN112596743B (zh) 一种基于jtag接口的军用fpga通用重构电路
CN112732508A (zh) 一种基于Zynq的可配置通用IO测试系统及测试方法
CN101902368A (zh) 模拟批量瘦客户机操作的web性能测试方法及其测试系统
CN115496018A (zh) 一种SoC芯片多版本验证方法、装置及设备
CN101140314A (zh) 现场可编程门阵列布线信道验证方法及系统
CN113268386B (zh) 一种系统软件和鉴定级原理样机用调试系统
CN114611445A (zh) 基于FPGA原型的SoC软硬件协同验证系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220728

Address after: 100089 building 36, courtyard 8, Dongbeiwang West Road, Haidian District, Beijing

Patentee after: Dawning Information Industry (Beijing) Co.,Ltd.

Patentee after: DAWNING INFORMATION INDUSTRY Co.,Ltd.

Address before: 100193 No. 36 Building, No. 8 Hospital, Wangxi Road, Haidian District, Beijing

Patentee before: Dawning Information Industry (Beijing) Co.,Ltd.