CN114611445A - 基于FPGA原型的SoC软硬件协同验证系统及方法 - Google Patents

基于FPGA原型的SoC软硬件协同验证系统及方法 Download PDF

Info

Publication number
CN114611445A
CN114611445A CN202210316089.7A CN202210316089A CN114611445A CN 114611445 A CN114611445 A CN 114611445A CN 202210316089 A CN202210316089 A CN 202210316089A CN 114611445 A CN114611445 A CN 114611445A
Authority
CN
China
Prior art keywords
soc
verification
board
test
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210316089.7A
Other languages
English (en)
Inventor
王红霞
刘鸿瑾
王宏
张绍林
李宾
王小波
牟宁
马远航
宋佳伟
付宝玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Sunwise Space Technology Ltd
Original Assignee
Beijing Sunwise Space Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Sunwise Space Technology Ltd filed Critical Beijing Sunwise Space Technology Ltd
Priority to CN202210316089.7A priority Critical patent/CN114611445A/zh
Publication of CN114611445A publication Critical patent/CN114611445A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明基于FPGA原型的SoC软硬件协同验证系统及方法，其中系统包括多台计算机，通过物理接口连接至多台计算机上的至少第一套FPGA原型验证平台以及通过物理接口连接至多台计算机上的至少第二套FPGA原型验证平台。本发明通过设置两套FPGA原型验证平台，满足了高性能SoC接口分类测试操作，其中，第一套FPGA原型验证平台用于通用接口转接测试验证，第二套FPGA原型验证平台对专用接口转接测试验证，本发明采用模块化设计思路，改进了基于FPGA原型的协同验证方法，本发明提供的系统及方法复用性强，避免了多个系统重复开发，极大提高了芯片流片前的验证进度，缩小软硬件的整合时间。

Description

基于FPGA原型的SoC软硬件协同验证系统及方法
技术领域
本发明涉及IC仿真验证领域，尤其涉及基于FPGA原型的SoC软硬件协同验证系统及方法。
背景技术
在SoC设计中，软硬件协同验证就是在芯片流片前在模拟的硬件模型上运行软件，以确保没有硬件设计上的缺陷。软硬件协同验证是面向SoC技术而发展起来的一种验证技术，其主要目的是验证SoC芯片软硬件接口的功能和时序，解决SoC软件和硬件的整合问题，以及在芯片流片之前提前开发和调试应用软件，缩短整个项目的开发周期。
目前，软硬件协同验证方法主要有基于仿真平台的协同验证和基于FPGA原型的协同验证两大类。
基于仿真平台的协同验证就是把开发的仿真组件和硬件设计RTL代码集成到一起,形成一个可以模拟芯片实际工作过程的虚拟环境，各种仿真组件是用来模拟芯片实际工作时的周边器件。与FPGA原型验证平台相比,仿真平台成本低,便于快速发现和定位错误，但整体效率较低。
基于FPGA原型的协同验证方法在验证时采用实际的硬件环境，来模拟芯片在实际环境中的工作情况，比仿真验证环境更具有真实性。先将SoC逻辑设计进行综合、布局、布线，在FPGA原型验证平台上进行验证,利用FPGA可编程的特点，反复修改逻辑设计，直至达到满意的结果，避免多次流片造成的高成本、高风险。验证速度够快，但是不方便进行调试操作。
本发明在FPGA原型的协同验证方法基础上，提出一种基于成熟架构的、便于调试和移植的高性能SoC软硬件协同验证方法。
发明内容
本发明提供了基于FPGA原型的SoC软硬件协同验证系统及方法，以解决上述现有技术的不足，在FPGA原型的协同验证方法基础上，提出基于成熟架构的、便于调试和移植的高性能SoC软硬件协同验证方法，具有较强的实用性。
为了实现本发明的目的，拟采用以下技术：
本发明一方面提供了一种基于FPGA原型的SoC软硬件协同验证系统，包括多台计算机，通过物理接口连接至多台计算机上的至少第一套FPGA原型验证平台以及通过物理接口连接至多台计算机上的至少第二套FPGA原型验证平台；
第一套FPGA原型验证平台用于通用接口转接测试验证；
第二套FPGA原型验证平台用于专用接口转接测试验证。
进一步地，第一套FPGA原型验证平台包括通过USB连接至多台计算机上的第一调试器，第一调试器通过JTAG1连接有第一FPGA原型验证板，多台计算机上通过串口和/USB连接有通用接口板，通用接口板连接有第一扩展子板，第一扩展子板连接至第一FPGA原型验证板上，多台计算机通过网口连接有第一SoC调试器，第一SoC调试器通过JTAG2连接至第一FPGA原型验证板上。
进一步地，第二套FPGA原型验证平台包括通过USB连接至多台计算机上的第二调试器，第二调试器通过JTAG3连接有第二FPGA原型验证板，多台计算机上通过串口和/USB连接有多个专用接口板，专用接口板连接有多个第二扩展子板，第二扩展子板连接于第二FPGA原型验证板，多台计算机通过网口连接至第二FPGA原型验证板上，多台计算机通过USB连接有第二SoC调试器，第二SoC调试器通过JTAG4连接至第二FPGA原型验证板。
进一步地，第一调试器通过JTAG1向第一FPGA原型验证板进行SoC原型下载。
进一步地，第一SoC调试器用于SoC软核的程序下载调试。
进一步地，第二调试器通过JTAG3向第二FPGA原型验证板进行SoC原型下载。
进一步地，第二SoC调试器用于SoC软核的程序下载调试。
本发明另一方面还提供了一种基于FPGA原型的高性能SoC软硬件协同验证方法，通过基于FPGA原型的SoC软硬件协同验证系统实现，包括步骤：
步骤a，将集成好的RTL代码，通过ISE综合后由JTAG1或者JTAG3下载至第一FPGA原型验证板或者第二FPGA原型验证板中的主FPGA中，以使CPU以软核的方式位于FPGA内；
步骤b，通过IDE把第一SoC调试器或者第二SoC调试器的开发代码通过JTAG2或者JTAG4下载到第一FPGA原型验证板或者第二FPGA原型验证板的主FPGA固化的高性能SoC内核中，以实现对测试程序的调试；
步骤c，通过计算机内的测试软件对通用接口转接测试验证及专用接口转接测试验证；
其中，通用接口转接测试验证用于CPU内核性能测试及外设功能的测试验证，专用接口转接测试验证用于用户定制接口及高速总线接口测试验证；
步骤d，对通用接口转接测试验证和专用接口转接测试验证的测试代码进行整合。
进一步地，通用接口转接测试验证包括步骤：
步骤01，通过程控稳压电源向通用接口板提供电源；
步骤02，计算机运行其内的测试软件，并使测试软件向通用接口板发出测试函数命令；
步骤03，通用接口板向第一扩展子板发送测试激励信号；
步骤04，第一扩展板根据通用接口板发出的测试激励信号通过第一FPGA原型验证板将信号传输给高性能SoC软核；
步骤05，高性能SoC软核在激励信号作用下，产生的信号数据通过第一扩展子板向通用接口板输出SoC处理器输出信号；
步骤06，通用接口板根据SoC处理器输出信号向计算机发送测试数据包；
步骤07，计算机通过测试数据包显示通用接口板的状态、显示CPU内核性能测试结果、显示高性能SoC内核的测试结果、以及实时接收通用接口板存储器和寄存器的测试结果，并通过表格显示测试结果。
进一步地，专用接口转接测试验证包括步骤：
步骤11，计算机内的测试软件向多个专用接口板发送测试函数命令；
步骤12，多个专用接口板向多个第二扩展子板发送测试激励信号；
步骤13，多个第二扩展子板根据测试激励信号通过第二FPGA原型验证板给高性能SoC软核作为信号输入，模拟SoC软核内的1553B接口、Spacewire接口、Xilinx JTAG协议转换接口接收输入信号；
步骤14，多个第二扩展子板根据高性能SoC软核的模拟输入的测试激励信号向多个专用接口板发送SoC处理器输出信号；
步骤15，多个专用接口板根据SOC处理器向计算机发送测试数据包；
步骤16，计算机根据测试数据包显示1553B接口测试结果、显示Spacewire的配置、模式选择及节点发送、以及提供Xilinx JTAG协议转换模块下载的FPGA测试比特文件。
上述技术方案的优点在于：
一、本发明通过基于FPGA原型的SoC软硬件协同验证系统及方法，该系统和方法以验证的复杂性及测试的可实现性为出发点，对验证项进行统型规划，统一接口测试板卡种类。避免设计种类繁多、功能迥异的扩展子板、功能验证板、测试线缆、测试软件。
二、通用总线测试板及配套接口板提前设计并调试，在芯片前端关键模块集成后，即可立即开展通用接口功能及时序验证，极大提高了芯片流片前的验证进度，缩短研制周期。
三、对于多个IP开发而言，验证主要的差异性体现在外设接口IP上，利用通用总线接口测试，平台复用性强，可方便移植到其他处理器SoC、ASIC、微系统SiP等产品的研制中。
综上所述，本发明通过设置两套FPGA原型验证平台，满足了高性能SoC接口分类测试操作，其中，第一套FPGA原型验证平台用于通用接口转接测试验证，第二套FPGA原型验证平台对专用接口转接测试验证，本发明采用模块化设计思路，改进了基于FPGA原型的协同验证方法，本发明提供的系统及方法复用性强，避免了多个系统重复开发，减小了前期准备的工作量，极大提高了芯片流片前的验证进度，缩小软硬件的整合时间，并且可方便设计者开发应用软件，普遍适用于具有多接口的ASIC芯片设计验证过程，具有较强的实用性。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明做进一步的详细描述。
图1示出了基于FPGA原型的SoC软硬件协同验证系统的结构图。
图2示出了FPGA原型验证板框图。
图3示出了通用接口转接测试验证流程图。
图4示出了专用接口转接测试验证流程图。
具体实施方式
实施例1
如图1所示，该实施例提供了一种基于FPGA原型的SoC软硬件协同验证系统，包括多台计算机，通过物理接口连接至多台计算机上的至少第一套FPGA原型验证平台以及通过物理接口连接至多台计算机上的至少第二套FPGA原型验证平台。第一套FPGA原型验证平台用于通用接口转接测试验证，第二套FPGA原型验证平台用于专用接口转接测试验证，其中的物理接口主要包含串口、网口、USB口等。
第一套FPGA原型验证平台与第二套FPGA原型验证平台的区别在于如下：其一，通过不同的扩展子板将FPGA验证板上不同功能的I/O引出；其二，第一套FPGA原型验证平台只接通用接口板，实现通用接口转接测试验证；第二套FPGA原型验证平台可接多块专用接口测试板，实现用户定制的专用接口及高速接口的转接测试验证；该测试网络支持多台计算机交叉数据访问。
其中，第一套FPGA原型验证平台包括通过USB连接至多台计算机上的第一调试器，第一调试器通过JTAG1连接有第一FPGA原型验证板，多台计算机上通过串口和/USB连接有通用接口板，通用接口板连接有第一扩展子板，第一扩展子板连接至第一FPGA原型验证板上，多台计算机通过网口连接有第一SoC调试器，第一SoC调试器通过JTAG2连接至第一FPGA原型验证板上。第一调试器通过JTAG1向第一FPGA原型验证板进行SoC原型下载，第一SoC调试器用于SoC软核的程序下载调试。
其中，第二套FPGA原型验证平台包括通过USB连接至多台计算机上的第二调试器，第二调试器通过JTAG3连接有第二FPGA原型验证板，多台计算机上通过串口和/USB连接有多个专用接口板，专用接口板连接有多个第二扩展子板，第二扩展子板连接于第二FPGA原型验证板，多台计算机通过网口连接至第二FPGA原型验证板上，多台计算机通过USB连接有第二SoC调试器，第二SoC调试器通过JTAG4连接至第二FPGA原型验证板。第二调试器通过JTAG3向第二FPGA原型验证板进行SoC原型下载，第二SoC调试器用于SoC软核的程序下载调试。
其中，该实施例中的FPGA原型验证系统连接两套FPGA原型验证平台，也可以在此基础上连接多套FPGA原型验证平台，但考虑到增加FPGA原型验证平台导致成本激增，因此在连接时一般不会超过4套的FPGA原型验证平台。由于SoC设计的复杂性，选用一款高速大容量的FPGA来进行原型验证是必须的。且设计占用的FPGA资源不宜超过80％，否则会导致设计电路性能的下降。因此为了满足需求FPGA原型验证板采用S2C公司Virtex-7 2000TFPGA快速SoC原型验证硬件，图2为FPGA原型验证板框图，FPGA片内有2000万个ASIC gates，完全满足验证的需求。FPGA原型验证板上集成了USB、SD插槽、PHY等接口，并留有大量I/O口用于连接扩展子板实现功能扩展和调试过程中Probe测试需要。
其中，FPGA原型系统的实现是将高性能SoC处理器关键模块集成后的逻辑综合后下载到FPGA原型验证板的存储器中，FPGA原型验证板上电后，其中的微处理器从FPGA原型验证板的存储器中开始获取指令、执行指令，而高性能SoC处理器的信号输入输出通过其它外设器件来完成，可达到与高性能SoC处理器实际工作过程相同的效果。
其中，高性能SoC处理器通过ASIC设计向FPGA设计转换后，以RTL代码的形式通过综合、布局布线后下载到FPGA原型验证板中，即数字部分全部在FPGA原型验证板中实现。FPGA设计流程主要分为设计输入、逻辑综合、功能仿真、设计实现、时序仿真、配置下载、板级调试几个步骤。
其中，SoC验证软件执行流程为，将SoC的关键模块集成后的逻辑综合成了RTL代码，就可以在两套FPGA原型验证平台上运行验证软件，并进行软硬件的协同验证。在软硬件协同仿真中所用到的测试用例，只需做简单的修改，比如地址空间分配可以快速移植到两套FPGA原型验证平台中进行相应模块的FPGA级验证，这在一定程度上提高了芯片FPGA验证的效率。
为了通过上述第一套FPGA原型验证平台和第二套FPGA原型验证平台方便进行实现通用接口转接测试验证和用户定制的专用接口及高速接口的转接测试验证，因此将高性能SoC接口分为两类。
通用接口转接测试，主要为CPU内核及低速接口测试，包括：CPU内核性能（Dhrystone、Coremark、L1-Cache、FPU等）及外设功能（GPIO、UART、I2C、CAN、LocalBus等）测试。
专用接口及高速接口的转接测试，主要为用户定制接口及高速接口测试，其中用户定制接口为1553B接口、Spacewire、Xilinx JTAG协议转换模块等测试单元，专用总线接口测试可设计一块或多块专用接口板，通过这种方式提供了功能丰富的专用数据接口，为系统调试提供了各种手段，并且尽可能地覆盖了SoC芯片功能。
实施例2
本发明另一方面还提供了一种基于FPGA原型的SoC软硬件协同验证方法，通过基于FPGA原型的SoC软硬件协同验证系统实现，包括步骤：
步骤a，将SOC处理器关键模块集成好的RTL代码，通过ISE综合后由JTAG1或者JTAG3下载至第一FPGA原型验证板或者第二FPGA原型验证板中的主FPGA中，以使CPU以软核的方式位于FPGA内；
步骤b，通过IDE把第一SoC调试器或者第二SoC调试器的开发代码通过JTAG2或者JTAG4下载到第一FPGA原型验证板或者第二FPGA原型验证板的主FPGA固化的高性能SoC内核中，以实现对测试程序的调试；
步骤c，通过计算机内的测试软件对通用接口转接测试验证及专用接口转接测试验证；
其中，通用接口转接测试验证用于CPU内核性能测试及外设功能的测试验证，专用接口转接测试验证用于用户定制接口及高速总线接口测试验证；
步骤d，对通用接口转接测试验证和专用接口转接测试验证的测试代码进行整合。
其中，第一套FPGA原型验证板和第二套FPGA原型验证板都可以下载相同功能的高性能SoC软核RTL代码，根据对应的扩展子板的连线关系，区别引出管脚的复用关系。也可以将高性能SoC软核RTL代码外设接口IP进行划分后，再下载到不同的FPGA原型验证板上，方便大规模集成电路设计。
如图3所示，通用接口转接测试验证包括步骤：
步骤01，通过程控稳压电源向通用接口板提供电源；
步骤02，计算机运行其内的测试软件，并使测试软件向通用接口板发出测试函数命令；
步骤03，通用接口板向第一扩展子板发送测试激励信号；
步骤04，第一扩展板根据通用接口板发出的测试激励信号通过第一FPGA原型验证板将信号传输给高性能SoC软核；
步骤05，高性能SoC软核在激励信号作用下，产生的信号数据通过第一扩展子板向通用接口板输出SoC处理器输出信号；
步骤06，通用接口板根据SoC处理器输出信号向计算机发送测试数据包；
步骤07，计算机通过反馈数据包显示通用接口板的状态、显示CPU内核性能测试结果、显示高性能SoC内核的测试结果、以及实时接收通用接口板存储器和寄存器的测试结果，并通过表格显示测试结果。通用接口板状态测试，包括初始化是否正常、通用接口状态等。提供在线注入测试程序接口，允许在线修改第一FPGA原型验证板软件。显示CPU内核性能（Dhrystone、Coremark、L1-Cache、FPU等）测试结果。显示高性能处理器SoC内核（GPIO、UART、CAN、I2C、LocalBus等）测试结果。通过计算机的测试界面发出测试指令，实时接收通用接口板的存储器和寄存器测试结果进行处理和判断，并且通过表格显示。
如图4所示，专用接口转接测试验证与通用接口转接测试验证不同，专用接口转接测试验证是由一块及一块以上的第二扩展子板，以及一块及一块以上的专用接口板完成的。其主要完成用户定制接口及高速总线接口测试。而其中的高性能SoC处理器专用总线接口包括：1553B接口、Spacewire接口及Xilinx JTAG协议转换接口。其中，1553B总线是一种命令响应式总线，一主多从工作模式，半双工通信，通信速率是1Mbps。其显著特点是高可靠性、强实时性军用串行总线，能够完成信息综合、资源共享、任务协调和容错重构。普遍用于航天电子综合化系统中。SpaceWire是航天领域普遍关注的一款总线，并显示出广阔的应用前景。其特点是高速、高可靠性、低功耗、错误检测和恢复能力。JTAG协议转换模块是被设计用来移位JTAG矢量送给相互关联的目标Xilinx FPGA，支持XILINX FPGA的JTAG下载和调试。
专用接口转接测试验证包括步骤：
步骤11，计算机内的测试软件向多个专用接口板发送测试函数命令；
步骤12，多个专用接口板向多个第二扩展子板发送测试激励信号；
步骤13，多个第二扩展子板根据测试激励信号通过第二FPGA原型验证板给高性能SoC软核作为信号输入，模拟SoC软核内的1553B接口、Spacewire接口、Xilinx JTAG协议转换接口接收输入信号；
步骤14，多个第二扩展子板根据高性能SoC软核的模拟输入的测试激励信号向多个专用接口板发送SoC处理器输出信号；
步骤15，多个专用接口板根据SOC处理器向计算机发送测试数据包；
步骤16，计算机根据测试数据包显示1553B接口测试结果、显示Spacewire的配置、模式选择及节点发送、以及提供Xilinx JTAG协议转换模块下载的FPGA测试比特文件。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种基于FPGA原型的SoC软硬件协同验证系统，其特征在于，包括多台计算机，通过物理接口连接至多台计算机上的至少第一套FPGA原型验证平台以及通过物理接口连接至多台计算机上的至少第二套FPGA原型验证平台；
第一套FPGA原型验证平台用于通用接口转接测试验证；
第二套FPGA原型验证平台用于专用接口转接测试验证。
2.根据权利要求1所述的基于FPGA原型的SoC软硬件协同验证系统，其特征在于，第一套FPGA原型验证平台包括通过USB连接至多台计算机上的第一调试器，第一调试器通过JTAG1连接有第一FPGA原型验证板，多台计算机上通过串口和/USB连接有通用接口板，通用接口板连接有第一扩展子板，第一扩展子板连接至第一FPGA原型验证板上，多台计算机通过网口连接有第一SoC调试器，第一SoC调试器通过JTAG2连接至第一FPGA原型验证板上。
3.根据权利要求2所述的基于FPGA原型的SoC软硬件协同验证系统，其特征在于，第二套FPGA原型验证平台包括通过USB连接至多台计算机上的第二调试器，第二调试器通过JTAG3连接有第二FPGA原型验证板，多台计算机上通过串口和/USB连接有多个专用接口板，专用接口板连接有多个第二扩展子板，第二扩展子板连接于第二FPGA原型验证板，多台计算机通过网口连接至第二FPGA原型验证板上，多台计算机通过USB连接有第二SoC调试器，第二SoC调试器通过JTAG4连接至第二FPGA原型验证板。
4.根据权利要求2所述的基于FPGA原型的SoC软硬件协同验证系统，其特征在于，第一调试器通过JTAG1向第一FPGA原型验证板进行SoC原型下载。
5.根据权利要求2所述的基于FPGA原型的SoC软硬件协同验证系统，其特征在于，第一SoC调试器用于SoC软核的程序下载调试。
6.根据权利要求3所述的基于FPGA原型的SoC软硬件协同验证系统，其特征在于，第二调试器通过JTAG3向第二FPGA原型验证板进行SoC原型下载。
7.根据权利要求3所述的基于FPGA原型的SoC软硬件协同验证系统，其特征在于，第二SoC调试器用于SoC软核的程序下载调试。
8.基于FPGA原型的SoC软硬件协同验证方法，其特征在于，通过如权利要求3中所述的系统实现，包括步骤：
步骤a，将集成好的RTL代码，通过ISE综合后由JTAG1或者JTAG3下载至第一FPGA原型验证板或者第二FPGA原型验证板中的主FPGA中，以使CPU以软核的方式位于FPGA内；
步骤b，通过IDE把第一SoC调试器或者第二SoC调试器的开发代码通过JTAG2或者JTAG4下载到第一FPGA原型验证板或者第二FPGA原型验证板的主FPGA固化的高性能SoC内核中，以实现对测试程序的调试；
步骤c，通过计算机内的测试软件对通用接口转接测试验证及专用接口转接测试验证；
其中，通用接口转接测试验证用于CPU内核性能测试及外设功能的测试验证，专用接口转接测试验证用于用户定制接口及高速总线接口测试验证；
步骤d，对通用接口转接测试验证和专用接口转接测试验证的测试代码进行整合。
9.根据权利要求8所述的基于FPGA原型的SoC软硬件协同验证方法，其特征在于，通用接口转接测试验证包括步骤：
步骤01，通过程控稳压电源向通用接口板提供电源；
步骤02，计算机运行其内的测试软件，并使测试软件向通用接口板发出测试函数命令；
步骤03，通用接口板向第一扩展子板发送测试激励信号；
步骤04，第一扩展板根据通用接口板发出的测试激励信号通过第一FPGA原型验证板将信号传输给高性能SoC软核；
步骤05，高性能SoC软核在激励信号作用下，产生的信号数据通过第一扩展子板向通用接口板输出SoC处理器输出信号；
步骤06，通用接口板根据SoC处理器输出信号向计算机发送测试数据包；
步骤07，计算机通过测试数据包显示通用接口板的状态、显示CPU内核性能测试结果、显示高性能SoC内核的测试结果、以及实时接收通用接口板存储器和寄存器的测试结果，并通过表格显示测试结果。
10.根据权利要求8所述的基于FPGA原型的SoC软硬件协同验证方法，其特征在于，专用接口转接测试验证包括步骤：
步骤11，计算机内的测试软件向多个专用接口板发送测试函数命令；
步骤12，多个专用接口板向多个第二扩展子板发送测试激励信号；
步骤13，多个第二扩展子板根据测试激励信号通过第二FPGA原型验证板给高性能SoC软核作为信号输入，模拟SoC软核内的1553B接口、Spacewire接口、Xilinx JTAG协议转换接口接收输入信号；
步骤14，多个第二扩展子板根据高性能SoC软核的模拟输入的测试激励信号向多个专用接口板发送SoC处理器输出信号；
步骤15，多个专用接口板根据SOC处理器向计算机发送测试数据包；
步骤16，计算机根据测试数据包显示1553B接口测试结果、显示Spacewire的配置、模式选择及节点发送、以及提供Xilinx JTAG协议转换模块下载的FPGA测试比特文件。
CN202210316089.7A 2022-03-29 2022-03-29 基于FPGA原型的SoC软硬件协同验证系统及方法 Pending CN114611445A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210316089.7A CN114611445A (zh) 2022-03-29 2022-03-29 基于FPGA原型的SoC软硬件协同验证系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210316089.7A CN114611445A (zh) 2022-03-29 2022-03-29 基于FPGA原型的SoC软硬件协同验证系统及方法

Publications (1)

Publication Number Publication Date
CN114611445A true CN114611445A (zh) 2022-06-10

Family

ID=81866439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210316089.7A Pending CN114611445A (zh) 2022-03-29 2022-03-29 基于FPGA原型的SoC软硬件协同验证系统及方法

Country Status (1)

Country Link
CN (1) CN114611445A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115655336A (zh) * 2022-12-02 2023-01-31 之江实验室 一种基于fpga的硬件可重构通用类人五感感知平台及方法
CN116187236A (zh) * 2023-04-27 2023-05-30 太初(无锡)电子科技有限公司 一种fpga原型验证系统及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115655336A (zh) * 2022-12-02 2023-01-31 之江实验室 一种基于fpga的硬件可重构通用类人五感感知平台及方法
CN116187236A (zh) * 2023-04-27 2023-05-30 太初(无锡)电子科技有限公司 一种fpga原型验证系统及方法

Similar Documents

Publication Publication Date Title
US10503848B2 (en) Target capture and replay in emulation
CN112580295B (zh) 多核SoC芯片的自动化验证方法、系统及装置
JP4456420B2 (ja) ネットワークベースの階層エミュレーションシステム
CN102508753B (zh) Ip核验证系统
US20140052430A1 (en) Partitionless Multi User Support For Hardware Assisted Verification
Leatherman et al. An embedding debugging architecture for SOCs
CN114611445A (zh) 基于FPGA原型的SoC软硬件协同验证系统及方法
CN113342583B (zh) 芯片验证系统、方法、装置、设备和存储介质
WO2009075981A1 (en) Integrated prototyping system for validating an electronic system design
US20090248390A1 (en) Trace debugging in a hardware emulation environment
US8949752B2 (en) System and method of emulating multiple custom prototype boards
Murali et al. Improved design debugging architecture using low power serial communication protocols for signal processing applications
US10664563B2 (en) Concurrent testbench and software driven verification
CN115496018A (zh) 一种SoC芯片多版本验证方法、装置及设备
CN112732508A (zh) 一种基于Zynq的可配置通用IO测试系统及测试方法
Koczor et al. Verification approach based on emulation technology
US20070198242A1 (en) Cross-bar switching in an emulation environment
CN107632910A (zh) 一种测试方法和装置
Goossens et al. A high-level debug environment for communication-centric debug
Sayinta et al. A mixed abstraction level co-simulation case study using systemc for system on chip verification
CN112162879A (zh) 一种实时多核dsp软件的日志系统
Gao et al. Software and hardware co-verification technology based on virtual prototyping of RF SOC
Cho et al. A full-system VM-HDL co-simulation framework for servers with PCIe-connected FPGAs
AbdElSalam et al. SoC verification platforms using HW emulation and co-modeling Testbench technologies
KR100297551B1 (ko) 멀티 기능 모듈을 지원하는 하드웨어/소프트웨어 코-에뮬레이터를 위한 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination