CN101140314A - 现场可编程门阵列布线信道验证方法及系统 - Google Patents

Abstract

现场可编程门阵列布线信道验证方法及系统，涉及集成电路技术，包括以下步骤：1)在软件方预定义布线信道测试向量——理想结果映射表；2)软件方自动逐项生成配置文件，传送配置文件到硬件方用户FPGA对其进行配置，关闭用户FPGA多余布线信道，仅保留待测试的布线信道，并依据激励向量——理想结果映射表，对硬件方用户FPGA施加布线信道测试向量，并进行验证，然后将结果返回到软件方；3)软件方分析比对结果，生成测试报告。本发明避免了相互影响而产生的多个错误相叠加却得到正确的结果的现象。且速度得到提高。同时极大的提高了测试效率。

Description

现场可编程门阵列布线信道验证方法及系统

技术领域

本发明涉及集成电路技术，特别设计现场可编程门阵列布线信道(PFGA)的验证技术。

背景技术

FPGA中对互连资源的设计的主要目标是使布线信道的电阻和电容最小化。覆盖CLB结构的开关矩阵栅格为整个器件的分支布线提供了通用的互连。在FPGA中要考虑众多线网对有限的布线资源的需求竞争，在许多可行的路径中选取最好的方案，即结合当前资源情况，做出合理的判断，使布线网络容易布通。

在对FPGA平台信道的验证中，现有技术是采用对FPGA的多个信道整体、多次验证，其缺点在于，假如FPGA信道存在多个故障点，在由于相互之间的逻辑关系，整体测试中，可能表现为正常。这样将会导致对FPGA缺陷无法充分表现。同时，现有技术中，配置文件和激励向量是分别通过不同的传输通道进行传输，其缺点是速度很低。

发明内容

本发明所要解决的技术问题是，提供一种现场可编程门阵列布线信道验证方法，能够充分、高效的对FPGA作全面验证。

本发明解决所述技术问题采用的技术方案是，现场可编程门阵列布线信道验证方法包括以下步骤：

1)在软件方预定义布线信道测试向量——理想结果映射表；

2)软件方自动逐项生成配置文件，传送配置文件到硬件方用户FPGA对其进行配置，关闭用户FPGA多余布线信道，仅保留待测试的布线信道，并依据激励向量——理想结果映射表，对硬件方用户FPGA施加布线信道测试向量，并进行验证，然后将结果返回到软件方；

3)软件方分析比对结果，生成测试报告。

所述布线信道测试向量为单一布线信道测试向量，即只针对一个布线信道的测试向量，不受其他布线信道的影响。

进一步的，本发明的软件方仅通过PCI总线与硬件方建立通信。

本发明还提供一种现场可编程门阵列布线信道验证系统，包括软件部分、硬件部分和通信部分；

所述软件部分包括：

布线信道测试向量——理想结果映射表，

配置文件生成单元，用于根据每一映射关系生成相应的配置文件，

结果分析单元，用于将硬件部分返回的结果和预设的理想结果进行比对分析和生成报告；

所述硬件部分为FPGA硬件验证平台，其包括控制单元和用户FPGA；

所述通信部分为PCI总线通信单元。

所述控制单元包括一个FPGA，用于对用户FPGA进行控制。

本发明的有益效果是，本发明对每一个需要验证的布线信道逐个、独立的验证，避免了相互影响而产生的多个错误相叠加却得到正确的结果的现象。同时，本发明摒弃了传统的“配置线+数据线”的模式，采用PCI总线传输配置信息和激励向量，速度得到提高。同时本发明能够自动的完成对所有布线信道的测试，而不需要用户干预，极大的提高了测试效率。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1是本发明涉及的FPGA的PIP基本结构和类型示意图。其中，a为可编程连接点基本结构，b为隔断可编程连接点，c为交叉可编程连接点，d为多路选择器可编程连接点，e为六管单元的晶体管开关内部互连矩阵。A、B均为线轨，C为输出。

图2是本发明的系统整体架构示意图。DUT即待测试的用户FPGA。F1是硬件方的数据传输和控制单元。

图3是本发明的系统验证框图。

图4是配置文件发送示意图。

图5是PCI总线在本发明中的应用示意图。

具体实施方式

参见图1～4。

本发明的现场可编程门阵列布线信道验证方法包括以下步骤：

1)在软件方预定义布线信道测试向量——理想结果映射表；

2)软件方自动逐项生成配置文件，传送配置文件到硬件方用户FPGA对其进行配置，关闭用户FPGA多余布线信道，仅保留待测试的布线信道，并依据激励向量——理想结果映射表，对硬件方用户FPGA施加布线信道测试向量，并进行验证，然后将结果返回到软件方；前述多余布线信道是指不属于此次测试目标的信道。

3)软件方分析比对结果，生成测试报告。

所述布线信道测试向量为单一布线信道测试向量。软件方仅通过PCI总线与硬件方建立通信。

本发明还提供一种现场可编程门阵列布线信道验证系统，包括软件部分、硬件部分和通信部分；

所述软件部分包括：

布线信道测试向量——理想结果映射表，

配置文件生成单元，用于根据每一映射关系生成相应的配置文件，

结果分析单元，用于将硬件部分返回的结果和预设的理想结果进行比对分析和生成报告；

所述硬件部分为FPGA硬件验证平台，其包括控制单元和用户FPGA；

所述通信部分为PCI总线通信单元，属于现有成熟技术，在此不再赘述。

所述控制单元可以包括一个FPGA，用于对用户FPGA进行控制。具体包括在仿真过程中控制配置文件和激励向量的收发。

本实施方式采用的硬件部分为FPGA硬件测试平台，属于现有技术。本实施方式采用PCI总线通信技术在软件部分和FPGA硬件测试平台之间建立通信连接，用于传送配置文件和测试向量，这是本发明的一个创新点。

实施例：

布线信道是由各种线轨(单长线、双长线、四倍程线、长线、全局线)和可编程连接点PIP(Programmable Interconnect Points)组成的，线轨段(wire segments)之间的相连(connected)与断开(disconnected)由PIP决定。某些线轨段和处于导通态的PIP组成一条信号路径。基本的PIP结构为配置位控制的传输门，如图1所示，分为三种结构：1)交叉点(cross-point)，交叉点连接不同层面的线轨；2)隔断点(break-point)，连接同层面的线轨；3)多路选择器(multiplexer)。PSM是一组PIP，控制单长线和双长线间的导通。

线轨故障主要为桥接故障(short)、开路故障(open)，stack at 1(s-a-1)以及stack at 0(s-a-0)故障。PIP故障主要为固定导通型(stack-on)、固定关断型(stack-off)。在故障测试中，线轨和PIP是同时检测的，PIP发生stack-on故障，往往引起线轨的short故障，还反应出配置存储器位可能存在stack-at故障。

通过在线轨一端加激励“0”和“1”，在另一端检测到相同逻辑值，可以检测导通PIP是否存在固定关断型故障；

检测固定导通型PIP故障时，要求在PIP两边线轨上加相反的逻辑值信号，或加四种组合逻辑值，以便在其中一端判断是线与还是线或的逻辑值；

多路选择器要求为每个输入到输出的开关提供一个配置，加“01”和“10”序列，其他未选中输入加相反激励，可以检测到选中输入到输出开关的固定关断故障和未选中的输入到输出开关的固定导通故障。

判断布线资源是否存在以上故障，是依据信号路径是否能够传送0和1，同时其他线轨是否能够传送相反逻辑值，即按照下列测试图形，可以检测出布线资源存在的故障。

0000000000000001                1111111111111110

0000000000000010                1111111111111101

0000000000000100                1111111111111011

0000000000001000                1111111111110111

................                ................

0001000000000000                1110111111111111

0010000000000000                1101111111111111

0100000000000000                1011111111111111

1000000000000000                0111111111111111

这里采用10位的计数器作为被测对象模型，对WUT(Wire UnderTest)即FPGA内部10条相邻布线信道进行全穷举独立激励测试，通过不断重复测试来遍历内部每一个布线信道，实现对FPGA内部布线信道的测试。其中，10-bit计数器需要的CLB数量小于产生以上walking pattern的花销，虽然激励长度增加，但配置次数减少，有利于FPGA测试。

特别强调，本发明每一次测试只是针对一个单独的布线信道，关闭其他的信道，使其处于非工作状态，即可使被测信道独立工作，不受其他信道的影响。

此方法可以直接通过软件方把配置文件通过软硬件交互通道(PCI 9054)发送到用户的那块FPGA中去，而不需要外接JTAG下载电缆进行FPGA配置。这样就可以在同一的软件平台执行对仿真数据包和设计下载文件的发送等操作，既可节省时间和硬件要求，也易于用户使用。具体如图2所示。

为了遍历FPGA内部布线单元，对于每一次新的测试，编写对应的布线信道控制软件程序，通过软件来监控每一次的结束时间，从而发起新一轮的测试。利用软件方平台可重配置性特点，这样就可以最大限度发挥软件方灵活性和可控制性特点，实现操作的全自动化。

对于此验证方案，首先必须提取出已经生成的配置文件通过软硬件交互通道(PCI 9054)传输到FPGA中去。接着把仿真数据包通过软硬件交互通道发送到硬件协同验证平台，最后把仿真结果经返回到软件终端，以此进行结果分析。

具体遵循的操作步骤如下：

1、配置文件的生成：

利用MVP软件生成中间文件。如图3。把设计的顶层源文件导入MVP软件中生成对应中间文件和正确的管脚对应关系(这主要是用户FPGA)。此MVP软件是由设计方提供，它最终生成两个文件，一个是mvp.v硬件源代码，用于联合仿真模式下与用户的源代码(10位计数器)构成测试向量平台。另外一个是配置文件，用于建立用户FPGA与DUT(用户设计)管脚正确对应关系，代替原来的管脚约束文件。

2、配置文件发送和FPGA的配置。

把编译和综合后的配置文件通过软件方平台，经由软硬件交互通道(PCI 9054)发送到用户的那块FPGA中。

3、建立软硬件交互。

把第一步生成的mvp.v文件和用户的源程序构成主体设计源代码，正确的编写TESTBENCH(测试向量平台)后，调用动态链接库(VPI.dll)既可进行软硬件联合仿真验证。这动态链接库是通过使用FLI(Foreign Language Interface)来实现不同编程语言数据的交互。至此，整个验证平台已经搭建成功。

4、结果分析。为了验证其结果的有效性和正确性，把原设计分别加入本系统平台和纯软件平台(MODELSIM)，通过对两者结果分析来判断基于此系统平台的正确性。同时，由于软件方具有可配置性和重编程性的特点，还可以比较两平台的仿真所需总时间和其他重要参数。

如图5所示，在百万门级开发板上，本发明通过PCI总线对FPGA2进行下载配置，既可以省去JTAG下载线，也可以提高下载配置的速度，另外还能实现在系统编程(ISP)。

FPGA支持外部处理器对其进行配置(一般称为被动配置模式)，在PCI卡中，由于FPGA1上电后由外部EEROM对其进行配置，配置成功后，FPGA1即可充当外部处理器对FPGA2进行配置。具体的操作过程为：用户通过计算机上的配置软件选择FPGA2的配置文件后，配置软件向FPGA1发出对FPGA2的配置命令，FPGA1内部的配置控制逻辑会根据FPGA被动配置模式下的时序要求对FPGA2发出配置开始信号，如果没有错误发生，FPGA2会给FPGA1发送准备好配置的指示信号，FPGA1接收到该信号后即通知软件可以开始发送配置数据了，软件读取配置文件的值以32bit为单位通过PCI总线发送给FPGA1，FPGA1接收到配置数据后按照配置时序要求产生正确的配置时钟，并将配置数据串行转换后发送给FPGA2，如此反复，直到配置数据全部发送完为止，FPGA2接收到串行配置数据后对其内部的SRAM单元进行配置，所有SRAM单元配置完毕后，FPGA2向FPGA1发送配置完成信号，至此，完成了整个配置过程。

基于PCI总线的FPGA配置方式比基于并口的JTAG配置方式具备多种优势：首先，它不需要JTAG专用下载线，这既节约了系统成本又使系统操作更加简便；其次，它的配置速度要比并口配置方式要更快，在没有经过优化的情况速度仍可以提高30倍左右，这是因为PCI的数据传输速度远远大于并口的传输速度；最后，基于PCI总线的FPGA配置方式，能够方便实现ISP功能，即：在系统可编程，系统运行过程中通过软件动态选择FPGA的配置文件对FPGA进行配置，从而实现可重配置计算功能。

基于PCI总线的FPGA配置方式要求开发板上有一颗芯片充当被配置的FPGA的配置控制器，由于在SoC开发板上FPGA1内部的逻辑是固定的，故可以由FPGA1充当FPGA2的配置控制器，因此不需要添加MCU或者CPLD，为实现该功能，FPGA1只需要使用几个与FPGA2相关的配置管脚(Altera公司的Cyclone系列只需要5个管脚)，FPGA1实现配置控制器消耗的资源也非常少(在Altera CycloneFPGA中只需要110LEs)，可见在SoC验证平台上实现基于PCI总线的FPGA配置是非常经济的。

配置完成以后，软件方把仿真数据包通过PCI总线发送到硬件平台，仿真后把仿真结果通过PCI总线返回到软件终端，以此进行结果分析。

Claims (4)

1.现场可编程门阵列布线信道验证方法，其特征在于，包括以下步骤：

1)在软件方预定义布线信道测试向量——理想结果映射表；

2)软件方自动逐项生成配置文件，传送配置文件到硬件方用户FPGA对其进行配置，关闭用户FPGA多余布线信道，仅保留待测试的布线信道，并依据激励向量——理想结果映射表，对硬件方用户FPGA施加布线信道测试向量，并进行验证，然后将结果返回到软件方；

3)软件方分析比对结果，生成测试报告。

2.如权利要求1所述的现场可编程门阵列布线信道验证方法，其特征在于，所述布线信道测试向量为单一布线信道测试向量。

3.如权利要求1所述的现场可编程门阵列布线信道验证方法，其特征在于，软件方仅通过PCI总线与硬件方建立通信。

4.现场可编程门阵列布线信道验证系统，其特征在于，包括软件部分、硬件部分和通信部分；

所述软件部分包括：

布线信道测试向量——理想结果映射表，

配置文件生成单元，用于根据每一映射关系生成相应的配置文件，

结果分析单元，用于将硬件部分返回的结果和预设的理想结果进行比对分析和生成报告；

所述硬件部分为FPGA硬件验证平台，其包括控制单元和用户FPGA；

所述通信部分为PCI总线通信单元。

Images