CN100588982C - 现场可编程门阵列可配置逻辑块验证方法及系统 - Google Patents

Abstract

现场可编程门阵列可配置逻辑块验证方法及系统，涉及集成电路技术，本发明包括以下步骤：1)预定义CLB测试向量——预设结果映射表，并存储于软件部分；2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文件关闭非本次测试的CLB，仅保留测试目标CLB；3)软件部分依据CLB测试向量——预设结果映射表，对硬件方FPGA施加CLB测试向量，硬件方FPGA对测试向量作出响应，然后将结果返回到软件方，软件方分析比对结果，生成测试报告。本发明的有益效果是，能够准确定位和验证多个CLB同时出错的情况。同时，能够自动的完成对所有CLB的测试，极大的提高了测试效率。实现了高效、在线可编程的效果。

Description

现场可编程门阵列可配置逻辑块验证方法及系统

技术领域

本发明涉及集成电路技术，特别涉及现场可编程门阵列验证技术。

背景技术

可编程逻辑单元宏单元(CLB).它以阵列的形式分别在芯片的中心部位。每一个CLB由若干个触发器和一些可编程组合逻辑部件组成。CLB可通过编程来实现用户的逻辑。可编程逻辑单元宏单元是FPGA中基本组成部分。实际的测试应对其内部各个模块进行统筹测试。

现有的CLB测试方法包括：

CLB阵列测试法，其缺点是只能假设FPGA里只有一个CLB出现故障，对于多个CLB故障的情况则无法准确检测。

基于异或门级联电路的测试法，其缺点是，当出现偶数个错误的时候，测试结果表现为正确，导致检测失败。

发明内容

本发明所要解决的技术问题是，提供一种现场可编程门阵列的可配置逻辑块(CLB)验证方法，能够充分、高效的对FPGA的CLB作全面验证。

本发明解决所述技术问题采用的技术方案是，现场可编程门阵列可配置逻辑块验证方法，包括以下步骤：

1)预定义CLB测试向量——预设结果映射表，并存储于软件部分；

2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文件关闭非本次测试的CLB，仅保留测试目标CLB；

3)软件部分依据CLB测试向量——预设结果映射表，对硬件方FPGA施加CLB测试向量，硬件方FPGA对测试向量作出响应，然后将结果返回到软件方，软件方将其与预设结果分析比对，生成测试报告。

进一步的，所述CLB测试向量为单一CLB测试向量。软件方仅通过PCI总线与硬件方建立通信。

本发明还提供一种现场可编程门阵列可配置逻辑块验证系统，包括软件部分、硬件部分和通信部分；

所述软件部分包括：

CLB测试向量——预设结果映射表；

配置文件生成单元，用于根据每一映射关系生成相应的配置文件；

结果分析单元，用于将硬件部分返回的结果和预设的预设结果进行比对分析和生成报告；

所述硬件部分包括：FPGA硬件验证平台；

所述通信部分为PCI总线通信单元。

本发明的有益效果是，本发明对每一个需要验证的CLB逐个、独立的验证，能够准确定位和验证多个CLB同时出错的情况。同时，本发明摒弃了传统的“配置线+数据线”的模式，采用PCI总线传输配置信息和激励向量，速度得到提高。同时本发明能够自动的完成对所有CLB的测试，而不需要用户干预，极大的提高了测试效率。实现了高效、在线可编程的效果。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1是本发明整体结构示意图。DUT即待测试的用户FPGA。F1是硬件方的数据传输和控制单元。

图2是本发明CLB结构示意图。

图3是本发明的系统验证框图。

图4是PCI总线在本发明中的应用示意图。

具体实施方式

对单块CLB的功能测试主要是指以FPGA实现某个特定的数字功能，测试它的性能指标是否满足电路的要求；具体应该遵循以下几个原则。

第一、应该十分清楚被测对象要实现的功能或达到的指标。

第二、编写的测试模型应该对各个功能有所体现，采用层次化的分析方法对各功能块进行测试。

第三、把被测对象看成一个整体，考虑它与其他功能模块的交互。

第四、在正确的硬件建模后，只需把DUT作为此平台验证对象，再进行流水线的测试。

参见图1~4。

本发明的现场可编程门阵列CLB验证方法包括以下步骤：

1)预定义CLB测试向量——预设结果映射表，并存储于软件部分；

2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文件关闭非本次测试的CLB，仅保留测试目标CLB；

3)软件部分依据CLB测试向量——预设结果映射表，对硬件方FPGA施加CLB测试向量，硬件方FPGA对测试向量作出响应，然后将结果返回到软件方，软件方分析比对结果，生成测试报告。

所述CLB测试向量为单一CLB测试向量，即，仅仅针对单一的CLB的测试向量，不涉及其他CLB。

本发明的软件方仅通过PCI总线与硬件方建立通信。

本发明的现场可编程门阵列CLB验证系统包括软件部分、硬件部分和通信部分；所述软件部分包括：CLB测试向量——预设结果映射表；配置文件生成单元，用于根据每一映射关系生成相应的配置文件；结果分析单元，用于将硬件部分返回的结果和预设的预设结果进行比对分析和生成报告；硬件部分包括：FPGA硬件验证平台；所述通信部分为PCI总线通信单元。硬件部分的FPGA硬件验证平台属于现有技术。

实施例：

本实施例的CLB的逻辑功能测试由4个测试文件完成。每个文件测试的部分见图2。

其中，T1、T2、T3和T4测试了CLB除进位逻辑及其相关通路以外的所有功能和路径。对于CLB的主要功能，T1测试了F、G函数发生器的LUT模式，各种BYPASS通路；T2测试了H函数发生器，F、G函数发生器的3种RAM模式(单端口16位×2，单端口32位×1，双端口16位×1)，两个D触发器的所有功能(S/R，EC，GSR)以及时钟K的正反输入。对于进位逻辑电路可以和D触发器进行联合测试。将多个CLB中的D触发器和进位逻辑电路配置为合适大小的计数器，把这两个电路的测试问题转化成了一个N位计数器的测试问题。

具体测试步骤包括：

1)预定义CLB测试向量——预设结果映射表，并存储于软件部分；即针对不同的CLB定义对应的测试向量，并且预设理论计算的正确结果与之对应并加以存储。

2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文件关闭非本次测试的CLB，仅保留测试目标CLB；

3)配置完成后，软件部分依据CLB测试向量——预设结果映射表，对硬件方FPGA施加CLB测试向量，然后将结果返回到软件方，软件方依据CLB测试向量——预设结果映射表分析比对结果，当所有的CLB都逐个测试完毕后，软件生成测试报告。

本发明每一次测试只是针对一个单独的CLB，关闭其他的CLB，使其处于非工作状态，即可使被测CLB独立工作，不受其他CLB的影响。

更具体的过程参见图3。

1、利用MVP软件生成中间文件。把设计的顶层源文件导入MVP软件中生成对应中间文件和正确的管脚对应关系(这主要是用户的那块FPGA)。此MVP软件是由设计方提供，它最终生成两个文件，一个是.v硬件源代码，用于联合仿真模式下与用户的源代码构成TESTBENCH(测试向量平台)。另外一个是生成用户的那块FPGA与DUT(用户设计)管脚正确对应关系，代替原来的管脚约束文件。它主要用于第二步骤。

2、配置文件发送和FPGA的配置(如下图所示)。把编译和综合后的配置文件通过软件方平台，经由PCI 9054发送到用户的那块FPGA中。

3、平台的建立。把第一步生成的(mvp.v文件)和用户的源程序构成主体设计源代码，正确的编写TESTBENCH后，调用动态链接库(*.dll)既可进行软硬件联合仿真验证。至此，整个验证平台已经搭建成功。简要说明此动态链接库是实现软硬件交互的媒介。

4、结果分析。为了验证其结果的有效性和正确性，把原设计分别加入本系统平台和纯软件平台(MODELSIM)，通过对两者结果分析来判断基于此系统平台的正确性。同时，由于软件方具有可配置性和重编程性的特点，我们还可以比较两平台的仿真所需总时间和其他重要参数。

本实施方式采用PCI总线通信技术在软件部分和FPGA硬件测试平台之间建立通信连接，用于传送配置文件和测试向量，这是本发明的一个创新点。使用传统外接JTAG电缆下载方法，由于每一次操作都需人工的干预，这必然增加用户测试时间。而基于软件方传输的验证方法能够最大限度的发挥软件方的可重配置性和灵活性，实现最终的操作自动化。

此方法可以直接通过软件方把配置文件通过软硬件交互通道(PCI 9054)发送到用户的那块FPGA中去，而不需要外接JTAG下载线进行FPGA配置。利用软件方可编程特性，编写配置文件的自动发送控制程序后，用户就不必直接干预，就可以观察对FPGA内部布线通道的仿真结果。这样就可以在同一的软件平台执行对仿真数据包和设计下载文件发送数据等操作，既可节省时间和硬件要求，也符合流水线式的操作发展趋势。

在百万门级开发板上，通过PCI总线对FPGA2进行下载配置，既可以省去JTAG下载线，也可以提高下载配置的速度，另外还能实现在系统编程(ISP)。

采用PCI总线作为配置文件的传输途径是本发明的一个特点，其传输速度远高于现有技术的下载电缆(如JTAG电缆等)。具体的实现如图4所示。

FPGA支持外部处理器对其进行配置(一般称为被动配置模式)，在PCI卡中，由于FPGA1上电后由外部EEROM对其进行配置，配置成功后，FPGA1即可充当外部处理器对FPGA2进行配置。具体的操作过程为：用户通过计算机上的配置软件选择FPGA2的配置文件后，配置软件向FPGA1发出对FPGA2的配置命令，FPGA1内部的配置控制逻辑会根据FPGA被动配置模式下的时序要求对FPGA2发出配置开始信号，如果没有错误发生，FPGA2会给FPGA1发送准备好配置的指示信号，FPGA1接收到该信号后即通知软件可以开始发送配置数据了，软件读取配置文件的值以32bit为单位通过PCI总线发送给FPGA1，FPGA1接收到配置数据后按照配置时序要求产生正确的配置时钟，并将配置数据串行转换后发送给FPGA2，如此反复，直到配置数据全部发送完为止，FPGA2接收到串行配置数据后对其内部的SRAM单元进行配置，所有SRAM单元配置完毕后，FPGA2向FPGA1发送配置完成信号，至此，完成了整个配置过程。

基于PCI总线的FPGA配置方式比基于并口的JTAG配置方式具备多种优势：首先，它不需要JTAG专用下载线，这既节约了系统成本又使系统操作更加简便；其次，它的配置速度要比并口配置方式要更快，在没有经过优化的情况速度仍可以提高30倍左右，这是因为PCI的数据传输速度远远大于并口的传输速度；最后，基于PCI总线的FPGA配置方式，能够方便实现ISP功能，即：在系统可编程，系统运行过程中通过软件动态选择FPGA的配置文件对FPGA进行配置，从而实现可重配置计算功能。

基于PCI总线的FPGA配置方式要求开发板上有一颗芯片充当被配置的FPGA的配置控制器，由于在SoC开发板上FPGA1内部的逻辑是固定的，故可以由FPGA1充当FPGA2的配置控制器，因此不需要添加MCU或者CPLD，为实现该功能，FPGA1只需要使用几个与FPGA2相关的配置管脚(Altera公司的Cyclone系列只需要5个管脚)，FPGA1实现配置控制器消耗的资源也非常少(在Altera Cyclone FPGA中只需要110LEs)，可见在SoC验证平台上实现基于PCI总线的FPGA配置是非常经济的。

Claims (3)

1、现场可编程门阵列可配置逻辑块验证方法，其特征在于，包括以下步骤：

1)预定义CLB测试向量——预设结果映射表，并存储于软件部分；

2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文件关闭非本次测试的CLB，仅保留测试目标CLB；

3)软件部分依据CLB测试向量——预设结果映射表，对硬件方FPGA施加CLB测试向量，硬件方FPGA对测试向量作出响应，然后将结果返回到软件方，软件方分析比对结果，生成测试报告；

前述各步骤中，软件方仅通过PCI总线与硬件方建立通信；

具体配置过程为：用户通过计算机上的配置软件选择FPGA2的配置文件后，配置软件向FPGA1发出对FPGA2的配置命令，FPGA1内部的配置控制逻辑会根据FPGA被动配置模式下的时序要求对FPGA2发出配置开始信号，如果没有错误发生，FPGA2会给FPGA1发送准备好配置的指示信号，FPGA1接收到该信号后即通知软件可以开始发送配置数据了，软件读取配置文件的值以32bit为单位通过PCI总线发送给FPGA1，FPGA1接收到配置数据后按照配置时序要求产生正确的配置时钟，并将配置数据串行转换后发送给FPGA2，如此反复，直到配置数据全部发送完为止，FPGA2接收到串行配置数据后对其内部的SRAM单元进行配置，所有SRAM单元配置完毕后，FPGA2向FPGA1发送配置完成信号，至此，完成了整个配置过程。

2、如权利要求1所述的现场可编程门阵列可配置逻辑块验证方法，其特征在于，所述CLB测试向量为单一CLB测试向量。

3、现场可编程门阵列可配置逻辑块验证系统，其特征在于，包括软件部分、硬件部分和通信部分；

所述软件部分包括：

CLB测试向量——预设结果映射表，

配置文件生成单元，用于根据每一映射关系生成相应的配置文件；

结果分析单元，用于将硬件部分返回的结果和预设的预设结果进行比对分析和生成报告；

所述硬件部分包括：FPGA硬件验证平台；

所述通信部分为PCI总线通信单元。

Images