CN107290655B - 基于ATE测试平台的Flash型FPGA测试方法 - Google Patents

基于ATE测试平台的Flash型FPGA测试方法 Download PDF

Info

Publication number
CN107290655B
CN107290655B CN201610223754.2A CN201610223754A CN107290655B CN 107290655 B CN107290655 B CN 107290655B CN 201610223754 A CN201610223754 A CN 201610223754A CN 107290655 B CN107290655 B CN 107290655B
Authority
CN
China
Prior art keywords
input
output
test
flash type
ate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610223754.2A
Other languages
English (en)
Other versions
CN107290655A (zh
Inventor
张伟
熊盛阳
刘泓
单旭涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Launch Vehicle Technology CALT
Original Assignee
China Academy of Launch Vehicle Technology CALT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Launch Vehicle Technology CALT filed Critical China Academy of Launch Vehicle Technology CALT
Priority to CN201610223754.2A priority Critical patent/CN107290655B/zh
Publication of CN107290655A publication Critical patent/CN107290655A/zh
Application granted granted Critical
Publication of CN107290655B publication Critical patent/CN107290655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种基于ATE测试平台的Flash型FPGA测试方法，包括：Flash型FPGA器件片上资源划分；FPGA器件片上资源配置方案设计；生成配置文件及测试向量文件；ATE测试；实现对FPGA器件功能的测试，保证FPGA器件使用前功能性能满足相关指标要求，避免由于FPGA器件本身失效导致的电路功能性能不满足要求。

Description

基于ATE测试平台的Flash型FPGA测试方法
技术领域
本发明属于FPGA测试领域，具体涉及一种基于ATE测试平台的Flash型FPGA测试方法。
背景技术
现场可编程门阵列(FPGA：Field Programmable Gata Array)，不同于功能固定的专用集成电路(Application Specific Integrated Circuit，ASIC)，是一种半定制的集成电路，用于可以根据自己的需求对电路进行编程设计，从而改变其功能，应用灵活，可大幅降低系统设计的成本，在各领域中的应用越来越广。
根据编程工艺的不同，FPGA可分成反熔丝型、SRAM型以及Flash型三种。反熔丝型FPGA只可一次编程，不可重复使用，且集成度不高；SRAM型FPGA，掉电后功能丧失，加电后需要配置存储器对其重新配置，使用不便。Flash型FPGA由于内部使用非易失、可重复使用的存储单元，其功能在掉电后仍然保持，不需要专用配置存储器以及其它外围电路，因此被广泛关注和选用。目前，Flash型FPGA一般不做使用前的性能测试，使用时用户直接将FPGA焊接在所用电路板上，随电路系统进行整体测试。测试过程中，如果出现系统功能性能不符合要求的情况，需要对故障进行高成本的定位分析，如果定位于FPGA，还需要将电路从系统PCB板上解焊，容易造成PCB电路板损伤，且容易导致FPGA电路无法再次使用，造成资源浪费。
发明内容
本发明的目的在于提出一种基于ATE测试平台的Flash型FPGA测试方法，实现对FPGA器件功能的测试，保证FPGA器件使用前功能性能满足相关指标要求，避免由于FPGA器件本身失效导致的电路功能性能不满足要求。
本发明的技术方案如下：一种基于ATE测试平台的Flash型FPGA测试方法，包括以下步骤：
步骤一：Flash型FPGA器件片上资源划分；
将Flash型FPGA器件的片上资源分解为：可配置输入/输出端口I/Os、可配置逻辑单元、可编程互连线、时钟调节模块、内嵌存储单元；
步骤二：FPGA器件片上资源配置方案设计；
(1)可配置输入/输出端口I/Os配置方案；
将FPGA器件的I/Os一分为二，一半配置为输入，另一半配置为输出，将输入与输出直连，在输入端加既定的激励，对比分析输出端的结果是否与输入激励相一致，如不一致，则该器件失效，如相一致，将I/Os的配置反向，即原来配置为输入的I/Os配置为输出，原来配置为输出的I/Os配置为输入，再次施加激励，对结果进行对比；
(2)可配置逻辑单元配置方案；
将可配置逻辑单元配置为三输入与门并级联起来，级联的三输入与逻辑的输入端A、B、C、及输出端Y与I/Os相连，将对应的I/Os配置为输入及输出。在输入端加激励，在输出端对采集结果进行分析，当输入输出满足Y＝A&B&C关系时，表明可配置逻辑单元满足要求。
(3)可编程互连线配置方案；
采取与除可编程互连线资源之外的片上资源并行配置的方法测试可编程互连线；
(4)时钟调节模块配置方案；
将时钟调节模块与I/Os相连，并将对应的I/Os分别配置为输入及输出，配置时钟调节模块，使其输出时钟可分布在多个频点；
(5)内嵌存储单元配置方案；
步骤三：生成配置文件及测试向量文件；
按照步骤二的配置方案，使用硬件描述语言进行代码编写，通过功能仿真、综合、布局布线、后仿真步骤，最终生成配置文件以及测试向量文件。
步骤四：ATE测试；
所述步骤二(5)内嵌存储单元配置方案包括：
(a)将Flash型FPGA的每个内嵌存储单元配置为读写同步的SRAM；
(b)将每个SRAM逻辑功能相同的输入端口并联起来；
(c)将各个SRAM数据读出端口相同的数据位连接到同或门使其能够进行同或运算，同或门通过可配置逻辑单元实现；
(d)从起始地址开始写入既定的数据，写满整个存储空间；
(e)从起始地址开始依次读出各存储地址的数据，若同或门输出为1，则该地址位存储单元无缺陷若同或门输出为0，则标示该地址位的存储单元有缺陷。
所述步骤四：ATE测试包括：
(1)用步骤三生成的配置文件对Flash型FPGA器件进行配置，配置可通过JTAG方式进行。
(2)根据步骤三生成的测试向量文件中规定的激励图形，使用ATE测试机台对器件施加激励。
(3)ATE测试机台采集器件输出管脚的电信号，将之与测试向量文件中的预定的正确响应进行比较，判断出器件功能是否满足要求。
本发明的显著效果在于：避免由于FPGA器件本身失效导致的电路功能性能不满足要求，降低质量风险和不必要的成本损失。
具体实施方式
一种基于ATE测试平台的Flash型FPGA测试方法，包括以下步骤：
步骤一：Flash型FPGA器件片上资源划分；
将Flash型FPGA器件的片上资源分解为：可配置输入/输出端口I/Os、可配置逻辑单元、可编程互连线、时钟调节模块、内嵌存储单元；
步骤二：FPGA器件片上资源配置方案设计；
(1)可配置输入/输出端口I/Os配置方案；
将FPGA器件的I/Os一分为二，一半配置为输入，另一半配置为输出，将输入与输出直连，在输入端加既定的激励，对比分析输出端的结果是否与输入激励相一致，如不一致，则该器件失效，如相一致，将I/Os的配置反向，即原来配置为输入的I/Os配置为输出，原来配置为输出的I/Os配置为输入，再次施加激励，对结果进行对比；
(2)可配置逻辑单元配置方案；
将可配置逻辑单元配置为三输入与门并级联起来，级联的三输入与逻辑的输入端A、B、C、及输出端Y与I/Os相连，将对应的I/Os配置为输入及输出。在输入端加激励，在输出端对采集结果进行分析，当输入输出满足Y＝A&B&C关系时，表明可配置逻辑单元满足要求。
(3)可编程互连线配置方案；
采取与除可编程互连线资源之外的片上资源并行配置的方法测试可编程互连线。
(4)时钟调节模块配置方案；
将时钟调节模块与I/Os相连，并将对应的I/Os分别配置为输入及输出，配置时钟调节模块，使其输出时钟可分布在多个频点。
(5)内嵌存储单元配置方案；
(a)将Flash型FPGA的每个内嵌存储单元配置为读写同步的SRAM。
(b)将每个SRAM逻辑功能相同的输入端口并联起来；
(c)将各个SRAM数据读出端口相同的数据位连接到同或门使其能够进行同或运算，同或门通过可配置逻辑单元实现；
(d)从起始地址开始写入既定的数据，写满整个存储空间；
(e)从起始地址开始依次读出各存储地址的数据，若同或门输出为1，则该地址位存储单元无缺陷若同或门输出为0，则标示该地址位的存储单元有缺陷；
步骤三：生成配置文件及测试向量文件；
按照步骤二的配置方案，使用硬件描述语言进行代码编写，通过功能仿真、综合、布局布线、后仿真步骤，最终生成配置文件以及测试向量文件。
步骤四：ATE测试；
(1)用步骤三生成的配置文件对Flash型FPGA器件进行配置，配置可通过JTAG方式进行。
(2)根据步骤三生成的测试向量文件中规定的激励图形，使用ATE测试机台对器件施加激励。
(3)ATE测试机台采集器件输出管脚的电信号，将之与测试向量文件中的预定的正确响应进行比较，判断出器件功能是否满足要求。

Claims (3)

1.一种基于ATE测试平台的Flash型FPGA测试方法，其特征在于：包括以下步骤：
步骤一：Flash型FPGA器件片上资源划分；
将Flash型FPGA器件的片上资源分解为：可配置输入/输出端口I/Os、可配置逻辑单元、可编程互连线、时钟调节模块、内嵌存储单元；
步骤二：FPGA器件片上资源配置方案设计；
(1)可配置输入/输出端口I/Os配置方案；
将FPGA器件的I/Os一分为二，一半配置为输入，另一半配置为输出，将输入与输出直连，在输入端加既定的激励，对比分析输出端的结果是否与输入激励相一致，如不一致，则该器件失效，如相一致，将I/Os的配置反向，即原来配置为输入的I/Os配置为输出，原来配置为输出的I/Os配置为输入，再次施加激励，对结果进行对比；
(2)可配置逻辑单元配置方案；
将可配置逻辑单元配置为三输入与门并级联起来，级联的三输入与逻辑的输入端A、B、C、及输出端Y与I/Os相连，将对应的I/Os配置为输入及输出。在输入端加激励，在输出端对采集结果进行分析，当输入输出满足Y＝A&B&C关系时，表明可配置逻辑单元满足要求。
(3)可编程互连线配置方案；
采取与除可编程互连线资源之外的片上资源并行配置的方法测试可编程互连线；
(4)时钟调节模块配置方案；
将时钟调节模块与I/Os相连，并将对应的I/Os分别配置为输入及输出，配置时钟调节模块，使其输出时钟可分布在多个频点；
(5)内嵌存储单元配置方案；
步骤三：生成配置文件及测试向量文件；
按照步骤二的配置方案，使用硬件描述语言进行代码编写，通过功能仿真、综合、布局布线、后仿真步骤，最终生成配置文件以及测试向量文件；
步骤四：ATE测试。
2.根据权利要求1所述的一种基于ATE测试平台的Flash型FPGA测试方法，其特征在于：所述步骤二(5)内嵌存储单元配置方案包括：
(a)将Flash型FPGA的每个内嵌存储单元配置为读写同步的SRAM；
(b)将每个SRAM逻辑功能相同的输入端口并联起来；
(c)将各个SRAM数据读出端口相同的数据位连接到同或门使其能够进行同或运算，同或门通过可配置逻辑单元实现；
(d)从起始地址开始写入既定的数据，写满整个存储空间；
(e)从起始地址开始依次读出各存储地址的数据，若同或门输出为1，则该地址位存储单元无缺陷若同或门输出为0，则标示该地址位的存储单元有缺陷。
3.根据权利要求1所述的一种基于ATE测试平台的Flash型FPGA测试方法，其特征在于：所述步骤四：ATE测试包括：
(1)用步骤三生成的配置文件对Flash型FPGA器件进行配置，配置可通过JTAG方式进行；
(2)根据步骤三生成的测试向量文件中规定的激励图形，使用ATE测试机台对器件施加激励；
(3)ATE测试机台采集器件输出管脚的电信号，将之与测试向量文件中的预定的正确响应进行比较，判断出器件功能是否满足要求。
CN201610223754.2A 2016-04-12 2016-04-12 基于ATE测试平台的Flash型FPGA测试方法 Active CN107290655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610223754.2A CN107290655B (zh) 2016-04-12 2016-04-12 基于ATE测试平台的Flash型FPGA测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610223754.2A CN107290655B (zh) 2016-04-12 2016-04-12 基于ATE测试平台的Flash型FPGA测试方法

Publications (2)

Publication Number Publication Date
CN107290655A CN107290655A (zh) 2017-10-24
CN107290655B true CN107290655B (zh) 2019-08-13

Family

ID=60093086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610223754.2A Active CN107290655B (zh) 2016-04-12 2016-04-12 基于ATE测试平台的Flash型FPGA测试方法

Country Status (1)

Country Link
CN (1) CN107290655B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109143038A (zh) * 2018-09-25 2019-01-04 珠海欧比特宇航科技股份有限公司 一种s698-t芯片的ate测试方法及装置
CN109633421A (zh) * 2018-11-27 2019-04-16 珠海欧比特宇航科技股份有限公司 一种soc芯片的测试方法、装置、设备和存储介质
CN110231559B (zh) * 2019-05-17 2023-01-17 航天科工防御技术研究试验中心 基于flash工艺的fpga芯片参数测试方法及设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6634016B1 (en) * 2000-12-01 2003-10-14 Advanced Micro Devices, Inc. Arrangement for partitioning logic into multiple field programmable gate arrays
CN101169466A (zh) * 2007-10-12 2008-04-30 电子科技大学 现场可编程门阵列可配置逻辑块验证方法及系统
CN101191819A (zh) * 2006-11-21 2008-06-04 国际商业机器公司 Fpga、fpga配置、调试系统和方法
CN101363900A (zh) * 2007-09-30 2009-02-11 北京华大泰思特半导体检测技术有限公司 一种对fpga器件进行测试的方法
CN101551439A (zh) * 2009-02-24 2009-10-07 北京时代民芯科技有限公司 一种fpga输入输出模块的内建自测试方法
CN204256085U (zh) * 2014-10-28 2015-04-08 陕西千山航空电子有限责任公司 一种fpga基本性能测试装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6634016B1 (en) * 2000-12-01 2003-10-14 Advanced Micro Devices, Inc. Arrangement for partitioning logic into multiple field programmable gate arrays
CN101191819A (zh) * 2006-11-21 2008-06-04 国际商业机器公司 Fpga、fpga配置、调试系统和方法
CN101363900A (zh) * 2007-09-30 2009-02-11 北京华大泰思特半导体检测技术有限公司 一种对fpga器件进行测试的方法
CN101169466A (zh) * 2007-10-12 2008-04-30 电子科技大学 现场可编程门阵列可配置逻辑块验证方法及系统
CN101551439A (zh) * 2009-02-24 2009-10-07 北京时代民芯科技有限公司 一种fpga输入输出模块的内建自测试方法
CN204256085U (zh) * 2014-10-28 2015-04-08 陕西千山航空电子有限责任公司 一种fpga基本性能测试装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于ATE的FLASH型FPGA测试方法研究;张金凤，等;《电子世界》;20180523;第46-47页
基于ATE的FPGA器件测试方案研究;焦亚涛，等;《计算机与数字工程》;20150131;第43卷(第1期);第80-82页

Also Published As

Publication number Publication date
CN107290655A (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
US5790771A (en) Apparatus and method for configuring a reconfigurable electronic system having defective resources
US20060200714A1 (en) Test equipment for semiconductor
CN113157501B (zh) 一种基于ate测试机的微系统模块ac参数测试方法
CN107290655B (zh) 基于ATE测试平台的Flash型FPGA测试方法
US10997343B1 (en) In-system scan test of chips in an emulation system
US8301947B1 (en) Dynamic scan chain grouping
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
US7047174B2 (en) Method for producing test patterns for testing an integrated circuit
CN109445365B (zh) 一种fpga嵌入式乘法器的筛选测试方法
US9287877B2 (en) Reconfigurable semiconductor device
CN112067978A (zh) 一种基于fpga的fpga筛选测试系统及方法
CN113705140A (zh) 芯片验证方法、系统、设备及存储介质
CN103345944B (zh) 存储器及通过测试机台对存储器进行测试的方法
CN112241388A (zh) 基于flash和继电器的fpga配置测试系统及方法
US20140032888A1 (en) Integrated Circuit Boot Code and Fuse Storage Implemented on Interposer-Mounted Non-Volatile Memory
US6260166B1 (en) Observability register architecture for efficient production test and debug
US9599673B2 (en) Structural testing of integrated circuits
US9672094B1 (en) Interconnect circuitry fault detection
Sridhar et al. Built-in self-repair (BISR) technique widely Used to repair embedded random access memories (RAMs)
US7735031B2 (en) Method and apparatus for self identification of circuitry
US20080270857A1 (en) Boundary scan connector test method capable of fully utilizing test i/o modules
US20090183044A1 (en) Method and circuit for implementing enhanced LBIST testing of paths including arrays
JP7427000B2 (ja) デジタル回路試験及び分析モジュール、システム及びそれの方法
US7506210B1 (en) Method of debugging PLD configuration using boundary scan
Roy Top level SOC interconnectivity verification using formal techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant