CN111624475B - 大规模集成电路的测试方法及系统 - Google Patents

Abstract

本发明公开了一种大规模集成电路的测试方法及系统。该方法包括：检验人员根据需求规格书中的时钟和复位需求完成验证规格书，验证规格书为验证人员根据需求规格书中的时钟和复位需求完成的，根据验证规格书生成通用验证环境；检验人员根据待测电路和电路规格书填写绑定输入文件模板，得到绑定输入文件；根据绑定输入文件生成绑定组件，绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境；检验器根据验证激励和完整验证环境对待测电路进行测试。能够更早的启动电路测试工作，无需等待电路规格书的形成，缩短了电路测试的等待时间，提高电路测试效率。

Description

大规模集成电路的测试方法及系统

技术领域

本发明实施例涉及芯片测试技术，尤其涉及一种大规模集成电路的测试方法及系统。

背景技术

随着芯片技术的不断发展，5G和人工智能等超大规模电路的时钟和复位电路的规模变的越来越大，并且越来越复杂。在目前集成电路IC验证中，所有验证项目都依赖于时钟和复位验证结果。时钟和复位电路正常，其他电路才能开始验证。

目前，电路设计方完成初版电路后形成电路规格书，时钟和复位电路的测试方式需要在形成电路规格书后，根据电路规格书进行设计。因此，从初版电路的完成到开始时钟和复位电路的测试需要等待较长时间，导致芯片的其他部分的测试会随之延后，导致电路测试启动等待时间较长，电路测试效率低。

发明内容

本发明提供一种大规模集成电路的测试方法及系统，以实现提高电路测试效率，缩短电路测试的等待时间。

第一方面，本发明实施例提供了一种大规模集成电路的测试方法，包括：

检验人员根据需求规格书中的时钟和复位需求完成验证规格书，验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的，根据验证规格书生成通用验证环境；

检验人员根据待测电路和电路规格书填写绑定输入文件模板，得到绑定输入文件；

根据绑定输入文件生成绑定组件，检验人员执行绑定组件，以便绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境；

检验器根据验证激励和完整验证环境对待测电路进行测试。

第二方面，本发明实施例还提供了一种大规模集成电路的测试方法，包括：

在形成电路规格书之前，响应于检验人员的第一操作，根据验证规格书生成通用验证环境，验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的；

在形成电路规格书之后，响应于检验人员的第二操作，获取绑定输入文件，根据绑定输入文件生成绑定组件，

响应于检验人员的第三操作，执行绑定组件，以便绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境；

根据验证激励和完整验证环境对待测电路进行测试。

第三方面，本发明实施例还提供了大规模集成电路的测试系统，包括，验证激励、待测电路、绑定组件、检验器以及参考时钟，检验时，启动所述参考时钟，所述验证激励用于输入至所述待测电路和所述绑定组件，绑定组件用于将验证激励和所述待测电路的电路信息绑定至所述检验器，并将待测电路输出的电路信息转发至所述检验器，所述检验器用于根据所述绑定组件发送的所述待测电路输出的电路信息和验证激励进行验证。

第四方面，本发明实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，处理器执行程序时实现如本申请实施例所示的大规模集成电路的测试方法。

第五方面，本发明实施例还提供了一种包含计算机可执行指令的存储介质，计算机可执行指令在由计算机处理器执行时用于执行如本申请实施例所示的大规模集成电路的测试方法。

本申请实施例提供的大规模集成电路的测试方法，能够根据电路需求规格书中的时钟和复位需求生成通用验证环境，由于电路需求规格书是电路设计参照的需求规格书，因此通用验证环境的生成可以与电路设计同步执行。当电路设计完毕形成电路规格书后，根据电路规格书形成的绑定输入文件能够体现出待测电路的个性验证特性。根据绑定输入文件生成绑定组件，通过绑定组件将待测电路的个性验证特性配置到通用验证环境中，得到完整验证环境，使得完整验证环境能够针对待测电路的特性进行准确的测试。可见，本申请实施例能够在电路规格书形成之前根据电路需求规格书生成通用验证环境，在形成电路规格书之后，根据电路规格书生成体现待测电路的个性验证特性的绑定输入文件，根据绑定输入文件生成绑定组件，通过绑定组件完成对通用验证环境的优化。进而能够更早的启动电路测试工作，无需等待电路规格书的形成，缩短了电路测试的等待时间，提高电路测试效率。

附图说明

图1是本发明实施例一中的大规模集成电路的测试方法的流程图；

图2是本发明实施例一中的一个大规模集成电路的测试系统的示意图；

图3是本发明实施例一中的适用于多个时钟域验证的的大规模集成电路的测试系统的示意图；

图4是本发明实施例一中的另一个大规模集成电路的测试系统的示意图；

图5是本发明实施例二中的大规模集成电路的测试方法的流程图；

图6是本发明实施例二中的大规模集成电路的测试方法的资源分析图；

图7是本发明实施例三中的大规模集成电路的测试装置的结构示意图；

图8是本发明实施例四中的电子设备的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1为本发明实施例一提供的大规模集成电路的测试方法的流程图，本实施例可适用于大规模集成电路的始终与复位信号测试情况，具体包括如下步骤：

步骤110、检验人员根据需求规格书中的时钟和复位需求完成验证规格书，验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的，根据验证规格书生成通用验证环境。

需求规格书为电路设计人员设计待测电路的依据。目前的测试流程为，电路设计人员根据需求规格书进行待测电路的电路设计。在设计出待测电路后，形成待测电路的电路规格书。检验人员根据电路规格书设计时钟和复位检验，检验启动时间点为得到电路规格书之后。本申请实施例中无需等待电路规格书形成后启动时钟和复位检验，检验人员在电路规格书和电路模块未完成时就可以启动待测电路的验证工作，使得验证工作启动时间点大幅提前。根据需求规格书可得到通用验证环境。

需求规格书包含待测电路的设计需求，包含但不限于时钟信号的频率、硬件使能需求、软件使能需求；复位信号的硬件复位、软件复位的功能需求。电路规格书至少包括，时钟信号和复位信号的控制逻辑，延时信息和软件配置信息。

检验人员可以根据需求规格书中关于时钟和复位信号的需求参数生成验证规格书。验证规格书包含检验环境的描述信息和验证激励的描述信息，其中验证环境的描述信息包括检验器的描述信息。可以分别为时钟信号、复位信号以及时钟激励信号设置三种类型的检验器。每种类型的检验其可以设置多个。

步骤120、检验人员根据待测电路和电路规格书填写绑定输入文件模板，得到绑定输入文件。

在电路设计人员设计出待测电路后，检验人员得到待测电路以及待测电路的电路规格书。将符合待测电路以及待测电路的电路规格书的信息填入绑定输入文件模板，得到绑定输入文件。绑定输入文件模板用于制作绑定输入文件，包含但不限于以下电路信息：1）时钟信号的名称，电路路径，使能信号名称，电路路径，软件配置方法；2）复位信号的名称，电路路径，软件配置方法。其中，软件配置方法包括，控制寄存器的名称，地址，和控制位的位置。参考时钟名称，延时信息。

步骤130、根据绑定输入文件生成绑定组件，检验人员执行绑定组件，以便绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境。

可以由检验人员根据绑定输入文件通过编程软件形成绑定组件。也可以通过自动化脚本自动生成绑定组件。绑定组件用于绑定待测电路和检验器，将绑定文件输入文件中记载的验证激励和电路信息配置到检验器，进而得到完整验证环境。其中，电路信息包括验证激励、信号名称、信号路径、软件配置方法、参考时钟名称和延时信息等。

步骤140、检验器根据验证激励和完整验证环境对待测电路进行测试。

启动所述参考时钟；将所述验证激励输入至所述待测电路和所述绑定组件，以便所述待测电路根据所述验证激励产生电路信息，将所述电路信息反馈至所述绑定组件，所述电路信息包括时钟信号、时钟使能信号或复位信号的输出；所述绑定组件用于将所述验证激励以及所述待测电路反馈的所述电路信息发送至所述检验器；所述检验器根据所述验证激励和所述电路信息验证进行验证。

图2为本申请实施例提供的大规模集成电路的测试系统的示意图，包括，验证激励21、待测电路22、绑定组件23、检验器24以及参考时钟25。其中，检验器24、绑定组件23以及参考时钟25组成测试环境。检验时，启动所述参考时钟25，所述验证激励21用于输入至所述待测电路22和所述绑定组件23，绑定组件23用于将验证激励21和所述待测电路22的电路信息绑定至所述检验器24，并将待测电路22输出的电路信息转发至所述检验器24，所述检验器24用于根据所述绑定组件23发送的所述待测电路22输出的电路信息和验证激励21进行验证。

验证激励21包括硬件配置和软件配置，硬件配置包括时钟硬件配置和复位硬件配置，软甲配置包括时钟软件配置和复位软件配置。时钟硬件配置和时钟软件配置决定时钟的有无和频率。复位硬件配置和复位软件配置会决定复位信号是否有效。

时钟硬件配置，包括待测电路22的顶层的时钟输入的开关。以及待测电路22输出时钟电路的开关。所述的时钟软件配置，待测电路22中可以通过访问软件接口写入待测电路22的时钟控制寄存器中的控制时钟信号。时钟软件配置指写入时钟控制寄存器的配置值。复位硬件配置，包括待测电路22的硬件复位信号。复位软件配置，待测电路22中可以通过访问软件接口写入待测电路22的复位控制寄存器中的控制复位信号。复位软件配置指写入复位控制寄存器的配置值。

待测电路22，待测电路22信号输出的信号包括时钟信号、时钟使能信号和复位信号。

待测电路22包括主机电路模块和从机电路模块。可以使用Verilog代码编写，VHDL(Veri-High-Speed Integrate Circuit Hardware Description Language)或者两者编译后生成的可以用于仿真的电路网表，或者由其他语言编写生成的Verilog或者VHDL，或者由其他语言编写以Verilog或者VHDL为中间产物生成的电路网表。

Systemverilog语言提供有约束的验证激励21生成，按照用户定制的指令集合生成二进制数据。这些指令中包含对存储器，从机电路和保留地址空间的访问。当然，上述二进制文件也可以由C,C++,Python，汇编等语言生成，或者由上述计算机语言编写由编译器编译生成。

在对待测电路22进行检验时，将验证激励21送入待测电路22中，以产生自动化判断时钟和复位信号的结果，以及自动化的统计功能覆盖率。

测试系统可以使用Systemverilog编写。作为Systemverilog编写的一种替换，也可以使用SystemC实现上述功能。

参考时钟25为验证环境所需的参考时钟25信号，用于提供时钟域的参考时钟25。

绑定组件23，用于绑定待测电路22信号和检验器24。将待测电路22信号，验证激励21和电路规格书中的电路信息配置到检验器24。电路信息包含但不限于验证激励21，信号名称，信号路径，软件配置方法，参考时钟名称，延时信息。

检验器24，根据验证激励21、电路信息和参考时钟25来检查待测电路22中的信号，其中包括：1）时钟检验器24检查待测电路时钟信号。时钟检验器24根据参考时钟25、时钟硬件配置和时钟软件配置生成一个参考值，比较这个参考值和待测电路时钟信号是否匹配实现对时钟电路的验证。根据验证需求该匹配可以是完全相等，也可以有一定的误差容限。2）时钟使能检验器24检查待测电路时钟使能信号。时钟使能检验器24根据参考时钟25、时钟硬件配置和时钟软件配置检查待测电路时钟使能信号是有效或者无效。3）复位检验器24检查待测电路复位信号。复位检验器24根据参考时钟25、复位硬件配置和复位软件配置来检查待测电路复位信号是有效还是无效。

硬件配置通过待测电路22的输入信号接入待测电路22，软件配置通过访问待测电路22的软件接口进行配置。待测电路22接收到配置以后内部会有控制逻辑和延时，经过控制逻辑和延时生成待测的时钟和复位信号的时序。绑定组件23收集验证激励21中的软件配置，硬件配置；待测电路22输出的输出信号以及验证环境中的参考时钟25送给检验器24。检验器24根据绑定组件23提供的信息检查待测电路22的输出是否正常实现验证功能。功能覆盖率模块，可以给出功能覆盖率结果。

示例性的，如图3所示，图3为多个时钟域验证的结构框图。在对多个时钟域进行验证时。可以设置多个时钟域，如时钟域0-31…时钟域M-32，可以按照时钟域顺序依次对待测电路进行检验。时钟域可以用于进行时钟检验、时钟使能检验或复位检验。功能覆盖率33，用于收集硬件配置和软件配置的各种工作模式是否被覆盖到，以及待测电路的各种工作模式和各种工作模式的交叉状态是否被覆盖到。

示例性的，如图4所示，图4为本申请实施例提供的另一个大规模集成电路的测试系统的示意图。功能覆盖率33，用于收集硬件配置和软件配置的各种工作模式是否被覆盖到，以及待测电路的各种工作模式和各种工作模式的交叉状态是否被覆盖到。完整的验证环境包括绑定组件、参考时钟以及多种检验器。检验器可以分为三种类型，分别为时钟检验器41，如时钟检验器0…时钟检验器I；时钟使能检验器42，如时钟使能检验器0…时钟使能检验器J、复位检验器43，如复位检验器0…复位检验器K。根据硬件配置和软件配置的各种工作模式的覆盖程度，以及待测电路的各种工作模式和各种工作模式的交叉状态的覆盖程度计算功能覆盖率。

本申请实施例提供的大规模集成电路的测试方法，能够根据电路需求规格书中的时钟和复位需求生成通用验证环境，由于电路需求规格书是电路设计参照的需求规格书，因此通用验证环境的生成可以与电路设计同步执行。当电路设计完毕形成电路规格书后，根据电路规格书形成的绑定输入文件能够体现出待测电路的个性验证特性。根据绑定输入文件生成绑定组件，通过绑定组件将待测电路的个性验证特性配置到通用验证环境中，得到完整验证环境，使得完整验证环境能够针对待测电路的特性进行准确的测试。可见，本申请实施例能够在电路规格书形成之前根据电路需求规格书生成通用验证环境，在形成电路规格书之后，根据电路规格书生成体现待测电路的个性验证特性的绑定输入文件，根据绑定输入文件生成绑定组件，通过绑定组件完成对通用验证环境的优化。进而能够更早的启动电路测试工作，无需等待电路规格书的形成，缩短了电路测试的等待时间，提高电路测试效率。

实施例二

图5为本发明实施例二提供的大规模集成电路的测试方法的流程图，本实施例可适用于大规模集成电路的始终与复位信号测试情况，该方法可以由进行芯片测试的电子设备执行，具体包括如下步骤：

步骤510、在形成电路规格书之前，响应于检验人员的第一操作，根据验证规格书生成通用验证环境，验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的。

检验人员根据需求规格书生成验证规格书后，通过对电子设备执行第一操作。第一操作用于在电子设备中生成通用验证环境。

步骤520、在形成电路规格书之后，响应于检验人员的第二操作，获取绑定输入文件，根据绑定输入文件生成绑定组件。

当电路设计人员形成电路规格书之后，检验人员对电子设备执行第二操作。第二操作用于根据电路规格书在绑定输入文件模板中输入与待测电路吻合的参数，得到绑定输入文件。根据绑定文件生成绑定组件。可选的，使用自动化脚本将绑定输入文件生成为绑定组件。

自动化脚本用于根据绑定输入文件自动生成绑定组件。按照绑定文件的信息选择匹配的检验器，本例中的检验器根据需求有常时钟，仅硬件控制时钟，硬件和软件控制时钟；时钟使能信号有仅硬件控制使能和软件硬件一起控制的使能。复位信号有仅硬件复位和软件硬件一起控制的复位信号。自动化脚本根据模板中上述信息选择检验器，同时将输入绑定文件的信息接入检验器。示例性的，若时钟使能检验器和复位检验器逻辑一致可以选择相同的通用检验器。

步骤530、响应于检验人员的第三操作，执行绑定组件，以便绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境。

第三操作用于控制绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境。

步骤540、根据验证激励和完整验证环境对待测电路进行测试。

示例性的，完整验证环境的包括检验器、参考时钟和绑定组件。步骤240可通过下述方式实施：

步骤一、启动参考时钟；

步骤二、将验证激励输入至待测电路和绑定组件，以便待测电路根据验证激励产生电路信息，将电路信息反馈至绑定组件，电路信息包括时钟信号、时钟使能信号或复位信号的输出；绑定组件用于将验证激励以及待测电路反馈的电路信息发送至检验器；

步骤三、检验器根据验证激励和电路信息验证进行验证。

在一种实现方式中，电路信息为时钟信号，验证激励包括待测电路的时钟硬件配置和时钟软件配置。此时，步骤三可通过下述方式实施：时钟检验器根据参考时钟、时钟硬件配置和时钟软件配置生成一个在上升沿和下降沿时进行计数的待测时钟计数器；使用待测时钟生成一个在上升沿和下降沿时进行计数的参考时钟计数器；

检验待测时钟计数器的实时计数结果与参考时钟计数器的实时计数结果是否相等，得到时钟信号的验证结果

在另一种实现方式中，电路信息为时钟使能信号，验证激励包括待测电路的时钟硬件配置和时钟软件配置。此时，步骤三可通过下述方式实施：时钟使能检验器根据参考时钟、时钟硬件配置和时钟软件配置检查待测电路反馈的时钟使能信号是否有效，得到时钟使能信号的验证结果。

在再一种实现方式中，电路信息为复位信号，验证激励包括复位硬件配置和复位软件配置。此时，步骤三可通过下述方式实施：复位检验器根据参考时钟、复位硬件配置和复位软件配置检查待测电路反馈的复位信号是否有效，得到复位信号的验证结果。

本发明中待测电路是人工智能芯片中的计算单元集群（CLUSTER）。CLUSTER具有一个软件接口，一个时钟域。其中待测电路时钟信号有30个，硬件时钟使能信号3个，软件可配时钟使能信号有15个，硬件复位信号1个，软件可配复位信号有15个。待测电路C0是CLUSTER的一个实例。验证环境执行验证激励，首先执行上电过程，产生上电时的硬件时钟/复位配置。第二，执行配置变更过程，包含：改变硬件时钟/复位配置，将其配置到待测电路输入信号来改变输出信号；改变软件时钟/复位配置，将其通过待测电路的软件接口写入待测电路来改变输出信号。第三执行整个CLUSTER的硬件复位，最后再执行一次配置变更过程。

本申请实施例提供的大规模集成电路的测试方法，能够根据电路需求规格书中的时钟和复位需求生成通用验证环境，由于电路需求规格书是电路设计参照的需求规格书，因此通用验证环境的生成可以与电路设计同步执行。当电路设计完毕形成电路规格书后，根据电路规格书形成的绑定输入文件能够体现出待测电路的个性验证特性。根据绑定输入文件生成绑定组件，通过绑定组件将待测电路的个性验证特性配置到通用验证环境中，得到完整验证环境，使得完整验证环境能够针对待测电路的特性进行准确的测试。可见，本申请实施例能够在电路规格书形成之前根据电路需求规格书生成通用验证环境，在形成电路规格书之后，根据电路规格书生成体现待测电路的个性验证特性的绑定输入文件，根据绑定输入文件生成绑定组件，通过绑定组件完成对通用验证环境的优化。进而能够更早的启动电路测试工作，无需等待电路规格书的形成，缩短了电路测试的等待时间，提高电路测试效率。

图6为本申请实施例提供的大规模集成电路的资源分析图。流程1为目前采用的待测电路检验的资源分析，第一行表示电路设计流程，包括需求规格书、电路规格书、电路、空挡、调试和收集覆盖率。

第二行表示待测电路检验流程，在电路设计流程生成电路规格书后，生成电路的同时生成验证规格书。在电路设计流程的空挡中，进行验证环境和待测电路绑定。可见，目前需要在得到电路规格书后才能启动检验流程。

流程2和流程3为本申请实施例提供的大规模集成电路的资源分析。流程2和流程3均可在得到需求规格书后，启动验证规格书的生成，无需等待电路规格书形成后启动验证规格书的形成。因此可以大幅提前待测电路检测的启动节点。流程3通过使用自动化脚本能够比流程2更加快速的进行待测电路的绑定，进一步提高检验速度。

实施例三

图7为本申请实施例提供的大规模集成电路的测试装置的结构示意图，可适用于大规模集成电路的始终与复位信号测试情况，该装置可以由进行芯片测试的电子设备执行，具体包括：通用验证环境生成模块71、绑定组件生成模块72、完整验证环境生成模块73以及检验模块74。

通用验证环境生成模块71，用于在形成电路规格书之前，响应于检验人员的第一操作，根据验证规格书生成通用验证环境，验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的；

绑定组件生成模块72，用于在形成电路规格书之后，响应于检验人员的第二操作，获取绑定输入文件，根据绑定输入文件生成绑定组件，

完整验证环境生成模块73，用于响应于检验人员的第三操作，执行绑定组件，以便绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境；

检验模块74，用于根据验证激励和完整验证环境对待测电路进行测试。

进一步的，完整验证环境的包括检验器、参考时钟和绑定组件；检验模块74用于：

启动参考时钟；

将验证激励输入至待测电路和绑定组件，以便待测电路根据验证激励产生电路信息，将电路信息反馈至绑定组件，电路信息包括时钟信号、时钟使能信号或复位信号的输出；绑定组件用于将验证激励以及待测电路反馈的电路信息发送至检验器；

检验器根据验证激励和电路信息验证进行验证。

进一步的，电路信息为时钟信号，验证激励包括待测电路的时钟硬件配置和时钟软件配置；检验模块74用于：

时钟检验器根据参考时钟、时钟硬件配置和时钟软件配置生成一个在上升沿和下降沿时进行计数的待测时钟计数器；

使用待测时钟生成一个在上升沿和下降沿时进行计数的参考时钟计数器；

检验待测时钟计数器的实时计数结果与参考时钟计数器的实时计数结果是否相等，得到时钟信号的验证结果。

进一步的，电路信息为时钟使能信号，验证激励包括待测电路的时钟硬件配置和时钟软件配置；检验模块74用于：

时钟使能检验器根据参考时钟、时钟硬件配置和时钟软件配置检查待测电路反馈的时钟使能信号是否有效，得到时钟使能信号的验证结果。

进一步的，电路信息为复位信号，验证激励包括复位硬件配置和复位软件配置，检验模块74用于：

复位检验器根据参考时钟、复位硬件配置和复位软件配置检查待测电路反馈的复位信号是否有效，得到复位信号的验证结果。

进一步的绑定组件生成模块72用于:使用自动化脚本将绑定输入文件生成为绑定组件。

本申请实施例提供的大规模集成电路的测试装置，能够根据电路需求规格书中的时钟和复位需求生成通用验证环境，由于电路需求规格书是电路设计参照的需求规格书，因此通用验证环境的生成可以与电路设计同步执行。当电路设计完毕形成电路规格书后，根据电路规格书形成的绑定输入文件能够体现出待测电路的个性验证特性。根据绑定输入文件生成绑定组件，通过绑定组件将待测电路的个性验证特性配置到通用验证环境中，得到完整验证环境，使得完整验证环境能够针对待测电路的特性进行准确的测试。可见，本申请实施例能够在电路规格书形成之前根据电路需求规格书生成通用验证环境，在形成电路规格书之后，根据电路规格书生成体现待测电路的个性验证特性的绑定输入文件，根据绑定输入文件生成绑定组件，通过绑定组件完成对通用验证环境的优化。进而能够更早的启动电路测试工作，无需等待电路规格书的形成，缩短了电路测试的等待时间，提高电路测试效率。

本发明实施例所提供的大规模集成电路的测试装置可执行本发明任意实施例所提供的大规模集成电路的测试方法，具备执行方法相应的功能模块和有益效果。

实施例四

图8为本发明实施例四提供的一种电子设备的结构示意图，如图8所示，该电子设备包括处理器80、存储器81、输入装置82和输出装置83；电子设备中处理器80的数量可以是一个或多个，图8中以一个处理器80为例；电子设备中的处理器80、存储器81、输入装置82和输出装置83可以通过总线或其他方式连接，图8中以通过总线连接为例。

存储器81作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的大规模集成电路的测试方法对应的程序指令/模块（例如，大规模集成电路的测试装置中的通用验证环境生成模块71、绑定组件生成模块72、完整验证环境生成模块73以及检验模块74）。处理器80通过运行存储在存储器81中的软件程序、指令以及模块，从而执行电子设备的各种功能应用以及数据处理，即实现上述的大规模集成电路的测试方法。

存储器81可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器81可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器81可进一步包括相对于处理器80远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置82可用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。输出装置83可包括显示屏等显示设备。

实施例五

本发明实施例五还提供一种包含计算机可执行指令的存储介质，计算机可执行指令在由计算机处理器执行时用于执行一种大规模集成电路的测试方法，该方法包括：

在形成电路规格书之前，响应于检验人员的第一操作，根据验证规格书生成通用验证环境，验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的；

在形成电路规格书之后，响应于检验人员的第二操作，获取绑定输入文件，根据绑定输入文件生成绑定组件，

响应于检验人员的第三操作，执行绑定组件，以便绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境；

根据验证激励和完整验证环境对待测电路进行测试。

进一步的，完整验证环境的包括检验器、参考时钟和绑定组件；相应的，根据验证激励和完整验证环境对待测电路进行测试，包括：

启动参考时钟；

将验证激励输入至待测电路和绑定组件，以便待测电路根据验证激励产生电路信息，将电路信息反馈至绑定组件，电路信息包括时钟信号、时钟使能信号或复位信号的输出；绑定组件用于将验证激励以及待测电路反馈的电路信息发送至检验器；

检验器根据验证激励和电路信息验证进行验证。

进一步的，电路信息为时钟信号，验证激励包括待测电路的时钟硬件配置和时钟软件配置；检验器根据验证激励和电路信息验证进行验证，包括：

时钟检验器根据参考时钟、时钟硬件配置和时钟软件配置生成一个在上升沿和下降沿时进行计数的待测时钟计数器；

使用待测时钟生成一个在上升沿和下降沿时进行计数的参考时钟计数器；

检验待测时钟计数器的实时计数结果与参考时钟计数器的实时计数结果是否相等，得到时钟信号的验证结果。

进一步的，电路信息为时钟使能信号，验证激励包括待测电路的时钟硬件配置和时钟软件配置；检验器根据验证激励和电路信息验证进行验证，包括：

时钟使能检验器根据参考时钟、时钟硬件配置和时钟软件配置检查待测电路反馈的时钟使能信号是否有效，得到时钟使能信号的验证结果。

进一步的，电路信息为复位信号，验证激励包括复位硬件配置和复位软件配置，检验器根据验证激励和电路信息验证进行验证，包括：

复位检验器根据参考时钟、复位硬件配置和复位软件配置检查待测电路反馈的复位信号是否有效，得到复位信号的验证结果。

进一步的，根据绑定输入文件生成绑定组件，包括:

使用自动化脚本将绑定输入文件生成为绑定组件。

当然,本发明实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上的方法操作,还可以执行本发明任意实施例所提供的大规模集成电路的测试方法中的相关操作。

通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器（Read-Only Memory, ROM）、随机存取存储器（RandomAccess Memory, RAM）、闪存（FLASH）、硬盘或光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述的方法。

值得注意的是，上述搜索装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种大规模集成电路的测试方法，其特征在于，包括：

检验人员根据需求规格书中的时钟和复位需求完成验证规格书，所述验证规格书为所述检验人员根据需求规格书中的时钟和复位需求完成的，根据所述验证规格书生成通用验证环境；

检验人员根据待测电路和电路规格书填写绑定输入文件模板，得到绑定输入文件；

根据所述绑定输入文件生成绑定组件，检验人员执行所述绑定组件，以便所述绑定组件将所述待测电路的电路信息和基于所述电路规格书得到的验证激励配置到所述通用验证环境的检验器中，得到完整验证环境；

启动参考时钟；将验证激励输入至所述待测电路和所述绑定组件，以便所述待测电路根据所述验证激励产生电路信息，将所述电路信息反馈至所述绑定组件，所述电路信息包括时钟信号、时钟使能信号或复位信号的输出；所述绑定组件用于将所述验证激励以及所述待测电路反馈的所述电路信息发送至所述检验器；

所述检验器根据所述验证激励和所述电路信息验证进行验证。

2.一种大规模集成电路的测试方法，其特征在于，包括：

在形成电路规格书之前，响应于检验人员的第一操作，根据验证规格书生成通用验证环境，所述验证规格书为所述检验人员根据需求规格书中的时钟和复位需求完成的，所述第一操作用于在电子设备中生成通用验证环境；

在形成电路规格书之后，响应于检验人员的第二操作，获取绑定输入文件，根据所述绑定输入文件生成绑定组件，所述第二操作用于根据电路规格书在绑定输入文件模板中输入与待测电路吻合的参数，得到绑定输入文件；

响应于检验人员的第三操作，执行所述绑定组件，以便所述绑定组件将待测电路的电路信息和基于所述电路规格书得到的验证激励配置到所述通用验证环境的检验器中，得到完整验证环境；所述第三操作用于控制所述绑定组件将所述待测电路的电路信息和所述基于电路规格书得到的验证激励配置到所述通用验证环境的检验器中，得到完整验证环境；

所述完整验证环境的包括检验器、参考时钟和绑定组件, 启动所述参考时钟；

将所述验证激励输入至所述待测电路和所述绑定组件，以便所述待测电路根据所述验证激励产生电路信息，将所述电路信息反馈至所述绑定组件，所述电路信息包括时钟信号、时钟使能信号或复位信号的输出；所述绑定组件用于将所述验证激励以及所述待测电路反馈的所述电路信息发送至所述检验器；

所述检验器根据所述验证激励和所述电路信息验证进行验证。

3.根据权利要求2所述的方法，其特征在于，所述电路信息为时钟信号，所述验证激励包括所述待测电路的时钟硬件配置和时钟软件配置；所述检验器根据所述验证激励和所述电路信息验证进行验证，包括：

时钟检验器根据所述参考时钟、时钟硬件配置和时钟软件配置生成一个在上升沿和下降沿时进行计数的待测时钟计数器；

使用待测时钟生成一个在上升沿和下降沿时进行计数的参考时钟计数器；

检验所述待测时钟计数器的实时计数结果与所述参考时钟计数器的实时计数结果是否相等，得到时钟信号的验证结果。

4.根据权利要求2所述的方法，其特征在于，所述电路信息为时钟使能信号，所述验证激励包括所述待测电路的时钟硬件配置和时钟软件配置；所述检验器根据所述验证激励和所述电路信息验证进行验证，包括：

时钟使能检验器根据所述参考时钟、时钟硬件配置和时钟软件配置检查所述待测电路反馈的时钟使能信号是否有效，得到时钟使能信号的验证结果。

5.根据权利要求2所述的方法，其特征在于，所述电路信息为复位信号，所述验证激励包括复位硬件配置和复位软件配置，所述检验器根据所述验证激励和所述电路信息验证进行验证，包括：

复位检验器根据所述参考时钟、复位硬件配置和复位软件配置检查所述待测电路反馈的复位信号是否有效，得到复位信号的验证结果。

6.根据权利要求2所述的方法，其特征在于，所述根据所述绑定输入文件生成绑定组件，包括:

使用自动化脚本将所述绑定输入文件生成为绑定组件。

7.一种大规模集成电路的测试系统，其特征在于，包括，验证激励、待测电路、绑定组件、检验器以及参考时钟；

通用验证环境包括：所述检验器和所述参考时钟，所述通用验证环境为在形成电路规格书之前根据验证规格书生成的，所述验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的；

所述绑定组件为在形成电路规格书之后，获取绑定输入文件，根据所述绑定输入文件生成的；所述绑定组件用于将待测电路的电路信息和基于所述电路规格书得到的验证激励绑定到所述通用验证环境的所述检验器中，得到完整验证环境；所述完整验证环境的包括所述检验器、所述参考时钟和所述绑定组件；

所述待测电路根据所述验证激励产生电路信息，将所述电路信息反馈至所述绑定组件，所述电路信息包括时钟信号、时钟使能信号或复位信号的输出；

所述绑定组件用于将所述验证激励以及所述待测电路反馈的所述电路信息发送至所述检验器；

所述检验器用于根据所述绑定组件发送的所述待测电路输出的电路信息和验证激励进行验证。

8.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求2-6中任一所述的大规模集成电路的测试方法。

9.一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求2-6中任一所述的大规模集成电路的测试方法。

Images