CN116127886B - 一种存储器电路的验证方法和装置 - Google Patents

Abstract

本发明实施例公开了一种存储器电路的验证方法和装置。该验证方法包括：获取存储器电路对应的验证激励；将验证激励输入至存储器电路，通过验证激励对存储器电路进行前门访问，得到前门访问数据；将验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据完整层次结构对存储器电路进行后门访问，得到后门访问数据；通过电路验证模块根据前门访问数据和后门访问数据，对各类存储器电路进行验证；其中，后门访问模块和电路验证模块，根据存储器电路对应的需求规格书设计得到；电路层次根据存储器电路以及存储器电路对应的电路规格书预先配置得到。本发明实施例提供的存储器电路的验证方法和装置，能够提高验证效率。

Description

一种存储器电路的验证方法和装置

技术领域

本发明实施例涉及存储器技术，尤其涉及一种存储器电路的验证方法和装置。

背景技术

在芯片设计中，特别是5G和人工智能等超大规模芯片，其存储器电路变得规模越来越大，并且越来越复杂。对于存储器电路，找到可行的验证方法，迅速准确地建立完备的验证环境势在必行。

目前，现有的存储器电路的验证方法，通常在对存储器电路进行验证时，存储器电路的层次结构都是独特的不能改变，在不同的存储器电路验证环境之间无法复用，影响验证效率。

发明内容

本发明实施例提供一种存储器电路的验证方法和装置，以提高验证效率。

第一方面，本发明实施例提供了一种存储器电路的验证方法，包括：

获取存储器电路对应的验证激励；

将验证激励输入至存储器电路，通过验证激励对存储器电路进行前门访问，得到前门访问数据；

将验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据完整层次结构对存储器电路进行后门访问，得到后门访问数据；

通过电路验证模块根据前门访问数据和后门访问数据，对各类存储器电路进行验证；

其中，后门访问模块和电路验证模块，根据存储器电路对应的需求规格书设计得到；电路层次根据存储器电路以及存储器电路对应的电路规格书预先配置得到。

可选的，将验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，包括：

将验证激励输入至预先生成的可修改的电路层次，以对电路层次进行哈希处理，得到哈希处理后的电路层次；

根据哈希处理后的电路层次，生成存储器电路的完整层次结构。

可选的，对电路层次进行哈希处理，得到哈希处理后的电路层次，包括：

对电路层次中各功能层的地址进行哈希处理，得到处理后的地址数据；其中，处理后的地址作并行访问；

将处理后的地址所在的电路层次作为哈希处理后的电路层次。

可选的，通过完整层次结构对存储器电路进行后门访问，包括：

当存储器电路中记录有多个存储颗粒时，通过完整层次结构依次对多个存储颗粒进行后门访问。

可选的，得到前门访问数据之前，包括：

当前门访问的访问类型为存储数据时，对存储器电路进行存储数据的前门访问之后，对存储器电路进行加载数据的后门访问；

当前门访问的访问类型为加载数据时，对存储器电路进行存储数据的后门访问之后，对存储器电路进行加载数据的前门访问。

可选的，根据前门访问数据和后门访问数据，对存储器电路进行验证，包括：

将前门访问数据和后门访问数据进行比较，确定前门访问数据和后门访问数据是否一致；

若前门访问数据和后门访问数据一致，确定存储器电路正常；

若前门访问数据和后门访问数据不一致，确定存储器电路存在问题，并发出提示。

可选的，对存储器电路进行验证之后，包括：

检测存储器电路的各种工作模式是否被覆盖；

若存在未被覆盖工作模式，则对存储器电路继续验证，直至存储器电路的各种工作模式均被覆盖。

可选的，工作模式包括同时读写、单独读取和单独写入的工作模式。

第二方面，本发明实施例提供了一种存储器电路的验证装置，包括：

激励获取模块，用于获取存储器电路对应的验证激励；

前门数据确定模块，用于将验证激励输入至存储器电路，通过验证激励对存储器电路进行前门访问，得到前门访问数据；

后门数据确定模块，用于将验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据完整层次结构对存储器电路进行后门访问，得到后门访问数据；

电路验证模块，用于根据前门访问数据和后门访问数据，对各类存储器电路进行验证；

其中，后门访问模块和电路验证模块，根据存储器电路对应的需求规格书设计得到；电路层次根据存储器电路以及存储器电路对应的电路规格书预先配置得到。

可选的，后门数据确定模块，包括：

哈希处理单元，用于将验证激励输入至预先生成的可修改的电路层次，以对电路层次进行哈希处理，得到哈希处理后的电路层次；

结构生成单元，用于根据哈希处理后的电路层次，生成存储器电路的完整层次结构。

本发明实施例提供的存储器电路的验证方法和装置，通过获取存储器电路对应的验证激励；将验证激励输入至存储器电路，通过验证激励对存储器电路进行前门访问，得到前门访问数据；将验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据完整层次结构对存储器电路进行后门访问，得到后门访问数据；通过电路验证模块根据前门访问数据和后门访问数据，对各类存储器电路进行验证；其中，后门访问模块和电路验证模块，根据存储器电路对应的需求规格书设计得到；电路层次根据存储器电路以及存储器电路对应的电路规格书预先配置得到。本发明实施例提供的存储器电路的验证方法和装置，通过电路验证模块根据前门访问数据和后门访问数据，对各类存储器电路进行验证，若前门访问数据和后门访问数据一致，则可确定存储器电路正常，若前门访问数据和后门访问数据不一致，则可确定存储器电路存在问题，并发出提示，以此可实现对各类存储器电路的验证，提高验证效率。

附图说明

图1是本发明实施例一提供的一种存储器电路的验证方法的流程图；

图2是本发明实施例一提供的一种前门访问和后门访问的示意图；

图3是本发明实施例一提供的一种电路层次的示意图；

图4是本发明实施例二提供的一种存储器电路的验证方法的流程图；

图5是本发明实施例二提供的一种哈希处理的示意图；

图6是本发明实施例二提供的一种存储器电路的结构示意图；

图7是本发明实施例三提供的一种存储器电路的验证装置的结构框图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1是本发明实施例一提供的一种存储器电路的验证方法的流程图，本实施例可适用于对存储器电路进行验证等方面，该方法可以由存储器电路的验证装置来执行，该装置可以由软件和/或硬件的形式实现，该装置可以集成在具有存储器电路的验证功能的电子设备如计算机中，该方法具体包括如下步骤：

步骤110、获取存储器电路对应的验证激励。

其中，验证激励可以是预先设置的二进制数据，可完成对存储器电路写数据、使能等，并存储在存储器电路的验证装置中。

步骤120、将验证激励输入至存储器电路，通过验证激励对存储器电路进行前门访问，得到前门访问数据。

具体的，以前门访问的访问类型为存储数据为例，验证激励通过存储器电路的输入接口输入至存储器电路，完成如存储数据的前门访问，得到前门访问数据。

步骤130、将验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据完整层次结构对存储器电路进行后门访问，得到后门访问数据。

其中，电路层次根据存储器电路以及存储器电路对应的电路规格书预先配置得到。电路规格书是预先设计，电路层次可配置可修改。具体的，可由电路规格书和电路层次规格书模板得到电路层次规格书，电路层次规格书通过自动化脚本生成电路层次。电路层次规格书模板用于制作电路层次规格书，该模板包括哈希地址段（地址起始位，地址终止位）哈希算法接口；功能层地址段（地址起始位，地址终止位），起始地址，终止地址，电路层次名称；地址深度层地址段（地址起始位，地址终止位），起始地址，终止地址，电路层次名称；数据宽度层地址段（地址起始位，地址终止位），起始地址，终止地址，电路层次名称；自动化脚本，用于根据电路层次规格书自动生成电路层次。

示例性地，图2是本发明实施例一提供的一种前门访问和后门访问的示意图，图3是本发明实施例一提供的一种电路层次的示意图。结合图2和图3，电路层次中包括哈希层、功能层、地址深度层和数据宽度层。功能层的地址深度可以为8个存储颗粒，数据宽度为4个存储颗粒。电路层次中记录电路层次信息，通过验证激励的访问地址得到存储器电路的完整层次结构。存储器电路中有存储颗粒，存储颗粒可以是多个，通过后门访问模块根据完整层次结构依次对多个存储颗粒进行后门访问，从而得到后门访问数据。

另外，在对存储器电路进行前门访问，得到前门访问数据之前，需要先确定前门访问的访问类型。当前门访问的访问类型为存储数据时，对存储器电路进行存储数据的前门访问之后，对存储器电路进行加载数据的后门访问；当前门访问的访问类型为加载数据时，对存储器电路进行存储数据的后门访问之后，对存储器电路进行加载数据的前门访问。

步骤140、通过电路验证模块根据前门访问数据和后门访问数据，对各类存储器电路进行验证。

其中，后门访问模块和电路验证模块是根据存储器电路对应的需求规格书设计得到。具体的，可将前门访问数据和后门访问数据进行比较，确定前门访问数据和后门访问数据是否一致，若前门访问数据和后门访问数据一致，则可确定存储器电路正常，若前门访问数据和后门访问数据不一致，则可确定存储器电路存在问题，并发出提示，以此可实现对各类存储器电路的验证。

本实施例提供的存储器电路的验证方法，通过获取存储器电路对应的验证激励；将验证激励输入至存储器电路，通过验证激励对存储器电路进行前门访问，得到前门访问数据；将验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据完整层次结构对存储器电路进行后门访问，得到后门访问数据；通过电路验证模块根据前门访问数据和后门访问数据，对各类存储器电路进行验证；其中，后门访问模块和电路验证模块，根据存储器电路对应的需求规格书设计得到；电路层次根据存储器电路以及存储器电路对应的电路规格书预先配置得到。本实施例提供的存储器电路的验证方法，通过电路验证模块根据前门访问数据和后门访问数据，对各类存储器电路进行验证，若前门访问数据和后门访问数据一致，则可确定存储器电路正常，若前门访问数据和后门访问数据不一致，则可确定存储器电路存在问题，并发出提示，以此可实现对各类存储器电路的验证，提高验证效率。

实施例二

图4是本发明实施例二提供的一种存储器电路的验证方法的流程图，本实施例可适用于对存储器电路进行验证等方面，该方法可以由存储器电路的验证装置来执行，该装置可以由软件和/或硬件的形式实现，该装置可以集成在具有存储器电路的验证功能的电子设备如计算机中，该方法具体包括如下步骤：

步骤210、获取存储器电路对应的验证激励。

步骤220、将验证激励输入至存储器电路，通过验证激励对存储器电路进行前门访问，得到前门访问数据。

具体的，以前门访问的访问类型为存储数据为例，验证激励通过存储器电路的输入接口输入至存储器电路，完成如存储数据的前门访问，得到前门访问数据。

步骤230、将验证激励输入至预先生成的可修改的电路层次，以对电路层次进行哈希处理，得到哈希处理后的电路层次。

具体的，可以对电路层次中各功能层的地址进行哈希处理，得到处理后的地址数据，将处理后的地址所在的电路层次作为哈希处理后的电路层次，其中，处理后的地址作并行访问。示例性地，图5是本发明实施例二提供的一种哈希处理的示意图。参考图3和图5，电路层次中包括多个功能层0-k，功能层包括多个存储器，如存储器A0-D0、An-Dm。验证激励包括电路配置，前门访问和后门访问，电路配置包括哈希层配置和功能层配置。存储器电路接收到电路配置的验证激励后，存储器电路的内部有控制逻辑根据电路配置打开或者关闭哈希功能以及配置功能模式，电路层次会收到相同的电路配置来打开或者关闭电路层次中的哈希功能以及配置功能模式。哈希处理可根据哈希算法改变访问地址，使得对于相同功能层的连续地址的访问被打散到不同的功能层，使得串行访问变成并行访问，从而提高访问效率。

步骤240、根据哈希处理后的电路层次，生成存储器电路的完整层次结构。

具体的，参考图3和图5，电路层次记录电路层次结构信息，哈希层可使用地址最高位确定访问的存储器电路中的存储块，并将确定的结果加入到电路层次结构信息中，再将哈希层处理后的地址、功能层、地址深度层、数据宽度层结构信息加入到电路层次结构信息中，最终组合成完整的电路层次结构信息，以生成完整层次结构。

步骤250、当存储器电路中记录有多个存储颗粒时，通过完整层次结构依次对多个存储颗粒进行后门访问，得到后门访问数据。

具体的，存储器电路中有存储颗粒，存储颗粒可以是多个，通过通用的后门访问模块根据完整层次结构依次对多个存储颗粒进行后门访问，从而得到后门访问数据。

步骤260、将前门访问数据和后门访问数据进行比较，确定前门访问数据和后门访问数据是否一致。

步骤270、若前门访问数据和后门访问数据一致，确定存储器电路正常。

步骤280、若前门访问数据和后门访问数据不一致，确定存储器电路存在问题，并发出提示。

示例性地，图6是本发明实施例二提供的一种存储器电路的结构示意图。参考图6，存储器电路包括第一存储块和第二存储块和控制单元，各存储块中均存储有数据。存储器电路的验证装置可通过存储器电路的一个接口（对应验证激励0和第一检验器）进行前门访问，并分别对第一存储块和第二存储块进行后门访问，还可通过存储器电路的另一个接口（对应验证激励1和第二检验器）进行前门访问，并分别对第一存储块和第二存储块进行后门访问，通过电路验证模块中的检验器对访问得到的前门访问数据和后门访问数据进行比较，验证存储器电路是否正常。

另外，对存储器电路进行验证之后，还可检测存储器电路的各种工作模式是否被覆盖；若存在未被覆盖工作模式，则对存储器电路继续验证，直至存储器电路的各种工作模式均被覆盖。其中，工作模式包括同时读写、单独读取和单独写入的工作模式。覆盖的检测过程可得到覆盖率，覆盖的检测过程可由对应的代码实现，存储器电路和验证激励可由代码编写，根据用户定制的指令集合生成二进制数据，上述指令中包含对存储器电路的访问指令。代码对应的计算机语言也可以是C、C++、汇编、硬件描述和验证语言等，或者由上述计算机语言编写由编译器编译生成代码。并且，现有的验证方法通常是根据存储器电路的需求规格书得到电路规格书，才能得到验证规格书，需要大量人力，并由存储器电路的类型对应的专用后门访问模块进行访问，无法实现对各类存储器电路的访问，并在验证过程中存在大量空挡时间。本实施例中的验证规格书可由需求规格书直接得到，验证可以提前开始，消除了验证过程中的大量空档期，节省了人力，使得存储器电路的验证周期相比传统的验证周期缩短50%以上，并且，无需专用后门访问模块，可实现对各类存储器电路的验证，以提高验证效率，缩短验证周期。

本实施例提供的存储器电路的验证方法，通过电路验证模块根据前门访问数据和后门访问数据，对各类存储器电路进行验证，若前门访问数据和后门访问数据一致，则可确定存储器电路正常，若前门访问数据和后门访问数据不一致，则可确定存储器电路存在问题，并发出提示，以此可实现对各类存储器电路的验证，提高验证效率。并且，在无电路规格书和存储器电路的条件下，即可启动验证工作，完成基本的验证规格书和验证环境。在获得电路规格书和电路后编辑电路层次规格书，电路层次规格书为验证规格书的补充文档，同时作为自动化脚本的输入生成电路层次，大幅减少了验证的人力成本，并消除了现有的验证过程中存在的大量空档期，使得存储器电路的验证周期比传统的验证周期缩短50%以上。同时，本实施例中通过配置可修改的电路层次和后门访问模块可复用到存储器电路的系统级和SOC级别验证（垂直复用），以及第二代存储器电路的开发（水平复用），实现了垂直和水平的复用，大大节省了各个级别的验证成本，提高了验证效率，缩短了验证周期。

实施例三

图7是本发明实施例三提供的一种存储器电路的验证装置的结构框图。该验证装置包括：激励获取模块310、前门数据确定模块320、后门数据确定模块330和电路验证模块340。其中，激励获取模块310用于获取存储器电路对应的验证激励；前门数据确定模块320用于将验证激励输入至存储器电路，通过验证激励对存储器电路进行前门访问，得到前门访问数据；后门数据确定模块330用于将验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据完整层次结构对存储器电路进行后门访问，得到后门访问数据；电路验证模块340用于根据前门访问数据和后门访问数据，对各类存储器电路进行验证；其中，后门访问模块和电路验证模块，根据存储器电路对应的需求规格书设计得到；电路层次根据存储器电路以及存储器电路对应的电路规格书预先配置得到。

可选的，后门数据确定模块330包括：哈希处理单元和结构生成单元；其中，哈希处理单元，用于将验证激励输入至预先生成的可修改的电路层次，以对电路层次进行哈希处理，得到哈希处理后的电路层次；结构生成单元，用于根据哈希处理后的电路层次，生成存储器电路的完整层次结构。

优选的，上述哈希处理单元包括：

对电路层次中各功能层的地址进行哈希处理，得到处理后的地址数据；其中，处理后的地址作并行访问；

将处理后的地址所在的电路层次作为哈希处理后的电路层次。

可选的，后门数据确定模块330具体用于当存储器电路中记录有多个存储颗粒时，通过完整层次结构依次对多个存储颗粒进行后门访问。

在一种实施方式中，上述验证装置还包括访问类型确定模块，访问类型确定模块用于在前门数据确定模块320进行前门访问，得到前门访问数据之前，确定前门访问的访问类型；当前门访问的访问类型为存储数据时，前门数据确定模块320对存储器电路进行存储数据的前门访问之后，后门数据确定模块330对存储器电路进行加载数据的后门访问；当前门访问的访问类型为加载数据时，后门数据确定模块330对存储器电路进行存储数据的后门访问之后，前门数据确定模块320对存储器电路进行加载数据的前门访问。

可选的，上述电路验证模块340包括：数据比较单元和电路验证单元；其中，数据比较单元用于将前门访问数据和后门访问数据进行比较，确定前门访问数据和后门访问数据是否一致；电路验证单元用于若前门访问数据和后门访问数据一致，确定存储器电路正常；若前门访问数据和后门访问数据不一致，确定存储器电路存在问题，并发出提示。

可选的，上述验证装置还包括电路检测模块，电路检测模块用于在电路验证模块340对存储器电路进行验证之后，检测存储器电路的各种工作模式是否被覆盖；若存在未被覆盖工作模式，则上述验证装置对存储器电路继续验证，直至存储器电路的各种工作模式均被覆盖。

本实施例提供的存储器电路的验证装置与本发明任意实施例提供的存储器电路的验证方法属于相同的发明构思，具备相应的有益效果，未在本实施例详尽的技术细节详见本发明任意实施例提供的存储器电路的验证方法。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种存储器电路的验证方法，其特征在于，包括：

获取存储器电路对应的验证激励；

将所述验证激励输入至所述存储器电路，通过所述验证激励对所述存储器电路进行前门访问，得到前门访问数据；

将所述验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据所述完整层次结构对所述存储器电路进行后门访问，得到后门访问数据；

通过电路验证模块根据所述前门访问数据和所述后门访问数据，对各类所述存储器电路进行验证；

其中，所述后门访问模块和所述电路验证模块，根据所述存储器电路对应的需求规格书设计得到；所述电路层次根据所述存储器电路以及所述存储器电路对应的电路规格书预先配置得到；

所述将所述验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，包括：

将所述验证激励输入至预先生成的可修改的电路层次，以对所述电路层次进行哈希处理，得到哈希处理后的电路层次；

根据所述哈希处理后的电路层次，生成所述存储器电路的完整层次结构。

2.根据权利要求1所述的验证方法，其特征在于，所述对所述电路层次进行哈希处理，得到哈希处理后的电路层次，包括：

对所述电路层次中各功能层的地址进行哈希处理，得到处理后的地址数据；其中，所述处理后的地址作并行访问；

将所述处理后的地址所在的电路层次作为哈希处理后的电路层次。

3.根据权利要求1所述的验证方法，其特征在于，所述通过所述完整层次结构对所述存储器电路进行后门访问，包括：

当所述存储器电路中记录有多个存储颗粒时，通过所述完整层次结构依次对所述多个存储颗粒进行后门访问。

4.根据权利要求1所述的验证方法，其特征在于，所述得到前门访问数据之前，包括：

当所述前门访问的访问类型为存储数据时，对所述存储器电路进行存储数据的前门访问之后，对所述存储器电路进行加载数据的后门访问；

当所述前门访问的访问类型为加载数据时，对所述存储器电路进行存储数据的后门访问之后，对所述存储器电路进行加载数据的前门访问。

5.根据权利要求1所述的验证方法，其特征在于，所述根据所述前门访问数据和所述后门访问数据，对所述存储器电路进行验证，包括：

将所述前门访问数据和所述后门访问数据进行比较，确定所述前门访问数据和所述后门访问数据是否一致；

若所述前门访问数据和所述后门访问数据一致，确定所述存储器电路正常；

若所述前门访问数据和所述后门访问数据不一致，确定所述存储器电路存在问题，并发出提示。

6.根据权利要求1所述的验证方法，其特征在于，所述对所述存储器电路进行验证之后，包括：

检测所述存储器电路的各种工作模式是否被覆盖；

若存在未被覆盖工作模式，则对所述存储器电路继续验证，直至所述存储器电路的各种工作模式均被覆盖。

7.根据权利要求6所述的验证方法，其特征在于，所述工作模式包括同时读写、单独读取和单独写入的工作模式。

8.一种存储器电路的验证装置，其特征在于，包括：

激励获取模块，用于获取存储器电路对应的验证激励；

前门数据确定模块，用于将所述验证激励输入至所述存储器电路，通过所述验证激励对所述存储器电路进行前门访问，得到前门访问数据；

后门数据确定模块，用于将所述验证激励输入至预先生成的可修改的电路层次，生成完整层次结构，通过后门访问模块根据所述完整层次结构对所述存储器电路进行后门访问，得到后门访问数据；

电路验证模块，用于根据所述前门访问数据和所述后门访问数据，对各类所述存储器电路进行验证；

其中，所述后门访问模块和所述电路验证模块，根据所述存储器电路对应的需求规格书设计得到；所述电路层次根据所述存储器电路以及所述存储器电路对应的电路规格书预先配置得到；

所述后门数据确定模块，包括：

哈希处理单元，用于将所述验证激励输入至预先生成的可修改的电路层次，以对所述电路层次进行哈希处理，得到哈希处理后的电路层次；

结构生成单元，用于根据所述哈希处理后的电路层次，生成所述存储器电路的完整层次结构。

Images