TWI762332B

TWI762332B - 快閃記憶體的測試方法及裝置

Info

Publication number: TWI762332B
Application number: TW110119280A
Authority: TW
Inventors: 李士達; 雍尚剛; 武甲東
Original assignee: 大陸商北京集創北方科技股份有限公司
Priority date: 2021-05-27
Filing date: 2021-05-27
Publication date: 2022-04-21
Also published as: TW202247186A

Abstract

本發明主要揭示一種快閃記憶體的測試方法，用於對一快閃記憶體進行一功能測試，且其包括以下步驟：自一快閃記憶體之中的一測試數據儲存區之中讀出一第一數據；依據所述第一數據生成一測試向量；依據該測試向量對該快閃記憶體進行一數據寫入操作，使該測試數據儲存區之中儲存有一第二數據；以及自該測試數據儲存區之中讀出所述第二數據，檢查該第二數據是否為所述測試向量。不同於習知的快閃記憶體之測試方法會在寫入測試數據之前先對快閃記憶體進行扇區抹除或是區塊抹除，本發明之方法減少了抹除操作。因此，使用本發明之方法對一快閃記憶體進行包含多種測試項目的一個完整的測試程序之時，係能夠大幅地減少完成該測試程序所需耗費之時間。

Description

快閃記憶體的測試方法及裝置

本發明為快閃記憶體之相關領域，尤指減少了抹除操作的一種快閃記憶體的測試方法及裝置。

已知，快閃記憶體(flash)分為NAND快閃記憶體和NOR快閃記憶體。其中，NOR快閃記憶體具有足夠的位址線來映射整個存儲區的範圍，使得微控制器或處理器能夠高速存取NOR快閃記憶體。因此，NOR快閃記憶體主要被使用在儲存系統單晶片(SoC)所需的演算法或應用程式之代碼。不同於NOR快閃記憶體，NAND快閃記憶體主要被應用於高容量數據儲存。

在基礎配置上，快閃記憶體包括複數個存儲區塊(Block)，其中每個存儲區塊又包括複數個扇區(sector)，而每個扇區又包括複數個頁(Page)。依此設計，微控制器可對NOR快閃記憶體執行扇區抹除(sector erase)操作或區塊抹除(block erase)操作，或是對NOR快閃記憶體執行頁編程(page program)操作。值得說明的是，依據習知的快閃記憶體之操作方法，若要對儲存在NOR快閃記憶體的某些位址的數據進行改寫，必須先執行扇區抹除或區塊抹除，之後才可以利用頁編程操作將數據寫入NOR快閃記憶體。

另一方面，習知的快閃記憶體之測試方法包括以下步驟：

(1)令快閃記憶體的至少一扇區為一測試區，接著對包含該測試區的所述扇區進行扇區抹除，或者直接對包含該測試區的存儲區塊進行區塊抹除；

(2)編寫一測試向量之一編碼數據，接著將該編碼數據寫入該測試區之中；以及

(3)自該測試區定址讀出該編碼數據，接著檢查該編碼數據是否為所述測試向量。

長期涉及快閃記憶體之測試工作的工程師指出，習知的快閃記憶體之測試方法具有以下實務缺陷：

(a)在寫入測試向量的編碼數據之前必須先對快閃記憶體進行扇區抹除或是區塊抹除，由於數據抹除之操作時間通常是數據寫入之操作時間的數倍，因此導致整個測試時間拉長。

(b)進行扇區抹除或是區塊抹除的過程中可能會造成非屬測試向量之編碼數據的其它數據丟失。

由上述說明可知，本領域亟需一種快閃記憶體的測試方法。

本發明之主要目的在於提供一種快閃記憶體的測試方法，應用於對一快閃記憶體進行功能測試。習知的快閃記憶體之測試方法會在寫入測試數據之前先對快閃記憶體進行扇區抹除或是區塊抹除，與習知的測試方法不同的是，本發明之方法減少了(不使用)抹除操作。因此，使用本發明之測試方法對一快閃記憶體進行包含多種測試項目的一個完整的測試程序之時，係能夠大幅地減少完成該測試程序所需耗費之時間。

為達成上述目的，本發明提出所述快閃記憶體的測試方法的一實施例，其包括以下步驟：

自一快閃記憶體的一測試數據儲存區之中讀出一第一數據；

依據所述第一數據生成一測試向量；

依據該測試向量對該快閃記憶體進行一數據寫入操作，使該測試數據儲存區之中儲存有一第二數據；以及

自該測試數據儲存區之中讀出所述第二數據，檢查該第二數據是否為所述測試向量。

在一實施例中，該快閃記憶體係包含於一系統單晶片之中，且所述系統單晶片為選自於由顯示驅動晶片、觸控晶片、觸控顯示整合晶片、生物性特徵辨識晶片、車用電子晶片、時序控制晶片、和微控制晶片所組成群組之中一種電子晶片。

在一實施例中，所述快閃記憶體的測試方法係由一控制單元執行以對該快閃記憶體執行一功能測試，且該控制單元利用一測試向量產生器生成所述測試向量。

在一實施例中，所述測試向量為選自於由全0向量、全1向量、棋盤格(Checkerboard)向量、March pattern向量、Galloping Pattern向量、和walking向量所組成群組之中一種向量。

在一實施例中，所述功能測試為選自於由存儲單元之短路測試、存儲單元之開路測試、存儲單元之干擾測試、存儲單元之位址錯誤測試所組成群組之中一種測試。

並且，本發明同時提出一種快閃記憶體的測試裝置，其具有一控制單元和一測試向量產生器，其特徵在於，該控制單元採用一快閃記憶體的測試方法對一快閃記憶體進行一功能測試，且所述快閃記憶體的測試方法包括以下步驟：

該控制單元自一快閃記憶體的一測試數據儲存區之中讀出一第一數據；

該測試向量產生器依據所述第一數據生成一測試向量；

該控制單元基於該測試向量而對該快閃記憶體進行一數據寫入操作，使該測試數據儲存區之中儲存有一第二數據；以及

該控制單元自該測試數據儲存區之中讀出所述第二數據，檢查該第二數據是否為所述測試向量。

在一可行的實施例中，該快閃記憶體係包含於一系統單晶片之中，且所述系統單晶片為選自於由顯示驅動晶片、觸控晶片、觸控顯示整合晶片、生物性特徵辨識晶片、車用電子晶片、時序控制晶片、和微控制晶片所組成群組之中一種電子晶片。

在另一可行的實施例中，該快閃記憶體一獨立的記憶體晶片，且其耦接該系統單晶片。

為使貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

本發明旨在提出一種快閃記憶體的測試方法和裝置，其係應用在對一快閃記憶體進行功能測試。已知，習知的快閃記憶體之測試方法會在寫入測試數據之前先對快閃記憶體執行一扇區抹除操作或是一區塊抹除操作。與習知的測試方法不同的是，本發明之方法不使用(略去)抹除操作。因此，使用本發明所述之快閃記憶體的測試方法對一快閃記憶體進行包含多種測試項目的一個完整的測試程序之時，係能夠大幅地減少完成該測試程序所需耗費之時間。換句話說，對於系統單晶片(SoC)的設計製造商而言，其可利用本發明所述之快閃記憶體的測試方法對其生產的系統單晶片進行內嵌快閃記憶體的功能測試，從而使內嵌快閃記憶體之整個測試時間獲得大幅的縮短。

請參閱圖1，其顯示本發明之一種快閃記憶體的測試裝置的方塊圖。應知道，隨著智能手機、智能手錶、物聯網(IoT)、車用電子等科技的快速發展，使得系統單晶片(SoC)獲得廣泛的應用。如圖1所示，系統單晶片2具有一微控制器(MCU)21、一靜態隨機存取記憶體22和一快閃記憶體23，其中該快閃記憶體23用於儲存各種文件，使該系統單晶片2啟動後將所需文件載入該靜態隨機存取記憶體22之中。並且，如圖1所示，本發明之快閃記憶體的測試裝置1主要包括一控制單元11與一測試向量產生器12。

圖2顯示本發明之一種快閃記憶體的測試方法的流程圖。其中，所述快閃記憶體的測試方法主要包括四個步驟S1-S4。執行步驟S1和S2時，該控制單元11自該快閃記憶體23的一測試數據儲存區之中讀出一第一數據，使該測試向量產生器12依據所述第一數據生成一測試向量。長期涉及快閃記憶體之測試工作的工程師指應知道，依據不同的測試模式，所述測試向量可以為全0向量、全1向量、棋盤格(Checkerboard)向量、March pattern向量、Galloping Pattern向量、或walking向量。其中，全0(1)向量用於對該快閃記憶體23的該測試數據儲存區所包含的所有存儲單元(即，memory cell)寫0(1)，用於實現各個存儲單元之短路測試或開路測試。更詳細地說明，棋盤格(Checkerboard)向量和March pattern向量皆可用於實現存儲單元之位址錯誤測試及/或干擾測試，且walking向量用於實現存儲單元之位址錯誤測試。

舉例而言，以棋盤格(Checkerboard)向量作為所述測試向量時，先運行0/1棋盤格向量，亦即，依序地對第一個儲存單元寫1、第二個儲存單元寫入0、第三個儲存單元再寫入1、…依此類推，直至最後一個儲存單元寫入0或1，接著讀取並驗證所有儲存單元。繼續地，再運行一個1/0棋盤格向量，就是對所有儲存單元寫入跟前述0/1棋盤格向量完全相反的數據，接著讀取並驗證所有儲存單元。棋盤格(Checkerboard)向量和March pattern向量可用於實現存儲單元之位址錯誤測試及/或干擾測試。

再舉例而言，以March pattern向量作為所述測試向量時，先對所有儲存單元寫入0，接著讀取第一個儲存單元，而後再對該第一儲存個單元寫入1。繼續地，再接著讀取第二個儲存單元，而後再對該第二個儲存單元寫入1，依此類推，直到最後一個儲存單元被讀取後寫入1。最後，重複上述操作，只是寫入操作的數據相反。March pattern向量可用於實現存儲單元之位址錯誤測試及/或干擾測試。

再舉例而言，以walking向量作為所述測試向量時，先對所有的儲存單元寫0，接著讀取所有的儲存單元。繼續地，對第一個儲存單元寫入1後重複讀取所有的儲存單元，之後再把第一個儲存單元寫回0。完成之後，再接著對第二個儲存單元寫入1後重複讀取所有的儲存單元，之後再把第二個儲存單元寫回0。依次類推，重複寫入1à讀取所有儲存單元à寫回0的操作步驟，直至最後一個儲存單元。完成上述操作之後，再重複一次操作，只是操作過程中寫入數據完全相反。

再舉例而言，以Galloping Pattern向量作為所述測試向量時，其歸一性操作如下：對所有儲存單元寫入0，接著，以第一個儲存單元為一基本儲存單元對其寫入1，而後讀取第二個儲存單元，然後回來讀取所述基本儲存單元，接著對第二個儲存單元寫入0後讀取第二個儲存單元。接著，再在其它儲存單元和所述基本儲存單元之間重複上述歸一性操作。完成之後，再以第二個儲存單元作為一基本儲存單元，接著在重複前述操作，依此類推，直到所有的儲存單元當過所述基本儲存單元。完成之後，再重複上述所有過程，但過程中寫入數據完全相反。

值得注意的是，前述僅對於棋盤格(Checkerboard)向量、March pattern向量和walking向量進行示範性的操作說明，並非限制前述幾種測試向量的實施態樣。依據不同的快閃記憶體23的內部結構設計，測試工程師自然可以適當變更、調整測試向量的編碼方式。換句話說，變更所述測試向量的編碼方式並不會影響本發明所述之快閃記憶體的測試方法的實施。

更詳細地說明，在依據一測試向量而對該快閃記憶體23執行一數據寫入操作前，並不需要先對該快閃記憶體23的該測試數據儲存區進行，扇區抹除或是區塊抹除。因此，如圖1與圖2所示，在步驟S3之中，該控制單元11基於該測試向量而對該快閃記憶體23進行一數據寫入操作，使該測試數據儲存區之中儲存有一第二數據。最終，在步驟S4之中，該控制單元11自該測試數據儲存區之中讀出所述第二數據，然後檢查該第二數據是否為所述測試向量。

補充說明的是，任何一種具有內嵌快閃記憶體的系統單晶片皆適用於本發明之快閃記憶體的測試方法，例如：顯示驅動晶片、觸控晶片、觸控顯示整合晶片、生物性特徵辨識晶片、車用電子晶片、時序控制晶片、微控制晶片等電子晶片。另一方面，在實際應用中，所述系統單晶片2有可能會耦接一外部記憶體晶片，且該外部記憶體晶片亦為一快閃記憶體。更詳細地說明，利用本發明之快閃記憶體的測試裝置亦可對獨立的快閃記憶體進行功能測試。

如此，上述係已完整且清楚地說明本發明之一種快閃記憶體的測試方法及裝置；並且，經由上述可得知本發明係具有下列之優點：

(1)本發明揭示一種快閃記憶體的測試方法，應用於對一快閃記憶體進行功能測試。與習知的測試方法不同的是，本發明之方法減少了(不使用)抹除操作，因此，使用本發明之測試方法對一快閃記憶體進行包含多種測試項目的一個完整的測試程序之時，係能夠大幅地減少完成該測試程序所需耗費之時間。

(2)並且，本發明同時揭示一種快閃記憶體的測試裝置，其具有一控制單元與一測試向量產生器；其特徵在於，該快閃記憶體的測試裝置之控制單元採用前如所述本發明之快閃記憶體的操作方法對一快閃記憶體進行多種功能測試，從而能夠大幅縮減測試時間的情況下完成該快閃記憶體的一個完整的測試程序。

必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

1:快閃記憶體的測試裝置 11:控制單元 12:測試向量產生器 2:系統單晶片 21:微控制器 22:靜態隨機存取記憶體 23:快閃記憶體 S1:自一快閃記憶體的一測試數據儲存區之中讀出一第一數據 S2:依據所述第一數據生成一測試向量 S3:依據該測試向量對該快閃記憶體進行一數據寫入操作，使該測試數據儲存區之中儲存有一第二數據 S4:自該測試數據儲存區之中讀出所述第二數據，檢查該第二數據是否為所述測試向量

圖1為本發明之一種快閃記憶體的測試裝置的方塊圖；以及圖2為本發明之一種快閃記憶體的測試方法的流程圖。

S1:自一快閃記憶體的一測試數據儲存區之中讀出一第一數據

S2:依據所述第一數據生成一測試向量

S3:依據該測試向量對該快閃記憶體進行一數據寫入操作，使該測試數據儲存區之中儲存有一第二數據

S4:自該測試數據儲存區之中讀出所述第二數據，檢查該第二數據是否為所述測試向量

Claims

一種快閃記憶體的測試方法，包括以下步驟：自一快閃記憶體的一測試數據儲存區之中讀出一第一數據；依據所述第一數據生成一測試向量；依據該測試向量對該快閃記憶體進行一數據寫入操作，使該測試數據儲存區之中儲存有一第二數據；以及自該測試數據儲存區之中讀出所述第二數據，檢查該第二數據是否為所述測試向量。
如請求項1所述之快閃記憶體的測試方法，其中，該快閃記憶體係包含於一系統單晶片之中，且所述系統單晶片為選自於由顯示驅動晶片、觸控晶片、觸控顯示整合晶片、生物性特徵辨識晶片、車用電子晶片、時序控制晶片、和微控制晶片所組成群組之中一種電子晶片。
如請求項1所述之快閃記憶體的測試方法，其中，所述快閃記憶體的測試方法係由一控制單元執行以對該快閃記憶體執行一功能測試，且該控制單元利用一測試向量產生器生成所述測試向量。
如請求項3所述之快閃記憶體的測試方法，其中，所述測試向量為選自於由全0向量、全1向量、棋盤格(Checkerboard)向量、March pattern向量、Galloping Pattern向量、和walking向量所組成群組之中一種向量。
如請求項3所述之快閃記憶體的測試方，其中，所述功能測試為選自於由存儲單元之短路測試、存儲單元之開路測試、存儲單元之干擾測試、存儲單元之位址錯誤測試所組成群組之中一種測試。
一種快閃記憶體的測試裝置，具有一控制單元和一測試向量產生器，其特徵在於，該控制單元採用一快閃記憶體的測試方法對一快閃記憶體進行一功能測試，且所述快閃記憶體的測試方法包括以下步驟：該控制單元自一快閃記憶體的一測試數據儲存區之中讀出一第一數據；該測試向量產生器依據所述第一數據生成一測試向量；該控制單元基於該測試向量而對該快閃記憶體進行一數據寫入操作，使該測試數據儲存區之中儲存有一第二數據；以及該控制單元自該測試數據儲存區之中讀出所述第二數據，檢查該第二數據是否為所述測試向量。
如請求項6所述之快閃記憶體的測試裝置，其中，該快閃記憶體係包含於一系統單晶片之中，且所述系統單晶片為選自於由顯示驅動晶片、觸控晶片、觸控顯示整合晶片、生物性特徵辨識晶片、車用電子晶片、時序控制晶片、和微控制晶片所組成群組之中一種電子晶片。
如請求項7所述之快閃記憶體的測試裝置，其中，該快閃記憶體一獨立的記憶體晶片，且其耦接該系統單晶片。
如請求項6所述之快閃記憶體的測試裝置，其中，所述測試向量為選自於由全0向量、全1向量、棋盤格(Checkerboard)向量、March pattern向量、Galloping Pattern向量、和walking向量所組成群組之中一種向量。
如請求項6所述之快閃記憶體的操作方法，其中，所述功能測試為選自於由存儲單元之短路測試、存儲單元之開路測試、存儲單元之干擾測試、存儲單元之位址錯誤測試所組成群組之中一種測試。