CN115659883A - 用于存储器控制器的验证装置、验证方法、存储介质及芯片 - Google Patents
用于存储器控制器的验证装置、验证方法、存储介质及芯片 Download PDFInfo
- Publication number
- CN115659883A CN115659883A CN202211390618.4A CN202211390618A CN115659883A CN 115659883 A CN115659883 A CN 115659883A CN 202211390618 A CN202211390618 A CN 202211390618A CN 115659883 A CN115659883 A CN 115659883A
- Authority
- CN
- China
- Prior art keywords
- memory
- data
- accessed
- verification
- configuration information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
本申请公开了一种用于存储器控制器的验证装置、验证方法、存储介质及芯片。该验证装置包括:信息提取模块,基于存储器架构特征数据获取存储器配置信息;信息处理模块,用于根据待访问逻辑地址、存储器类型和存储器配置信息生成存储器的待访问物理地址;以及访问模块,基于待访问物理地址后门访问存储器,以将验证数据写入存储器,和/或从存储器中读取待验证数据,其中,信息处理模块还用于生成验证数据和/或对待验证数据进行数据分析,以验证存储器控制器。该验证装置搭建了用于辅助验证存储器控制器的验证环境,并有利于快速修改验证环境。
Description
技术领域
本发明涉及芯片设计技术领域,具体地,涉及一种用于存储器控制器的验证装置、验证方法、存储介质及芯片。
背景技术
随着芯片设计的复杂度和在时间、代价方面的需求不断增加,使得芯片对应的存储器架构也随之日趋复杂,芯片验证的要求越来越高。
目前,芯片验证首先需要生成验证环境,对于不同的芯片,需要设计相应的验证环境来进行芯片验证。现有的存储器控制器的验证方式效率低下,难以实现验证环境的复用。
因此,期望提供一种用于存储器控制器的验证装置,以提升验证效率。
发明内容
鉴于上述问题,本发明的目的在于提供一种用于存储器控制器的验证装置、验证方法、存储介质及芯片,从而有利于快速修改验证环境,便于复用验证环境。
根据本发明的第一方面,提供一种存储器控制器的验证装置,包括:信息提取模块,基于存储器的存储器架构特征数据获取存储器配置信息;信息处理模块,用于根据所述存储器的待访问逻辑地址、存储器类型和所述存储器配置信息生成所述存储器的待访问物理地址;以及访问模块,基于所述待访问物理地址后门访问所述存储器,以将验证数据写入所述存储器,和/或从所述存储器中读取待验证数据,其中,所述信息处理模块还用于生成所述验证数据和/或对所述待验证数据进行数据分析,以验证所述存储器控制器。
可选的,所述信息处理模块包括:存储器选择组件,基于所述待访问逻辑地址和所述存储器配置信息确定存储器代码;地址映射组件,根据所述待访问逻辑地址、所述存储器配置信息和所述存储器代码生成用于访问所述存储器的所述待访问物理地址;以及数据处理组件,根据所述待访问逻辑地址、所述存储器类型和所述存储器配置信息生成所述验证数据,和/或接收所述待验证数据并对所述待验证数据进行数据分析。
可选的,所述地址映射组件基于映射处理算法生成所述待访问物理地址,所述信息处理模块基于数据处理算法验证所述存储器控制器。
可选的,还包括:算法库,用于存储多种预设算法,所述映射处理算法和所述数据处理算法分别选自所述多种预设算法中的一种或多种。
可选的,所述信息提取模块对所述存储器的存储器架构特征数据进行分析,以提取后门访问存储器验证环境所需的所述存储器配置信息。
根据本发明的第二方面,提供一种存储器控制器的验证方法,包括:基于存储器的存储器架构特征数据获取存储器配置信息;根据所述存储器的待访问逻辑地址、存储器类型和所述存储器配置信息生成所述存储器的待访问物理地址;以及基于所述待访问物理地址后门访问所述存储器,以将验证数据写入所述存储器,和/或从所述存储器中读取待验证数据,以验证所述存储器控制器。
可选的,生成所述存储器的待访问物理地址包括:基于所述待访问逻辑地址和所述存储器配置信息确定存储器代码;根据所述待访问逻辑地址、所述存储器配置信息和所述存储器代码生成用于访问所述存储器的所述待访问物理地址。
可选的,基于映射处理算法生成所述待访问物理地址,基于数据处理算法验证所述存储器控制器。
可选的,还包括:从算法库中读取所述映射处理算法和所述数据处理算法。
可选的,还包括:根据所述待访问逻辑地址、所述存储器类型和所述存储器配置信息生成所述验证数据。
可选的,还包括:对所述存储器的存储器架构特征数据进行分析,以提取后门访问存储器验证环境所需的所述存储器配置信息。
根据本发明的第三方面,提供一种计算机可读存储介质,包括:所述计算机可读存储介质上存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行如上所述的验证方法。
根据本发明的第四方面,提供一种芯片,包括:存储器;存储器控制器,用于对所述存储器进行数据读写;处理单元,用于向所述存储器控制器提供用于进行数据读写的指令和数据;以及如上所述的验证装置,接收所述处理单元提供的用于验证所述存储器控制器的指令,以后门访问所述存储器,并将验证数据写入所述存储器,和/或从所述存储器中读取待验证数据,以验证所述存储器控制器。
本发明提供的用于存储器控制器的验证装置、验证方法、存储介质及芯片,对于不同的存储器架构,通过修改存储器架构特征数据,生成后门访问存储器验证环境的存储器配置信息,即完成了后门访问存储器验证环境的修改,有利于快速修改验证环境,实现验证环境的复用和提高验证效率。
在一些实施例中,本发明实施例的用于存储器控制器的验证装置、验证方法、存储介质及芯片,具有易扩展性,在需要对存储器待访问地址、验证数据、待验证数据有新的处理算法时,通过更新算法库,即可完成对新存储器后门访问的更新。当存储器架构发生变化,基于配置文件在算法库中选择相应的新算法即可搭建新的验证环境,完成存储器验证。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了根据本发明实施例的存储器系统的框图;
图2示出了根据本发明实施例的用于存储器控制器的验证装置的框图;
图3示出了根据本发明实施例的用于存储器控制器的验证方法的流程图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出一些公知的部分。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
应理解,本申请实施例中的A与B连接/耦接,表示A与B可以串联连接或并联连接,或者A与B通过其他的器件,本申请实施例对此不作限定。
随着集成电路工艺和制造技术的不断进步,集成电路的功能越来越多、结构越来越复杂、集成度越来越高,因此集成电路芯片在不同开发阶段进行不同的测试成为一种必要工作。对于芯片设计来说,为了验证电路设计的正确性,验证测试必不可少。
对于具有存储器的芯片,存储器使用混合信号用数字逻辑来控制模拟阵列。对于存储器的测试主要集中在对存储器单元阵列的测试,只要将读取、编程、擦除的时序正确地从芯片管脚输入读出就能完成最基本的验证测试,复杂的测试则需要以此为基础编制复杂的时序激励。
目前,芯片验证首先需要生成验证环境,并向验证环境传输输入参数,之后,在构建程序中编写相应的解析代码,解析输入参数,使得验证环境中对应的配置为输入参数指定的值,从而配置验证环境。然而,该验证方式效率低下。
因此,本申请提供了一种改进的用于存储器控制器的验证装置、验证方法、计算机可读存储介质及芯片,以提高验证效率,可快速修改验证环境,并有利于实现验证环境的复用和可扩展性。
图1示出了根据本发明实施例的存储器系统的框图。
如图1所示,该存储器系统100包括存储器110、存储器控制器120、验证装置130以及处理单元140。该存储器系统100可以应用于任意一种芯片中以提供存储功能,并且该存储器系统100可构建验证环境,有利于简便、快速地验证存储器控制器的功能。
存储器系统100可以是配置于计算机平台中的具有存储功能的系统,或者在一种配置下该存储器系统100本身即可作为一种计算机平台,该存储器系统100可以对存储器120进行功能验证。计算机平台例如是例如台式计算机、便携式计算机(诸如,膝上型或手持设备,例如,平板、个人数字助理(Personal Digital Assistant,PDA)、智能电话、消息传送设备、数字音乐播放器、数字摄像机等)的平台、或用于数据存储、处理、发送、接收和/或等的其它此类计算机平台。
在本发明实施例中,处理单元140用于确定存储器120的待访问逻辑地址和存储器类型,例如根据主机端发送的指令来确定待访问逻辑地址和存储器类型。应理解,为了实现存储器验证的全面性,待访问逻辑地址可以是多个。
在一些实施例中,处理单元140具有运行软件(例如,在其上实现一个或多个应用的操作系统)的一个或多个处理器核。例如,处理单元140可以包括中央处理单元(CPU)、专用指令集处理器(ASIP)、或运行操作系统指令、启动软件指令、可选ROM指令、固件接口指令和/或等中的一个或多个的其它处理器。以说明并非限制的方式,处理单元140的处理器可以运行基本输入/输出系统(B1S)代码、诸如统一可扩展固件接口(UEFI)代码之类的可扩展固件接口(EFI)代码、和/或其它固件接口指令。各种类型的固件接口代码、操作系统代码、应用代码等中的任何一个(按照本文所讨论的技术)可以由处理单元140来运行。
在该实施例中,存储器系统100可以包括(例如,经由存储器控制器110)耦合到处理单元140的存储器120,其中存储器120存储指令或其它数据,以便支持由处理单元140的软件运行。存储器120可以例如包括一个或多个易失性存储设备的各种组合中的任何一个。以说明并非限制的方式,存储器120可以包括随机存取存储器(Random Access Memory,RAM),诸如动态RAM(Dynamic Random Access Memory,DRAM)、静态RAM(Static RandomAccess Memory,SRAM)中的一个或多个,诸如双倍速率(Double Data Rate,DDR)同步动态随机存储器(Synchronous Dynamic Random Access Memory,SDRAM)等。存储器120可以例如包括一个或多个双列直插式存储模块(Dual-Inline-Memory-Modules,DIMM)设备,应理解,本发明不限于此。
在一个实施例中,存储器120包括用于存储信息(例如,指令、数据、地址信息和/或等)的多个物理地址,以供存储器控制器的验证装置130访问并生成验证环境,从而便于辅助验证存储器控制器。物理地址可以例如被配置成存储表示要由处理单元140所运行的一个或多个软件过程的状态的信息。
一些或所有的物理地址可以均包括或以其它方式对应于存储器120的相应的误差校正位置,误差校正位置可用于存储用于在物理地址的对应一个中存储的信息的相应的误差校正码(Error Correcting Code,ECC)或其它误差校正值,例如,奇偶校验位、校验和、散列值和/或等。应理解,存储器120可以包括图1中未示出的各种附加或可替代的物理地址(和/或误差校正位置)中的任何一个。
在本发明实施例中,存储器系统100还包括用于存储器控制器的验证装置130,验证装置130包括为一些或所有的物理地址执行存储器验证的逻辑。具体地,验证装置130基于存储器120的存储器架构特征数据获取存储器配置信息,根据处理单元120提供的存储器120的待访问逻辑地址、存储器类型和存储器配置信息生成存储器120的待访问物理地址,并基于待访问物理地址访问存储器120,以将验证数据写入所述存储器120,和/或从存储器120中读取待验证数据,以辅助验证存储器控制器110。例如,若验证数据写入存储器120的结果和/或读取的待验证数据是符合预期的,那么可以验证存储器控制器110可以顺利完成数据读写;如果若验证数据写入存储器120的结果和/或读取的待验证数据不符合预期,那么可以验证存储器控制器110的功能出错,需要进行修改。
作为一个示例,验证装置130可以设置于处理单元140之外。应理解,本发明不限于此,验证装置130可以设置于存储器控制器110内。在一些实施例中,验证装置130和/或存储器控制器110可以设置于包括处理单元140的存储器系统100的集成电路(IntegratedCircuit,IC)封装或其它组件设备(例如,片上系统(System-on-Chip,SoC)设备)内。
作为一个示例,验证装置130包括硬件、软件、和/或固件的各种组合中的任何一个,以执行每个针对物理地址的相应一个或多个写入和/或读取。例如,验证装置130可以包括状态机或其它硬件引擎,以生成用于对存储器120的相应位置的写入的多个写入命令及验证数据,并将验证数据写入存储器120,或生成用于对存储器120的相应位置的读取的多个读取命令,以从存储器120读取待验证数据。可替代地或另外,验证装置130可以包括协处理器、微控制器、或其它代理以生成此类写入命令。
在一些实施例中,验证装置130可以仅响应于来自处理单元140的通信而执行存储器验证,其中任何此类通信通用于所有的物理地址。例如,存储器验证可以独立于提供特定于物理地址的特定一个的信息(地址、数据、指令等)的任何此类通信。
应理解,验证装置130可以是单独设置的,并且可以通用于多种不同的存储器中,以对各种存储器进行验证。该验证装置130搭建了有后门访问存储器需求的验证环境,很大程度的简化了整个搭建流程,提高了验证环境的复用性,减少了验证人员搭建、调试该类验证环境的工时,提升了验证效率。
下面结合图2对本发明实施例的验证装置130进行详细说明。图2示出了根据本发明实施例的用于存储器控制器的验证装置的框图。
如图2所示,用于存储器控制器的验证装置130包括信息提取模块131、信息处理模块132和访问模块133,该验证装置130可根据存储器的存储器架构特征数据和处理单元140提供的主机指令(包括指令代码、待访问逻辑地址和存储器类型)生成用于控制数据写入/读取的存储器指令,之后将存储器指令(包括指令代码和待访问物理地址)发送至存储器120,以进行数据读写,并基于存储器120写入验证数据后的存储结果和/或从存储器读120取的待验证数据完成存储器验证。
信息提取模块131基于存储器架构特征数据获取存储器配置信息。信息提取模块131例如包括分析组件,分析组件用于对存储器的存储器架构特征数据进行分析,以提取后门访问存储器验证环境所需的存储器配置信息。
信息处理模块132连接至信息提取模块131以接收存储器配置信息,连接至处理单元140以接收待访问逻辑地址和存储器类型,信息处理模块132用于根据待访问逻辑地址、存储器类型和存储器配置信息生成存储器的待访问物理地址。在可选的实施例中,信息处理模块132还用于生成验证数据,以便于访问模块133将验证数据写入存储器。
作为一个示例,信息处理模块132包括存储器选择组件1321、地址映射组件1322和数据处理组件1323。具体的,存储器选择组件1321分别连接至信息提取模块131和处理单元140,用于基于待访问逻辑地址和存储器配置信息确定存储器代码;地址映射组件1322分别连接至信息提取模块131和存储器选择组件1321,用于根据待访问逻辑地址、存储器配置信息和存储器代码生成用于访问存储器的待访问物理地址;数据处理组件1323分别连接至信息提取模块131和地址映射组件1322,用于根据待访问逻辑地址、存储器类型和存储器配置信息生成验证数据,和/或接收待验证数据并对待验证数据进行数据分析。可选的,数据处理组件1323在访问模块133访问存储器结束后还用于对待验证数据进行数据分析,以验证存储器控制器。
在该示例中,地址映射组件1322例如基于映射处理算法生成待访问物理地址,例如,密钥异或算法、地址重构算法等。数据处理组件1323例如基于数据处理算法生成验证环境。例如,密钥异或算法、数据乱序算法、算法加密算法等。
作为一个示例,该验证装置130还包括算法库134,分别连接至地址映射组件1322和数据处理组件1323,算法库134用于存储地址映射组件1322和数据处理组件1323所需要的算法。算法库134例如存储有多种预设算法,映射处理算法和数据处理算法分别选自多种预设算法中的一种或多种。预设算法例如包括密钥异或算法、地址重构算法、数据乱序算法、算法加密算法等,应理解,本发明不限于此,预设算法还可以有包括任意其它类型的地址映射算法和数据处理算法。
在该示例中,提高了该验证装置130的易扩展性,需要对存储器待访问地址、验证数据、待验证数据有新的处理算法时,通过更新算法库134,即可完成对新存储器后门访问的更新。当存储器架构发生变化,基于配置文件在算法库134中选择相应的新算法即可搭建新的验证环境,完成存储器验证。
访问模块133基于待访问物理地址访问存储器,以将验证数据写入存储器,和/或从存储器中读取待验证数据。在访问模块133对存储器访问结束后,数据处理组件1323对待验证数据进行数据分析,以验证存储器控制器,或者根据存储器存储验证数据的存储结果来验证存储器控制器,该验证过程也可以由处理单元140实现。
本发明实施例提供的验证装置130,对于不同的存储器架构,通过修改存储器架构特征数据,生成后门访问存储器验证环境的存储器配置信息,即完成了后门访问存储器验证环境的修改,有利于快速修改验证环境,实现验证环境的复用和提高验证效率。
图3示出了根据本发明实施例的用于存储器控制器的验证方法的流程图。
如图3所示,用于存储器控制器的验证方法包括步骤S1至S3。
在步骤S1中,基于存储器的存储器架构特征数据获取存储器配置信息。在该步骤中,对存储器的存储器架构特征数据进行分析,以提取后门访问存储器验证环境所需的存储器配置信息。
在步骤S2中,根据存储器的待访问逻辑地址、存储器类型和存储器配置信息生成存储器的待访问物理地址。
可选的,在该步骤中,还根据待访问逻辑地址、存储器类型和存储器配置信息生成验证数据。
在步骤S3中,基于待访问物理地址访问存储器,以将验证数据写入存储器,和/或从存储器中读取待验证数据,以验证存储器控制器。
在该步骤中,基于待访问逻辑地址和存储器配置信息确定存储器代码;根据待访问逻辑地址、存储器配置信息和存储器代码生成用于访问存储器的待访问物理地址。可选的,基于映射处理算法生成待访问物理地址,基于数据处理算法验证存储器控制器。例如从算法库中读取映射处理算法和数据处理算法。
此外,本发明实施例还提供了一种计算机可读存储介质,包括:计算机可读存储介质上存储有计算机程序,当计算机程序在计算机上运行时,使得计算机执行如图3所述的方法。
综上所述,本发明实施例提供了一种存储器控制器的验证装置、验证方法、计算机可读存储介质及芯片,对于不同的存储器架构,通过修改存储器架构特征数据,生成后门访问存储器验证环境的存储器配置信息,即完成了后门访问存储器验证环境的修改,有利于快速修改验证环境,实现验证环境的复用和提高验证效率。
在一些实施例中,本发明实施例的存储器控制器的验证装置、验证方法、计算机可读存储介质及芯片,具有易扩展性,在需要对存储器待访问地址、验证数据、待验证数据有新的处理算法时,通过更新算法库,即可完成对新存储器后门访问的更新。当存储器架构发生变化,基于配置文件在算法库中选择相应的新算法即可搭建新的验证环境,完成存储器验证。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (13)
1.一种用于存储器控制器的验证装置,包括:
信息提取模块,基于存储器的存储器架构特征数据获取存储器配置信息;
信息处理模块,用于根据所述存储器的待访问逻辑地址、存储器类型和所述存储器配置信息生成所述存储器的待访问物理地址;以及
访问模块,基于所述待访问物理地址后门访问所述存储器,以将验证数据写入所述存储器,和/或从所述存储器中读取待验证数据,
其中,所述信息处理模块还用于生成所述验证数据和/或对所述待验证数据进行数据分析,以验证所述存储器控制器。
2.根据权利要求1所述的验证装置,其中,所述信息处理模块包括:
存储器选择组件,基于所述待访问逻辑地址和所述存储器配置信息确定存储器代码;
地址映射组件,根据所述待访问逻辑地址、所述存储器配置信息和所述存储器代码生成用于访问所述存储器的所述待访问物理地址;以及
数据处理组件,根据所述待访问逻辑地址、所述存储器类型和所述存储器配置信息生成所述验证数据,和/或接收所述待验证数据并对所述待验证数据进行数据分析。
3.根据权利要求2所述的验证装置,其中,所述地址映射组件基于映射处理算法生成所述待访问物理地址,所述信息处理模块基于数据处理算法验证所述存储器控制器。
4.根据权利要求3所述的验证装置,其中,还包括:算法库,用于存储多种预设算法,所述映射处理算法和所述数据处理算法分别选自所述多种预设算法中的一种或多种。
5.根据权利要求1所述的验证装置,其中,所述信息提取模块对所述存储器的存储器架构特征数据进行分析,以提取后门访问存储器验证环境所需的所述存储器配置信息。
6.一种用于存储器控制器的验证方法,包括:
基于存储器的存储器架构特征数据获取存储器配置信息;
根据所述存储器的待访问逻辑地址、存储器类型和所述存储器配置信息生成所述存储器的待访问物理地址;以及
基于所述待访问物理地址访问所述存储器,以将验证数据写入所述存储器,和/或从所述存储器中读取待验证数据,以验证所述存储器控制器。
7.根据权利要求6所述的验证方法,其中,生成所述存储器的待访问物理地址包括:
基于所述待访问逻辑地址和所述存储器配置信息确定存储器代码;
根据所述待访问逻辑地址、所述存储器配置信息和所述存储器代码生成用于访问所述存储器的所述待访问物理地址。
8.根据权利要求6或7所述的验证方法,其中,基于映射处理算法生成所述待访问物理地址,基于数据处理算法验证所述存储器控制器。
9.根据权利要求8所述的验证方法,其中,还包括:从算法库中选取所述映射处理算法和所述数据处理算法,所述算法库存储有多种预设算法,所述映射处理算法和所述数据处理算法分别选自所述多种预设算法中的一种或多种。
10.根据权利要求6所述的验证方法,其中,还包括:根据所述待访问逻辑地址、所述存储器类型和所述存储器配置信息生成所述验证数据。
11.根据权利要求6所述的验证方法,其中,还包括:对所述存储器的存储器架构特征数据进行分析,以提取后门访问存储器验证环境所需的所述存储器配置信息。
12.一种计算机可读存储介质,包括:所述计算机可读存储介质上存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行如权利要求6-11中任一项所述的验证方法。
13.一种芯片,包括:
存储器;
存储器控制器,用于对所述存储器进行数据读写;
处理单元,用于向所述存储器控制器提供用于进行数据读写的指令和数据;以及
如权利要求1-5任一项所述的验证装置,接收所述处理单元提供的用于验证所述存储器控制器的指令,以后门访问所述存储器,并将验证数据写入所述存储器,和/或从所述存储器中读取待验证数据,以验证所述存储器控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211390618.4A CN115659883A (zh) | 2022-11-08 | 2022-11-08 | 用于存储器控制器的验证装置、验证方法、存储介质及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211390618.4A CN115659883A (zh) | 2022-11-08 | 2022-11-08 | 用于存储器控制器的验证装置、验证方法、存储介质及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115659883A true CN115659883A (zh) | 2023-01-31 |
Family
ID=85016106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211390618.4A Pending CN115659883A (zh) | 2022-11-08 | 2022-11-08 | 用于存储器控制器的验证装置、验证方法、存储介质及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115659883A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116127886A (zh) * | 2023-04-12 | 2023-05-16 | 北京燧原智能科技有限公司 | 一种存储器电路的验证方法和装置 |
WO2024178634A1 (zh) * | 2023-02-28 | 2024-09-06 | 西门子股份公司 | 访问存储器的方法、装置、计算机设备和存储介质 |
-
2022
- 2022-11-08 CN CN202211390618.4A patent/CN115659883A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024178634A1 (zh) * | 2023-02-28 | 2024-09-06 | 西门子股份公司 | 访问存储器的方法、装置、计算机设备和存储介质 |
CN116127886A (zh) * | 2023-04-12 | 2023-05-16 | 北京燧原智能科技有限公司 | 一种存储器电路的验证方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115659883A (zh) | 用于存储器控制器的验证装置、验证方法、存储介质及芯片 | |
CN103930878B (zh) | 用于存储器验证的方法、装置及系统 | |
US10204698B2 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
US8245009B2 (en) | Simulating memory hot add | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US7398439B2 (en) | Semiconductor device with memory and method for memory test | |
US20120290881A1 (en) | Using Central Direct Memory Access (CDMA) Controller to Test Integrated Circuit | |
US11847086B2 (en) | Method and apparatus for configuring MMIOH base address of server system | |
CN113127071A (zh) | 基于固化启动代码的启动方法、装置、计算机设备和存储介质 | |
US6820047B1 (en) | Method and system for simulating an operation of a memory | |
US20240111545A1 (en) | Concurrent image measurement and execution | |
US7797134B2 (en) | System and method for testing a memory with an expansion card using DMA | |
CN111857882B (zh) | 可扩展的ssd开卡固件加载方法、装置、计算机设备及存储介质 | |
CN112463633A (zh) | 一种片上存储器的地址译码校验方法、装置、设备及介质 | |
JP2002323993A (ja) | シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム | |
US7350109B2 (en) | System and method for testing a memory using DMA | |
CN113760751B (zh) | 生成测试用例的方法、电子设备及存储介质 | |
CN112965853B (zh) | 智能卡的数据存储及校验方法、装置及介质 | |
US20050050276A1 (en) | System and method for testing a memory | |
CN115114193A (zh) | 存储器系统、存储器系统的控制方法及主机装置 | |
US20070169117A1 (en) | Firmware loading device | |
CN112363875A (zh) | 一种系统缺陷检测方法、设备、电子设备和存储介质 | |
TWI762332B (zh) | 快閃記憶體的測試方法及裝置 | |
US20240118810A1 (en) | Memory system and operating method thereof | |
US20220196730A1 (en) | Test method for a system on chip and a test system for the system on chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |